CN1856940B - 中频/射频反馈回路中振幅包络检测和错误提取的方法和系统 - Google Patents

中频/射频反馈回路中振幅包络检测和错误提取的方法和系统 Download PDF

Info

Publication number
CN1856940B
CN1856940B CN2004800278793A CN200480027879A CN1856940B CN 1856940 B CN1856940 B CN 1856940B CN 2004800278793 A CN2004800278793 A CN 2004800278793A CN 200480027879 A CN200480027879 A CN 200480027879A CN 1856940 B CN1856940 B CN 1856940B
Authority
CN
China
Prior art keywords
signal
chopping
limiter
frequency
converted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800278793A
Other languages
English (en)
Other versions
CN1856940A (zh
Inventor
特戴德·索莱提
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Publication of CN1856940A publication Critical patent/CN1856940A/zh
Application granted granted Critical
Publication of CN1856940B publication Critical patent/CN1856940B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B14/00—Transmission systems not characterised by the medium used for transmission
    • H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
    • H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本发明公开了一种用于检测和提取信号包络的系统(300a；300b)。本发明的实施例提供了基本上具有大致为线性的操作和较低的由于差分电阻(464，472；578，580)的不匹配所引起的DC偏移。

Description

中频/射频反馈回路中振幅包络检测和错误提取的方法和系统
技术领域
本发明一般地涉及一种发射器结构。更特别地，本发明涉及一种反馈系统中的包络检测和错误提取系统。
背景技术
手持电话类的通讯手机(也可以被称为便携收发器)已经普遍流行。流行的部分原因除了传统的通话功能之外，便携收发器还能提供给使用者多种功能和特征，例如上网、嵌入式摄影功能。随着更多特征和功能的加入，便携收发器需要对功率进行更有效地利用，同时保持令人满意的性能。
一种妨碍获得令人满意的性能和有效利用功率的障碍为直流(DC)偏移。DC偏移指的为DC电压，当在输入处施加零电压输入时，或在有差分输入的情况下，可以施加两个相同的输入信号，从而在系统的输出端存在DC电压。在具有差分输入的理想系统中，施加在输入终端的零电压或施加在差分输入端上的相同信号生成了零伏的输出信号。例如，在EDGE调制中，回路中的DC偏移可以降低便携收发器的性能。DC偏移使得无用的信号在附近的信道频率中出现，从而限定了在给定区域内便携收发器的使用者数量，和/或在一些情况下甚至妨碍使用者接听电话。DC偏移也可以影响使用者正在发送的信道(例如信号传播频率或带宽)，从而增加了便携收发器正确地接收信号时所需要的处理时间。
更特别地，DC偏移能够遮掩已接收的信号，特别在低-信号电平时，在所检测的信号和DC偏移之间需要经限定的阈值差的其他系统中，经常导致EDGE PAC(用于GSM改进的功率放大控制器的增强数据速度系统)的根本局限。此外，DC偏移的解决方案通常为在低信号电平下引入非线性，从而添加更多的部件(且由此消耗更多的空间和功率)，并增加了系统的复杂程度(和成本)。
作为一种解释便携收发器系统中DC偏移的效应的方法，可以参照图1的简化方块图。图1为振幅反馈系统100的方块图，其为环极化发射器结构的一部分。在典型的便携收发器设备中，中频(IF)可变增益放大器(VGA)的增益可以被调整以控制功率放大器的输出功率(按照以下将描述的方式)，和基带(BB)VGA，其通常被用于补偿IF VGA的增益变化。这种IF VGA和BB VGA的结合被实现用于试图提供稳定的增益(且由此反馈回路的稳定性)，并避免频谱再生。注意到频谱再生在某些用于无线通讯的标准中不被允许。
尽管如图1所示的信号线被示为多个部件。本领域普通技术人员可以理解该连接可以包括不同的输入。振幅反馈系统100可以为便携收发器的发射器的一部分。如图1所示，振幅反馈系统100包括检测系统101，减法系统102，BB VGA103，功率放大器(PA)105，IF混频器107和IF VGA109。检测系统101在节点111处接收电压Vref。Vref包括接收来自调制器的变化的振幅信息，例如，下面将要描述的同相-正交(I/Q)调制器(未示出)，和其他处理部件。该检测系统101也接收经由连接121的来自IF VGA109的反馈电压，Vfb。该减法系统102从Vref减去检测的信号Vfb(例如，对应于包络的电压)，并将产生的信号经由连接113(具备或不具备增益)提供至BB VGA103。该BB VGA103的输出信号经由连接115被输入至PA105，其在节点117处生成输出电压Vout。该PA105的电压Vout可以被反馈至IF混频器107。
经由连接119的IF信号输出被输入至IF VGA109，其经由连接121将信号输出返回至检测系统101以闭合该回路。该IF VGA109和BB VGA103的增益互相成反比，以至于该开环增益相对于VGA增益为常数。该IFVGA109在与BB VGA103的相反方向上具有增益变化，以试图保持回路增益相对稳定。否则系统将不稳定。因此，如果前馈信道的增益较大，则输出(Vout)被反馈信道中的增益所控制。该PA105的输出信号直接地相关于IF VGA109的增益。例如，如果IF VGA增益较大，则PA输出功率较小。如果IF VGA增益较小，则PA输出功率将较大。
检测系统101的结构和相应功能包括两个用于检测IF信号(Vfb)的包络的检测器。减法系统102将IF信号的检测的包络与参考信号(Vref)的检测的包络相比较。在电压或电流减法步骤之前，进行二极管整流(或全波整流或半波整流)。例如，在EDGE PAC系统中，该IF输入的包络与参考信号的包络相比较。接着，在线性电压提取之前，进行全波整流。
如以上所简要描述的，上述方法中存在两个问题：相对较大的DC偏移和低信号电平下的非线性，后者基本上归因于二极管工作的指数性质。
DC偏移可以由检测系统101和减法系统102中部件的不匹配所引起，并通常在较低的百分比范围内(例如1/2至2％)。设计者经常通过确定部件中不匹配的统计概率来考虑不匹配，接着根据需要使用DC偏移修正电路。如现有技术所公知的，DC偏移修正可以在模拟和/或数字电路中实现。与DC偏移修正相关的问题在于所需的电路必须被容纳在限定的区域内，以满足对具有更多特征的更小便携收发器的需求，这给设计者带来了空间使用的问题。此外，敏感度也是便携收发器的必要特征，然而DC修正通常会花费太多的处理时间。
因此，需要一种结构或系统，该结构或系统检测反馈回路中振幅变化并提取信号错误(例如振幅错误)，同时最小化直流偏移并提高线性度。
发明内容
本发明实施例包括包络检测和错误提取系统。在一个实施例中，包络检测和错误提取系统包括用于提供来自第一信号的第一斩波信号的功能，在基本上不影响第一信号和第一斩波信号的相位关系的情况下去掉振幅变化的功能，和将第一信号和第一斩波信号复用以生成第一修正信号，和相应于提供、去掉和复用处理，向上频率变换由不匹配所引起的直流偏移。
本发明还提供了该操作的相关方法。本领域普通技术人员在理解以下附图和说明书部分之后，本发明的其他系统、方法、特征和优点将变得显而易见。所有包含在该说明书中并在本发明范围内的其他的系统、方法、特征及优点皆在权利要求书的保护范围之内。
附图说明
本发明的许多方面可以参照附图得到更好的理解。图中的部件并不按照比例给出，然而重点在于清楚地阐释本发明的原理。而且，在图中，相同的数字指代整个图中相应的部件。
图1为常规振幅反馈系统的方块图；
图2为便携收发器的实施例的方块图；
图3为用于图2中的便携收发器的发送部分的实施例的方块图；
图4为图2中的检测/错误提取系统的一个实施例的示意图；
图5为图2中的检测错误提取系统的另一实施例的示意图；
图6为图5中的检测/错误提取系统的部件对直流(DC)偏移影响的图表。
发明内容
本发明公开了一种检测/错误提取系统的实施例。尽管本文参照了特定的便携收发器进行描述，但是检测/错误提取系统可以被使用于实际中任何应用了执行相位和/或振幅变化调制方案并携带信息的系统，和/或使用了反馈控制回路的系统中。以下说明书将描述一个检测/错误提取系统实现的例子。接着其他实施例将被描述用于检测/错误提取系统，该系统提供改善的同步检测以及错误提取。检测/错误提取系统的同步检测被用于低AM至PM(振幅调制到相位调制)(例如少于2度)失真和/或延迟匹配。错误提取包括在RF(射频)或IF(中频)信号的两个包络之间提取信号(例如振幅)错误。
在常规系统中，全波整流通常基于调制信号而使用。例如，在振幅调制中，注重点是指向振幅的变化，而不是载波。在同步检测中，如本文的实施例中所使用的，输入信号与自身复用(且理想的为同相的)。如所知的，例如sinωtxsinωt(其中：ω表示正弦曲线的频率和t为表示时间的变量)恒等于一个cos2ωt分量加上一个常量，且后者表示直流(DC)分量。略微类似于混频器的操作，如本文实施例中所描述的，输入信号与自身复用以获得DC分量以及具有一定频率的信号，该频率两倍于输入信号的频率值。如果两个信号被同相复用，即获得所要求的输出信号。如果不同相，那么就不能获得所要求的输出信号。
包含在一个或更多所公开的实施例中的为限制器元件，其剥离幅度变化(包络)，提供了具有急剧(例如陡的)过渡边缘的方波，并提供用于低AM至PM失真(例如限制器元件在基本上不影响相位的情况下去掉了幅度变化)。同样包含的为线性缓冲器/延迟元件，其补偿出现在限制器元件通道中的延迟。该限制器元件和线性缓冲/延迟元件用于提供给系统较高的线性度和较低的直流(DC)偏移。错误提取通过减少开关磁心元件所生成的电流在电流磁畴中获得，所述开关磁心元件用于输入信号及参考信号。该产生的电流通过差分电阻器，从而将电流转换为电压。整个检测/错误提取系统的DC偏移基本上由前述的差分电阻器的物理特征所确定。其他部件的不匹配引起了DC偏移，该DC偏移在频率上通过检测/错误提取系统的检测部的开关特性被转换(例如上变频)，且由此DC偏移可以被过滤掉。
以下将进一步详细描述的检测/错误提取系统替代了具有同步检测的二极管检测器的功能而提供了低的3千分之一秒(3-sigma)的DC偏移，除了其他系统以外，该偏移满足或超出了EDGE PAC的系统规范，并部分由于无需DC偏移修正电路而减少了所占用的整个空间或面积。
图2为示例了便携收发器200的方块图。便携收发器200包括：扬声器202，显示器204，键盘206，和麦克风208，其都被连接在基带子系统230上。在具体的实施例中，便携收发器200可以但不限定于(例如)便携通讯设备，例如移动/蜂窝型电话。扬声器202和显示器204分别通过连接210和212接收来自基带子系统230的信号。类似地，键盘206和麦克风208分别通过连接214和216将信号提供给基带子系统230。基带子系统230包括通过总线228相互连接的微处理器(μp)218，存储器220，模拟电路222，和数字信号处理器(DSP)224。该总线228，尽管图中为单根数据线，可以按照需要为连接基带子系统230内部件的多根数据总线。微处理器218和存储器220提供信号定时、处理和存储功能给便携收发器200。模拟电路222提供模拟处理功能用于基带子系统230内的信号。基带子系统230通过连接234提供控制信号给射频(RF)子系统244。尽管如所示为单根连接234，该控制信号可以始发于DSP224和/或微处理器218，并被提供给RF子系统244内的多个点。应当注意到，为了简化，本文中仅仅给初了便携收发器200的基本部件。
基带子系统230也包括模拟-数字转换器(ADC)232和数字-模拟转换器(DAC)236和238。尽管DAC 236和238如所示为两个独立的设备，可以理解可以使用单个数字-模拟转换器，其起了DAC 236和238的功能。该ADC232、DAC236和DAC238也通过总线228与微处理器218、存储器220，模拟电路222和DSP224相连接。该DAC236将基带子系统230内的数据通讯信息转换为模拟信号以通过数据线传输到RF子系统244。该DAC238通过连接246将增益控制(例如单端或差分输入控制电压)提供至极化环电路250的一个或更多IF VGAs和BB VGAs(未示出)。连接242包括同相(“T”)和正交(“Q”)信息，该信息被输入至极化环电路250的调制器(未示出)。
该RF子系统244包括极化环电路250，其提供给RF子系统244以调制、放大和/或传输功能。该极化环电路250将放大信号通过连接262和开关274提供至天线272。示例性地，开关274控制连接262上的放大信号是否被传送至天线272或来自天线272的接收信号是否被提供给滤波器276。开关274的操作被经由连接234的来自基带子系统230的控制信号而控制。可选择地，开关274可以由滤波器对(例如双工机)或双工滤波器所代替，其允许发送信号和接收信号的同步通过，如现有技术所已知的。尽管未示出，连接262上的放大的传输信号能量的一部分可以被提供至极化环电路250的混频器(未示出)。
天线272所接收的信号将被导向至接收滤波器276。该接收滤波器276将过滤接收的信号，并将连接278上的过滤的信号提供至低噪放大器(LNA)280。该接收滤波器276为带通滤波器，其导通该便携收发器200工作的特定便携电话系统的所有信道。作为举例，对于900兆赫兹(MHz)GSM(全球移动通讯系统)系统，接收滤波器276将通过所有频率，大约925MHz至960MHz，覆盖每个200KHz的175个信道。该滤波器的目的在于抗拒所要求的区域外的所有频率。该LNA280放大在连接278上的接收的信号至一个电平，其中下变频器284可以将来自发送频率的信号转换为IF频率。可选择地，LNA280和下变频器284的功能可以通过使用其他元件达成，比如但不限定于例如低噪区组下变频器(LNB)。
下频变频器284通过连接270接收来自极化环电路250的UHF压控振荡器(VCO，未示出)的频率参考信号，也被称为“本振”信号或“LO”，其信号指示下变频器284以将经由连接282而接收自LNA280的信号所向下频率变换的正确频率。该下变频的频率被成为中频或IF。该下变频器284将下变频的信号经由连接286发送至信道滤波器288，也被成为“IF滤波器”。信道滤波器288滤波该下变频的信号并将其经由连接290提供至放大器292。该信道滤波器288选择一个所要求的信道并排斥其他的信道。例如使用GSM系统，224个连续的信道中的仅仅一个实际上被接收。在所有的信道被接收滤波器276通过，并且由下变频器284在频率上下变频之后，仅仅一个所要求的信道将精确地出现在信道滤波器288的中心频率处。震荡器(未示出)(或其对等物)通过控制连接270上被提供至下变频器284的本地振荡器频率来确定所选的信道。该放大器292放大所接收的信号，并经连接294将放大的信号提供至解调器296。解调器296恢复经传送的模拟信号并将表示该信息的信号经由连接298提供至ADC232。该ADC232在基带将这些模拟信号转换为数字信号，并将信号经由总线228发送信号到DSP224以用于进一步的处理。作为可选方案，在连接286处的下变频的RF频率可为0赫兹，在该情况下，接收器被称为“直接转换接收器”。在这种情况下，信道滤波器288可以实现为低通滤波器，且解调器296可以被省略。
图3为极化环电路(polar-loop circuit)250的方块图，其包括用于便携收发器200的发送器部分，如图2所示。该极化环电路250包括位于相位回路和振幅回路上的相位信息和振幅信息。使用极化环电路250的调制设备中的功率放大器具有分别施加到功率放大器上的振幅和相位信息。将该相位信息施加到功率放大器的输入端上，其中，该相位信息被放大并通过输出连接而输出。振幅信息被用于控制功率放大器的增益，且被用于提供给功率放大器的增益控制端。这样，功率放大器接收变化相位或频率但固定振幅的输入。功率放大器的控制通过施加在功率放大器的增益控制端上的可变振幅信号而出现，生成功率放大器的可变振幅的信号输出。该相位回路包括具有以下部件的路径：UHF压控振荡器(VCO)302、分频器306和310、相位-频率检测器(PFD)314、电荷泵318、低通过滤(LPF)滤波器322、发送器VCO326、缓冲器330、功率放大器334、耦连器338、混频器340、IF可变增益放大器(VGA)350、限制器356和374、滤波器361、IF缓冲器364、和基带(BB)调制器368。
振幅回路包括以上用于表示相位回路(除了限制器374)的部件、滤波器376和392、放大器378、检测/错误提取系统300、BB VGA390、和缓冲器394。注意到某些实施例具有更少或不同的用于振幅或相位回路的部件。
以极化环电路250的相位回路开始，该UHF VCO302提供了连接304上的频率参考信号，也被称为“本振”信号，或“LO”。连接304上的频率参考信号在分频器306被预定数字M相除。节点308处的信号进一步在分频器310中被预定数字N相除。节点308处的信号也被提供给“LO”缓冲器344，如以下将描述。分频器306和310描绘了来自UHF VCO302的频率值以产生针对便携收发器200特定使用者的传输信道(图2)。该UHFVCO302也通过连接270将控制信号提供给图2中的下变频器。
分频器310将信号通过连接312输出至PFD314。接着，将经检测的信号经过连接316提供至电荷泵318。该电荷泵318在连接320上将信号输出至低通滤波器322，其中经滤波的信号通过连接324应用至发送VCO326。所述发送VCO326调制连接324上的信号的相位和频率。由发送VCO326经由连接328所输出的信号在缓冲器330中被缓冲，并且然后将缓冲的信号经由连接332被提供至功率放大器334。
功率放大器334的输出信号经由连接336被应用在耦合器338上。来自在耦合器338处信号的相位和频率信息的一部分通过连接360被返回到混频器340内。来自耦合器338处信号的剩余能量经由连接262被提供给开关274(图2)。来自开关274的信号被提供给天线272(图2)用于发送。
混频器340也接收来自UHF VCO302经缓冲的，被M划分的信号，其对于混频器起本地振荡器的作用以将功率放大器输出处的RF信号混合以向下生成为IF信号。即，节点308处被M分频的部分信号经由连接342被提供至“LO”缓冲器344。然后，将连接347上的经缓冲的信号提供至混频器340。连接360上的RF信号在混频器340处被混频为IF，并经由连接348被提供至IF VGA350。连接246将可变控制输入信号提供至IFVGA350和BB VGA390。IF VGA350和BB VGA390的增益可以通过施加在连接246上的增益控制信号的变化来调整。
连接352上的IF VGA350的输出信号可以被施加在自节点354起的两个不同路径上。在第一路径之后，离开节点354的信号被输入至限制器356，该限制器356从由IF VGA350输出的IF信号输出中去掉振幅信息。接着限制器356的输出信号在连接358上被提供至滤波器361，该滤波器361提供带宽和/或低通过滤功能。从滤波器361输出的经滤波的信号经由连接362被提供并缓冲在IF缓冲器364。该IF缓冲器364经由连接366将缓冲信号提供至BB调制器368。该BB调制器368调制输入至BB调制器368内的基带I和Q信号(通过连接242)，并对载有基带信息的调制的信号进行上变频。例如，在符合EDGE标准的系统中，相位和振幅信息根据π/8差分移相键控(DPSK)调制方法而被改变，由此对功率放大中的线性提出了迫切的要求。基带I和Q信息从DAC 236经连接242提供。该调制的信号经由连接371被提供到节点372，其中可以使用两个信号路径。继续该相位回路，将节点372处调制的信号提供给限制器374，且接着经由连接375返回至PFD 314以封闭该相位回路。
现在我们来看振幅回路，节点372的信号被提供给带通滤波器376并且包括振幅和相位信息(来自调制器368)。该带通滤波器376的输出信号经由连接377被提供至放大器378。放大器378放大在连接377上的信号，并经由连接380将输出信号提供至检测/错误提取系统300。该检测/错误提取系统300检测位于连接380上的振幅信息的包络，并得到一参考信号，该参考信号将从IF VGA350所提供的IF信号中减掉。
类似地，IF VGA350的位于节点354处的输出信号经由连接386被提供至检测/错误提取系统300。检测/错误提取系统300从连接386的信号中去掉相位和频率信息，仅仅留下振幅信息，由此得到反馈信号。该反馈信号和参考信号在检测/错误提取系统300中被比较，且相应地，错误信号被生成并经由连接389而被提供。连接389上的错误信号被输入至BBVGA390，其放大了连接389上的错误信号。该连接391上被放大的信号在滤波器392中被滤波，并接着经由连接393被提供给缓冲器394。该缓冲器394通过增益控制连接395将该缓冲的信号提供给功率放大器334，由此影响功率放大器334的增益的变化。
这样，功率放大器334经由连接332接收信号，该信号具有固定的振幅信息和变化的相位或频率信息，这主要归因于发送器VCO326。然而，功率放大器334的输出信号具有可变振幅，但是该变化由增益控制连接395中所存在的变化而引起，并相应于BB VGA390的输出信号的可变振幅信息。连接246载有在DAC238(图2)所生成的控制信号以控制IF VGA350和BB VGA390。
图4为说明图3中的检测/错误检测系统300的一个实施例的简化示意图。尽管如所示使用n-型，p-型，n-型(NPN)双极结型晶体管(BJT)，p-型，n-型，p-型(PNP)BJTs也可以在其他实施例中，还有其他晶体管例如异质结双极晶体管(HBTs)，结型场效应管(JEFT)，和金属氧化物场效应晶体管(MOSFET)等。此外，尽管在本文中描述为接收IF信号作为来自IF VGA350(图3)的反馈信号，其他频率范围的信号，例如RF也可以被包括在内。注意到在虚线的每一侧上结构和功能的对称性，如示意图的下部所示，该虚线由输出电路垂直地绘制(参见晶体管496和494位于虚线的近似位置)。虚线的左手侧包括用于处理IF输入信号(图3，来自IF VGA 350经由连接386的反馈信号)的电路，和虚线的右手侧用于处理参考信号(例如，由I/Q调制器368所生成并经过滤波器376和放大器378连接至380的参考信号，图3)的电路。以下的描述将集中于左手侧的结构及相应的功能以简化论述，应当理解左手侧和右手侧的元件的结构和功能具有类似性。
检测/错误提取系统300a的左手侧元件提供了IF信号处理功能(例如反馈信号)。检测/错误提取系统300a的左手侧包括限制器元件418a，线性电压至电流(V-I)元件430，开关磁心元件456，和错误提取/低通(LP)滤波器元件458a。类似结构的元件与右手侧的参考信号处理功能镜向对应。IF信号从IF VGA350(图3)的输出经由连接386(图3)而被接收。将该IF信号提供至限制器元件418a。该限制器元件418a包括晶体管412和408和电阻414和416。本文中所描述的每一晶体管包括基极端(作为举例在晶体管408和412上被标记为“b”)，发射极端(作为举例在晶体管408和412上被标记为“e”)，和集电极端(作为举例在晶体管408和412上被标记为“c”)。晶体管412和408的发射极端通过被经由连接406连接至偏置电路497a，并与地面做参考。
偏置电路497a包括电流源498，该电流源将DC电流提供至偏置电路497a的多个晶体管上，该偏置电路497a按照电流镜向结构而被设置。
晶体管412和408的集电极端分别被耦合至电阻414和416，其经过电阻478和电容477被依次耦合至电压源，Vcc。
限制器元件418a去掉IF信号的振幅变化，其可以改变约20分贝(dB)。如所已知的，时变信号例如施加在限制器上的正弦波可以导致正弦波的正和负峰值被削掉。因此，限制器元件418a提供了“削峰”功能，其中，所接收的信号振幅峰值的经限定的部分被削掉，生成了保留了IF信号相位的近似方波。限制器元件484a在检测/错误提取系统300a的右手侧提供给所接收的参考信号以类似的功能。该限制器元件418a和484a被设置为提供具有低AM-PM失真的弯曲的或尖锐的边缘(例如相比梯形更类似于正方形的方波边缘)以防止在混频阶段进行同步检测时异相(out-of phase)复用，如下所述。当在所生成的方波和输入的正弦波之间具有一致性(alignment)时改善了线性。异相混频在边缘并不尖锐，当具有较大AM-PM失真时，和/或在限制器信号路径和直接导向线性V-I元件430的路径之间具有延迟时发生(下面描述)，其经常导致相位错误，该相位错误进一步由于输入信号振幅的变化而加剧。
在连接402和404所接收的IF信号还被经由连接410和420提供给线性V-I元件430。该线性V-I元件430包括晶体管422和424及电阻426和428。晶体管422的发射极端通过电阻426被耦合至偏置电路497a。类似地，晶体管424的发射极端通过电阻428被耦合至偏置电路497a。线性V-I元件430将输入IF电压信号转换为电流信号。
电流信号从晶体管422和424的集电极端分别经由连接432和434被提至开关磁心元件456。该开关磁心元件456也接收从限制器元件418a经由连接436和438的方波信号。开关磁心元件456包括差分对晶体管440和442，和差分对晶体管444和446。晶体管444和446包括通常被连接的集电极端，该集电极端在连接452处汇合。晶体管442和446包括通常被连接的集电极端，该集电极端在连接454处汇合。晶体管对440和442包括通常被连接的发射极端，该发射极端将开关磁心元件456经由连接432耦合至线性V-I元件430。晶体管对444和446包括通常被耦合的发射极端，这些发射极端将开关磁心元件456经由连接434耦合至线性V-I元件。该线性V-I元件430和开关磁心元件456共同提供用于检测/错误提取系统300a的混频器功能。
限制器元件418a提供了具有振幅的斩波方波信号，该振幅在所限定的正负电压幅度之间变化，例如一伏特。相反的是，通过线性V-1提供给开关磁心456的信号具有一种振幅变化，该振幅变化被保持在输出端402和404。两个信号(例如斩波或方波，和电流正弦波)为同相的，且互相复用以提供被混频的输出信号，该输出信号具有与经修正的全波信号相类似的配置。从而，连接452和454上经混频的输出信号表示经过同步检测的全波修正信号(例如通过使用同步斩波信号)。线性V-I元件482和开关磁心元件480如所示位于检测/错误提取系统300a的右手侧，且与左手侧的相对应的电路具有类似的功能和结构。
将混合的输出信号经由输出连接452和454被提供至错误提取/LP滤波器元件458a。错误提取/LP滤波器元件458a的右手侧部件将连同左手侧一起被描述。该错误提取/LP滤波器元件458a包括两个电阻-电容(RC)滤波器460和462。RC滤波器460包括电阻464和电容器466。RC滤波器462包括电阻472和电容器474。电阻464和472包括差分电阻。开关磁心元件456和480以所示的方式交叉耦合，使得全波修正电流信号之间的相减与输入IF信号和参考信号相关。从而，限制器元件418a和484a去掉了参考和IF信号的包络变化。线性V-I元件430和482和开关磁心元件456和480给DC电流提供了同步检测和转换。开关磁心元件456和480的输出信号被配置为在错误提取/LP滤波器元件458a中提供经修正的电流信号的减少。
由错误提取/LP滤波器元件的电阻464和472所构成的差分电阻将经由连接452、454、486和488提供给错误提取/LP滤波器元件458a的电流转换为电压。一般地，错误提取通过减少两个开关磁心元件456和480的电流在电流磁畴中进行。该产生的电流通过由电阻464和472所构成的差分电阻，产生来自电流-电阻(IR)下降的电压。错误提取/LP滤波器元件458a也提供信号的低通过滤，所述信号从开关磁心元件456和480处接收。由检测/错误提取系统300a的部件不匹配所引起的DC偏移，除了包含错误提取/LP滤波器元件458a的电阻464和472的差分电阻之外，在频率上被上变频。由于包含电阻464和472的差分电阻，不匹配仍然存在。从而检测/错误提取系统300a的DC偏移通常产生两个电阻464和472之间不匹配。不同的是，整个检测/错误提取系统300a的DC偏移一般地通过匹配包含电阻464和472的差分电阻而确定。如以下将参照图6所描述的，具有低DC偏移使得能够对低振幅信号进行检测，该检测在某些调制技术中被专门化，其中例如EDGE。
两个电阻464和472之间的不匹配具有统计学上的变化，其与电阻的面积成反比例。主要取决于包含电阻464和472的差分电阻，与多个部件相对的，电阻464和472所占用的空间可以更大，同时对用于检测/错误提取系统300a的整个区域具有很小的影响。一个电阻的阻抗为常数(薄层阻抗常量)乘以电阻的长度(l)并除以电阻的宽度(w)的函数。电阻的面积为电阻的宽度(w)乘以电阻的长度(l)。我们可以获得电阻面积的变化，同时基本上保持相同的阻抗。
例如，对于所要求的10千-欧姆(kΩ)阻抗，假定1kΩ的薄层阻抗常量，设计者可以选择10微米(um)的长度(l)和1um的宽度(w)(阻抗＝l/wxl＝10/1＝10kΩ；面积＝lxw＝10x1＝10μm2)。然而，通过提供给10KΩ的相同阻抗值以更大的面积，使得在整个大的面积上不匹配被平均，从而导致较低的DC偏移。例如，设计者可以使用100μm的阻抗长度(l)和10μm的宽度(w)，导致使用具有100倍该面积的电阻具有相同的10kΩ的相同电阻值(阻抗＝I/Wxl＝100/10＝10KΩ；面积＝lxw＝100x10＝1000μm2)。这种通过使用更大面积的电阻来减少DC偏移的解决方案，在DC偏移主要是由部件例如差分电阻(例如电阻464和472)的限制数量确定时，可以得到实际的应用。然而，更大量地增加部件的面积以解决DC偏移问题在实践上很难实现。
此外，检测/错误提取系统300a(和以下论述的300b)合并了检测和错误提取功能，并避免了对数字或模拟DC修正电路的需要。从而，尽管需要增加电阻面积以使得由包含电阻464和472的差分电阻器所引起的不匹配达到平均数，在与常规系统相比时，仍然可以减少整体尺寸。
此外，在控制DC偏移方面对线性元件(例如电阻)的更大依赖使得与常规方法相比(例如二极管整流)相比，在低信号电平时具有更高的线性度。
注意到在一些实施例中，差分电阻器464和472可以由三个作为阻抗元件的终端设备来代替，例如P-沟道金属氧化物半导体(PMOS)晶体管，接着，其中该匹配通过晶体管而非电阻进行。
从错误提取/LP滤波器元件458a发送的电压信号经由连接490和492发送至电阻476和468，其依次提供电压信号至晶体管494和496。经由连接389(图3)至BB VGA 390(图3)的输出信号提供到晶体管494和496的发射极端。
图5为如图3所示的检测/错误提取系统300的另一实施例的示意图。由输出电路586的电容之间垂直地绘制一条虚线，检测/错误提取系统300b的部件在结构和功能上对称(除了偏置电路497b的电流源部分)。为了简化论述，前述虚线的左手侧将被描述且除非必要右手侧的论述将被省略。类似于图4中的检测/错误提取系统300a的结构，检测/错误提取系统300b包括限制器元件418b(而右手侧相应的限制器元件未示出)、开关磁心元件456和480、线性V-I元件430和482、和错误提取/LP滤波器元件458b。注意到在所示实施例中，限制器元件418b使用了两个串联级，与图4的单级限制器元件418b(和482b)不同。
使用两个或更多的级对于低AM-PM转换更加便利，特别地，在输出信号具有较大振幅变化的情况下。每一级执行由限制器元件418b所实现的部分限幅功能。如所示，该限制器元件418b包括包含晶体管508和510的第一级，所述晶体管508和510在发射器端处被连接(标记为“e”，如参考图4所描述)。晶体管508和510的发射器端经由连接516被连接至偏置电路497b，提供到地的参考。晶体管508和510的集电极端(标记为“c”)通过电阻504和506分别被连接至RC电路574。该RC电路574被耦合至Vcc。晶体管基极端(标记为“b”)经由连接518和520分别被耦合至线性缓冲器和延迟元件502。
在晶体管508和510的集电极端的第一级的输出信号经由连接512和514被提供至第二级以用于进一步的限幅。该第二级由晶体管522和524以及电阻526和528组成。第一级的输出信号经由连接512和514被分别提供至晶体管522和524的基级端。类似于第一级，晶体管522和524被共同连接在发射端处，其被经由连接534连接至偏置电路497b。晶体管522和524的集电极端经由电阻526和528被耦合至RC滤波器576。该RC滤波器576被耦合至Vcc。晶体管522和524的输出信号经由连接530和532以对图4中的开关磁心元件456描述所提到的方式被提供至开关磁心元件456。
线性缓冲器和延迟元件502在右手侧具有相对应的元件(未示出)。线性缓冲器和延迟元件502包括晶体管对536和538、电阻540、544、546和548和晶体管554和558。晶体管536和538的发送极通过电阻544和546经由连接552被耦合至偏置电路497b。晶体管536和538的集电极端分别经由电阻540和548被耦合至Vcc。晶体管536和538的增益为各个集电极端的电阻负载和各个发射端的电阻负载的函数。经由晶体管536和538的集电极端所提供的输出信号被分别提供给晶体管554和558的基极端。晶体管554和558的集电极端被耦合至Vcc。晶体管554和558的发射极端分别经由连接556和560被耦合至线性V-I元件430。这样，来自线性缓冲器和延迟元件502的延迟的信号由晶体管554和558的发射极端经由连接556和560被输出至线性V-I元件430。
线性缓冲器和延迟元件502延迟了经由连接386(图3)所接收的输入信号。要求经由连接556和560的线性V-I元件430的输入处所接收信号的相位与在开关磁心元件456(在连接530和532上)处所接收的信号相位相同。线性缓冲器和延迟元件502有助于确保该所要求的相位关系。设计者可以确定限制器元件418b是否延迟信号，并确定是否在检测/错误提取系统300b中省略或保留线性缓冲器和延迟元件502(没有明显的延迟)。一般地，如果检测/错误提取系统300b的工作频率非常高(例如成百MHz或更多)，线性缓冲器和延迟元件502被使用。如果频率较低(例如十多MHz或更少)，由限制器元件418b所提供的斩波或限幅信号一般具有可忽略数量的延迟，且由此限制器元件418b可以被省略。
线性V-I元件430和482和开关磁心元件456和480可以结合图4来描述。
错误提取/LP滤波器458b在功能上与参考图4所描述的错误提取/LP滤波器458a相类似。包含电阻578和580的差分电阻提供了来自减少的电流的电压，该减少电流由开关磁心元件456和480所提供。电容器577和579过滤与开关频率相关的信号成分和在检测/错误提取系统300b的其他部件中所出现的谐波。该DC偏移一般由差分电阻组578和580的不匹配所确定。用于减少DC偏移的解决方案为增加包含电阻578和580的差分电阻的面积，类似于参考图4中所描述的推理过程。
由错误提取/LP滤波器元件458b所发送的电压经由连接582和584发送至电阻583和595，其依次将电压提供给输出电路586。该输出信号经由连接389(图3)被提供至BB VGA(图3)。
图6为如图5的检测/错误提取系统300b中DC偏移的图表(包括左和右手侧元件)，其类似地应用于图4中检测/错误提取系统300a的相同部件。假定，在该例中，该目标或设计DC偏移为3mV。如现有技术所熟知，电阻的面积可以由部件生产商根据所要求的匹配提供的图表中选择。该例子中的值基于使用所定义的值来测试，其中所定义的值可以取决于具体应用和所要求的性能而变化，在此作为多种情况的一个例子给出。列602对应于部件和已检测的检测/错误提取系统300b的部件或多个部件。列604基于已知的3千分之一秒(3-∑)不匹配对应于在已检测部件中所发现的不匹配的数量(例如公知的具有等于0的平均数的高斯分布)。不匹配可以以不匹配的百分比来描述或者以毫伏(mV)为单位来描述。列606对应于在测试的部件中所观测到的DC偏移量，以mV为单位。列608对应于列606的DC偏移平方值。
如列602、行610所示，该RLOAD对应于包含错误提取/LP滤波器458b(图5)的电阻578和580的差分电阻。设计面积(例如，lxw)为40，000μm每电阻组。这些电阻的额定的不匹配基于装配数据为0.1％，如列604、行610所示。如上所述，不匹配在电阻面积增加时得到改善。电阻面积可以从由生产商基于所要求的匹配提供的曲线来选择。
列606，行610表示，如果差分电阻包括具有选择0.1％不匹配值的差分电阻，对于检测/错误提取系统300a来说，由该不匹配所生成的DC偏移为0.7Mv。
列602、行612包括开关磁心456和480的晶体管。总共有四个用于左和右手侧开关磁心的晶体管对，其制造时的额定不匹配总计为0.6mV，如列604、行612所示。当被转换为DC偏移时(列606，行612)，该DC偏移在输出电路586(图5)的输出端为0.7mV。
列602、行614给出了当电阻位于线性V-I元件430和482的晶体管的发射端时将被测试的部件。根据制造数据，该不匹配为0.5％(列604，行614)，而由不匹配造成的该DC偏移为0.098mV(列606，行614)。
列602、行616对应于线性缓冲器和延迟元件502(图5)的电阻(并相应的右手侧元件，未示出)。该不匹配为0.50％(列604，行616)，其转化为0.15mV的DC偏移。
列602、行618对应了线性缓冲器和延迟元件晶体管554和558(图5)的输出缓冲器Vbe(且相应的右手侧元件并未给出)，其具有0.6mV的不匹配(列604，行618)，和相应的0.07mV的DC偏移(列606，行618)。
列602、行620和622分别对应于限制器元件418b的电阻和晶体管的输入Vbe和右手侧的相应元件(未示出)。参考该电阻器，该不匹配为6mV(列604，行620)，其对应于0.02mV的DC偏移(列606，行620)。参考晶体管的输入Vbe，该不匹配为1.8mV(列604，行622)，其对应于0.03mV的DC偏移(列606，行622)。
虽然检测/错误提取系统300b的这些部件的不匹配并不相关，但是可以获得其均方根的和，如现有技术中所已知的。因此，列608、行610-622表示以mV2为单位的DC偏移的平方值。这些平方值的和如列608、行624所示，且然后在列608、行626提供该平方根值。如所示的，引起DC偏移的主要部分为检测/错误提取系统300b的包含电阻578和580的差分电阻。对DC偏移影响第二高的为开关磁心元件456和480。部件的平衡对于DC偏移可以基本上忽略。
在检测电平为较低值的系统中，例如30mV峰值-峰值信号输入，该检测/错误提取系统300b提供了32mV的输出信号(30mV输入加上1mV来自左手侧的作用和1mV来自对称的右手侧的作用)。换句话说，最小输入信号要远大于DC偏移。作为另一例子中，EDGE调制系统要求DC偏移必须十倍地少于最小输入信号电平。如上所述，在具有30mV最小输入信号电平的情况下，少十倍的DC偏移应当为用10去除30(30/10)或3mV。由此，具有30mV的EDGE系统的要求将为DC偏移必须少于3mV，这也与上述一个特定的设计例子中1mV的DC偏移作用相符合。
常规系统中使用了独立的实体用于振幅检测和错误提取，经常导致整个DC偏移要远远地高于检测/错误提取系统300b(或300a)中所发现的DC偏移。当低电平的输入信号被检测时，该DC偏移的作用经常使得最小输入信号小于DC偏移，结构导致信息的丢失。
虽然本发明中描述了多个实施例，对于本领域技术人员显而易见的是，在本发明范围内，其他更多的实施例和技术方案也是可行的。相应地，本发明仅仅限定于权利要求书及相应说明书部分的范围内。

Claims (4)

1.一种用于包络检测和提取的方法(300a；300b)，所述方法包括：
提供由第一信号导出的第一斩波信号；
在不影响第一信号和第一斩波信号之间相位关系的情况下，在第一信号中去掉振幅变化；
将第一信号从电压信号转换为电流信号；
将被转换的第一信号与第一斩波信号在第一开关磁心元件中进行复用以生成第一修正信号，并相应于提供第一斩波信号、由第一信号中去掉振幅变化和复用被转换的第一信号过程中的不匹配，对第一直流偏移在频率上进行上变频；和
从所述第一修正信号过滤掉第一直流偏移；
提供由第二信号导出的第二斩波信号；
在不影响第二信号和第二斩波信号的相位关系的情况下，从第二信号中去掉振幅变化；
将第二信号从电压信号转换为电流信号；
将被转换的第二信号与第二斩波信号在第二开关磁心元件中进行复用以生成第二修正的信号，并相应于从第二信号中去掉振幅变化、提供第二斩波信号和复用被转换的第二信号过程中的不匹配，对第二直流偏移在频率上进行上变频，以及
从所述第二修正信号过滤掉第二直流偏移；以及
比较该第一修正信号和该第二修正信号以提供差分信号，使得该差分信号包括相应于差分电阻(464，472；578，580)的不匹配的系统直流偏移。
2.如权利要求1的方法，进一步包括延迟第一信号和第二信号中的至少一个，其中该第一信号偏移的延迟影响了在第一斩波信号和延迟的第一信号之间的基本为0的相位差，其中，该第二信号的延迟影响了在第二斩波信号和延迟的第二信号之间的基本为0的相位差。
3.一种用于包络检测和提取的系统(300a；300b)，该系统包括：
第一限制器(418a；418b)，其被设置为从第一信号生成第一斩波信号，其中该第一限制器进一步被设置为在不影响第一信号和第一斩波信号之间相位关系的情况下，从第一信号中去掉振幅变化；
第一混频器(430，456)，其被耦合至第一限制器，该第一混频器包括线性V-I元件和开关磁心元件，并被设置为将第一信号从电压信号转换为电流信号，以及复用被转换的第一信号和第一斩波信号以生成第一修正信号，并对相应于第一限制器和第一混频器的不匹配所引起的第一直流偏移在频率上进行上变频；和
提取元件(458a；458b)，其耦合至第一混频器并被设置为从所述第一修正信号过滤掉第一直流偏移；
第二限制器(484a)，被设置为提供由第二信号导出的第二斩波信号，其中该第二限制器进一步被设置为在不影响第二信号和第二斩波信号之间相位关系的情况下，从第二信号中去掉振幅变化；
被耦合至第二限制器的第二混频器(482，480)，该第二混频器包括线性V-I元件和开关磁心元件，并被设置为将第二信号从电压信号转换为电流信号，以及复用被转换的第二信号和第二斩波信号以生成第二修正的信号，并对相应于第二混频器和第二限制器的不匹配所引起的第二直流偏移在频率上进行上变频，和
所述提取元件(458a；458b)还耦合至第二混频器并被设置为从所述第二修正信号过滤掉第二直流偏移；
其中该提取元件包括差分电阻(464，472；578，580)，其中该提取元件被设置为比较第一修正信号和第二修正信号以通过差分电阻提供差分信号，以使该差分信号包括相应于差分电阻的不匹配的系统直流偏移。
4.如权利要求3的系统，进一步包括第一延迟元件(502)和第二延迟元件中的至少一个，该第一延迟元件被耦合至第一限制器和第一混频器，该第一延迟元件被设置为延迟第一信号，以使得在第一斩波信号和延迟的第一信号之间的相位差基本为零，第二延迟元件被耦合至第二限制器和第二混频器，该第二延迟元件被设置为延迟第二信号，使得在第二斩波信号和延迟的第二信号之间的相位差基本为零。
CN2004800278793A 2003-09-26 2004-08-31 中频/射频反馈回路中振幅包络检测和错误提取的方法和系统 Expired - Fee Related CN1856940B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/672,903 2003-09-26
US10/672,903 US6952567B2 (en) 2003-09-26 2003-09-26 Envelope error extraction in IF/RF feedback loops
PCT/US2004/028263 WO2005036765A1 (en) 2003-09-26 2004-08-31 Envelope error extraction in if/rf feedback loops

Publications (2)

Publication Number Publication Date
CN1856940A CN1856940A (zh) 2006-11-01
CN1856940B true CN1856940B (zh) 2010-04-28

Family

ID=34376499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800278793A Expired - Fee Related CN1856940B (zh) 2003-09-26 2004-08-31 中频/射频反馈回路中振幅包络检测和错误提取的方法和系统

Country Status (5)

Country Link
US (1) US6952567B2 (zh)
EP (1) EP1665550A4 (zh)
KR (1) KR100755255B1 (zh)
CN (1) CN1856940B (zh)
WO (1) WO2005036765A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2389255B (en) 2002-05-31 2005-08-31 Hitachi Ltd Apparatus for radio telecommunication system and method of building up output power
GB2417626B (en) * 2004-08-26 2007-12-27 Renesas Tech Corp Transmitter and radio communication terminal using the same
JP4690835B2 (ja) * 2004-12-21 2011-06-01 ルネサスエレクトロニクス株式会社 送信機及びそれを用いた移動体通信端末
US7647028B2 (en) * 2005-04-06 2010-01-12 Skyworks Solutions, Inc. Internal calibration system for a radio frequency (RF) transmitter
US8070224B2 (en) * 2005-04-20 2011-12-06 Audiovox Corporation Vehicle entertainment system incorporated within the armrest/console of a vehicle
JP4646845B2 (ja) * 2006-03-30 2011-03-09 富士通株式会社 送信機
US8659456B2 (en) 2011-11-16 2014-02-25 Mediatek Inc. Electronic device and transmitter DC offset calibration method thereof
US10103693B2 (en) 2015-09-30 2018-10-16 Skyworks Solutions, Inc. Power amplifier linearization system and method
US10110169B2 (en) 2016-09-14 2018-10-23 Skyworks Solutions, Inc. Apparatus and methods for envelope tracking systems with automatic mode selection
US10236831B2 (en) 2017-05-12 2019-03-19 Skyworks Solutions, Inc. Envelope trackers providing compensation for power amplifier output load variation
US10615757B2 (en) 2017-06-21 2020-04-07 Skyworks Solutions, Inc. Wide bandwidth envelope trackers
US10516368B2 (en) 2017-06-21 2019-12-24 Skyworks Solutions, Inc. Fast envelope tracking systems for power amplifiers
CN111026222A (zh) * 2019-12-19 2020-04-17 西安航天民芯科技有限公司 一种基于开关电容的电压基准源电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5584059A (en) * 1993-06-30 1996-12-10 Motorola, Inc. DC offset reduction in a zero-if transmitter
US6449465B1 (en) * 1999-12-20 2002-09-10 Motorola, Inc. Method and apparatus for linear amplification of a radio frequency signal

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3035945A1 (de) * 1980-09-24 1982-05-06 Robert Bosch Gmbh, 7000 Stuttgart Aktiver gleichrichter
FR2619265B1 (fr) * 1987-08-07 1996-08-09 Crouzet Sa Dispositif de redressement
JPH0797755B2 (ja) * 1989-12-05 1995-10-18 松下電器産業株式会社 送信増幅器
GB2292842B (en) * 1991-10-04 1996-05-01 Nec Corp Rectifier circuit not using clock signal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5584059A (en) * 1993-06-30 1996-12-10 Motorola, Inc. DC offset reduction in a zero-if transmitter
US6449465B1 (en) * 1999-12-20 2002-09-10 Motorola, Inc. Method and apparatus for linear amplification of a radio frequency signal

Also Published As

Publication number Publication date
KR100755255B1 (ko) 2007-09-05
CN1856940A (zh) 2006-11-01
EP1665550A1 (en) 2006-06-07
WO2005036765A1 (en) 2005-04-21
EP1665550A4 (en) 2009-02-11
US6952567B2 (en) 2005-10-04
KR20060094094A (ko) 2006-08-28
US20050070233A1 (en) 2005-03-31

Similar Documents

Publication Publication Date Title
US7062236B2 (en) Transmitter circuits
US7881401B2 (en) Transmitter arrangement and signal processing method
US6915141B2 (en) Secondary automatic gain control loops for direct conversion CDMA receivers
Sowlati et al. Quad-band GSM/GPRS/EDGE polar loop transmitter
US6438360B1 (en) Amplifier system with load control to produce an amplitude envelope
EP1755214B1 (en) RF power amplifier for wireless communication apparatus
US6349216B1 (en) Load envelope following amplifier system
US7256650B1 (en) VSWR tolerant power detector
EP1366562B1 (en) Amplitude and phase modulator
US5535438A (en) Phase linear class E amplifier for a satellite communication terminal which communicates with a low earth orbiting satellite
US7190935B2 (en) Amplifier power detection circuitry
EP0639901A2 (en) Radio communication apparatus with circuit for field strength determination
US7688156B2 (en) Polar modulation transmission circuit and communication device
CN1856940B (zh) 中频/射频反馈回路中振幅包络检测和错误提取的方法和系统
US8224270B2 (en) Method and system for optimizing transmit power of a power amplifier using a battery voltage (Vbat) monitor
US7049887B2 (en) Envelope elimination and restoration linear amplifier
US20080139132A1 (en) Method and system for a linearized transmitter including a power amplifier
KR20010012138A (ko) 효율적 신호 전력 증폭을 위한 장치 및 방법
CA2088750C (en) Linearized output control of a nonlinear amplifier
US7209715B2 (en) Power amplifying method, power amplifier, and communication apparatus
US6369644B1 (en) Filter circuit
US20060114068A1 (en) Phase-locked loop circuit
US7062231B2 (en) Direct modulation transmitter utilizing signals squaring
US7050770B1 (en) Linearized amplifier having a bypass circuit
CN116508259A (zh) 射频（rf）放大器偏置电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100428

Termination date: 20130831