JP4973091B2 - 半導体試験装置 - Google Patents

Description

本発明は、半導体試験装置に関する。

従来から、ＩＣ（Integrated Circuit）の特性を試験する半導体試験装置が知られている。

半導体試験装置は、パフォーマンスボードと、テストヘッドと、を備えて構成される。パフォーマンスボードは、ＩＣソケットが実装されており、このＩＣソケットに、試験対象であるＩＣが装着されるようになっている。テストヘッドは、ピンエレクトロニクス回路等の測定回路を内蔵している。ここで、他品種のＩＣを試験する場合、そのＩＣに合った特定品種のＩＣソケットを実装したパフォーマンスボードが必要となる。このため、パフォーマンスボードは、テストヘッドに対して着脱可能でなければならない。

パフォーマンスボードを着脱する構成として、雄コネクタを実装したパフォーマンスボードの挿入・取り出しが可能な固定レールと、パフォーマンスボードを載せたまま昇降可能な昇降レールと、レバーが一括移動して接触子が開閉する雌コネクタと、を備えたパフォーマンスボードの着脱装置が知られている。これにより、テストヘッドは固定しておいてパフォーマンスボードのみを移動させることが可能となり、パフォーマンスボードの着脱動作を簡易・迅速に行うことができる（例えば、特許文献１参照）。

また、パフォーマンスボードをテストヘッドに装着（固定）する際、センサ等より構成された検出回路を用いて固定する技術も知られている。図８及び図９を参照して従来のパフォーマンスボード１Ａとテストヘッド２Ａの固定方式について説明する。図８に、テストヘッド２Ａの上面図を示す。図８に示すテストヘッド２Ａは、パフォーマンスボードロックピン２−１Ａ〜２−４Ａを備える。パフォーマンスボードロックピン２−１Ａ〜２−４Ａは、後述するロックピン嵌合ブロック１−６Ａ〜１−９Ａに嵌合する。

図９（ａ）に、パフォーマンスボード１Ａの上面図を示す。図９（ａ）に示すパフォーマンスボード１Ａは、ロックピン嵌合ブロック１−６Ａ〜１−９Ａを備える。ロックピン嵌合ブロック１−６Ａ〜１−９Ａは、ブロックを備え、そのブロックに貫通穴が構成されており、パフォーマンスボードロックピン２−１Ａ〜２−４Ａが嵌まり込む構造となっている。

図９（ｂ）に、パフォーマンスボード１Ａ、ロックピン嵌合ブロック１−６Ａ〜１−９Ａ、及びパフォーマンスボードロックピン２−１Ａ〜２−４Ａの側面図を示す。図９（ｂ）に示すように、パフォーマンスボードロックピン２−１Ａ〜２−４Ａが可動することにより、ロックピン嵌合ブロック１−６Ａ〜１−９Ａに嵌まり込む構造となっている。

次に図１０を参照して接続回路９０を説明する。図１０に、パフォーマンスボード１Ａ、テストヘッド２Ａ、及びシーケンスコントロール回路４Ａの接続回路９０を示す。接続回路９０は、パフォーマンスボード１Ａと、テストヘッド２Ａと、シーケンスコントロール回路４Ａと、パフォーマンスボード実装検出回路３−１Ａ，３−２Ａと、パフォーマンスボード実装検出回路用制御線３−３Ａと、シーケンスコントロール回路用制御線４−１Ａ，４−２Ａと、パフォーマンスボードロックＳＷ５Ａと、パフォーマンスボードロックＳＷ用制御線５−１Ａと、パフォーマンスボード昇降検出回路６−１Ａと、パフォーマンスボード昇降検出回路用制御線６−２Ａと、パフォーマンスボードロック機構７Ａと、パフォーマンスボードロック検出回路７−１Ａと、パフォーマンスボードロック検出回路用制御線７−２Ａと、を備えて構成される。

パフォーマンスボード実装検出回路３−１Ａ，３−２Ａは、パフォーマンスボード１がテストヘッド２Ａに実装されたことを検出する回路である。パフォーマンスボードロック検出回路３−１Ａ，３−２Ａは、例えば光学センサ（フォトカプラ）等で構成されており、パフォーマンスボード１Ａがフォトカプラの光を遮ることによりパフォーマンスボード１Ａがテストヘッド２Ａに実装されたことを検出する。また、パフォーマンスボード実装検出回路３−１Ａ，３−２Ａは、パフォーマンスボード１Ａがテストヘッド２Ａに実装されると、パフォーマンスボード検出回路用制御線３−３Ａを介して、シーケンスコントロール回路４Ａに検出信号を出力する。

シーケンスコントロール回路４Ａは、ＣＰＵ（Central Processing Unit）、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）（以下、図示省略）等により構成され、パフォーマンスボード１Ａ及びテストヘッド２Ａの各部を制御する。シーケンスコントロール回路４Ａは、ＲＯＭに記憶されているシステムプログラム及び各種アプリケーションプログラムの中から指定されたプログラムをＲＡＭに展開し、ＲＡＭに展開されたプログラムとＣＰＵとの協働で、各種処理を実行する。

また、シーケンスコントロール回路４Ａは、シーケンスコントロール回路用制御線４−１Ａを介して、パフォーマンスボード昇降機構６Ａに制御信号を出力する。同様に、シーケンスコントロール回路用制御線４−２Ａを介して、パフォーマンスボードロック機構７Ａに制御信号を出力する。

パフォーマンスボードロックＳＷ５Ａは、パフォーマンスボード１Ａをテストヘッド２Ａに固定するためのスイッチである。パフォーマンスボードロックＳＷ５Ａは、パフォーマンスボード１Ａが下降して、パフォーマンスボード１Ａがテストヘッド２Ａと固定できる高さになった場合、作業者によりＯＮされる。作業者によりパフォーマンスボードＳＷ５ＡがＯＮされると、パフォーマンスボードＳＷ用制御線５−１Ａを介して、操作信号をシーケンスコントロール回路４Ａに出力する。

パフォーマンスボード昇降機構６Ａは、エアシリンダ等で構成され、パフォーマンスボード１Ａを昇降する。パフォーマンスボード昇降機構６Ａは、シーケンスコントロール回路４Ａから、シーケンスコントロール回路用制御線４−１Ａを介して制御信号を受信し、パフォーマンスボード１Ａを昇降させる。例えば、シーケンスコントロール回路４Ａから、パフォーマンスボード１Ａを指定位置まで下降させる制御信号を受信した場合、パフォーマンスボード１Ａを指定位置まで下降させる。

パフォーマンスボード昇降検出回路６−１Ａは、パフォーマンスボード昇降機構６Ａのメカニカルな昇降状態を検出する。ここで、メカニカルな昇降状態を検出するとは、パフォーマンスボード昇降機構６Ａ（エアシリンダ）が何ｍｍ可動したかを検出することをいう。パフォーマンスボード昇降検出回路６−１Ａは、メカニカルな昇降状態を検出すると、パフォーマンスボード昇降検出回路用制御線６−２Ａを介して検出信号をシーケンスコントロール回路４Ａに出力する。

パフォーマンスボードロック機構７Ａは、エアシリンダ等で構成され、パフォーマンスボードロックピン２−１Ａ〜２−４Ａを可動させる。このとき、パフォーマンスボードロックピン２−１Ａ〜２−４Ａの可動動作と連動して、パフォーマンスボード１Ａのコネクタ（図示省略）がテストヘッド２Ａのコネクタ（図示省略）にロックされる。パフォーマンスボード１Ａのコネクタとテストヘッド２Ａのコネクタとのロックは、これらのコネクタに内蔵された駆動レバー（図示省略）をパフォーマンスボードロック機構７Ａが可動させることにより行われる。

パフォーマンスボードロック検出回路７−１Ａは、パフォーマンスボードロック機構７Ａのメカニカルなロック状態を検出する。ここで、メカニカルなロック状態を検出するとは、パフォーマンスボードロック機構７Ａ（エアシリンダ）が何ｍｍ可動したかを検出することをいう。

次に、図１１を参照して従来のパフォーマンスボード実装の処理の流れを説明する。
例えば、シーケンスコントロール回路４Ａにおいて、パフォーマンスボード実装処理の実行指示が入力部（図示省略）を介して入力されたこと等をトリガとして、ＲＯＭから読み出されてＲＡＭに展開された従来のパフォーマンスボード実装処理プログラムとＣＰＵとの協働により従来のパフォーマンスボード実装処理が実行される。

先ず、パフォーマンスボード実装検出回路３−１Ａ、３−２Ａより検出信号を受信したか否かが判別される（ステップＳ２０１）。ここで、検出信号とは、パフォーマンスボード１Ａがテストヘッド２Ａに実装された場合に、パフォーマンスボード実装検出回路３−１Ａ、３−２Ａにより出力される検出信号のことをいう。この検出信号は、図１０のパフォーマンスボード実装検出回路３−１Ａ，３−２Ａからパフォーマンスボード実装検出回路用制御線３−３Ａを介して出力される信号に該当する。パフォーマンスボード実装検出回路３−１Ａ、３−２Ａにより検出信号を受信していない場合（ステップＳ２０１；ＮＯ）、ステップＳ２０１へ移行される。パフォーマンスボード実装検出回路３−１Ａ、３−２Ａより検出信号を受信した場合（ステップＳ２０１；ＹＥＳ）、パフォーマンスボード昇降機構６Ａが所定の位置まで上昇しているか否かが判別される（ステップＳ２０２）。ここで、パフォーマンスボード昇降機構６Ａの所定の位置とは、昇降動作の初期位置（初期状態）のことをいう。

パフォーマンスボード昇降機構６Ａが所定の位置まで上昇していないと判別された場合（ステップＳ２０２；ＮＯ）、ステップＳ２０１に移行される。パフォーマンスボード昇降機構６Ａが所定の位置まで上昇していると判別された場合（ステップＳ２０２；ＹＥＳ）、パフォーマンスボードロックＳＷ５Ａの押下操作による操作信号を受信したか否かが判別される（ステップＳ２０３）。パフォーマンスボードロックＳＷ５Ａの押下操作による操作信号とは、作業者によるパフォーマンスボードロックＳＷ５Ａの押下操作によって発生する信号のことをいう。この操作信号は、図１０のパフォーマンスボードロックＳＷ５からパフォーマンスボードロックＳＷ用制御線５−１Ａを介して出力される操作信号に該当する。

パフォーマンスボードロックＳＷ５Ａの押下操作による操作信号を受信していない場合（ステップＳ２０３；ＮＯ）、ステップＳ２０１に移行される。パフォーマンスボードロックＳＷ５Ａの押下操作による操作信号を受信した場合（ステップＳ２０３；ＹＥＳ）、パフォーマンスボード昇降機構６Ａに下降指示信号が送信される（ステップＳ２０４）。下降指示信号は、図１０のシーケンスコントロール回路４Ａからシーケンスコントロール回路用制御線４−１Ａを介して送信される制御信号に該当する。ステップＳ２０４の実行後、パフォーマンスボード昇降検出回路６−１Ａより検出信号を受信したか否かが判別される（ステップＳ２０５）。パフォーマンスボード昇降検出回路６−１Ａの検出信号は、図１０のパフォーマンスボード昇降検出回路６−１Ａからパフォーマンスボード昇降検出回路用制御線６−２Ａを介して出力される検出信号に該当する。

パフォーマンスボード昇降検出回路６−１Ａより検出信号を受信していない場合（ステップＳ２０５；ＮＯ）、パフォーマンスボードロックＳＷ５Ａの押下操作による操作信号を受信したか否かが判別される（ステップＳ２０６）。パフォーマンスボードロックＳＷ５Ａの押下操作による操作信号を受信していない場合（ステップＳ２０６；ＮＯ）、ステップＳ２０５に移行される。パフォーマンスボードロックＳＷ５Ａの押下操作による操作信号を受信した場合（ステップＳ２０６；ＹＥＳ）、パフォーマンスボード昇降機構６Ａに上昇指示信号が送信される（ステップＳ２０７）。上昇指示信号は、図１０のシーケンスコントロール回路４Ａからシーケンスコントロール回路用制御線４−１Ａを介して送信される制御信号に該当する。ステップＳ２０７の実行後、パフォーマンスボード昇降機構６Ａが初期状態にされる（ステップＳ２０８）。

ステップＳ２０５において、パフォーマンスボード昇降検出回路６−１Ａより検出信号を受信した場合（ステップＳ２０５；ＹＥＳ）、パフォーマンスボードロック機構７Ａによりパフォーマンスボードロックピン２−１Ａ〜２−４Ａが可動して、ロックピン嵌合ブロック１−６Ａ〜１−９Ａに嵌合する。このとき、この動作に連動して、パフォーマンスボード１Ａのコネクタがテストヘッド２Ａのコネクタにロックされる（ステップＳ２０９）。パフォーマンスボードロック機構７Ａによるパフォーマンスボードロックピン２−１Ａ〜２−４Ａの可動は、図１０のシーケンスコントロール回路４Ａからシーケンスコントロール回路制御線４−２Ａを介して送信される制御信号に基づいて行われる。そして、パフォーマンスボードロック検出回路７−１Ａより検出信号を受信したか否かが判別される（ステップＳ２１０）。この検出信号は、図１０のパフォーマンスボード検出回路７−１Ａからパフォーマンスボード検出回路用制御線７−２Ａを介して出力される検出信号に該当する。

パフォーマンスボードロック検出回路７−１Ａより検出信号を受信していない場合（ステップＳ２１０；ＮＯ）、パフォーマンスボードロック機構７Ａの動作時間が所定時間経過したか否かが判別される（ステップＳ２１１）。所定時間は、例えば２秒とする。パフォーマンスボードロック機構７Ａの動作時間が所定時間経過していない場合（ステップＳ２１１；ＮＯ）、ステップＳ２１０へ移行される。パフォーマンスボードロック機構７Ａの動作時間が所定時間経過した場合（ステップＳ２１１；ＹＥＳ）、パフォーマンスボード１Ａのコネクタとテストヘッド２Ａのコネクタとがフリー（コネクタがロックされない状態）にされる（ステップＳ２１２）。ステップＳ２１２の実行後、パフォーマンスボード昇降機構６Ａが初期状態にされる（ステップＳ２１３）。そして、ステップＳ２０８、Ｓ２１０、Ｓ２１３の実行後、従来例のパフォーマンスボード実装処理は終了する。
特開平９−２８８１４７号公報

上記従来例の技術は、エアシリンダであるパフォーマンスボードロック機構７Ａが何ｍｍ可動したか否かをパフォーマンスボードロック検出回路７−１で検出する構成である。よって、実際にパフォーマンスボードロックピン２−１〜２−４がロックピン嵌合ブロック１−６〜１−９に嵌合したか否かを検出する構成ではなかった。このため、パフォーマンスボードロックピン２−１〜２−４がロックピン嵌合ブロック１−６〜１−９に正しく嵌合していない場合（例えば、パフォーマンスボード１がテストヘッド２に対して傾いている場合）でも、その後のパフォーマンスボードの搬送動作が行われていた。この場合、例えば、パフォーマンスボード１Ａを回転させて搬送させるときなどに、パフォーマンスボード１Ａが落下してしまう可能性があり、装置の安全面で問題があった。
したがって、パフォーマンスボード１Ａをテストヘッド２Ａに装着する際、パフォーマンスボード１Ａをテストヘッド２Ａに確実に固定することのできる半導体試験装置を実現する要請があった。

本発明の課題は、パフォーマンスボードをテストヘッドに確実に固定することのできる半導体試験装置を実現することである。

上記課題を解決するために、請求項１に記載の半導体試験装置は、
嵌合用部材のロックピンを有するテストヘッドと、
前記ロックピンと嵌合する嵌合ブロックを有するパフォーマンスボードと、
前記ロックピンが前記嵌合ブロックと嵌合した嵌合状態を検出し、当該嵌合状態を示すロック信号を出力する複数の第１のロック検出回路と、
前記テストヘッド及び前記パフォーマンスボードを制御するシーケンスコントロール回路と、を備え、
前記パフォーマンスボードは、
前記各第１のロック検出回路により出力されたロック信号を受信する第１の受信コネクタを備え、
前記テストヘッドは、
前記第１の受信コネクタとロックされることにより当該第１の受信コネクタから前記ロック信号を受信する第２の受信コネクタを備え、
前記シーケンスコントロール回路は、
前記第１の受信コネクタが前記第２の受信コネクタにロックされ、前記第１の受信コネクタが前記複数の第１のロック検出回路の全てから前記ロック信号を受信したとき、前記第２の受信コネクタを経由して当該ロック信号を受信し、
前記嵌合ブロックは、方形状の前記パフォーマンスボードの四辺のうち対向する二辺にそれぞれ二つずつ設けられ、かつ、各辺に設けられた二つの嵌合ブロックは夫々の辺の中間点を挟んで対向する位置に設けられ、
前記複数の第１のロック検出回路は、夫々、前記嵌合ブロックの夫々と嵌合する複数の前記ロックピンの夫々に対して個別に設けられ、前記ロックピンが前記嵌合ブロックと嵌合した場合、当該ロックピンによりフォトカプラの光が遮られることにより嵌合状態を検出する光学センサであることを特徴とする。

請求項２に記載の発明は、請求項１に記載の半導体試験装置において、
前記ロックピンを可動させるロックピン可動部と、
前記ロックピン可動部の可動距離を検出する第２のロック検出回路と、を備え、
前記シーケンスコントロール回路は、
前記第２のロック検出回路により検出した検出信号を受信することを特徴とする。

請求項３に記載の発明は、請求項１又は２に記載の半導体試験装置において、
情報を表示する表示部と、
前記パフォーマンスボードを前記テストヘッドに固定する一連の動作を前記表示部に表示させる表示制御部と、を備え、
前記シーケンスコントロール回路は、
前記一連の動作において異常が発生した場合、当該異常に関する情報を前記表示制御部に送信し、
前記表示制御部は、
前記シーケンスコントロール回路から送信された異常に関する情報に基づいて、前記異常の状態を示す異常状態を前記表示部に表示させることを特徴とする。

請求項１に記載の発明によれば、シーケンスコントロール回路は、第１の受信コネクタが第１のロック検出回路の全てからロック信号を受信したとき、第２の受信コネクタを経由してロック信号を受信することができる。これにより、ロックピン及び嵌合ブロックの嵌合状態、並びに第１の受信コネクタ及び第２の受信コネクタの電気的な接続を含むロック状態を実現できるので、パフォーマンスボードをテストヘッドに確実に固定することができる。

請求項２に記載の発明によれば、第２のロック検出回路によりパフォーマンスボード可動部の可動距離を検出することができる。これにより、第１のロック検出回路が故障した場合でも、第２のロック検出回路によりパフォーマンスボード可動部の可動距離を検出することができるので、パフォーマンスボードをテストヘッドにさらに確実に固定することができる。

請求項３に記載の発明によれば、パフォーマンスボードをテストヘッドに固定する一連の動作における異常状態を表示部に表示することができる。これにより、異常が発生した場合でもどの部分で異常が発生したのかを把握することができ、修理等の復旧作業が容易となる。）

以下、添付図面を参照して本発明に係る第１の実施の形態を詳細に説明する。ただし、発明の範囲は、図示例に限定されない。

図１〜図７を参照して本発明に係る実施の形態を説明する。先ず、図１を参照して本実施の形態の半導体試験装置１００を説明する。図１に半導体試験装置１００の上面図を示す。半導体試験装置１００は、パフォーマンスボード１と、テストヘッド２と、を備えて構成される。パフォーマンスボード１は、ＩＣソケット（図示省略）が実装されており、このＩＣソケットに、試験対象であるＩＣが装着されるようになっている。テストヘッド２は、ピンエレクトロニクス回路等（図示省略）の測定回路を内蔵している。

次に、図２〜図４を参照してパフォーマンスボード１とテストヘッド２との固定方式について説明する。図２にテストヘッド２の上面図を示す。図２に示すテストヘッド２は、ロックピンとしてのパフォーマンスボードロックピン２−１〜２−４と、第２の受信コネクタとしてのロック信号受信用コネクタ２−５と、を備えて構成されている。

パフォーマンスボードロックピン２−１〜２−４は、嵌合用部材であり、後述するロックピン嵌合ブロック１−６〜１−９に嵌合する。ロック信号受信用コネクタ２−５は、後述する制御線出力コネクタ１−１０を介してロック検出回路１−１〜１−４からロック信号を受信する。ロック信号とは、パフォーマンスボードロックピン２−１〜２−４及びロックピン嵌合ブロック１−６〜１−９の嵌合状態を示す信号のことをいう。ロック信号受信用コネクタ２−５は、テストヘッド２に実装されており、制御線出力コネクタ１−１０とロックされる。ロック信号受信用コネクタ２−５は、制御線出力コネクタ１−１０とロックされることにより、当該制御線出力コネクタ１−１０からロック信号を受信する。

図３（ａ）にパフォーマンスボード１の上面図を示す。図３（ａ）に示すパフォーマンスボード１は、第１のロック検出回路としてのロック検出回路１−１、１−４と、嵌合ブロックとしてのロックピン嵌合ブロック１−６〜１−９と、制御線出力コネクタ１−１０と、を備えて構成されている。

ロック検出回路１−１〜１−４は、パフォーマンスボードロックピン２−１〜２−４及びロックピン嵌合ブロック１−６〜１−９の嵌合状態を検出すると、制御線出力コネクタ１−１０にロック信号を出力する。ロック検出回路１−１〜１−４は、例えば光学センサ（フォトカプラ）等で構成されており、パフォーマンスボードロックピン２−１〜２−４がフォトカプラの光を遮ることによりロック信号を出力する。本実施例では、ロック検出回路１−１〜１−４が、パフォーマンスボード１の４箇所に設置されている場合について説明する。

ロックピン嵌合ブロック１−６〜１−９は、ブロックに貫通穴が構成されており、パフォーマンスボードロックピン２−１〜２−４が嵌まり込む構造となっている。制御線出力コネクタ１−１０は、パフォーマンスボード１に実装され、ロック検出回路１−１〜１−４により出力されたロック信号を受信する。ロック信号の受信は、後述するロック検出回路用制御線１−５を介して行われる。また、制御線出力コネクタ１−１０は、ロック信号受信用コネクタ２−５と固定されることによりロック信号受信用コネクタ２−５へロック信号を送信する。

図３（ｂ）にパフォーマンスボード１、ロックピン嵌合ブロック１−６〜１−９、及びパフォーマンスボードロックピン２−１〜２−４の側面図を示す。図３（ｂ）に示すように、パフォーマンスボードロックピン２−１〜２−４が可動することにより、ロックピン嵌合ブロック１−６〜１−９に嵌り込む構造となっている。

例として、パフォーマンスボードロックピン２−４及びロックピン嵌合ブロック１−９の嵌合状態をロック検出回路１−４で検出する場合について説明する。この場合、後述するパフォーマンスボードロック機構７によりパフォーマンスボードロックピン２−４が可動する。そして、パフォーマンスボードロックピン２−４がロックピン嵌合ブロック１−９に嵌り込む。パフォーマンスボードロックピン２−４がロックピン嵌合ブロック１−９に嵌り込むと、パフォーマンスボードロックピン２−４がロック検出回路１−４のフォトカプラの光を遮る。フォトカプラの光が遮られると、ロック検出回路１−４は、ロック信号を出力する。以上の動作が、パフォーマンスボードロックピン２−４及びロックピン嵌合ブロック１−９の嵌合状態をロック検出回路１−４で検出する動作である。

次に、図４にパフォーマンスボード１におけるロック信号の流れを示す。ロック検出回路１−１〜１−４によりロック信号が出力されると、当該ロック信号は、ロック検出回路用制御線１−５を介して制御線出力コネクタ１−１０に出力される。

次に、図５を参照して接続回路５０を説明する。図５にパフォーマンスボード１、テストヘッド２、及びシーケンスコントロール回路４の接続回路５０を示す。接続回路５０は、ロック検出回路１−１〜１−４と、ロック検出回路用制御線１−５と、第１の受信コネクタとしての制御線出力コネクタ１−１０と、パフォーマンスボード実装検出回路３−１，３−２と、パフォーマンスボード実装検出回路用制御線３−３と、シーケンスコントロール回路用制御線４−１，４−２と、パフォーマンスボードロックＳＷ５と、パフォーマンスボードロックＳＷ用制御線５−１と、パフォーマンスボード昇降検出回路６−１と、パフォーマンスボード昇降検出回路用制御線６−２と、ロックピン可動部としてのパフォーマンスボードロック機構７と、第２のロック検出回路としてのパフォーマンスボードロック検出回路７−１と、パフォーマンスボードロック検出回路用制御線７−２と、を備えて構成される。以下、上述した図１〜図４と異なる部分を主として説明する。

ロック検出回路用制御線１−５は、ロック信号受信用コネクタ２−５を経由してシーケンスコントロール回路４と接続されている。
パフォーマンスボード実装検出回路３−１，３−２は、パフォーマンスボード１がテストヘッド２に実装されたことを検出する回路である。パフォーマンスボードロック検出回路３−１Ａ，３−２Ａは、例えば光学センサ（フォトカプラ）等で構成されており、パフォーマンスボード１Ａがフォトカプラの光を遮ることによりパフォーマンスボード１Ａがテストヘッド２Ａに実装されたことを検出する。また、パフォーマンスボード実装検出回路３−１，３−２は、パフォーマンスボード１がテストヘッド２に実装されると、パフォーマンスボード検出回路用制御線３−３を介して、シーケンスコントロール回路４に検出信号を出力する。

シーケンスコントロール回路４は、ＣＰＵ、ＲＡＭ、ＲＯＭ（以下、図示省略）等により構成され、パフォーマンスボード１及びテストヘッド２の各部を制御する。シーケンスコントロール回路４は、ＲＯＭに記憶されているシステムプログラム及び各種アプリケーションプログラムの中から指定されたプログラムをＲＡＭに展開し、ＲＡＭに展開されたプログラムとＣＰＵとの協働で、各種処理を実行する。

シーケンスコントロール回路４は、パフォーマンスボード実装プログラムにより、パフォーマンスボード１をテストヘッド２に確実に固定する。また、シーケンスコントロール回路４は、制御線出力コネクタ１−１０がロック検出回路１−１〜１−４の全てからロック信号を受信したとき、ロック信号受信用コネクタ２−５を経由して当該ロック信号を受信する。

シーケンスコントロール回路４は、シーケンスコントロール回路用制御線４−１を介して、パフォーマンスボード昇降機構６に制御信号を出力する。同様に、シーケンスコントロール回路用制御線４−２を介して、パフォーマンスボードロック機構７に制御信号を出力する。

パフォーマンスボードロックＳＷ５は、パフォーマンスボード１をテストヘッド２に固定するためのスイッチである。パフォーマンスボードロックＳＷ５は、パフォーマンスボード１が下降して、パフォーマンスボード１がテストヘッド２と嵌合できる高さになった場合、作業者によりＯＮされる。作業者によりパフォーマンスボードＳＷ５がＯＮされると、パフォーマンスボードＳＷ用制御線５−１を介して、操作信号をシーケンスコントロール回路４に出力する。

パフォーマンスボード昇降機構６は、エアシリンダ等で構成され、パフォーマンスボード１を昇降する。パフォーマンスボード昇降機構６は、シーケンスコントロール回路４から、シーケンスコントロール回路用制御線４−１を介して制御信号を受信し、パフォーマンスボード１を昇降させる。例えば、シーケンスコントロール回路４から、パフォーマンスボード１を指定位置まで下降させる制御信号を受信した場合、パフォーマンスボード１を指定位置まで下降させる。

パフォーマンスボード昇降検出回路６−１は、パフォーマンスボード昇降機構６のメカニカルな昇降状態を検出する。ここで、メカニカルな昇降状態を検出するとは、パフォーマンスボード昇降機構６（エアシリンダ）が何ｍｍ可動したかを検出することをいう。また、パフォーマンスボード昇降検出回路６−１は、メカニカルな昇降状態を検出すると、パフォーマンスボード昇降検出回路用制御線６−２を介して検出信号をシーケンスコントロール回路４に出力する。

パフォーマンスボードロック機構７は、エアシリンダ等で構成され、パフォーマンスボードロックピン２−１〜２−４を可動させる。このとき、パフォーマンスボードロックピン２−１〜２−４の可動動作と連動して、パフォーマンスボード１の制御線出力コネクタ１−１０がテストヘッド２のロック信号受信用コネクタ２−５にロックされる。制御線出力コネクタ１−１０とロック信号受信用コネクタ２−５とのロックは、これらのコネクタに内蔵された駆動レバー（図示省略）をパフォーマンスボードロック機構７が可動させることにより行われる。制御線出力コネクタ１−１０がロック信号受信用コネクタ２−５にロックされると、制御線出力コネクタ１−１０及びロック信号受信コネクタ２−５が電気的な接続を含むロック状態となる。

パフォーマンスボードロックピン２−１〜２−４がロック嵌合ブロック１−６〜１−９に嵌合する位置まで可動すると、ロック検出回路１−１〜１−４がパフォーマンスボードロックピン２−１〜２−４を検出し、ロック検出回路用制御線１−５を介してロック信号を制御線出力コネクタ１−１０に出力する。ロック検出回路１−１〜１−４の全てがロック信号を制御線出力コネクタ１−１０に出力すると、ロック検出回路用制御線１−１０はロックされているロック信号受信用コネクタ２−５にロック信号を送信する。そして、ロック信号受信用コネクタ２−５に送信されたロック信号は、ロック検出回路用制御線１−５を介してシーケンスコントロール回路４に送信される。

パフォーマンスボードロック検出回路７−１は、パフォーマンスボードロック機構７の可動距離を検出する。ここで、可動距離を検出するとは、パフォーマンスボードロック機構７（エアシリンダ）が何ｍｍ可動したかを検出することをいう。

次に、図６を参照してパフォーマンスボード実装処理の流れを説明する。パフォーマンスボード実装処理は、パフォーマンスボード１をテストヘッド２に確実に固定する処理である。

例えば、シーケンスコントロール回路４において、パフォーマンスボード実装処理の実行指示が入力部（図示省略）を介して入力されたこと等をトリガとして、ＲＯＭから読み出されてＲＡＭに展開されたパフォーマンスボード実装処理プログラムとＣＰＵとの協働によりパフォーマンスボード実装処理が実行される。

先ず、パフォーマンスボード実装検出回路３−１、３−２より検出信号を受信したか否かが判別される（ステップＳ１０１）。ここで、検出信号とは、パフォーマンスボード１がテストヘッド２に実装された場合に、パフォーマンスボード実装検出回路３−１、３−２により出力される信号のことをいう。この検出信号は、図４のパフォーマンスボード実装検出回路３−１，３−２からパフォーマンスボード実装検出回路用制御線３−３を介して出力される信号に該当する。パフォーマンスボード実装検出回路３−１、３−２により検出信号を受信していない場合（ステップＳ１０１；ＮＯ）、ステップＳ１０１へ移行される。パフォーマンスボード実装検出回路３−１、３−２より検出信号を受信した場合（ステップＳ１０１；ＹＥＳ）、パフォーマンスボード昇降機構６が所定の位置まで上昇しているか否かが判別される（ステップＳ１０２）。ここで、パフォーマンスボード昇降機構６の所定の位置とは、昇降動作の初期位置（初期状態）のことをいう。

パフォーマンスボード昇降機構６が所定の位置まで上昇していないと判別された場合（ステップＳ１０２；ＮＯ）、ステップＳ１０１に移行される。パフォーマンスボード昇降機構６が所定の位置まで上昇していると判別された場合（ステップＳ１０２；ＹＥＳ）、パフォーマンスボードロックＳＷ５の押下操作による操作信号を受信したか否かが判別される（ステップＳ１０３）。パフォーマンスボードロックＳＷ５の押下操作による操作信号とは、作業者によるパフォーマンスボードロックＳＷ５の押下操作によって発生する信号のことをいう。この操作信号は、図４のパフォーマンスボードロックＳＷ５からパフォーマンスボードロックＳＷ用制御線５−１を介して出力される操作信号に該当する。

パフォーマンスボードロックＳＷ５の押下操作による操作信号を受信していない場合（ステップＳ１０３；ＮＯ）、ステップＳ１０１に移行される。パフォーマンスボードロックＳＷ５の押下操作による操作信号を受信した場合（ステップＳ１０３；ＹＥＳ）、パフォーマンスボード昇降機構６に下降指示信号が送信される（ステップＳ１０４）。下降指示信号は、図４のシーケンスコントロール回路４からシーケンスコントロール回路用制御線４−１を介して送信される信号に該当する。ステップＳ１０４の実行後、パフォーマンスボード昇降検出回路６−１より検出信号を受信したか否かが判別される（ステップＳ１０５）。パフォーマンスボード昇降検出回路６−１より検出される検出信号は、図４のパフォーマンスボード昇降検出回路６−１からパフォーマンスボード昇降検出回路用制御線６−２を介して出力される検出信号に該当する。

パフォーマンスボード昇降検出回路６−１より検出信号を受信していない場合（ステップＳ１０５；ＮＯ）、パフォーマンスボードロックＳＷ５の押下操作による操作信号を受信したか否かが判別される（ステップＳ１０６）。パフォーマンスボードロックＳＷ５の押下操作による操作信号を受信していない場合（ステップＳ１０６；ＮＯ）、ステップＳ１０５に移行される。パフォーマンスボードロックＳＷ５の押下操作による操作信号を受信した場合（ステップ１０６；ＹＥＳ）、パフォーマンスボード昇降機構６に上昇指示信号が送信される（ステップＳ１０７）。上昇指示信号は、図４のシーケンスコントロール回路４からシーケンスコントロール回路用制御線４−１を介して送信される制御信号に該当する。ステップＳ１０７の実行後、パフォーマンスボード昇降機構６が初期状態にされる（ステップＳ１０８）。

ステップＳ１０５において、パフォーマンスボード昇降検出回路６−１より検出信号を受信した場合（ステップＳ１０５；ＹＥＳ）、パフォーマンスボードロック機構７によりパフォーマンスボードロックピン２−１〜２−４が可動され、ロックピン嵌合ブロック１−６〜１−９に嵌合する。このとき、この動作に連動して、制御線出力コネクタ１−１０がロック信号受信用コネクタ２−５にロックされる（ステップＳ１０９）。パフォーマンスボードロック機構７によるパフォーマンスボードロックピン２−１〜２−４の可動は、図４のシーケンスコントロール回路４からシーケンスコントロール回路制御線４−２を介して送信される制御信号に基づいて行われる。そして、ロック検出回路１−１〜１−４から出力されたロック信号を全て受信したか否かが判別される（ステップＳ１１０）。ロック信号を受信していない場合（ステップＳ１１０；ＮＯ）、パフォーマンスボードロック機構７の動作時間が所定時間経過したか否かが判別される（ステップＳ１１１）。所定時間は、例えば２秒とする。パフォーマンスボードロック機構７の動作時間が所定時間経過していない場合（ステップＳ１１１；ＮＯ）、ステップＳ１１０へ移行される。パフォーマンスボードロック機構７の動作時間が所定時間経過した場合（ステップＳ１１１；ＹＥＳ）、制御線出力コネクタ１−１０及びロック信号受信用コネクタ２−５がフリー（両コネクタがロックされない状態）にされる（ステップＳ１１２）。ステップＳ１１２の実行後、パフォーマンスボード昇降機構６が初期状態にされる（ステップＳ１１３）。

ステップＳ１１０において、ロック信号を受信した場合（ステップＳ１１０；ＹＥＳ）、パフォーマンスボードロック検出回路７−１より検出信号を受信したか否かが判別される（ステップＳ１１４）。この検出信号は、図４のパフォーマンスボード検出回路７−１からパフォーマンスボード検出回路用制御線７−２を介して出力される信号に該当する。パフォーマンスボードロック検出回路７−１より検出信号を受信しない場合（ステップＳ１１４；ＮＯ）、ステップＳ１１１へ移行される。パフォーマンスボードロック検出回路７−１より検出信号を受信した場合（ステップＳ１１４；ＹＥＳ）、ステップＳ１０８及びステップＳ１１３の実行後、パフォーマンスボード実装処理は終了する。

以上、本実施の形態によれば、シーケンスコントロール回路４は、制御線出力コネクタ１−１０がロック検出回路１−１〜１−４の全てからロック信号を受信したとき、ロック信号受信用コネクタ２−５を経由してロック信号を受信することができる。これにより、パフォーマンスボードロックピン２−１〜２−４及びロックピン嵌合ブロック１−６〜１−９の嵌合状態並びに、制御線出力コネクタ１−１０及びロック信号受信用コネクタ２−５の電気的な接続を含むロック状態を実現できるので、パフォーマンスボード１をテストヘッド２に確実に固定することができる。

また、パフォーマンスボードロック検出回路７−１によりパフォーマンスボードロック機構７の可動距離を検出することができる。これにより、ロック検出回路１−１〜１−４が故障した場合でも、パフォーマンスボードロック検出回路７−１によりパフォーマンスボードロック機構７の可動距離を検出することができるので、パフォーマンスボード１をテストヘッド２にさらに確実に固定することができる。

また、ロック検出回路１−１〜１−４をパフォーマンスボード１の４箇所に設置しているので、パフォーマンスボードの傾きを検出することができる。

（変形例）
図７を参照して、本発明に係る上記実施の形態の変形例を説明する。図７に本実施の形態の変形例の接続回路７０を示す。

本変形例の装置構成は、上述した実施の形態と同様に半導体試験装置１００を用い、同様な部分には同一の符号を付している。また、その詳細な説明を援用し、異なる部分について以下説明する。

接続回路７０は、シーケンスコントロール回路用制御線４−３，４−４と、表示制御部としてのワークステーション８と、ワークステーション用制御線８−１，８−２と、ＣＲＴ（Cathode Ray Tube）やＬＣＤ（Liquid Crystal Display）等の表示部９と、を備える。

ワークステーション８は、パフォーマンスボード１をテストヘッド２に固定する一連の動作を表示部９に表示させる。ここで、パフォーマンスボード１をテストヘッド２に固定する一連の動作とは、上述したパフォーマンスボード実装処理の動作のことをいう。また、ワークステーション８は、一連の動作において異常（異常動作）が発生した場合、シーケンスコントロール回路４から送信された異常に関する情報に基づいて、異常状態を表示部９に表示させる。例えば、何らかの原因で、パフォーマンスボードロックピン２−４がロックピン嵌合ブロック１−９に嵌合しなかった場合、この嵌合しない状態（異常状態）を表示部９に表示させる。

また、ワークステーション８はパフォーマンスボード１をテストヘッド２へロックする命令、シーケンスコントロール回路４のシーケンス動作状態の読み込み、及びワークステーション用制御線８−１を介してシーケンスコントロール回路４への命令を行う。

表示部９は、パフォーマンスボード１をテストヘッド２に固定する一連の動作を表示する。また、表示部９は、一連の動作において異常が発生した場合、異常状態を表示する。

シーケンスコントロール回路４は、一連の動作において異常が発生した場合、当該異常に関する情報をシーケンスコントロール回路用制御線４−４を介してワークステーション８に送信する。

次に、接続回路７０におけるシーケンスコントロール回路４、ワークステーション８及び表示部９の動作を説明する。
シーケンスコントロール回路４は、シーケンスコントロール回路用制御線４−３を介して正常動作又は異常動作かを示す信号をワークステーション８に出力する。ここで、正常動作とは、上述したパフォーマンスボード実装処理における正常な動作のことをいう。異常動作とは、パフォーマンスボード実装処理における異常な動作のことをいう。ワークステーション８は、パフォーマンスボード１及びテストヘッド２のある部分で異常が発生した場合、当該異常動作の読み込み命令をワークステーション用制御線８−１を介してシーケンスコントロール回路４へ出力する。

シーケンスコントロール回路４は、ワークステーション８から異常動作の読み込み命令を受けた場合、異常に関する情報をシーケンスコントロール回路用制御線４−４を介してワークステーション８に送信する。例えば、パフォーマンスボードロックピン２−４がロックピン嵌合ブロック１−９に嵌合しなかった場合、この動作に関する情報をワークステーション８に送信する。

そして、ワークステーション８は、シーケンスコントロール回路４から送信された異常に関する情報をワークステーション用制御線８−２を介して表示部９に出力する。これにより、表示部９にて異常状態のモニタが可能となる。例えば、パフォーマンスボードロックピン２−４がロックピン嵌合ブロック１−９に嵌合しなかった場合、パフォーマンスボードロックピン２−４がロックピン嵌合ブロック１−９に嵌合しない状態が表示部９に表示される。

以上、本実施の形態によれば、パフォーマンスボード１をテストヘッド２にロックする一連の動作における異常状態を表示部９に表示することができる。これにより、異常が発生した場合でも、どの部分で異常が発生したのかを把握することができ、修理等の復旧作業が容易となる。

また、ワークステーション８からワークステーション用制御線８−１を介してシーケンスコントロール回路４へ命令を送ることで、パフォーマンスボードロックＳＷ５を押す必要がなくなり、作業の手間を省略することができる。

なお、上記各実施の形態における記述は、本発明に係る半導体試験装置１００の一例であり、これに限定されるものではない。

例えば、上記実施例では、ロック検出回路１−１〜１−４をパフォーマンスボード１に備える構成としたが、テストヘッド２に備える構成としてもよい。この場合、例えばロック検出回路用制御線１−５は、ロック受信用コネクタ２−５、制御線出力コネクタ１−１０、ロック信号受信用コネクタ２−５の経路を通る。

また、上記実施例では、ロック検出回路１−１〜１−４及びパフォーマンスボード実装検出回路３−１，３−２を光学センサ（フォトカプラ）を用いて説明したが、マイクロスイッチ等で構成してもよい。

また、上記実施例では半導体試験装置１００をＩＣとしてパッケージ化された後工程用に適用するものとして説明したが、パフォーマンスボード１をウェハに形成されているチップの検査が行えるものに交換可能としてもよい。これにより、半導体試験装置１００を前工程用検査にも適用することができる。

その他、本実施の形態における半導体試験装置１００の細部構造及び詳細動作に関しても、本発明の趣旨を逸脱しない範囲で適宜変更可能である。

本発明に係る第１の実施の形態の半導体試験装置１００を示す図である。 テストヘッド２の上面図である。 図３（ａ）は、パフォーマンスボード１の上面図である。図３（ｂ）は、パフォーマンスボード１、ロックピン嵌合ブロック１−６〜１−９及びパフォーマンスボードロックピン２−１〜２−４の側面図である。 パフォーマンスボード１におけるロック信号の流れを示した図である。 接続回路５０を示した図である。 パフォーマンスボード実装処理の流れを示したフローチャートである。 接続回路７０を示した図である。 従来例のテストヘッド２Ａの上面図である。 図９（ａ）は、パフォーマンスボード１Ａの上面図である。図９（ｂ）は、パフォーマンスボード１Ａ、ロックピン嵌合ブロック１−６Ａ〜１−９Ａ及びパフォーマンスボードロックピン２−１Ａ〜２−４Ａの側面図である。 接続回路９０を示す図である。 従来例のパフォーマンスボード実装処理の流れを示したフローチャートである。

符号の説明

１，１Ａ パフォーマンスボード
２，２Ａ テストヘッド
１−６〜１−９，１−６Ａ〜１−９Ａ ロックピン嵌合ブロック
１−１０，１−１０Ａ 制御線出力コネクタ
１−１〜１−４，１−１Ａ〜１−４Ａ ロック検出回路
１−５，１−５Ａ ロック検出回路用制御線
２−１〜２−４，２−１Ａ〜２−４Ａ パフォーマンスボードロックピン
２−５ ロック信号受信用コネクタ
３−１，３−２，３−１Ａ，３−２Ａ パフォーマンスボード実装検出回路
３−３，３−３Ａ パフォーマンスボード実装検出回路用制御線
４−１，４−２，４−１Ａ，４−２Ａ シーケンスコントロール回路用制御線
５−１，５−１Ａ パフォーマンスボードロックＳＷ用制御線
６−１，６−１Ａ パフォーマンスボード昇降検出回路
６−２，６−２Ａ パフォーマンスボード昇降検出回路用制御線
６，６Ａ パフォーマンスボード昇降機構
７−１，７−１Ａ パフォーマンスボードロック検出回路
７−２，７−２Ａ パフォーマンスボードロック検出回路用制御線
７，７Ａ パフォーマンスボードロック機構
８ ワークステーション
８−１，８−２ワークステーション用制御線
９ 表示部
５０，７０，９０ 接続回路
１００ 半導体試験装置

Claims (3)

1. 嵌合用部材のロックピンを有するテストヘッドと、
   前記ロックピンと嵌合する嵌合ブロックを有するパフォーマンスボードと、
   前記ロックピンが前記嵌合ブロックと嵌合した嵌合状態を検出し、当該嵌合状態を示すロック信号を出力する複数の第１のロック検出回路と、
   前記テストヘッド及び前記パフォーマンスボードを制御するシーケンスコントロール回路と、を備え、
   前記パフォーマンスボードは、
   前記各第１のロック検出回路により出力されたロック信号を受信する第１の受信コネクタを備え、
   前記テストヘッドは、
   前記第１の受信コネクタとロックされることにより当該第１の受信コネクタから前記ロック信号を受信する第２の受信コネクタを備え、
   前記シーケンスコントロール回路は、
   前記第１の受信コネクタが前記第２の受信コネクタにロックされ、前記第１の受信コネクタが前記複数の第１のロック検出回路の全てから前記ロック信号を受信したとき、前記第２の受信コネクタを経由して当該ロック信号を受信し、
   前記嵌合ブロックは、方形状の前記パフォーマンスボードの四辺のうち対向する二辺にそれぞれ二つずつ設けられ、かつ、各辺に設けられた二つの嵌合ブロックは夫々の辺の中間点を挟んで対向する位置に設けられ、
   前記複数の第１のロック検出回路は、夫々、前記嵌合ブロックの夫々と嵌合する複数の前記ロックピンの夫々に対して個別に設けられ、前記ロックピンが前記嵌合ブロックと嵌合した場合、当該ロックピンによりフォトカプラの光が遮られることにより嵌合状態を検出する光学センサであることを特徴とする半導体試験装置。
2. 前記ロックピンを可動させるロックピン可動部と、
   前記ロックピン可動部の可動距離を検出する第２のロック検出回路と、を備え、
   前記シーケンスコントロール回路は、
   前記第２のロック検出回路により検出した検出信号を受信することを特徴とする請求項１に記載の半導体試験装置。
3. 情報を表示する表示部と、
   前記パフォーマンスボードを前記テストヘッドに固定する一連の動作を前記表示部に表示させる表示制御部と、を備え、
   前記シーケンスコントロール回路は、
   前記一連の動作において異常が発生した場合、当該異常に関する情報を前記表示制御部に送信し、
   前記表示制御部は、
   前記シーケンスコントロール回路から送信された異常に関する情報に基づいて、前記異常の状態を示す異常状態を前記表示部に表示させることを特徴とする請求項１又は２に記載の半導体試験装置。

Images