JP4973023B2 - 薄膜キャパシタ及びその製造方法 - Google Patents

薄膜キャパシタ及びその製造方法 Download PDF

Info

Publication number
JP4973023B2
JP4973023B2 JP2006169246A JP2006169246A JP4973023B2 JP 4973023 B2 JP4973023 B2 JP 4973023B2 JP 2006169246 A JP2006169246 A JP 2006169246A JP 2006169246 A JP2006169246 A JP 2006169246A JP 4973023 B2 JP4973023 B2 JP 4973023B2
Authority
JP
Japan
Prior art keywords
thin film
electrode
lower electrode
upper electrode
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006169246A
Other languages
English (en)
Other versions
JP2007335818A (ja
Inventor
明信 渋谷
康博 石井
透 森
浩一 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006169246A priority Critical patent/JP4973023B2/ja
Publication of JP2007335818A publication Critical patent/JP2007335818A/ja
Application granted granted Critical
Publication of JP4973023B2 publication Critical patent/JP4973023B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、薄膜キャパシタ及びその製造方法に関し、特に大面積且つ高容量を有する薄膜キャパシタ及びその製造方法に関する。
従来、半導体素子を搭載する実装基板にはノイズを防止するため、LSI(Large Scale Integration)周辺に多数のキャパシタを実装している。
LSIにクロック動作等による急激な負荷iがかかると、電源とLSIとの間の配線に存在する抵抗RとインダクタンスLによって下記数式1に示す電圧降下△Vが生じる。
Figure 0004973023
ここで、Lの符号が−であるのは、誘導起電力は瞬時に発生した電流を打ち消すように生じるからである。従って、配線のR、L及び負荷変動diが大きいほど、並びに負荷変動時間dtが小さいほど、電圧降下△Vが増加する。
近時、LSIのクロック周波数は数百MHzを越えるような高速になってきている。デジタル回路におけるパルス波形の立ち上がり時間trが、即ち負荷変動時間dtと等価になる。クロック周波数が大きくなるほど立ち上がり時間trが短くなるため、電圧降下△Vは大きくなる。
このような電圧降下を小さくするためには、LSIの電源ライン−グランドライン間に並列にキャパシタを接続することが有効である。このキャパシタを、一般にデカップリングキャパシタと称する。LSIのクロック周波数が大きくなると、負荷変動の際に一時的に降下した電圧を電源から補償するのは時間的に間に合わなくなるため、LSIの近くに接続したデカップリングキャパシタから電荷を供給することによってLSIの電圧降下を補償する。しかしながら、この場合、キャパシタの等価直列抵抗(ESR)、等価直列インダクタンス(ESL)及びキャパシタからLSIまでの配線抵抗R、配線インダクタンスLの影響により上記数式1に示す電圧降下△Vが生じるという問題点がある。
更に、回路には上述のESR、ESL、R、及びLが存在するために、ある周波数でLC共振が発生し、これ以上の周波数においてはキャパシタとして有効に機能しなくなるという問題点もある。従って、LSIのクロック周波数が大きくなると、デカップリングキャパシタのLC共振周波数fを高くする必要がある。デカップリングキャパシタのLC共振周波数fは下記数式2で表される。
Figure 0004973023
このため、デカップリングキャパシタのLC共振周波数fを高くするためには、Cが小さく且つLが小さいコンデンサをデカップリングキャパシタとして選択する必要がある。デカップリングキャパシタとしては、高周波特性が比較的良い0.1μFか又はそれ以下の容量を有する積層セラミックコンデンサがよく使用されてきた。積層セラミックコンデンサは、電解コンデンサと比較してESRが小さいだけでなく、ESLが小さいという利点があるためである。しかしながら、Cが小さいため、必要な電荷を充電するためには多くのコンデンサを並列に接続する必要がある。しかしながら、並列にコンデンサを接続しても、デカップリングキャパシタのLC共振周波数fは変化せず、コンデンサからLSI間の配線のRl及びLlにより充分な特性が得られない。従来、LSIの電圧降下△Vを補償するためのデカップリングキャパシタとしてよく使用されていた積層セラミックコンデンサを例に取ると、配線のRl及びLlを無視しても、容量C=0.01μF、ESL=0.4nHである。上記数式2より、このコンデンサの共振周波数fは約80MHzにしか満たないことがわかる。
非特許文献1に記載されているように、コンデンサの誘電体の厚さが小さくなるに従って、ESLも小さくなることが知られている。そこで、半導体素子との短距離接続によりインダクタンスも小さくでき、高周波特性に優れた薄膜キャパシタとしてチップキャリア型キャパシタ(例えば特許文献1)及び基板内蔵キャパシタ(例えば特許文献2及び特許文献3)が研究開発されている。しかしながら、近時のLSIのGHzオーダーに達する高速化に対応できるだけのμFオーダーの高容量キャパシタを形成するためにはLSIの面積と同等か又はそれ以上の面積が必要であり、それだけの大面積キャパシタを薄膜で形成すると、不良発生頻度が高くなるという問題点がある。
図35(a)は、特許文献4に開示されたキャパシタを内蔵した回路基板を示す模式的上面図、図35(b)は、同じく模式的断面図である。特許文献4に開示された薄膜キャパシタは、フレキシブル基材11上に、下部電極15、ペロブスカイト構造を有する誘電体薄膜18及び上部電極19が順に積層されて構成されている。ここで、下部電極15は、フレキシブル基材11に接する密着電極12と誘電体薄膜18に接する耐酸化電極14と、密着電極12と耐酸化電極14との間に設けられた耐酸化電極14よりも高いヤング率を有する材料からなる高弾性電極13とからなるものである。しかしながら、LSIサイズの大面積キャパシタを形成した場合、成膜工程におけるパーティクル発生等による誘電体膜の欠陥により、ショートが発生する虞があるという問題点がある。
特開2002−8942号公報 特開2004−056097号公報 特開2005−159259号公報 特開2004−056097号公報 特開2003−069185号公報 「日経エレクトロニクス」1999.4.19号、P144乃至156
この問題点を解決すべく、特許文献5には、大面積を有するキャパシタを形成し易くするため、陽極酸化膜を誘電体層としたキャパシタが開示されている。図36に、特許文献5に開示されたキャパシタを内蔵した回路基板の模式的断面図を示す。特許文献5に開示されたキャパシタ50は、導電性を有する基板31及び35と、基板31及び35の少なくとも一方の表面上に順に積層された第1の導電層32と、誘電体層33と、第2の導電層34とを有し、基板31、基板35及び第1の導電層32を第1の電極41として使用し、第2の導電層34を第2の電極として使用するものであり、第1の導電層32は、タンタルを含む導電性材料からなり、誘電体層33は、第1の導電層34の一部を酸化することにより形成した酸化タンタルを含む誘電体材料からなるというものである。しかしながら、陽極酸化膜は比誘電率がペロブスカイト構造を有する酸化物薄膜に比べて小さく、特許文献5に開示されたキャパシタは、複数個の誘電体層のうち少なくとも1層を、ペロブスカイト構造を有する酸化物薄膜によって構成したとしても、その容量密度は1.5nF/mm程度であり、高容量化ができないという問題点がある。
本発明はかかる問題点に鑑みてなされたものであって、周波数特性に優れた大面積を有するキャパシタを形成する際に、薄膜誘電体にショートが発生しても、薄膜誘電体の上方に位置する陽極酸化可能な導体を陽極酸化処理し、これにより絶縁体である陽極酸化膜を作成してこの陽極酸化膜を誘電体としたキャパシタを形成することにより、ショート不良を修復することができる薄膜キャパシタ及びその製造方法を提供する。
本発明に係る薄膜キャパシタは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された第1の上部電極と、この第1の上部電極の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された第2の上部電極と、を有し、前記下部電極を一方の電極とし、前記第1の上部電極、前記導体層及び前記第2の上部電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されていることを特徴とする。
これにより、薄膜誘電体に欠陥が存在し、ショートが発生している場合、薄膜誘電体の上方に位置する陽極酸化可能な導体を陽極酸化処理し、これにより絶縁体である陽極酸化膜を作成し、この陽極酸化膜を誘電体としたキャパシタを形成することにより、ショート不良を修復することができる。また、導体層の上方に上部電極が形成されていることで、ESRを低下させることができ、且つ、LSIの電源ライン又はグランドライン等との接続信頼性を向上させることができる。
また、本発明に係る他の薄膜キャパシタは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された第1の上部電極と、この第1の上部電極の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された陽極酸化膜と、この陽極酸化膜の上に形成された第2の上部電極と、を有し、前記下部電極、前記薄膜誘電体層、前記第1の上部電極及び前記導体層を一方の電極とし、前記第2の上部電極を他方の電極とし、前記陽極酸化膜を誘電体としてキャパシタが構成されていることを特徴とする。
本発明に係る更に他の薄膜キャパシタは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された上部電極と、を有し、前記下部電極を一方の電極とし、前記導体層及び前記上部電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されていることを特徴とする。
本発明に係る更に他の薄膜キャパシタは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された陽極酸化膜と、この陽極酸化膜の上に形成された上部電極と、を有し、前記下部電極、前記薄膜誘電体層及び前記導体層を一方の電極とし、前記上部電極を他方の電極とし、前記陽極酸化膜を誘電体としてキャパシタが構成されていることを特徴とする。
本発明に係る更に他の薄膜キャパシタは、複数個のセルが素子分離膜によって分離された薄膜キャパシタにおいて、前記セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された上部電極と、上部電極の上に形成された陽極酸化可能な導体からなる導体層と、を有し、前記複数個のセルの各導体層は、前記導体層上に形成された接続電極により接続され、各セルにおいて、前記下部電極を一方の電極とし、前記上部電極、前記導体層及び前記接続電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されていることを特徴とする。
本発明に係る更に他の薄膜キャパシタは、複数個のセルが素子分離膜によって分離された薄膜キャパシタにおいて、前記複数個のセルの少なくとも1個の第1セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された上部電極と、各上部電極の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された陽極酸化膜と、を有し、他方の第2セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された上部電極と、この上部電極の上に形成された陽極酸化可能な導体からなる導体層と、を有し、前記第1セルの前記陽極酸化膜上及び前記第2セルの前記導体層上に共通に接続電極が形成されており、前記第1セルは、前記下部電極、前記薄膜誘電体層、前記上部電極及び前記導体層を一方の電極とし、前記接続電極を他方の電極とし、前記陽極酸化膜を誘電体としてキャパシタが構成され、前記第2セルは、前記下部電極を一方の電極とし、前記上部電極、前記導体層及び前記接続電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されており、各セルは前記接続電極により接続されていることを特徴とする。
複数個のセルに分割されていることにより、ショートが発生したセルのみの導体層が陽極酸化され、陽極酸化膜が形成されなかったセルは薄膜誘電体の高容量が保たれる。これにより、複数個のセルを並列接続して得られる容量は、全セルが陽極酸化膜を誘電体膜とするセルからなるキャパシタと比較して大きい。
前記複数個のセルは共通の下部電極及び共通の薄膜誘電体を有し、前記上部電極は前記素子分離膜により分離されていてもよい。
前記複数個のセルは共通の下部電極を有し、前記薄膜誘電体は前記素子分離膜により分離されていてもよい。
本発明に係る更に他の薄膜キャパシタは、複数個のセルが素子分離膜によって分離された薄膜キャパシタにおいて、前記セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された第1の上部電極と、この第1の上部電極の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された第2の上部電極と、を有し、前記複数個のセルの各第2の上部電極は、前記第2の上部電極上に形成された接続電極により接続され、各セルにおいて、前記下部電極を一方の電極とし、前記第1の上部電極、前記導体層、前記第2の上部電極及び前記接続電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されていることを特徴とする。
本発明に係る更に他の薄膜キャパシタは、複数個のセルが素子分離膜によって分離された薄膜キャパシタにおいて、前記複数個のセルの少なくとも1個の第1セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された第1の上部電極と、この第1の上部電極の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された陽極酸化膜と、この陽極酸化膜の上に形成された第2の上部電極と、を有し、他方の第2セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された第1の上部電極と、この第1の上部電極の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された第2の上部電極と、を有し、前記第1セルの前記第2の上部電極及び前記第2セルの前記第2の上部電極上に共通に接続電極が形成されており、前記第1セルは、前記下部電極、前記薄膜誘電体層、前記第1の上部電極及び前記導体層を一方の電極とし、前記第2の上部電極及び前記接続電極を他方の電極とし、前記陽極酸化膜を誘電体としてキャパシタが構成され、前記第2セルは、前記下部電極を一方の電極とし、前記第1の上部電極、前記導体層、前記第2の上部電極及び前記接続電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されており、各セルは前記接続電極により接続されていることを特徴とする。
前記複数個のセルは共通の下部電極及び共通の薄膜誘電体を有し、前記第1の上部電極は前記素子分離膜により分離されていてもよい。
前記複数個のセルは共通の下部電極を有し、前記薄膜誘電体は前記素子分離膜により分離されていてもよい。
本発明に係る更に他の薄膜キャパシタは、複数個のセルが素子分離膜によって分離された薄膜キャパシタにおいて、前記セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された陽極酸化可能な導体からなる導体層と、を有し、前記複数個のセルの各導体層は、前記導体層上に形成された接続電極により接続され、各セルにおいて、前記下部電極を一方の電極とし、前記導体層及及び前記接続電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されていることを特徴とする。
本発明に係る更に他の薄膜キャパシタは、複数個のセルが素子分離膜によって分離された薄膜キャパシタにおいて、前記複数個のセルの少なくとも1個の第1セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された陽極酸化膜と、を有し、他方の第2セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された陽極酸化可能な導体からなる導体層と、を有し、前記第1セルの前記陽極酸化膜上及び前記第2セルの前記導体層上に共通に接続電極が形成されており、前記第1セルは、前記下部電極、前記薄膜誘電体層及び前記導体層を一方の電極とし、前記接続電極を他方の電極とし、前記陽極酸化膜を誘電体としてキャパシタが構成され、前記第2セルは、前記下部電極を一方の電極とし、前記導体層及び前記接続電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されており、各セルは前記接続電極により接続されていることを特徴とする。
前記複数個のセルは共通の下部電極及び共通の薄膜誘電体を有し、前記導体層は前記素子分離膜により分離されていてもよい。
前記複数個のセルは共通の下部電極を有し、前記薄膜誘電体は前記素子分離膜により分離されていてもよい。
本発明に係る更に他の薄膜キャパシタは、複数個のセルが素子分離膜によって分離された薄膜キャパシタにおいて、前記セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された上部電極と、を有し、前記複数個のセルの各上部電極は、前記上部電極上に形成された接続電極により接続され、各セルにおいて、前記下部電極を一方の電極とし、前記導体層、前記上部電極及び前記接続電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されていることを特徴とする。
本発明に係る更に他の薄膜キャパシタは、複数個のセルが素子分離膜によって分離された薄膜キャパシタにおいて、前記複数個のセルの少なくとも1個の第1セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された陽極酸化膜と、この陽極酸化膜の上に形成された上部電極と、を有し、他方の第2セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された上部電極と、を有し、前記第1セルの前記上部電極上及び前記第2セルの前記上部電極上に共通に接続電極が形成されており、前記第1セルは、前記下部電極、前記薄膜誘電体層及び導体層を一方の電極とし、前記上部電極及び前記接続電極を他方の電極とし、前記陽極酸化膜を誘電体としてキャパシタが構成され、前記第2セルは、前記下部電極を一方の電極とし、前記導体層、前記上部電極及び前記接続電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されており、各セルは前記接続電極により接続されていることを特徴とする。
前記複数個のセルは共通の下部電極及び共通の薄膜誘電体を有し、前記導体層は前記素子分離膜により分離されていてもよい。
前記複数個のセルは共通の下部電極を有し、前記薄膜誘電体は前記素子分離膜により分離されていてもよい。
前記陽極酸化可能な導体は、4族又は5族金属の窒化物からなることが好ましい。
本発明に係る薄膜キャパシタの製造方法は、下部電極を成膜する工程と、前記下部電極の上に薄膜誘電体層を成膜する工程と、前記薄膜誘電体層の上に第1の上部電極を成膜する工程と、前記第1の上部電極の上に陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、その後、第2の上部電極を成膜する工程と、を有することを特徴とする。
これにより、薄膜誘電体層に欠陥が存在し、ショートが発生している場合、薄膜誘電体層の上方に位置する陽極酸化可能な導体を陽極酸化処理し、これにより絶縁体である陽極酸化膜を作成し、この陽極酸化膜を誘電体としたキャパシタを形成することにより、ショート不良を修復することができる。
本発明に係る他の薄膜キャパシタの製造方法は、下部電極を成膜する工程と、前記下部電極の上に薄膜誘電体層を成膜する工程と、前記薄膜誘電体層の上に陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、その後、上部電極を成膜する工程と、を有することを特徴とする。
本発明に係る更に他の薄膜キャパシタの製造方法は、下部電極を成膜する工程と、前記下部電極の上に薄膜誘電体層を成膜する工程と、前記薄膜誘電体層の上に複数個に分割して上部電極を成膜する工程と、前記各上部電極の上に陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、上部電極及び導体層との間に素子分離膜を設けて複数個のセルに分離する工程と、全面に接続電極を成膜する工程と、を有することを特徴とする。
本発明に係る更に他の薄膜キャパシタの製造方法は、下部電極を成膜する工程と、前記下部電極の上に複数個に分割して薄膜誘電体層を成膜する工程と、前記各薄膜誘電体層の上に上部電極を成膜する工程と、前記上部電極の上に陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、薄膜誘電体層、上部電極及び導体層との間に素子分離膜を設けて複数個のセルに分離する工程と、全面に接続電極を成膜する工程と、を有することを特徴とする。
本発明に係る更に他の薄膜キャパシタの製造方法は、下部電極を成膜する工程と、前記下部電極の上に薄膜誘電体層を成膜する工程と、前記薄膜誘電体層の上に複数個に分割して第1の上部電極を成膜する工程と、前記各第1の上部電極の上に陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、前記陽極酸化処理を行った導体層の上に第2の上部電極を成膜する工程と、第1の上部電極、導体層及び第2の上部電極との間に素子分離膜を設けて複数個のセルに分離する工程と、全面に接続電極を成膜する工程と、を有することを特徴とする。
本発明に係る更に他の薄膜キャパシタの製造方法は、下部電極を成膜する工程と、前記下部電極の上に複数個に分割して薄膜誘電体層を成膜する工程と、前記各薄膜誘電体層の上に第1の上部電極を成膜する工程と、前記第1の上部電極の上に陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、前記陽極酸化処理を行った導体層の上に第2の上部電極を成膜する工程と、薄膜誘電体層、第1の上部電極、導体層及び第2の上部電極との間に素子分離膜を設けて複数個のセルに分離する工程と、全面に接続電極を成膜する工程と、を有することを特徴とする。
本発明に係る更に他の薄膜キャパシタの製造方法は、下部電極を成膜する工程と、前記下部電極の上に薄膜誘電体層を成膜する工程と、前記薄膜誘電体層の上に複数個に分割して陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、各導体層の間に素子分離膜を設けて複数個のセルに分離する工程と、全面に接続電極を成膜する工程と、を有することを特徴とする。
本発明に係る更に他の薄膜キャパシタの製造方法は、下部電極を成膜する工程と、前記下部電極の上に複数個に分割して薄膜誘電体層を成膜する工程と、前記各薄膜誘電体層の上に陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、薄膜誘電体層及び導体層との間に素子分離膜を設けて複数個のセルに分離する工程と、全面に接続電極を成膜する工程と、を有することを特徴とする。
本発明に係る更に他の薄膜キャパシタの製造方法は、下部電極を成膜する工程と、前記下部電極の上に薄膜誘電体層を成膜する工程と、前記薄膜誘電体層の上に複数個に分割して陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、前記陽極酸化処理を行った導体層の上に上部電極を成膜する工程と、導体層及び上部電極との間に素子分離膜を設けて複数個のセルに分離する工程と、全面に接続電極を成膜する工程と、を有することを特徴とする。
本発明に係る更に他の薄膜キャパシタの製造方法は、下部電極を成膜する工程と、前記下部電極の上に複数個に分割して薄膜誘電体層を成膜する工程と、前記各薄膜誘電体層の上に陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、前記陽極酸化処理を行った導体層の上に上部電極を成膜する工程と、薄膜誘電体層、導体層及び上部電極との間に素子分離膜を設けて複数個のセルに分離する工程と、全面に接続電極を成膜する工程と、を有することを特徴とする。
本発明によれば、薄膜誘電体に欠陥が存在し、ショートが発生している場合、薄膜誘電体の上方に位置する陽極酸化可能な導体を陽極酸化処理し、これにより絶縁体である陽極酸化膜を作成し、この陽極酸化膜を誘電体としたキャパシタを形成することにより、ショート不良を修復することができる。
更に、キャパシタを複数個のセルに分割することにより、ショートが発生したセルの導電体層のみが陽極酸化され、陽極酸化膜が形成されなかったセルは薄膜誘電体膜の高容量が保たれ、この複数個のセルを並列接続して得られる容量は、全セルが陽極酸化膜を誘電体膜とするセルからなるキャパシタと比較して大きい。
次に、本発明の実施形態について、添付の図面を参照して具体的に説明する。先ず、本発明の第1実施形態について説明する。図1(a)及び(b)は、本実施形態に係る薄膜キャパシタの模式的断面図、図2(a)及び(b)は、本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図3(a)乃至(c)は、薄膜誘電体2がショートしているときの本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。
本実施形態に係る薄膜キャパシタは、図1(a)に示すように、ベース基板(図示せず)の表面上に下部電極1が形成され、この下部電極1の表面上に下部電極1よりも面積が小さい薄膜誘電体2が形成され、この薄膜誘電体2の表面上に薄膜誘電体2よりも面積が小さい第1の上部電極3が形成され、この第1の上部電極3の表面上に第1の上部電極3よりも面積が小さく陽極酸化が可能な導体層4が形成され、更に、この導体層4の表面上に第2の上部電極5が形成されている。これにより、図1(a)に示すように、下部電極1を一方の電極とし、第1の上部電極3、導体層4及び第2の上部電極5を他方の電極とし、薄膜誘電体2を誘電体とした本実施形態に係る薄膜キャパシタが構成されている。
また、本実施形態に係る薄膜キャパシタは、製造過程において薄膜誘電体2がショートしている場合、図1(b)に示すように、ベース基板(図示せず)の表面上に下部電極1が形成され、この下部電極1の表面上に下部電極1よりも面積が小さい薄膜誘電体2aが形成され、この薄膜誘電体2aの表面上に薄膜誘電体2aよりも面積が小さい第1の上部電極3が形成され、この第1の上部電極3の表面上に第1の上部電極3よりも面積が小さく陽極酸化が可能な導体層4が形成され、この導体層4の表面の一部が陽極酸化されて陽極酸化膜6となり、更に、この陽極酸化膜6の表面上に第2の上部電極5が形成されている。これにより、図1(b)に示すように、下部電極1、ショートした薄膜誘電体2a、第1の上部電極3及び導体層4を一方の電極とし、第2の上部電極5を他方の電極とし、陽極酸化膜6を誘電体とした本実施形態に係る薄膜キャパシタが構成されている。
ベース基板(図示せず)としては、表面の平滑度が高い基板を使用することが望ましく、Si又はGaAs等の半導体基板若しくはガラス、サファイア、セラミックス又は樹脂等の絶縁体基板が好適に使用される。Si又はGaAs等の半導体基板を使用する場合は、その基板表面に絶縁層を形成することが望ましい。また、ベース基板(図示せず)のサイズは限定されないが、インターポーザ型キャパシタ又は基板内蔵用キャパシタとして使用することを考慮すると、その厚さは300μm以下であることが望ましく、50μm前後の厚さであれば、なお望ましい。
下部電極層1としては、その材質は限定されないが、ベース基板(図示せず)との密着性に優れ、薄膜誘電体2への拡散が少ない金属又は合金が望ましく、例えば、ベース基板(図示せず)側からTi、Cr、Ta又はMo等の活性金属、Pt、Ru、TiN又はAu等の高バリア性金属の順で成膜されたものが好適である。
薄膜誘電体2としては、その材質は限定されないが、高誘電率を有するペロブスカイト構造を有する化合物を使用することが好ましい。ペロブスカイト構造を有する化合物としては、SrTiO、SrTiOのSrの一部をBaに置換した(Sr,Ba)TiO、PbTiO又はBaTiOを骨格としてPb、Baサイト(Aサイト)の一部をSr、Ca又はLa等で置換することによってAサイトの平均原子価を2価にするか又はTi(Bサイト)の一部をMg、W、Nb、Zr、Ni又はZn等で置換してBサイトの平均原子価を4価にした複合ペロブスカイト化合物が望ましい。薄膜誘電体2の製造方法は限定されないが、例えば、スパッタ、CVD又はゾルゲル法によって作成することができる。
第1の上部電極3としては、その材質は限定されないが、薄膜誘電体2への拡散が少ないものが望ましく、例えばPt、Ru、TiN又はAu等が好適に使用される。
導体層4としては、陽極酸化が可能な導電体を使用する。例えば、導体層4として、陽極酸化により絶縁性の高い膜が得られるZr、Nb、Hf、Ta又はAl等が好適であるが、薄膜誘電体2へのバリア性を考慮すると、窒化ジルコニウム、窒化ニオブ、窒化ハフニウム又は窒化タンタル等の4族又は5族金属の窒化物がより好適である。
また、第2の上部電極5の材質も同様に限定はされないが、例えばPt、Ru、TiN又はAu等が好適に使用され、導体層4との界面に、Ti、Cr、Mo又はTa等の密着層を設けてもよい。
次に、上述の如く構成された本実施形態に係る薄膜キャパシタの動作について説明する。本実施形態に係る薄膜キャパシタを、LSIの電源ライン(図示せず)−グランドライン(図示せず)に並列に接続しているとする。通常状態では、下部電極1及び上部電極3には電荷が蓄えられる。そして、例えば、LSI(図示せず)の負荷が急激に増加した場合、電源回路(図示せず)は、LSIに供給する電流を負荷の増加に合わせて増加する。しかしながら、電源回路(図示せず)として採用されることが多いスイッチング電源の制御サイクルは通常数μs乃至数百μsであるため、電源回路(図示せず)だけではこの急激な負荷の増加に追従できない。スイッチング電源が急激な負荷の増加に追従できていない間、薄膜キャパシタは、これまで蓄電していた電荷を放電し、これによって電流を流し、LSIの電圧降下を補償する。
次に、本実施形態に係る薄膜キャパシタの製造方法について説明する。
図2(a)に示すように、先ず、表面に絶縁層が形成されたベース基板(図示せず)の表面上に下部電極1を形成する。例えば、ベース基板(図示せず)として、表面に200nmの厚さで熱酸化膜が形成されたシリコンウエハを使用することができ、シリコンウエハ側からTi、Ruの順でDCマグネトロンスパッタにより下部電極1を成膜することができる。下部電極1は一辺20mmの正方形とすることができ、また、Ti及びRuの膜厚は、共に50nmとすることができる。
次に、下部電極1の表面上に薄膜誘電体2を形成する。例えば、下部電極1の表面上に、薄膜誘電体2としてMnを5%添加したSrTiO(STO)をRFスパッタにより、400℃で100nmの厚さで成膜することができる。次に、薄膜誘電体2の表面上に第1の上部電極3を形成する。例えば、薄膜誘電体2の表面上に、第1の上部電極3としてTiNを、Tiをターゲットとした反応性スパッタで100nmの厚さで形成することができる。次に、第1の上部電極3の表面上に導体層4を形成する(ステップ1)。例えば、第1の上部電極3の表面上に、導体層4として、窒化タンタルを、Taをターゲットとし、プロセスガスに窒素を利用したDCマグネトロンスパッタにより、室温で300nmの厚さで成膜することができる。
次に、下部電極1を陽極とし、陽極酸化を行う。例えば、陽極酸化は、酒石酸及びエチレングリコールの混合溶液を使用して行うことができる。薄膜誘電体2に欠陥がない場合、下部電極1を陽極として陽極酸化を行っても導体層4には電流が流れないため、導体層4は酸化されず、陽極酸化膜は形成されない。
次に、図2(b)に示すように、導体層4の表面上に第2の上部電極5を形成する(ステップ2)。例えば、第2の上部電極5としてTiNを、Tiをターゲットとした反応性スパッタで100nmの厚さで形成することができる。これにより、下部電極1を一方の電極とし、第1の上部電極3、導体層4及び第2の上部電極5を他方の電極とし、薄膜誘電体2を誘電体とした本実施形態に係る薄膜キャパシタが得られる。
また、図3(a)に示すように、上述の製造方法のステップ1において、薄膜誘電体2に欠陥が存在し、ショートが発生している場合(ステップ1)、下部電極1を陽極として陽極酸化を行ったとき、薄膜誘電体2aの上方に位置する導体層4の表面が陽極酸化され、これにより図3(b)に示すように、絶縁体である陽極酸化膜6が形成される(ステップ2)。
次に、図3(c)に示すように、この陽極酸化膜6の表面上に第2の上部電極5を形成する(ステップ3)。これにより、下部電極1、ショートした薄膜誘電体2a、第1の上部電極3及び導体層4を一方の電極とし、第2の上部電極5を他方の電極とし、陽極酸化膜6を誘電体とした本実施形態に係る薄膜キャパシタが得られる。この陽極酸化膜6を誘電体膜とする薄膜キャパシタは、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる。
本実施形態に係る薄膜キャパシタは、薄膜誘電体2に欠陥がない場合には、下部電極1を陽極として陽極酸化を行っても導体層4には電流が流れないため陽極酸化膜は形成されず、薄膜誘電体2の高容量を保持することができる。また、図1(a)及び(b)に示すように、導体層4の表裏面に垂直な方向の投影面下には、常に第1の上部電極3、薄膜誘電体2及び下部電極1が存在しており、第1の上部電極3の表裏面に垂直な方向の投影面下には、常に薄膜誘電体2及び下部電極1が存在しており、薄膜誘電体2の表裏面に垂直な方向の投影面下には、常に下部電極1が存在していることにより、薄膜誘電体2に欠陥が存在し、ショートが発生している場合、下部電極1を陽極として、ショートした薄膜誘電体2aの上方に位置する陽極酸化可能な導体層4を陽極酸化処理することにより絶縁体である陽極酸化膜6が形成され、図1(b)に示すように、この陽極酸化膜6を誘電体としたキャパシタが形成される。これにより、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる。
また、本実施形態に係る薄膜キャパシタは、導体層4の表面上に第2の上部電極5が形成されていることで、ESRを低下させることができ、且つ、LSIの電源ライン(図示せず)又はグランドライン(図示せず)等との接続信頼性を向上させることができる。
次に、本発明の第2実施形態について説明する。図4(a)及び(b)は、本実施形態に係る薄膜キャパシタの模式的断面図、図5(a)及び(b)は、本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図6(a)乃至(c)は、薄膜誘電体2がショートしているときの本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。図4乃至6において、図1乃至3と同一構成物には同一符号を付して、その詳細な説明は省略する。
本実施形態に係る薄膜キャパシタは、図4(a)に示すように、ベース基板(図示せず)の表面上に下部電極1が形成され、この下部電極1の表面上に下部電極1よりも面積が小さい薄膜誘電体2が形成され、この薄膜誘電体2の表面上に薄膜誘電体2よりも面積が小さく陽極酸化が可能な導体層4が形成され、更に、この導体層4の表面上に導体層4よりも面積が小さい上部電極9が形成されている。これにより、図4(a)に示すように、下部電極1を一方の電極とし、導体層4及び上部電極9を他方の電極とし、薄膜誘電体2を誘電体とした本実施形態に係る薄膜キャパシタが構成されている。
また、本実施形態に係る薄膜キャパシタは、製造過程において薄膜誘電体2がショートしている場合、図4(b)に示すように、ベース基板(図示せず)の表面上に下部電極1が形成され、この下部電極1の表面上に下部電極1よりも面積が小さい薄膜誘電体2aが形成され、この薄膜誘電体2aの表面上に薄膜誘電体2aよりも面積が小さく陽極酸化が可能な導体層4が形成され、この導体層4の表面の一部が陽極酸化されて陽極酸化膜6となり、更に、この陽極酸化膜6の表面上に上部電極9が形成されている。これにより、図4(b)に示すように、下部電極1、ショートした薄膜誘電体2a及び導体層4を一方の電極とし、上部電極9を他方の電極とし、陽極酸化膜6を誘電体とした本実施形態に係る薄膜キャパシタが構成されている。
上部電極9としては、その材質は限定されないが、薄膜誘電体2への拡散が少ないものが望ましく、例えばPt、Ru、TiN又はAu等が好適に使用される。
本実施形態に係る薄膜キャパシタの動作は、上述の第1実施形態に係る薄膜キャパシタの動作と同様である。
次に、本実施形態に係る薄膜キャパシタの製造方法について説明する。
図5(a)に示すように、先ず、表面に絶縁層が形成されたベース基板(図示せず)の表面上に下部電極1を形成する。次に、下部電極1の表面上に薄膜誘電体2を形成する。次に、薄膜誘電体2の表面上に導体層4を形成する(ステップ1)。
次に、下部電極1を陽極とし、陽極酸化を行う。薄膜誘電体2に欠陥がない場合、下部電極1を陽極として陽極酸化を行っても導体層4には電流が流れないため、導体層4は酸化されず、陽極酸化膜は形成されない。次に、図5(b)に示すように、導体層4の表面上に上部電極9を形成する(ステップ2)。これにより、本実施形態に係る薄膜キャパシタが得られる。
また、図6(a)に示すように、上述の製造方法のステップ1において、薄膜誘電体2に欠陥が存在し、ショートが発生している場合(ステップ1)、下部電極1を陽極として陽極酸化を行ったとき、薄膜誘電体2aの上方に位置する導体層4の表面が陽極酸化され、これにより図6(b)に示すように、絶縁体である陽極酸化膜6が形成される(ステップ2)。
次に、図6(c)に示すように、この陽極酸化膜6の表面上に上部電極9を形成する(ステップ3)。これにより、下部電極1、ショートした薄膜誘電体2a及び導体層4を一方の電極とし、上部電極9を他方の電極とし、陽極酸化膜6を誘電体とした薄膜キャパシタが形成される。この陽極酸化膜6を誘電体膜とする薄膜キャパシタは、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる。
本実施形態に係る薄膜キャパシタは、薄膜誘電体2に欠陥がない場合には、下部電極1を陽極として陽極酸化を行っても導体層4には電流が流れないため陽極酸化膜は形成されず、薄膜誘電体2の高容量を保持することができる。また、図4(a)及び(b)に示すように、導体層4の表裏面に垂直な方向の投影面下には、薄膜誘電体2及び下部電極1が存在しており、薄膜誘電体2の表裏面に垂直な方向の投影面下には、常に下部電極1が存在していることにより、薄膜誘電体2に欠陥が存在し、ショートが発生している場合、下部電極1を陽極として、ショートした薄膜誘電体2aの上方に位置する陽極酸化可能な導体層4を陽極酸化処理することにより絶縁体である陽極酸化膜6が形成され、図4(b)に示すように、この陽極酸化膜6を誘電体としたキャパシタが形成される。これにより、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる。
次に、本発明の第3実施形態について説明する。図7(a)及び(b)は、本実施形態に係る薄膜キャパシタの模式的断面図、図8(a)及び(b)は、本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図9(a)乃至(c)は、薄膜誘電体2がショートしているときの本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。図7乃至9において、図1乃至6と同一構成物には同一符号を付して、その詳細な説明は省略する。
本実施形態に係る薄膜キャパシタは、図7(a)に示すように、ベース基板(図示せず)の表面上に下部電極1が形成され、この下部電極1の表面上に下部電極1よりも面積が小さい薄膜誘電体2が形成され、この薄膜誘電体2の表面上に薄膜誘電体2よりも面積が小さい上部電極9が2個に分割して形成され、この2個に分割して形成された上部電極9の表面上に上部電極9よりも面積が小さく陽極酸化が可能な導体層4が夫々形成され、2個に分割されたセル同士は素子分離膜として絶縁膜7によって絶縁分離され、各セルの導電体層4は導電体層4上に形成された並列接続電極8により接続されている。これにより、各セルにおいて、下部電極1を一方の電極とし、上部電極9、陽極酸化が可能な導体層4及び並列接続電極8を他方の上部電極とし、薄膜誘電体2を誘電体として本実施形態に係る薄膜キャパシタが構成されている。
また、本実施形態に係る薄膜キャパシタは、製造過程において薄膜誘電体2がショートしている場合、図7(b)に示すように、薄膜誘電体2のショートしていない部位に対応する第2セルにおいては上述の図7(a)と同様の構成を有し、薄膜誘電体2のショートしている部位に対応する第1セルにおいては、ベース基板(図示せず)の表面上に下部電極1が形成され、この下部電極1の表面上に下部電極1よりも面積が小さい薄膜誘電体2aが形成され、この薄膜誘電体2aの表面上に薄膜誘電体2aよりも面積が小さい上部電極9が2個に分割して形成され、この2個に分割して形成された上部電極9の表面上に上部電極9よりも面積が小さく陽極酸化が可能な導体層4が夫々形成され、この導体層4の表面の一部が陽極酸化されて陽極酸化膜6となっている。
そして、2個に分割されたセル同士は絶縁膜7によって絶縁分離され、第1セルの陽極酸化膜6及び第2セルの導体層4上に共通に並列接続電極8が形成されており、第1セルは、下部電極1、薄膜誘電体2a、上部電極9及び導体層4を一方の電極とし、並列接続電極8を他方の電極とし、陽極酸化膜6を誘電体としてキャパシタが構成され、第2セルは、下部電極1を一方の電極とし、上部電極9、陽極酸化が可能な導体層4及び並列接続電極8を他方の上部電極とし、薄膜誘電体2を誘電体としてキャパシタが構成されており、各セルは並列接続電極8により接続されている。これにより、本実施形態に係る薄膜キャパシタが構成されている。
並列接続電極8としては、その材料は限定されないが、Cu、Al又はAu等の低抵抗材料を使用すれば、キャパシタのESRを小さくできる効果があり好適である。また、並列接続電極8は多層構造からなっていてもよく、最表面に接続に適した膜を使用して、接続電極としてもよい。
2個に分割されたセルのサイズ及び形状は限定されない。
次に、本実施形態に係る薄膜キャパシタの製造方法について説明する。
先ず、図8(a)に示すように、表面に絶縁層が形成されたベース基板(図示せず)の表面上に下部電極1を形成し、下部電極1の表面上に薄膜誘電体2を形成し、次に、薄膜誘電体2の表面上に2個の上部電極9を形成し、この2個の上部電極9の表面上に夫々陽極酸化可能な導体層4を形成する(ステップ1)。
そして、下部電極1を陽極とし、陽極酸化を行う。薄膜誘電体2に欠陥がない場合、下部電極1を陽極として陽極酸化を行っても導体層4には電流が流れないため、導体層4は酸化されず、陽極酸化膜は形成されない。
次に、図8(b)に示すように、2個に分割された第1の上部電極3及び導体層4との間を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成し、これにより、2個のセルが並列接続された本実施形態に係る薄膜キャパシタが得られる(ステップ2)。
また、図9(a)に示すように、上述の製造方法のステップ1において、薄膜誘電体2に欠陥が存在し、ショートが発生している場合(ステップ1)、下部電極1を陽極として陽極酸化を行ったとき、ショートが発生したセルのみにおいて、薄膜誘電体2aの上方に位置する導体層4の表面が陽極酸化され、これにより図9(b)に示すように、絶縁体である陽極酸化膜6が形成される(ステップ2)。そして、次に、図9(c)に示すように、2個に分割された第1の上部電極3及び導体層4との間を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成し、これにより、陽極酸化膜6が形成されなかったセルは、薄膜誘電体2の高容量が保たれ、ショートが発生したセルは、陽極酸化膜6を誘電体としたキャパシタが形成され、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる(ステップ3)。
本実施形態に係る薄膜キャパシタは、薄膜誘電体2に欠陥がない場合には、下部電極1を陽極として陽極酸化を行っても導体層4には電流が流れないため陽極酸化膜は形成されず、薄膜誘電体2の高容量を保持することができる。また、図7(a)及び(b)に示すように、導体層4の表裏面に垂直な方向の投影面下には、常に薄膜誘電体2及び下部電極1が存在しており、薄膜誘電体2の表裏面に垂直な方向の投影面下には、常に下部電極1が存在していることにより、薄膜誘電体2に欠陥が存在し、ショートが発生している場合、下部電極1を陽極として、薄膜誘電体2の上方に位置する陽極酸化可能な導体層4を陽極酸化処理することにより絶縁体である陽極酸化膜6が形成され、図7(b)に示すように、この陽極酸化膜6を誘電体としたキャパシタが形成される。これにより、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる。
本実施形態においては、セルが2個に分割されていることにより、ショートが発生したセルのみを修復することができるため、陽極酸化膜6が形成されなかったセルは薄膜誘電体2の高容量が保たれ、この2個のセルを並列接続して得られる容量は、全セルが陽極酸化膜を誘電体膜とするセルからなるキャパシタと比較して大きい。また、並列接続電極8に接続に適した膜を使用することでLSIの電源ライン(図示せず)又はグランドライン(図示せず)等との接続信頼性を向上させることができる。
本実施形態においては、セルが2個に分割されている例を示しているが、これに限定されず、任意の数のセルに分割されていてもよい。
次に、本発明の第4実施形態について説明する。図10は、本実施形態に係る薄膜キャパシタの模式的断面図、図11(a)及び(b)は、本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図12(a)乃至(c)は、薄膜誘電体2がショートしているときの本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。図10乃至12において、図1乃至9と同一構成物には同一符号を付して、その詳細な説明は省略する。
上述の第3実施形態では2個のキャパシタのセルが共通の下部電極1及び薄膜誘電体2を有しているのに対し、本実施形態においては、図10に示すように、薄膜誘電体2も2個に分割され、絶縁膜7によって絶縁分離されている点が異なり、それ以外は第3実施形態と同様の構造を有している。
2個に分割されたセルのサイズ及び形状は限定されない。
次に、本実施形態に係る薄膜キャパシタの製造方法について説明する。
先ず、図11(a)に示すように、表面に絶縁層が形成されたベース基板(図示せず)の表面上に下部電極1を形成し、下部電極1の表面上に2個の薄膜誘電体2を形成し、次に、この2個の夫々薄膜誘電体2の表面上に上部電極9を形成し、この上部電極9の表面上に夫々陽極酸化可能な導体層4を形成する(ステップ1)。そして、上述の第3実施形態に係る薄膜キャパシタの製造方法と同様の製造方法によって、図11(b)に示す2個のセルが並列接続された本実施形態に係る薄膜キャパシタが得られる(ステップ2)。
また、図12(a)に示すように、上述の製造方法のステップ1において、薄膜誘電体2に欠陥が存在し、ショートが発生している場合(ステップ1)、下部電極1を陽極として陽極酸化を行ったとき、ショートが発生したセルのみにおいて、薄膜誘電体2aの上方に位置する導体層4の表面が陽極酸化され、これにより図12(b)に示すように、絶縁体である陽極酸化膜6が形成される(ステップ2)。そして、次に、図12(c)に示すように、2個に分割された薄膜誘電体2、上部電極9及び導体層4との間を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成し、これにより、陽極酸化膜6が形成されなかったセルは、薄膜誘電体2の高容量が保たれ、ショートが発生したセルは、陽極酸化膜6を誘電体としたキャパシタが形成され、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる(ステップ3)。
本実施形態に係る薄膜キャパシタは、上述の第3実施形態に係る薄膜キャパシタの動作及び効果と同様の動作及び効果を有するものである。
本実施形態においては、セルが2個に分割されている例を示しているが、これに限定されず、任意の数のセルに分割されていてもよい。
次に、本発明の第5実施形態について説明する。図13(a)及び(b)は、本実施形態に係る薄膜キャパシタの模式的断面図、図14(a)乃至(c)は、本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図15(a)乃至(d)は、薄膜誘電体2がショートしているときの本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図16は、図15(c)の模式的上面図である。図13乃至16において、図1乃至12と同一構成物には同一符号を付して、その詳細な説明は省略する。
本実施形態に係る薄膜キャパシタは、図13(a)に示すように、ベース基板(図示せず)の表面上に下部電極1が形成され、この下部電極1の表面上に下部電極1よりも面積が小さい薄膜誘電体2が形成され、この薄膜誘電体2の表面上に薄膜誘電体2よりも面積が小さい第1の上部電極3が4個に分割して形成され、この4個に分割して形成された第1の上部電極3の表面上に第1の上部電極3よりも面積が小さく陽極酸化が可能な導体層4が夫々形成され、更にこの4個に分割して形成された導体層4の表面上に導体層4よりも面積が小さい第2の上部電極5が夫々形成され、4個に分割された第1の上部電極3、導体層4及び第2の上部電極5からなるキャパシタのセル同士は絶縁膜7によって絶縁分離され、各セルの第2の上部電極5は第2の上部電極5上に形成された並列接続電極8により接続されている。これにより、各セルにおいて、下部電極1を一方の電極とし、第1の上部電極3、陽極酸化が可能な導体層4、第2の上部電極5及び並列接続電極8を他方の電極とし、薄膜誘電体2を誘電体として本実施形態に係る薄膜キャパシタが構成されている。
また、本実施形態に係る薄膜キャパシタは、製造過程において薄膜誘電体2がショートしている場合、図13(b)に示すように、薄膜誘電体2のショートしていない部位に対応する第2セルにおいては上述の図13(a)と同様の構成を有し、薄膜誘電体2のショートしている部位に対応する第1セルにおいては、ベース基板(図示せず)の表面上に下部電極1が形成され、この下部電極1の表面上に下部電極1よりも面積が小さい薄膜誘電体2aが形成され、この薄膜誘電体2aの表面上に薄膜誘電体2aよりも面積が小さい第1の上部電極3が4個に分割して形成され、この4個に分割して形成された第1の上部電極3の表面上に第1の上部電極3よりも面積が小さく陽極酸化が可能な導体層4が夫々形成され、この4個に分割して形成された導体層4の表面の一部が陽極酸化されて陽極酸化膜6となり、更にこの陽極酸化膜6の表面上に導体層4よりも面積が小さい第2の上部電極5が夫々形成されている。
そして、4個に分割されたセル同士は絶縁膜7によって絶縁分離され、第1セルの第2の上部電極5及び第2セルの第2の上部電極5上に共通に並列接続電極8が形成されており、第1セルは、下部電極1、薄膜誘電体2a、第1の上部電極3及び導体層4を一方の電極とし、第2の上部電極5及び並列接続電極8を他方の電極とし、陽極酸化膜6を誘電体としてキャパシタが構成され、第2セルは、下部電極1を一方の電極とし、第1の上部電極3、陽極酸化が可能な導体層4、第2の上部電極5及び並列接続電極8を他方の電極とし、薄膜誘電体2を誘電体としてキャパシタが構成されており、各セルは並列接続電極8により接続されている。これにより、本実施形態に係る薄膜キャパシタが構成されている。
4個に分割されたセルのサイズ及び形状は限定されない。
次に、本実施形態に係る薄膜キャパシタの製造方法について説明する。
先ず、図14(a)に示すように、表面に絶縁層が形成されたベース基板(図示せず)の表面上に下部電極1を形成し、下部電極1の表面上に薄膜誘電体2を形成し、この薄膜誘電体2の表面上に4個の第1の上部電極3を形成し、この4個の第1の上部電極3の表面上に夫々陽極酸化可能な導体層4を形成する(ステップ1)。
そして、下部電極1を陽極とし、陽極酸化を行う。薄膜誘電体2に欠陥がない場合、下部電極1を陽極として陽極酸化を行っても導体層4には電流が流れないため、導体層4は酸化されず、陽極酸化膜は形成されない。
次に、図14(b)に示すように、この4個に分割された導体層4の表面上に夫々第2の上部電極5を形成する(ステップ2)。そして、次に、図14(c)に示すように、4個に分割された第1の上部電極3、導体層4及び第2の上部電極との間を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成し、これにより、4個のセルが並列接続された本実施形態に係る薄膜キャパシタが得られる(ステップ3)。
また、図15(a)に示すように、上述の製造方法のステップ1において、薄膜誘電体2に欠陥が存在し、ショートが発生している場合(ステップ1)、下部電極1を陽極として陽極酸化を行ったとき、ショートが発生したセルのみにおいて、薄膜誘電体2aの上方に位置する導体層4の表面が陽極酸化され、これにより図15(b)に示すように、絶縁体である陽極酸化膜6が形成される(ステップ2)。次に、図15(c)及び図16に示すように、第2の上部電極5を形成する(ステップ3)。そして、図15(d)に示すように、4個に分割された第1の上部電極3、導体層4及び第2の上部電極との間を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成し、これにより、陽極酸化膜6が形成されなかったセルは、薄膜誘電体2の高容量が保たれ、ショートが発生したセルは、陽極酸化膜6を誘電体としたキャパシタが形成され、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる(ステップ4)。
本実施形態に係る薄膜キャパシタは、薄膜誘電体2に欠陥がない場合には、下部電極1を陽極として陽極酸化を行っても導体層4には電流が流れないため陽極酸化膜は形成されず、薄膜誘電体2の高容量を保持することができる。また、図13(a)及び(b)に示すように、導体層4の表裏面に垂直な方向の投影面下には、常に薄膜誘電体2及び下部電極1が存在しており、薄膜誘電体2に欠陥が存在し、ショートが発生している場合、下部電極1を陽極として、薄膜誘電体2aの上方に位置する陽極酸化可能な導体層4を陽極酸化処理することにより絶縁体である陽極酸化膜6が形成され、図13(b)に示すように、この陽極酸化膜6を誘電体としたキャパシタが形成される。これにより、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる。
本実施形態においては、セルが4個に分割されていることにより、ショートが発生したセルのみを修復することができるため、陽極酸化膜6が形成されなかったセルは薄膜誘電体2の高容量が保たれ、この4個のセルを並列接続して得られる容量は、全セルが陽極酸化膜を誘電体膜とするセルからなるキャパシタと比較して大きい。
また、本実施形態においては、導体層4の表面上に第2の上部電極5が形成されていることで、ESRを低下させることができる。
本実施形態においては、セルが4個に分割されている例を示しているが、これに限定されず、任意の数のセルに分割されていてもよい。
次に、本発明の第6実施形態について説明する。図17(a)及び(b)は、本実施形態に係る薄膜キャパシタの模式的断面図、図18(a)乃至(c)は、本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図19(a)乃至(d)は、薄膜誘電体2がショートしているときの本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図20は、図19(c)の模式的上面図である。図17乃至20において、図1乃至16と同一構成物には同一符号を付して、その詳細な説明は省略する。
上述の第5実施形態では4個のキャパシタのセルが共通の下部電極1及び薄膜誘電体2を有しているのに対し、本実施形態においては薄膜誘電体2も4個に分割され、絶縁膜7によって絶縁分離されている点が異なり、それ以外は第5実施形態と同様の構造を有している。
4個に分割されたセルのサイズ及び形状は限定されない。
次に、本実施形態に係る薄膜キャパシタの製造方法について説明する。
先ず、図18(a)に示すように、表面に絶縁層が形成されたベース基板(図示せず)の表面上に下部電極1を形成し、下部電極1の表面上に4個の薄膜誘電体2を形成し、この4個の薄膜誘電体2の表面上に夫々第1の上部電極3を形成し、この第1の上部電極3の表面上に夫々陽極酸化可能な導体層4を形成する(ステップ1)。
そして、上述の第5実施形態に係る薄膜キャパシタの製造方法と同様の製造方法によって、図18(c)に示す4個のセルが並列接続された本実施形態に係る薄膜キャパシタが得られる(ステップ3)。
また、図19(a)に示すように、上述の製造方法のステップ1において、薄膜誘電体2に欠陥が存在し、ショートが発生している場合(ステップ1)、下部電極1を陽極として陽極酸化を行ったとき、ショートが発生したセルのみにおいて、薄膜誘電体2aの上方に位置する導体層4の表面が陽極酸化され、これにより図19(b)に示すように、絶縁体である陽極酸化膜6が形成される(ステップ2)。次に、図19(c)及び図20に示すように、第2の上部電極5を形成する(ステップ3)。そして、4個に分割された薄膜誘電体2、第1の上部電極3、導体層4及び第2の上部電極との間を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成し、これにより、図19(d)に示すように、陽極酸化膜6が形成されなかったセルは、薄膜誘電体2の高容量が保たれ、ショートが発生したセルは、陽極酸化膜6を誘電体としたキャパシタが形成され、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる(ステップ4)。
本実施形態に係る薄膜キャパシタは、上述の第5実施形態に係る薄膜キャパシタの動作及び効果と同様の動作及び効果を有するものである。
本実施形態においては、セルが4個に分割されている例を示しているが、これに限定されず、任意の数のセルに分割されていてもよい。
次に、本発明の第7実施形態について説明する。図21(a)及び(b)は、本実施形態に係る薄膜キャパシタの模式的断面図、図22(a)及び(b)は、本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図23(a)乃至(c)は、薄膜誘電体2がショートしているときの本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。図21乃至23において、図1乃至20と同一構成物には同一符号を付して、その詳細な説明は省略する。
本実施形態に係る薄膜キャパシタは、図21(a)に示すように、ベース基板(図示せず)の表面上に下部電極1が形成され、この下部電極1の表面上に下部電極1よりも面積が小さい薄膜誘電体2が形成され、更に、この薄膜誘電体2の表面上に薄膜誘電体2よりも面積が小さく陽極酸化が可能な導体層4が2個に分割して形成され、2個に分割された導体層4からなるセル同士は絶縁膜7によって絶縁分離され、各セルの導電体層4は導電体層4上に形成された並列接続電極8により接続されている。これにより、各セルにおいて、下部電極1を一方の電極とし、陽極酸化が可能な導体層4及び並列接続電極8を他方の上部電極とし、薄膜誘電体2を誘電体として本実施形態に係る薄膜キャパシタが構成されている。
また、本実施形態に係る薄膜キャパシタは、製造過程において薄膜誘電体2がショートしている場合、図21(b)に示すように、薄膜誘電体2のショートしていない部位に対応する第2セルにおいては上述の図21(a)と同様の構成を有し、薄膜誘電体2のショートしている部位に対応する第1セルにおいては、ベース基板(図示せず)の表面上に下部電極1が形成され、この下部電極1の表面上に下部電極1よりも面積が小さい薄膜誘電体2aが形成され、この薄膜誘電体2aの表面上に薄膜誘電体2aよりも面積が小さく陽極酸化が可能な導体層4が2個に分割して形成され、この2個に分割して形成された導体層4の表面の一部が陽極酸化されて陽極酸化膜6となっている。
そして、2個に分割されたセル同士は絶縁膜7によって絶縁分離され、第1セルの陽極酸化膜6及び第2セルの導体層4上に共通に並列接続電極8が形成されており、第1セルは、下部電極1、薄膜誘電体2a、及び導体層4を一方の電極とし、並列接続電極8を他方の電極とし、陽極酸化膜6を誘電体としてキャパシタが構成され、第2セルは、下部電極1を一方の電極とし、陽極酸化が可能な導体層4及び並列接続電極8を他方の上部電極とし、薄膜誘電体2を誘電体としてキャパシタが構成されており、各セルは並列接続電極8により接続されている。これにより、本実施形態に係る薄膜キャパシタが構成されている。
2個に分割されたセルのサイズ及び形状は限定されない。
次に、本実施形態に係る薄膜キャパシタの製造方法について説明する。
先ず、図22(a)に示すように、表面に絶縁層が形成されたベース基板(図示せず)の表面上に下部電極1を形成し、下部電極1の表面上に薄膜誘電体2を形成し、次に、薄膜誘電体2の表面上に2個の陽極酸化可能な導体層4を形成する。そして、下部電極1を陽極とし、陽極酸化を行う(ステップ1)。そして、次に、図22(b)に示すように、2個に分割された導体層4同士を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成し、これにより、2個のセルが並列接続された本実施形態に係る薄膜キャパシタが得られる(ステップ2)。
また、図23(a)に示すように、上述の製造方法のステップ1において、薄膜誘電体2に欠陥が存在し、ショートが発生している場合(ステップ1)、下部電極1を陽極として陽極酸化を行ったとき、ショートが発生したセルのみにおいて、薄膜誘電体2aの上方に位置する導体層4の表面が陽極酸化され、これにより図23(b)に示すように、絶縁体である陽極酸化膜6が形成される(ステップ2)。次に、図23(c)に示すように、2個に分割された導体層4同士を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成し、これにより、陽極酸化膜6が形成されなかったセルは、薄膜誘電体2の高容量が保たれ、ショートが発生したセルは、陽極酸化膜6を誘電体としたキャパシタが形成され、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる(ステップ3)。
本実施形態に係る薄膜キャパシタは、薄膜誘電体2に欠陥がない場合には、下部電極1を陽極として陽極酸化を行っても導体層4には電流が流れないため陽極酸化膜は形成されず、薄膜誘電体2の高容量を保持することができる。また、図21(a)及び(b)に示すように、導体層4の表裏面に垂直な方向の投影面下には、常に薄膜誘電体2及び下部電極1が存在しており、薄膜誘電体2の表裏面に垂直な方向の投影面下には、常に下部電極1が存在していることにより、薄膜誘電体2に欠陥が存在し、ショートが発生している場合、下部電極1を陽極として、薄膜誘電体2の上方に位置する陽極酸化可能な導体層4を陽極酸化処理することにより絶縁体である陽極酸化膜6が形成され、図21(b)に示すように、この陽極酸化膜6を誘電体としたキャパシタが形成される。これにより、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる。
本実施形態においては、セルが2個に分割されていることにより、ショートが発生したセルのみを修復することができるため、陽極酸化膜が形成されなかったセルは薄膜誘電体膜の高容量が保たれ、この2個のセルを並列接続して得られる容量は、全セルが陽極酸化膜を誘電体膜とするセルからなるキャパシタと比較して大きい。
本実施形態においては、セルが2個に分割されている例を示しているが、これに限定されず、任意の数のセルに分割されていてもよい。
次に、本発明の第8実施形態について説明する。図24は、本実施形態に係る薄膜キャパシタの模式的断面図、図25(a)及び(b)は、本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図26(a)乃至(c)は、薄膜誘電体がショートしているときの薄膜キャパシタの製造方法を段階的に示す模式的断面図である。図24乃至26において、図1乃至23と同一構成物には同一符号を付して、その詳細な説明は省略する。
上述の第7実施形態では2個のセルが共通の下部電極1及び薄膜誘電体2を有しているのに対し、本実施形態においては薄膜誘電体2も2個に分割され、絶縁膜7によって絶縁分離されている点が異なり、それ以外は第8実施形態と同様の構造を有している。
2個に分割されたセルのサイズ及び形状は限定されない。
次に、本実施形態に係る薄膜キャパシタの製造方法について説明する。
先ず、図25(a)に示すように、表面に絶縁層が形成されたベース基板(図示せず)の表面上に下部電極1を形成し、下部電極1の表面上に2個の薄膜誘電体2を形成し、この2個の薄膜誘電体2の表面上に夫々陽極酸化可能な導体層4を形成する(ステップ1)。
そして、上述の第7実施形態に係る薄膜キャパシタの製造方法と同様の製造方法によって、図25(b)に示す2個のセルが並列接続された本実施形態に係る薄膜キャパシタが得られる(ステップ2)。
また、図26(a)に示すように、上述の製造方法のステップ1において、薄膜誘電体2に欠陥が存在し、ショートが発生している場合(ステップ1)、下部電極1を陽極として陽極酸化を行ったとき、ショートが発生したセルのみにおいて、薄膜誘電体2aの上方に位置する導体層4の表面が陽極酸化され、これにより図26(b)に示すように、絶縁体である陽極酸化膜6が形成される(ステップ2)。次に、図26(c)に示すように、この2個に分割された薄膜誘電体2及び導体層4を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成し、これにより、陽極酸化膜6が形成されなかったセルは、薄膜誘電体2の高容量が保たれ、ショートが発生したセルは、陽極酸化膜6を誘電体としたキャパシタが形成され、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる(ステップ3)。
本実施形態に係る薄膜キャパシタは、上述の第7実施形態に係る薄膜キャパシタの動作及び効果と同様の動作及び効果を有するものである。
本実施形態においては、セルが2個に分割されている例を示しているが、これに限定されず、任意の数のセルに分割されていてもよい。
次に、本発明の第9実施形態について説明する。図27(a)及び(b)は、本実施形態に係る薄膜キャパシタの模式的断面図、図28(a)乃至(c)は、本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図29(a)乃至(d)は、薄膜誘電体がショートしているときの本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図30は、図29(c)の模式的上面図である。図27乃至30において、図1乃至26と同一構成物には同一符号を付して、その詳細な説明は省略する。
本実施形態に係る薄膜キャパシタは、図27(a)に示すように、ベース基板(図示せず)の表面上に下部電極1が形成され、この下部電極1の表面上に下部電極1よりも面積が小さい薄膜誘電体2が形成され、この薄膜誘電体2の表面上に薄膜誘電体2よりも面積が小さく陽極酸化が可能な導体層4が4個に分割して形成され、更に、4個に分割された導体層4の表面上に導体層4よりも面積が小さい上部電極9が夫々形成され、4個に分割されたセル同士は絶縁膜7によって絶縁分離され、各セルの上部電極9は上部電極9上に形成された並列接続電極8により接続されている。これにより、各セルにおいて、下部電極1を一方の電極とし、陽極酸化が可能な導体層4、上部電極9及び並列接続電極8を他方の上部電極とし、薄膜誘電体2を誘電体として本実施形態に係る薄膜キャパシタが構成されている。
また、本実施形態に係る薄膜キャパシタは、製造過程において薄膜誘電体2がショートしている場合、図27(b)に示すように、薄膜誘電体2のショートしていない部位に対応する第2セルにおいては上述の図27(a)と同様の構成を有し、薄膜誘電体2のショートしている部位に対応する第1セルにおいては、ベース基板(図示せず)の表面上に下部電極1が形成され、この下部電極1の表面上に下部電極1よりも面積が小さく陽極酸化が可能な導体層4が4個に分割して形成され、この導体層4の表面の一部が陽極酸化されて陽極酸化膜6となっている。そして、この陽極酸化膜6の表面上に陽極酸化膜6よりも面積が小さい上部電極9が形成されている。
そして、4個に分割されたセル同士は絶縁膜7によって絶縁分離され、第1セルの上部電極9及び第2セルの上部電極9上に共通に並列接続電極8が形成されており、第1セルは、下部電極1、薄膜誘電体2a及び導体層4を一方の電極とし、上部電極9及び並列接続電極8を他方の電極とし、陽極酸化膜6を誘電体としてキャパシタが構成され、第2セルは、下部電極1を一方の電極とし、陽極酸化が可能な導体層4、上部電極9及び並列接続電極8を他方の上部電極とし、薄膜誘電体2を誘電体としてキャパシタが構成されており、各セルは並列接続電極8により接続されている。これにより、本実施形態に係る薄膜キャパシタが構成されている。
4個に分割されたセルのサイズ及び形状は限定されない。
次に、本実施形態に係る薄膜キャパシタの製造方法について説明する。
先ず、図28(a)に示すように、表面に絶縁層が形成されたベース基板(図示せず)の表面上に下部電極1を形成し、下部電極1の表面上に薄膜誘電体2を形成し、次に、薄膜誘電体2の表面上に4個の陽極酸化可能な導体層4を形成する(ステップ1)。
そして、下部電極1を陽極とし、陽極酸化を行う。そして、図28(b)に示すように、この4個の陽極酸化可能な導体層4の表面上に夫々上部電極9を形成する(ステップ2)。次に、図28(c)に示すように、4個に分割された導体層4及び上部電極9を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成し、これにより、4個のセルが並列接続された本実施形態に係る薄膜キャパシタが得られる(ステップ3)。
また、図29(a)に示すように、上述の製造方法のステップ1において、薄膜誘電体2に欠陥が存在し、ショートが発生している場合(ステップ1)、下部電極1を陽極として陽極酸化を行ったとき、ショートが発生したセルのみにおいて、薄膜誘電体2aの上方に位置する導体層4の表面が陽極酸化され、これにより図29(b)に示すように、絶縁体である陽極酸化膜6が形成される(ステップ2)。次に、図29(c)及び図30に示すように、上部電極9を形成する(ステップ3)。そして、図29(d)に示すように、4個に分割された導体層4及び上部電極9を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成し、これにより、陽極酸化膜6が形成されなかったセルは、薄膜誘電体2の高容量が保たれ、ショートが発生したセルは、陽極酸化膜6を誘電体としたキャパシタが形成され、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる(ステップ4)。
本実施形態に係る薄膜キャパシタは、薄膜誘電体2に欠陥がない場合には、下部電極1を陽極として陽極酸化を行っても導体層4には電流が流れないため陽極酸化膜は形成されず、薄膜誘電体2の高容量を保持することができる。また、図27(a)及び(b)に示すように、導体層4の表裏面に垂直な方向の投影面下には、常に薄膜誘電体2及び下部電極1が存在しており、薄膜誘電体2の表裏面に垂直な方向の投影面下には、常に下部電極1が存在していることにより、薄膜誘電体2に欠陥が存在し、ショートが発生している場合、下部電極1を陽極として、薄膜誘電体2aの上方に位置する陽極酸化可能な導体層4を陽極酸化処理することにより絶縁体である陽極酸化膜6が形成され、図27(b)に示すように、この陽極酸化膜6を誘電体としたキャパシタが形成される。これにより、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる。
本実施形態においては、セルが4個に分割されていることにより、ショートが発生したセルのみを修復することができるため、陽極酸化膜が形成されなかったセルは薄膜誘電体2の高容量が保たれ、この4個のセルを並列接続して得られる容量は、全セルが陽極酸化膜を誘電体膜とするセルからなるキャパシタと比較して大きい。
本実施形態においては、セルが4個に分割されている例を示しているが、これに限定されず、任意の数のセルに分割されていてもよい。
次に、本発明の第10実施形態について説明する。図31(a)及び(b)は、本実施形態に係る薄膜キャパシタの模式的断面図、図32(a)乃至(c)は、本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図33(a)乃至(d)は、薄膜誘電体がショートしているときの本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図34は、図33(c)の模式的上面図である。図31乃至34において、図1乃至30と同一構成物には同一符号を付して、その詳細な説明は省略する。
上述の第9実施形態では、4個のキャパシタのセルが共通の下部電極1及び薄膜誘電体2を有しているのに対し、本実施形態においては薄膜誘電体2も4個に分割され、絶縁膜7によって絶縁分離されている点が異なり、それ以外は第9実施形態と同様の構造を有している。
4個に分割されたセルのサイズ及び形状は限定されない。
次に、本実施形態に係る薄膜キャパシタの製造方法について説明する。
先ず、図32(a)に示すように、表面に絶縁層が形成されたベース基板(図示せず)の表面上に下部電極1を形成し、下部電極1の表面上に4個の薄膜誘電体2を形成し、この4個の薄膜誘電体2の表面上に夫々上部電極9を形成し、この上部電極9の表面上に夫々陽極酸化可能な導体層4を形成する(ステップ1)。
そして、上述の第9実施形態に係る薄膜キャパシタの製造方法と同様の製造方法によって、図32(c)に示す4個のセルが並列接続された本実施形態に係る薄膜キャパシタが得られる(ステップ3)。
また、図33(a)に示すように、上述の製造方法のステップ1において、薄膜誘電体2に欠陥が存在し、ショートが発生している場合(ステップ1)、下部電極1を陽極として陽極酸化を行ったとき、ショートが発生したセルのみにおいて、薄膜誘電体2aの上方に位置する導体層4の表面が陽極酸化され、これにより図33(b)に示すように、絶縁体である陽極酸化膜6が形成される(ステップ2)。次に、図33(c)及び図34に示すように、上部電極9を形成する(ステップ3)。そして、4個に分割された導体層4及び上部電極9を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成し、これにより、図33(d)に示すように、陽極酸化膜6が形成されなかったセルは、薄膜誘電体2の高容量が保たれ、ショートが発生したセルは、陽極酸化膜6を誘電体としたキャパシタが形成され、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる(ステップ4)。
本実施形態に係る薄膜キャパシタは、上述の第9実施形態に係る薄膜キャパシタの動作及び効果と同様の動作及び効果を有するものである。
本実施形態においては、セルが4個に分割されている例を示しているが、これに限定されず、任意の数のセルに分割されていてもよい。
本発明に係る薄膜キャパシタは、導体の表裏面に垂直な方向の投影面下に常に薄膜誘電体及び下部電極が存在しており、薄膜誘電体の表裏面に垂直な方向の投影面下には、常に下部電極が存在している。これにより、薄膜誘電体に欠陥がない場合には、下部電極を陽極として陽極酸化を行っても導体には電流が流れないため陽極酸化膜は形成されず、薄膜誘電体の高容量を保持することができる。また、本発明に係る薄膜キャパシタの製造方法によれば、薄膜誘電体に欠陥が存在し、ショートが発生している場合、下部電極を陽極として、薄膜誘電体の上方に位置する陽極酸化可能な導体を陽極酸化処理し、これにより絶縁体である陽極酸化膜を作成し、この陽極酸化膜を誘電体としたキャパシタを形成することにより、薄膜誘電体を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる。
また、1個の下部電極上でセル分割を行い、この下部電極を陽極とした陽極酸化を行うことにより、薄膜誘電体に欠陥の存在するセルのみに陽極酸化膜が形成され、陽極酸化膜が形成されていないセルは薄膜誘電体の高容量が保たれ、これらの分割された各セルの上部電極を並列接続することにより、大面積においてもショート不良がなく、全セルの誘電体膜を陽極酸化膜とするキャパシタよりも高容量を有する薄膜キャパシタを得ることができる。
また、本発明に係る薄膜キャパシタは、下部電極及び導体、上部電極又は並列接続電極を端子電極としたキャパシタの細部構造、形状並びに外部配線及び外部電極との接続構造等は限定されず、配線を介さずに半導体素子に直接接続することもでき、また、フリップチップ接続される半導体素子と基板との間隙に接続されるチップキャリア型キャパシタ及び短距離で半導体素子に接続される基板内蔵基板に使用できる基板内蔵キャパシタ等のMIM構造からなる種々の大面積薄膜キャパシタへの応用が可能であり、高速応答可能な薄膜キャパシタを大面積且つ高容量で形成することができる。
以下、本発明の効果を実証するための実施例について説明する。
先ず、本発明の第1実施例として、本発明の第9実施形態に係る薄膜キャパシタを作成した。
先ず、図28(a)に示すように、表面に絶縁層が形成されたベース基板(図示せず)の表面上に下部電極1を形成した。本実施例では、ベース基板(図示せず)として、表面に200nmの厚さで熱酸化膜が形成されたシリコンウエハを使用し、シリコンウエハ側からTi、Ruの順でDCマグネトロンスパッタにより下部電極1を成膜した。下部電極1は一辺20mmの正方形とした。また、Ti及びRuの膜厚は、共に50nmとした。
次に、下部電極1の表面上に薄膜誘電体2を形成した。本実施例では、下部電極1の表面上に、薄膜誘電体2としてMnを5%添加したSrTiO(STO)をRFスパッタにより、400℃で100nmの厚さで成膜した。
次に、薄膜誘電体2の表面上に陽極酸化可能な導体層4を形成した(ステップ1)。本実施例では、導体層4として、窒化タンタルを、Taをターゲットとし、プロセスガスに窒素を利用したDCマグネトロンスパッタにより、室温で300nmの厚さで成膜した。また、導体層4のセルは、エッチングによって一辺2.9mmの正方形に形成し、同一下部電極1上のセル数を25個で作成した。
次に、下部電極1を陽極とし、陽極酸化を行った。本実施例では、陽極酸化を、酒石酸及びエチレングリコールの混合溶液を使用して行った。この結果、25個のセル中1個のセルのみに陽極酸化膜6が形成された。
次に、図28(b)に示すように、導体層4の表面上に上部電極9を形成した(ステップ2)。本実施例では、上部電極9としてTiNを、Tiをターゲットとした反応性スパッタで100nmの厚さで形成した。このとき、下部電極1と各上部電極9間の容量をインピーダンスアナライザーで測定したところ、陽極酸化膜6が形成されたセル容量は18nF、陽極酸化膜6が形成されていないセルの容量は198乃至206nFで、平均は202nFであった。
次に、図28(c)に示すように、導体層4及び上部電極9を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成した(ステップ3)。具体的には、Cu/Tiスパッタ膜をシード層としたCuめっきを施し、シード層をエッチング除去することにより並列接続電極8を形成し、これにより各セルが並列接続された本発明の第9実施形態に係る薄膜キャパシタを得た。
上述の製造方法によって得られた薄膜キャパシタの下部電極1−並列接続電極8間の容量をインピーダンスアナライザーで測定したところ、4.87μFの高容量が得られた。陽極酸化膜6が形成されたセルは、STO薄膜誘電体2に欠陥があり、下部電極1−導体層4間がショートしていた。仮に、全セルのSTO薄膜誘電体2に欠陥が無かった場合、計算上5.05μFの容量が得られることになるが、本実施例においても、容量の低下が約4%であり、十分な高容量が得られた。仮に、陽極酸化工程を行わないで各セルの上部電極9を並列接続した場合は、薄膜キャパシタ全体がショートとなってしまう。また、全セルの誘電体を陽極酸化膜で形成した場合は、0.45μFの容量しか得られないことになる。よって、本発明に係る薄膜キャパシタの製造方法によって、ショートしたセルを修復することができ、且つ高容量の薄膜キャパシタが得られることが実証できた。
次に、本発明の第2実施例として、本発明の第5実施形態に係る薄膜キャパシタを作成した。
先ず、図14(a)に示すように、表面に絶縁層が形成されたベース基板(図示せず)の表面上に下部電極1を形成した。本実施例では、ベース基板(図示せず)として、表面に200nmの厚さで熱酸化膜が形成されたシリコンウエハを使用し、シリコンウエハ側からTi、Ruの順でDCマグネトロンスパッタにより下部電極1を成膜した。下部電極1は一辺20mmの正方形とした。また、Ti及びRuの膜厚は、共に50nmとした。
次に、下部電極1の表面上に薄膜誘電体2を形成した。本実施例では、下部電極1の表面上に、薄膜誘電体2としてMnを5%添加したSrTiO(STO)をRFスパッタにより、400℃で100nmの厚さで成膜した。
次に、薄膜誘電体2の表面上に第1の上部電極3を形成した。本実施例では、第1の上部電極3として、100nmの厚さでPtをスパッタ成膜により形成した。
次に、第1の上部電極5の表面上に陽極酸化可能な導体層4を形成した(ステップ1)。本実施例では、導体層4として、スパッタ成膜したNbを使用した。また、導体層4のセルは、エッチングによって一辺2.9mmの正方形に形成し、同一下部電極1上のセル数を25個で作成した。
次に、下部電極1を陽極とし、陽極酸化を行った。本実施例では、陽極酸化を、酒石酸及びエチレングリコールの混合溶液を使用して行った。この結果、25個のセル中1個のセルのみに陽極酸化膜6が形成された。
次に、図14(b)に示すように、第2の上部電極5を形成した(ステップ2)。本実施例では、第2の上部電極5としてTiNを、Tiをターゲットとした反応性スパッタで100nmの厚さで形成した。このとき、下部電極1と各第2の上部電極5間の容量をインピーダンスアナライザーで測定したところ、陽極酸化膜6が形成されたセル容量は31nF、陽極酸化膜6が形成されていないセルの容量は195乃至208nFで、平均は202nFであった。
次に、図14(c)に示すように、第1の上部電極3、導体層4及び第2の上部電極との間を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成する(ステップ3)。具体的には、Cu/Tiスパッタ膜をシード層としたCuめっきを施し、シード層をエッチング除去することにより並列接続電極8を形成し、これにより各セルが並列接続された本発明の第5実施形態に係る薄膜キャパシタを得た。
上述の製造方法によって得られた薄膜キャパシタの下部電極1−並列接続電極8間の容量をインピーダンスアナライザーで測定したところ、4.88μFであり、全セルをSTO薄膜誘電体2で形成した場合に比べ、容量の低下が約3%であり、十分な高容量が得られた。また、全セルの誘電体をNbの陽極酸化膜で形成した場合は、0.77μFの容量しか得られないことになる。よって、本発明に係る薄膜キャパシタの製造方法によって、ショートしたセルを修復することができ、且つ高容量の薄膜キャパシタが得られることが実証できた。
(a)及び(b)は、本発明の第1実施形態に係る薄膜キャパシタの模式的断面図である。 (a)及び(b)は、本発明の第1実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。 (a)乃至(c)は、薄膜誘電体がショートしているときの本発明の第1実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。 (a)及び(b)は、本発明の第2実施形態に係る薄膜キャパシタの模式的断面図である。 (a)及び(b)は、本発明の第2実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。 (a)乃至(c)は、薄膜誘電体がショートしているときの本発明の第2実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。 (a)及び(b)は、本発明の第3実施形態に係る薄膜キャパシタの模式的断面図である。 (a)及び(b)は、本発明の第3実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。 (a)乃至(c)は、薄膜誘電体がショートしているときの本発明の第3実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。 (a)及び(b)は、本発明の第4実施形態に係る薄膜キャパシタの模式的断面図である。 (a)及び(b)は、本発明の第4実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。 (a)乃至(c)は、薄膜誘電体がショートしているときの本発明の第4実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。 (a)及び(b)は、本発明の第5実施形態に係る薄膜キャパシタの模式的断面図である。 (a)乃至(c)は、本発明の第5実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。 (a)乃至(d)は、薄膜誘電体がショートしているときの本発明の第5実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。 図15(c)の模式的上面図である。 (a)及び(b)は、本発明の第6実施形態に係る薄膜キャパシタの模式的断面図である。 (a)乃至(c)は、本発明の第6実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。 (a)乃至(d)は、薄膜誘電体がショートしているときの本発明の第6実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。 図19(c)の模式的上面図である。 (a)及び(b)は、本発明の第7実施形態に係る薄膜キャパシタの模式的断面図である。 (a)及び(b)は、本発明の第7実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。 (a)乃至(c)は、薄膜誘電体がショートしているときの本発明の第7実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。 (a)及び(b)は、本発明の第8実施形態に係る薄膜キャパシタの模式的断面図である。 (a)及び(b)は、本発明の第8実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。 (a)乃至(c)は、薄膜誘電体がショートしているときの本発明の第8実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。 (a)及び(b)は、本発明の第9実施形態に係る薄膜キャパシタの模式的断面図である。 (a)乃至(c)は、本発明の第9実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。 (a)乃至(d)は、薄膜誘電体がショートしているときの本発明の第9実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。 図29(c)の模式的上面図である。 (a)及び(b)は、本発明の第10実施形態に係る薄膜キャパシタの模式的断面図である。 (a)乃至(c)は、本発明の第10実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。 (a)乃至(d)は、薄膜誘電体がショートしているときの本発明の第10実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。 図33(c)の模式的上面図である。 (a)は、従来技術のキャパシタを内蔵した回路基板を示す模式的上面図、(b)は同じく模式的断面図である。 従来技術のキャパシタを内蔵した回路基板の模式的断面図である。
符号の説明
1 ;下部電極
2、2a;薄膜誘電体
3 ;第1の上部電極
4 ;陽極酸化可能な導体層
5 ;第2の上部電極
6 ;陽極酸化膜
7 ;絶縁膜
8 ;並列接続電極
9 ;上部電極
11 ;フレキシブル基板
12 ;密着電極
13 ;高弾性電極
14 ;耐酸化電極
15 ;下部電極
16 ;絶縁層
17、20;引き出し電極
17a;コンタクト部
18 ;高誘電率薄膜
19 ;上部電極
21 ;保護層
21a、21b;開口
31 ;基板
32 ;第1の導電層
33 ;誘電体層
34 ;第2の導電層
35 ;基板
41 ;第1の電極
50 ;キャパシタ

Claims (31)

  1. 下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された第1の上部電極と、この第1の上部電極の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された第2の上部電極と、を有し、前記下部電極を一方の電極とし、前記第1の上部電極、前記導体層及び前記第2の上部電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されていることを特徴とする薄膜キャパシタ。
  2. 下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された第1の上部電極と、この第1の上部電極の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された陽極酸化膜と、この陽極酸化膜の上に形成された第2の上部電極と、を有し、前記下部電極、前記薄膜誘電体層、前記第1の上部電極及び前記導体層を一方の電極とし、前記第2の上部電極を他方の電極とし、前記陽極酸化膜を誘電体としてキャパシタが構成されていることを特徴とする薄膜キャパシタ。
  3. 下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された上部電極と、を有し、前記下部電極を一方の電極とし、前記導体層及び前記上部電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されていることを特徴とする薄膜キャパシタ。
  4. 下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された陽極酸化膜と、この陽極酸化膜の上に形成された上部電極と、を有し、前記下部電極、前記薄膜誘電体層及び前記導体層を一方の電極とし、前記上部電極を他方の電極とし、前記陽極酸化膜を誘電体としてキャパシタが構成されていることを特徴とする薄膜キャパシタ。
  5. 複数個のセルが素子分離膜によって分離された薄膜キャパシタにおいて、前記セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された上部電極と、上部電極の上に形成された陽極酸化可能な導体からなる導体層と、を有し、前記複数個のセルの各導体層は、前記導体層上に形成された接続電極により接続され、各セルにおいて、前記下部電極を一方の電極とし、前記上部電極、前記導体層及び前記接続電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されていることを特徴とする薄膜キャパシタ。
  6. 複数個のセルが素子分離膜によって分離された薄膜キャパシタにおいて、前記複数個のセルの少なくとも1個の第1セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された上部電極と、各上部電極の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された陽極酸化膜と、を有し、他方の第2セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された上部電極と、この上部電極の上に形成された陽極酸化可能な導体からなる導体層と、を有し、前記第1セルの前記陽極酸化膜上及び前記第2セルの前記導体層上に共通に接続電極が形成されており、前記第1セルは、前記下部電極、前記薄膜誘電体層、前記上部電極及び前記導体層を一方の電極とし、前記接続電極を他方の電極とし、前記陽極酸化膜を誘電体としてキャパシタが構成され、前記第2セルは、前記下部電極を一方の電極とし、前記上部電極、前記導体層及び前記接続電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されており、各セルは前記接続電極により接続されていることを特徴とする薄膜キャパシタ。
  7. 前記複数個のセルは共通の下部電極及び共通の薄膜誘電体を有し、前記上部電極は前記素子分離膜により分離されていることを特徴とする請求項5又は6に記載の薄膜キャパシタ。
  8. 前記複数個のセルは共通の下部電極を有し、前記薄膜誘電体は前記素子分離膜により分離されていることを特徴とする請求項5又は6に記載の薄膜キャパシタ。
  9. 複数個のセルが素子分離膜によって分離された薄膜キャパシタにおいて、前記セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された第1の上部電極と、この第1の上部電極の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された第2の上部電極と、を有し、前記複数個のセルの各第2の上部電極は、前記第2の上部電極上に形成された接続電極により接続され、各セルにおいて、前記下部電極を一方の電極とし、前記第1の上部電極、前記導体層、前記第2の上部電極及び前記接続電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されていることを特徴とする薄膜キャパシタ。
  10. 複数個のセルが素子分離膜によって分離された薄膜キャパシタにおいて、前記複数個のセルの少なくとも1個の第1セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された第1の上部電極と、この第1の上部電極の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された陽極酸化膜と、この陽極酸化膜の上に形成された第2の上部電極と、を有し、他方の第2セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された第1の上部電極と、この第1の上部電極の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された第2の上部電極と、を有し、前記第1セルの前記第2の上部電極及び前記第2セルの前記第2の上部電極上に共通に接続電極が形成されており、前記第1セルは、前記下部電極、前記薄膜誘電体層、前記第1の上部電極及び前記導体層を一方の電極とし、前記第2の上部電極及び前記接続電極を他方の電極とし、前記陽極酸化膜を誘電体としてキャパシタが構成され、前記第2セルは、前記下部電極を一方の電極とし、前記第1の上部電極、前記導体層、前記第2の上部電極及び前記接続電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されており、各セルは前記接続電極により接続されていることを特徴とする薄膜キャパシタ。
  11. 前記複数個のセルは共通の下部電極及び共通の薄膜誘電体を有し、前記第1の上部電極は前記素子分離膜により分離されていることを特徴とする請求項9又は10に記載の薄膜キャパシタ。
  12. 前記複数個のセルは共通の下部電極を有し、前記薄膜誘電体は前記素子分離膜により分離されていることを特徴とする請求項9又は10に記載の薄膜キャパシタ。
  13. 複数個のセルが素子分離膜によって分離された薄膜キャパシタにおいて、前記セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された陽極酸化可能な導体からなる導体層と、を有し、前記複数個のセルの各導体層は、前記導体層上に形成された接続電極により接続され、各セルにおいて、前記下部電極を一方の電極とし、前記導体層及及び前記接続電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されていることを特徴とする薄膜キャパシタ。
  14. 複数個のセルが素子分離膜によって分離された薄膜キャパシタにおいて、前記複数個のセルの少なくとも1個の第1セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された陽極酸化膜と、を有し、他方の第2セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された陽極酸化可能な導体からなる導体層と、を有し、前記第1セルの前記陽極酸化膜上及び前記第2セルの前記導体層上に共通に接続電極が形成されており、前記第1セルは、前記下部電極、前記薄膜誘電体層及び前記導体層を一方の電極とし、前記接続電極を他方の電極とし、前記陽極酸化膜を誘電体としてキャパシタが構成され、前記第2セルは、前記下部電極を一方の電極とし、前記導体層及び前記接続電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されており、各セルは前記接続電極により接続されていることを特徴とする薄膜キャパシタ。
  15. 前記複数個のセルは共通の下部電極及び共通の薄膜誘電体を有し、前記導体層は前記素子分離膜により分離されていることを特徴とする請求項13又は14に記載の薄膜キャパシタ。
  16. 前記複数個のセルは共通の下部電極を有し、前記薄膜誘電体は前記素子分離膜により分離されていることを特徴とする請求項13又は14に記載の薄膜キャパシタ。
  17. 複数個のセルが素子分離膜によって分離された薄膜キャパシタにおいて、前記セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された上部電極と、を有し、前記複数個のセルの各上部電極は、前記上部電極上に形成された接続電極により接続され、各セルにおいて、前記下部電極を一方の電極とし、前記導体層、前記上部電極及び前記接続電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されていることを特徴とする薄膜キャパシタ。
  18. 複数個のセルが素子分離膜によって分離された薄膜キャパシタにおいて、前記複数個のセルの少なくとも1個の第1セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された陽極酸化膜と、この陽極酸化膜の上に形成された上部電極と、を有し、他方の第2セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された上部電極と、を有し、前記第1セルの前記上部電極上及び前記第2セルの前記上部電極上に共通に接続電極が形成されており、前記第1セルは、前記下部電極、前記薄膜誘電体層及び導体層を一方の電極とし、前記上部電極及び前記接続電極を他方の電極とし、前記陽極酸化膜を誘電体としてキャパシタが構成され、前記第2セルは、前記下部電極を一方の電極とし、前記導体層、前記上部電極及び前記接続電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されており、各セルは前記接続電極により接続されていることを特徴とする薄膜キャパシタ。
  19. 前記複数個のセルは共通の下部電極及び共通の薄膜誘電体を有し、前記導体層は前記素子分離膜により分離されていることを特徴とする請求項17又は18に記載の薄膜キャパシタ。
  20. 前記複数個のセルは共通の下部電極を有し、前記薄膜誘電体は前記素子分離膜により分離されていることを特徴とする請求項17又は18に記載の薄膜キャパシタ。
  21. 前記陽極酸化可能な導体は、4族又は5族金属の窒化物からなることを特徴とする請求項1乃至20のいずれか1項に記載の薄膜キャパシタ。
  22. 下部電極を成膜する工程と、前記下部電極の上に薄膜誘電体層を成膜する工程と、前記薄膜誘電体層の上に第1の上部電極を成膜する工程と、前記第1の上部電極の上に陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、その後、第2の上部電極を成膜する工程と、を有することを特徴とする薄膜キャパシタの製造方法。
  23. 下部電極を成膜する工程と、前記下部電極の上に薄膜誘電体層を成膜する工程と、前記薄膜誘電体層の上に陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、その後、上部電極を成膜する工程と、を有することを特徴とする薄膜キャパシタの製造方法。
  24. 下部電極を成膜する工程と、前記下部電極の上に薄膜誘電体層を成膜する工程と、前記薄膜誘電体層の上に複数個に分割して上部電極を成膜する工程と、前記各上部電極の上に陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、上部電極及び導体層との間に素子分離膜を設けて複数個のセルに分離する工程と、全面に接続電極を成膜する工程と、を有することを特徴とする薄膜キャパシタの製造方法。
  25. 下部電極を成膜する工程と、前記下部電極の上に複数個に分割して薄膜誘電体層を成膜する工程と、前記各薄膜誘電体層の上に上部電極を成膜する工程と、前記上部電極の上に陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、薄膜誘電体層、上部電極及び導体層との間に素子分離膜を設けて複数個のセルに分離する工程と、全面に接続電極を成膜する工程と、を有することを特徴とする薄膜キャパシタの製造方法。
  26. 下部電極を成膜する工程と、前記下部電極の上に薄膜誘電体層を成膜する工程と、前記薄膜誘電体層の上に複数個に分割して第1の上部電極を成膜する工程と、前記各第1の上部電極の上に陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、前記陽極酸化処理を行った導体層の上に第2の上部電極を成膜する工程と、第1の上部電極、導体層及び第2の上部電極との間に素子分離膜を設けて複数個のセルに分離する工程と、全面に接続電極を成膜する工程と、を有することを特徴とする薄膜キャパシタの製造方法。
  27. 下部電極を成膜する工程と、前記下部電極の上に複数個に分割して薄膜誘電体層を成膜する工程と、前記各薄膜誘電体層の上に第1の上部電極を成膜する工程と、前記第1の上部電極の上に陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、前記陽極酸化処理を行った導体層の上に第2の上部電極を成膜する工程と、薄膜誘電体層、第1の上部電極、導体層及び第2の上部電極との間に素子分離膜を設けて複数個のセルに分離する工程と、全面に接続電極を成膜する工程と、を有することを特徴とする薄膜キャパシタの製造方法。
  28. 下部電極を成膜する工程と、前記下部電極の上に薄膜誘電体層を成膜する工程と、前記薄膜誘電体層の上に複数個に分割して陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、各導体層の間に素子分離膜を設けて複数個のセルに分離する工程と、全面に接続電極を成膜する工程と、を有することを特徴とする薄膜キャパシタの製造方法。
  29. 下部電極を成膜する工程と、前記下部電極の上に複数個に分割して薄膜誘電体層を成膜する工程と、前記各薄膜誘電体層の上に陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、薄膜誘電体層及び導体層との間に素子分離膜を設けて複数個のセルに分離する工程と、全面に接続電極を成膜する工程と、を有することを特徴とする薄膜キャパシタの製造方法。
  30. 下部電極を成膜する工程と、前記下部電極の上に薄膜誘電体層を成膜する工程と、前記薄膜誘電体層の上に複数個に分割して陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、前記陽極酸化処理を行った導体層の上に上部電極を成膜する工程と、導体層及び上部電極との間に素子分離膜を設けて複数個のセルに分離する工程と、全面に接続電極を成膜する工程と、を有することを特徴とする薄膜キャパシタの製造方法。
  31. 下部電極を成膜する工程と、前記下部電極の上に複数個に分割して薄膜誘電体層を成膜する工程と、前記各薄膜誘電体層の上に陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、前記陽極酸化処理を行った導体層の上に上部電極を成膜する工程と、薄膜誘電体層、導体層及び上部電極との間に素子分離膜を設けて複数個のセルに分離する工程と、全面に接続電極を成膜する工程と、を有することを特徴とする薄膜キャパシタの製造方法。

JP2006169246A 2006-06-19 2006-06-19 薄膜キャパシタ及びその製造方法 Expired - Fee Related JP4973023B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006169246A JP4973023B2 (ja) 2006-06-19 2006-06-19 薄膜キャパシタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006169246A JP4973023B2 (ja) 2006-06-19 2006-06-19 薄膜キャパシタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007335818A JP2007335818A (ja) 2007-12-27
JP4973023B2 true JP4973023B2 (ja) 2012-07-11

Family

ID=38934963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006169246A Expired - Fee Related JP4973023B2 (ja) 2006-06-19 2006-06-19 薄膜キャパシタ及びその製造方法

Country Status (1)

Country Link
JP (1) JP4973023B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6610159B2 (ja) * 2015-10-20 2019-11-27 Tdk株式会社 薄膜キャパシタ
JP6756134B2 (ja) * 2016-03-30 2020-09-16 Tdk株式会社 薄膜部品シート、電子部品内蔵基板、及び薄膜部品シートの製造方法
JP6844417B2 (ja) * 2017-05-25 2021-03-17 Tdk株式会社 薄膜コンデンサシート

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890192A (en) * 1987-04-09 1989-12-26 Microelectronics And Computer Technology Corporation Thin film capacitor
JP3340917B2 (ja) * 1996-09-12 2002-11-05 株式会社東芝 誘電体薄膜素子
JPH11346061A (ja) * 1998-06-02 1999-12-14 Hitachi Ltd コンデンサ内蔵回路基板およびその製造方法
JP3841814B1 (ja) * 2005-04-28 2006-11-08 三井金属鉱業株式会社 キャパシタ層形成材及びそのキャパシタ層形成材の製造方法
JP4674606B2 (ja) * 2005-10-18 2011-04-20 株式会社村田製作所 薄膜キャパシタ

Also Published As

Publication number Publication date
JP2007335818A (ja) 2007-12-27

Similar Documents

Publication Publication Date Title
KR100834833B1 (ko) 커패시터, 커패시터 내장 회로기판 및 그들 제조 방법
US6452776B1 (en) Capacitor with defect isolation and bypass
US8451582B2 (en) Capacitors with high energy storage density and low ESR
JP5159142B2 (ja) 半導体装置及びその配線部品
CN102569250B (zh) 高密度电容器及其电极引出方法
CN101320627B (zh) 固体电解电容器
JP5333435B2 (ja) 貫通電極付きキャパシタおよびその製造方法、並びに半導体装置
US10229789B2 (en) Multilayer thin-film capacitor
US20160035493A1 (en) Multilayered structure, capacitor element, and fabrication method of the capacitor element
JP2011228462A (ja) 薄膜キャパシタ
JPWO2009028596A1 (ja) 受動素子内蔵基板、製造方法、及び半導体装置
JP4470013B2 (ja) キャパシタ、チップキャリア型キャパシタ、半導体装置および実装基板
US6613641B1 (en) Production of metal insulator metal (MIM) structures using anodizing process
JP4973023B2 (ja) 薄膜キャパシタ及びその製造方法
JP5263528B2 (ja) キャパシタ構造体及びその製造方法
US20050056939A1 (en) Thin-film capacitor and method of producing the capacitor
CN101770865A (zh) 电容器
JP2004172154A (ja) 高周波キャパシタ
US11978595B2 (en) Capacitor component including through-hole structure to increase capacitance
US20250140483A1 (en) Integrated passive devices with enhanced form factor
JP4510595B2 (ja) 薄膜キャパシタおよびその製造方法
JP5447899B2 (ja) キャパシタ構造体の製造方法
KR101057694B1 (ko) 적층형 엠아이엠 캐패시터
CN103177873A (zh) 贯通孔电容器及其制造方法
KR20220165624A (ko) 적층형 실리콘 캐패시터 및 이의 제조 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120326

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees