JP4973023B2 - Thin film capacitor and manufacturing method thereof - Google Patents
Thin film capacitor and manufacturing method thereof Download PDFInfo
- Publication number
- JP4973023B2 JP4973023B2 JP2006169246A JP2006169246A JP4973023B2 JP 4973023 B2 JP4973023 B2 JP 4973023B2 JP 2006169246 A JP2006169246 A JP 2006169246A JP 2006169246 A JP2006169246 A JP 2006169246A JP 4973023 B2 JP4973023 B2 JP 4973023B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electrode
- lower electrode
- upper electrode
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、薄膜キャパシタ及びその製造方法に関し、特に大面積且つ高容量を有する薄膜キャパシタ及びその製造方法に関する。 The present invention relates to a thin film capacitor and a manufacturing method thereof, and more particularly to a thin film capacitor having a large area and a high capacity and a manufacturing method thereof.
従来、半導体素子を搭載する実装基板にはノイズを防止するため、LSI(Large Scale Integration)周辺に多数のキャパシタを実装している。 Conventionally, a large number of capacitors are mounted around an LSI (Large Scale Integration) in order to prevent noise on a mounting substrate on which a semiconductor element is mounted.
LSIにクロック動作等による急激な負荷iがかかると、電源とLSIとの間の配線に存在する抵抗RとインダクタンスLによって下記数式1に示す電圧降下△Vが生じる。
When an abrupt load i due to a clock operation or the like is applied to the LSI, a voltage drop ΔV shown in the following
ここで、Lの符号が−であるのは、誘導起電力は瞬時に発生した電流を打ち消すように生じるからである。従って、配線のR、L及び負荷変動diが大きいほど、並びに負荷変動時間dtが小さいほど、電圧降下△Vが増加する。 Here, the sign of L is-because the induced electromotive force is generated so as to cancel out the instantaneously generated current. Therefore, the voltage drop ΔV increases as the wiring R, L and the load fluctuation di increase and the load fluctuation time dt decreases.
近時、LSIのクロック周波数は数百MHzを越えるような高速になってきている。デジタル回路におけるパルス波形の立ち上がり時間trが、即ち負荷変動時間dtと等価になる。クロック周波数が大きくなるほど立ち上がり時間trが短くなるため、電圧降下△Vは大きくなる。 Recently, the clock frequency of LSI has become high speed exceeding several hundred MHz. The rise time tr of the pulse waveform in the digital circuit is equivalent to the load fluctuation time dt. As the clock frequency increases, the rise time tr decreases, so the voltage drop ΔV increases.
このような電圧降下を小さくするためには、LSIの電源ライン−グランドライン間に並列にキャパシタを接続することが有効である。このキャパシタを、一般にデカップリングキャパシタと称する。LSIのクロック周波数が大きくなると、負荷変動の際に一時的に降下した電圧を電源から補償するのは時間的に間に合わなくなるため、LSIの近くに接続したデカップリングキャパシタから電荷を供給することによってLSIの電圧降下を補償する。しかしながら、この場合、キャパシタの等価直列抵抗(ESR)、等価直列インダクタンス(ESL)及びキャパシタからLSIまでの配線抵抗Rl、配線インダクタンスLlの影響により上記数式1に示す電圧降下△Vが生じるという問題点がある。
In order to reduce such a voltage drop, it is effective to connect a capacitor in parallel between the power supply line and the ground line of the LSI. This capacitor is generally referred to as a decoupling capacitor. If the clock frequency of the LSI increases, it will not be possible to compensate for the voltage that has temporarily dropped when the load fluctuates from the power supply in time, so by supplying charges from a decoupling capacitor connected near the LSI, To compensate for the voltage drop. However, in this case, the voltage drop ΔV shown in the
更に、回路には上述のESR、ESL、Rl、及びLlが存在するために、ある周波数でLC共振が発生し、これ以上の周波数においてはキャパシタとして有効に機能しなくなるという問題点もある。従って、LSIのクロック周波数が大きくなると、デカップリングキャパシタのLC共振周波数fを高くする必要がある。デカップリングキャパシタのLC共振周波数fは下記数式2で表される。
Further, since the circuit has the above-described ESR, ESL, R l , and L l , there is a problem that LC resonance occurs at a certain frequency and does not function effectively as a capacitor at a higher frequency. . Therefore, when the clock frequency of the LSI is increased, it is necessary to increase the LC resonance frequency f of the decoupling capacitor. The LC resonance frequency f of the decoupling capacitor is expressed by the following
このため、デカップリングキャパシタのLC共振周波数fを高くするためには、Cが小さく且つLが小さいコンデンサをデカップリングキャパシタとして選択する必要がある。デカップリングキャパシタとしては、高周波特性が比較的良い0.1μFか又はそれ以下の容量を有する積層セラミックコンデンサがよく使用されてきた。積層セラミックコンデンサは、電解コンデンサと比較してESRが小さいだけでなく、ESLが小さいという利点があるためである。しかしながら、Cが小さいため、必要な電荷を充電するためには多くのコンデンサを並列に接続する必要がある。しかしながら、並列にコンデンサを接続しても、デカップリングキャパシタのLC共振周波数fは変化せず、コンデンサからLSI間の配線のRl及びLlにより充分な特性が得られない。従来、LSIの電圧降下△Vを補償するためのデカップリングキャパシタとしてよく使用されていた積層セラミックコンデンサを例に取ると、配線のRl及びLlを無視しても、容量C=0.01μF、ESL=0.4nHである。上記数式2より、このコンデンサの共振周波数fは約80MHzにしか満たないことがわかる。
For this reason, in order to increase the LC resonance frequency f of the decoupling capacitor, it is necessary to select a capacitor having a small C and a small L as the decoupling capacitor. As the decoupling capacitor, a multilayer ceramic capacitor having a capacitance of 0.1 μF or less with relatively good high frequency characteristics has been often used. This is because the multilayer ceramic capacitor has an advantage that not only the ESR is small but also the ESL is small compared to the electrolytic capacitor. However, since C is small, it is necessary to connect many capacitors in parallel in order to charge the necessary charge. However, even if a capacitor is connected in parallel, the LC resonance frequency f of the decoupling capacitor does not change, and sufficient characteristics cannot be obtained due to R l and L l of the wiring from the capacitor to the LSI. Taking a multilayer ceramic capacitor, which has been conventionally used as a decoupling capacitor for compensating for a voltage drop ΔV of an LSI, as an example, the capacitance C = 0.01 μF even if the wiring R l and L l are ignored. ESL = 0.4 nH. From the
非特許文献1に記載されているように、コンデンサの誘電体の厚さが小さくなるに従って、ESLも小さくなることが知られている。そこで、半導体素子との短距離接続によりインダクタンスも小さくでき、高周波特性に優れた薄膜キャパシタとしてチップキャリア型キャパシタ(例えば特許文献1)及び基板内蔵キャパシタ(例えば特許文献2及び特許文献3)が研究開発されている。しかしながら、近時のLSIのGHzオーダーに達する高速化に対応できるだけのμFオーダーの高容量キャパシタを形成するためにはLSIの面積と同等か又はそれ以上の面積が必要であり、それだけの大面積キャパシタを薄膜で形成すると、不良発生頻度が高くなるという問題点がある。
As described in
図35(a)は、特許文献4に開示されたキャパシタを内蔵した回路基板を示す模式的上面図、図35(b)は、同じく模式的断面図である。特許文献4に開示された薄膜キャパシタは、フレキシブル基材11上に、下部電極15、ペロブスカイト構造を有する誘電体薄膜18及び上部電極19が順に積層されて構成されている。ここで、下部電極15は、フレキシブル基材11に接する密着電極12と誘電体薄膜18に接する耐酸化電極14と、密着電極12と耐酸化電極14との間に設けられた耐酸化電極14よりも高いヤング率を有する材料からなる高弾性電極13とからなるものである。しかしながら、LSIサイズの大面積キャパシタを形成した場合、成膜工程におけるパーティクル発生等による誘電体膜の欠陥により、ショートが発生する虞があるという問題点がある。
FIG. 35 (a) is a schematic top view showing a circuit board incorporating a capacitor disclosed in
この問題点を解決すべく、特許文献5には、大面積を有するキャパシタを形成し易くするため、陽極酸化膜を誘電体層としたキャパシタが開示されている。図36に、特許文献5に開示されたキャパシタを内蔵した回路基板の模式的断面図を示す。特許文献5に開示されたキャパシタ50は、導電性を有する基板31及び35と、基板31及び35の少なくとも一方の表面上に順に積層された第1の導電層32と、誘電体層33と、第2の導電層34とを有し、基板31、基板35及び第1の導電層32を第1の電極41として使用し、第2の導電層34を第2の電極として使用するものであり、第1の導電層32は、タンタルを含む導電性材料からなり、誘電体層33は、第1の導電層34の一部を酸化することにより形成した酸化タンタルを含む誘電体材料からなるというものである。しかしながら、陽極酸化膜は比誘電率がペロブスカイト構造を有する酸化物薄膜に比べて小さく、特許文献5に開示されたキャパシタは、複数個の誘電体層のうち少なくとも1層を、ペロブスカイト構造を有する酸化物薄膜によって構成したとしても、その容量密度は1.5nF/mm2程度であり、高容量化ができないという問題点がある。
In order to solve this problem,
本発明はかかる問題点に鑑みてなされたものであって、周波数特性に優れた大面積を有するキャパシタを形成する際に、薄膜誘電体にショートが発生しても、薄膜誘電体の上方に位置する陽極酸化可能な導体を陽極酸化処理し、これにより絶縁体である陽極酸化膜を作成してこの陽極酸化膜を誘電体としたキャパシタを形成することにより、ショート不良を修復することができる薄膜キャパシタ及びその製造方法を提供する。 The present invention has been made in view of such problems, and when a capacitor having a large area with excellent frequency characteristics is formed, even if a short circuit occurs in the thin film dielectric, the present invention is positioned above the thin film dielectric. A thin film that can repair short-circuit defects by anodizing a conductor that can be anodized, thereby creating an anodized film as an insulator, and forming a capacitor using the anodized film as a dielectric. A capacitor and a method for manufacturing the same are provided.
本発明に係る薄膜キャパシタは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された第1の上部電極と、この第1の上部電極の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された第2の上部電極と、を有し、前記下部電極を一方の電極とし、前記第1の上部電極、前記導体層及び前記第2の上部電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されていることを特徴とする。 The thin film capacitor according to the present invention includes a lower electrode, a thin film dielectric layer formed on the lower electrode, a first upper electrode formed on the thin film dielectric layer, and the first upper electrode. A conductor layer made of an anodizable conductor formed on the electrode, and a second upper electrode formed on the conductor layer, the lower electrode being one electrode, and the first electrode The upper electrode, the conductor layer, and the second upper electrode are used as the other electrode, and the thin film dielectric layer is used as a dielectric to form a capacitor.
これにより、薄膜誘電体に欠陥が存在し、ショートが発生している場合、薄膜誘電体の上方に位置する陽極酸化可能な導体を陽極酸化処理し、これにより絶縁体である陽極酸化膜を作成し、この陽極酸化膜を誘電体としたキャパシタを形成することにより、ショート不良を修復することができる。また、導体層の上方に上部電極が形成されていることで、ESRを低下させることができ、且つ、LSIの電源ライン又はグランドライン等との接続信頼性を向上させることができる。 As a result, when a defect exists in the thin film dielectric and a short circuit occurs, the anodizable conductor located above the thin film dielectric is anodized, thereby creating an anodic oxide film as an insulator. By forming a capacitor using this anodic oxide film as a dielectric, it is possible to repair a short circuit defect. Further, since the upper electrode is formed above the conductor layer, ESR can be reduced and connection reliability with the power supply line or ground line of the LSI can be improved.
また、本発明に係る他の薄膜キャパシタは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された第1の上部電極と、この第1の上部電極の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された陽極酸化膜と、この陽極酸化膜の上に形成された第2の上部電極と、を有し、前記下部電極、前記薄膜誘電体層、前記第1の上部電極及び前記導体層を一方の電極とし、前記第2の上部電極を他方の電極とし、前記陽極酸化膜を誘電体としてキャパシタが構成されていることを特徴とする。 Another thin film capacitor according to the present invention includes a lower electrode, a thin film dielectric layer formed on the lower electrode, a first upper electrode formed on the thin film dielectric layer, A conductor layer made of an anodizable conductor formed on the first upper electrode, an anodized film formed on the conductor layer, and a second upper part formed on the anodized film An electrode, the lower electrode, the thin film dielectric layer, the first upper electrode and the conductor layer as one electrode, the second upper electrode as the other electrode, and the anodic oxide film A capacitor is formed as a dielectric.
本発明に係る更に他の薄膜キャパシタは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された上部電極と、を有し、前記下部電極を一方の電極とし、前記導体層及び前記上部電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されていることを特徴とする。 Still another thin film capacitor according to the present invention includes a lower electrode, a thin film dielectric layer formed on the lower electrode, and a conductor layer comprising an anodizable conductor formed on the thin film dielectric layer. And an upper electrode formed on the conductor layer, the lower electrode as one electrode, the conductor layer and the upper electrode as the other electrode, and the thin film dielectric layer as a dielectric A capacitor is formed.
本発明に係る更に他の薄膜キャパシタは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された陽極酸化膜と、この陽極酸化膜の上に形成された上部電極と、を有し、前記下部電極、前記薄膜誘電体層及び前記導体層を一方の電極とし、前記上部電極を他方の電極とし、前記陽極酸化膜を誘電体としてキャパシタが構成されていることを特徴とする。 Still another thin film capacitor according to the present invention includes a lower electrode, a thin film dielectric layer formed on the lower electrode, and a conductor layer comprising an anodizable conductor formed on the thin film dielectric layer. And an anodic oxide film formed on the conductor layer, and an upper electrode formed on the anodic oxide film, the lower electrode, the thin film dielectric layer and the conductor layer being one of A capacitor is formed using an electrode, the upper electrode as the other electrode, and the anodic oxide film as a dielectric.
本発明に係る更に他の薄膜キャパシタは、複数個のセルが素子分離膜によって分離された薄膜キャパシタにおいて、前記セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された上部電極と、上部電極の上に形成された陽極酸化可能な導体からなる導体層と、を有し、前記複数個のセルの各導体層は、前記導体層上に形成された接続電極により接続され、各セルにおいて、前記下部電極を一方の電極とし、前記上部電極、前記導体層及び前記接続電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されていることを特徴とする。 Still another thin film capacitor according to the present invention is a thin film capacitor in which a plurality of cells are separated by an element isolation film. The cell includes a lower electrode, a thin film dielectric layer formed on the lower electrode, An upper electrode formed on the thin film dielectric layer, and a conductor layer made of an anodizable conductor formed on the upper electrode, and each conductor layer of the plurality of cells includes Connected by a connection electrode formed on a conductor layer, and in each cell, the lower electrode is one electrode, the upper electrode, the conductor layer and the connection electrode are other electrodes, and the thin film dielectric layer is a dielectric. A capacitor is formed as a body.
本発明に係る更に他の薄膜キャパシタは、複数個のセルが素子分離膜によって分離された薄膜キャパシタにおいて、前記複数個のセルの少なくとも1個の第1セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された上部電極と、各上部電極の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された陽極酸化膜と、を有し、他方の第2セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された上部電極と、この上部電極の上に形成された陽極酸化可能な導体からなる導体層と、を有し、前記第1セルの前記陽極酸化膜上及び前記第2セルの前記導体層上に共通に接続電極が形成されており、前記第1セルは、前記下部電極、前記薄膜誘電体層、前記上部電極及び前記導体層を一方の電極とし、前記接続電極を他方の電極とし、前記陽極酸化膜を誘電体としてキャパシタが構成され、前記第2セルは、前記下部電極を一方の電極とし、前記上部電極、前記導体層及び前記接続電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されており、各セルは前記接続電極により接続されていることを特徴とする。 Still another thin film capacitor according to the present invention is a thin film capacitor in which a plurality of cells are separated by an element isolation film. At least one first cell of the plurality of cells includes a lower electrode and a lower electrode. A thin-film dielectric layer formed thereon, an upper electrode formed on the thin-film dielectric layer, a conductor layer made of an anodizable conductor formed on each upper electrode, and the conductor layer And the other second cell is formed on the lower electrode, the thin film dielectric layer formed on the lower electrode, and the thin film dielectric layer. An upper electrode, and a conductor layer made of an anodizable conductor formed on the upper electrode, on the anodized film of the first cell and on the conductor layer of the second cell. A connection electrode is formed in common, and the first cell A capacitor is configured with the electrode, the thin film dielectric layer, the upper electrode and the conductor layer as one electrode, the connection electrode as the other electrode, and the anodic oxide film as a dielectric, and the second cell has the A capacitor is formed with the lower electrode as one electrode, the upper electrode, the conductor layer and the connection electrode as the other electrode, and the thin film dielectric layer as a dielectric, and each cell is connected by the connection electrode. It is characterized by.
複数個のセルに分割されていることにより、ショートが発生したセルのみの導体層が陽極酸化され、陽極酸化膜が形成されなかったセルは薄膜誘電体の高容量が保たれる。これにより、複数個のセルを並列接続して得られる容量は、全セルが陽極酸化膜を誘電体膜とするセルからなるキャパシタと比較して大きい。 By being divided into a plurality of cells, the conductive layer of only the cell in which the short circuit has occurred is anodized, and the cell in which the anodized film is not formed maintains the high capacity of the thin film dielectric. As a result, the capacity obtained by connecting a plurality of cells in parallel is larger than that of a capacitor composed of cells in which all cells have an anodized film as a dielectric film.
前記複数個のセルは共通の下部電極及び共通の薄膜誘電体を有し、前記上部電極は前記素子分離膜により分離されていてもよい。 The plurality of cells may have a common lower electrode and a common thin film dielectric, and the upper electrode may be separated by the element isolation film.
前記複数個のセルは共通の下部電極を有し、前記薄膜誘電体は前記素子分離膜により分離されていてもよい。 The plurality of cells may have a common lower electrode, and the thin film dielectric may be separated by the element isolation film.
本発明に係る更に他の薄膜キャパシタは、複数個のセルが素子分離膜によって分離された薄膜キャパシタにおいて、前記セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された第1の上部電極と、この第1の上部電極の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された第2の上部電極と、を有し、前記複数個のセルの各第2の上部電極は、前記第2の上部電極上に形成された接続電極により接続され、各セルにおいて、前記下部電極を一方の電極とし、前記第1の上部電極、前記導体層、前記第2の上部電極及び前記接続電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されていることを特徴とする。 Still another thin film capacitor according to the present invention is a thin film capacitor in which a plurality of cells are separated by an element isolation film. The cell includes a lower electrode, a thin film dielectric layer formed on the lower electrode, A first upper electrode formed on the thin film dielectric layer, a conductor layer made of an anodizable conductor formed on the first upper electrode, and formed on the conductor layer A second upper electrode, wherein each second upper electrode of the plurality of cells is connected by a connection electrode formed on the second upper electrode, and in each cell, the lower electrode is connected to the second upper electrode. A capacitor is configured with one electrode, the first upper electrode, the conductor layer, the second upper electrode, and the connection electrode as the other electrode, and the thin film dielectric layer as a dielectric. And
本発明に係る更に他の薄膜キャパシタは、複数個のセルが素子分離膜によって分離された薄膜キャパシタにおいて、前記複数個のセルの少なくとも1個の第1セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された第1の上部電極と、この第1の上部電極の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された陽極酸化膜と、この陽極酸化膜の上に形成された第2の上部電極と、を有し、他方の第2セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された第1の上部電極と、この第1の上部電極の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された第2の上部電極と、を有し、前記第1セルの前記第2の上部電極及び前記第2セルの前記第2の上部電極上に共通に接続電極が形成されており、前記第1セルは、前記下部電極、前記薄膜誘電体層、前記第1の上部電極及び前記導体層を一方の電極とし、前記第2の上部電極及び前記接続電極を他方の電極とし、前記陽極酸化膜を誘電体としてキャパシタが構成され、前記第2セルは、前記下部電極を一方の電極とし、前記第1の上部電極、前記導体層、前記第2の上部電極及び前記接続電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されており、各セルは前記接続電極により接続されていることを特徴とする。 Still another thin film capacitor according to the present invention is a thin film capacitor in which a plurality of cells are separated by an element isolation film. At least one first cell of the plurality of cells includes a lower electrode and a lower electrode. A conductor layer comprising a thin film dielectric layer formed thereon, a first upper electrode formed on the thin film dielectric layer, and an anodizable conductor formed on the first upper electrode And an anodic oxide film formed on the conductor layer, and a second upper electrode formed on the anodic oxide film. The other second cell has a lower electrode and a lower electrode. A thin film dielectric layer formed on the electrode, a first upper electrode formed on the thin film dielectric layer, and an anodizable conductor formed on the first upper electrode A conductor layer and a second upper electrode formed on the conductor layer; A connection electrode is formed in common on the second upper electrode of the first cell and the second upper electrode of the second cell, and the first cell includes the lower electrode and the thin film dielectric layer. A capacitor is formed by using the first upper electrode and the conductor layer as one electrode, the second upper electrode and the connection electrode as the other electrode, and the anodic oxide film as a dielectric, and the second cell. The capacitor is configured with the lower electrode as one electrode, the first upper electrode, the conductor layer, the second upper electrode and the connection electrode as the other electrode, and the thin film dielectric layer as a dielectric. Each cell is connected by the connection electrode.
前記複数個のセルは共通の下部電極及び共通の薄膜誘電体を有し、前記第1の上部電極は前記素子分離膜により分離されていてもよい。 The plurality of cells may have a common lower electrode and a common thin film dielectric, and the first upper electrode may be separated by the element isolation film.
前記複数個のセルは共通の下部電極を有し、前記薄膜誘電体は前記素子分離膜により分離されていてもよい。 The plurality of cells may have a common lower electrode, and the thin film dielectric may be separated by the element isolation film.
本発明に係る更に他の薄膜キャパシタは、複数個のセルが素子分離膜によって分離された薄膜キャパシタにおいて、前記セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された陽極酸化可能な導体からなる導体層と、を有し、前記複数個のセルの各導体層は、前記導体層上に形成された接続電極により接続され、各セルにおいて、前記下部電極を一方の電極とし、前記導体層及及び前記接続電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されていることを特徴とする。 Still another thin film capacitor according to the present invention is a thin film capacitor in which a plurality of cells are separated by an element isolation film. The cell includes a lower electrode, a thin film dielectric layer formed on the lower electrode, A conductor layer made of an anodizable conductor formed on the thin film dielectric layer, and each conductor layer of the plurality of cells is connected by a connection electrode formed on the conductor layer. In each cell, the lower electrode is used as one electrode, the conductor layer and the connection electrode are used as the other electrode, and the capacitor is formed using the thin film dielectric layer as a dielectric.
本発明に係る更に他の薄膜キャパシタは、複数個のセルが素子分離膜によって分離された薄膜キャパシタにおいて、前記複数個のセルの少なくとも1個の第1セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された陽極酸化膜と、を有し、他方の第2セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された陽極酸化可能な導体からなる導体層と、を有し、前記第1セルの前記陽極酸化膜上及び前記第2セルの前記導体層上に共通に接続電極が形成されており、前記第1セルは、前記下部電極、前記薄膜誘電体層及び前記導体層を一方の電極とし、前記接続電極を他方の電極とし、前記陽極酸化膜を誘電体としてキャパシタが構成され、前記第2セルは、前記下部電極を一方の電極とし、前記導体層及び前記接続電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されており、各セルは前記接続電極により接続されていることを特徴とする。 Still another thin film capacitor according to the present invention is a thin film capacitor in which a plurality of cells are separated by an element isolation film. At least one first cell of the plurality of cells includes a lower electrode and a lower electrode. A thin film dielectric layer formed thereon, a conductor layer made of an anodizable conductor formed on the thin film dielectric layer, and an anodized film formed on the conductor layer; The other second cell includes a lower electrode, a thin film dielectric layer formed on the lower electrode, and a conductor layer made of an anodizable conductor formed on the thin film dielectric layer. A connection electrode is formed in common on the anodic oxide film of the first cell and the conductor layer of the second cell, the first cell comprising the lower electrode, the thin film dielectric layer, and The conductor layer is one electrode and the connection electrode is the other electrode. And the second cell has the lower electrode as one electrode, the conductor layer and the connection electrode as the other electrode, and the thin film dielectric layer as a dielectric. A capacitor is formed as a body, and each cell is connected by the connection electrode.
前記複数個のセルは共通の下部電極及び共通の薄膜誘電体を有し、前記導体層は前記素子分離膜により分離されていてもよい。 The plurality of cells may have a common lower electrode and a common thin film dielectric, and the conductor layer may be separated by the element isolation film.
前記複数個のセルは共通の下部電極を有し、前記薄膜誘電体は前記素子分離膜により分離されていてもよい。 The plurality of cells may have a common lower electrode, and the thin film dielectric may be separated by the element isolation film.
本発明に係る更に他の薄膜キャパシタは、複数個のセルが素子分離膜によって分離された薄膜キャパシタにおいて、前記セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された上部電極と、を有し、前記複数個のセルの各上部電極は、前記上部電極上に形成された接続電極により接続され、各セルにおいて、前記下部電極を一方の電極とし、前記導体層、前記上部電極及び前記接続電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されていることを特徴とする。 Still another thin film capacitor according to the present invention is a thin film capacitor in which a plurality of cells are separated by an element isolation film. The cell includes a lower electrode, a thin film dielectric layer formed on the lower electrode, A conductor layer made of an anodizable conductor formed on the thin-film dielectric layer, and an upper electrode formed on the conductor layer, and each upper electrode of the plurality of cells includes: Connected by a connection electrode formed on the upper electrode, and in each cell, the lower electrode is one electrode, the conductor layer, the upper electrode and the connection electrode are the other electrodes, and the thin film dielectric layer is A capacitor is formed as a dielectric.
本発明に係る更に他の薄膜キャパシタは、複数個のセルが素子分離膜によって分離された薄膜キャパシタにおいて、前記複数個のセルの少なくとも1個の第1セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された陽極酸化膜と、この陽極酸化膜の上に形成された上部電極と、を有し、他方の第2セルは、下部電極と、この下部電極の上に形成された薄膜誘電体層と、この薄膜誘電体層の上に形成された陽極酸化可能な導体からなる導体層と、この導体層の上に形成された上部電極と、を有し、前記第1セルの前記上部電極上及び前記第2セルの前記上部電極上に共通に接続電極が形成されており、前記第1セルは、前記下部電極、前記薄膜誘電体層及び導体層を一方の電極とし、前記上部電極及び前記接続電極を他方の電極とし、前記陽極酸化膜を誘電体としてキャパシタが構成され、前記第2セルは、前記下部電極を一方の電極とし、前記導体層、前記上部電極及び前記接続電極を他方の電極とし、前記薄膜誘電体層を誘電体としてキャパシタが構成されており、各セルは前記接続電極により接続されていることを特徴とする。 Still another thin film capacitor according to the present invention is a thin film capacitor in which a plurality of cells are separated by an element isolation film. At least one first cell of the plurality of cells includes a lower electrode and a lower electrode. A thin-film dielectric layer formed thereon, a conductor layer made of an anodizable conductor formed on the thin-film dielectric layer, an anodized film formed on the conductor layer, and the anodized film; An upper electrode formed on the film, and the other second cell is formed on the lower electrode, a thin film dielectric layer formed on the lower electrode, and on the thin film dielectric layer A conductor layer made of an anodizable conductor and an upper electrode formed on the conductor layer, on the upper electrode of the first cell and on the upper electrode of the second cell. A connection electrode is formed in common, and the first cell A capacitor is configured with the partial electrode, the thin film dielectric layer and the conductor layer as one electrode, the upper electrode and the connection electrode as the other electrode, and the anodic oxide film as a dielectric, and the second cell has the A capacitor is configured with the lower electrode as one electrode, the conductor layer, the upper electrode and the connection electrode as the other electrode, and the thin film dielectric layer as a dielectric, and each cell is connected by the connection electrode. It is characterized by.
前記複数個のセルは共通の下部電極及び共通の薄膜誘電体を有し、前記導体層は前記素子分離膜により分離されていてもよい。 The plurality of cells may have a common lower electrode and a common thin film dielectric, and the conductor layer may be separated by the element isolation film.
前記複数個のセルは共通の下部電極を有し、前記薄膜誘電体は前記素子分離膜により分離されていてもよい。 The plurality of cells may have a common lower electrode, and the thin film dielectric may be separated by the element isolation film.
前記陽極酸化可能な導体は、4族又は5族金属の窒化物からなることが好ましい。
The anodizable conductor is preferably made of a nitride of a
本発明に係る薄膜キャパシタの製造方法は、下部電極を成膜する工程と、前記下部電極の上に薄膜誘電体層を成膜する工程と、前記薄膜誘電体層の上に第1の上部電極を成膜する工程と、前記第1の上部電極の上に陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、その後、第2の上部電極を成膜する工程と、を有することを特徴とする。 The method of manufacturing a thin film capacitor according to the present invention includes a step of forming a lower electrode, a step of forming a thin film dielectric layer on the lower electrode, and a first upper electrode on the thin film dielectric layer. Forming a conductive layer made of an anodizable conductor on the first upper electrode, performing an anodizing process using the lower electrode as an anode, and thereafter And a step of forming a film of the upper electrode.
これにより、薄膜誘電体層に欠陥が存在し、ショートが発生している場合、薄膜誘電体層の上方に位置する陽極酸化可能な導体を陽極酸化処理し、これにより絶縁体である陽極酸化膜を作成し、この陽極酸化膜を誘電体としたキャパシタを形成することにより、ショート不良を修復することができる。 As a result, when there is a defect in the thin film dielectric layer and a short circuit occurs, the anodizable conductor located above the thin film dielectric layer is anodized, thereby an anodized film that is an insulator. And forming a capacitor using this anodic oxide film as a dielectric can repair the short-circuit defect.
本発明に係る他の薄膜キャパシタの製造方法は、下部電極を成膜する工程と、前記下部電極の上に薄膜誘電体層を成膜する工程と、前記薄膜誘電体層の上に陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、その後、上部電極を成膜する工程と、を有することを特徴とする。 In another thin film capacitor manufacturing method according to the present invention, a step of forming a lower electrode, a step of forming a thin film dielectric layer on the lower electrode, and anodization on the thin film dielectric layer are possible. And a step of performing an anodic oxidation process using the lower electrode as an anode, and then a step of forming an upper electrode.
本発明に係る更に他の薄膜キャパシタの製造方法は、下部電極を成膜する工程と、前記下部電極の上に薄膜誘電体層を成膜する工程と、前記薄膜誘電体層の上に複数個に分割して上部電極を成膜する工程と、前記各上部電極の上に陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、上部電極及び導体層との間に素子分離膜を設けて複数個のセルに分離する工程と、全面に接続電極を成膜する工程と、を有することを特徴とする。 Still another thin film capacitor manufacturing method according to the present invention includes a step of forming a lower electrode, a step of forming a thin film dielectric layer on the lower electrode, and a plurality of methods on the thin film dielectric layer. A step of forming an upper electrode by dividing the upper electrode, a step of forming a conductor layer made of an anodizable conductor on each of the upper electrodes, and an anodizing process using the lower electrode as an anode, And a step of providing an element isolation film between the upper electrode and the conductor layer to separate it into a plurality of cells, and a step of forming a connection electrode over the entire surface.
本発明に係る更に他の薄膜キャパシタの製造方法は、下部電極を成膜する工程と、前記下部電極の上に複数個に分割して薄膜誘電体層を成膜する工程と、前記各薄膜誘電体層の上に上部電極を成膜する工程と、前記上部電極の上に陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、薄膜誘電体層、上部電極及び導体層との間に素子分離膜を設けて複数個のセルに分離する工程と、全面に接続電極を成膜する工程と、を有することを特徴とする。 Still another thin film capacitor manufacturing method according to the present invention includes a step of forming a lower electrode, a step of forming a thin film dielectric layer by dividing the lower electrode into a plurality of portions, and forming each of the thin film dielectrics. Forming an upper electrode on the body layer, forming a conductor layer made of an anodizable conductor on the upper electrode, and performing an anodizing process using the lower electrode as an anode; And a step of providing an element isolation film between the thin film dielectric layer, the upper electrode and the conductor layer to separate it into a plurality of cells, and a step of forming a connection electrode on the entire surface.
本発明に係る更に他の薄膜キャパシタの製造方法は、下部電極を成膜する工程と、前記下部電極の上に薄膜誘電体層を成膜する工程と、前記薄膜誘電体層の上に複数個に分割して第1の上部電極を成膜する工程と、前記各第1の上部電極の上に陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、前記陽極酸化処理を行った導体層の上に第2の上部電極を成膜する工程と、第1の上部電極、導体層及び第2の上部電極との間に素子分離膜を設けて複数個のセルに分離する工程と、全面に接続電極を成膜する工程と、を有することを特徴とする。 Still another thin film capacitor manufacturing method according to the present invention includes a step of forming a lower electrode, a step of forming a thin film dielectric layer on the lower electrode, and a plurality of methods on the thin film dielectric layer. Forming a first upper electrode by dividing the film, forming a conductor layer made of an anodizable conductor on each of the first upper electrodes, and an anode having the lower electrode as an anode An element between the step of performing the oxidation treatment, the step of forming the second upper electrode on the conductor layer that has been subjected to the anodization treatment, and the first upper electrode, the conductor layer, and the second upper electrode The method includes a step of providing a separation film to separate the plurality of cells, and a step of forming a connection electrode over the entire surface.
本発明に係る更に他の薄膜キャパシタの製造方法は、下部電極を成膜する工程と、前記下部電極の上に複数個に分割して薄膜誘電体層を成膜する工程と、前記各薄膜誘電体層の上に第1の上部電極を成膜する工程と、前記第1の上部電極の上に陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、前記陽極酸化処理を行った導体層の上に第2の上部電極を成膜する工程と、薄膜誘電体層、第1の上部電極、導体層及び第2の上部電極との間に素子分離膜を設けて複数個のセルに分離する工程と、全面に接続電極を成膜する工程と、を有することを特徴とする。 Still another thin film capacitor manufacturing method according to the present invention includes a step of forming a lower electrode, a step of forming a thin film dielectric layer by dividing the lower electrode into a plurality of portions, and forming each of the thin film dielectrics. Forming a first upper electrode on the body layer; forming a conductor layer made of an anodizable conductor on the first upper electrode; and an anode having the lower electrode as an anode A step of oxidizing, a step of forming a second upper electrode on the anodized conductor layer, a thin film dielectric layer, a first upper electrode, a conductor layer, and a second upper electrode And a step of separating an element isolation film into a plurality of cells and a step of forming a connection electrode over the entire surface.
本発明に係る更に他の薄膜キャパシタの製造方法は、下部電極を成膜する工程と、前記下部電極の上に薄膜誘電体層を成膜する工程と、前記薄膜誘電体層の上に複数個に分割して陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、各導体層の間に素子分離膜を設けて複数個のセルに分離する工程と、全面に接続電極を成膜する工程と、を有することを特徴とする。 Still another thin film capacitor manufacturing method according to the present invention includes a step of forming a lower electrode, a step of forming a thin film dielectric layer on the lower electrode, and a plurality of methods on the thin film dielectric layer. A step of forming a conductor layer made of a conductor that can be anodized by dividing into a plurality of steps, a step of performing an anodization process using the lower electrode as an anode, and providing an element isolation film between the conductor layers. The method includes a step of separating into cells and a step of forming a connection electrode over the entire surface.
本発明に係る更に他の薄膜キャパシタの製造方法は、下部電極を成膜する工程と、前記下部電極の上に複数個に分割して薄膜誘電体層を成膜する工程と、前記各薄膜誘電体層の上に陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、薄膜誘電体層及び導体層との間に素子分離膜を設けて複数個のセルに分離する工程と、全面に接続電極を成膜する工程と、を有することを特徴とする。 Still another thin film capacitor manufacturing method according to the present invention includes a step of forming a lower electrode, a step of forming a thin film dielectric layer by dividing the lower electrode into a plurality of portions, and forming each of the thin film dielectrics. An element isolation film formed between the thin film dielectric layer and the conductor layer; a step of forming a conductor layer made of an anodizable conductor on the body layer; a step of anodizing with the lower electrode as an anode; And a step of separating the substrate into a plurality of cells and a step of forming a connection electrode over the entire surface.
本発明に係る更に他の薄膜キャパシタの製造方法は、下部電極を成膜する工程と、前記下部電極の上に薄膜誘電体層を成膜する工程と、前記薄膜誘電体層の上に複数個に分割して陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、前記陽極酸化処理を行った導体層の上に上部電極を成膜する工程と、導体層及び上部電極との間に素子分離膜を設けて複数個のセルに分離する工程と、全面に接続電極を成膜する工程と、を有することを特徴とする。 Still another thin film capacitor manufacturing method according to the present invention includes a step of forming a lower electrode, a step of forming a thin film dielectric layer on the lower electrode, and a plurality of methods on the thin film dielectric layer. A step of forming a conductor layer made of a conductor that can be anodized by dividing into a step, a step of anodizing using the lower electrode as an anode, and an upper electrode on the anodized conductor layer The method includes a step of forming a film, a step of providing an element isolation film between the conductor layer and the upper electrode to separate it into a plurality of cells, and a step of forming a connection electrode on the entire surface.
本発明に係る更に他の薄膜キャパシタの製造方法は、下部電極を成膜する工程と、前記下部電極の上に複数個に分割して薄膜誘電体層を成膜する工程と、前記各薄膜誘電体層の上に陽極酸化可能な導体からなる導体層を成膜する工程と、前記下部電極を陽極とする陽極酸化処理を行う工程と、前記陽極酸化処理を行った導体層の上に上部電極を成膜する工程と、薄膜誘電体層、導体層及び上部電極との間に素子分離膜を設けて複数個のセルに分離する工程と、全面に接続電極を成膜する工程と、を有することを特徴とする。 Still another thin film capacitor manufacturing method according to the present invention includes a step of forming a lower electrode, a step of forming a thin film dielectric layer by dividing the lower electrode into a plurality of portions, and forming each of the thin film dielectrics. Forming a conductor layer made of an anodizable conductor on the body layer; performing an anodizing process using the lower electrode as an anode; and an upper electrode on the anodized conductor layer A step of providing an element isolation film between the thin-film dielectric layer, the conductor layer, and the upper electrode to separate it into a plurality of cells, and a step of forming a connection electrode on the entire surface. It is characterized by that.
本発明によれば、薄膜誘電体に欠陥が存在し、ショートが発生している場合、薄膜誘電体の上方に位置する陽極酸化可能な導体を陽極酸化処理し、これにより絶縁体である陽極酸化膜を作成し、この陽極酸化膜を誘電体としたキャパシタを形成することにより、ショート不良を修復することができる。 According to the present invention, when a defect exists in the thin film dielectric and a short circuit occurs, the anodizable conductor located above the thin film dielectric is anodized, thereby anodizing as an insulator. By forming a film and forming a capacitor using the anodic oxide film as a dielectric, it is possible to repair a short circuit defect.
更に、キャパシタを複数個のセルに分割することにより、ショートが発生したセルの導電体層のみが陽極酸化され、陽極酸化膜が形成されなかったセルは薄膜誘電体膜の高容量が保たれ、この複数個のセルを並列接続して得られる容量は、全セルが陽極酸化膜を誘電体膜とするセルからなるキャパシタと比較して大きい。 Furthermore, by dividing the capacitor into a plurality of cells, only the conductor layer of the cell in which the short circuit occurred is anodized, and the cell in which the anodized film is not formed maintains the high capacity of the thin film dielectric film, The capacity obtained by connecting the plurality of cells in parallel is larger than that of a capacitor in which all cells are made of cells having an anodized film as a dielectric film.
次に、本発明の実施形態について、添付の図面を参照して具体的に説明する。先ず、本発明の第1実施形態について説明する。図1(a)及び(b)は、本実施形態に係る薄膜キャパシタの模式的断面図、図2(a)及び(b)は、本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図3(a)乃至(c)は、薄膜誘電体2がショートしているときの本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。
Next, embodiments of the present invention will be specifically described with reference to the accompanying drawings. First, a first embodiment of the present invention will be described. 1A and 1B are schematic cross-sectional views of a thin film capacitor according to the present embodiment, and FIGS. 2A and 2B show a method for manufacturing the thin film capacitor according to the present embodiment step by step. 3A to 3C are schematic cross-sectional views showing stepwise the method for manufacturing the thin film capacitor according to the present embodiment when the
本実施形態に係る薄膜キャパシタは、図1(a)に示すように、ベース基板(図示せず)の表面上に下部電極1が形成され、この下部電極1の表面上に下部電極1よりも面積が小さい薄膜誘電体2が形成され、この薄膜誘電体2の表面上に薄膜誘電体2よりも面積が小さい第1の上部電極3が形成され、この第1の上部電極3の表面上に第1の上部電極3よりも面積が小さく陽極酸化が可能な導体層4が形成され、更に、この導体層4の表面上に第2の上部電極5が形成されている。これにより、図1(a)に示すように、下部電極1を一方の電極とし、第1の上部電極3、導体層4及び第2の上部電極5を他方の電極とし、薄膜誘電体2を誘電体とした本実施形態に係る薄膜キャパシタが構成されている。
In the thin film capacitor according to this embodiment, as shown in FIG. 1A, a
また、本実施形態に係る薄膜キャパシタは、製造過程において薄膜誘電体2がショートしている場合、図1(b)に示すように、ベース基板(図示せず)の表面上に下部電極1が形成され、この下部電極1の表面上に下部電極1よりも面積が小さい薄膜誘電体2aが形成され、この薄膜誘電体2aの表面上に薄膜誘電体2aよりも面積が小さい第1の上部電極3が形成され、この第1の上部電極3の表面上に第1の上部電極3よりも面積が小さく陽極酸化が可能な導体層4が形成され、この導体層4の表面の一部が陽極酸化されて陽極酸化膜6となり、更に、この陽極酸化膜6の表面上に第2の上部電極5が形成されている。これにより、図1(b)に示すように、下部電極1、ショートした薄膜誘電体2a、第1の上部電極3及び導体層4を一方の電極とし、第2の上部電極5を他方の電極とし、陽極酸化膜6を誘電体とした本実施形態に係る薄膜キャパシタが構成されている。
In the thin film capacitor according to the present embodiment, when the
ベース基板(図示せず)としては、表面の平滑度が高い基板を使用することが望ましく、Si又はGaAs等の半導体基板若しくはガラス、サファイア、セラミックス又は樹脂等の絶縁体基板が好適に使用される。Si又はGaAs等の半導体基板を使用する場合は、その基板表面に絶縁層を形成することが望ましい。また、ベース基板(図示せず)のサイズは限定されないが、インターポーザ型キャパシタ又は基板内蔵用キャパシタとして使用することを考慮すると、その厚さは300μm以下であることが望ましく、50μm前後の厚さであれば、なお望ましい。 As the base substrate (not shown), it is desirable to use a substrate having a high surface smoothness, and a semiconductor substrate such as Si or GaAs or an insulating substrate such as glass, sapphire, ceramics or resin is preferably used. . When a semiconductor substrate such as Si or GaAs is used, it is desirable to form an insulating layer on the surface of the substrate. Further, the size of the base substrate (not shown) is not limited, but considering that it is used as an interposer type capacitor or a substrate built-in capacitor, the thickness is desirably 300 μm or less, and the thickness is approximately 50 μm. If so, it is still desirable.
下部電極層1としては、その材質は限定されないが、ベース基板(図示せず)との密着性に優れ、薄膜誘電体2への拡散が少ない金属又は合金が望ましく、例えば、ベース基板(図示せず)側からTi、Cr、Ta又はMo等の活性金属、Pt、Ru、TiN又はAu等の高バリア性金属の順で成膜されたものが好適である。
The material of the
薄膜誘電体2としては、その材質は限定されないが、高誘電率を有するペロブスカイト構造を有する化合物を使用することが好ましい。ペロブスカイト構造を有する化合物としては、SrTiO3、SrTiO3のSrの一部をBaに置換した(Sr,Ba)TiO3、PbTiO3又はBaTiO3を骨格としてPb、Baサイト(Aサイト)の一部をSr、Ca又はLa等で置換することによってAサイトの平均原子価を2価にするか又はTi(Bサイト)の一部をMg、W、Nb、Zr、Ni又はZn等で置換してBサイトの平均原子価を4価にした複合ペロブスカイト化合物が望ましい。薄膜誘電体2の製造方法は限定されないが、例えば、スパッタ、CVD又はゾルゲル法によって作成することができる。
The material of the
第1の上部電極3としては、その材質は限定されないが、薄膜誘電体2への拡散が少ないものが望ましく、例えばPt、Ru、TiN又はAu等が好適に使用される。
The material of the first
導体層4としては、陽極酸化が可能な導電体を使用する。例えば、導体層4として、陽極酸化により絶縁性の高い膜が得られるZr、Nb、Hf、Ta又はAl等が好適であるが、薄膜誘電体2へのバリア性を考慮すると、窒化ジルコニウム、窒化ニオブ、窒化ハフニウム又は窒化タンタル等の4族又は5族金属の窒化物がより好適である。
As the
また、第2の上部電極5の材質も同様に限定はされないが、例えばPt、Ru、TiN又はAu等が好適に使用され、導体層4との界面に、Ti、Cr、Mo又はTa等の密着層を設けてもよい。
Further, the material of the second
次に、上述の如く構成された本実施形態に係る薄膜キャパシタの動作について説明する。本実施形態に係る薄膜キャパシタを、LSIの電源ライン(図示せず)−グランドライン(図示せず)に並列に接続しているとする。通常状態では、下部電極1及び上部電極3には電荷が蓄えられる。そして、例えば、LSI(図示せず)の負荷が急激に増加した場合、電源回路(図示せず)は、LSIに供給する電流を負荷の増加に合わせて増加する。しかしながら、電源回路(図示せず)として採用されることが多いスイッチング電源の制御サイクルは通常数μs乃至数百μsであるため、電源回路(図示せず)だけではこの急激な負荷の増加に追従できない。スイッチング電源が急激な負荷の増加に追従できていない間、薄膜キャパシタは、これまで蓄電していた電荷を放電し、これによって電流を流し、LSIの電圧降下を補償する。
Next, the operation of the thin film capacitor according to this embodiment configured as described above will be described. It is assumed that the thin film capacitor according to the present embodiment is connected in parallel to an LSI power supply line (not shown) -ground line (not shown). In the normal state, charges are stored in the
次に、本実施形態に係る薄膜キャパシタの製造方法について説明する。 Next, a method for manufacturing the thin film capacitor according to the present embodiment will be described.
図2(a)に示すように、先ず、表面に絶縁層が形成されたベース基板(図示せず)の表面上に下部電極1を形成する。例えば、ベース基板(図示せず)として、表面に200nmの厚さで熱酸化膜が形成されたシリコンウエハを使用することができ、シリコンウエハ側からTi、Ruの順でDCマグネトロンスパッタにより下部電極1を成膜することができる。下部電極1は一辺20mmの正方形とすることができ、また、Ti及びRuの膜厚は、共に50nmとすることができる。
As shown in FIG. 2A, first, the
次に、下部電極1の表面上に薄膜誘電体2を形成する。例えば、下部電極1の表面上に、薄膜誘電体2としてMnを5%添加したSrTiO3(STO)をRFスパッタにより、400℃で100nmの厚さで成膜することができる。次に、薄膜誘電体2の表面上に第1の上部電極3を形成する。例えば、薄膜誘電体2の表面上に、第1の上部電極3としてTiNを、Tiをターゲットとした反応性スパッタで100nmの厚さで形成することができる。次に、第1の上部電極3の表面上に導体層4を形成する(ステップ1)。例えば、第1の上部電極3の表面上に、導体層4として、窒化タンタルを、Taをターゲットとし、プロセスガスに窒素を利用したDCマグネトロンスパッタにより、室温で300nmの厚さで成膜することができる。
Next, a
次に、下部電極1を陽極とし、陽極酸化を行う。例えば、陽極酸化は、酒石酸及びエチレングリコールの混合溶液を使用して行うことができる。薄膜誘電体2に欠陥がない場合、下部電極1を陽極として陽極酸化を行っても導体層4には電流が流れないため、導体層4は酸化されず、陽極酸化膜は形成されない。
Next, anodic oxidation is performed using the
次に、図2(b)に示すように、導体層4の表面上に第2の上部電極5を形成する(ステップ2)。例えば、第2の上部電極5としてTiNを、Tiをターゲットとした反応性スパッタで100nmの厚さで形成することができる。これにより、下部電極1を一方の電極とし、第1の上部電極3、導体層4及び第2の上部電極5を他方の電極とし、薄膜誘電体2を誘電体とした本実施形態に係る薄膜キャパシタが得られる。
Next, as shown in FIG. 2B, a second
また、図3(a)に示すように、上述の製造方法のステップ1において、薄膜誘電体2に欠陥が存在し、ショートが発生している場合(ステップ1)、下部電極1を陽極として陽極酸化を行ったとき、薄膜誘電体2aの上方に位置する導体層4の表面が陽極酸化され、これにより図3(b)に示すように、絶縁体である陽極酸化膜6が形成される(ステップ2)。
Further, as shown in FIG. 3A, in
次に、図3(c)に示すように、この陽極酸化膜6の表面上に第2の上部電極5を形成する(ステップ3)。これにより、下部電極1、ショートした薄膜誘電体2a、第1の上部電極3及び導体層4を一方の電極とし、第2の上部電極5を他方の電極とし、陽極酸化膜6を誘電体とした本実施形態に係る薄膜キャパシタが得られる。この陽極酸化膜6を誘電体膜とする薄膜キャパシタは、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる。
Next, as shown in FIG. 3C, the second
本実施形態に係る薄膜キャパシタは、薄膜誘電体2に欠陥がない場合には、下部電極1を陽極として陽極酸化を行っても導体層4には電流が流れないため陽極酸化膜は形成されず、薄膜誘電体2の高容量を保持することができる。また、図1(a)及び(b)に示すように、導体層4の表裏面に垂直な方向の投影面下には、常に第1の上部電極3、薄膜誘電体2及び下部電極1が存在しており、第1の上部電極3の表裏面に垂直な方向の投影面下には、常に薄膜誘電体2及び下部電極1が存在しており、薄膜誘電体2の表裏面に垂直な方向の投影面下には、常に下部電極1が存在していることにより、薄膜誘電体2に欠陥が存在し、ショートが発生している場合、下部電極1を陽極として、ショートした薄膜誘電体2aの上方に位置する陽極酸化可能な導体層4を陽極酸化処理することにより絶縁体である陽極酸化膜6が形成され、図1(b)に示すように、この陽極酸化膜6を誘電体としたキャパシタが形成される。これにより、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる。
In the thin film capacitor according to the present embodiment, when there is no defect in the
また、本実施形態に係る薄膜キャパシタは、導体層4の表面上に第2の上部電極5が形成されていることで、ESRを低下させることができ、且つ、LSIの電源ライン(図示せず)又はグランドライン(図示せず)等との接続信頼性を向上させることができる。
In the thin film capacitor according to the present embodiment, since the second
次に、本発明の第2実施形態について説明する。図4(a)及び(b)は、本実施形態に係る薄膜キャパシタの模式的断面図、図5(a)及び(b)は、本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図6(a)乃至(c)は、薄膜誘電体2がショートしているときの本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。図4乃至6において、図1乃至3と同一構成物には同一符号を付して、その詳細な説明は省略する。
Next, a second embodiment of the present invention will be described. 4A and 4B are schematic cross-sectional views of the thin film capacitor according to the present embodiment, and FIGS. 5A and 5B show the method for manufacturing the thin film capacitor according to the present embodiment step by step. 6A to 6C are schematic cross-sectional views showing stepwise the method for manufacturing the thin film capacitor according to the present embodiment when the
本実施形態に係る薄膜キャパシタは、図4(a)に示すように、ベース基板(図示せず)の表面上に下部電極1が形成され、この下部電極1の表面上に下部電極1よりも面積が小さい薄膜誘電体2が形成され、この薄膜誘電体2の表面上に薄膜誘電体2よりも面積が小さく陽極酸化が可能な導体層4が形成され、更に、この導体層4の表面上に導体層4よりも面積が小さい上部電極9が形成されている。これにより、図4(a)に示すように、下部電極1を一方の電極とし、導体層4及び上部電極9を他方の電極とし、薄膜誘電体2を誘電体とした本実施形態に係る薄膜キャパシタが構成されている。
In the thin film capacitor according to this embodiment, as shown in FIG. 4A, a
また、本実施形態に係る薄膜キャパシタは、製造過程において薄膜誘電体2がショートしている場合、図4(b)に示すように、ベース基板(図示せず)の表面上に下部電極1が形成され、この下部電極1の表面上に下部電極1よりも面積が小さい薄膜誘電体2aが形成され、この薄膜誘電体2aの表面上に薄膜誘電体2aよりも面積が小さく陽極酸化が可能な導体層4が形成され、この導体層4の表面の一部が陽極酸化されて陽極酸化膜6となり、更に、この陽極酸化膜6の表面上に上部電極9が形成されている。これにより、図4(b)に示すように、下部電極1、ショートした薄膜誘電体2a及び導体層4を一方の電極とし、上部電極9を他方の電極とし、陽極酸化膜6を誘電体とした本実施形態に係る薄膜キャパシタが構成されている。
In the thin film capacitor according to the present embodiment, when the
上部電極9としては、その材質は限定されないが、薄膜誘電体2への拡散が少ないものが望ましく、例えばPt、Ru、TiN又はAu等が好適に使用される。
The material of the
本実施形態に係る薄膜キャパシタの動作は、上述の第1実施形態に係る薄膜キャパシタの動作と同様である。 The operation of the thin film capacitor according to the present embodiment is the same as the operation of the thin film capacitor according to the first embodiment described above.
次に、本実施形態に係る薄膜キャパシタの製造方法について説明する。 Next, a method for manufacturing the thin film capacitor according to the present embodiment will be described.
図5(a)に示すように、先ず、表面に絶縁層が形成されたベース基板(図示せず)の表面上に下部電極1を形成する。次に、下部電極1の表面上に薄膜誘電体2を形成する。次に、薄膜誘電体2の表面上に導体層4を形成する(ステップ1)。
As shown in FIG. 5A, first, the
次に、下部電極1を陽極とし、陽極酸化を行う。薄膜誘電体2に欠陥がない場合、下部電極1を陽極として陽極酸化を行っても導体層4には電流が流れないため、導体層4は酸化されず、陽極酸化膜は形成されない。次に、図5(b)に示すように、導体層4の表面上に上部電極9を形成する(ステップ2)。これにより、本実施形態に係る薄膜キャパシタが得られる。
Next, anodic oxidation is performed using the
また、図6(a)に示すように、上述の製造方法のステップ1において、薄膜誘電体2に欠陥が存在し、ショートが発生している場合(ステップ1)、下部電極1を陽極として陽極酸化を行ったとき、薄膜誘電体2aの上方に位置する導体層4の表面が陽極酸化され、これにより図6(b)に示すように、絶縁体である陽極酸化膜6が形成される(ステップ2)。
In addition, as shown in FIG. 6A, in
次に、図6(c)に示すように、この陽極酸化膜6の表面上に上部電極9を形成する(ステップ3)。これにより、下部電極1、ショートした薄膜誘電体2a及び導体層4を一方の電極とし、上部電極9を他方の電極とし、陽極酸化膜6を誘電体とした薄膜キャパシタが形成される。この陽極酸化膜6を誘電体膜とする薄膜キャパシタは、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる。
Next, as shown in FIG. 6C, an
本実施形態に係る薄膜キャパシタは、薄膜誘電体2に欠陥がない場合には、下部電極1を陽極として陽極酸化を行っても導体層4には電流が流れないため陽極酸化膜は形成されず、薄膜誘電体2の高容量を保持することができる。また、図4(a)及び(b)に示すように、導体層4の表裏面に垂直な方向の投影面下には、薄膜誘電体2及び下部電極1が存在しており、薄膜誘電体2の表裏面に垂直な方向の投影面下には、常に下部電極1が存在していることにより、薄膜誘電体2に欠陥が存在し、ショートが発生している場合、下部電極1を陽極として、ショートした薄膜誘電体2aの上方に位置する陽極酸化可能な導体層4を陽極酸化処理することにより絶縁体である陽極酸化膜6が形成され、図4(b)に示すように、この陽極酸化膜6を誘電体としたキャパシタが形成される。これにより、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる。
In the thin film capacitor according to the present embodiment, when there is no defect in the
次に、本発明の第3実施形態について説明する。図7(a)及び(b)は、本実施形態に係る薄膜キャパシタの模式的断面図、図8(a)及び(b)は、本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図9(a)乃至(c)は、薄膜誘電体2がショートしているときの本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。図7乃至9において、図1乃至6と同一構成物には同一符号を付して、その詳細な説明は省略する。
Next, a third embodiment of the present invention will be described. 7A and 7B are schematic cross-sectional views of the thin film capacitor according to the present embodiment, and FIGS. 8A and 8B show the thin film capacitor manufacturing method according to the present embodiment step by step. FIG. 9A to FIG. 9C are schematic cross-sectional views showing stepwise the method of manufacturing the thin film capacitor according to the present embodiment when the
本実施形態に係る薄膜キャパシタは、図7(a)に示すように、ベース基板(図示せず)の表面上に下部電極1が形成され、この下部電極1の表面上に下部電極1よりも面積が小さい薄膜誘電体2が形成され、この薄膜誘電体2の表面上に薄膜誘電体2よりも面積が小さい上部電極9が2個に分割して形成され、この2個に分割して形成された上部電極9の表面上に上部電極9よりも面積が小さく陽極酸化が可能な導体層4が夫々形成され、2個に分割されたセル同士は素子分離膜として絶縁膜7によって絶縁分離され、各セルの導電体層4は導電体層4上に形成された並列接続電極8により接続されている。これにより、各セルにおいて、下部電極1を一方の電極とし、上部電極9、陽極酸化が可能な導体層4及び並列接続電極8を他方の上部電極とし、薄膜誘電体2を誘電体として本実施形態に係る薄膜キャパシタが構成されている。
In the thin film capacitor according to this embodiment, as shown in FIG. 7A, a
また、本実施形態に係る薄膜キャパシタは、製造過程において薄膜誘電体2がショートしている場合、図7(b)に示すように、薄膜誘電体2のショートしていない部位に対応する第2セルにおいては上述の図7(a)と同様の構成を有し、薄膜誘電体2のショートしている部位に対応する第1セルにおいては、ベース基板(図示せず)の表面上に下部電極1が形成され、この下部電極1の表面上に下部電極1よりも面積が小さい薄膜誘電体2aが形成され、この薄膜誘電体2aの表面上に薄膜誘電体2aよりも面積が小さい上部電極9が2個に分割して形成され、この2個に分割して形成された上部電極9の表面上に上部電極9よりも面積が小さく陽極酸化が可能な導体層4が夫々形成され、この導体層4の表面の一部が陽極酸化されて陽極酸化膜6となっている。
Further, in the thin film capacitor according to the present embodiment, when the
そして、2個に分割されたセル同士は絶縁膜7によって絶縁分離され、第1セルの陽極酸化膜6及び第2セルの導体層4上に共通に並列接続電極8が形成されており、第1セルは、下部電極1、薄膜誘電体2a、上部電極9及び導体層4を一方の電極とし、並列接続電極8を他方の電極とし、陽極酸化膜6を誘電体としてキャパシタが構成され、第2セルは、下部電極1を一方の電極とし、上部電極9、陽極酸化が可能な導体層4及び並列接続電極8を他方の上部電極とし、薄膜誘電体2を誘電体としてキャパシタが構成されており、各セルは並列接続電極8により接続されている。これにより、本実施形態に係る薄膜キャパシタが構成されている。
The cells divided into two are insulated and separated by an insulating
並列接続電極8としては、その材料は限定されないが、Cu、Al又はAu等の低抵抗材料を使用すれば、キャパシタのESRを小さくできる効果があり好適である。また、並列接続電極8は多層構造からなっていてもよく、最表面に接続に適した膜を使用して、接続電極としてもよい。
The material of the
2個に分割されたセルのサイズ及び形状は限定されない。 The size and shape of the cell divided into two are not limited.
次に、本実施形態に係る薄膜キャパシタの製造方法について説明する。 Next, a method for manufacturing the thin film capacitor according to the present embodiment will be described.
先ず、図8(a)に示すように、表面に絶縁層が形成されたベース基板(図示せず)の表面上に下部電極1を形成し、下部電極1の表面上に薄膜誘電体2を形成し、次に、薄膜誘電体2の表面上に2個の上部電極9を形成し、この2個の上部電極9の表面上に夫々陽極酸化可能な導体層4を形成する(ステップ1)。
First, as shown in FIG. 8A, a
そして、下部電極1を陽極とし、陽極酸化を行う。薄膜誘電体2に欠陥がない場合、下部電極1を陽極として陽極酸化を行っても導体層4には電流が流れないため、導体層4は酸化されず、陽極酸化膜は形成されない。
Then, anodic oxidation is performed using the
次に、図8(b)に示すように、2個に分割された第1の上部電極3及び導体層4との間を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成し、これにより、2個のセルが並列接続された本実施形態に係る薄膜キャパシタが得られる(ステップ2)。
Next, as shown in FIG. 8B, an insulating
また、図9(a)に示すように、上述の製造方法のステップ1において、薄膜誘電体2に欠陥が存在し、ショートが発生している場合(ステップ1)、下部電極1を陽極として陽極酸化を行ったとき、ショートが発生したセルのみにおいて、薄膜誘電体2aの上方に位置する導体層4の表面が陽極酸化され、これにより図9(b)に示すように、絶縁体である陽極酸化膜6が形成される(ステップ2)。そして、次に、図9(c)に示すように、2個に分割された第1の上部電極3及び導体層4との間を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成し、これにより、陽極酸化膜6が形成されなかったセルは、薄膜誘電体2の高容量が保たれ、ショートが発生したセルは、陽極酸化膜6を誘電体としたキャパシタが形成され、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる(ステップ3)。
Further, as shown in FIG. 9A, in
本実施形態に係る薄膜キャパシタは、薄膜誘電体2に欠陥がない場合には、下部電極1を陽極として陽極酸化を行っても導体層4には電流が流れないため陽極酸化膜は形成されず、薄膜誘電体2の高容量を保持することができる。また、図7(a)及び(b)に示すように、導体層4の表裏面に垂直な方向の投影面下には、常に薄膜誘電体2及び下部電極1が存在しており、薄膜誘電体2の表裏面に垂直な方向の投影面下には、常に下部電極1が存在していることにより、薄膜誘電体2に欠陥が存在し、ショートが発生している場合、下部電極1を陽極として、薄膜誘電体2の上方に位置する陽極酸化可能な導体層4を陽極酸化処理することにより絶縁体である陽極酸化膜6が形成され、図7(b)に示すように、この陽極酸化膜6を誘電体としたキャパシタが形成される。これにより、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる。
In the thin film capacitor according to the present embodiment, when there is no defect in the
本実施形態においては、セルが2個に分割されていることにより、ショートが発生したセルのみを修復することができるため、陽極酸化膜6が形成されなかったセルは薄膜誘電体2の高容量が保たれ、この2個のセルを並列接続して得られる容量は、全セルが陽極酸化膜を誘電体膜とするセルからなるキャパシタと比較して大きい。また、並列接続電極8に接続に適した膜を使用することでLSIの電源ライン(図示せず)又はグランドライン(図示せず)等との接続信頼性を向上させることができる。
In the present embodiment, since the cell is divided into two, only the cell in which the short circuit has occurred can be repaired. Therefore, the cell in which the
本実施形態においては、セルが2個に分割されている例を示しているが、これに限定されず、任意の数のセルに分割されていてもよい。 In the present embodiment, an example is shown in which the cell is divided into two, but the present invention is not limited to this, and the cell may be divided into an arbitrary number of cells.
次に、本発明の第4実施形態について説明する。図10は、本実施形態に係る薄膜キャパシタの模式的断面図、図11(a)及び(b)は、本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図12(a)乃至(c)は、薄膜誘電体2がショートしているときの本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。図10乃至12において、図1乃至9と同一構成物には同一符号を付して、その詳細な説明は省略する。
Next, a fourth embodiment of the present invention will be described. FIG. 10 is a schematic cross-sectional view of the thin film capacitor according to the present embodiment. FIGS. 11A and 11B are schematic cross-sectional views showing the thin film capacitor manufacturing method according to the present embodiment step by step. (A) thru | or (c) is typical sectional drawing which shows in steps the manufacturing method of the thin film capacitor based on this embodiment when the
上述の第3実施形態では2個のキャパシタのセルが共通の下部電極1及び薄膜誘電体2を有しているのに対し、本実施形態においては、図10に示すように、薄膜誘電体2も2個に分割され、絶縁膜7によって絶縁分離されている点が異なり、それ以外は第3実施形態と同様の構造を有している。
In the third embodiment described above, two capacitor cells have a common
2個に分割されたセルのサイズ及び形状は限定されない。 The size and shape of the cell divided into two are not limited.
次に、本実施形態に係る薄膜キャパシタの製造方法について説明する。 Next, a method for manufacturing the thin film capacitor according to the present embodiment will be described.
先ず、図11(a)に示すように、表面に絶縁層が形成されたベース基板(図示せず)の表面上に下部電極1を形成し、下部電極1の表面上に2個の薄膜誘電体2を形成し、次に、この2個の夫々薄膜誘電体2の表面上に上部電極9を形成し、この上部電極9の表面上に夫々陽極酸化可能な導体層4を形成する(ステップ1)。そして、上述の第3実施形態に係る薄膜キャパシタの製造方法と同様の製造方法によって、図11(b)に示す2個のセルが並列接続された本実施形態に係る薄膜キャパシタが得られる(ステップ2)。
First, as shown in FIG. 11A, a
また、図12(a)に示すように、上述の製造方法のステップ1において、薄膜誘電体2に欠陥が存在し、ショートが発生している場合(ステップ1)、下部電極1を陽極として陽極酸化を行ったとき、ショートが発生したセルのみにおいて、薄膜誘電体2aの上方に位置する導体層4の表面が陽極酸化され、これにより図12(b)に示すように、絶縁体である陽極酸化膜6が形成される(ステップ2)。そして、次に、図12(c)に示すように、2個に分割された薄膜誘電体2、上部電極9及び導体層4との間を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成し、これにより、陽極酸化膜6が形成されなかったセルは、薄膜誘電体2の高容量が保たれ、ショートが発生したセルは、陽極酸化膜6を誘電体としたキャパシタが形成され、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる(ステップ3)。
In addition, as shown in FIG. 12A, in
本実施形態に係る薄膜キャパシタは、上述の第3実施形態に係る薄膜キャパシタの動作及び効果と同様の動作及び効果を有するものである。 The thin film capacitor according to the present embodiment has operations and effects similar to those of the thin film capacitor according to the third embodiment described above.
本実施形態においては、セルが2個に分割されている例を示しているが、これに限定されず、任意の数のセルに分割されていてもよい。 In the present embodiment, an example is shown in which the cell is divided into two, but the present invention is not limited to this, and the cell may be divided into an arbitrary number of cells.
次に、本発明の第5実施形態について説明する。図13(a)及び(b)は、本実施形態に係る薄膜キャパシタの模式的断面図、図14(a)乃至(c)は、本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図15(a)乃至(d)は、薄膜誘電体2がショートしているときの本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図16は、図15(c)の模式的上面図である。図13乃至16において、図1乃至12と同一構成物には同一符号を付して、その詳細な説明は省略する。
Next, a fifth embodiment of the present invention will be described. 13A and 13B are schematic cross-sectional views of the thin film capacitor according to the present embodiment, and FIGS. 14A to 14C show the thin film capacitor manufacturing method according to the present embodiment step by step. 15A to 15D are schematic cross-sectional views showing stepwise a method for manufacturing a thin film capacitor according to the present embodiment when the
本実施形態に係る薄膜キャパシタは、図13(a)に示すように、ベース基板(図示せず)の表面上に下部電極1が形成され、この下部電極1の表面上に下部電極1よりも面積が小さい薄膜誘電体2が形成され、この薄膜誘電体2の表面上に薄膜誘電体2よりも面積が小さい第1の上部電極3が4個に分割して形成され、この4個に分割して形成された第1の上部電極3の表面上に第1の上部電極3よりも面積が小さく陽極酸化が可能な導体層4が夫々形成され、更にこの4個に分割して形成された導体層4の表面上に導体層4よりも面積が小さい第2の上部電極5が夫々形成され、4個に分割された第1の上部電極3、導体層4及び第2の上部電極5からなるキャパシタのセル同士は絶縁膜7によって絶縁分離され、各セルの第2の上部電極5は第2の上部電極5上に形成された並列接続電極8により接続されている。これにより、各セルにおいて、下部電極1を一方の電極とし、第1の上部電極3、陽極酸化が可能な導体層4、第2の上部電極5及び並列接続電極8を他方の電極とし、薄膜誘電体2を誘電体として本実施形態に係る薄膜キャパシタが構成されている。
In the thin film capacitor according to this embodiment, as shown in FIG. 13A, a
また、本実施形態に係る薄膜キャパシタは、製造過程において薄膜誘電体2がショートしている場合、図13(b)に示すように、薄膜誘電体2のショートしていない部位に対応する第2セルにおいては上述の図13(a)と同様の構成を有し、薄膜誘電体2のショートしている部位に対応する第1セルにおいては、ベース基板(図示せず)の表面上に下部電極1が形成され、この下部電極1の表面上に下部電極1よりも面積が小さい薄膜誘電体2aが形成され、この薄膜誘電体2aの表面上に薄膜誘電体2aよりも面積が小さい第1の上部電極3が4個に分割して形成され、この4個に分割して形成された第1の上部電極3の表面上に第1の上部電極3よりも面積が小さく陽極酸化が可能な導体層4が夫々形成され、この4個に分割して形成された導体層4の表面の一部が陽極酸化されて陽極酸化膜6となり、更にこの陽極酸化膜6の表面上に導体層4よりも面積が小さい第2の上部電極5が夫々形成されている。
Further, in the thin film capacitor according to the present embodiment, when the
そして、4個に分割されたセル同士は絶縁膜7によって絶縁分離され、第1セルの第2の上部電極5及び第2セルの第2の上部電極5上に共通に並列接続電極8が形成されており、第1セルは、下部電極1、薄膜誘電体2a、第1の上部電極3及び導体層4を一方の電極とし、第2の上部電極5及び並列接続電極8を他方の電極とし、陽極酸化膜6を誘電体としてキャパシタが構成され、第2セルは、下部電極1を一方の電極とし、第1の上部電極3、陽極酸化が可能な導体層4、第2の上部電極5及び並列接続電極8を他方の電極とし、薄膜誘電体2を誘電体としてキャパシタが構成されており、各セルは並列接続電極8により接続されている。これにより、本実施形態に係る薄膜キャパシタが構成されている。
Then, the cells divided into four are insulated and separated by the insulating
4個に分割されたセルのサイズ及び形状は限定されない。 The size and shape of the cell divided into four are not limited.
次に、本実施形態に係る薄膜キャパシタの製造方法について説明する。 Next, a method for manufacturing the thin film capacitor according to the present embodiment will be described.
先ず、図14(a)に示すように、表面に絶縁層が形成されたベース基板(図示せず)の表面上に下部電極1を形成し、下部電極1の表面上に薄膜誘電体2を形成し、この薄膜誘電体2の表面上に4個の第1の上部電極3を形成し、この4個の第1の上部電極3の表面上に夫々陽極酸化可能な導体層4を形成する(ステップ1)。
First, as shown in FIG. 14A, a
そして、下部電極1を陽極とし、陽極酸化を行う。薄膜誘電体2に欠陥がない場合、下部電極1を陽極として陽極酸化を行っても導体層4には電流が流れないため、導体層4は酸化されず、陽極酸化膜は形成されない。
Then, anodic oxidation is performed using the
次に、図14(b)に示すように、この4個に分割された導体層4の表面上に夫々第2の上部電極5を形成する(ステップ2)。そして、次に、図14(c)に示すように、4個に分割された第1の上部電極3、導体層4及び第2の上部電極との間を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成し、これにより、4個のセルが並列接続された本実施形態に係る薄膜キャパシタが得られる(ステップ3)。
Next, as shown in FIG. 14B, the second
また、図15(a)に示すように、上述の製造方法のステップ1において、薄膜誘電体2に欠陥が存在し、ショートが発生している場合(ステップ1)、下部電極1を陽極として陽極酸化を行ったとき、ショートが発生したセルのみにおいて、薄膜誘電体2aの上方に位置する導体層4の表面が陽極酸化され、これにより図15(b)に示すように、絶縁体である陽極酸化膜6が形成される(ステップ2)。次に、図15(c)及び図16に示すように、第2の上部電極5を形成する(ステップ3)。そして、図15(d)に示すように、4個に分割された第1の上部電極3、導体層4及び第2の上部電極との間を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成し、これにより、陽極酸化膜6が形成されなかったセルは、薄膜誘電体2の高容量が保たれ、ショートが発生したセルは、陽極酸化膜6を誘電体としたキャパシタが形成され、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる(ステップ4)。
As shown in FIG. 15A, in
本実施形態に係る薄膜キャパシタは、薄膜誘電体2に欠陥がない場合には、下部電極1を陽極として陽極酸化を行っても導体層4には電流が流れないため陽極酸化膜は形成されず、薄膜誘電体2の高容量を保持することができる。また、図13(a)及び(b)に示すように、導体層4の表裏面に垂直な方向の投影面下には、常に薄膜誘電体2及び下部電極1が存在しており、薄膜誘電体2に欠陥が存在し、ショートが発生している場合、下部電極1を陽極として、薄膜誘電体2aの上方に位置する陽極酸化可能な導体層4を陽極酸化処理することにより絶縁体である陽極酸化膜6が形成され、図13(b)に示すように、この陽極酸化膜6を誘電体としたキャパシタが形成される。これにより、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる。
In the thin film capacitor according to the present embodiment, when there is no defect in the
本実施形態においては、セルが4個に分割されていることにより、ショートが発生したセルのみを修復することができるため、陽極酸化膜6が形成されなかったセルは薄膜誘電体2の高容量が保たれ、この4個のセルを並列接続して得られる容量は、全セルが陽極酸化膜を誘電体膜とするセルからなるキャパシタと比較して大きい。
In the present embodiment, since the cell is divided into four, only the cell in which the short circuit has occurred can be repaired. Therefore, the cell in which the
また、本実施形態においては、導体層4の表面上に第2の上部電極5が形成されていることで、ESRを低下させることができる。
In the present embodiment, the ESR can be reduced by forming the second
本実施形態においては、セルが4個に分割されている例を示しているが、これに限定されず、任意の数のセルに分割されていてもよい。 In the present embodiment, an example is shown in which the cell is divided into four cells, but the present invention is not limited to this, and the cell may be divided into an arbitrary number of cells.
次に、本発明の第6実施形態について説明する。図17(a)及び(b)は、本実施形態に係る薄膜キャパシタの模式的断面図、図18(a)乃至(c)は、本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図19(a)乃至(d)は、薄膜誘電体2がショートしているときの本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図20は、図19(c)の模式的上面図である。図17乃至20において、図1乃至16と同一構成物には同一符号を付して、その詳細な説明は省略する。
Next, a sixth embodiment of the present invention will be described. 17A and 17B are schematic cross-sectional views of the thin film capacitor according to the present embodiment, and FIGS. 18A to 18C show the method for manufacturing the thin film capacitor according to the present embodiment step by step. 19A to 19D are schematic cross-sectional views showing stepwise a method for manufacturing a thin film capacitor according to the present embodiment when the
上述の第5実施形態では4個のキャパシタのセルが共通の下部電極1及び薄膜誘電体2を有しているのに対し、本実施形態においては薄膜誘電体2も4個に分割され、絶縁膜7によって絶縁分離されている点が異なり、それ以外は第5実施形態と同様の構造を有している。
In the fifth embodiment described above, the four capacitor cells have the common
4個に分割されたセルのサイズ及び形状は限定されない。 The size and shape of the cell divided into four are not limited.
次に、本実施形態に係る薄膜キャパシタの製造方法について説明する。 Next, a method for manufacturing the thin film capacitor according to the present embodiment will be described.
先ず、図18(a)に示すように、表面に絶縁層が形成されたベース基板(図示せず)の表面上に下部電極1を形成し、下部電極1の表面上に4個の薄膜誘電体2を形成し、この4個の薄膜誘電体2の表面上に夫々第1の上部電極3を形成し、この第1の上部電極3の表面上に夫々陽極酸化可能な導体層4を形成する(ステップ1)。
First, as shown in FIG. 18A, a
そして、上述の第5実施形態に係る薄膜キャパシタの製造方法と同様の製造方法によって、図18(c)に示す4個のセルが並列接続された本実施形態に係る薄膜キャパシタが得られる(ステップ3)。 Then, by the manufacturing method similar to the manufacturing method of the thin film capacitor according to the fifth embodiment described above, the thin film capacitor according to this embodiment in which the four cells shown in FIG. 3).
また、図19(a)に示すように、上述の製造方法のステップ1において、薄膜誘電体2に欠陥が存在し、ショートが発生している場合(ステップ1)、下部電極1を陽極として陽極酸化を行ったとき、ショートが発生したセルのみにおいて、薄膜誘電体2aの上方に位置する導体層4の表面が陽極酸化され、これにより図19(b)に示すように、絶縁体である陽極酸化膜6が形成される(ステップ2)。次に、図19(c)及び図20に示すように、第2の上部電極5を形成する(ステップ3)。そして、4個に分割された薄膜誘電体2、第1の上部電極3、導体層4及び第2の上部電極との間を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成し、これにより、図19(d)に示すように、陽極酸化膜6が形成されなかったセルは、薄膜誘電体2の高容量が保たれ、ショートが発生したセルは、陽極酸化膜6を誘電体としたキャパシタが形成され、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる(ステップ4)。
In addition, as shown in FIG. 19A, in
本実施形態に係る薄膜キャパシタは、上述の第5実施形態に係る薄膜キャパシタの動作及び効果と同様の動作及び効果を有するものである。 The thin film capacitor according to the present embodiment has operations and effects similar to those of the thin film capacitor according to the fifth embodiment described above.
本実施形態においては、セルが4個に分割されている例を示しているが、これに限定されず、任意の数のセルに分割されていてもよい。 In the present embodiment, an example is shown in which the cell is divided into four cells, but the present invention is not limited to this, and the cell may be divided into an arbitrary number of cells.
次に、本発明の第7実施形態について説明する。図21(a)及び(b)は、本実施形態に係る薄膜キャパシタの模式的断面図、図22(a)及び(b)は、本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図23(a)乃至(c)は、薄膜誘電体2がショートしているときの本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図である。図21乃至23において、図1乃至20と同一構成物には同一符号を付して、その詳細な説明は省略する。
Next, a seventh embodiment of the present invention will be described. FIGS. 21A and 21B are schematic cross-sectional views of the thin film capacitor according to the present embodiment, and FIGS. 22A and 22B show the thin film capacitor manufacturing method according to the present embodiment step by step. FIG. 23A to FIG. 23C are schematic cross-sectional views showing stepwise the method of manufacturing the thin film capacitor according to the present embodiment when the
本実施形態に係る薄膜キャパシタは、図21(a)に示すように、ベース基板(図示せず)の表面上に下部電極1が形成され、この下部電極1の表面上に下部電極1よりも面積が小さい薄膜誘電体2が形成され、更に、この薄膜誘電体2の表面上に薄膜誘電体2よりも面積が小さく陽極酸化が可能な導体層4が2個に分割して形成され、2個に分割された導体層4からなるセル同士は絶縁膜7によって絶縁分離され、各セルの導電体層4は導電体層4上に形成された並列接続電極8により接続されている。これにより、各セルにおいて、下部電極1を一方の電極とし、陽極酸化が可能な導体層4及び並列接続電極8を他方の上部電極とし、薄膜誘電体2を誘電体として本実施形態に係る薄膜キャパシタが構成されている。
In the thin film capacitor according to the present embodiment, as shown in FIG. 21A, a
また、本実施形態に係る薄膜キャパシタは、製造過程において薄膜誘電体2がショートしている場合、図21(b)に示すように、薄膜誘電体2のショートしていない部位に対応する第2セルにおいては上述の図21(a)と同様の構成を有し、薄膜誘電体2のショートしている部位に対応する第1セルにおいては、ベース基板(図示せず)の表面上に下部電極1が形成され、この下部電極1の表面上に下部電極1よりも面積が小さい薄膜誘電体2aが形成され、この薄膜誘電体2aの表面上に薄膜誘電体2aよりも面積が小さく陽極酸化が可能な導体層4が2個に分割して形成され、この2個に分割して形成された導体層4の表面の一部が陽極酸化されて陽極酸化膜6となっている。
Further, in the thin film capacitor according to the present embodiment, when the
そして、2個に分割されたセル同士は絶縁膜7によって絶縁分離され、第1セルの陽極酸化膜6及び第2セルの導体層4上に共通に並列接続電極8が形成されており、第1セルは、下部電極1、薄膜誘電体2a、及び導体層4を一方の電極とし、並列接続電極8を他方の電極とし、陽極酸化膜6を誘電体としてキャパシタが構成され、第2セルは、下部電極1を一方の電極とし、陽極酸化が可能な導体層4及び並列接続電極8を他方の上部電極とし、薄膜誘電体2を誘電体としてキャパシタが構成されており、各セルは並列接続電極8により接続されている。これにより、本実施形態に係る薄膜キャパシタが構成されている。
The cells divided into two are insulated and separated by an insulating
2個に分割されたセルのサイズ及び形状は限定されない。 The size and shape of the cell divided into two are not limited.
次に、本実施形態に係る薄膜キャパシタの製造方法について説明する。 Next, a method for manufacturing the thin film capacitor according to the present embodiment will be described.
先ず、図22(a)に示すように、表面に絶縁層が形成されたベース基板(図示せず)の表面上に下部電極1を形成し、下部電極1の表面上に薄膜誘電体2を形成し、次に、薄膜誘電体2の表面上に2個の陽極酸化可能な導体層4を形成する。そして、下部電極1を陽極とし、陽極酸化を行う(ステップ1)。そして、次に、図22(b)に示すように、2個に分割された導体層4同士を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成し、これにより、2個のセルが並列接続された本実施形態に係る薄膜キャパシタが得られる(ステップ2)。
First, as shown in FIG. 22A, a
また、図23(a)に示すように、上述の製造方法のステップ1において、薄膜誘電体2に欠陥が存在し、ショートが発生している場合(ステップ1)、下部電極1を陽極として陽極酸化を行ったとき、ショートが発生したセルのみにおいて、薄膜誘電体2aの上方に位置する導体層4の表面が陽極酸化され、これにより図23(b)に示すように、絶縁体である陽極酸化膜6が形成される(ステップ2)。次に、図23(c)に示すように、2個に分割された導体層4同士を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成し、これにより、陽極酸化膜6が形成されなかったセルは、薄膜誘電体2の高容量が保たれ、ショートが発生したセルは、陽極酸化膜6を誘電体としたキャパシタが形成され、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる(ステップ3)。
Further, as shown in FIG. 23A, in
本実施形態に係る薄膜キャパシタは、薄膜誘電体2に欠陥がない場合には、下部電極1を陽極として陽極酸化を行っても導体層4には電流が流れないため陽極酸化膜は形成されず、薄膜誘電体2の高容量を保持することができる。また、図21(a)及び(b)に示すように、導体層4の表裏面に垂直な方向の投影面下には、常に薄膜誘電体2及び下部電極1が存在しており、薄膜誘電体2の表裏面に垂直な方向の投影面下には、常に下部電極1が存在していることにより、薄膜誘電体2に欠陥が存在し、ショートが発生している場合、下部電極1を陽極として、薄膜誘電体2の上方に位置する陽極酸化可能な導体層4を陽極酸化処理することにより絶縁体である陽極酸化膜6が形成され、図21(b)に示すように、この陽極酸化膜6を誘電体としたキャパシタが形成される。これにより、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる。
In the thin film capacitor according to the present embodiment, when there is no defect in the
本実施形態においては、セルが2個に分割されていることにより、ショートが発生したセルのみを修復することができるため、陽極酸化膜が形成されなかったセルは薄膜誘電体膜の高容量が保たれ、この2個のセルを並列接続して得られる容量は、全セルが陽極酸化膜を誘電体膜とするセルからなるキャパシタと比較して大きい。 In the present embodiment, since the cell is divided into two, only the cell in which the short circuit has occurred can be repaired. Therefore, the cell without the anodic oxide film has a high capacity of the thin film dielectric film. Thus, the capacity obtained by connecting these two cells in parallel is larger than that of a capacitor composed of cells in which all the cells have an anodic oxide film as a dielectric film.
本実施形態においては、セルが2個に分割されている例を示しているが、これに限定されず、任意の数のセルに分割されていてもよい。 In the present embodiment, an example is shown in which the cell is divided into two, but the present invention is not limited to this, and the cell may be divided into an arbitrary number of cells.
次に、本発明の第8実施形態について説明する。図24は、本実施形態に係る薄膜キャパシタの模式的断面図、図25(a)及び(b)は、本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図26(a)乃至(c)は、薄膜誘電体がショートしているときの薄膜キャパシタの製造方法を段階的に示す模式的断面図である。図24乃至26において、図1乃至23と同一構成物には同一符号を付して、その詳細な説明は省略する。 Next, an eighth embodiment of the present invention will be described. FIG. 24 is a schematic cross-sectional view of the thin film capacitor according to the present embodiment. FIGS. 25A and 25B are schematic cross-sectional views showing the thin film capacitor manufacturing method according to the present embodiment step by step. (A) thru | or (c) are typical sectional drawings which show in steps the manufacturing method of a thin film capacitor when a thin film dielectric material is short-circuited. 24 to 26, the same components as those in FIGS. 1 to 23 are denoted by the same reference numerals, and detailed description thereof is omitted.
上述の第7実施形態では2個のセルが共通の下部電極1及び薄膜誘電体2を有しているのに対し、本実施形態においては薄膜誘電体2も2個に分割され、絶縁膜7によって絶縁分離されている点が異なり、それ以外は第8実施形態と同様の構造を有している。
In the seventh embodiment described above, the two cells have the common
2個に分割されたセルのサイズ及び形状は限定されない。 The size and shape of the cell divided into two are not limited.
次に、本実施形態に係る薄膜キャパシタの製造方法について説明する。 Next, a method for manufacturing the thin film capacitor according to the present embodiment will be described.
先ず、図25(a)に示すように、表面に絶縁層が形成されたベース基板(図示せず)の表面上に下部電極1を形成し、下部電極1の表面上に2個の薄膜誘電体2を形成し、この2個の薄膜誘電体2の表面上に夫々陽極酸化可能な導体層4を形成する(ステップ1)。
First, as shown in FIG. 25A, a
そして、上述の第7実施形態に係る薄膜キャパシタの製造方法と同様の製造方法によって、図25(b)に示す2個のセルが並列接続された本実施形態に係る薄膜キャパシタが得られる(ステップ2)。 Then, the thin film capacitor according to the present embodiment in which the two cells shown in FIG. 25B are connected in parallel is obtained by the same manufacturing method as the thin film capacitor according to the seventh embodiment (step). 2).
また、図26(a)に示すように、上述の製造方法のステップ1において、薄膜誘電体2に欠陥が存在し、ショートが発生している場合(ステップ1)、下部電極1を陽極として陽極酸化を行ったとき、ショートが発生したセルのみにおいて、薄膜誘電体2aの上方に位置する導体層4の表面が陽極酸化され、これにより図26(b)に示すように、絶縁体である陽極酸化膜6が形成される(ステップ2)。次に、図26(c)に示すように、この2個に分割された薄膜誘電体2及び導体層4を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成し、これにより、陽極酸化膜6が形成されなかったセルは、薄膜誘電体2の高容量が保たれ、ショートが発生したセルは、陽極酸化膜6を誘電体としたキャパシタが形成され、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる(ステップ3)。
In addition, as shown in FIG. 26A, in
本実施形態に係る薄膜キャパシタは、上述の第7実施形態に係る薄膜キャパシタの動作及び効果と同様の動作及び効果を有するものである。 The thin film capacitor according to the present embodiment has operations and effects similar to those of the thin film capacitor according to the seventh embodiment described above.
本実施形態においては、セルが2個に分割されている例を示しているが、これに限定されず、任意の数のセルに分割されていてもよい。 In the present embodiment, an example is shown in which the cell is divided into two, but the present invention is not limited to this, and the cell may be divided into an arbitrary number of cells.
次に、本発明の第9実施形態について説明する。図27(a)及び(b)は、本実施形態に係る薄膜キャパシタの模式的断面図、図28(a)乃至(c)は、本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図29(a)乃至(d)は、薄膜誘電体がショートしているときの本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図30は、図29(c)の模式的上面図である。図27乃至30において、図1乃至26と同一構成物には同一符号を付して、その詳細な説明は省略する。 Next, a ninth embodiment of the present invention will be described. 27A and 27B are schematic cross-sectional views of the thin film capacitor according to the present embodiment, and FIGS. 28A to 28C show the thin film capacitor manufacturing method according to the present embodiment step by step. 29A to 29D are schematic cross-sectional views showing stepwise the method of manufacturing the thin film capacitor according to this embodiment when the thin film dielectric is short-circuited, and FIG. FIG. 30 is a schematic top view of FIG. 27 to 30, the same components as those in FIGS. 1 to 26 are denoted by the same reference numerals, and detailed description thereof is omitted.
本実施形態に係る薄膜キャパシタは、図27(a)に示すように、ベース基板(図示せず)の表面上に下部電極1が形成され、この下部電極1の表面上に下部電極1よりも面積が小さい薄膜誘電体2が形成され、この薄膜誘電体2の表面上に薄膜誘電体2よりも面積が小さく陽極酸化が可能な導体層4が4個に分割して形成され、更に、4個に分割された導体層4の表面上に導体層4よりも面積が小さい上部電極9が夫々形成され、4個に分割されたセル同士は絶縁膜7によって絶縁分離され、各セルの上部電極9は上部電極9上に形成された並列接続電極8により接続されている。これにより、各セルにおいて、下部電極1を一方の電極とし、陽極酸化が可能な導体層4、上部電極9及び並列接続電極8を他方の上部電極とし、薄膜誘電体2を誘電体として本実施形態に係る薄膜キャパシタが構成されている。
In the thin film capacitor according to the present embodiment, as shown in FIG. 27A, a
また、本実施形態に係る薄膜キャパシタは、製造過程において薄膜誘電体2がショートしている場合、図27(b)に示すように、薄膜誘電体2のショートしていない部位に対応する第2セルにおいては上述の図27(a)と同様の構成を有し、薄膜誘電体2のショートしている部位に対応する第1セルにおいては、ベース基板(図示せず)の表面上に下部電極1が形成され、この下部電極1の表面上に下部電極1よりも面積が小さく陽極酸化が可能な導体層4が4個に分割して形成され、この導体層4の表面の一部が陽極酸化されて陽極酸化膜6となっている。そして、この陽極酸化膜6の表面上に陽極酸化膜6よりも面積が小さい上部電極9が形成されている。
Further, in the thin film capacitor according to the present embodiment, when the
そして、4個に分割されたセル同士は絶縁膜7によって絶縁分離され、第1セルの上部電極9及び第2セルの上部電極9上に共通に並列接続電極8が形成されており、第1セルは、下部電極1、薄膜誘電体2a及び導体層4を一方の電極とし、上部電極9及び並列接続電極8を他方の電極とし、陽極酸化膜6を誘電体としてキャパシタが構成され、第2セルは、下部電極1を一方の電極とし、陽極酸化が可能な導体層4、上部電極9及び並列接続電極8を他方の上部電極とし、薄膜誘電体2を誘電体としてキャパシタが構成されており、各セルは並列接続電極8により接続されている。これにより、本実施形態に係る薄膜キャパシタが構成されている。
The cells divided into four are insulated and separated by the insulating
4個に分割されたセルのサイズ及び形状は限定されない。 The size and shape of the cell divided into four are not limited.
次に、本実施形態に係る薄膜キャパシタの製造方法について説明する。 Next, a method for manufacturing the thin film capacitor according to the present embodiment will be described.
先ず、図28(a)に示すように、表面に絶縁層が形成されたベース基板(図示せず)の表面上に下部電極1を形成し、下部電極1の表面上に薄膜誘電体2を形成し、次に、薄膜誘電体2の表面上に4個の陽極酸化可能な導体層4を形成する(ステップ1)。
First, as shown in FIG. 28A, a
そして、下部電極1を陽極とし、陽極酸化を行う。そして、図28(b)に示すように、この4個の陽極酸化可能な導体層4の表面上に夫々上部電極9を形成する(ステップ2)。次に、図28(c)に示すように、4個に分割された導体層4及び上部電極9を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成し、これにより、4個のセルが並列接続された本実施形態に係る薄膜キャパシタが得られる(ステップ3)。
Then, anodic oxidation is performed using the
また、図29(a)に示すように、上述の製造方法のステップ1において、薄膜誘電体2に欠陥が存在し、ショートが発生している場合(ステップ1)、下部電極1を陽極として陽極酸化を行ったとき、ショートが発生したセルのみにおいて、薄膜誘電体2aの上方に位置する導体層4の表面が陽極酸化され、これにより図29(b)に示すように、絶縁体である陽極酸化膜6が形成される(ステップ2)。次に、図29(c)及び図30に示すように、上部電極9を形成する(ステップ3)。そして、図29(d)に示すように、4個に分割された導体層4及び上部電極9を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成し、これにより、陽極酸化膜6が形成されなかったセルは、薄膜誘電体2の高容量が保たれ、ショートが発生したセルは、陽極酸化膜6を誘電体としたキャパシタが形成され、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる(ステップ4)。
In addition, as shown in FIG. 29A, in
本実施形態に係る薄膜キャパシタは、薄膜誘電体2に欠陥がない場合には、下部電極1を陽極として陽極酸化を行っても導体層4には電流が流れないため陽極酸化膜は形成されず、薄膜誘電体2の高容量を保持することができる。また、図27(a)及び(b)に示すように、導体層4の表裏面に垂直な方向の投影面下には、常に薄膜誘電体2及び下部電極1が存在しており、薄膜誘電体2の表裏面に垂直な方向の投影面下には、常に下部電極1が存在していることにより、薄膜誘電体2に欠陥が存在し、ショートが発生している場合、下部電極1を陽極として、薄膜誘電体2aの上方に位置する陽極酸化可能な導体層4を陽極酸化処理することにより絶縁体である陽極酸化膜6が形成され、図27(b)に示すように、この陽極酸化膜6を誘電体としたキャパシタが形成される。これにより、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる。
In the thin film capacitor according to the present embodiment, when there is no defect in the
本実施形態においては、セルが4個に分割されていることにより、ショートが発生したセルのみを修復することができるため、陽極酸化膜が形成されなかったセルは薄膜誘電体2の高容量が保たれ、この4個のセルを並列接続して得られる容量は、全セルが陽極酸化膜を誘電体膜とするセルからなるキャパシタと比較して大きい。
In this embodiment, since the cell is divided into four, only the cell in which the short circuit has occurred can be repaired. Therefore, the cell in which the anodized film is not formed has a high capacity of the
本実施形態においては、セルが4個に分割されている例を示しているが、これに限定されず、任意の数のセルに分割されていてもよい。 In the present embodiment, an example is shown in which the cell is divided into four cells, but the present invention is not limited to this, and the cell may be divided into an arbitrary number of cells.
次に、本発明の第10実施形態について説明する。図31(a)及び(b)は、本実施形態に係る薄膜キャパシタの模式的断面図、図32(a)乃至(c)は、本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図33(a)乃至(d)は、薄膜誘電体がショートしているときの本実施形態に係る薄膜キャパシタの製造方法を段階的に示す模式的断面図、図34は、図33(c)の模式的上面図である。図31乃至34において、図1乃至30と同一構成物には同一符号を付して、その詳細な説明は省略する。 Next, a tenth embodiment of the present invention will be described. 31A and 31B are schematic cross-sectional views of the thin film capacitor according to the present embodiment, and FIGS. 32A to 32C show the thin film capacitor manufacturing method according to the present embodiment step by step. 33 (a) to 33 (d) are schematic cross-sectional views showing stepwise the method of manufacturing the thin film capacitor according to this embodiment when the thin film dielectric is short-circuited, and FIG. FIG. 34 is a schematic top view of FIG. 31 to 34, the same components as those in FIGS. 1 to 30 are denoted by the same reference numerals, and detailed description thereof is omitted.
上述の第9実施形態では、4個のキャパシタのセルが共通の下部電極1及び薄膜誘電体2を有しているのに対し、本実施形態においては薄膜誘電体2も4個に分割され、絶縁膜7によって絶縁分離されている点が異なり、それ以外は第9実施形態と同様の構造を有している。
In the above-described ninth embodiment, the cell of four capacitors has the common
4個に分割されたセルのサイズ及び形状は限定されない。 The size and shape of the cell divided into four are not limited.
次に、本実施形態に係る薄膜キャパシタの製造方法について説明する。 Next, a method for manufacturing the thin film capacitor according to the present embodiment will be described.
先ず、図32(a)に示すように、表面に絶縁層が形成されたベース基板(図示せず)の表面上に下部電極1を形成し、下部電極1の表面上に4個の薄膜誘電体2を形成し、この4個の薄膜誘電体2の表面上に夫々上部電極9を形成し、この上部電極9の表面上に夫々陽極酸化可能な導体層4を形成する(ステップ1)。
First, as shown in FIG. 32A, a
そして、上述の第9実施形態に係る薄膜キャパシタの製造方法と同様の製造方法によって、図32(c)に示す4個のセルが並列接続された本実施形態に係る薄膜キャパシタが得られる(ステップ3)。 Then, the thin film capacitor according to the present embodiment in which the four cells shown in FIG. 32C are connected in parallel is obtained by a manufacturing method similar to the manufacturing method of the thin film capacitor according to the ninth embodiment described above (step). 3).
また、図33(a)に示すように、上述の製造方法のステップ1において、薄膜誘電体2に欠陥が存在し、ショートが発生している場合(ステップ1)、下部電極1を陽極として陽極酸化を行ったとき、ショートが発生したセルのみにおいて、薄膜誘電体2aの上方に位置する導体層4の表面が陽極酸化され、これにより図33(b)に示すように、絶縁体である陽極酸化膜6が形成される(ステップ2)。次に、図33(c)及び図34に示すように、上部電極9を形成する(ステップ3)。そして、4個に分割された導体層4及び上部電極9を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成し、これにより、図33(d)に示すように、陽極酸化膜6が形成されなかったセルは、薄膜誘電体2の高容量が保たれ、ショートが発生したセルは、陽極酸化膜6を誘電体としたキャパシタが形成され、薄膜誘電体2を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる(ステップ4)。
In addition, as shown in FIG. 33A, in
本実施形態に係る薄膜キャパシタは、上述の第9実施形態に係る薄膜キャパシタの動作及び効果と同様の動作及び効果を有するものである。 The thin film capacitor according to the present embodiment has operations and effects similar to those of the thin film capacitor according to the ninth embodiment described above.
本実施形態においては、セルが4個に分割されている例を示しているが、これに限定されず、任意の数のセルに分割されていてもよい。 In the present embodiment, an example is shown in which the cell is divided into four cells, but the present invention is not limited to this, and the cell may be divided into an arbitrary number of cells.
本発明に係る薄膜キャパシタは、導体の表裏面に垂直な方向の投影面下に常に薄膜誘電体及び下部電極が存在しており、薄膜誘電体の表裏面に垂直な方向の投影面下には、常に下部電極が存在している。これにより、薄膜誘電体に欠陥がない場合には、下部電極を陽極として陽極酸化を行っても導体には電流が流れないため陽極酸化膜は形成されず、薄膜誘電体の高容量を保持することができる。また、本発明に係る薄膜キャパシタの製造方法によれば、薄膜誘電体に欠陥が存在し、ショートが発生している場合、下部電極を陽極として、薄膜誘電体の上方に位置する陽極酸化可能な導体を陽極酸化処理し、これにより絶縁体である陽極酸化膜を作成し、この陽極酸化膜を誘電体としたキャパシタを形成することにより、薄膜誘電体を誘電体膜とする薄膜キャパシタよりも容量は劣るものの、キャパシタのショート不良を修復することができる。 In the thin film capacitor according to the present invention, the thin film dielectric and the lower electrode are always present below the projection surface in the direction perpendicular to the front and back surfaces of the conductor, and the projection surface in the direction perpendicular to the front and back surfaces of the thin film dielectric is present. The lower electrode is always present. As a result, when there is no defect in the thin film dielectric, no current flows through the conductor even if the anodization is performed with the lower electrode as the anode, so the anodic oxide film is not formed and the high capacity of the thin film dielectric is maintained. be able to. In addition, according to the method of manufacturing a thin film capacitor according to the present invention, when a defect exists in the thin film dielectric and a short circuit occurs, the lower electrode can be used as an anode, and an anodization located above the thin film dielectric can be performed. Conductor anodizing treatment to create an anodic oxide film that is an insulator, and forming a capacitor using this anodic oxide film as a dielectric, thereby reducing the capacity of a thin film capacitor using a thin film dielectric as a dielectric film. Although it is inferior, the short circuit failure of the capacitor can be repaired.
また、1個の下部電極上でセル分割を行い、この下部電極を陽極とした陽極酸化を行うことにより、薄膜誘電体に欠陥の存在するセルのみに陽極酸化膜が形成され、陽極酸化膜が形成されていないセルは薄膜誘電体の高容量が保たれ、これらの分割された各セルの上部電極を並列接続することにより、大面積においてもショート不良がなく、全セルの誘電体膜を陽極酸化膜とするキャパシタよりも高容量を有する薄膜キャパシタを得ることができる。 Further, cell division is performed on one lower electrode, and anodic oxidation is performed using the lower electrode as an anode, so that an anodic oxide film is formed only on the cells having defects in the thin film dielectric. The cells that are not formed retain the high capacity of the thin film dielectric. By connecting the upper electrodes of these divided cells in parallel, there is no short-circuit defect even in a large area, and the dielectric film of all cells is anode. A thin film capacitor having a higher capacity than that of an oxide film capacitor can be obtained.
また、本発明に係る薄膜キャパシタは、下部電極及び導体、上部電極又は並列接続電極を端子電極としたキャパシタの細部構造、形状並びに外部配線及び外部電極との接続構造等は限定されず、配線を介さずに半導体素子に直接接続することもでき、また、フリップチップ接続される半導体素子と基板との間隙に接続されるチップキャリア型キャパシタ及び短距離で半導体素子に接続される基板内蔵基板に使用できる基板内蔵キャパシタ等のMIM構造からなる種々の大面積薄膜キャパシタへの応用が可能であり、高速応答可能な薄膜キャパシタを大面積且つ高容量で形成することができる。 The thin film capacitor according to the present invention is not limited to the detailed structure and shape of the capacitor using the lower electrode and the conductor, the upper electrode or the parallel connection electrode as the terminal electrode, and the connection structure with the external wiring and the external electrode. It can be directly connected to the semiconductor element without using it, and it is used for the chip carrier type capacitor connected to the gap between the semiconductor element to be flip-chip connected to the substrate and the substrate with the substrate connected to the semiconductor element at a short distance. The present invention can be applied to various large-area thin film capacitors having a MIM structure such as a built-in substrate capacitor, and a thin film capacitor capable of high-speed response can be formed with a large area and a high capacity.
以下、本発明の効果を実証するための実施例について説明する。 Examples for demonstrating the effects of the present invention will be described below.
先ず、本発明の第1実施例として、本発明の第9実施形態に係る薄膜キャパシタを作成した。 First, as a first example of the present invention, a thin film capacitor according to a ninth embodiment of the present invention was prepared.
先ず、図28(a)に示すように、表面に絶縁層が形成されたベース基板(図示せず)の表面上に下部電極1を形成した。本実施例では、ベース基板(図示せず)として、表面に200nmの厚さで熱酸化膜が形成されたシリコンウエハを使用し、シリコンウエハ側からTi、Ruの順でDCマグネトロンスパッタにより下部電極1を成膜した。下部電極1は一辺20mmの正方形とした。また、Ti及びRuの膜厚は、共に50nmとした。
First, as shown in FIG. 28A, the
次に、下部電極1の表面上に薄膜誘電体2を形成した。本実施例では、下部電極1の表面上に、薄膜誘電体2としてMnを5%添加したSrTiO3(STO)をRFスパッタにより、400℃で100nmの厚さで成膜した。
Next, a
次に、薄膜誘電体2の表面上に陽極酸化可能な導体層4を形成した(ステップ1)。本実施例では、導体層4として、窒化タンタルを、Taをターゲットとし、プロセスガスに窒素を利用したDCマグネトロンスパッタにより、室温で300nmの厚さで成膜した。また、導体層4のセルは、エッチングによって一辺2.9mmの正方形に形成し、同一下部電極1上のセル数を25個で作成した。
Next, an
次に、下部電極1を陽極とし、陽極酸化を行った。本実施例では、陽極酸化を、酒石酸及びエチレングリコールの混合溶液を使用して行った。この結果、25個のセル中1個のセルのみに陽極酸化膜6が形成された。
Next, anodization was performed using the
次に、図28(b)に示すように、導体層4の表面上に上部電極9を形成した(ステップ2)。本実施例では、上部電極9としてTiNを、Tiをターゲットとした反応性スパッタで100nmの厚さで形成した。このとき、下部電極1と各上部電極9間の容量をインピーダンスアナライザーで測定したところ、陽極酸化膜6が形成されたセル容量は18nF、陽極酸化膜6が形成されていないセルの容量は198乃至206nFで、平均は202nFであった。
Next, as shown in FIG. 28B, the
次に、図28(c)に示すように、導体層4及び上部電極9を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成した(ステップ3)。具体的には、Cu/Tiスパッタ膜をシード層としたCuめっきを施し、シード層をエッチング除去することにより並列接続電極8を形成し、これにより各セルが並列接続された本発明の第9実施形態に係る薄膜キャパシタを得た。
Next, as shown in FIG. 28C, an insulating
上述の製造方法によって得られた薄膜キャパシタの下部電極1−並列接続電極8間の容量をインピーダンスアナライザーで測定したところ、4.87μFの高容量が得られた。陽極酸化膜6が形成されたセルは、STO薄膜誘電体2に欠陥があり、下部電極1−導体層4間がショートしていた。仮に、全セルのSTO薄膜誘電体2に欠陥が無かった場合、計算上5.05μFの容量が得られることになるが、本実施例においても、容量の低下が約4%であり、十分な高容量が得られた。仮に、陽極酸化工程を行わないで各セルの上部電極9を並列接続した場合は、薄膜キャパシタ全体がショートとなってしまう。また、全セルの誘電体を陽極酸化膜で形成した場合は、0.45μFの容量しか得られないことになる。よって、本発明に係る薄膜キャパシタの製造方法によって、ショートしたセルを修復することができ、且つ高容量の薄膜キャパシタが得られることが実証できた。
When the capacitance between the
次に、本発明の第2実施例として、本発明の第5実施形態に係る薄膜キャパシタを作成した。 Next, as a second example of the present invention, a thin film capacitor according to a fifth embodiment of the present invention was created.
先ず、図14(a)に示すように、表面に絶縁層が形成されたベース基板(図示せず)の表面上に下部電極1を形成した。本実施例では、ベース基板(図示せず)として、表面に200nmの厚さで熱酸化膜が形成されたシリコンウエハを使用し、シリコンウエハ側からTi、Ruの順でDCマグネトロンスパッタにより下部電極1を成膜した。下部電極1は一辺20mmの正方形とした。また、Ti及びRuの膜厚は、共に50nmとした。
First, as shown in FIG. 14A, the
次に、下部電極1の表面上に薄膜誘電体2を形成した。本実施例では、下部電極1の表面上に、薄膜誘電体2としてMnを5%添加したSrTiO3(STO)をRFスパッタにより、400℃で100nmの厚さで成膜した。
Next, a
次に、薄膜誘電体2の表面上に第1の上部電極3を形成した。本実施例では、第1の上部電極3として、100nmの厚さでPtをスパッタ成膜により形成した。
Next, the first
次に、第1の上部電極5の表面上に陽極酸化可能な導体層4を形成した(ステップ1)。本実施例では、導体層4として、スパッタ成膜したNbを使用した。また、導体層4のセルは、エッチングによって一辺2.9mmの正方形に形成し、同一下部電極1上のセル数を25個で作成した。
Next, the anodizable
次に、下部電極1を陽極とし、陽極酸化を行った。本実施例では、陽極酸化を、酒石酸及びエチレングリコールの混合溶液を使用して行った。この結果、25個のセル中1個のセルのみに陽極酸化膜6が形成された。
Next, anodization was performed using the
次に、図14(b)に示すように、第2の上部電極5を形成した(ステップ2)。本実施例では、第2の上部電極5としてTiNを、Tiをターゲットとした反応性スパッタで100nmの厚さで形成した。このとき、下部電極1と各第2の上部電極5間の容量をインピーダンスアナライザーで測定したところ、陽極酸化膜6が形成されたセル容量は31nF、陽極酸化膜6が形成されていないセルの容量は195乃至208nFで、平均は202nFであった。
Next, as shown in FIG. 14B, the second
次に、図14(c)に示すように、第1の上部電極3、導体層4及び第2の上部電極との間を絶縁分離するための絶縁膜7を形成し、この絶縁膜7の開口部の上から全面に並列接続電極8を形成する(ステップ3)。具体的には、Cu/Tiスパッタ膜をシード層としたCuめっきを施し、シード層をエッチング除去することにより並列接続電極8を形成し、これにより各セルが並列接続された本発明の第5実施形態に係る薄膜キャパシタを得た。
Next, as shown in FIG. 14C, an insulating
上述の製造方法によって得られた薄膜キャパシタの下部電極1−並列接続電極8間の容量をインピーダンスアナライザーで測定したところ、4.88μFであり、全セルをSTO薄膜誘電体2で形成した場合に比べ、容量の低下が約3%であり、十分な高容量が得られた。また、全セルの誘電体をNbの陽極酸化膜で形成した場合は、0.77μFの容量しか得られないことになる。よって、本発明に係る薄膜キャパシタの製造方法によって、ショートしたセルを修復することができ、且つ高容量の薄膜キャパシタが得られることが実証できた。
The capacitance between the
1 ;下部電極
2、2a;薄膜誘電体
3 ;第1の上部電極
4 ;陽極酸化可能な導体層
5 ;第2の上部電極
6 ;陽極酸化膜
7 ;絶縁膜
8 ;並列接続電極
9 ;上部電極
11 ;フレキシブル基板
12 ;密着電極
13 ;高弾性電極
14 ;耐酸化電極
15 ;下部電極
16 ;絶縁層
17、20;引き出し電極
17a;コンタクト部
18 ;高誘電率薄膜
19 ;上部電極
21 ;保護層
21a、21b;開口
31 ;基板
32 ;第1の導電層
33 ;誘電体層
34 ;第2の導電層
35 ;基板
41 ;第1の電極
50 ;キャパシタ
DESCRIPTION OF
Claims (31)
Forming a lower electrode; dividing a plurality of thin film dielectric layers on the lower electrode; and a conductor layer made of an anodizable conductor on each thin film dielectric layer A film forming step, an anodizing treatment using the lower electrode as an anode, a film forming an upper electrode on the anodized conductor layer, a thin film dielectric layer, a conductor layer And a process of providing an element isolation film between the upper electrode and the upper electrode and separating the plurality of cells, and forming a connection electrode over the entire surface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006169246A JP4973023B2 (en) | 2006-06-19 | 2006-06-19 | Thin film capacitor and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006169246A JP4973023B2 (en) | 2006-06-19 | 2006-06-19 | Thin film capacitor and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007335818A JP2007335818A (en) | 2007-12-27 |
JP4973023B2 true JP4973023B2 (en) | 2012-07-11 |
Family
ID=38934963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006169246A Expired - Fee Related JP4973023B2 (en) | 2006-06-19 | 2006-06-19 | Thin film capacitor and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4973023B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6610159B2 (en) * | 2015-10-20 | 2019-11-27 | Tdk株式会社 | Thin film capacitor |
JP6756134B2 (en) * | 2016-03-30 | 2020-09-16 | Tdk株式会社 | Manufacturing method for thin film component sheets, substrates with built-in electronic components, and thin film component sheets |
JP6844417B2 (en) * | 2017-05-25 | 2021-03-17 | Tdk株式会社 | Thin film capacitor sheet |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4890192A (en) * | 1987-04-09 | 1989-12-26 | Microelectronics And Computer Technology Corporation | Thin film capacitor |
JP3340917B2 (en) * | 1996-09-12 | 2002-11-05 | 株式会社東芝 | Dielectric thin film element |
JPH11346061A (en) * | 1998-06-02 | 1999-12-14 | Hitachi Ltd | Circuit board with built-in capacitor and manufacture thereof |
JP3841814B1 (en) * | 2005-04-28 | 2006-11-08 | 三井金属鉱業株式会社 | Capacitor layer forming material and method for manufacturing the capacitor layer forming material |
WO2007046173A1 (en) * | 2005-10-18 | 2007-04-26 | Murata Manufacturing Co., Ltd. | Thin film capacitor |
-
2006
- 2006-06-19 JP JP2006169246A patent/JP4973023B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007335818A (en) | 2007-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100834833B1 (en) | Capacitor, circuit board with built-in capacitor and method for producting the same | |
US8451582B2 (en) | Capacitors with high energy storage density and low ESR | |
US6452776B1 (en) | Capacitor with defect isolation and bypass | |
JP5463908B2 (en) | Capacitor-mounted interposer and manufacturing method thereof | |
JP4470013B2 (en) | Capacitor, chip carrier type capacitor, semiconductor device and mounting board | |
JP5159142B2 (en) | Semiconductor device and wiring parts thereof | |
CN101320627B (en) | Solid-state electrolytic capacitor | |
US10229789B2 (en) | Multilayer thin-film capacitor | |
JPWO2009110288A1 (en) | Capacitor with through electrode, method for manufacturing the same, and semiconductor device | |
US20160035493A1 (en) | Multilayered structure, capacitor element, and fabrication method of the capacitor element | |
WO2011132492A1 (en) | Thin film capacitor | |
JP4973023B2 (en) | Thin film capacitor and manufacturing method thereof | |
US6613641B1 (en) | Production of metal insulator metal (MIM) structures using anodizing process | |
JPWO2009028596A1 (en) | Passive element embedded substrate, manufacturing method, and semiconductor device | |
CN102693975B (en) | Composite capacitor | |
JP5263528B2 (en) | Capacitor structure and manufacturing method thereof | |
US20050056939A1 (en) | Thin-film capacitor and method of producing the capacitor | |
US11380484B2 (en) | Multilayer electronic component | |
US11978595B2 (en) | Capacitor component including through-hole structure to increase capacitance | |
JP2004172154A (en) | High frequency capacitor | |
CN101770865A (en) | Capacitor | |
JP4510595B2 (en) | Thin film capacitor and manufacturing method thereof | |
JP5447899B2 (en) | Method for manufacturing capacitor structure | |
KR101057694B1 (en) | Stacked MMC Capacitors | |
KR20220165624A (en) | Multi-layered capacitor and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080627 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120326 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |