次に、本発明を実施するための最良の形態について、図を参照しながら具体的に説明する。
図1は請求項1の発明の実施の形態を示す主回路の結線図であって、整流器1、コンデンサ2により交流入力端子3から供給される交流電力を直流電力に変換する直流電源が設けてある。この直流電源のプラス極には複数の第一の半導体スイッチである半導体スイッチ4a、4b、4cのプラス極と第二のダイオードであるダイオード5のカソードが接続してあり、該半導体スイッチ4a、4b、4cのマイナス極にはそれぞれアノードを直流電源のマイナス極に接続した第一のダイオードであるダイオード6a、6b、6cのカソードが接続してある。また、ダイオード5のアノードにはマイナス極を直流電源のマイナス極に接続した第二の半導体スイッチである半導体スイッチ7のプラス極が接続してある。
半導体スイッチ4a、4b、4cのマイナス極と半導体スイッチ7のプラス極の間にはそれぞれ変圧器8a、8b、8cの一次コイルが接続してあり、該変圧器8a、8b、8cの二次コイルは直列に接続したうえ第三のダイオードであるダイオード9を介して出力端子10に接続してある。前記ダイオード9は半導体スイッチ4a、4b、4cのいずれかと半導体スイッチ7がオンになって変圧器8a、8b、8cの一次コイルに電圧が加わったとき、二次コイルに誘起される電圧による電流が流れる極性としておく。これらの半導体スイッチ4a、4b、4c及び7、ダイオード5及び6a、6b、6cとダイオード9には高速な素子を使用するのが望ましい。また、変圧器8a、8b、8cはパルス電力を通過させるに充分な電圧時間積を有するものとしておく。変圧器8a、8b、8cは鉄心をカットし、カット面にギャップを挿入することにより電圧時間積を大きくすることができる。
図2は図1に示す構成の高速パルス電源装置を制御する制御装置の一例を示すブロック図であって、電流センサーによって計測される出力電流の検出信号を設定された基準信号と比較する誤差増幅器11と、基準となるクロック信号を発生するクロック生成回路12と、該クロック生成回路12が発生するクロックを基準として三角波のキャリア信号を生成するキャリア信号生成回路13と、誤差増幅器11の出力である誤差信号に基準電圧を加算する加算器14と、前記キャリア信号生成回路13が生成するキャリア信号と加算器14の出力である比較信号とを比較して比較信号がキャリア信号の値を上回る間出力を生じる第一の比較器15と、基準電圧を選択するスイッチ16、17、18とから構成してある。
前記クロック生成回路12が発生するクロック信号はキャリア信号生成回路13の他パルス幅検出回路19及び駆動信号生成回路20に加えてあり、第一の比較器15の出力はパルス幅検出回路19及び駆動信号生成回路20に加えてある。パルス幅検出回路19はクロック信号の立ち上がりから第一の比較器15の出力の立ち上がりまでの時間を計測することにより第一の比較器15が発生するパルス幅を計測し、そのパルス幅が上限又は下限に達すると検出信号を発生するものであり、その検出信号はモード切替回路21に加えてある。
モード切替回路21はパルス幅検出回路19が発生する検出信号によりモードを切り替えるもので、モード切替回路21の出力によりスイッチ16、17、18の開閉、駆動信号生成回路20の条件設定が行われる。駆動信号生成回路20はモード切替回路21の出力により設定される条件と、第一の比較器15の出力と、クロックとに基づいて半導体スイッチ4a、4b、4cの駆動信号A、B、Cを生成する。また、22は誤差信号と基準電圧とを比較して誤差信号が基準電圧以下であると検出信号を出力する第二の比較器であり、該第二の比較器22の検出信号はモード切替回路21に加えてある。なお、Dは駆動信号生成回路20から出力される半導体スイッチ7の駆動信号である。
図3乃至図5は前記構成の制御装置の各部の波形を示すものであり、Pはクロック信号、Qはキャリア信号と比較信号、Rは第一の比較器15の出力信号、A、B、Cは半導体スイッチ4a、4b、4cを駆動する駆動信号である。Qでは三角波がキャリア信号を、水平な直線が誤差信号をそれぞれ示しており、いずれも誤差信号は右半分が左半分より大きくなっている。図3は誤差信号が比較的小さい場合を示しており、キャリア信号の振幅を3V、誤差信号の振幅を最大9V、スイッチ16、17、18で選択される基準電圧をそれぞれ0V、−3V、−6Vとすれば誤差信号が3V以下の場合に相当する。
この状態ではスイッチ17、18が開、スイッチ16が閉となって0Vの基準電圧が選択され、第一の比較器15には誤差信号がそのまま比較信号として加わり、比較信号がキャリア信号の値を上回る間Rのように出力を生じる。第一の比較器15の出力は駆動信号生成回路20に加えられ、駆動信号生成回路20は図3に示すように第一の比較器15の出力をクロック信号の1周期ごとに順次駆動信号A、B、Cに振り分ける。したがって、駆動信号A、B、Cはそれぞれ第一の比較器15の出力と同じ幅になる。誤差信号が大きくなって比較信号が大きくなると第一の比較器15の出力のパルス幅が増大し、比較信号が3Vになるとパルス幅は上限に達することになる。パルス幅検出回路19はそれを検出してモード切替回路21に検出信号を送る。モード切替回路21はスイッチ16、18を開、スイッチ17を閉とし、その状態を記憶する。
スイッチ17が閉になると−3Vの基準電圧が選択され、加算器14は誤差信号にその基準電圧を加算して第一の比較器15に比較信号として加えることになる。図4はこの状態を示しており、比較信号は誤差信号から3V減じた値となって誤差信号が3V〜6Vのとき比較信号は0V〜3Vとなる。駆動信号生成回路20はモード切替回路21からの信号により条件設定され、第一の比較器15の出力の立ち上がりで駆動信号A、B、Cを順次立ち上げ、それぞれクロック1個分後の第一の比較器15の出力の立ち下がりで駆動信号A、B、Cを順次立ち下げ、これを繰り返す。これにより駆動信号A、B、Cはそれぞれ第一の比較器15の出力にクロック1周期分が加わった幅となる。
誤差信号がさらに大きくなると第一の比較器15の出力のパルス幅が増大し、誤差信号が6V、比較信号が3Vになるとパルス幅は上限に達することになる。パルス幅検出回路19はそれを検出し、モード切替回路21に検出信号を送る。モード切替回路21はその信号と記憶していた現在の状態によりスイッチ16、17を開、スイッチ18を閉とし、その状態を記憶する。スイッチ18が閉になると−6Vの基準電圧が選択され、比較信号は誤差信号から6V減じた値となって誤差信号が6V〜9Vのとき比較信号は0V〜3Vとなる。
図5はこの状態を示しており、駆動信号生成回路20はモード切替回路21からの信号により条件設定され、第一の比較器15の出力の立ち上がりで駆動信号A、B、Cを順次立ち上げ、それぞれクロック2個分後の第一の比較器15の出力の立ち下がりで駆動信号A、B、Cを順次立ち下げ、これを繰り返す。これにより駆動信号A、B、Cはそれぞれ第一の比較器15の出力にクロック2周期分が加わった幅となる。誤差信号がさらに大きくなると第一の比較器15の出力のパルス幅が増大し、誤差信号が9V、比較信号が3Vになるとパルス幅は上限に達することになる。パルス幅検出回路19はパルス幅が上限に達したことを検出してモード切替回路21に検出信号を送るが、モード切替回路21はスイッチ16、17、18や駆動信号生成回路20の状態を変化させることはない。
次に、誤差信号が小さくなると第一の比較器15の出力のパルス幅が減少し、誤差信号が6V、比較信号が0Vになるとパルス幅は下限に達することになる。パルス幅検出回路19はそれを検出し、モード切替回路21に検出信号を送る。モード切替回路21はその信号と記憶していた現在の状態によりスイッチ16、18を開、スイッチ17を閉とし、その状態を記憶する。スイッチ17が閉になると前記のように−3Vの基準電圧が選択され、図4に示す状態に戻ることになる。駆動信号生成回路20も図4に示す条件に戻り、駆動信号A、B、Cはそれぞれ第一の比較器15の出力にクロック1周期分が加わった幅となる。
さらに誤差信号が小さくなると第一の比較器15の出力のパルス幅が減少し、誤差信号が3V、比較信号が0Vになるとパルス幅は下限に達することになる。パルス幅検出回路19はそれを検出し、モード切替回路21に検出信号を送る。モード切替回路21はその信号と記憶していた現在の状態によりスイッチ17、18を開、スイッチ16を閉とし、その状態を記憶する。スイッチ16が閉になると前記のように0Vの基準電圧が選択され、図3に示す状態に戻ることになる。駆動信号生成回路20も図3に示す条件に戻り、第一の比較器15の出力をクロック信号の1周期ごとに順次駆動信号A、B、Cに振り分け、駆動信号A、B、Cはそれぞれ第一の比較器15の出力と同じ幅になる。
以上説明したように、このように構成された制御装置では駆動信号A、B、Cの幅が誤差信号の大きさの変化により変化し、第一の比較器15の出力と同幅、あるいは第一の比較器15の出力にクロックの1周期分または2周期分が加わった幅のいずれかになる。これにより図4に示す駆動信号A、B、Cが第一の比較器15の出力にクロックの1周期分が加わった幅の時には、駆動信号A、B、Cの内2個同時に駆動信号が存在する期間が生じ、図5に示す駆動信号A、B、Cが第一の比較器15の出力にクロックの2周期分が加わった幅の時には、駆動信号A、B、Cの内3個同時に駆動信号が存在する期間が生じることになる。
ここで、駆動信号が第一の比較器15の出力と同幅から第一の比較器15の出力にクロックの2周期分が加わった幅に変化するとき、あるいはその逆の変化をするときは必ず第一の比較器15の出力にクロックの1周期分が加わった幅の状態を経て変化することになる。第二の比較器22は誤差信号が基準電圧以下であるとモード切替回路21に検出信号を送るので、基準電圧を3Vとしておけば誤差信号が3V以下となったときモード切替回路21は駆動信号A、B、Cが第一の比較器15の出力と同幅になるように駆動信号生成回路20の条件を設定する。これにより、6V以上であった誤差信号が急激に3V以下になった場合には、直ちに駆動信号A、B、Cが第一の比較器15の出力と同幅になる。
以下このように構成された高速パルス電源装置の動作について説明する。図6は1個のパルスが出力されるときの要部の波形を示すもので、A、B、Cはそれぞれ半導体スイッチ4a、4b、4cの駆動信号、Dは半導体スイッチ7の駆動信号であり、Gは出力電圧、Hは出力電流である。交流入力端子3から供給された交流電力は整流器1により直流電力に変換され、コンデンサ2に貯えられている。パルスの通電開始とともに半導体スイッチ4a、4b、4cにはまず第一の比較器15の出力と同幅の駆動信号が与えられるが、パルスの通電開始時は出力電流がゼロであり誤差信号は最大となるので、駆動信号は急速に第一の比較器15の出力にクロックの1周期分が加わった幅になり、さらに第一の比較器15の出力にクロックの2周期分が加わった幅になる。また、半導体スイッチ7にはパルスの通電期間中連続して駆動信号が与えられる。
半導体スイッチ4a、4b、4c及び半導体スイッチ7はそれぞれ駆動信号が与えられるとオンになり、変圧器8a、8b、8cの一次コイルに直流電圧が加えられる。これにより変圧器8a、8b、8cの二次側に電圧が誘起し、ダイオード9を通して負荷に電流が流れる。変圧器8a、8b、8cの一次コイルには、半導体スイッチ4a、4b、4cがオンの間は半導体スイッチ4a、4b、4cと半導体スイッチ7を通って電流が流れ、半導体スイッチ4a、4b、4cがオフになると半導体スイッチ7とダイオード6a、6b、6cを通って電流が流れる。
駆動信号が第一の比較器15の出力にクロックの2周期分が加わった幅になっている状態では、半導体スイッチ4a、4b、4cの全てに駆動信号が同時に与えられる期間が存在するので、その間は変圧器8a、8b、8cの一次コイル全てに同時に直流電圧が加えられ、負荷には変圧器8a、8b、8cの二次コイル全ての電圧の合計が加わることになる。これにより負荷には高い電圧が加わり、電流を早く立ち上がらせることになる。負荷に流れる電流が立ち上がって設定電流に近づき、誤差信号が小さくなると駆動信号は第一の比較器15の出力にクロックの1周期分が加わった幅になる。
駆動信号が第一の比較器15の出力にクロックの1周期分が加わった幅になると半導体スイッチ4a、4b、4cの3個中2個に駆動信号が同時に与えられる期間が存在するようになり、その間は変圧器8a、8b、8cの一次コイル3個中2個に同時に直流電圧が加えられ、負荷には変圧器8a、8b、8cの二次コイル2個の電圧の合計が加わることになる。さらに誤差信号が小さくなると駆動信号は第一の比較器15の出力と同幅になる。駆動信号が第一の比較器15の出力と同幅になると半導体スイッチ4a、4b、4cの3個中1個だけに駆動信号が与えられることになり負荷には変圧器8a、8b、8cの二次コイル1個の電圧が加わることになる。
このようにして、誤差信号が大きいときには変圧器8a、8b、8cの二次電圧の3個分、やや大きいときには2個分、小さいときには1個分の合計が負荷に加わり、加算された高い電圧により電流が早く立ち上がった後は電圧が低くなり、電流が一定になるように制御される。電流が急激に立ち上がって誤差電圧が小さくなり、6V以上から3V以下にまで急激に変化した場合には第二の比較器22により検出され、駆動信号A、B、Cが第一の比較器15の出力と同幅になり、負荷に加わるのは変圧器8a、8b、8cの1個分の電圧となるので電流がオーバーシュートすることはない。
また、前記構成の制御装置では半導体スイッチ4a、4b、4cに与える駆動信号がクロックの1周期ごとにずれて立ち上がるようになっているので、半導体スイッチ4a、4b、4cはクロックの1周期ごとに順次オンになることとなる。これにより各半導体スイッチ4a、4b、4cのスイッチング周波数はキャリア周波数の3分の1となり、スイッチング損失が低減する利点がある。さらに、クロックの1周期ごとに半導体スイッチ4a、4b、4cのいずれかがオンになることから出力電圧、出力電流のリップルが小さくなるという利点がある。
パルスの通電期間中、変圧器8a、8b、8cの一次コイルには一方向の電圧が加えられ、鉄心が飽和する方向に向かうが、変圧器8a、8b、8cはこの間のパルス電力を通過させるに充分な電圧時間積を有するものとしてあるので飽和にまで到ることはない。変圧器8a、8b、8cにはこの間の励磁電流により磁気エネルギーが蓄積される。パルスの通電期間が終わると、半導体スイッチ4a、4b、4cと半導体スイッチ7は全てオフになる。変圧器8a、8b、8cの一次コイルに流れていた電流はダイオード6a、6b、6cとダイオード5を通してコンデンサ2に流れ込み、変圧器8a、8b、8cに蓄積された磁気エネルギーが回収されるので鉄心の磁束がリセットされ、次回のパルス電力を通過させることが可能となる。このとき変圧器8a、8b、8cの一次コイルには電流を引き続き流す方向のそれまでとは逆極性の電圧が発生し、この逆極性の電圧は変圧器8a、8b、8cの二次コイルに誘起され、この逆電圧が負荷に加わって負荷電流を急速に減衰させる。
図7は請求項4の発明の実施の形態を示す主回路の結線図であって、整流器31、コンデンサ32により交流入力端子33から供給される交流電力を直流電力に変換する直流電源が設けてある。この直流電源のプラス極には第一の半導体スイッチである半導体スイッチ34a、34bのプラス極と第二のダイオードであるダイオード35のカソードが接続してあり、該半導体スイッチ34a、34bのマイナス極にはそれぞれアノードを直流電源のマイナス極に接続した第一のダイオードであるダイオード36a、36bのカソードが接続してある。また、ダイオード35のアノードにはマイナス極を直流電源のマイナス極に接続した第二の半導体スイッチである半導体スイッチ37のプラス極が接続してあり、半導体スイッチ34a、34bのマイナス極と半導体スイッチ37のプラス極の間にはそれぞれ変圧器38a、38bの一次コイルが接続してある。
さらに、直流電源のプラス極には半導体スイッチ39a、39bのプラス極が接続してあり、該半導体スイッチ39a、39bのマイナス極にはそれぞれマイナス極を直流電源のマイナス極に接続した半導体スイッチ40a、40bが接続してある。半導体スイッチ39a、40aの接続点と半導体スイッチ39b、40bの接続点との間には変圧器41の一次コイルが接続してあり、該変圧器41の二次コイルにはセンタータップを設けるとともに両端にそれぞれダイオード42a、42bを接続し、整流回路が構成してある。さらにこの整流回路と前記変圧器38a、38bの二次コイルを直列に接続し、出力端子43に接続してある。
変圧器38a、38bの二次コイルを直列に接続するに際しては、半導体スイッチ34a、34bのいずれかと半導体スイッチ37がオンになって変圧器38a、38bの一次コイルに電流が流れたとき、その一次コイルに流れる電流により二次コイルに誘起される電流がダイオード42a、42bを流れる極性としておく。この第二の実施の形態のものにおいても、変圧器38a、38bはパルス電力を通過させるに充分な電圧時間積を有するものとし、半導体スイッチ34a、34b及び37と半導体スイッチ39a、39b、40a、40b、ダイオード35及び36a、36bとダイオード42a、42bには高速な素子を使用するのが望ましい。
この構成では、半導体スイッチ39a、39b、半導体スイッチ40a、40b、変圧器41、ダイオード42a、42bがいわゆるスイッチング電源を構成しており、図1に示す構成のもので3回路あった半導体スイッチ4a、4b、4cと変圧器8a、8b、8cからなる回路の内1回路をスイッチング電源で置き換えた形となっているが、そのままスイッチング電源を加えた形としても良いことは言うまでもない。図1に示す構成のもので直列接続した変圧器8a、8b、8cの二次コイルに接続してあるダイオード9は、変圧器41の二次コイルに接続されたダイオード42a、42bがその役割を果たすので、取り除くことができる。
図8は図7に示す高速パルス電源装置用の制御装置の一例を示すブロック図であって、基本的なところは図2に示すものと同一であり、同一部分には同一符号が付してある。異なるのは第三の比較器44を設け、キャリア信号生成回路13を位相が180度異なる2個のキャリア信号を発生するものとし、発生するキャリア信号の一方を第一の比較器15に、他方を第三の比較器44に加えるようにしたことと、駆動信号生成回路20の構成と動作を異なるものとしたことである。駆動信号生成回路20はモード切替回路21の出力により設定される条件と、第一の比較器15の出力と、第三の比較器44の出力と、クロックとに基づいて、半導体スイッチ34a、34b及び37の駆動信号A、B及びDと半導体スイッチ39aと40b及び39b、40aの駆動信号E及びFを生成する。
図9乃至図11は前記構成の制御装置の各部の波形を示すものであり、Pはクロック信号、Qはキャリア信号と比較信号、Rは第一の比較器15の出力信号、Sは第三の比較器44の出力信号、A、Bは半導体スイッチ34a、34bを駆動する駆動信号、Eは半導体スイッチ39aと40bの駆動信号、Fは半導体スイッチ39bと40aの駆動信号である。Qでは実線の三角波が第一の比較器15に加えるキャリア信号を、点線の三角波が第三の比較器44に加えるキャリア信号を、水平な直線が誤差信号をそれぞれ示しており、いずれも誤差信号は右半分が左半分より大きくなっている。
図9は誤差信号が比較的小さい場合を示しており、キャリア信号の振幅を3V、誤差信号の振幅を最大9V、スイッチ16、17、18で選択される基準電圧をそれぞれ0V、−3V、−6Vとすれば誤差信号が3V以下の場合に相当する。この状態では第一の比較器15及び第三の比較器44には誤差信号がそのまま比較信号として加わり、比較信号がキャリア信号の値を上回る間それぞれR、Sのように出力を生じる。駆動信号生成回路20は図9に示すように第三の比較器44の出力信号を交互に駆動信号E、Fに振り分けて出力し、駆動信号A、Bには出力しない。これにより半導体スイッチ39a、39b、40a、40bの駆動信号は第三の比較器44の出力信号と同幅に、半導体スイッチ34a、34bの駆動信号は幅ゼロになる。
誤差信号が大きくなって3Vになると第一の比較器15の出力のパルス幅は上限に達することになる。パルス幅検出回路19は検出信号を発し、それを受けたモード切替回路21はスイッチ16、18を開、スイッチ17を閉としてその状態を記憶する。図10はこの状態を示しており、比較信号は誤差信号から3V減じた値となる。駆動信号生成回路20は第三の比較器44の出力のパルス幅とは無関係な最大幅の駆動信号を駆動信号E、Fに交互に出力し、第一の比較器15の出力信号を交互に駆動信号A、Bに振り分けて出力する。これにより半導体スイッチ39a、39b、40a、40bの駆動信号は最大幅に、半導体スイッチ34a、34bの駆動信号は第一の比較器15の出力信号と同幅になる。
誤差信号がさらに大きくなって誤差信号が6V、比較信号が3Vになると第一の比較器15の出力のパルス幅は上限に達することになる。パルス幅検出回路19は検出信号を発し、それを受けたモード切替回路21はスイッチ16、17を開、スイッチ18を閉としてその状態を記憶する。図11はこの状態を示しており、比較信号は誤差信号から6V減じた値となる。駆動信号生成回路20は第三の比較器44の出力のパルス幅とは無関係な最大幅の駆動信号を駆動信号E、Fに交互に出力し、第一の比較器15の出力の立ち上がりで駆動信号A、Bを交互に立ち上げ、それぞれクロック1個分後の第一の比較器15の出力の立ち下がりで駆動信号A、Bを立ち下げ、これを繰り返す。これにより半導体スイッチ39a、39b、40a、40bの駆動信号は最大幅に、半導体スイッチ34a、34bの駆動信号は第一の比較器15の出力にクロック1周期分が加わった幅になる。
誤差信号がさらに大きくなると第一の比較器15の出力のパルス幅が増大し、誤差信号が9V、比較信号が3Vになるとパルス幅は上限に達することになる。誤差信号が9Vを超えることはなく、パルス幅検出回路19はパルス幅が上限に達したことを検出してモード切替回路21に検出信号を送るが、モード切替回路21はスイッチ16、17、18や駆動信号生成回路20の状態を変化させることはない。ここから誤差信号が小さくなった場合には、前記図2に示す制御装置と同様に図10に示す状態から図9に示す状態に戻ることになる。
前記のように駆動信号A、Bは誤差信号の大きさにより、幅ゼロ、第一の比較器15の出力のパルス幅と同幅、第一の比較器15の出力にクロック1周期分が加わった幅のいずれかとなり、駆動信号E、Fは第三の比較器44の出力のパルス幅と同幅、第三の比較器44の出力のパルス幅とは無関係な最大幅のいずれかになる。駆動信号A、Bが第一の比較器15の出力にクロックの1周期分が加わった幅の時には駆動信号A、Bが同時に出力される期間が生じることになる。誤差信号が急激に小さくなり、6V以上から3V以下になった場合には第二の比較器22がモード切替回路21に検出信号を送るので、モード切替回路21は駆動信号A、Bが幅ゼロに、駆動信号E、Fが第三の比較器44の出力のパルス幅と同幅になるように駆動信号生成回路20の条件を設定する。
このように構成された高速パルス電源装置は次に説明するように動作する。図12は1個のパルスが出力されるときの要部の波形を示すもので、A、Bはそれぞれ半導体スイッチ34a、34bの駆動信号、Dは半導体スイッチ37の駆動信号、Eは半導体スイッチ39aと40bの駆動信号、Fは半導体スイッチ39bと40aの駆動信号であり、Gは出力電圧、Hは出力電流である。交流入力端子33から供給された交流電力は整流器31、により直流電力に変換され、コンデンサ32に貯えられている。半導体スイッチ39aと40b、半導体スイッチ39bと40aに駆動信号を与える際に絶縁しておく必要があることは言うまでもない。
パルスの通電開始とともに半導体スイッチ39a、39b、40a、40bにはまず第三の比較器44の出力と同幅の駆動信号が与えられるが、パルスの通電開始時は出力電流がゼロであり誤差信号は最大となるので、半導体スイッチ39a、39b、40a、40bに与えられる駆動信号は急速に最大幅になる。また、半導体スイッチ34a、34bに与えられる駆動信号は幅ゼロから急速に第一の比較器15の出力のパルス幅と同幅になり、さらに第一の比較器15の出力にクロック1周期分が加わった幅になる。半導体スイッチ37にはパルスの通電期間中連続して駆動信号が与えられる。
駆動信号が与えられると半導体スイッチ39a、40bと半導体スイッチ39b、40aは交互にオンになり変圧器41の一次コイルには交流電流が流れる。この変圧器41の二次コイルに誘起した交流電力はダイオード42a、42bにより整流される。また、半導体スイッチ34a、34b及び半導体スイッチ37がオンになり、変圧器38a、38bの一次コイルに直流電圧が加えられる。これにより変圧器38a、38bの二次側に電圧が誘起し、ダイオード42a、42bを通して負荷に電流が流れる。変圧器38a、38bの一次コイルには、半導体スイッチ34a、34bがオンの間は半導体スイッチ34a、34bと半導体スイッチ37を通って電流が流れ、半導体スイッチ34a、34bがオフになると半導体スイッチ37とダイオード36a、36bを通って電流が流れる。
半導体スイッチ34a、34bに与えられる駆動信号が第一の比較器15の出力にクロック1周期分が加わった幅になった状態では、半導体スイッチ34a、34bに駆動信号が同時に与えられる期間が存在するので、その間は半導体スイッチ34a、34bが同時にオンになり、変圧器38a、38bの一次コイルに同時に直流電圧が加えられ、負荷には変圧器38a、38bの二次コイル2個分の電圧とダイオード42a、42bにより整流された電圧の合計が加わることになる。これにより負荷には高い電圧が加わり、電流を早く立ち上がらせることになる。以後半導体スイッチ39a、39b、40a、40b及び半導体スイッチ34a、34bは駆動信号に従ってオン、オフを繰り返し、半導体スイッチ37はオンの状態を継続する。
負荷に流れる電流が立ち上がって設定電流に近づき誤差信号が小さくなると半導体スイッチ34a、34bには第一の比較器15の出力と同幅の駆動信号が与えられるようになる。これにより負荷には変圧器38a、38bの二次コイルいずれか1個の電圧とダイオード42a、42bにより整流された電圧の合計が加わることになる。さらに誤差信号が小さくなると半導体スイッチ34a、34bに駆動信号が与えられなくなり、負荷にはダイオード42a、42bにより整流された電圧だけが加わることになる。これよりさらに誤差信号が小さくなると、半導体スイッチ39a、39b、40a、40bに与えられる駆動信号の幅が減少し、負荷に流れる電流が一定に制御される。
このようにして、誤差信号が大きいときには変圧器38a、38bの2個分、やや大きいときには1個分の電圧がダイオード42a、42bにより整流された電圧に加算されて負荷に加わり、誤差信号が小さいときにはダイオード42a、42bにより整流された電圧だけが負荷に加わる。これにより高い電圧により電流が早く立ち上がった後は電圧が低くなり、電流が一定になるように制御される。電流が急激に立ち上がり、誤差電圧が急激に3V以下にまで小さくなった場合には、駆動信号A、Bが幅ゼロに、駆動信号E、Fが第三の比較器44の出力のパルス幅と同幅になるので、負荷に加わるのはダイオード42a、42bにより整流された電圧だけとなり、電流がオーバーシュートすることはない。
半導体スイッチ34a、34bに与えられる駆動信号をクロックの1周期ごとに交互に立ち上がるようにしておけば、それぞれの半導体スイッチ34a、34bはクロックの1周期毎に交互にオンになることになる。これにより出力電圧、出力電流のリップルは小さくなり、半導体スイッチ34a、34bのスイッチング周波数がキャリア周波数の2分の1となることでスイッチング損失が低減する利点がある。また、半導体スイッチ39a、39b、40a、40bの駆動信号を生成するキャリアと半導体スイッチ34a、34bの駆動信号を生成するキャリアを位相の異なる同一周期のものとしておけば、半導体スイッチ39aと40b又は半導体スイッチ39bと40aがオンになる時期と半導体スイッチ34a、34bがオンになる時期とがずれることになり、さらに出力電圧、出力電流のリップルが小さくなるという利点がある。
パルスの通電期間が終わると、半導体スイッチ34a、34bと半導体スイッチ37は全てオフになる。変圧器38a、38bの一次コイルに流れていた電流がダイオード36a、36bとダイオード35を通してコンデンサ32に流れ込み、変圧器38a、38bに蓄積された磁気エネルギーが回収され、鉄心の磁束がリセットされること、変圧器38a、38bの一次コイルに逆極性の電圧が発生すること、その電圧が二次コイルに誘起され、逆電圧が負荷に加わって負荷電流を急速に減衰させることは。図1に示す構成のものと同様である。このとき、半導体スイッチ39a、39b、40a、40bも全てオフとなり、スイッチング電源としての動作を停止することになる。
以上説明したように、前記の各実施の形態のものによれば、パルスの通電開始時は複数の変圧器8a、8b、8cの二次電圧の合計、あるいは複数の変圧器38a、38bの二次電圧と半導体スイッチ39a、39b、40a、40b、変圧器41及びダイオード42a、42bから構成されるスイッチング電源の出力電圧の合計の高い電圧が負荷に加わるので電流が早く立ち上がることになる。電流が立ち上がった後は変圧器8a、8b、8cの二次電圧の2個分又は1個分の電圧、あるいはスイッチング電源の出力電圧に変圧器38a、38bの二次電圧の1個分が加わった電圧又はスイッチング電源の出力電圧が負荷に加わることになり、電圧が低いので一定電流に制御する場合にも各半導体スイッチのオン時間が極端に短くなることがなく、電流のリップルが小さくなる利点がある。
なお、前記実施の形態のものではいずれも半導体スイッチ4a、4b、4cあるいは半導体スイッチ34a、34bをパルス幅制御し、駆動信号の幅が広いときに結果的に3個あるいは2個の半導体スイッチが同時にオンになる期間が生じるようにしているが、通電開始時には強制的に同時に駆動信号を与えるようにすることも可能である。強制的に同時に駆動信号を与えるようにすれば、半導体スイッチ4a、4b、4cあるいは半導体スイッチ34a、34bは継続して同時にオンになり、電流の立ち上がりをより早くすることができる。