図1を参照して、本実施の形態の回路モジュール10の構成を説明する。図1(A)は回路モジュール10を示す斜視図であり、図1(B)は回路モジュールを下方からみた平面図である。なお、図1(A)では、回路モジュール10を構成する回路装置11と実装基板110との関連構成を明確に示すために、両者を分離して示しているが、実際は回路装置11の接続領域13は実装基板110の開口部15、16に差し込まれる。
図1(A)を参照して、本実施の形態の回路モジュール10は、実装基板110と、その上面に実装された回路装置11とからなり、回路装置11は実装基板110に対して差込実装されている。
回路装置11は、表面にパッケージ14等の回路素子が設けられた配線基板12と、回路素子が封止されるように配線基板12の表面を被覆する封止樹脂20とを具備する。更に、配線基板12の下側の一部分は、封止樹脂20よりも下方(外部)に突出し、この部分の配線基板12の表面には多数個の外部接続電極18が設けられている。外部接続電極18が設けられた部分の配線基板12は、実装基板110に差し込まれて接続のために使用される接続領域13となる。
ここでは、回路装置に内蔵される回路素子として、配線基板12の一主面(紙面上では手前から見た面)にはコネクタ80、水晶発振子54、56、チップ素子38、パッケージ14等が配置されている。また、配線基板12の他主面(紙面上では奥行き側から見た面)には、不図示の半導体素子がフェイスアップで金属細線を用いて実装されており、これらの半導体素子および金属細線は封止樹脂20により被覆されている。
実装基板110は、例えば紙にフェノール樹脂を含浸させた紙フェノール樹脂基板であり、下面のみに単層の導電路が設けられている。そして、実装基板110には、回路装置11を差込実装するための開口部15、16が設けられている。開口部15、16の幅は配線基板12の接続領域13が差込可能な程度であり、具体的には1.0mm〜1.5mm程度であり、差し込まれる配線基板12の厚み以上である必要がある。
本実施の形態では、回路装置11を本来とは逆の方向に指してしまう逆差しを防止するために、回路装置11の配線基板12にスリット52を設けている。具体的には、配線基板12の接続領域13を部分的に除去してスリット52が設けられている。このスリット52の位置は、回路装置11の横方向の中央部を除外した部分(左右どちらかに偏った位置)に設けられている。更に、実装基板110を部分的に貫通除去して設けた開口部15、16は、スリット52に対応する領域には設けられていない。このような構成にすることで、回路装置11が正しい方向を向いたときのみに、回路装置11の実装基板110への実装が可能となる。一方、本来とは逆の方向で回路装置11を実装基板110に差し込もうとすると、接続領域13と開口部15、16とが合致せずに、差込自体ができない。
図1(B)を参照して、回路装置11の配線基板12の両主面に設けられた外部接続電極18は、実装基板110の裏面に形成された導電路112と接続される。具体的には、実装基板110の開口部15、16に差し込まれる部分の配線基板12の両主面には、第1外部接続電極18Aと、第2外部接続電極18Bが設けられている。そして、配線基板12の対向する面に設けられる第1外部接続電極18Aと第2外部接続電極18Bとは、別々に実装基板110の導電路112と接続されている。即ち、第1外部接続電極18Aと第2外部接続電極18Bとは、配線基板12の厚み方向に重畳する場所に位置しても、両者は連続しておらず、個別に異なる電気信号を入出力することが可能である。なお、各外部接続電極と導電路112とは、半田等の接合材を用いて電気的に接続されている。
本実施の形態では、回路装置11の配線基板12を外部に突出させた接続領域13を実装基板110に差込実装することで、実装する際に回路装置11に内蔵された回路素子が過度に加熱されることを抑止することができる。一般的な面実装では、実装基板110の上面に形成された導電路に半田ペーストを塗布し、この半田ペーストに電子部品を固着させ、その後に200度程度以上に加熱される炉を用いて半田ペーストを溶融させて実装を行っている。上記したように、リフロー炉を使用したこの方法によると、半田ペーストのみならず回路装置等の電子部品も200度程度に加熱されるので、加熱により劣化しやすい回路素子が回路装置に内蔵されていると、これらの素子が熱により悪影響を受ける。特に、接合材として鉛フリー半田が使用された場合は、リフロー温度が例えば250度程度に高くなるので、上記課題が顕在化する恐れがある。
本実施の形態では、回路装置11の配線基板12を突出させた接続領域13を実装基板110に差し込み実装することで、この問題を回避している。具体的な実装方法は、先ず、所定の大きさの開口部15、16が設けられて且つ下面に導電路112が設けられた実装基板110を用意する。次に、実装基板110の開口部15、16に接続領域13を差し込み、回路装置11を実装基板110に仮止めする。この時点では、回路装置11と実装基板110とは半田付けされていない。更に、回路装置11が載置された実装基板110を、溶融された半田から成る半田槽に浸漬して、実装基板110の裏面に形成された導電路112と、回路装置11の外部接続電極18との間に半田を付着させる。次に、実装基板110を半田層から引き上げた後に常温に晒して、実装基板110に付着した半田を冷却して固化させる。以上の工程により、回路装置11が実装基板110に実装される。
上記の工程は、半田層に接触するのは実装基板110と回路装置11の接続領域13のみであるので、溶融した半田から発生する熱は、回路装置11の配線基板12には伝達するが、回路装置11に内蔵される回路素子はそれほど加熱されない。従って、回路装置11に内蔵された回路素子が、実装時の加熱により劣化してしまうことを抑制することができる。
図2を参照して、上記した構成の回路モジュール10に採用される回路装置11の構成を説明する。図2(A)および図2(B)は回路装置11の平面図であり、図2(C)は回路装置11の断面図である。ここで、図2(A)は、図2(C)に示す回路装置11を下方から見た平面図であり、図2(B)は上方から見た平面図である。
図2の各図を参照して、回路装置11は、上面(第1主面)および下面(第2主面)に配線層が設けられた基材22から成る配線基板12と、配線基板12の上面および下面に配置された半導体素子34等およびパッケージ14等とを具備する差込実装型の回路装置である。
図2(C)を参照して、配線基板12は、下面および上面に配線層が形成された基材22から成る。ここで、基材22は、繊維状のフィラー(例えばガラス繊維)にエポキシ樹脂が含浸されたガラスエポキシ等の樹脂系材料から成り、差し込み実装の際の圧力が作用しても屈曲やクラックが生じない程度の機械的強度を有する。例えば、厚みが0.5mm〜1.0mm程度の厚みを有するガラスエポキシ基板は、充分な機械的強度を有するので、基材22として採用可能である。
上記した基材22の上面および下面には配線層が形成されている。ここでは、基材22の上面に第1配線層24および第2配線層26から成る2層の配線層が積層され、基材22の下面には第3配線層28および第4配線層30から成る2層の配線層が積層され、合計で4層の配線層が設けられている。ここで、配線層同士は、樹脂からなる絶縁層を介して積層されている。また、第1配線層24と第2配線層26とは、絶縁層を貫通して設けたメッキ膜等から成る接続部58により所定の箇所で接続されている。そして、第3配線層28と第4配線層30も、絶縁層を貫通して設けたメッキ膜から成る接続部60により所定の箇所にて電気的に接続されている。
更に、基材22の上面および下面に設けた第2配線層26と第3配線層28は、基材22を厚み方向に貫通して設けたメッキ膜等から成る貫通接続部44により所定の箇所で接続されている。
ここでは、基材22の上面および下面に合計で4層の多層配線が設けられているが、形成される配線層の総数は4層以外でも良い。例えば、基材22の上面および下面に1層ずつ配線層が設けられて合計で2層の配線層が構成されても良いし、5層以上の配線構造が構成されても良い。
上述した第1配線層24は、電気的接続領域(パッド)となる領域を除いて、被覆樹脂42により被覆される。具体的には、図2(C)を参照して、基材22の上面に形成された第1配線層24は被覆樹脂42により被覆され、第1配線層24の一部であるパッドの上面は被覆樹脂42により被覆されずに露出している。更に、被覆樹脂42から露出するパッドの上面は、例えば金メッキから成るメッキ膜により被覆されている。また、基材22の下面に形成された第4配線層30は被覆樹脂40により被覆されて、第4配線層30の一部であるパッドの表面は部分的に被覆樹脂40から露出している。ここで、第1配線層24を被覆する被覆樹脂42は、配線基板12の全面を被覆しているのではなく、配線基板12の上面の周辺部に於いては、被覆樹脂42は形成されず、露出する配線基板12の周辺部は封止樹脂20により被覆されている。
図2(A)および図2(C)を参照して、配線基板12の下面に形成された最下層の第4配線層30には、回路素子として、パッケージ14、チップ素子38、水晶発振子54、56が電気的に接続されている。図2(C)を参照して、パッケージ14の構造を説明すると、ランドに固着された半導体素子32が樹脂封止されており、半導体素子32と電気的に接続された複数のリード48がパッケージ14の対向する2つの側辺から外部に導出されている。ここで、パッケージ14に内蔵される半導体素子32としては、半導体メモリ等が考えられる。そして、パッケージ14のリード48は、第4配線層30から成るパッドの上面に、半田等の導電性接着材(接合材)を介して接合される。更に、チップ素子38は、ノイズ低減のためのバイパスコンデンサやチップ抵抗器等であり、両端の電極が半田を介してパッドに接合されている。
更に、図2(A)を参照して、水晶発振子54、56も他の回路素子と共に、第4配線層30から成るパッドに接合材を介して接合されている。水晶発振子54、56は、半導体素子34等を動作させるためのクロック(パルス信号)を発生させる素子である。具体的には、水晶発振子54は、半導体素子34が各種計算を行うためのクロックを発生させるものであり、金属製のパッケージである。更に、水晶発振子54は、内蔵されたICにより電圧制御されており、極めて高精度のクロックが発生される。また、水晶発振子54により生成されたクロックは、パッケージ14に内蔵された半導体素子32にも供給される。一方、水晶発振子56は、樹脂封止型のパッケージであり、配線基板12の反対面に実装された半導体素子34がデジタル放送の受信信号を復調するために必要とされるクロックを生成している。水晶発振子54と水晶発振子56とでは、生成されるクロックの周波数が異なる。
ここで、第4配線層30に接続される回路素子としては、上述した素子の他にも、面実装で配置される樹脂封止型のパッケージ、フリップチップ実装される半導体素子(LSI)等が採用可能である。更には、第4配線層30に接続される全ての回路素子を、半田から成る接合材を用いてリフロー工程により面実装されるものとしても良い。このことにより、実装工程を容易にすることができる。
更に、図2(C)を参照して、配線基板12の上面に形成された第1配線層24には、半導体素子34、36が接続されている。半導体素子34は、例えば、入力されたデジタル放送の受信信号の信号処理を行うLSIであり、その表面には500個程度の多数個の電極が形成されている。半導体素子34は、フェイスアップで配線基板12の上面に配置され、その電極は金属細線46を経由して第1配線層24の一部から成るパッドに接続される。一方、半導体素子36は、例えば半導体メモリ(具体例としてDDR SDRAM:Double Data Rate SDRAM)であり、フェイスアップで実装されて表面の電極は金属細線46を経由して第1配線層24から成るパッドと接続される。ここでは、第1配線層24に接続される半導体素子の全てをフェイスアップで接続して、金属細線46を使用して接続することで、実装に斯かるコストを低減させることができる。しかしながら、半導体素子34の電極間ピッチが例えば80μm程度以上であったら、バンプ電極を使用したフリップチップ実装で半導体素子34、36をフリップチップ実装しても良い。
図2(A)、図2(B)を参照して、配線基板12の一側辺(図では左側の側辺)に沿って多数個の外部接続電極18が設けられている。外部接続電極18は、例えば、縦×横=1mm×2mmのパッド形状に形成された第1配線層24または第4配線層30から成る。ここでは、配線基板12の一側辺に沿って、上面および下面の両面に外部接続電極18が設けられているが、どちらか一方の面のみに外部接続電極18が設けられても良い。外部接続電極18の上面は、金メッキ等のメッキ膜により被覆されている。
封止樹脂20は、熱硬化性樹脂または熱可塑性樹脂から成り、図2(C)では配線基板12の上面およびそこに配置された半導体素子34、36を被覆するように形成されている。半導体素子34等の放熱性を向上させるために、シリカ等の無機フィラーが混入された樹脂材料から封止樹脂20が構成されても良い。封止樹脂20の形成方法としては、トランスファーモールド、インジェクションモールド、ポッティング等が考えられる。図2(B)を参照すると、配線基板12の3つの側辺(上側辺、右側辺、下側辺)に於いては、配線基板12の終端部まで封止樹脂20により被覆されている。一方、多数の外部接続電極18が設けられる左側側辺の配線基板12の周辺部は、封止樹脂20は形成されずに、外部接続電極18およびその周辺部の配線基板12の主面が外部に露出している。これは、外部接続電極18が設けられた領域の配線基板12をマザーボード(実装基板)に差し込み実装するためである。ここで、封止樹脂20を形成することで、装置全体の機械的強度が補強されて、回路装置11を差し込み実装する際の曲げ等が抑制されるメリットもある。
更にまた、金型を用いたトランスファーモールドにより形成される封止樹脂20の上面は平坦面であるので、この封止樹脂20の平坦面に放熱フィン等の放熱器を当接させて、半導体素子34等から発生する熱を、封止樹脂20および放熱器を経由して外部に放出させることができる。
本形態では、図2(C)を参照して、金属細線46を介して接続される半導体素子34、36を配線基板12の上面に配置して、この半導体素子34、36および金属細線46が封止されるように封止樹脂20を形成している。このことにより、半導体素子34、36および金属細線46が封止樹脂20により被覆されて保護されるので、半導体素子34の破損や金属細線46の断線・変形が抑止される。
一方、図2(C)を参照して、配線基板12の下面に配置される素子は、パッケージ14やチップ素子38であり封止樹脂により封止されず外部に露出している。これらの回路素子の全て(または大部分)は、半田等の導電性接着材を用いて面実装されるものであり、金属細線で接続される半導体素子34等と比較してショート等の危険性が低い回路素子である。従って、このような回路素子を封止樹脂で被覆しないことにより、製造コストを低減させることができる。
更に、図2(A)を参照して、外部接続電極18が設けられた部分の配線基板12の両端には、配線基板12を部分的に除去した切り込み部50が設けられている。このことから、外部接続電極18が設けられた部分の配線基板12の幅(紙面上ではこの部分の上下方向の長さ)は、配線基板12の他の部分よりも短くなっている。従って、配線基板12を差し込み実装すると、切り込み部50の終端部が、差し込み実装される側の実装基板に当接して、配線基板12の過度の差し込みを抑制するストッパーとして機能している。
ここで、図2の各図を参照して、回路装置11では、デジタル放送の受信信号を処理するシステムLSIである半導体素子34を配線基板12の上面に実装して、この半導体素子34にクロックを供給する水晶発振子54を配線基板12の下面に実装している。そして、半導体素子34と水晶発振子54とを配線基板12を貫通して電気的に接続している。この構成により、半導体素子34と水晶発振子54とが接続される経路の距離を短くして、半導体素子34の動作を安定化させることができる。同様のことは、半導体素子34と、バイパスコンデンサであるチップ素子38に関してもいえる。
以上が回路装置11の構成である。
図3を参照して、次に、図2に示した回路装置11の配線基板12に設けられる配線層の構成を説明する。図3(A)は最上層である第1配線層24の平面図であり、図3(B)は最下層である第4配線層の平面図である。これらの図は、図2(C)に示す回路装置11を上方(封止樹脂20が形成される面)から見た図である。
図3(A)を参照して、第1配線層24は、パッド62、66、配線64、導電パターン68、第1外部接続電極18Aを構成している。また、ここでは、半導体素子34、36が実装される領域を点線にて示している。パッド66は、半導体素子36の周辺部に設けられており、不図示の金属細線が接続される。また、パッド62は、デジタル放送の受信信号を処理するシステムLSIである半導体素子34を取り囲むように、例えば500個程度が配置されている。
更にパッド62は、細長く形成された第1配線層24から成る配線64を経由して、接続部58と接続されている。ここで、図2(C)を参照して、接続部58は、絶縁層を貫通して第1配線層24とその下方の第2配線層26とを接続する部位である。この事項は、パッド66に関しても同様である。更に、パッド66とパッド62とを配線64を経由して接続することで、半導体素子34と半導体素子36とが接続される。
更に、配線基板12の下側の側面に沿って、第1配線層24の一部から成る第1外部接続電極18Aが設けられている。そして、この第1外部接続電極18Aは、上記した配線64およびパッド62等を経由して半導体素子34、36と接続される。
上記したパッド62等が設けられない領域には、パターニングされていないベタの第1配線層24から成る導電パターン68が設けられている。更に、この導電パターン68は、配線等を経由して固定電位(例えば接地電位や電源電位)に接続されることで、シールド層として機能し、半導体素子34等の回路素子から発生するノイズを吸収して低減させることができる。また、導電パターン68を設けることで、熱伝導性に優れる銅等の導電材料の残存率が上昇して、配線基板12自体の熱伝導性が向上されて、回路装置全体の放熱性を向上させることができる。更にまた、配線基板12に設けられる各配線層に導電パターン68を設けることで、各配線層の配線基板12の面積に対してパターンが残存する割合を略一定にすることが可能となり、配線基板12が加熱されたときに発生する反りを低減させる効果も期待される。
更に、導電パターン68を部分的に除去して除去部76が設けられている。この除去部76は、導電パターン68のほぼ全域に渡って等間隔でマトリックス状に設けられており、個々の除去部76は菱形の形状を呈している。換言すると、除去部76が設けられることにより、導電パターン68はメッシュ形状(網の目形状)を呈している。このように、導電パターン68に除去部76を設けることで、第1配線層24を被覆する絶縁材料(例えば、図2(C)に示す被覆樹脂42)の厚みを均一にすることができる。更に、リフローを行う際に発生し易いデラミ(配線基板の基材が膨張してしまう現象)を抑制することができる。
図3(B)を参照して、第4配線層30は、回路素子と接続されるパッド70、配線72および接続部60、導電パターン74、第2外部接続電極18Bから構成されている。第4配線層30には、水晶発振子54、56、チップ素子38、パッケージ14、コネクタ80が実装され、これらの素子はここでは点線で示されている。パッド70は、四角形形状に形成された第4配線層30からなり、水晶発振子54等の回路素子が面実装されるため、第1配線層24に設けられたワイヤボンディングのためのパッド62よりも大きく形成されている。更に、パッド70は、細く形成された第4配線層30から成る配線72を経由して接続部60と接続されている。ここで、接続部60は、図2(C)を参照して、層間の絶縁膜を貫通して第4配線層30と第3配線層28とを接続する部位である。更に、パッド70同士を配線72を経由して接続することで、第4配線層30に固着される回路素子同士(例えば、パッケージ14とチップ素子38)を電気的に接続しても良い。
更に、第4配線層30に関しても、上記した第1配線層24と同様に、導電パターン74が形成されている。ここでも、導電パターン74を設けることにより、第4配線層30におけるパターンの残存率を向上させて回路装置全体の放熱性が向上され、加熱に伴う配線基板12の反りを抑制することができる。更に、ここでも導電パターン74を部分的に除去して除去部78が設けられ、このことにより、第4配線層30を被覆する被覆樹脂40と配線基板12との密着性が向上される。
更に、ここでは平面図を示していないが、図2(C)に示す第2配線層26では、接続部58と貫通接続部44とを接続する配線が主に構成される。そして、この配線が形成されない領域では、パターニングされていない第2配線層26から成る導電パターンが形成され、この導電パターンにも、上述した除去部が設けられる。
また、第3配線層28では、貫通接続部44と接続部60とを接続する配線が主に形成される。更に、第3配線層28に於いても、上述した構成の導電パターンと除去部が設けられる。
配線基板12の下面に側辺に沿って設けられる外部接続電極18(第1外部接続電極18A、第2外部接続電極18B)には、アナログ信号が入出力するアナログ電極と、デジタル信号が入出力するデジタル電極が含まれる。本実施の形態では、全て(または殆ど)のアナログ電極を、スリット52を境界とした一方側に集約して配置することで、アナログ電極を通過するアナログ信号にノイズが混入することを抑止している。具体的には、デジタル電極を通過するアナログ信号にノイズが混入すると、出力される映像信号や音声信号が劣化してしまう。一方、デジタル電極をデジタル信号が通過すると、多量のノイズが発生する場合がある。従って、アナログ電極に接近してデジタル電極を設けると、デジタル電極から発生するノイズがアナログ電極を通過するアナログ信号に混入してしまう恐れがある。このことから、本実施の形態では、配線基板12を除去して設けたスリット52よりも一方側に、アナログ電極の全てまたは大部分を集約している。ここで、スリット52の幅は、外部接続電極18同士が離間する距離よりも長くなっており、例えば3mm〜5mm程度である。このようにすることで、スリット52の広い幅をもってアナログ電極とデジタル電極とを離間させることが可能となり、デジタル電極から発生するノイズがアナログ電極に及ぶことを抑制できる。
本実施の形態では、スリット52が左側に寄った位置に形成されており、スリット52よりも左側にアナログ電極が設けられ、右側にデジタル電極が設けられている。ここで、スリット52よりも左側の外部接続電極18の全てをアナログ電極にする必要はなく、この部分にデジタル電極が配置されても良い。しかし、この場合は、発生するノイズの量が、スリット52よりも右側に配置されるものより少ない(即ち、通過するデジタル信号の周波数が低い)デジタル信号が通過するデジタル電極が採用される。
図3(B)を参照して、半導体素子34と水晶発振子54、56の平面的な配置を説明する。なお、図3(B)では、半導体素子34は枠が無いハッチングにて示されている。ここでは、水晶発振子54、56の平面的な位置は、半導体素子34の近傍とされている。即ち、水晶発振子54、56は、半導体素子34が実装される面とは反対の面の配線基板12の表面に於いて、半導体素子34の近傍に配置されている。このことにより、水晶発振子54、56と半導体素子34とが短距離にて接続されて、上記した効果を得ることができる。更にここでは、水晶発振子54、56を、半導体素子34とは重畳しない領域に配置している。このようにすることで、半導体素子34が動作することにより発生した熱が水晶発振子54、56に伝わることが抑制され、水晶発振子54、56から発生するクロックの劣化を抑止できる。一方、チップ素子38に含まれるバイパスコンデンサについては、熱による悪影響を受けにくいので、半導体素子34の近傍に配置しても良いし、直下に配置しても良い。
図4は、入力されたデジタル放送の受信信号から映像信号等を生成する回路装置11の構成を示すブロック図である。回路装置11は、半導体素子34と、記憶部82(半導体素子36)と、水晶発振子54、56と、記憶部98(半導体素子32)とを具備する。更に、半導体素子34の内部には、A/D変換部84と、復調部86と、分離部88と、ビデオデコーダ90と、オーディオデコーダ92と、キャプションデコーダ94と、コントローラ96と、エンコーダ102と、D/A変換部100が内蔵されている。回路装置11全体の概略的機能を説明すると、回路装置11は、入力された所定のチャンネルのデジタル放送のアナログ受信信号から、アナログの音声信号と映像信号を生成して外部に出力している。
回路装置11がデジタル放送の受信信号を処理する詳細は次の通りである。先ず、所定のチャンネルのデジタル放送の受信信号が、半導体素子34のA/D変換部84に入力される、A/D変換部84では、アナログの受信信号からデジタルの受信信号が生成され、この信号は復調部86に伝送される。
復調部86では、デジタルの受信信号を復調して、受信信号に含まれる元のデータを抽出する。そして、抽出されたデータは、分離部88で、画像情報、音声情報および文字情報に分離されて、各々の情報はビデオデコーダ90、オーディオデコーダ92およびキャプションデコーダ94に伝送される。
ビデオデコーダ90では、画像情報がデコード(復元)され、復元された画像情報は、エンコーダ102に伝送される。また、オーディオデコーダ92では、音声情報がデコードされ、復元された音声情報は外部に出力される。更に、キャプションデコーダ94では、クローズドキャプションを構成する文字情報が復元される。ここで、クローズドキャプションとは、難聴の人が放送を楽しむため開発された方法であり、テレビの画面上に文字を表示される方法である。
エンコーダ102では、ビデオデコーダ90から出力された画像情報と、キャプションデコーダ94から出力された文字情報が合成されて、エンコード(変換)される。例えば、画像情報は、NTSC(National Television System Committee)の規格に沿ってエンコードされる。そして、エンコードされた情報は、D/A変換部100にてアナログ変換されて外部に出力される。この情報は、通常のアナログテレビジョンの場合と同じ処理でディスプレイに映し出すことができる。
また、水晶発振子54は、復調部86が受信信号を復調するときに使用されるクロックを半導体素子34に供給している。更に、水晶発振子56は、システム全体で計算を行う際に使用されるシステムクロックを、半導体素子36および記憶部98(半導体素子32)に対して供給している。
更に、記憶部98(半導体素子32)は、画像データや音声データが暫定的に記憶される役割を有し、例えば、256メガバイト程度の記憶容量を有する。一方、記憶部82(半導体素子36)は、半導体素子34を稼働させるためのプログラム等が記憶されており、例えばフラッシュメモリから成る。
なお、コントローラ96は、記憶部98等の外部の素子と、半導体素子34のインターフェースをコントロールする機能を有する部位である。
図5を参照して、次に、上記した構成の回路装置11が組み込まれたデジタル放送受信装置114の構成を説明する。ここで、図5(A)はデジタル放送受信装置114の断面図であり、図5(B)はその電気的構成を示すブロック図である。
図5(A)を参照して、実装基板110の上面に必要とされる電子部品を実装することにより、デジタル放送受信装置114が構成されている。ここでは、実装基板110に、電子部品として、チューナー104、回路装置11、回路装置106、コンデンサ108等が差し込み実装されている。チューナー104は、所定のチャンネルの受信信号を得る機能を有する。回路装置11の構成等は上記したとおりであり、配線基板が部分的に実装基板110に差し込まれて実装されている。回路装置106は、複数の半導体素子が樹脂モールドされたパッケージであり、両側辺から外部に導出するリードが実装基板110に差し込み実装されている。コンデンサ108は、例えばノイズ除去のための高さが1cm程度の電解コンデンサであり、外部に導出した2本のリードが実装基板110に差し込み実装されている。各部品の機能等は、図5(B)を参照して後述する。
実装基板110は、上述したように、例えば紙フェノール樹脂基板であり、下面のみに単層の導電路112が設けられている。そして、チューナー104等の電子部品が配置される領域には、電子部品を差し込み実装するための開口部(スリット)が設けられている。この導電路112を経由して、上記電子部品同士が電気的に接続される。
上記した各電子部品の実装基板110への実装は、次の通りである。まず、所定のパターン形状の導電路が下面に設けられ、所望の領域に差し込み実装用の開口部が設けられた実装基板110を用意する。次に、所定の箇所に、回路装置11を含む電子部品を差し込み実装する。ここでは、チューナー104、回路装置11、回路装置106、コンデンサ108や、不図示の電源回路装置等を、実装基板110に設けた開口部に差し込む。更に、溶融された半田が収納された槽に、電子部品が差し込まれた実装基板110を浸漬させる。そして、実装基板110の導電路112と電子部品との接続箇所に付着した半田を常温にて固化させて、差し込み実装が完了する。
上記構成のデジタル放送受信装置114は、テレビ装置の筐体に内蔵される。
図5(B)を参照して、上記した構成のデジタル放送受信装置114を構成する各ブロックの役割を説明する。この図を参照して、デジタル放送受信装置114は、チューナー104と、回路装置11と、回路装置106と、電源回路120と、スピーカ122と、ディスプレイ124とを具備している。
チューナー104では、テレビ放送受信装置114の外部に位置するアンテナ116を経由して入力されたデジタル放送の信号から、所定のチャンネルの受信信号を抽出する。そして、この受信信号は回路装置11に入力され、受信信号から映像信号と音声信号が生成される。回路装置で生成される各信号は、アナログ信号である。生成された映像信号は回路装置106に入力され、チャンネルを示す文字等と重ね合わされて、ディスプレイ124に出力される。ここで、ディスプレイ124は、例えば、液晶ディスプレイ、プラズマディスプレイ、有機ELディスプレイ、ブラウン管ディスプレイ等である。一方、回路装置11にて生成された音声信号は、スピーカ122に入力され、スピーカ122からは音声信号に基づく音が発生する。
なお、電源回路120は、例えば100Vの交流電力(商用電源)を、所定の電圧の直流電力に変換する機能を有する。電源回路120により生成された直流電力は、デジタル放送受信装置114を構成する各部位に供給される。
以上がデジタル放送受信装置114の構成である。本実施の形態では、デジタル放送の受信信号の処理に必要とされる半導体素子等を回路装置11に集約しており、回路装置11からは、アナログの音声信号および映像信号が出力される。具体的には、回路装置11では、ファインピッチの配線層を多層に積層させることで、電極数が極めて多い画像処理用の半導体素子と他の回路素子とを接続している。
この結果、回路装置11には、チューナー104からデジタル放送の受信信号がアナログ信号として入力され、回路装置11の内部でデジタル信号に変換されてデコードされる。更に、回路装置11の内部でアナログの映像信号および音声信号が生成されて出力される。従って、実装基板110側では複雑な処理が必要とされないので、実装基板110の配線構造を簡素にすることができる。即ち、回路装置11の配線基板と実装基板110とを比較すると、回路装置11の配線基板に構成される配線層の方が実装基板110の下面に形成される導電路112よりも配線幅および配線間が狭い。また、回路装置11の配線基板の方が、実装基板よりも多層の配線構造を有する。
以上のことから、本実施の形態のデジタル放送受信装置114では、従来から使用されている紙フェノール樹脂から成る単層の実装基板110をそのまま使用可能である。従って、コストダウンを実現することができる。