JP4957315B2 - 半導体光増幅モジュール、マトリクス型光スイッチ装置、および駆動回路 - Google Patents

半導体光増幅モジュール、マトリクス型光スイッチ装置、および駆動回路 Download PDF

Info

Publication number
JP4957315B2
JP4957315B2 JP2007079486A JP2007079486A JP4957315B2 JP 4957315 B2 JP4957315 B2 JP 4957315B2 JP 2007079486 A JP2007079486 A JP 2007079486A JP 2007079486 A JP2007079486 A JP 2007079486A JP 4957315 B2 JP4957315 B2 JP 4957315B2
Authority
JP
Japan
Prior art keywords
soa
optical
semiconductor optical
schottky barrier
barrier diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007079486A
Other languages
English (en)
Other versions
JP2008243952A (ja
Inventor
雅司 野口
智弘 上野
雄高 甲斐
節生 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007079486A priority Critical patent/JP4957315B2/ja
Priority to US12/068,354 priority patent/US8274733B2/en
Publication of JP2008243952A publication Critical patent/JP2008243952A/ja
Application granted granted Critical
Publication of JP4957315B2 publication Critical patent/JP4957315B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06EOPTICAL COMPUTING DEVICES; COMPUTING DEVICES USING OTHER RADIATIONS WITH SIMILAR PROPERTIES
    • G06E1/00Devices for processing exclusively digital data
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction

Description

本発明は半導体光増幅モジュール、マトリクス型光スイッチ装置、および駆動回路に関し、特に光信号の通過を制御する半導体光増幅モジュール、光の出力経路を切り替えるマトリクス型光スイッチ装置、および半導体光増幅モジュールを駆動する駆動回路に関する。
光通信ネットワークでは、将来のマルチメディアネットワークの構築を目指し、高速かつ大容量の光通信装置が要求されている。この高速かつ大容量化を実現する方式として、ナノ秒(ns)オーダの高速光スイッチを用いた光パケットスイッチングシステムの研究開発が進められている。SOA(Semiconductor Optical Amplifier)は、nsオーダの高速切替えが可能なデバイスであり、光パケットスイッチングシステムのマトリクス型光スイッチ等への適用が期待されている。
図16は、SOAの動作を説明する図である。図には、SOA100とSOA100を駆動する駆動回路101とが示してある。また、図の(a)には、SOA100に入力される光信号(光パケット)が示してある。図の(b)には、駆動回路101からSOA100に与えられる駆動電流が示してある。図の(c)には、SOA100から出力される光信号が示してある。
駆動回路101には、制御信号が入力される。駆動回路101は、制御信号に応じて、図の(b)に示すような駆動電流をSOA100に出力する。
SOA100は、駆動回路101からの駆動電流が光信号増幅領域に注入されることにより、増幅領域を伝播する光信号を増幅する。SOA100は、駆動電流を図の(b)に示すようにオン/オフすることにより、光信号のゲート素子として使用される。
例えば、SOA100は、図の(b)に示すようなタイミングの駆動電流が与えられると、図の(a)に示す#1〜#3の光信号のうち、#1,#3の光信号をゲートオンし、#2の光信号をゲートオフする。これにより、SOA100からは、図の(c)に示すような光信号が出力される。
図17は、図16の駆動回路の回路例を示した図である。図に示すように駆動回路は、抵抗R101〜R104、オペアンプ(演算増幅器)OP101、および電源P101,102から構成される。図には駆動回路の他に、SOA100を備えたSOAモジュール110が示してある。図のインダクタL101は、駆動回路の基板パターンによる寄生インダクタンス成分を等価的に示し、インダクタL102は、SOAモジュール110内の配線による寄生インダクタンス成分を等価的に示している。
図のオペアンプOP101は、非反転増幅回路を構成している。オペアンプOP101は、300mA以上の出力電流容量を持ち、2ns程度のセットリングタイムを持つ高速のオペアンプである。オペアンプOP101の非反転入力端子には、SOA100をオン/オフさせるための矩形波信号が入力される。図では、信号発生器SGによって矩形波信号を発生させて入力しているが、実際は、FPGA(Field Programmable Gate Array)やロジックバッファ回路により、制御部からのコントロール信号に応じた所望の矩形波信号が与えられることになる。
図18は、図17の駆動回路のリンギングを説明する図である。図のVSGの波形は、図17のVSG地点の電圧を示す。VSOAの波形は、図17のVSOA地点の電圧を示す。ISOAの波形は、図17のISOA地点の電流を示す。図18の各波形は、図17の図中に示した素子値でシミュレーションした結果を示している。
図17で示した信号発生器SGは、オン時に1.5V、オフ時に0Vとなるように設定されている。オペアンプOP101による非反転増幅回路は、入力電圧と同じ出力電圧を出力するように設計されている。
SOA100は、約300mAの駆動電流を流すと、約10dBの光増幅率を得ることができる。一方、駆動電流を小さくしていくと、光の減衰特性を示す。図の例では、非反転増幅回路から1.5Vの電圧が出力されると、SOA100には、約300mAの駆動電流が流れ、SOA100はオンする。また、非反転増幅回路から0Vの電圧が出力されると、SOA100には電流が流れなくなり、SOA100はオフする。
SOA100は、オフ状態であっても光の漏れが生じる場合がある。この場合、SOA100の出力先の合波カプラでクロストークが生ずる場合がある。クロストークが発生しないようにSOA100のオフ状態を得るためには(SOA100の光の漏れを生じないようにするためには)、SOA100の駆動電圧を0.65V以下に設定する必要がある。
図17で説明したように、駆動回路は等価的にインダクタL101を有し、SOAモジュール110は等価的にインダクタL102を有する。また、SOA100自体も、40〜70pFの接合容量を有する。そのため、SOA100がオンからオフに切替わったとき、オン時に充電された電荷が放電し、駆動回路にはインダクタL101,L102による逆起電力によって大きなリンギングが発生する。
図17の回路例では、図18のVSOAの波形に示すようにリンギングが発生し、0.65V以上の電圧が発生している(矢印A101)。このため、駆動回路は、オフ状態の駆動電流を出力しているにもかかわらず、SOA100は発光レベルに達し、光スイッチングの高速化が阻害されることになる。
図19は、リンギングを抑制する駆動回路の回路例を示した図である。図の回路において、図17と同じものには同じ符号を付し、その説明を省略する。
図に示すように、駆動回路とSOAモジュール110との間に抵抗R110が接続されている。また、オペアンプOP101の出力には、インダクタL103が接続されている。図の駆動回路では、抵抗R110を挿入することにより、リンギングの発生を抑制する。
図20は、図19の駆動回路のリンギングを説明する図である。図のVSGの波形は、図19のVSG地点の電圧を示す。VSOAの波形は、図19のVSOA地点の電圧を示す。ISOAの波形は、図19のISOA地点の電圧を示す。図20の各波形は、図19の図中に示した素子値でシミュレーションした結果を示している。
図19で説明したように、駆動回路の出力に抵抗R110を挿入したことによって、リンギングの発生が抑制されている。しかし、抵抗R110を挿入したことにより、電圧降下が発生し、SOA100に300mAの駆動電流を流してオンするためには、10.5Vという大きな駆動電圧が必要となる。このため、駆動回路の消費電力が増大してしまう。
例えば、抵抗R110の消費電力は、オン時(300mA)で2.7Wにもなる。また、消費電力が大きいため、大きな形状の抵抗R110が必要となり、回路規模が大きくなる。さらには、オペアンプOP101の出力電圧が高くなるため、2ns程度のセットリング特性を有する高速オペアンプの利用は困難となる。
なお、従来、レーザダイオードに流れるオーバシュートをLCR回路に流すようにして、レーザ出力の立上りを速めたレーザ駆動回路がある(例えば、特許文献1参照)。
実開平5−48369号公報
このように、リンギング発生抑制のために、駆動回路の出力に抵抗を接続すると、消費電力が増大し、回路規模も大きくなる。また、光スイッチの高速性が阻害されるという問題点があった。
本発明はこのような点に鑑みてなされたものであり、消費電力および回路規模を増大させることなく、また、高速性を阻害することなくリンギングを抑制できるSOAモジュール、マトリクス型光スイッチ装置、および駆動回路を提供することを目的とする。
本発明では上記問題を解決するために、図1に示すような光信号の通過を制御する半導体光増幅モジュール1において、入力される光信号を駆動電流に応じて出力する半導体光増幅器1aと、半導体光増幅器1aに並列に接続されるダイオード1bと、を有することを特徴とする半導体光増幅モジュール1が提供される。
このような半導体光増幅モジュール1によれば、半導体光増幅器1aにダイオード1bを並列に接続する。これにより、駆動電流のオン/オフの際に生じるリンギングの発生を抑制する。
本発明の半導体光増幅モジュールでは、半導体光増幅器に並列にダイオードを接続するようにした。これによって、消費電力および回路規模を増大させることなく、また、高速性を阻害することなく駆動電流のオン/オフの際に生じるリンギングを抑制することができる。
以下、本発明の原理を図面を参照して詳細に説明する。
図1は、半導体光増幅モジュールの概要を説明する図である。図に示すように半導体光増幅モジュール1は、半導体光増幅器1aおよびダイオード1bを有している。
半導体光増幅器1aは、入力される光信号を、駆動回路2から出力される駆動電流に応じて出力する。ダイオード1bは、半導体光増幅器1aに並列に接続される。
駆動回路2の駆動電流がオンからオフに切替わったとき、負のアンダーシュートが発生する。ダイオード1bは、負のアンダーシュートによって電流が流れ、アンダーシュートの電圧上昇を抑制する。これにより、リンギングの発生を抑制する。
このように、半導体光増幅モジュール1は、半導体光増幅器1aに並列にダイオード1bを接続するようにした。これによって、消費電力および回路規模を増大させることなく、また、高速性を阻害することなく駆動電流のオン/オフの際に生じるリンギングを抑制することができる。
次に、本発明の第1の実施の形態を図面を参照して詳細に説明する。
図2は、第1の実施の形態に係るSOAモジュールを適用した光パケットスイッチングネットワークの構成例を示した図である。図に示すように、光パケットスイッチングネットワークは、エッジノード11、コアノード12、アクセスノード13、および光ファイバ14によって構築されている。
エッジノード11には、加入者端末等のアクセスノード13が接続されている。エッジノード11は、加入者からの信号データを光パケットに変換する光パケットアッセンブリを備えている。また、エッジノード11は、コアノード12にも接続されている。
コアノード12は、エッジノード11から送られてきた光パケットを異なるコアノード12や配下にあるエッジノード11にスイッチする。
図3は、図2のコアノードを説明する図である。コアノード12は、光パケットを切り替えるためのマトリクス型光スイッチ21を有している。光パケットは、光ファイバ14の光データチャネルにより送信される。光データチャネルは、エッジノード11やコアノード12間を物理的に接続した光ファイバ14内の波長の異なるチャネルである。光パケットは、波長変換部22a〜22dにおいて、波長変換される。波長変換された光パケットは、マトリクス型光スイッチ21に入力され、方路が切り替えられる。
マトリクス型光スイッチ21での方路切替えは、コントロールチャネル部23とリザベーションマネージャ24との指示により行われる。光パケットの方路情報は、コントロールチャネルに含まれ、コントロールチャネル部23に入力される。
コントロールチャネル部23は、コントロールチャネルにより伝送されるラベル信号を解析する。コントロールチャネルは、コアノード12間を物理的に接続した光ファイバ14内の光データチャネルと異なる波長のチャネルであってもよいし、光ファイバ14とは異なる光ファイバや同軸線であってもよい。
リザベーションマネージャ24は、コントロールチャネルより送られてきたラベル信号の方路情報を解析して、マトリクス型光スイッチ21を制御する。マトリクス型光スイッチ21は、リザベーションマネージャ24により指示された出力ポートに向けて、光パケットの方路を切り替える。
図4は、光パケットの方路切替えのタイミングを示した図である。図に示すように、光パケット31に対する方路の切替えタイミングは、コントロールチャネル部23の方路情報を持つラベル信号32から一定のオフセット時間33の後に行われる。このマトリクス型光スイッチの切替時間34は、例えば、約45nsという短い時間で切替えなければならない要求がある。これは、光パケット31に影響を与えないためのガード時間である。すなわち、光パケットスイッチングシステムでは、短いガード時間内に光のポート切替えを完了する必要がある。
図5は、図3に示したマトリクス型光スイッチの詳細を示した図である。図に示すようにマトリクス型光スイッチは、光分配カプラ41a〜41n、SOAモジュール群42a〜42n、および光合波カプラ43a〜43nを有している。
光分配カプラ41a〜41nのそれぞれは、1つの入力ポートとn個の出力ポートとを有している。光分配カプラ41aは、第1のデータチャネルからの光パケットを受信する。光分配カプラ41bは、第2のデータチャネルからの光パケットを受信する。以下同様に、光分配カプラ41nは、第nのデータチャネルからの光パケットを受信する。
図の例では、光分配カプラ41aは、第1のデータチャネルから、#2,#1,#nの光パケットを順に受信している。光分配カプラ41bは、第2のデータチャネルから、#n,#2,#1の光パケットを順に受信している。光分配カプラ41nは、第nのデータチャネルから、#1,#n,#2の光パケットを順に受信している。
ここで、光パケット#1〜#nのそれぞれは、後述する光合波カプラ43a〜43nのそれぞれから出力されるべき光パケットである。
なお、光分配カプラ41a〜41nのそれぞれは、マトリクス型光スイッチを構成するために、後述する光合波カプラ43a〜43nの数だけ入力された光の分岐を行い、分岐された光を出力ポートから出力する。
SOAモジュール群42aは、光分配カプラ41a〜41nの数分のSOAモジュール(図中SOAM)を有している。同様に、SOAモジュール群42b〜42nのそれぞれも、光分配カプラ41a〜41nの数分のSOAモジュールを有している。SOAモジュールは、SOAとそれに並列に接続されたショットキーバリアダイオードとを有している。
SOAモジュール群42aの各SOAモジュールは、光分配カプラ41a〜41nの1つの出力ポートと接続されている。以下同様に、SOAモジュール群42nの各SOAモジュールは、光分配カプラ41a〜41nの1つの出力ポートと接続されている。
SOAモジュール群42aの出力は、光合波カプラ43aに接続されている。以下同様に、SOAモジュール群42nの出力は、光合波カプラ43nに接続されている。
SOAモジュール群42a〜42nの各SOAモジュールは、駆動回路群44からの駆動電流の有無によってスイッチングする。すなわち、SOAモジュールに入力された光は、駆動回路群44からの駆動電流に応じて、SOAモジュールからの出力光として出力され、または、遮断される。
光合波カプラ43a〜43nは、n入力/1出力の光合波カプラである。光合波カプラ43a〜43nは、光分配カプラ41a〜41nの数だけ入力ポートを有している。光合波カプラ43a〜43nは、入力ポートから入力した光を1つの出力ポートから出力する。
駆動回路群44は、SOAモジュール群42a〜42nが有しているSOAモジュール分の駆動回路を有している。駆動回路群44の各駆動回路は、図3に示したリザベーションマネージャ24からの制御信号に基づいて、SOAモジュール群42a〜42nの各SOAモジュールに駆動電流を与える。
このような構成のマトリクス型光スイッチの動作の概要を以下に説明する。
ある時刻に、光合波カプラ43bから出力されるべき光パケット#2が光分配カプラ41aに入力され、光合波カプラ43nから出力されるべき光パケット#nが光分配カプラ41bに入力され、光合波カプラ43aから出力されるべき光パケット#1が光分配カプラ41nに入力される。
各光パケットは、それぞれ分配され、それぞれSOAモジュール群42a〜42nの対応するSOAモジュールに到達する。
このとき、SOAモジュール群42aを駆動する駆動回路群44は、図3のリザベーションマネージャ24の指示で、光合波カプラ43aから出力されるべき光パケット#1が入力される光分配カプラ41nと接続されたSOAモジュールをオンに制御し、それ以外のSOAモジュールをオフに制御する。
同様に、SOAモジュール群42bを駆動する駆動回路群44は、図3のリザベーションマネージャ24の指示で、光合波カプラ43bから出力されるべき光パケット#2が入力される光分配カプラ41aと接続されたSOAモジュールをオンに制御し、それ以外のSOAモジュールをオフに制御する。
そして、SOAモジュール群42nを駆動する駆動回路群44は、図3のリザベーションマネージャ24の指示で、光合波カプラ43nから出力されるべき光パケット#nが入力される光分配カプラ41bと接続されたSOAモジュールをオンに制御し、それ以外のSOAモジュールをオフに制御する。
このように、光分配カプラ41aに入力された光パケット#2は分配されたのち、出力先である光合波カプラ43bに対応するSOAモジュール群42aのSOAモジュールがオンに制御されるので光合波カプラ43bから出力され、光合波カプラ43b以外のSOAモジュール群42aのSOAモジュールはオフに制御されるので、光合波カプラ43b以外の光合波カプラからは出力されない。
同様に光分配カプラ41bに入力された光パケット#nは光合波カプラ43nから出力され、光分配カプラ41nに入力された光パケット#1は光合波カプラ43aから出力される。
図6は、図5の駆動回路とSOAモジュールに含まれるSOAを説明する図である。図6のSOA51は、例えば、SOAモジュール群42aの1つのSOAMが有しているSOAに対応する。駆動回路52は、例えば、駆動回路群44の1つの駆動回路に対応する。
図6の(a)には、SOA51に入力される光信号が示してある。図6の(b)には、駆動回路52からSOA51に与えられる駆動電流が示してある。図6の(c)には、SOA51から出力される光信号が示してある。
なお、図6のSOA51、駆動回路52、および(a)〜(c)は、図16で説明したものと同様である。
図7は、SOAの駆動電流と光増幅率の関係を示した図である。SOA51は、駆動電流により光増幅率が変化する特性を有する。図の例では、SOA51に約300mAの駆動電流を流すことで、約10dBの光増幅率が得られ、ほぼ飽和状態になっている。一方、駆動電流が少なくなり、65mAを切ると、SOA51は、入力される光を減衰させ、光減衰器として動作する。
図8は、SOAの駆動電圧と光増幅率の関係を示した図である。SOA51は、電流駆動型であるが、電流300mA以上流せる電圧源から電圧を印加することで、電圧駆動することも可能である。図8において、約1.5Vの電圧ソースを与えたとき、光増幅率は、約10dBとなる。
図8の約10dBの光増幅率の位置は、図7の駆動電流のグラフと比較すると、約300mA流れていることになる。駆動電圧を小さくすると図7のグラフと同様の光減衰特性を示す。図8の場合、1Vを切ると、SOA51は光減衰器として動作している。
図9は、SOA間の消光比を示した図である。図5で説明したように、マトリクス型光スイッチは、光合波カプラ43a〜43nのそれぞれに、SOAモジュール群42a〜42nが接続されている。各SOAモジュール群42a〜42nは、光分配カプラ41a〜41nの出力ポート数分のSOAモジュールを有している。
上述のとおり、各SOAモジュール群42a〜42n、例えばSOAモジュール群42aの複数のSOAは、ある1つがオンしたとき、残りのSOAは全てオフ状態に制御される必要がある。しかしながら、駆動回路がオフ状態の駆動電流を出力した場合であっても、SOAに漏れ光が発生する場合がある。これらの漏れ光は、光合波カプラ43a〜43nでの光のクロストークの原因となる。例えば、8×8のマトリクス型光スイッチを構成しようとすると、オン/オフ状態間の消光比特性として約58dBが要求される。この消光比特性を得るには、駆動電圧を0.65V以下に設定する必要がある。
図10は、図5の駆動回路とSOAモジュールの回路図を示した図である。駆動回路は、抵抗R1〜R4、オペアンプOP1、および電源P1,P2から構成されている。駆動回路は、例えば、図5の駆動回路群44の1つの駆動回路に対応する。SOAモジュール61は、ショットキーバリアダイオードD1とSOA51から構成される。SOAモジュール61は、図5で示したSOAモジュール群42a〜42nの1つのSOAモジュールに対応する。図10のインダクタL1は、駆動回路の基板パターンによる寄生インダクタンス成分を示し、インダクタL2は、SOAモジュール61内の配線による寄生インダクタンス成分を示している。
図10のオペアンプOP1は、非反転増幅回路を構成している。オペアンプOP1は、300mA以上の出力電流容量を持ち、2ns程度のセットリングタイムを持つ高速のオペアンプである。オペアンプOP1の非反転入力端子には、SOA51をオン/オフさせるための矩形波信号が入力される。図では、信号発生器SGによって矩形波信号を発生させて入力しているが、実際は、図3に示したリザベーションマネージャ24からの制御信号が入力される。
SOA51には、ショットキーバリアダイオードD1が並列に接続されている。ショットキーバリアダイオードD1は、シリコン型ショットキーバリアダイオードである。ショットキーバリアダイオードD1のカソードは、SOA51のアノードと接続され、ショットキーバリアダイオードD1のカソードは、SOA51のカソードと接続されるように並列に接続されている。
SOA51は、40〜70pFの接合容量を有する。そのため、SOA51がオンからオフに切替わったとき、オン時に充電された電荷が放電し、インダクタL1,L2による逆起電力によって大きなリンギングが発生する。しかし、負側に引き起こされたアンダーシュートは、ショットキーバリアダイオードD1によって抑制される。すなわち、負側のアンダーシュートが発生すると、ショットキーバリアダイオードD1で電流を流すことによりアンダーシュートの電圧抑制を図る。一方、駆動電圧が正のときは、ショットキーバリアダイオードD1のインピーダンスは大きく、ショットキーバリアダイオードD1は、開放しているものとみなすことができる。よって、駆動電流は、全てSOA51に流れることになる。
なお、ショットキーバリアダイオードD1の選定として、容量負荷の増大による速度低下を抑えるために、2〜3pF以下の低接合容量のショットキーバリアダイオードが好ましい。シリコン型ショットキーバリアダイオードは、順方向電圧が一般のダイオードより小さいため、リンギングの抑制効果が高いという利点がある。
図11は、図10の回路のリンギングを説明する図である。図のVSGは、図10のVSG地点の電圧を示す。VSOAは、図10のVSOA地点の電圧を示す。ISOAは、図10のISOA地点の電流を示す。図11の各波形は、図10の図中に示した素子値でシミュレーションした結果を示している。
図10で示した信号発生器SGは、オン時に1.5V、オフ時に0Vとなるように設定されている。非反転増幅回路は、入力電圧と同じ出力電圧を出力するように設定されている。
図に示すように、非反転増幅回路から1.5Vの電圧が出力されると、SOA51には、図7,8で説明したように約300mAの駆動電流が流れる。これにより、SOA51はオンする。また、非反転増幅回路から0Vの電圧が出力されると、SOA51には電流が流れなくなり、SOA51はオフする。
前述したように、オペアンプOP1の出力電圧の立下り時(SOA51がオフするとき)には、リンギングが発生する。しかし、負側に引き起こされる最初のアンダーシュートは、矢印A1に示すように、ショットキーバリアダイオードD1によってその電圧が抑制される。これによって、その次に発生する正側のアンダーシュートの電圧も、矢印A2に示すように抑制される。
図9で説明したように、光合波カプラ43a〜43nでの光のクロストークを抑制するには、8×8のマトリクス型光スイッチの場合、消光比特性として約58dB要求される。この消光比特性を得るには、SOA51のオフ時の駆動電圧を0.65V以下に設定する必要がある。矢印A1に示すように、ショットキーバリアダイオードD1によって、負側に引き起こされる最初のアンダーシュートを抑制することにより、矢印A2に示す正側のアンダーシュートの電圧を0.65V以下にすることができる。すなわち、SOA51のオフ時において、約58dBの消光比特性を得ることができる。
このように、ショットキーバリアダイオードD1をSOA51に並列に接続することにより、図19の回路のように消費電力を増大させることなく、リンギングを抑制できる。また、リンギングを抑制するために大型の抵抗を接続する必要はなく、回路規模を小さくすることができる。また、図19の回路に対し、オペアンプOP1の出力電圧も小さいため、高速のオペアンプOP1を使用でき、高速性が阻害されることはない。
なお、ショットキーバリアダイオードD1は、SOAモジュール61が有するとしたが、SOAモジュール61の外部にあってもよい。例えば、駆動回路のオペアンプOP1の出力にSOA51と並列になるように接続するようにしてもよい。
次に、本発明の第2の実施の形態を図面を参照して詳細に説明する。第1の実施の形態では、シリコン型のショットキーバリアダイオードD1をSOA51に並列に接続していた。第2の実施の形態では、ガリウム砒素(GaAs)型ショットキーバリアダイオードをSOAに並列に接続する。
図12は、第2の実施の形態に係る駆動回路を示した図である。図12において図10と同じものには同じ符号を付し、その説明を省略する。
図12では、SOAモジュール62のショットキーバリアダイオードD2がガリウム砒素型ショットキーバリアダイオードとなっている。ガリウム砒素型のショットキーバリアダイオードD2は、図10で説明したのと同様に、負側に引き起こされるアンダーシュートを抑制する。
ガリウム砒素型のショットキーバリアダイオードD2は、シリコン型ショットキーバリアダイオードよりも接合容量が小さく、より高速応答が可能で、リンギングの抑制効果が高い。
図13は、図12の回路のリンギングを説明する図である。図のVSGは、図12のVSG地点の電圧を示す。VSOAは、図12のVSOA地点の電圧を示す。ISOAは、図12のISOA地点の電流を示す。図13の各波形は、図12の図中に示した素子値でシミュレーションした結果を示している。
図12で示した信号発生器SGは、オン時に1.5V、オフ時に0Vとなるように設定されている。非反転増幅回路は、入力電圧と同じ出力電圧を出力するように設定されている。
図に示すように、非反転増幅回路から1.5Vの電圧が出力されると、SOA51には、図7,8で説明したように約300mAの駆動電流が流れる。これにより、SOA51はオンする。また、非反転増幅回路から0Vの電圧が出力されると、SOA51には電流が流れなくなり、SOA51はオフする。
オペアンプOP1の出力電圧の立下り時(SOA51がオフするとき)には、リンギングが発生する。しかし、負側に引き起こされる最初のアンダーシュートは、矢印A3に示すように、ショットキーバリアダイオードD2によってその電圧が抑制される。これによって、その次に発生する正側のアンダーシュートの電圧も、矢印A4に示すように抑制される。
なお、矢印A4に示す点の電圧は0.32Vであり、図11に示す矢印A2の点の電圧0.5Vより小さい。すなわち、ショットキーバリアダイオードD2は、シリコン型のショットキーバリアダイオードよりリンギングを抑制する効果が高いことが分かる。
このように、ガリウム砒素型のショットキーバリアダイオードD2をSOA51に並列に接続することにより、図19の回路のように消費電力を増大させることなく、リンギングを抑制できる。また、リンギングを抑制するために大型の抵抗を接続する必要がなく、回路規模を小さくすることができる。また、図19の回路に対し、オペアンプOP1の出力電圧も小さいため、高速のオペアンプOP1を使用でき、高速性が阻害されることはない。また、シリコン型のショットキーバリアダイオードよりリンギング効果が高い。
次に、本発明の第3の実施の形態を図面を参照して詳細に説明する。第3の実施の形態では、ショットキーバリアダイオードとSOAとを1チップで構成するようにする。
図14は、第3の実施の形態に係る駆動回路を示した図である。図12において図10と同じものには同じ符号を付し、その説明を省略する。
図14では、ショットキーバリアダイオードD3とSOA51が1チップで構成されている。すなわち、ショットキーバリアダイオードD3をSOA51と同一ウェハで製造する。図14のショットキーバリアダイオードD3は、図10で説明したのと同様に、負側に引き起こされるアンダーシュートを抑制する。
図15は、図14の回路のリンギングを説明する図である。図のVSGは、図14のVSG地点の電圧を示す。VSOAは、図14のVSOA地点の電圧を示す。ISOAは、図14のISOA地点の電流を示す。図15の各波形は、図14の図中に示した素子値でシミュレーションした結果を示している。
図14で示した信号発生器SGは、オン時に1.5V、オフ時に0Vとなるように設定されている。非反転増幅回路は、入力電圧と同じ出力電圧を出力するように設定されている。
図に示すように、非反転増幅回路から1.5Vの電圧が出力されると、SOA51には、図7,8で説明したように約300mAの駆動電流が流れる。これにより、SOA51はオンする。また、非反転増幅回路から0Vの電圧が出力されると、SOA51には電流が流れなくなり、SOA51はオフする。
オペアンプOP1の出力電圧の立下り時(SOA51がオフするとき)には、リンギングが発生する。しかし、負側に引き起こされる最初のアンダーシュートは、矢印A5に示すように、ショットキーバリアダイオードD3によってその電圧が抑制される。これによって、その次に発生する正側のアンダーシュートの電圧も、矢印A6に示すように抑制される。
このように、ショットキーバリアダイオードD3をSOA51とともに1チップで構成することにより、装置の小型化を図ることができる。また、ショットキーバリアダイオードD3とSOA51とを1チップで構成するため、モジュール化する上でショットキーバリアダイオードD3を接続するための外部端子を設ける必要がない。
半導体光増幅モジュールの概要を説明する図である。 第1の実施の形態に係るSOAモジュールを適用した光パケットスイッチングネットワークの構成例を示した図である。 図2のコアノードを説明する図である。 光パケットの方路切替えのタイミングを示した図である。 図3に示したマトリクス型光スイッチの詳細を示した図である。 図5の駆動回路とSOAモジュールに含まれるSOAを説明する図である。 SOAの駆動電流と光増幅率の関係を示した図である。 SOAの駆動電圧と光増幅率の関係を示した図である。 SOA間の消光比を示した図である。 図5の駆動回路とSOAモジュールの回路図を示した図である。 図10の回路のリンギングを説明する図である。 第2の実施の形態に係る駆動回路を示した図である。 図12の回路のリンギングを説明する図である。 第3の実施の形態に係る駆動回路を示した図である。 図14の回路のリンギングを説明する図である。 SOAの動作を説明する図である。 図16の駆動回路の回路例を示した図である。 図17の駆動回路のリンギングを説明する図である。 リンギングを抑制する駆動回路の回路例を示した図である。 図19の駆動回路のリンギングを説明する図である。
符号の説明
1 半導体光増幅モジュール
1a 半導体光増幅器
1b ダイオード
2 駆動回路

Claims (6)

  1. 光信号の通過を制御する半導体光増幅モジュールにおいて、
    入力される前記光信号を駆動電流に応じて出力する半導体光増幅器と、
    前記半導体光増幅器に並列に接続されるショットキーバリアダイオードと、を備え、
    前記ショットキーバリアダイオードは、カソードが前記半導体光増幅器のアノードと接続され、アノードが前記半導体光増幅器のカソードと接続されることを特徴とする半導体光増幅モジュール。
  2. 前記ショットキーバリアダイオードは、シリコン型ショットキーバリアダイオードであることを特徴とする請求項1記載の半導体光増幅モジュール。
  3. 前記ショットキーバリアダイオードは、ガリウム砒素型ショットキーバリアダイオードであることを特徴とする請求項1記載の半導体光増幅モジュール。
  4. 前記半導体光増幅器と前記ショットキーバリアダイオードは、同一のウェハで形成されることを特徴とする請求項1記載の半導体光増幅モジュール。
  5. 光の出力経路を切り替えるマトリクス型光スイッチ装置において、
    制御信号が入力され、前記制御信号に応じて駆動電流を出力する駆動回路と、
    入力される光信号を前記駆動電流に応じて出力する半導体光増幅器と、前記半導体光増幅器に並列に接続されるショットキーバリアダイオードとを有する半導体光増幅モジュールと、を備え、
    前記ショットキーバリアダイオードは、カソードが前記半導体光増幅器のアノードと接続され、アノードが前記半導体光増幅器のカソードと接続されることを特徴とするマトリクス型光スイッチ装置。
  6. 半導体光増幅モジュールを駆動する駆動回路において、
    制御信号が入力され、前記制御信号に応じて駆動電流を出力する演算増幅器と、
    前記演算増幅器の出力に前記半導体光増幅モジュールに含まれる半導体光増幅器と並列になるように接続されるショットキーバリアダイオードと、を備え、
    前記ショットキーバリアダイオードは、カソードが前記半導体光増幅器のアノードと接続され、アノードが前記半導体光増幅器のカソードと接続されることを特徴とする駆動回路。
JP2007079486A 2007-03-26 2007-03-26 半導体光増幅モジュール、マトリクス型光スイッチ装置、および駆動回路 Expired - Fee Related JP4957315B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007079486A JP4957315B2 (ja) 2007-03-26 2007-03-26 半導体光増幅モジュール、マトリクス型光スイッチ装置、および駆動回路
US12/068,354 US8274733B2 (en) 2007-03-26 2008-02-05 Semiconductor optical amplification module, optical matrix switching device, and drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007079486A JP4957315B2 (ja) 2007-03-26 2007-03-26 半導体光増幅モジュール、マトリクス型光スイッチ装置、および駆動回路

Publications (2)

Publication Number Publication Date
JP2008243952A JP2008243952A (ja) 2008-10-09
JP4957315B2 true JP4957315B2 (ja) 2012-06-20

Family

ID=39793831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007079486A Expired - Fee Related JP4957315B2 (ja) 2007-03-26 2007-03-26 半導体光増幅モジュール、マトリクス型光スイッチ装置、および駆動回路

Country Status (2)

Country Link
US (1) US8274733B2 (ja)
JP (1) JP4957315B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5151695B2 (ja) * 2008-05-29 2013-02-27 富士通株式会社 駆動回路および光スイッチ
FR2950765B1 (fr) * 2009-09-29 2012-07-27 Alcatel Lucent Dispositif de commutation de paquets optiques
JP5760398B2 (ja) * 2010-11-15 2015-08-12 富士通株式会社 光スイッチ駆動回路、光スイッチ及び光切替スイッチ
JP5978950B2 (ja) * 2012-11-22 2016-08-24 富士通株式会社 光増幅装置および光増幅方法
WO2016079769A1 (ja) * 2014-11-18 2016-05-26 オリンパス株式会社 光走査用アクチュエータ及び光走査装置
JP6510444B2 (ja) * 2016-02-29 2019-05-08 日本電信電話株式会社 波長クロスコネクト装置及びモジュール
CN105700083B (zh) * 2016-03-23 2018-12-18 电子科技大学 一种光子交换芯片驱动装置
WO2022054147A1 (ja) * 2020-09-08 2022-03-17 日本電信電話株式会社 光バースト送信機

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4709370A (en) * 1985-06-17 1987-11-24 Rca Corporation Semiconductor laser driver circuit
JPS62173782A (ja) * 1986-01-27 1987-07-30 Matsushita Electric Ind Co Ltd 光集積回路装置
US4787087A (en) * 1986-03-04 1988-11-22 Citizen Watch Co., Ltd. Circuit for driving a laser diode
JPH0548369A (ja) 1991-08-09 1993-02-26 Seiko Epson Corp 薄型圧電素子
JP2001154160A (ja) * 1999-11-26 2001-06-08 Nec Corp 光スイッチ
JP2002055318A (ja) * 2000-08-08 2002-02-20 Mitsubishi Electric Corp 光電変換半導体装置
US7545839B2 (en) * 2003-01-02 2009-06-09 Optiswitch Technology Corporation Apparatus and method for driving a pulsed laser diode
JP2005135956A (ja) * 2003-10-28 2005-05-26 Mitsubishi Electric Corp 半導体光増幅器およびその製造方法ならびに光通信デバイス
JP2006005167A (ja) * 2004-06-17 2006-01-05 Sumitomo Electric Ind Ltd 半導体光素子
JP4112592B2 (ja) * 2006-04-17 2008-07-02 アンリツ株式会社 バイアスt回路、バイアスt回路を用いたドライバ回路及び光変調器並びに光送信装置
JP5070777B2 (ja) * 2006-09-19 2012-11-14 富士通株式会社 半導体光増幅器型ゲートスイッチの駆動回路および容量性負荷の駆動回路

Also Published As

Publication number Publication date
JP2008243952A (ja) 2008-10-09
US8274733B2 (en) 2012-09-25
US20080239472A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
JP4957315B2 (ja) 半導体光増幅モジュール、マトリクス型光スイッチ装置、および駆動回路
US6583645B1 (en) Field programmable optical arrays
JP5070777B2 (ja) 半導体光増幅器型ゲートスイッチの駆動回路および容量性負荷の駆動回路
US7898341B2 (en) Non-inverting amplifier circuit and optical switch driver circuit
CN110275286B (zh) 光学隔离的微机电(mems)开关和相关方法
US8179593B2 (en) Optical-switch drive circuit and method thereof
US20210384982A1 (en) Laser emitting system
JP5168937B2 (ja) 半導体光増幅型ゲートスイッチ用駆動回路、半導体光増幅型ゲートスイッチ装置および光交換機
JP3588254B2 (ja) 高速デジタル通信用の高速無バイアス半導体レーザダイオード駆動回路
JP5151695B2 (ja) 駆動回路および光スイッチ
JP6126181B2 (ja) 光スイッチ
US20160065136A1 (en) Modular RF Matrix Switch
JP3394018B2 (ja) 相補型光配線回路
US20150302124A1 (en) Designing Photonic Switching Systems Utilizing Equalized Drivers
US6922075B1 (en) Low power driver circuitry
US20050041913A1 (en) Optical switch matrix
Parry et al. Optical Switching Networks for Communication Systems
Muranaka et al. A route-and-select optical switch with flip-chip-bonded LVDS-compatible driver for sub-nanosecond switching
JP2699700B2 (ja) 光接続装置
White et al. Advanced photonic routing sub-systems with efficient routing control
Martin et al. High speed low power optical gate driver for 2.5 GBit/s ATM switching networks
Suliman et al. Design of a Control Algorithm for a 2× 3 Optical Switch
Blumenthal et al. Progress and Planned Future Directions in Optical Processing and Communications (BRIEFING CHARTS)
JPS60177326A (ja) マトリクススイツチ及びその駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4957315

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees