JP2699700B2 - 光接続装置 - Google Patents
光接続装置Info
- Publication number
- JP2699700B2 JP2699700B2 JP18796591A JP18796591A JP2699700B2 JP 2699700 B2 JP2699700 B2 JP 2699700B2 JP 18796591 A JP18796591 A JP 18796591A JP 18796591 A JP18796591 A JP 18796591A JP 2699700 B2 JP2699700 B2 JP 2699700B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- receiving element
- light emitting
- light receiving
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Optical Communication System (AREA)
Description
【0001】
【産業上の利用分野】この発明は、セルフルーティング
にデータを分岐させるネットワークの中で用いられる光
接続装置に関するものである。
にデータを分岐させるネットワークの中で用いられる光
接続装置に関するものである。
【0002】
【従来の技術】大規模な情報を処理するために、高速に
演算を実行する計算機の研究が進んでいるが、電気回路
を用いた逐次処理による方法では、すでに性能限界に近
づいている。そこで、スーパーコンピュータやアレイプ
ロセッサなど、複数の演算を同時に実行する並列処理ア
ーキテクチャなどの研究が進んでいる。
演算を実行する計算機の研究が進んでいるが、電気回路
を用いた逐次処理による方法では、すでに性能限界に近
づいている。そこで、スーパーコンピュータやアレイプ
ロセッサなど、複数の演算を同時に実行する並列処理ア
ーキテクチャなどの研究が進んでいる。
【0003】複数のプロセッサを結合する場合には、各
プロセッサの負担を軽減するために、ルータのようなセ
ルフルーティングなスイッチによって、ネットワークが
構成されることが望ましい。ルータは、複数組の入出力
ポートを有し、入力ポートのそれぞれを出力ポートのそ
れぞれに、切り換え接続するものである。ルータを用い
たマルチプロセッサの詳細は、例えば、情報処理学会論
文誌,第25巻(1984)864頁〜872頁に記載
の論文「論理シミュレータマシンのアーキテクチュア」
に詳しく述べられている。
プロセッサの負担を軽減するために、ルータのようなセ
ルフルーティングなスイッチによって、ネットワークが
構成されることが望ましい。ルータは、複数組の入出力
ポートを有し、入力ポートのそれぞれを出力ポートのそ
れぞれに、切り換え接続するものである。ルータを用い
たマルチプロセッサの詳細は、例えば、情報処理学会論
文誌,第25巻(1984)864頁〜872頁に記載
の論文「論理シミュレータマシンのアーキテクチュア」
に詳しく述べられている。
【0004】しかし、このような電子回路を用いた従来
の接続装置では、配線の密度を上げられないために、大
規模なネットワークを構成できなかったり、配線路の持
つ浮遊容量などの影響で、高速の通信ができないといっ
た問題が生じていた。
の接続装置では、配線の密度を上げられないために、大
規模なネットワークを構成できなかったり、配線路の持
つ浮遊容量などの影響で、高速の通信ができないといっ
た問題が生じていた。
【0005】一方、光は、互いに干渉せず、また、光の
伝播に際して、浮遊容量の影響を受けないため、大規模
でしかも高速に信号が伝播できるネットワークを構成で
きる可能性がある。
伝播に際して、浮遊容量の影響を受けないため、大規模
でしかも高速に信号が伝播できるネットワークを構成で
きる可能性がある。
【0006】この発明の目的は、大規模で高速に信号が
伝播するネットワークに用いる光接続装置を提供するこ
とにある。
伝播するネットワークに用いる光接続装置を提供するこ
とにある。
【0007】
【課題を解決するための手段】第1の発明の光接続装置
は、4個の発光素子が組になった発光素子アレイが、複
数組配列された入力面と、前記発光素子アレイの発光素
子の第1の発光素子から出射した光が入射する第1の受
光素子と、第2の発光素子から出射した光が入射する第
2の受光素子と、第3の発光素子から出射した光が入射
する第3の受光素子と、第4の発光素子から出射した光
が入射する第4の受光素子とを組にした受光素子アレイ
が、複数組配列された出力面と、前記出力面における各
受光素子に流れる電流をデジタル信号に変換する複数の
変換素子と、前記第1の受光素子に流れる信号をデジタ
ル変換する第1の変換素子と、前記第2の受光素子に流
れる信号をデジタル変換する第2の変換素子との出力を
比較して、始めに出力の得られた変換素子の出力を、一
定時間透過させ、前記出力1の得られなかった変換素子
の出力を、一定時間停止させる第1の比較回路と、前記
第3の受光素子に流れる信号をデジタル変換する第3の
変換素子と、前記第4の受光素子に流れる信号をデジタ
ル変換する第4の変換素子との出力を比較して、始めに
出力の得られた変換素子の出力を、一定時間透過させ、
前記出力1の得られなかった変換素子の出力を、一定時
間停止させる第2の比較回路とを、それぞれ複数個有す
ることを特徴とする。
は、4個の発光素子が組になった発光素子アレイが、複
数組配列された入力面と、前記発光素子アレイの発光素
子の第1の発光素子から出射した光が入射する第1の受
光素子と、第2の発光素子から出射した光が入射する第
2の受光素子と、第3の発光素子から出射した光が入射
する第3の受光素子と、第4の発光素子から出射した光
が入射する第4の受光素子とを組にした受光素子アレイ
が、複数組配列された出力面と、前記出力面における各
受光素子に流れる電流をデジタル信号に変換する複数の
変換素子と、前記第1の受光素子に流れる信号をデジタ
ル変換する第1の変換素子と、前記第2の受光素子に流
れる信号をデジタル変換する第2の変換素子との出力を
比較して、始めに出力の得られた変換素子の出力を、一
定時間透過させ、前記出力1の得られなかった変換素子
の出力を、一定時間停止させる第1の比較回路と、前記
第3の受光素子に流れる信号をデジタル変換する第3の
変換素子と、前記第4の受光素子に流れる信号をデジタ
ル変換する第4の変換素子との出力を比較して、始めに
出力の得られた変換素子の出力を、一定時間透過させ、
前記出力1の得られなかった変換素子の出力を、一定時
間停止させる第2の比較回路とを、それぞれ複数個有す
ることを特徴とする。
【0008】第2の発明の光接続装置は、4個の発光素
子と2個の受光素子が組になった光素子アレイが、複数
組配列された入力面と、前記光素子アレイの発光素子の
第1の発光素子から出射した光が入射する第1の受光素
子と、第2の発光素子から出射した光が入射する第2の
受光素子と、第3の発光素子から出射した光が入射する
第3の受光素子と、第4の発光素子から出射した光が入
射する第4の受光素子と、前記光素子アレイの第1の受
光素子に光を入射させる第1の発光素子と、第2の受光
素子に光を入射させる第2の発光素子を組にした光素子
アレイが、複数組配列された出力面と、前記入力面の各
発光素子を発光させる複数個の駆動素子と、前記入力面
および出力面における各受光素子に流れる電流をデジタ
ル信号に変換する複数の変換素子と、前記出力面の第1
の受光素子または第2の受光素子に流れる電流によっ
て、第1の発光素子を発光させる第1の駆動回路と、第
3の受光素子または第4の受光素子に流れる電流によっ
て、第2の発光素子を発光させる第2の駆動回路と、前
記入力面の第1の受光素子に電流が流れない場合には、
前記第1および第3の発光素子を発光させる駆動素子に
入力されるデータの流れを停止させる第1の制御素子
と、前記入力面の2の受光素子に電流が流れない場合に
は、前記第2および第4の発光素子を発光させる駆動素
子に入力されるデータの流れを停止させる第2の制御素
子を、それぞれ複数個有することを特徴とする。
子と2個の受光素子が組になった光素子アレイが、複数
組配列された入力面と、前記光素子アレイの発光素子の
第1の発光素子から出射した光が入射する第1の受光素
子と、第2の発光素子から出射した光が入射する第2の
受光素子と、第3の発光素子から出射した光が入射する
第3の受光素子と、第4の発光素子から出射した光が入
射する第4の受光素子と、前記光素子アレイの第1の受
光素子に光を入射させる第1の発光素子と、第2の受光
素子に光を入射させる第2の発光素子を組にした光素子
アレイが、複数組配列された出力面と、前記入力面の各
発光素子を発光させる複数個の駆動素子と、前記入力面
および出力面における各受光素子に流れる電流をデジタ
ル信号に変換する複数の変換素子と、前記出力面の第1
の受光素子または第2の受光素子に流れる電流によっ
て、第1の発光素子を発光させる第1の駆動回路と、第
3の受光素子または第4の受光素子に流れる電流によっ
て、第2の発光素子を発光させる第2の駆動回路と、前
記入力面の第1の受光素子に電流が流れない場合には、
前記第1および第3の発光素子を発光させる駆動素子に
入力されるデータの流れを停止させる第1の制御素子
と、前記入力面の2の受光素子に電流が流れない場合に
は、前記第2および第4の発光素子を発光させる駆動素
子に入力されるデータの流れを停止させる第2の制御素
子を、それぞれ複数個有することを特徴とする。
【0009】第3の発明の光接続装置は、4個の発光素
子が組になった発光素子アレイが、複数組配列された入
力面と、前記発光素子アレイの発光素子の第1の発光素
子から出射した光が入射する第1の受光素子と、第2の
発光素子から出射した光が入射する第2の受光素子と、
第3の発光素子から出射した光が入射する第3の受光素
子と、第4の発光素子から出射した光が入射する第4の
受光素子を組にした受光素子アレイが、複数組配列され
た出力面と、前記出力面における各受光素子に流れる電
流をデジタル信号に変換する複数の変換素子と、前記第
1の受光素子に流れる信号をデジタル変換する第1の変
換素子および前記第2の受光素子に流れる信号をデジタ
ル変換する第2の変換素子の出力を保持するための第1
のメモリ回路と、前記第3の受光素子に流れる信号をデ
ジタル変換する第3の変換素子および前記第4の受光素
子に流れる信号をデジタル変換する第4の変換素子の出
力を保持するための第2のメモリ回路を、それぞれ複数
個有することを特徴とする。
子が組になった発光素子アレイが、複数組配列された入
力面と、前記発光素子アレイの発光素子の第1の発光素
子から出射した光が入射する第1の受光素子と、第2の
発光素子から出射した光が入射する第2の受光素子と、
第3の発光素子から出射した光が入射する第3の受光素
子と、第4の発光素子から出射した光が入射する第4の
受光素子を組にした受光素子アレイが、複数組配列され
た出力面と、前記出力面における各受光素子に流れる電
流をデジタル信号に変換する複数の変換素子と、前記第
1の受光素子に流れる信号をデジタル変換する第1の変
換素子および前記第2の受光素子に流れる信号をデジタ
ル変換する第2の変換素子の出力を保持するための第1
のメモリ回路と、前記第3の受光素子に流れる信号をデ
ジタル変換する第3の変換素子および前記第4の受光素
子に流れる信号をデジタル変換する第4の変換素子の出
力を保持するための第2のメモリ回路を、それぞれ複数
個有することを特徴とする。
【0010】第4の発明の光接続装置は、複数個のメモ
リ回路と、前記複数個のメモリ回路に保持されているデ
ータを入力するシフトレジスタと、前記シフトレジスタ
のそれぞれの素子のデータによって変調される複数の発
光素子がマトリクス状に配列された受光素子アレイと、
前記シフトレジスタの各レジスタに接続されている発光
素子の中から、シフトレジスタ1個当り1個の発光素子
のみを発光させる複数の制御素子が配列された入力面
と、前記入力面のそれぞれの発光素子から出射した光を
受光する、発光素子と同じマトリクス構造を有する受光
素子が、受光素子のシフトレジスタで接続されている方
向に直交する方向に接続されている受光素子アレイと、
前記接続された受光素子に流れる電流をアナログ/デジ
タル変換して保持する複数個のメモリ回路とを有するこ
とを特徴とする。
リ回路と、前記複数個のメモリ回路に保持されているデ
ータを入力するシフトレジスタと、前記シフトレジスタ
のそれぞれの素子のデータによって変調される複数の発
光素子がマトリクス状に配列された受光素子アレイと、
前記シフトレジスタの各レジスタに接続されている発光
素子の中から、シフトレジスタ1個当り1個の発光素子
のみを発光させる複数の制御素子が配列された入力面
と、前記入力面のそれぞれの発光素子から出射した光を
受光する、発光素子と同じマトリクス構造を有する受光
素子が、受光素子のシフトレジスタで接続されている方
向に直交する方向に接続されている受光素子アレイと、
前記接続された受光素子に流れる電流をアナログ/デジ
タル変換して保持する複数個のメモリ回路とを有するこ
とを特徴とする。
【0011】第5の発明は、第1〜第4の発明におい
て、少なくとも前記発光素子および受光素子が、pnp
n構造を有する光スイッチング素子であることを特徴と
する。
て、少なくとも前記発光素子および受光素子が、pnp
n構造を有する光スイッチング素子であることを特徴と
する。
【0012】
【原理】この発明の原理を、図8〜図15を用いて説明
する。図8は、ポートaまたはポートbに入力される信
号をポートAまたはポートBへ分岐させるスイッチを示
したものである。
する。図8は、ポートaまたはポートbに入力される信
号をポートAまたはポートBへ分岐させるスイッチを示
したものである。
【0013】セルフルーティングなネットワークでは、
スイッチは、入力信号の先頭に付加されているアドレス
の最初のビットの値によって、出力ポートを選択する機
能を必要とする。これは、例えば、ポートaまたはポー
トbの信号の最初のビットが0ならばポートAへ、1な
らばポートBへデータを出力する機能である。以下に、
この機能を光学的に実現するための構成について述べ
る。
スイッチは、入力信号の先頭に付加されているアドレス
の最初のビットの値によって、出力ポートを選択する機
能を必要とする。これは、例えば、ポートaまたはポー
トbの信号の最初のビットが0ならばポートAへ、1な
らばポートBへデータを出力する機能である。以下に、
この機能を光学的に実現するための構成について述べ
る。
【0014】図9は、4個の発光素子1,2,3,4が
マトリクス状に配列された入力面と、2個の受光素子が
電子回路によって接続された出力面から構成される光接
続装置を示したものである。図において、入力面の発光
素子1は、ポートaからポートAへ、発光素子2は、ポ
ートbからポートBへ光を伝送するための発光素子であ
る。出力面では、上側の受光素子5,6がポートA、下
側の受光素子7,8がポートBに対応する。これら2個
の受光素子を接続している回路は、左側の素子と右側の
素子の中で、もっとも早く電流の流れた素子の電流を電
圧に変換して出力信号とし、一定の時間、他方の素子に
電流が流れないように制御する。このようにすれば、ポ
ートaとポートbからの信号が重畳されることなく、所
望のポートへ出力される。信号が、固定長のパケットと
して伝送される場合には、あらかじめ、他方の素子に電
流を流さない時間を決めておくことができる。一方、不
定量の信号が伝送される場合には、データの終了を知ら
せる制御信号によって、この回路を制御することができ
る。
マトリクス状に配列された入力面と、2個の受光素子が
電子回路によって接続された出力面から構成される光接
続装置を示したものである。図において、入力面の発光
素子1は、ポートaからポートAへ、発光素子2は、ポ
ートbからポートBへ光を伝送するための発光素子であ
る。出力面では、上側の受光素子5,6がポートA、下
側の受光素子7,8がポートBに対応する。これら2個
の受光素子を接続している回路は、左側の素子と右側の
素子の中で、もっとも早く電流の流れた素子の電流を電
圧に変換して出力信号とし、一定の時間、他方の素子に
電流が流れないように制御する。このようにすれば、ポ
ートaとポートbからの信号が重畳されることなく、所
望のポートへ出力される。信号が、固定長のパケットと
して伝送される場合には、あらかじめ、他方の素子に電
流を流さない時間を決めておくことができる。一方、不
定量の信号が伝送される場合には、データの終了を知ら
せる制御信号によって、この回路を制御することができ
る。
【0015】図10は、図9の構成に、出力ポートが使
用されているかどうかを知らせる制御信号を付加したも
のである。図9の構成では、入力面において、出力ポー
トの状態を知ることはできず、別に制御信号を設ける
か、あるいは出力ポートが競合している場合には、エラ
ーとして処理しなければならない。そこで、図2におい
て、出力面の上側の受光素子5,6がポートA、下側の
受光素子7,8がポートBに対応しており、ポートAお
よびポートBの受光素子に流れる電流によって、それぞ
れ発光する2個の発光素子23,24を配置させ、入力
面に、それらから出射した光を受光する受光素子25,
26を配置させた。この発光素子には回路が付加されて
おり、図9の回路において、一方の受光素子に電流が流
れない間、その受光素子に接続されている発光素子を発
光させる。この発光素子が発光している間は、出力ポー
トが使用されていることを表しているので、信号を伝送
していないポートに付加されている回路は、発光素子に
電流が流れないように制御する。
用されているかどうかを知らせる制御信号を付加したも
のである。図9の構成では、入力面において、出力ポー
トの状態を知ることはできず、別に制御信号を設ける
か、あるいは出力ポートが競合している場合には、エラ
ーとして処理しなければならない。そこで、図2におい
て、出力面の上側の受光素子5,6がポートA、下側の
受光素子7,8がポートBに対応しており、ポートAお
よびポートBの受光素子に流れる電流によって、それぞ
れ発光する2個の発光素子23,24を配置させ、入力
面に、それらから出射した光を受光する受光素子25,
26を配置させた。この発光素子には回路が付加されて
おり、図9の回路において、一方の受光素子に電流が流
れない間、その受光素子に接続されている発光素子を発
光させる。この発光素子が発光している間は、出力ポー
トが使用されていることを表しているので、信号を伝送
していないポートに付加されている回路は、発光素子に
電流が流れないように制御する。
【0016】図11は、図9および図10の構成に、メ
モリ37,38を付加したものである。メモリを付加す
ることによって、図9の入力面にある回路は、直接、メ
モリを制御し、データを保持させ続けることができる。
モリ37,38を付加したものである。メモリを付加す
ることによって、図9の入力面にある回路は、直接、メ
モリを制御し、データを保持させ続けることができる。
【0017】図12は、図9から図11の構成に、いろ
いろなセルフルーティングネットワークを構成するため
の回路や光学素子を付加したものである。図11に示し
たメモリ37,38にシフトレジスタ39,40を接続
し、各レジスタに発光素子41,42,43,44を付
加する。入力面の各発光素子から出射した光は、出力面
の受光素子に入射する。この時、図13に示すように、
出力面の受光素子を、シフトレジスタの接続されている
方向に対して直行する方向に接続し、1つのシフトレジ
スタによって接続されている発光素子の組の中から1個
の発光素子のみを発光させれば、光クロスバ接続の原理
によって、出力面の任意のポートへ、データを送ること
ができる。図14は、図15に示す8×8のオメガネッ
トワークを構成する場合に、入力面において発光する発
光素子を示したものである。
いろなセルフルーティングネットワークを構成するため
の回路や光学素子を付加したものである。図11に示し
たメモリ37,38にシフトレジスタ39,40を接続
し、各レジスタに発光素子41,42,43,44を付
加する。入力面の各発光素子から出射した光は、出力面
の受光素子に入射する。この時、図13に示すように、
出力面の受光素子を、シフトレジスタの接続されている
方向に対して直行する方向に接続し、1つのシフトレジ
スタによって接続されている発光素子の組の中から1個
の発光素子のみを発光させれば、光クロスバ接続の原理
によって、出力面の任意のポートへ、データを送ること
ができる。図14は、図15に示す8×8のオメガネッ
トワークを構成する場合に、入力面において発光する発
光素子を示したものである。
【0018】図8から図12までは、2×2のスイッチ
の列、図13から図15までは、8×8のネットワーク
を構成する例について述べたが、素子を面内に配列する
ことによって、任意のネットワークを構成することがで
きる。
の列、図13から図15までは、8×8のネットワーク
を構成する例について述べたが、素子を面内に配列する
ことによって、任意のネットワークを構成することがで
きる。
【0019】
【実施例】以下、この発明の実施例を説明する。
【0020】図1は、この発明の第1の発明の光接続装
置の一実施例を示す斜視図である。この光接続装置は、
例えば半導体レーザなどの発光素子1,2,3,4と、
発光素子から発光する光を受光する、例えばフォトダイ
オードなどの受光素子5,6,7,8と、受光素子に流
れる電流を増幅するアンプ9,10,11,12と、ア
ンプによって増幅された電流を電圧に変換して、デジタ
ル信号にするA/D変換器13,14,15,16と、
2個のA/D変換器の出力を比較し、始めに出力の得ら
れたA/D変換器の出力を一定時間透過させ、他のA/
D変換器の出力を停止させる比較回路17,18と、発
光素子1,2,3,4を駆動するための駆動回路19,
20,21,22とから構成される。
置の一実施例を示す斜視図である。この光接続装置は、
例えば半導体レーザなどの発光素子1,2,3,4と、
発光素子から発光する光を受光する、例えばフォトダイ
オードなどの受光素子5,6,7,8と、受光素子に流
れる電流を増幅するアンプ9,10,11,12と、ア
ンプによって増幅された電流を電圧に変換して、デジタ
ル信号にするA/D変換器13,14,15,16と、
2個のA/D変換器の出力を比較し、始めに出力の得ら
れたA/D変換器の出力を一定時間透過させ、他のA/
D変換器の出力を停止させる比較回路17,18と、発
光素子1,2,3,4を駆動するための駆動回路19,
20,21,22とから構成される。
【0021】この光接続装置において、例えば、駆動回
路19に信号が入力されると、その信号によって変調さ
れた光信号が、発光素子1から発光される。この光ビー
ムは、受光素子5によって受光され、アンプ9によって
増幅され、A/D変換器13によってデジタル信号に変
換される。この信号は、出力信号になると共に、その一
部は、比較回路17に入力される。比較回路の一例を図
6に示す。この比較回路は、フリップフロップ61,6
2、ゲート63,64、AND回路65,66、比較器
67により構成されている。この比較回路は、信号が出
力された場合に、入力信号との積演算を行い、信号が入
力されていないポートのフリップフロップを動作させ
て、信号を遮断するものである。この回路によって、同
時に2つのポートから信号が入力され、それらが重畳す
ることを防ぐことができる。
路19に信号が入力されると、その信号によって変調さ
れた光信号が、発光素子1から発光される。この光ビー
ムは、受光素子5によって受光され、アンプ9によって
増幅され、A/D変換器13によってデジタル信号に変
換される。この信号は、出力信号になると共に、その一
部は、比較回路17に入力される。比較回路の一例を図
6に示す。この比較回路は、フリップフロップ61,6
2、ゲート63,64、AND回路65,66、比較器
67により構成されている。この比較回路は、信号が出
力された場合に、入力信号との積演算を行い、信号が入
力されていないポートのフリップフロップを動作させ
て、信号を遮断するものである。この回路によって、同
時に2つのポートから信号が入力され、それらが重畳す
ることを防ぐことができる。
【0022】図2は、第2の発明の光接続装置の一実施
例を示す斜視図である。この光接続装置は、例えば半導
体レーザなどの発光素子1,2,3,4と、発光素子か
ら発光する光を受光する、例えばフォトダイオードなど
の受光素子5,6,7,8と、受光素子5,6,7,8
に流れる電流を増幅するアンプ9,10,11,12
と、アンプによって増幅された電流を電圧に変換して、
デジタル信号にするA/D変換器13,14,15,1
6と、A/D変換器13または14,15または16の
出力によって発光する、例えば半導体レーザなどの発光
素子23,24と、発光素子23,24から出射した光
を受光する、例えばフォトダイオードなどの受光素子2
5,26と、受光素子25,26に流れる電流を増幅す
るアンプ27,28と、アンプによって増幅された電流
を電圧に変換して、デジタル信号にするA/D変換器2
9,30と、発光素子1,2,3,4,23,24を駆
動するための駆動回路31,32,33,34,35,
36とから構成される。
例を示す斜視図である。この光接続装置は、例えば半導
体レーザなどの発光素子1,2,3,4と、発光素子か
ら発光する光を受光する、例えばフォトダイオードなど
の受光素子5,6,7,8と、受光素子5,6,7,8
に流れる電流を増幅するアンプ9,10,11,12
と、アンプによって増幅された電流を電圧に変換して、
デジタル信号にするA/D変換器13,14,15,1
6と、A/D変換器13または14,15または16の
出力によって発光する、例えば半導体レーザなどの発光
素子23,24と、発光素子23,24から出射した光
を受光する、例えばフォトダイオードなどの受光素子2
5,26と、受光素子25,26に流れる電流を増幅す
るアンプ27,28と、アンプによって増幅された電流
を電圧に変換して、デジタル信号にするA/D変換器2
9,30と、発光素子1,2,3,4,23,24を駆
動するための駆動回路31,32,33,34,35,
36とから構成される。
【0023】この光接続装置において、例えば、駆動回
路31に信号が入力されると、その信号によって変調さ
れた光信号が、発光素子1から発光される。この光ビー
ムは、受光素子5によって受光され、アンプ9によって
増幅され、A/D変換器13によってデジタル信号に変
換される。この信号は、出力信号になると共に、その一
部は、駆動回路35に入力され、発光素子23を発光
し、その光信号を受光素子25が受光し、アンプ27に
よって増幅され、A/D変換器29によって、デジタル
信号に変換される。この信号は、図1の比較回路17,
18と同等の機能をもつ駆動回路に入力され、信号を出
力していないポートの半導体レーザが発光しないよう
に、駆動回路に入力される信号を遮断する。この回路と
光学素子によって、入力面において、信号を遮断するこ
とができる。
路31に信号が入力されると、その信号によって変調さ
れた光信号が、発光素子1から発光される。この光ビー
ムは、受光素子5によって受光され、アンプ9によって
増幅され、A/D変換器13によってデジタル信号に変
換される。この信号は、出力信号になると共に、その一
部は、駆動回路35に入力され、発光素子23を発光
し、その光信号を受光素子25が受光し、アンプ27に
よって増幅され、A/D変換器29によって、デジタル
信号に変換される。この信号は、図1の比較回路17,
18と同等の機能をもつ駆動回路に入力され、信号を出
力していないポートの半導体レーザが発光しないよう
に、駆動回路に入力される信号を遮断する。この回路と
光学素子によって、入力面において、信号を遮断するこ
とができる。
【0024】図3は、第3の発明の光接続装置の一実施
例を示す斜視図である。この光接続装置は、例えば半導
体レーザなどの発光素子1,2,3,4と、発光素子か
ら発光する光を受光する、例えばフォトダイオードなど
の受光素子5,6,7,8と、受光素子5,6,7,8
に流れる電流を増幅するアンプ9,10,11,12
と、アンプによって増幅された電流を電圧に変換して、
デジタル信号にするA/D変換器13,14,15,1
6と、A/D変換器から出力された信号を保持する、例
えばファーストイン・ファーストアウトメモリのような
メモリ37,38と、発光素子1,2,3,4を駆動す
るための駆動回路19,20,21,22から構成され
る。
例を示す斜視図である。この光接続装置は、例えば半導
体レーザなどの発光素子1,2,3,4と、発光素子か
ら発光する光を受光する、例えばフォトダイオードなど
の受光素子5,6,7,8と、受光素子5,6,7,8
に流れる電流を増幅するアンプ9,10,11,12
と、アンプによって増幅された電流を電圧に変換して、
デジタル信号にするA/D変換器13,14,15,1
6と、A/D変換器から出力された信号を保持する、例
えばファーストイン・ファーストアウトメモリのような
メモリ37,38と、発光素子1,2,3,4を駆動す
るための駆動回路19,20,21,22から構成され
る。
【0025】この光接続装置において、例えば、駆動回
路19に信号が入力されると、その信号によって変調さ
れた光信号が、発光素子1から発光される。この光ビー
ムは、受光素子5によって受光され、アンプ9によって
増幅され、A/D変換器13によってデジタル信号に変
換される。この信号は、出力信号になり、メモリ37に
入力されて保持される。このようなメモリを付加するこ
とによって、データを一時的に光接続装置の中に保持す
ることができ、ネットワークの中で、信号が衝突した場
合にも、データを失うことを避けられる。
路19に信号が入力されると、その信号によって変調さ
れた光信号が、発光素子1から発光される。この光ビー
ムは、受光素子5によって受光され、アンプ9によって
増幅され、A/D変換器13によってデジタル信号に変
換される。この信号は、出力信号になり、メモリ37に
入力されて保持される。このようなメモリを付加するこ
とによって、データを一時的に光接続装置の中に保持す
ることができ、ネットワークの中で、信号が衝突した場
合にも、データを失うことを避けられる。
【0026】図4は、第4の発明の光接続装置の一実施
例を示す斜視図である。この接続装置は、例えば半導体
レーザなどの発光素子1,2,3,4と、発光素子から
発光する光を受光する、例えばフォトダイオードなどの
受光素子5,6,7,8と、受光素子5,6,7,8に
流れる電流を増幅するアンプ9,10,11,12と、
アンプによって増幅された電流を電圧に変換して、デジ
タル信号にするA/D変換器13,14,15,16
と、A/D変換器から出力された信号を保持する、例え
ばファーストイン・ファーストアウトメモリのようなメ
モリ37,38と、メモリ37,38に接続され、それ
らのメモリから出力されるデータを1ビットずつ転送す
る、例えばシフトレジスタのようなレジスタ群39,4
0と、レジスタ群の各レジスタからの信号によって発光
する、例えば半導体レーザなどの発光素子41,42,
43,44と、発光素子1,2,3,4,41,42,
43,44を駆動するための駆動回路19,20,2
1,22,45,46,47,48から構成される。
例を示す斜視図である。この接続装置は、例えば半導体
レーザなどの発光素子1,2,3,4と、発光素子から
発光する光を受光する、例えばフォトダイオードなどの
受光素子5,6,7,8と、受光素子5,6,7,8に
流れる電流を増幅するアンプ9,10,11,12と、
アンプによって増幅された電流を電圧に変換して、デジ
タル信号にするA/D変換器13,14,15,16
と、A/D変換器から出力された信号を保持する、例え
ばファーストイン・ファーストアウトメモリのようなメ
モリ37,38と、メモリ37,38に接続され、それ
らのメモリから出力されるデータを1ビットずつ転送す
る、例えばシフトレジスタのようなレジスタ群39,4
0と、レジスタ群の各レジスタからの信号によって発光
する、例えば半導体レーザなどの発光素子41,42,
43,44と、発光素子1,2,3,4,41,42,
43,44を駆動するための駆動回路19,20,2
1,22,45,46,47,48から構成される。
【0027】この光接続装置において、例えば、駆動回
路19に信号が入力されると、その信号によって変調さ
れた光信号が、発光素子1から発光される。この光ビー
ムは、受光素子5によって受光され、アンプ9によって
増幅され、A/D変換器13によってデジタル信号に変
換される。この信号は、出力信号になり、メモリ37に
入力されて保持される。メモリに入力された信号は、光
接続装置からデータを出力することができる状態になっ
たことを表す信号によって、レジスタ群39へ転送され
る。レジスタ群39は、2個のレジスタを有し、それぞ
れ、駆動回路45,46と、発光素子41,42に接続
されている。駆動回路45,46には、あらかじめ、ネ
ットワークの配線規則にしたがって、レジスタ群の中の
1個の素子が発光するように制御されている。例えば、
発光素子42から光が出射するように制御されている場
合には、駆動回路46に接続されているレジスタにデー
タが転送された時には、データをそのまま次のレジスタ
に転送し、次のレジスタに転送された信号が駆動回路4
6に入射して、発光素子42を発光させる。このような
構成によって、光接続装置を多段に接続することがで
き、任意のセルフルーティングなネットワークが実現さ
れる。
路19に信号が入力されると、その信号によって変調さ
れた光信号が、発光素子1から発光される。この光ビー
ムは、受光素子5によって受光され、アンプ9によって
増幅され、A/D変換器13によってデジタル信号に変
換される。この信号は、出力信号になり、メモリ37に
入力されて保持される。メモリに入力された信号は、光
接続装置からデータを出力することができる状態になっ
たことを表す信号によって、レジスタ群39へ転送され
る。レジスタ群39は、2個のレジスタを有し、それぞ
れ、駆動回路45,46と、発光素子41,42に接続
されている。駆動回路45,46には、あらかじめ、ネ
ットワークの配線規則にしたがって、レジスタ群の中の
1個の素子が発光するように制御されている。例えば、
発光素子42から光が出射するように制御されている場
合には、駆動回路46に接続されているレジスタにデー
タが転送された時には、データをそのまま次のレジスタ
に転送し、次のレジスタに転送された信号が駆動回路4
6に入射して、発光素子42を発光させる。このような
構成によって、光接続装置を多段に接続することがで
き、任意のセルフルーティングなネットワークが実現さ
れる。
【0028】図5は、第5の発明の光接続装置の一実施
例を示す斜視図である。この光接続装置は、例えばVS
TEPなどの光機能素子51,52,53,54,5
5,56,57,58と、光機能素子のスイッチング電
圧を増幅するアンプ59,60,61,62と、アンプ
によって増幅された電圧をデジタル信号にするA/D変
換器63,64,65,66と、光機能素子51,5
2,53,54を駆動するための駆動回路19,20,
21,22とから構成される。図7に、VSTEPの構
造を示す。この素子は、AlGaAsとGaAsの層構
造を有し、アノード,カソード間に電圧を印加し、そこ
にあるレベル以上の光を当てて吸収させると、発生した
電流が正帰還効果で増幅されてスイッチングされ、発光
する。スイッチングさせるために必要な入射光量は、印
加する電圧によって制御することができ、光閾値素子と
して用いることができる。また、あるレベル以上の電圧
を素子に印加することによって、スイッチングした状態
を保持し続けることができ、メモリ素子として用いるこ
ともできる。従って、この光接続装置は、単に、第1の
発明の光接続装置から第4の発明の接続装置の発光素
子,受光素子,アンプ,A/D変換器に置き換えられる
だけでなく、メモリ素子,制御回路の一部として用いる
こともできる。
例を示す斜視図である。この光接続装置は、例えばVS
TEPなどの光機能素子51,52,53,54,5
5,56,57,58と、光機能素子のスイッチング電
圧を増幅するアンプ59,60,61,62と、アンプ
によって増幅された電圧をデジタル信号にするA/D変
換器63,64,65,66と、光機能素子51,5
2,53,54を駆動するための駆動回路19,20,
21,22とから構成される。図7に、VSTEPの構
造を示す。この素子は、AlGaAsとGaAsの層構
造を有し、アノード,カソード間に電圧を印加し、そこ
にあるレベル以上の光を当てて吸収させると、発生した
電流が正帰還効果で増幅されてスイッチングされ、発光
する。スイッチングさせるために必要な入射光量は、印
加する電圧によって制御することができ、光閾値素子と
して用いることができる。また、あるレベル以上の電圧
を素子に印加することによって、スイッチングした状態
を保持し続けることができ、メモリ素子として用いるこ
ともできる。従って、この光接続装置は、単に、第1の
発明の光接続装置から第4の発明の接続装置の発光素
子,受光素子,アンプ,A/D変換器に置き換えられる
だけでなく、メモリ素子,制御回路の一部として用いる
こともできる。
【0029】
【発明の効果】この発明の光接続装置を用いることによ
って、高速で、しかも大規模なセルフルーティングネッ
トワークを構成することができる。
って、高速で、しかも大規模なセルフルーティングネッ
トワークを構成することができる。
【図1】第1の発明の光接続装置の一実施例を説明する
ための図である。
ための図である。
【図2】第2の発明の光接続装置の一実施例を説明する
ための図である。
ための図である。
【図3】第3の発明の光接続装置の一実施例を説明する
ための図である。
ための図である。
【図4】第4の発明の光接続装置の一実施例を説明する
ための図である。
ための図である。
【図5】第5の発明の光接続装置の一実施例を説明する
ための図である。
ための図である。
【図6】第1の発明の光接続装置の中で用いられる比較
回路を説明するための図である。
回路を説明するための図である。
【図7】VSTEPの構造を説明するための図である。
【図8】この発明の各接続装置の原理を説明するための
図である。
図である。
【図9】第1の発明の光接続装置の原理を説明するため
の図である。
の図である。
【図10】第2の発明の光接続装置の原理を説明するた
めの図である。
めの図である。
【図11】第3の発明の光接続装置の原理を説明するた
めの図である。
めの図である。
【図12】第4の発明の光接続装置の原理を説明するた
めの図である。
めの図である。
【図13】第4の発明の光接続装置の原理を説明するた
めの図である。
めの図である。
【図14】第4の発明の光接続装置の原理を説明するた
めの図である。
めの図である。
【図15】オメガネットワークを説明するための図であ
る。
る。
1,2,3,4,23,24,41,42,43,44
発光素子 5,6,7,8,25,26 受光素子 9,10,11,12,27,28,59,60,6
1,62 アンプ 13,14,15,16,29,30,63,64,6
5,66 A/D変換器 17,18 比較回路 19,20,21,22,31,32,33,34,3
5,36,45,46,47,48 駆動回路 37,38 メモリ 39,40 レジスタ群 51,52,53,54,55,56,57,58 光
機能素子
発光素子 5,6,7,8,25,26 受光素子 9,10,11,12,27,28,59,60,6
1,62 アンプ 13,14,15,16,29,30,63,64,6
5,66 A/D変換器 17,18 比較回路 19,20,21,22,31,32,33,34,3
5,36,45,46,47,48 駆動回路 37,38 メモリ 39,40 レジスタ群 51,52,53,54,55,56,57,58 光
機能素子
Claims (5)
- 【請求項1】4個の発光素子が組になった発光素子アレ
イが、複数組配列された入力面と、 前記発光素子アレイの発光素子の第1の発光素子から出
射した光が入射する第1の受光素子と、第2の発光素子
から出射した光が入射する第2の受光素子と、第3の発
光素子から出射した光が入射する第3の受光素子と、第
4の発光素子から出射した光が入射する第4の受光素子
とを組にした受光素子アレイが、複数組配列された出力
面と、 前記出力面における各受光素子に流れる電流をデジタル
信号に変換する複数の変換素子と、 前記第1の受光素子に流れる信号をデジタル変換する第
1の変換素子と、 前記第2の受光素子に流れる信号をデジタル変換する第
2の変換素子との出力を比較して、始めに出力の得られ
た変換素子の出力を、一定時間透過させ、前記出力1の
得られなかった変換素子の出力を、一定時間停止させる
第1の比較回路と、 前記第3の受光素子に流れる信号をデジタル変換する第
3の変換素子と、前記第4の受光素子に流れる信号をデ
ジタル変換する第4の変換素子との出力を比較して、始
めに出力の得られた変換素子の出力を、一定時間透過さ
せ、前記出力1の得られなかった変換素子の出力を、一
定時間停止させる第2の比較回路とを、それぞれ複数個
有することを特徴とする光接続装置。 - 【請求項2】4個の発光素子と2個の受光素子が組にな
った光素子アレイが、複数組配列された入力面と、 前記光素子アレイの発光素子の第1の発光素子から出射
した光が入射する第1の受光素子と、第2の発光素子か
ら出射した光が入射する第2の受光素子と、第3の発光
素子から出射した光が入射する第3の受光素子と、第4
の発光素子から出射した光が入射する第4の受光素子
と、前記光素子アレイの第1の受光素子に光を入射させ
る第1の発光素子と、第2の受光素子に光を入射させる
第2の発光素子を組にした光素子アレイが、複数組配列
された出力面と、 前記入力面の各発光素子を発光させる複数個の駆動素子
と、 前記入力面および出力面における各受光素子に流れる電
流をデジタル信号に変換する複数の変換素子と、 前記出力面の第1の受光素子または第2の受光素子に流
れる電流によって、第1の発光素子を発光させる第1の
駆動回路と、 第3の受光素子または第4の受光素子に流れる電流によ
って、第2の発光素子を発光させる第2の駆動回路と、 前記入力面の第1の受光素子に電流が流れない場合に
は、前記第1および第3の発光素子を発光させる駆動素
子に入力されるデータの流れを停止させる第1の制御素
子と、 前記入力面の2の受光素子に電流が流れない場合には、
前記第2および第4の発光素子を発光させる駆動素子に
入力されるデータの流れを停止させる第2の制御素子
を、 それぞれ複数個有することを特徴とする光接続装置。 - 【請求項3】4個の発光素子が組になった発光素子アレ
イが、複数組配列された入力面と、 前記発光素子アレイの発光素子の第1の発光素子から出
射した光が入射する第1の受光素子と、第2の発光素子
から出射した光が入射する第2の受光素子と、第3の発
光素子から出射した光が入射する第3の受光素子と、第
4の発光素子から出射した光が入射する第4の受光素子
を組にした受光素子アレイが、複数組配列された出力面
と、 前記出力面における各受光素子に流れる電流をデジタル
信号に変換する複数の変換素子と、 前記第1の受光素子に流れる信号をデジタル変換する第
1の変換素子および前記第2の受光素子に流れる信号を
デジタル変換する第2の変換素子の出力を保持するため
の第1のメモリ回路と、 前記第3の受光素子に流れる信号をデジタル変換する第
3の変換素子および前記第4の受光素子に流れる信号を
デジタル変換する第4の変換素子の出力を保持するため
の第2のメモリ回路を、 それぞれ複数個有することを特徴とする光接続装置。 - 【請求項4】複数個のメモリ回路と、 前記複数個のメモリ回路に保持されているデータを入力
するシフトレジスタと、 前記シフトレジスタのそれぞれの素子のデータによって
変調される複数の発光素子がマトリクス状に配列された
受光素子アレイと、前記シフトレジスタの各レジスタに
接続されている発光素子の中から、シフトレジスタ1個
当り1個の発光素子のみを発光させる複数の制御素子が
配列された入力面と、 前記入力面のそれぞれの発光素子から出射した光を受光
する、発光素子と同じマトリクス構造を有する受光素子
が、受光素子のシフトレジスタで接続されている方向に
直交する方向に接続されている受光素子アレイと、 前記接続された受光素子に流れる電流をアナログ/デジ
タル変換して保持する複数個のメモリ回路とを有するこ
とを特徴とする光接続装置。 - 【請求項5】請求項1,2,3または4記載の光接続装
置において、 少なくとも前記発光素子および受光素子が、pnpn構
造を有する光スイッチング素子であることを特徴とする
光接続装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18796591A JP2699700B2 (ja) | 1991-07-29 | 1991-07-29 | 光接続装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18796591A JP2699700B2 (ja) | 1991-07-29 | 1991-07-29 | 光接続装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0537474A JPH0537474A (ja) | 1993-02-12 |
JP2699700B2 true JP2699700B2 (ja) | 1998-01-19 |
Family
ID=16215258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18796591A Expired - Lifetime JP2699700B2 (ja) | 1991-07-29 | 1991-07-29 | 光接続装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2699700B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4636312B2 (ja) * | 2005-01-05 | 2011-02-23 | ソニー株式会社 | データ通信装置、システム、および方法、並びにプログラム |
-
1991
- 1991-07-29 JP JP18796591A patent/JP2699700B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0537474A (ja) | 1993-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10862583B2 (en) | Node with combined optical and electrical switching | |
Proietti et al. | Scalable optical interconnect architecture using AWGR-based TONAK LION switch with limited number of wavelengths | |
US5912753A (en) | Optical telecommunications network | |
Hunter et al. | 2/spl times/2 buffered switch fabrics for traffic routing, merging, and shaping in photonic cell networks | |
Szymanski et al. | Reconfigurable intelligent optical backplane for parallel computing and communications | |
JPH06214278A (ja) | 光インターコネクションネットワーク | |
WO2022022271A1 (zh) | 一种用于数据中心的无缓冲光互连架构及其方法 | |
Jokar et al. | Baldur: A power-efficient and scalable network using all-optical switches | |
JP4957315B2 (ja) | 半導体光増幅モジュール、マトリクス型光スイッチ装置、および駆動回路 | |
JP2699700B2 (ja) | 光接続装置 | |
Guilfoyle et al. | Free-space interconnects for high-performance optoelectronic switching | |
Lu et al. | High-speed, cascaded optical logic operations using programmable optical logic gate arrays | |
Chamberlain et al. | Design of an optically-interconnected multiprocessor | |
JP2643521B2 (ja) | 演算装置 | |
JP2004213024A (ja) | 半導体ベースの光スイッチのアーキテクチャ | |
WO2007096852A1 (en) | An optical communication network | |
EP0282227A1 (en) | Signal switching processor | |
Cheng et al. | Smart pixels for two-dimensional arrays | |
JP7042777B2 (ja) | 多重ビット光コンピューティングシステム | |
US7466914B2 (en) | Optoelectronic switch having cascaded optical nodes | |
Cheng et al. | Optoelectronic technology for a reconfigurable optical interconnection architecture | |
Liboiron-Ladouceur et al. | Optimization of a switching node for optical multistage interconnection networks | |
Aoki et al. | Design and analysis of multiwave interconnection networks for MCM-based parallel processing | |
Pei et al. | Hierarchical photoelectric hybrid packet switching network for high-performance computing | |
Takahashi et al. | Hybrid optoelectronic router for future energy-efficient, large-capacity, and flexible OPS networks |