JP4955340B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP4955340B2 JP4955340B2 JP2006225169A JP2006225169A JP4955340B2 JP 4955340 B2 JP4955340 B2 JP 4955340B2 JP 2006225169 A JP2006225169 A JP 2006225169A JP 2006225169 A JP2006225169 A JP 2006225169A JP 4955340 B2 JP4955340 B2 JP 4955340B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- word line
- drain
- type well
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 230000015556 catabolic process Effects 0.000 claims description 6
- 239000000758 substrate Substances 0.000 description 14
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 239000002784 hot electron Substances 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 6
- 101100457460 Arabidopsis thaliana MNM1 gene Proteins 0.000 description 5
- 101100457461 Caenorhabditis elegans mnm-2 gene Proteins 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000003068 static effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、ＳＲＡＭセルを有する半導体記憶装置に関する。
従来の半導体記憶装置において、２つのＰＭＯＳトランジスタをシリーズに接続し、一方のＰＭＯＳトランジスタを電圧制御される選択ゲートを有する選択トランジスタとし、他方のＰＭＯＳトランジスタを電圧制御されない浮遊ゲートを有する記憶ノードとしたメモリセルを備えるものがある（例えば、特許文献１、特許文献２参照）。このようなメモリセルの書き込みは、記憶ノードにおける浮遊ゲートにドレインアバランチェホットエレクトロン注入して行う。特許文献１、特許文献２のメモリセルは、浮遊ゲートを有する構成であるため、電荷抜けによる保持劣化を防止するためには、浮遊ゲート下のゲート絶縁膜を通常８〜９ｎｍ以上にする必要がある。ゲート絶縁膜が薄くなると、浮遊ゲートに蓄積された電子が抜ける通路となる絶縁膜欠陥が増大するため、電子の保持の劣化や信頼性の低下が著しくなるといった問題がある。
そこで、上記問題を解決するために、浮遊ゲートを有さず、チャネルホットエレクトロン注入や基板ホット電荷注入の原理を使って、ＭＯＳのＶｔ変動を誘起させて書き込みを行うものがある（例えば、特許文献３、特許文献４参照）。この場合、通常、浮遊ゲートのトランジスタほどにＶｔシフトが起こらないため、メモリセルとしてはＳＲＡＭセルの構成がとられ、微小なトランジスタのＶｔ変動でもセンス可能な構成がとられている。
特許文献３では、６つのＭＩＳトランジスタから構成されるスタティック型半導体メモリセル（ＳＲＡＭ）の２つの記憶ノードに、２つのｎチャンネル型ＭＩＳＦＥＴ（ＭＮＭ１、ＭＮＭ２）が接続され、２つのｎチャンネル型ＭＩＳＦＥＴ（ＭＮＭ１、ＭＮＭ２）のドレイン間を接続するｐチャンネル型ＭＩＳＦＥＴ（ＭＰＥＱ）をもつものが開示されている（図４参照）。スタティック型半導体メモリセル（ＳＲＡＭ）内の２つのトランスファトランジスタＴ１、Ｔ２のゲートは、同じワード線ＷＬに接続されている。このメモリセルの読み出し動作は、チャネルホットエレクトロン注入の原理でＭＮＭ１、ＭＮＭ２の一方のしきい値電圧Ｖｔを変動させ、トランスファトランジスタＴ１、Ｔ２をＯＮにすることで、ＭＮＭ１、ＭＮＭ２のドレイン電流の差が読み出され、記憶データが判定される。
特許文献４では、ＭＯＳトランジスタのソース、ウエル、基板もしくは深いウエルから構成される縦型バイポーラトランジスタにおいて、ソース近傍のゲート酸化膜４６５乃至酸化膜サイドスペーサ４６８に電荷（トラップホール４７３）を蓄積して、Ｖｔ、Ｉｏｎを変化させている（図５参照）。ゲート酸化膜４６５乃至酸化膜サイドスペーサ４６８への電荷注入方法（書き込み動作）は、例えば、Ｐ型シリコン基板４６１にＶｓｕｂ＝０Ｖを印加し、Ｎ型ウエル４６３に順バイアスになるように例えばＶＮ＝−１Ｖ（ＶＮ＜−Ｖｂｅ；バイアス電圧Ｖｂｅ）を印加し、ソース４６９にＶＳ＝０Ｖを印加することで、Ｐ型シリコン基板４６１からＮ型ウエル４６３に注入されたホットホール４７２が、ソース４６９近傍に向かって加速され、基板ホットホールの原理を用いて、ソース近傍のゲート酸化膜４６５乃至酸化膜サイドスペーサ４６８にトラップホール４７３を注入させることで行うことができる（図７参照）。メモリセルは、動作を行うＰＭＯＳを負荷トランジスタとするＳＲＡＭとして構成される（図６参照）。
特許文献３の場合、スタティック型半導体メモリセル（ＳＲＡＭ）とは別に、メモリセルごとにｎチャンネル型ＭＩＳＦＥＴ（ＭＮＭ１、ＭＮＭ２）やｐチャンネル型ＭＩＳＦＥＴ（ＭＰＥＱ）を追加しているので、トランジスタの数が増え、メモリセルの面積が増大するという問題がある。
特許文献４の場合、書き込み動作の際、ソース近傍のゲート酸化膜４６５乃至酸化膜サイドスペーサ４６８に電荷（トラップホール４７３）を蓄積するのに負電圧（ＶＮ＜−Ｖｂｅ）が必要になるので、周辺回路が煩雑になるという問題がある。また、ホットホール４７２は、酸化膜サイドスペーサ４６８に対する障壁が電子に比べ高く、実際には酸化膜サイドスペーサ４６８中への注入効率は低く、書き込みによるＶｔ変動が小さく、書き込み時間も遅いという問題もある。
また、特許文献４の例は、ＰＭＯＳトランジスタに適用した例であるが、ＮＭＯＳトランジスタでも原理的には適用可能で、深いＮ型ウェルとＰ型ウェル内に形成したＮＭＯＳトランジスタのゲート酸化膜乃至酸化膜サイドスペーサに基板ホットエレクトロン注入の原理で書き込みを行うことができる。しかしながら、この場合、深いＮ型ウェルが必要になるため、深いＮ型ウェルを有さないＣＭＯＳプロセスには深いＮウェルを形成する工程の追加が必要になり、追加コストがかかる。
本発明の主な課題は、メモリセルの面積を増大させたり、ＣＭＯＳプロセスを追加させることなく、信頼性の高い不揮発性メモリを実現することである。
本発明の視点においては、ＳＲＡＭセルを有する半導体記憶装置において、Ｎ型ウェル上に形成された第１、第２ＰＭＯＳトランジスタと、Ｐ型ウェル上に形成された第１、第２ＮＭＯＳトランジスタと、ソースが第１データ線と電気的に接続されるとともに、ドレインが前記第１ＰＭＯＳトランジスタのドレイン、前記第１ＮＭＯＳトランジスタのソース、前記第２ＰＭＯＳトランジスタのゲート、及び、前記第２ＮＭＯＳトランジスタのゲートと電気的に接続される第１トランスファＭＯＳトランジスタと、ソースが第２データ線と電気的に接続されるとともに、ドレインが前記第２ＰＭＯＳトランジスタのドレイン、前記第２ＮＭＯＳトランジスタのソース、前記第１ＰＭＯＳトランジスタのゲート、及び、前記第１ＮＭＯＳトランジスタのゲートと電気的に接続される第２トランスファＭＯＳトランジスタと、前記第１トランスファＭＯＳトランジスタのゲートと電気的に接続される第１ワード線と、前記第２トランスファＭＯＳトランジスタのゲートと電気的に接続される第２ワード線と、少なくとも、前記Ｎ型ウェル、前記第１、第２ＰＭＯＳトランジスタのソース、前記第１、第２ＮＭＯＳトランジスタのドレイン、前記第１ワード線、前記第２ワード線、前記第１データ線、及び、前記第２データ線に印加される電圧を制御する駆動回路と、を備え、前記駆動回路は、前記第１ＰＭＯＳトランジスタに係る書き込み動作の際、前記Ｎ型ウェル、前記第１、第２ＰＭＯＳトランジスタのソースに絶対値が接合耐圧以下の正電圧を印加するとともに、前記第１ワード線に正電圧を印加し、前記第２ワード線に接地電圧を印加し、かつ、前記第１データ線に接地電圧を印加することを特徴とする。
本発明の前記半導体記憶装置において、前記駆動回路は、前記第２ＰＭＯＳトランジスタに係る書き込み動作の際、前記Ｎ型ウェル、前記第１、第２ＰＭＯＳトランジスタのソースに絶対値が接合耐圧以下の正電圧を印加するとともに、前記第２ワード線に正電圧を印加し、前記第１ワード線に接地電圧を印加し、かつ、前記第２データ線に接地電圧を印加することが好ましい。
本発明の前記半導体記憶装置において、前記駆動回路は、読み出し動作の際、前記Ｎ型ウェル、前記第１、第２ＰＭＯＳトランジスタのソースに正電圧を印加するとともに、前記第１、第２ＮＭＯＳトランジスタのドレインに接地電圧を印加し、かつ、前記第１ワード線及び前記第２ワード線の両方に正電圧を印加することが好ましい。
本発明によれば、トンネル酸化膜を有する浮遊ゲート型ではなく、第１、第２ＰＭＯＳトランジスタのゲート絶縁膜に電子を蓄積させて書き込みを行うため、薄いゲート絶縁膜のＣＭＯＳプロセスでもそのままで高い保持特性を有する高い信頼性の半導体記憶装置を提供することができる。また、書き込み動作では、第１、第２ＰＭＯＳトランジスタのゲート絶縁膜に電子を蓄積させて行うため、ゲート絶縁膜中にトラップされた電子は動くことができず固定されてしまうため、ゲート絶縁膜に欠陥があっても漏れるのは欠陥近傍の一部の電子のみで、トラップされた電子の大半は影響なく、ゲート絶縁膜が薄いプロセスでも保持の信頼性の高い不揮発性メモリを実現できる。さらに、書き込み動作において負電圧を使うことがないので、周辺回路は簡略化される。また、第１、第２ＰＭＯＳトランジスタにドレインアバランチェホットエレクトロン注入の原理で書き込みを行うので、注入効率が高く、書き込み時間を速くできる。
（実施形態１）
本発明の実施形態１に係る半導体記憶装置について図面を用いて説明する。図１は、本発明の実施形態１に係る半導体記憶装置におけるメモリセルの構成を模式的に示した回路図である。図２は、本発明の実施形態１に係る半導体記憶装置におけるメモリセルの第１ＰＭＯＳトランジスタの構成を模式的に示した部分断面図である。図３は、本発明の実施形態１に係る半導体記憶装置におけるメモリセルの動作電圧条件を示した一覧表である。
本発明の実施形態１に係る半導体記憶装置について図面を用いて説明する。図１は、本発明の実施形態１に係る半導体記憶装置におけるメモリセルの構成を模式的に示した回路図である。図２は、本発明の実施形態１に係る半導体記憶装置におけるメモリセルの第１ＰＭＯＳトランジスタの構成を模式的に示した部分断面図である。図３は、本発明の実施形態１に係る半導体記憶装置におけるメモリセルの動作電圧条件を示した一覧表である。
半導体記憶装置は、蓄積しているデータを保持するための操作（リフレッシュ操作）がいらないＳＲＡＭ（Static Random Access Memory）メモリセルを有する（図１参照）。ＳＲＡＭセルは、ＰＭＯＳトランジスタＰ１、Ｐ２と、ＮＭＯＳトランジスタＮ１、Ｎ２と、トランスファＭＯＳトランジスタＴ１、Ｔ２と、を有する。
Ｐ１、Ｐ２は、Ｎ型ウェル配線ＮＷに電気的に接続されたＮ型ウェル２内に形成され、フリップフロップを構成している。Ｐ１のゲートは、Ｎ１のゲート、Ｐ２のドレイン、Ｎ２のソース、及び、Ｔ２のドレインと電気的に接続されている。Ｐ１のソースは、第１電源配線ＶＤＤと電気的に接続されている。Ｐ１のドレインは、Ｎ１のソース、Ｐ２のゲート、Ｎ２のゲート、及び、Ｔ１のドレインと電気的に接続されている。Ｐ２のゲートは、Ｎ２のゲート、Ｐ１のドレイン、Ｎ１のソース、及び、Ｔ１のドレインと電気的に接続されている。Ｐ２のソースは、第１電源配線ＶＤＤと電気的に接続されている。Ｐ２のドレインは、Ｎ２のソース、Ｐ１のゲート、Ｎ１のゲート、及び、Ｔ２のドレインと電気的に接続されている。
Ｎ１、Ｎ２は、Ｐ型ウェル内に形成されている。Ｎ１のゲートは、Ｐ１のゲート、Ｐ２のドレイン、Ｎ２のソース、及び、Ｔ２のドレインと電気的に接続されている。Ｎ１のソースは、Ｐ１のドレイン、Ｐ２のゲート、Ｎ２のゲート、及び、Ｔ１のドレインと電気的に接続されている。Ｎ１のドレインは、第２電源配線ＶＳＳと電気的に接続されている。Ｎ２のゲートは、Ｐ２のゲート、Ｐ１のドレイン、Ｎ１のソース、及び、Ｔ１のドレインと電気的に接続されている。Ｎ２のソースは、Ｐ２のドレイン、Ｐ１のゲート、Ｎ１のゲート、及び、Ｔ２のドレインと電気的に接続されている。Ｎ２のドレインは、第２電源配線ＶＳＳと電気的に接続されている。
Ｔ１、Ｔ２は、Ｐ１とＮ１よりなる第１記憶ノードか、Ｐ２とＮ２よりなる第２記憶ノードかを選択するための選択トランジスタである。Ｔ１のゲートは、第１ワード線Ｗ１と電気的に接続されている。Ｔ１のソースは第１データ線Ｄ１と電気的に接続されている。Ｔ１のドレインは、Ｐ１のドレイン、Ｎ１のソース、Ｐ２のゲート、及び、Ｎ２のゲートと電気的に接続されている。Ｔ２のゲートは、第２ワード線Ｗ２と電気的に接続されている。Ｔ２のソースは第２データ線Ｄ２と電気的に接続されている。Ｔ２のドレインは、Ｐ１のゲート、Ｎ１のゲート、Ｐ２のドレイン、及び、Ｎ２のソースと電気的に接続されている。なお、実施形態１において、Ｔ１のゲートとＴ２のゲートは従来例３（図４参照）のように電気的に接続されておらず、第１ワード線Ｗ１と第２ワード線Ｗ２も電気的に接続されていない。
図示していないが、ＳＲＡＭセルの周辺領域には、周辺回路となる駆動回路を有する。駆動回路は、第１データ線Ｄ１、第２データ線Ｄ２、第１ワード線Ｗ１、第２ワード線Ｗ２、第１電源配線ＶＤＤ、第２電源配線ＶＳＳ、Ｎ型ウェル配線ＮＷ、基板配線Ｖｓｕｂに印加される電圧を制御する。なお、駆動回路の電圧制御については、後述する。
次に、本発明の実施形態１に係る半導体記憶装置の動作について説明する。
Ｐ１にデータを書き込む場合、駆動回路は、Ｎ型ウェル配線ＮＷと第１電源配線ＶＤＤに絶対値が接合耐圧以下の正電圧となる書き込み電圧ＶＰＰを印加し、第２電源配線ＶＳＳをフロート（ＦＲＯＡＴ、オープン）とし、第１ワード線Ｗ１に正電圧ＶＰＰを印加し、第１データ線Ｄ１に接地電位ＧＮＤを印加し、第２ワード線Ｗ２に接地電位ＧＮＤを印加し、第２データ線Ｄ２をフロート（ＦＲＯＡＴ、オープン）とし、かつ、基板配線Ｖｓｕｂに接地電位ＧＮＤを印加する（図１〜３参照）。これにより、Ｎ型ウェル２及びＰ１のソースに書き込み電圧ＶＰＰが印加され、Ｔ１がＯＮとなりＰ１のドレインに接地電位ＧＮＤが印加される（図２参照）。これにより、Ｐ１のソースとなるＰ＋拡散層３ａからＰ１のドレインとなるＰ＋拡散層３ｂに電子が流れる際に、Ｐ１のゲート電極５下のドレイン寄りのゲート絶縁膜４に電子６の一部がトラップされる。これにより、Ｐ１にデータが書き込まれた状態となる。
Ｐ２にデータを書き込む場合、駆動回路は、Ｎ型ウェル配線ＮＷと第１電源配線ＶＤＤに絶対値が接合耐圧以下の正電圧となる書き込み電圧ＶＰＰを印加し、第２電源配線ＶＳＳをフロート（ＦＲＯＡＴ、オープン）とし、第１ワード線Ｗ１に接地電位ＧＮＤを印加し、第１データ線Ｄ１をフロート（ＦＲＯＡＴ、オープン）とし、第２ワード線Ｗ２に正電圧ＶＰＰを印加し、第２データ線Ｄ２に接地電位ＧＮＤを印加し、かつ、基板配線Ｖｓｕｂに接地電位ＧＮＤを印加する（図１、図３参照）。これにより、Ｎ型ウェル２及びＰ２のソースに書き込み電圧ＶＰＰが印加され、Ｔ２がＯＮとなりＰ２のドレインに接地電位ＧＮＤが印加される。これにより、Ｐ１の場合（図２参照）と同様に、Ｐ２のソースとなるＰ＋拡散層からＰ２のドレインとなるＰ＋拡散層に電子が流れる際に、Ｐ２のゲート電極下のドレイン寄りのゲート絶縁膜に電子の一部がトラップされる。これにより、Ｐ２にデータが書き込まれた状態となる。
ＳＲＡＭセルのデータを読み出す場合、駆動回路は、Ｎ型ウェル配線ＮＷと第１電源配線ＶＤＤに正の電源電圧ＶＣＣを印加し、第２電源配線ＶＳＳに接地電位ＧＮＤを印加し、第１ワード線Ｗ１に正の電源電圧ＶＣＣを印加し、かつ、第２ワード線Ｗ２に正の電源電圧ＶＣＣを印加し、かつ、基板配線Ｖｓｕｂに接地電位ＧＮＤを印加する（図１、図３参照）。これにより、Ｎ型ウェル２、Ｐ１のソース、及びＰ２のソースに電源電圧ＶＣＣが印加され、Ｔ１、Ｔ２がＯＮとなることで、ラッチが固定され、Ｐ１のドレインとＮ１のソースの電位状態（Ｄａｔａ）をＴ１を介して第１データ線Ｄ１に出力され、Ｐ２のドレインとＮ２のソースの電位状態（Ｂａｒ Ｄａｔａ）をＴ２を介して第２データ線Ｄ２に出力され、ＳＲＡＭセルのデータが読み出される。
実施形態１によれば、トンネル酸化膜を有する浮遊ゲート型ではなく、ゲート絶縁膜５に電子を蓄積させて書き込みを行うため、薄いゲート絶縁膜のＣＭＯＳプロセスでもそのままで高い保持特性を有する高い信頼性の半導体記憶装置を提供することができる。また、書き込み動作では、ゲート絶縁膜５に電子６を蓄積させて行うため、ゲート絶縁膜５中にトラップされた電子６は動くことができず固定されてしまうため、ゲート絶縁膜５に欠陥があっても漏れるのは欠陥近傍の一部の電子のみで、トラップされた電子６の大半は影響なく、ゲート絶縁膜５が薄いプロセスでも保持の信頼性の高い不揮発性メモリを実現できる。さらに、書き込み動作において負電圧を使うことがないので、周辺回路は簡略化される。また、Ｐ１、Ｐ２にドレインアバランチェホットエレクトロン注入の原理で書き込みを行うので、注入効率が高く、書き込み時間を速くできる。
１ Ｐ型半導体基板
２ Ｎ型ウェル
３ａ、３ｂ Ｐ＋拡散層
４ ゲート絶縁膜
５ ゲート電極
６ 電子
７ Ｐ型ウェル
Ｐ１、Ｐ２ ＰＭＯＳトランジスタ
Ｎ１、Ｎ２ ＮＭＯＳトランジスタ
Ｔ１、Ｔ２ トランスファＭＯＳトランジスタ
Ｄ１ 第１データ線
Ｄ２ 第２データ線
Ｗ１ 第１ワード線
Ｗ２ 第２ワード線
ＶＤＤ 第１電源配線
ＶＳＳ 第２電源配線
ＮＷ Ｎ型ウェル配線
Ｖｓｕｂ 基板配線
４６１ Ｐ型シリコン基板
４６２ 素子分離
４６３ Ｎ型ウエル
４６４ Ｐ型ウエル
４６５ ゲート酸化膜
４６６ ゲート
４６７ ソース・ドレインイクステンション
４６８ 酸化膜サイドスペーサ
４６９ ソース・ドレイン
４７０ Ｐ型拡散層
４７１ Ｎ型拡散層
４７２ ホットホール
４７３ トラップホール
ＷＬ、ＷＬＷ ワード線
ＢＬ、ＢＬ＿ ビット線
ＥＱ＿ ＥＱ＿信号線
ＲＥＳＴＯＲＥ ＲＥＳＴＯＲＥ信号線
ＶＧ ゲート信号線
ＶＤ Ｎ型ウエル線
ＶＳ 共通ソース線
ＶＮ Ｎ型ウエル線
Ｖｓｕｂ Ｐ型ウエル線
２ Ｎ型ウェル
３ａ、３ｂ Ｐ＋拡散層
４ ゲート絶縁膜
５ ゲート電極
６ 電子
７ Ｐ型ウェル
Ｐ１、Ｐ２ ＰＭＯＳトランジスタ
Ｎ１、Ｎ２ ＮＭＯＳトランジスタ
Ｔ１、Ｔ２ トランスファＭＯＳトランジスタ
Ｄ１ 第１データ線
Ｄ２ 第２データ線
Ｗ１ 第１ワード線
Ｗ２ 第２ワード線
ＶＤＤ 第１電源配線
ＶＳＳ 第２電源配線
ＮＷ Ｎ型ウェル配線
Ｖｓｕｂ 基板配線
４６１ Ｐ型シリコン基板
４６２ 素子分離
４６３ Ｎ型ウエル
４６４ Ｐ型ウエル
４６５ ゲート酸化膜
４６６ ゲート
４６７ ソース・ドレインイクステンション
４６８ 酸化膜サイドスペーサ
４６９ ソース・ドレイン
４７０ Ｐ型拡散層
４７１ Ｎ型拡散層
４７２ ホットホール
４７３ トラップホール
ＷＬ、ＷＬＷ ワード線
ＢＬ、ＢＬ＿ ビット線
ＥＱ＿ ＥＱ＿信号線
ＲＥＳＴＯＲＥ ＲＥＳＴＯＲＥ信号線
ＶＧ ゲート信号線
ＶＤ Ｎ型ウエル線
ＶＳ 共通ソース線
ＶＮ Ｎ型ウエル線
Ｖｓｕｂ Ｐ型ウエル線
Claims (3)
- Ｎ型ウェル上に形成された第１、第２ＰＭＯＳトランジスタと、
Ｐ型ウェル上に形成された第１、第２ＮＭＯＳトランジスタと、
ソースが第１データ線と電気的に接続されるとともに、ドレインが前記第１ＰＭＯＳトランジスタのドレイン、前記第１ＮＭＯＳトランジスタのソース、前記第２ＰＭＯＳトランジスタのゲート、及び、前記第２ＮＭＯＳトランジスタのゲートと電気的に接続される第１トランスファＭＯＳトランジスタと、
ソースが第２データ線と電気的に接続されるとともに、ドレインが前記第２ＰＭＯＳトランジスタのドレイン、前記第２ＮＭＯＳトランジスタのソース、前記第１ＰＭＯＳトランジスタのゲート、及び、前記第１ＮＭＯＳトランジスタのゲートと電気的に接続される第２トランスファＭＯＳトランジスタと、
前記第１トランスファＭＯＳトランジスタのゲートと電気的に接続される第１ワード線と、
前記第２トランスファＭＯＳトランジスタのゲートと電気的に接続される第２ワード線と、
少なくとも、前記Ｎ型ウェル、前記第１、第２ＰＭＯＳトランジスタのソース、前記第１、第２ＮＭＯＳトランジスタのドレイン、前記第１ワード線、前記第２ワード線、前記第１データ線、及び、前記第２データ線に印加される電圧を制御する駆動回路と、
を備え、
前記駆動回路は、前記第１ＰＭＯＳトランジスタに係る書き込み動作の際、前記Ｎ型ウェル、前記第１、第２ＰＭＯＳトランジスタのソースに絶対値が接合耐圧以下の正電圧を印加するとともに、前記第１ワード線に正電圧を印加し、前記第２ワード線に接地電圧を印加し、かつ、前記第１データ線に接地電圧を印加することを特徴とする半導体記憶装置。 - 前記駆動回路は、前記第２ＰＭＯＳトランジスタに係る書き込み動作の際、前記Ｎ型ウェル、前記第１、第２ＰＭＯＳトランジスタのソースに絶対値が接合耐圧以下の正電圧を印加するとともに、前記第２ワード線に正電圧を印加し、前記第１ワード線に接地電圧を印加し、かつ、前記第２データ線に接地電圧を印加することを特徴とする請求項１記載の半導体記憶装置。
- 前記駆動回路は、読み出し動作の際、前記Ｎ型ウェル、前記第１、第２ＰＭＯＳトランジスタのソースに正電圧を印加するとともに、前記第１、第２ＮＭＯＳトランジスタのドレインに接地電圧を印加し、かつ、前記第１ワード線及び前記第２ワード線の両方に正電圧を印加することを特徴とする請求項１又は２記載の半導体記憶装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006225169A JP4955340B2 (ja) | 2006-08-22 | 2006-08-22 | 半導体記憶装置 |
| US11/892,277 US7626855B2 (en) | 2006-08-22 | 2007-08-21 | Semiconductor memory device |
| CNA2007101423658A CN101131869A (zh) | 2006-08-22 | 2007-08-22 | 半导体存储器设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006225169A JP4955340B2 (ja) | 2006-08-22 | 2006-08-22 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008053269A JP2008053269A (ja) | 2008-03-06 |
| JP4955340B2 true JP4955340B2 (ja) | 2012-06-20 |
Family
ID=39113246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006225169A Expired - Fee Related JP4955340B2 (ja) | 2006-08-22 | 2006-08-22 | 半導体記憶装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7626855B2 (ja) |
| JP (1) | JP4955340B2 (ja) |
| CN (1) | CN101131869A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7362606B2 (en) * | 2006-03-29 | 2008-04-22 | International Business Machines Corporation | Asymmetrical memory cells and memories using the cells |
| WO2010143707A1 (ja) * | 2009-06-12 | 2010-12-16 | 国立大学法人東京大学 | ラッチ回路の電圧特性調整方法および半導体装置の電圧特性調整方法並びにラッチ回路の電圧特性調整器 |
| CN117012263A (zh) * | 2022-04-29 | 2023-11-07 | 长鑫存储技术有限公司 | 锁存器性能检测方法、装置及电子设备 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0676582A (ja) * | 1992-08-27 | 1994-03-18 | Hitachi Ltd | 半導体装置 |
| US6118689A (en) * | 1999-10-27 | 2000-09-12 | Kuo; James B. | Two-port 6T CMOS SRAM cell structure for low-voltage VLSI SRAM with single-bit-line simultaneous read-and-write access (SBLSRWA) capability |
| JP2001338993A (ja) * | 2000-03-24 | 2001-12-07 | Toshiba Corp | 半導体装置 |
| JP4082913B2 (ja) * | 2002-02-07 | 2008-04-30 | 株式会社ルネサステクノロジ | メモリシステム |
| JP4169592B2 (ja) | 2002-12-19 | 2008-10-22 | 株式会社ＮＳＣｏｒｅ | Ｃｍｉｓ型半導体不揮発記憶回路 |
| US6920067B2 (en) | 2002-12-25 | 2005-07-19 | Ememory Technology Inc. | Integrated circuit embedded with single-poly non-volatile memory |
| US7345909B2 (en) * | 2003-09-24 | 2008-03-18 | Yen-Jen Chang | Low-power SRAM memory cell |
| JP2005191506A (ja) | 2003-12-24 | 2005-07-14 | Genusion:Kk | 不揮発性記憶装置、半導体集積回路装置、及び半導体装置 |
| US7078761B2 (en) | 2004-03-05 | 2006-07-18 | Chingis Technology Corporation | Nonvolatile memory solution using single-poly pFlash technology |
| US7362606B2 (en) * | 2006-03-29 | 2008-04-22 | International Business Machines Corporation | Asymmetrical memory cells and memories using the cells |
| KR100723437B1 (ko) * | 2006-05-30 | 2007-05-30 | 삼성전자주식회사 | 반도체 플래시 메모리 소자 및 그 제조 방법 |
-
2006
- 2006-08-22 JP JP2006225169A patent/JP4955340B2/ja not_active Expired - Fee Related
-
2007
- 2007-08-21 US US11/892,277 patent/US7626855B2/en active Active
- 2007-08-22 CN CNA2007101423658A patent/CN101131869A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008053269A (ja) | 2008-03-06 |
| US20080049515A1 (en) | 2008-02-28 |
| CN101131869A (zh) | 2008-02-27 |
| US7626855B2 (en) | 2009-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4169592B2 (ja) | Ｃｍｉｓ型半導体不揮発記憶回路 | |
| US6567330B2 (en) | Semiconductor memory device | |
| US7031203B2 (en) | Floating-body DRAM using write word line for increased retention time | |
| KR101269785B1 (ko) | ＳｅＯＩ상의 의사 인버터 회로 | |
| JP4964225B2 (ja) | 半導体記憶装置 | |
| JP2002197867A (ja) | 半導体装置 | |
| JP2006260722A (ja) | 半導体記憶装置および半導体記憶装置の駆動方法 | |
| US8456916B2 (en) | Non-volatile memory unit cell with improved sensing margin and reliability | |
| US20160343428A1 (en) | Device comprising a plurality of fdsoi static random-access memory bitcells and method of operation thereof | |
| US5748531A (en) | Common source line control circuit for preventing snap back breakdown | |
| JP4314085B2 (ja) | 不揮発性半導体記憶装置 | |
| US10490438B2 (en) | Non-volatile semiconductor memory device and manufacturing method of p-channel MOS transistor | |
| TWI620458B (zh) | 半導體記憶裝置及其驅動方法 | |
| JP3895855B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2007080306A (ja) | 不揮発性半導体記憶装置 | |
| US20110157964A1 (en) | Memory Cell Using Leakage Current Storage Mechanism | |
| JP4955340B2 (ja) | 半導体記憶装置 | |
| US6868000B2 (en) | Coupled body contacts for SOI differential circuits | |
| WO2016158529A1 (ja) | 不揮発性ｓｒａｍメモリセル、および不揮発性半導体記憶装置 | |
| US20090073776A1 (en) | Nonvolatile semiconductor memory device | |
| JP5313487B2 (ja) | 不揮発性半導体記憶素子および不揮発性半導体記憶装置 | |
| US20070159872A1 (en) | SRAM device and method for manufacturing the same | |
| KR100892731B1 (ko) | 1-트랜지스터형 디램 구동 방법 | |
| JP2021082372A (ja) | 不揮発性記憶装置及び不揮発性記憶装置のプログラム方法 | |
| JP5011352B2 (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120315 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4955340 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |