JP4954974B2 - 少なくとも一つの共通データｉ／ｏバスに接続された複数の不揮発性メモリ中における論理データ・ブロックをフラッシュ・ブロックに記憶する方法およびシステム - Google Patents

Description

本発明は、少なくとも一つの共通データI/Oバスに接続された複数の不揮発性メモリ中における論理データ・ブロックをフラッシュ・ブロックに記憶し、それにより欠陥フラッシュ・ブロックのためのデータが別の場所に記憶される方法およびシステムに関する。

HDTV信号、デジタル映画などのリアルタイムのデジタル高帯域幅ビデオ信号における（業務用の）フィルムおよびビデオの記録または再生のためには、非常に高速なメモリが要求される。ストリーミングHDビデオ・データの記憶のためには、NANDフラッシュメモリに基づくシステムを使うことができる。フラッシュメモリ・デバイスは物理的にはページ指向モードでアクセスされる。ここで、１「ページ」はたとえば1024データ語および関係する誤り訂正符号（ecc）を含む。NANDフラッシュメモリは二つの基本的な欠点がある：
・書き込みアクセスがやや遅い；
・マスクされていない製造欠陥があり、寿命中にさらに多くの欠陥を生じる。要求されるエラー対処はユーザーの責任下にある。

特定のフラッシュメモリに対する消去動作は、ある大きさのデータ・ブロックのみに対して実行できる。これらのデータ・ブロックは、以下では「フラッシュ・ブロック（flash-block）」の用語で表す。フラッシュ・ブロックはたとえば64ページからなる。フラッシュメモリ・デバイス（たとえばNANDデバイス）における欠陥の検出はたとえば消去動作の間に発生する。ページ中に欠陥があると、フラッシュ・ブロック全体が使用できなくなるのである。ファイル・システムはそのような欠陥フラッシュ・ブロックを使用してはならない。

動作中の散発的な欠陥に取り組む既知の手法は冗長性を導入することである。冗長性は、たとえば対応するチャネル符号化によって、あるいはデータ再送信によって導入される。

ストリーミング・ビデオの記録のためには、関係するファイル・システムは、リアルタイム条件下で、未使用記憶スペースの「論理ブロック番号」と呼称されるアドレス値を与えなければならず、かつ欠陥メモリ・ブロックをアドレッシングしないよう配慮しなければならない。高精細度ビデオ記録システムでは、遅い書き込みアクセスのため、インターリーブされる並列的な多数のフラッシュメモリ・デバイスを用いなければならない。これは、いくつかのフラッシュ・デバイスが並列的にアクセスされるべきであり、要求されるストリーミング帯域幅を持続させるために同じバス上のすべてのデバイスが逐次順にアクセスされるべきであることを意味している。

しかしながら、冗長性を導入する上述の手法は、記憶デバイスのための追加的な帯域幅を要求するという欠点がある。しかし、フラッシュメモリ・ベースのストリーミング・ビデオ記録システムでは、フラッシュ・デバイスに帯域幅を追加することは、追加的な並列、すなわち追加的なシステム・サイズ、電力消費およびコストに対する需要につながるので、最も危機的かつ高価な資源である。

NANDフラッシュメモリへのアクセスは、20MHzバス・クロックを使って行える。最もリアルタイムが枢要なのは書き込み動作である。あるページ全体がメモリ・デバイスに入力されたのち、「プログラム」コマンド（すなわち書き込みコマンド）が発され、このコマンドがフラッシュメモリの内部ページ・レジスタから実際のフラッシュメモリ・セルへのデータのコピーを開始させる。そのようなページ・プログラム動作は最悪ケースにおいて700μsを必要とする。そのページ・レジスタには、この時間期間中にアクセスしてはならない。だが、同じバス上にある他のフラッシュメモリのページ・レジスタへのデータ転送はこの時間中も行ってよい。そのような700μsの時間期間内には、バス・インターリーブを使っているときには、データは同じバスに接続されている10ないし15個の他のフラッシュメモリに転送されることができる。

典型的なNANDフラッシュメモリは、あるページについての各プログラム動作すなわち書き込み動作のあとに、該動作が成功したかどうか、すなわち欠陥が発生したかどうかの状態情報を提供する。

本発明によって解決されるべき問題は、フラッシュメモリ・ベースの記憶システムのために、メモリ・データ・ブロック欠陥に起因する書き込みエラーの場合のための、対応するエラー対処を提供することである。この問題は請求項１に開示される方法によって解決される。この方法を利用する記憶システムは請求項２で開示される。

本発明によれば、上記したエラー報告機構が活用される。ビデオ・データは不揮発性フラッシュメモリに書き込まれるだけでなく、フラッシュメモリと並列的に動作している揮発性の一つまたは複数のSRAMまたはDRAMメモリにも書き込まれる。SRAMまたはDRAMへの並列アクセスは、そのようなメモリ・デバイスがフラッシュメモリに比べて十分以上の帯域幅を提供するので、危機的にはならない。ビデオ・データは、それぞれのデータを保持するフラッシュメモリがそのプログラム動作すなわち書き込み動作が成功したと報告するまで、揮発性メモリ中に保持される。ひとたびこの報告があれば、その揮発性メモリ中のデータは、メモリ容量節約のため、上書きされることができる。フラッシュメモリがエラーを報告した場合は、個別の論理データ・ブロックが「不良」とマークされ、記録されたテイク全体の終わりに達するまで上書きされない。終わりに達した時点で、フラッシュメモリへのバスはアイドルになり、帯域幅全体を使って、まず、個別のフラッシュメモリ（すなわち欠陥を報告したフラッシュメモリ）からのフラッシュ・ブロックのマークされたデータを、そのフラッシュメモリ内の予備の単数または複数のフラッシュ・ブロックにコピーし、次いで、SRAMまたはDRAMメモリからの対応する誤りのあった単数または複数のページを対応する単数または複数の予備のフラッシュ・ブロック中の単数または複数の対応するページにコピーすることができる。

有利なことに、ストリーミング・データの揮発性RAM（SRAMまたはDRAM）へのそのような並列記憶は帯域幅を無駄にしない。

好ましくは、論理的なファイル・システム・ブロックと物理的なメモリ・ブロックとは同じサイズではない。論理的なファイル・システム・ブロックは、記憶システム全体において使用される全フラッシュメモリ・デバイスからのフラッシュ・ブロックの総合である。そのような論理的なファイル・システム・ブロックは、ファイル・システム・テーブルを使用する際に、アドレッシング可能な最小のシステム・エンティティとなる。ファイル・システムは、不良ブロック再割り当て（remap）およびファイル・アロケーション（FAT）のために別個のテーブルを有する。不良ブロック割り当ては、「ブロック指示（indirection）テーブル」を使って単一フラッシュ・ブロック・レベル上に保たれる。該テーブルは、フラッシュメモリ・デバイスごとに一つある。

フラッシュメモリへの書き込みは単にページ・ベースで実行される。それにより、全フラッシュメモリ中において、同じページ番号Nが記憶システムの論理ページNをなす。

本発明は、フラッシュメモリへの追加的な帯域幅の必要なしに、記録中に発生したフラッシュメモリ欠陥の完全に透明なマスキングを容易にする。これはシステム・サイズ、電力消費およびコストを節減する。追加的なSRAM/DRAMが記憶システムに統合されなければならないが、そのような追加的なメモリは他の理由ですでに存在していることも多い。

原理的に、本発明の方法は、少なくとも一つの共通データI/Oバスに接続された複数の不揮発性メモリを含む記憶システム中で論理データ・ブロックを記憶するために好適であり、前記不揮発性メモリのそれぞれは、それぞれ複数のデータ語を含むメモリ・ページによって物理的にアクセスでき、前記不揮発性メモリのそれぞれは、それぞれ前記メモリ・ページの複数を含むフラッシュ・ブロックによって論理的にアクセスでき、前記方法は次のステップを含む：
・ページ・データ・ブロックを複数の不揮発性メモリのフラッシュ・ブロックに記憶し、並行して揮発性メモリ手段の対応するバッファ・スロットに巡回バッファ・スロット・アクセス序列で記憶するステップであって、前記揮発メモリ手段の個別に使用される記憶容量が前記不揮発性メモリの記憶容量よりも小さく、最後の空きバッファ・スロットが書き込まれたあとは前記序列が最初のバッファ・スロットに上書きすることによって再び開始され、
前記不揮発性メモリの一つまたは複数が、現在のページ・データ・ブロックを記録するときに、そのページ・データ・ブロックにおいてエラーが発生したことを合図する場合、前記揮発性メモリ手段――または関係するテーブル項目――中の対応する現在バッファ・スロットが対応してマークされ、前記序列のその後の回においては前記マークされたバッファ・スロット（単数または複数）はスキップされ、そこに記憶されたデータは不変に保たれるようなステップと、
・前記不揮発性メモリにテイクが記録されたのち、誤りのあったページ・データを含んでいる前記揮発性メモリ手段のフラッシュ・ブロック・データを対応するフラッシュメモリの空きフラッシュ・ブロックにコピーし、前記揮発性メモリ手段におけるどのバッファ・スロットあるいはどの関係したテーブル項目がマークされているかを検査して、前記揮発性メモリ手段の前記マークされたバッファ・スロットからの対応するページ・データ・ブロック・データを前記不揮発性メモリ中の前記空きフラッシュ・ブロックの対応するページにコピーするステップ。

原理的に、本発明の記憶システムは、少なくとも一つの共通データI/Oバスに接続された複数の不揮発性メモリ中に論理データ・ブロックを記憶し、前記不揮発性メモリのそれぞれは、それぞれ複数のデータ語を含むメモリ・ページによって物理的にアクセスでき、前記不揮発性メモリのそれぞれは、それぞれ前記メモリ・ページの複数を含むフラッシュ・ブロックによって論理的にアクセスでき、前記記憶システムは下記を含む：
・複数の不揮発性メモリと；
・揮発性メモリ手段と；
・ページ・データ・ブロックを複数の不揮発性メモリのフラッシュ・ブロックに記憶し、並行して揮発性メモリ手段の対応するバッファ・スロットに巡回バッファ・スロット・アクセス序列で記憶する手段であって、前記揮発メモリ手段の個別に使用される記憶容量が前記不揮発性メモリの記憶容量よりも小さく、最後の空きバッファ・スロットが書き込まれたあとは前記序列が最初のバッファ・スロットに上書きすることによって再び開始され、
前記不揮発性メモリの一つまたは複数が、現在のページ・データ・ブロックを記録するときに、そのページ・データ・ブロックにおいてエラーが発生したことを合図する場合、前記揮発性メモリ手段――または関係するテーブル項目――中の対応する現在バッファ・スロットが対応してマークされ、前記序列のその後の回においては前記マークされたバッファ・スロット（単数または複数）はスキップされ、そこに記憶されたデータは不変に保たれるような手段と、
・前記不揮発性メモリにテイクが記録されたのち、誤りのあったページ・データを含んでいる前記揮発性メモリ手段のフラッシュ・ブロック・データを対応するフラッシュメモリの空きフラッシュ・ブロックにコピーし、前記揮発性メモリ手段におけるどのバッファ・スロットあるいはどの関係したテーブル項目がマークされているかを検査して、前記揮発性メモリ手段の前記マークされたバッファ・スロットからの対応するページ・データ・ブロック・データを前記不揮発性メモリ中の前記空きフラッシュ・ブロックの対応するページにコピーする手段。

本発明の有利な追加的な実施形態はそれぞれの従属請求項において開示される。

本発明の例示的な実施形態は、付属の図面を参照しつつ記述される。

次のNANDフラッシュメモリを使うことができる：サムスンK9K2G16U0M-YCB000（2Gbit、16bit指向）、K9W4G08U0M-YCB000（4Gbit、8bit指向）、東芝TH58NVG2S3BFT00（4Gbit、8bit指向）およびMICRON MT29G08AAxxx（2Gbit、8bit指向）、MT29G16AAxxx（2Gbit、16bit指向）。

メモリ・デバイスの接続のためのバス構造が図１に示されている。各バスBS0、BS1、…、BSN−1はある数28のフラッシュメモリD0、D1、D2、…、DN−2、DN−1を備え、ここでは8つのバスが並列に動作しているので、合計224個のフラッシュメモリ・デバイスに相当する。各バスBS0、BS1、…、BSN−1は16ビット語IO0…15をメモリ・デバイスに書き込み、メモリ・デバイスから読み取り、20MHzで動作することができる。これらのデータ入力／出力は、コマンド、アドレスおよびデータを入力するために、および読み取り動作の間にデータを出力するために使われる。I/Oピンは、チップが選択解除されたときまたは出力が無効にされたときにhigh-sにフロートする。

（外１）

はready/busy（使用可能／使用中）出力であり、デバイス動作の状態を示す。lowのときは、プログラム動作、消去動作またはランダム読み出し動作が進行中であり、完了に際してhigh状態に戻る。これはオープン・ドレイン出力であり、チップが選択解除されたときや出力が無効にされたときにhigh-s条件にフロートしない。

デバイス動作のこの状態および／またはIO0…15からのデータが、書き込み欠陥が発生したかどうかを判定するのに使うことができる。

（外２）

は読み取りイネーブル（read enable）信号であり、

（外３）

は書き込みイネーブル信号である。読み取りイネーブル入力はシリアル・データ出力制御であり、アクティブなとき、データをI/Oバス上にドライブする。データは、読み取りイネーブルの立ち下がりエッジ後に有効になる。読み取りイネーブルはまた、内部カラム・アドレス・カウンタを1だけインクリメントする。書き込みイネーブル入力はI/Oポートへの書き込みを制御する。コマンド、アドレスおよびデータは、書き込みイネーブル・パルスの立ち上がりエッジ上でラッチされる。

コマンド・ラッチ・イネーブル（command latch enable）入力CLEは、コマンド・レジスタに送られるコマンドについてのアクティブ化経路を制御する。アクティブhighなとき、コマンドは、書き込みイネーブル信号の立ち上がりエッジでI/Oポートを通じてコマンド・レジスタ中にラッチされる。

アドレス・ラッチ・イネーブル（address latch enable）入力ALEは、内部アドレス・レジスタへのアドレスについてのアクティブ化経路を制御する。アドレスは、ALEがhighな書き込みイネーブル信号の立ち上がりエッジでラッチされる。

（外４）

はチップ・イネーブル（chip enable）入力を表し、デバイス選択制御のために使われる。デバイスがビジー状態にあるとき、CE highは無視され、デバイスはプログラム動作または消去動作において待機モードに戻らない。

上に掲げた信号を使って、メモリまたはマイクロコントローラ・ユニットMCTRLがすべてのフラッシュメモリ・デバイスを制御する。コントローラMCTRLは記録のためにビデオ・データVDを受け取り、あるいは記録されたビデオ・データVDを再生のために出力する。追加的なメモリ手段RAM（SRAMおよび／またはDRAM）がコントローラ・ユニットMCTRLに接続されており、現在ビデオ・データ、要求されるファイル・システム・テーブルおよび欠陥ブロック再割り当てテーブルを記憶する。

書き込むとき、各フラッシュメモリは、フラッシュ・ブロックごとに、そして各フラッシュ・ブロックにおいてはページごとにアクセスされる。メモリのバンクはメモリごと、ページごとにアクセスされる。

好ましくは、インターフェースをできるだけ単純に保つために、SRAM（たとえば2*2GBit）が用いられる。SRAMは80MHzの64ビット・バスとして編成される――よって、同一の帯域幅を与える。すべてのバッファ管理は、論理的なファイル・システム・ブロックのレベルで行われる。ここで、論理ブロックはフラッシュ・ブロックよりはるかに大きい。フラッシュメモリは、ページ・レベルでの各書き込み動作後にそのエラー状態を報告する。

SRAMは16個までの論理的なファイル・システム・ブロックを保持できる。結果として、システムは少なくとも16個の欠陥をマスクでき、複数の欠陥が同じ論理的なファイル・システム・ブロックにはいればより多くの欠陥をマスクできる。フラッシュメモリ・デバイスのエラー統計を考慮するとき、結果として得られる、本発明の記憶システムの平均故障時間は、有利なことに、ユーザーの心配をはるかに超えている。同じSRAMは上述のファイル・システム・テーブルおよびエラー対処テーブルを保持するためにも使うことができる。

図２は、その上部にフラッシュメモリおよびSRAMへの、記録されるべき（ページ）ビデオ・データVDの並列的な書き込みを示している。下部では、図２は、フラッシュメモリへの記録の間に書き込みエラーが発生した場合の、SRAMから予備のフラッシュ・ブロックへの（ページ）ビデオ・データのコピーを描いている。そのコピー動作は、対応するテイク記録動作が終わった直後に実行される。

図３のSRAMメモリ編成の原理は、それぞれが論理ファイル・システム・ブロックLFSBを含む複数のバッファ・スロットを示している。SRAMの各記憶領域は、スロットごとに、入来ビデオ・データで充填される。その処理は現在バッファ・アドレス序列（current buffer address sequence）CBASによって描かれる。空いている最後のバッファ・スロットに書き込まれたあとは、最初のバッファ・スロットに上書きすることをもって、序列は再び開始される。フラッシュメモリ・バンクが、現在の論理ファイル・システム・ブロックを記録するときに、フラッシュ・ブロックにおいてエラーが起こったことを合図した場合、SRAM中の対応する現在スロット（またはそれぞれのテーブル）は対応してマークされる。灰色または網掛けのスロットは、関係するフラッシュメモリの欠陥フラッシュ・ブロックに対応するデータを含んでいる論理ファイル・システム・ブロックFSBDをマークする。次の回には、SRAMスロット・アクセス序列はそのマークされたバッファ・スロット（および他のすべてのマークされたスロット）はスキップし、そこに記憶されているデータは不変に保たれる。

テイクがフラッシュメモリ・バンクD0、D1、D2、…、DN−2、DN−1に記録されたのち、ファイル・アロケーション・テーブルおよび不良ブロック再割り当てテーブルを使って、フラッシュメモリ中のどのフラッシュ・ブロックがさらなるビデオ・データを記憶できるかを検査する。その後、一つまたは複数のページ・エラーを含んでいるフラッシュ・ブロックに記憶されているビデオ・データは、フラッシュメモリ中の対応する空き（欠陥でない）フラッシュ・ブロックにコピーされる。次いで、SRAMのマークされたスロットからのSRAMに中間的に保存されている、要求されるエラーのないページ・データが、フラッシュメモリ中の空きフラッシュ・ブロックに記憶されたばかりのフラッシュ・ブロック・データにおける対応する誤りのあるページにコピーされる。

上記の論理的なブロック・レイアウトによれば、論理的なファイル・システム・ブロックは28メガバイトを含む。それに対し、現状技術での典型的なファイル・システムはキロバイトの範囲のブロック・サイズを特徴とする。ファイル・システムは、たとえば2048個の論理ブロックしか含まない。記憶システム上に記憶されうるファイルの最大数は256個に加えて空の論理ブロック・リストを表す追加ファイル１個である。しかしながら、典型的な量は＜20である。最悪ケースでは、これは、各ファイルの終わりの部分的に埋まった論理ブロックが、全記憶容量の12.5%に上る未使用スペースにつながりうるということを意味する。だが、実際上は＜2%の値がより現実的である。

記憶システムからビデオ・データを読むときは、論理的なファイル・システムによって制御されて、誤ったフラッシュ・ブロックの代わりに、フラッシュメモリからは代替フラッシュ・ブロック・データが読まれる。

本発明のメモリ・システムのブロック図である。 記録されるべきデータの並列的な取り込みおよびその後の予備フラッシュ・ブロックへのコピーの原理を示す図である。 SRAMメモリ編成およびアドレッシング序列の原理を示す図である。

Claims (14)

1. 少なくとも一つの共通データI/Oバスに接続された複数の不揮発性メモリを含む記憶システム中で論理データ・ブロックを記憶する方法であって、前記不揮発性メモリのそれぞれは、それぞれ複数のデータ語を含むメモリ・ページによって物理的にアクセスでき、前記不揮発性メモリのそれぞれは、それぞれ前記メモリ・ページの複数を含むフラッシュ・ブロックによって論理的にアクセスでき、論理ファイル・システム・ブロックは前記記憶システムにおいて使われるすべての不揮発性メモリからの一つのフラッシュ・ブロックの組み合わせであり、前記記憶システムはさらにそれぞれ論理ファイル・システム・ブロックを含む複数のバッファ・スロットを保持する揮発性メモリ手段を含み、当該方法は：
   ・ページ・データを前記複数の不揮発性メモリの論理ファイル・システム・ブロック中に記憶し、並行して前記ページ・データを前記揮発性メモリ手段中の対応するバッファ・スロット中に巡回バッファ・スロット・アクセス・シーケンスで記憶するステップであって、前記巡回バッファ・スロット・アクセス・シーケンスは複数のその後の回をもち、前記揮発メモリ手段の個別に使用される記憶容量が前記不揮発性メモリの記憶容量よりも小さく、最後の空きバッファ・スロットが書き込まれたあとは前記巡回バッファ・スロット・アクセス・シーケンスが最初のバッファ・スロットに上書きすることによって再び開始され、前記不揮発性メモリの一つまたは複数が、ページ・データを記録するときにエラーが発生したことを合図する場合、前記揮発性メモリ手段――または関係するテーブル項目――中の対応する現在バッファ・スロットが対応してマークされ、前記巡回バッファ・スロット・アクセス・シーケンスのその後の回（単数または複数）においては前記マークされたバッファ・スロット（単数または複数）はスキップされ、前記マークされたバッファ・スロット（単数または複数）に記憶されたデータは不変に保たれるようなステップと、
   ・テイク記録動作ののち、誤りのあったページ・データを含んでいる前記揮発性メモリ手段のフラッシュ・ブロック・データを前記不揮発性メモリのうちの対応する不揮発性メモリ内の空きフラッシュ・ブロックにコピーし、前記揮発性メモリ手段におけるどのバッファ・スロットあるいはどの関係したテーブル項目がマークされているかを検査して、前記揮発性メモリ手段の前記マークされたバッファ・スロットから対応するページ・データを前記不揮発性メモリ中の前記空きフラッシュ・ブロックの対応するページにコピーするステップと含むことを特徴とする方法。
2. 前記不揮発性メモリがNANDフラッシュメモリである、請求項１記載の方法。
3. 前記記憶システムがストリーミング・ビデオ・データをリアルタイムで記憶または再生するために使用される、請求項１または２記載の方法。
4. 前記不揮発性メモリへのアクセスが巡回的な逐次順に実行される、請求項１ないし３のうちいずれか一項記載の方法。
5. 前記NANDフラッシュメモリのフラッシュ・ブロック中の欠陥をマスクするために、前記NANDフラッシュメモリのそれぞれに対して、ブロック指示テーブルが割り当てられている、請求項２ないし４のうちいずれか一項記載の方法。
6. 前記記憶システムが、前記少なくとも一つの共通データI/Oバスを制御するメモリ制御手段を含んでおり、該メモリ制御手段には、前記ブロック指示テーブルを記憶するRAMメモリ手段が接続されている、請求項５記載の方法。
7. 前記揮発性メモリ手段がSRAMメモリである、請求項１ないし６のうちいずれか一項記載の方法。
8. 少なくとも一つの共通データI/Oバスに接続された複数の不揮発性メモリ中に論理データ・ブロックを記憶する記憶システムであって、前記不揮発性メモリのそれぞれは、それぞれ複数のデータ語を含むメモリ・ページによって物理的にアクセスでき、前記不揮発性メモリのそれぞれは、それぞれ前記メモリ・ページの複数を含むフラッシュ・ブロックによって論理的にアクセスでき、論理ファイル・システム・ブロックは前記記憶システムにおいて使われるすべての不揮発性メモリからの一つのフラッシュ・ブロックの組み合わせであり、当該記憶システムは：
   ・複数の不揮発性メモリと；
   ・それぞれ論理ファイル・システム・ブロックを含む複数のバッファ・スロットを保持する揮発性メモリ手段と；
   ・ページ・データを前記複数の不揮発性メモリの論理ファイル・システム・ブロック中に記憶し、並行して前記揮発性メモリ手段中の対応するバッファ・スロット中に巡回バッファ・スロット・アクセス・シーケンスで記憶する手段であって、前記巡回バッファ・スロット・アクセス・シーケンスは複数のその後の回をもち、前記揮発メモリ手段の個別に使用される記憶容量が前記不揮発性メモリの記憶容量よりも小さく、最後の空きバッファ・スロットが書き込まれたあとは前記巡回バッファ・スロット・アクセス・シーケンスが最初のバッファ・スロットに上書きすることによって再び開始され、前記不揮発性メモリの一つまたは複数が、ページ・データを記録するときにエラーが発生したことを合図する場合、前記揮発性メモリ手段――または関係するテーブル項目――中の対応する現在バッファ・スロットが対応してマークされ、前記巡回バッファ・スロット・アクセス・シーケンスのその後の回（単数または複数）においては前記マークされたバッファ・スロット（単数または複数）はスキップされ、前記マークされたバッファ・スロット（単数または複数）に記憶されたデータは不変に保たれるような手段とを有しており、
   ページ・データを記憶する前記手段は、テイク記録動作ののち、誤りのあったページ・データを含んでいる前記揮発性メモリ手段のフラッシュ・ブロック・データを前記不揮発性メモリのうちの対応する不揮発性メモリ内の空きフラッシュ・ブロックにコピーし、前記揮発性メモリ手段におけるどのバッファ・スロットあるいはどの関係したテーブル項目がマークされているかを検査して、前記揮発性メモリ手段の前記マークされたバッファ・スロットから対応するページ・データを前記不揮発性メモリ中の前記空きフラッシュ・ブロックの対応するページにコピーする、
   システム。
9. 前記不揮発性メモリがNANDフラッシュメモリである、請求項８記載のシステム。
10. 前記記憶システムがストリーミング・ビデオ・データをリアルタイムで記憶または再生する、請求項８または９記載のシステム。
11. 前記不揮発性メモリへのアクセスが巡回的な逐次順に実行される、請求項８ないし１０のうちいずれか一項記載のシステム。
12. 前記NANDフラッシュメモリのフラッシュ・ブロック中の欠陥をマスクするために、前記NANDフラッシュメモリのそれぞれに対して、ブロック指示テーブルが割り当てられている、請求項９ないし１１のうちいずれか一項記載のシステム。
13. 前記記憶システムが、前記少なくとも一つの共通データI/Oバスを制御するメモリ制御手段を含んでおり、該メモリ制御手段には、前記ブロック指示テーブルを記憶するRAMメモリ手段が接続されている、請求項１２記載のシステム。
14. 前記揮発性メモリ手段がSRAMメモリである、請求項８ないし１３のうちいずれか一項記載のシステム。

Images