JP2021163512A - メモリシステムおよび情報処理システム - Google Patents

Abstract

【課題】不具合解析が容易であるメモリシステム及び情報処理システムを提供する。【解決手段】実施形態のメモリシステムは、不揮発性メモリと第１のメモリを含み、不揮発性メモリを制御するためのコマンドの履歴を含むログデータを第１のメモリに書き込むコントローラを備える。別の実施形態の情報処理システムは、メモリシステムと情報処理装置を備え、情報処理装置はメモリシステムのログデータの期待値を保持し、情報処理装置はメモリシステムから送信されてきたログデータの送信値が期待値と一致しない時、メモリシステムに停止を指示する信号を送信する。【選択図】図９

Description

本発明の実施形態は、メモリシステムおよび情報処理システムに関する。

近年、ＮＡＮＤ型フラッシュメモリなどの不揮発性メモリの大容量化に伴い、それらを制御するコントローラの高性能化が求められている。コントローラの高性能化に伴うシステムの複雑化から、不具合解析に要する工数の増加が懸念されている。また、不具合解析に有用な情報の取得が求められている。

特開2018-55759号公報 特表2013-520760号公報 米国特許第9666249号明細書 特開2017-174003号公報 米国特許出願公開第2016/0154594号明細書 米国特許第10229053号明細書

本発明の実施形態は、不具合解析が容易であるメモリシステムおよび情報処理システムを提供する。

実施形態のメモリシステムは、不揮発性メモリと、メモリを含み、不揮発性メモリを制御するためのコマンドの履歴を含むログデータをメモリに書き込むコントローラとを備える。

第１の実施形態に係るメモリシステムのブロック図。 第１の実施形態に係るＮＡＮＤインターフェースの接続を示す図。 第１の実施形態に係るＦＷログの書き込みフォーマットを示す図。 第１の実施形態に係るＮＡＮＤアクセスログデータの書き込みフォーマットを示す図。 第１の実施形態に係るログデータ書き込み時のタイミングチャート。 第１の実施形態に係るログデータのフォーマットを示す図。 第１の実施形態に係るログデータのビット割り当てを示す図。 第１の実施形態に係るメモリシステムのブロック図。 第１の実施形態に係るメモリシステムのブロック図。 第１の実施形態に係るログデータ送信時のフローチャート。 第１の実施形態に係るログデータ送信時のタイミングチャート。 第１の実施形態に係るログデータ送信時のフローチャート。 第１の実施形態に係るログデータ送信時のタイミングチャート。 第１の実施形態に係るメモリシステムのブロック図。 第１の実施形態に係るメモリシステムのブロック図。 第２の実施形態に係るメモリシステムのブロック図。 第２の実施形態に係るログデータの不揮発化のフローチャート。 第３の実施形態に係るメモリシステムの評価機能のフローチャート。 第４の実施形態に係るブロックのデータ配置を示す図。 第４の実施形態に係るフレームの書き込みフォーマットを示す図。 第４の実施形態に係るブロックのデータ配置を示す図。 第４の実施形態に係る温度と時間のグラフ。 第４の実施形態に係るデータの移動を示す図。 第５の実施形態に係るログデータのフォーマットを示す図。 第５の実施形態に係るログデータのフォーマットを示す図。 第５の実施形態に係るログデータのフォーマットを示す図。 第５の実施形態に係るログデータのフォーマットを示す図。 第５の実施形態に係るログＦＩＦＯのブロック図。

以下、発明を実施するための実施形態について説明する。

本明細書では、いくつかの要素に複数の表現の例を付している。これら表現の例はあくまで例示であり、上記要素に他の表現が付されることを否定するものではない。また、複数の表現が付されていない要素についても、別の表現が付されてもよい。なお、以下の説明において、同一の機能お構成を有する構成要素については、共通する参照符号を付す。

図面は模式的なものであり、厚みと平面寸法との関係や各層の厚みの比率などは現実のものと異なることがある。また、図面間において互いの寸法の関係や比率が異なる部分が含まれることもある。

（第１の実施形態）
図１は、本実施形態に係るメモリシステム１の構成例を示すブロック図である。メモリシステム１は、ホスト装置４および情報処理端末５と電気的に接続され、ホスト装置４の外部記憶装置として利用される。メモリシステム１は、例えば、ＳＤＴＭカードのようなメモリーカードや、ＳＳＤ（Ｓｏｌｉｄ ｓｔａｔｅ ｄｒｉｖｅ）である。ホスト装置４は、例えば、パーソナルコンピュータ（ＰＣ）、携帯電話、撮像装置、タブレットコンピュータ、スマートフォン、ゲーム機器、カーナビゲーションシステム、データサーバである。メモリシステム１は不揮発性メモリ２、コントローラ３および温度センサ７を備えている。

不揮発性メモリ２は、データを不揮発に記憶するメモリであり、例えばＮＡＮＤ型フラッシュメモリやＮＯＲ型フラッシュメモリである。以降、不揮発性メモリ２をＮＡＮＤフラッシュメモリ２と称する。ＮＡＮＤフラッシュメモリ２は複数備えられていてもよい。ＮＡＮＤフラッシュメモリ２はＮＡＮＤインターフェース６でコントローラ３と接続されている。ＮＡＮＤインターフェース６はコントローラ３からＮＡＮＤフラッシュメモリ２に出力する信号線と、ＮＡＮＤフラッシュメモリ２からコントローラ３へ出力する信号線を含んでいる。また、ＮＡＮＤインターフェース６はチャネルを構成し、チャネルはＮＡＮＤフラッシュメモリ２とコントローラ３を接続している。チャネルは複数備えられていてもよく、一つのチャネルに複数のＮＡＮＤフラッシュメモリ２が接続されていてもよい。

コントローラ３は、例えばＳｏＣ（System-on-a-chip）で構成され、ホストインターフェース回路３１、メモリ３２、ＣＰＵ（Central Processing Unit）３３、バッファメモリ３４、ＮＡＮＤインターフェース回路３５、ＥＣＣ回路３６および情報処理端末用インターフェース回路３７を備えている。なお、コントローラ３の各部３１−３７の機能は、ハードウェアで実現されても、ハードウェアとファームウェアとの組み合わせで実現されてもよい。コントローラ３はホストインターフェース回路３１によってホスト装置４に接続され、ＮＡＮＤインターフェース回路３５によってＮＡＮＤフラッシュメモリ２に接続され、情報処理端末用インターフェース回路３７によって情報処理端末５に接続される。情報処理端末５は、例えば、パーソナルコンピュータ（ＰＣ）であり、メモリシステム１の不具合を解析するための端末である。また、ホスト装置４は情報処理端末５を兼ねてもよい。情報処理端末５は情報処理装置とも称する。情報処理装置はホスト装置４を含んでもよい。

ホストインターフェース回路３１はコントローラ３とホスト装置４を接続し、ホスト装置４から受信した要求およびデータを、ＣＰＵ３３およびバッファメモリ３４にそれぞれ転送する。またＣＰＵ３３の指示に応答して、バッファメモリ３４内のデータをホスト装置４へ転送する。ホストインターフェース回路３１は、例えばＳＤＴＭインターフェース、ＳＡＳ（Serial attached SCSI(small computer system interface)）、ＳＡＴＡ（Serial ATA(advanced technology attachment)）、又はＮＶＭｅ（登録商標）（Non-volatile memory express）に準拠した動作を行う。

メモリ３２は、例えばＳＲＡＭ（Static Random Access Memory）のような半導体メモリであり、ＣＰＵ３３の作業領域として使用される。メモリ３２は、ＮＡＮＤフラッシュメモリ２を制御するためのファームウェアや、各種の管理テーブルなどを記憶する。

ＣＰＵ３３は、コントローラ３全体の動作を制御する。例えば、ＣＰＵ３３は、ホスト装置４から書き込み要求を受信した際には、ＮＡＮＤインターフェース回路３５に対して書き込みを指示する。ホスト装置４から読み出し要求を受信した際には、ＮＡＮＤインターフェース回路３５に対して読み出しを指示する。ホスト装置４から消去動作を受信した際には、ＮＡＮＤインターフェース回路３５に対して消去を指示する。

バッファメモリ３４は、例えばＤＲＡＭ（Dynamic Random Access Memory）であり、書き込みデータや読み出しデータを一時的に保持する。

ＮＡＮＤインターフェース回路３５はＣＰＵ３３から受信した指示に基づいてコマンドを生成し、生成したコマンドをＮＡＮＤフラッシュメモリ２へ発行する。具体的には、ＮＡＮＤインターフェース回路３５は書き込み処理時には、ＣＰＵ３３の指示に基づいて生成した書き込みコマンドおよびバッファメモリ３４内の書き込みデータを、ＮＡＮＤフラッシュメモリ２へ転送する。ＮＡＮＤインターフェース回路３５は読み出し処理時には、ＣＰＵ３３の指示に基づいて生成した読み出しコマンドを、ＮＡＮＤフラッシュメモリ２へ発行し、更にＮＡＮＤフラッシュメモリ２から読み出されたデータをバッファメモリ３４へ転送する。

ＮＡＮＤインターフェース回路３５は、カウンタ３８とタイマ３９を含む。カウンタ３８は、ＣＰＵ３３の指示に応じてコマンド番号を例えばカウントアップ方式でカウントし、カウント値は例えばコントローラ３がコマンドを実行した順にカウントアップされる。タイマ３９は、ＣＰＵ３３の指示に応じて時間を測定する。測定すべき時間が経過すると、タイマ３９はＣＰＵ３３に割り込みを上げる。また、カウンタ３８とタイマ３９はＮＡＮＤインターフェースの外に備えられていてもよい。

ＥＣＣ回路３６は、ＮＡＮＤフラッシュメモリ２に記憶されるデータに関する誤り検出処理および誤り訂正処理を行う。すなわちＥＣＣ回路３６は、データの書き込み時には誤り訂正符号を生成して、これを書き込みデータに付与する。データの読み出し処理時には書き込みデータに付与した誤り訂正符号を復号し、誤りビットの有無を検出する。そして誤りビットが検出された際には、その誤りビットの位置を特定し、誤りを訂正する。誤り訂正の方法は、例えば、硬判定復号（Hard bit decoding）および軟判定復号（Soft bit decoding）を含む。硬判定復号に用いられる硬判定復号符号としては、例えば、ＢＣＨ（Bose - Chaudhuri - Hocquenghem）符号やＲＳ（Reed - Solomon）符号を用いることができる。軟判定復号に用いられる軟判定復号符号としては、例えば、ＬＤＰＣ（Low Density Parity Check）符号を用いることができる。

情報処理端末用インターフェース回路３７はメモリシステム１と情報処理端末５を接続している。情報処理端末５は、例えばＲＳ２３２ＣやＪＴＡＧという汎用インターフェースによってメモリシステム１と通信する。情報処理端末５は、メモリシステム１の不具合解析（デバッグ）に使用される電子機器であり、例えばＰＣである。メモリシステム１に不具合が生じた時、原因を調べるために解析を行う必要がある。解析は、メモリシステム１と情報処理端末５を繋いで行われる。情報処理端末５は、メモリシステム１からログデータを受け取ることによって、メモリシステム１の不具合解析に用いられる。

温度センサ７は、コントローラ３およびＮＡＮＤフラッシュメモリ２の温度を測定するためのセンサである。コントローラ３の温度を測定する温度センサ７は、コントローラ３の近傍か、コントローラ３の内部に配置される。ＮＡＮＤフラッシュメモリ２の温度を測定する温度センサ７は、ＮＡＮＤフラッシュメモリ２の近傍かＮＡＮＤフラッシュメモリ２の内部に配置される。また、コントローラ３とＮＡＮＤフラッシュメモリ２の温度をひとつの温度センサ７で測定してもよい。測定された温度は、コントローラ３によって読み出される。

次に、ＮＡＮＤフラッシュメモリ２の構成について説明する。図１に示すようにＮＡＮＤフラッシュメモリ２は、メモリセルアレイ２１、ロウデコーダ２２、ドライバ２３、センスアンプモジュール２４、アドレスレジスタ２５、コマンドレジスタ２６、シーケンサ２７およびページバッファ２８を備える。

メモリセルアレイは、それぞれがデータを不揮発に記憶する複数のメモリセルトランジスタを含む。メモリセルはワードライン、ビットラインと接続されている。メモリセルは、メモリセルトランジスタを備え、閾値電圧に応じてデータを不揮発に記憶する。ひとつのワードラインに接続されている複数のメモリセルをメモリセルグループと称する。メモリセルが１ビットずつデータを記憶するとき、メモリセルグループが記憶するデータ量を１ページと称する。メモリセルが２ビットずつデータを記憶するとき、メモリセルグループが記憶するデータ量を２ページと称する。また、メモリセルアレイ２１は、ブロックＢＬＫと呼ばれるデータの消去領域を複数備えており、図１では一例として４つのブロックＢＬＫ０〜ＢＬＫ３が図示されている。ブロックＢＬＫは複数のメモリセルグループを備えている。メモリセルアレイ２１は、コントローラ３から受信したデータを記憶する。

ロウデコーダ２２は、アドレスレジスタ２５内のブロックアドレスに基づいて、ブロックＢＬＫ０〜ＢＬＫ３のいずれかを選択し、更に選択したブロックＢＬＫにおいてワードラインを選択する。

ドライバ２３は、アドレスレジスタ２５内のページアドレスに基づき、ロウデコーダ２２を介して選択されたワードラインなどに電圧を供給する。

アドレスレジスタ２５は、コントローラ３から受信したアドレスを保持する。このアドレスには、上述のブロックアドレスとページアドレスとが含まれる。コマンドレジスタ２６は、コントローラ３から受信したコマンドを保持する。

シーケンサ２７は、コマンドレジスタ２６に保持されたコマンドに基づき、データの読み出し動作、データの書込み動作など、ＮＡＮＤフラッシュメモリ２全体の動作を制御する。

センスアンプモジュール２４は、データの読み出し時にビットラインに流れる電流または電圧をセンスする。データの読み出し時、センスコマンドがシーケンサ２７から発行されると、ドライバ２３がメモリセルアレイ２１内の選択ワードラインに読み出し電圧をかける。センスアンプモジュール２４がビットラインに流れる電流をセンスし、データを読み出す。読み出したデータは、ページバッファ２８に一時的に格納される。シーケンサ２７がデータアウトコマンドを発行すると、ページバッファ２８に格納されたデータはコントローラ３に出力される。

データの書き込み時、コントローラ３から発行されたデータインコマンドに応じて、コントローラ３から受信した書き込みデータは、ページバッファ２８に一時的に格納される。シーケンサ２７がプログラムコマンドを発行すると、ページバッファ２８に格納されたデータはメモリセルアレイ２１に書き込まれる。

図２は、メモリシステム１のＮＡＮＤインターフェース６を詳細に説明したものである。以下に説明する以外の構成は、図１に準ずるものとする。図２に示されるように、ＮＡＮＤフラッシュメモリ２は、シーケンサ２７の他に入出力制御回路６１と入出力回路６２、レディ／ビジー制御回路６３を備えている。入出力制御回路６１、入出力回路６２およびレディ／ビジー制御回路６３はＮＡＮＤインターフェース６を介してコントローラ３と接続されている。ＮＡＮＤインターフェース６は信号￣ＣＥ、ＣＬＥ、ＡＬＥ、￣ＷＥ、￣ＲＥ、￣ＷＰ、ＲＹ／￣ＢＹ、信号ＤＱ（ＤＱ０〜ＤＱ７）、およびデータストローブ信号ＤＱＳならびに￣ＤＱＳを伝送する。本明細書において、信号の名称の前の記号「￣」は、信号がローレベルの場合にアサートされていることを意味する。

入出力制御回路６１はコントローラ３から種々の制御信号を受け取り、制御信号に基づいて入出力回路６２およびシーケンサ２７を制御する。制御信号は、信号￣ＣＥ、ＣＬＥ、ＡＬＥ、￣ＷＥ、￣ＲＥおよび￣ＷＰを含む。コントローラ３とシーケンサ２７は入出力回路６２を介して接続されている。入出力回路６２は信号ＤＱを受け取り、信号ＤＱを送信する。また、入出力回路６２はデータストローブ信号ＤＱＳおよび￣ＤＱＳを受け取り、ＤＱＳおよび￣ＤＱＳを送信する。レディ／ビジー制御回路６３は、シーケンサ２７の動作状態に基づいて信号ＲＹ／￣ＢＹを生成可能である。信号ＲＹ／￣ＢＹは、ＮＡＮＤフラッシュメモリ２がコントローラ３からの命令を受け付けるレディ状態にあるか、命令を受け付けないビジー状態にあるかを、コントローラ３に通知するために使用される信号である。

信号ＤＱ（ＤＱ０〜ＤＱ７）は、例えば８ビットの幅を有するデータであり、コマンドＣＭＤ、書き込みデータまたは読み出しデータＤＡＴＡ、アドレスＡＤＤ、ステータスデータＳＴＳを含む。

アサートされている信号￣ＣＥは、ローレベルによってＮＡＮＤフラッシュメモリ２をイネーブルにする。アサートされている信号ＣＬＥは、ハイレベルによって、ＣＬＥと並行してＮＡＮＤフラッシュメモリ２に入力される信号ＤＱがコマンドＣＭＤであることをＮＡＮＤフラッシュメモリ２に通知する。アサートされている信号ＡＬＥは、ハイレベルによって、ＡＬＥと並行してＮＡＮＤフラッシュメモリに入力される信号ＤＱがアドレス信号であることをＮＡＮＤフラッシュメモリ２に通知する。アサートされている信号￣ＷＥは、ローレベルによって￣ＷＥと並行してＮＡＮＤフラッシュメモリ２に入力される信号ＤＱをコマンドレジスタ２６などに書き込むことを指示する。アサートされている信号￣ＲＥは、ローレベルによってＮＡＮＤフラッシュメモリ２に信号ＤＱを出力することを指示する。アサートされている信号￣ＷＰは、ローレベルによってデータ書き込みおよび消去の禁止をＮＡＮＤフラッシュメモリ２に指示する。信号ＲＹ／￣ＢＹは、ＮＡＮＤフラッシュメモリ２がレディ状態であるか、ビジー状態であるかを示し、ローレベルによってビジー状態を示す。

コントローラ３からＮＡＮＤフラッシュメモリ２に向かう信号ＤＱＳおよび￣ＤＱＳは、信号ＤＱを出力するタイミングをＮＡＮＤフラッシュメモリ２に通知する。ＮＡＮＤフラッシュメモリ２からコントローラ３に向かう信号ＤＱＳおよび￣ＤＱＳは、信号ＤＱを出力するタイミングをコントローラ３に通知する。

続いて、ログデータについて説明する。ログデータとは、コントローラ３の動作の履歴を含んだデータである。ログデータには２種類あり、ＣＰＵ３３の動作の履歴を記したファームウェア（ＦＷ）ログデータと、ＮＡＮＤフラッシュメモリを制御するためのコマンドの履歴を記したＮＡＮＤアクセスログデータがある。ＮＡＮＤアクセスログデータは、ＣＰＵ３３がコントローラ３に発行する内部コマンドを記憶した実行コマンドログデータと、コントローラ３がＮＡＮＤフラッシュメモリ２に発行するコマンドを記憶した発行コマンドログデータの両方を含む。は、例えば、ＮＡＮＤフラッシュメモリ２のレディ状態をコントローラ３が待機するか否かを指定するコマンドや、データの書き込み・読み出しを記憶したログデータである。発行コマンドログデータは、例えば、データの書き込みコマンドや読み出しコマンドを記憶したログデータである。

ＦＷログデータのフォーマットについて図３を用いて説明する。ＦＷログデータは、例えば１６Ｂｙｔｅで構成され、ＦＷログデータは、ＦＷログ、ＣＰＵ種別、オーバーフローフラグおよびＴｉｍｅｒが含まれる。ＦＷログにはＣＰＵ３３からのメモリシステム１の各モジュールへのアクセス履歴が書き込まれる。ＣＰＵ種別には、メモリシステム１が複数のＣＰＵ３３を備えている場合、どのＣＰＵ３３によるログなのかが書き込まれる。オーバーフローフラグには、後述するオーバーフローが起こった時にフラグがセットされる。Ｔｉｍｅｒにはカウンタ３８によってカウントされるカウント値や、タイマ３９によって測定されるタイマ値が書き込まれ、ＣＰＵ３３の動作順が示される。

ＮＡＮＤアクセスログデータのフォーマットについて図４を用いて説明する。ＮＡＮＤアクセスログデータは、例えば８Ｂｙｔｅで構成され、ＮＡＮＤチャネル・チップ番号、オーバーフローフラグ、ＮＡＮＤアクセスログ種別（ＮＡＮＤログ種別）、ＮＡＮＤデータ（ＤＱ）、Ｔｉｍｅｒおよび環境情報が含まれる。ＮＡＮＤチャネル・チップ番号には、コントローラ３がどのチャネルにアクセスしたかの識別子や、どのチャネルを介してＮＡＮＤフラッシュメモリチップ２にアクセスしたかの識別子が書き込まれる。オーバーフローフラグには、後述するオーバーフローが起こった時フラグがセットされる。ＮＡＮＤアクセスログ種別（ＮＡＮＤログ種別）には、このＮＡＮＤアクセスログのＮＡＮＤデータ（ＤＱ）フィールドに含まれるログの種類を示す情報が書き込まれる。ＮＡＮＤデータ（ＤＱ）には、コントローラ３からＮＡＮＤフラッシュメモリ２に送信したデータやＮＡＮＤフラッシュメモリ２からコントローラ３に送信したデータが書き込まれる。Ｔｉｍｅｒにはタイマ３９によって測定されたタイマ値が、タイムスタンプとして書き込まれる。

タイマ３９のカウントアップ周期は可変でもよい。例えば、ＮＡＮＤフラッシュメモリ２がビジー状態である期間が短いコマンドを頻繁に実行する動作では、タイマ３９のカウントアップ周期を短くする、といった制御をコントローラ３が行う。この制御は、例えばカウントに用いるクロックを高速にする方法や、カウント値を短くする方法によって行われる。また、Ｔｉｍｅｒにはカウンタ３８によってカウントされたカウント値が書き込まれてもよい。コントローラ３がＮＡＮＤフラッシュメモリ２にコマンドを発行し、ＮＡＮＤインターフェース回路３５がコマンドを実行した順にコマンド番号がカウントされる。環境情報には、コントローラ周辺の温度情報、ＮＡＮＤフラッシュメモリ２の温度情報やコントローラ３の電圧情報が書き込まれる。

なお、示したフォーマットは一例であり、ＮＡＮＤインターフェースの信号幅や必要なデータ量に応じて適宜フォーマットを変更してよい。

図５および図６を用いて、実際のＮＡＮＤアクセスログデータのログの内容について説明する。図５は、ＮＡＮＤインターフェース回路３５のＤＱ信号と、信号ＲＹ／￣ＢＹの状態を表した図である。図のＤＱにはコントローラ３からＮＡＮＤフラッシュメモリ２に送信される信号とＮＡＮＤフラッシュメモリ２からコントローラ３に送信される信号が示される。コントローラ３の時点Ｔ１および時点Ｔ５においてコマンドＷＲ＿ＣＭＤを発行し、ＮＡＮＤフラッシュメモリ２にユーザデータの書き込みが２回命令され、時点Ｔ２以降でデータＤＡＴＡ０〜ＤＡＴＡ７が送信されている。コマンドＷＲ＿ＣＭＤの発行後、時点Ｔ３以前および時点Ｔ５以降において、コントローラ３は、ステータス情報を取得するために、ＮＡＮＤフラッシュメモリ２にＳＴＳ＿ＣＭＤを送信している。ＮＡＮＤフラッシュメモリ２は受け取ったデータをメモリセルアレイ２１に書き込んだのち、時点Ｔ４および時点Ｔ５以降においてステータス情報ＳＴＳをコントローラ３に送信している。

図６は図５で示したＴ１からＴ５の時刻のＮＡＮＤアクセスログデータを、一部省略して表したものである。エントリ０は予備領域ＲｓｖｄとＮＡＮＤアクセスログ種別である。エントリ１はＤＱを介して送信されたデータを表す。エントリ２は時間情報Ｔｉｍｅｒであり、カウンタ３８によってカウントされたカウント値またはタイマ３９によって測定されたタイムスタンプが書き込まれる。エントリ３は環境情報で、メモリシステム１の温度情報やコントローラ３に供給される電圧情報、ＮＡＮＤフラッシュメモリ２の温度情報が書き込まれる。図７はＮＡＮＤアクセスログ種別を更に詳細に表したものである。図７に示すように、ＮＡＮＤアクセスログ種別は４ｂｉｔであり、そのうちのビット３：１がアクセスログの種類を表す。例えば０００はアドレス、００１はコマンド、０１１はリードデータ、０１０はライトデータ、１００はステータスを表すとする。ビット０はＮＡＮＤフラッシュメモリ２のレディ／ビジー状態を表す。例えばレディ状態を１、ビジー状態を０で表すとする。

時刻Ｔ１では、コントローラ３から書き込みコマンドが送信され、ＮＡＮＤフラッシュメモリ２はレディ状態である。このとき、ＮＡＮＤアクセスログデータにはＮＡＮＤアクセスログがコマンドを表すことと、ＮＡＮＤフラッシュメモリ２がレディ状態であることが書き込まれる。ＤＱは書き込みコマンドであり、カウント値は１である。時刻Ｔ２では、ＤＱをコントローラ３からのユーザデータＤＡＴＡ０がＤＱを介して送信され、ＮＡＮＤフラッシュメモリ２はレディ状態である。このとき、ＮＡＮＤアクセスログデータにはＮＡＮＤアクセスログが書き込みデータを表すことと、ＮＡＮＤフラッシュメモリ２がレディ状態であることが書き込まれる。ＤＱはコントローラ３からＮＡＮＤフラッシュメモリ２に送信したデータＤＡＴＡ０であり、カウント値は１である。時刻Ｔ３では、ＮＡＮＤフラッシュメモリ２が受け取ったユーザデータをメモリセルアレイ２１に書き込んでおり、ＮＡＮＤフラッシュメモリ２はビジー状態である。このとき、ＮＡＮＤアクセスログデータにはＮＡＮＤフラッシュメモリ２がビジー状態であることが書き込まれる。カウント値は１である。時刻Ｔ４では、ＤＱをＮＡＮＤフラッシュメモリ２からのステータス情報ＳＴＳがＤＱを介してコントローラ３に送信され、ＮＡＮＤフラッシュメモリ２は再びレディ状態である。このとき、ＮＡＮＤアクセスログデータにはＮＡＮＤアクセスログがステータス情報を表すことと、ＮＡＮＤフラッシュメモリ２がレディ状態であることが書き込まれる。カウント値は１である。時刻Ｔ５では、時刻Ｔ１で出されたコマンドとは異なる書き込みコマンドが送信され、ＮＡＮＤフラッシュメモリ２はレディ状態である。このとき、ＮＡＮＤアクセスログデータにはＮＡＮＤアクセスログがコマンドを表すことと、ＮＡＮＤフラッシュメモリがレディ状態であることが書き込まれる。ＤＱは書き込みコマンドであり、カウント値は２である。カウント値はコントローラ３がコマンドを実行した順にカウントアップされるので、時刻Ｔ１〜Ｔ４のカウント値は１であり、時刻Ｔ５のカウント値は２である。

＜動作説明＞
図８および図９を用いて、ログデータの情報処理端末５への送信について説明する。以下ではログデータがＮＡＮＤアクセスログデータの場合を例示して説明するが、ＦＷログデータの場合も同様である。以下に説明する以外の構成は、図１に準ずるものとする。図８は、メモリシステムの一部を省略したブロック図である。コントローラ３は少なくともログＦＩＦＯ７１と送信ＦＩＦＯ７２を含む複数のメモリを持つ。ログＦＩＦＯ７１は、メモリシステム１のログデータを記憶する。例えば、ＤＱを通してコマンドやアドレスやステータスやデータがやり取りされる度に、ログＦＩＦＯ７１はメモリシステム１のログデータを記憶する。送信ＦＩＦＯ７２は、ログＦＩＦＯ７１から転送されたログデータを保持し、情報処理端末用インターフェース３８を通じて情報処理端末５にログデータを送信する。レジスタ７３は、後述する契機の条件などを値として保持する。また、ログＦＩＦＯ７１と送信ＦＩＦＯ７２は、ひとつのメモリで実装されてもよい。

図９はログＦＩＦＯ７１と送信ＦＩＦＯ７２のブロック図である。ＮＡＮＤフラッシュメモリ２は複数のチップに構成され、ＮＡＮＤフラッシュメモリチップ２０１，２０２がコントローラに接続している。ＮＡＮＤアクセスログデータは、先入れ先出し（ＦＩＦＯ（First in, First out））方式を用いて、ログＦＩＦＯ７１や送信ＦＩＦＯ７２で管理される。コントローラ３は、ＮＡＮＤアクセスログデータをログＦＩＦＯ７１に書き込む。ログＦＩＦＯ７１は複数の領域に分けられており、それぞれの領域は、それぞれのＮＡＮＤフラッシュメモリチップ２０１、２０２のいずれかに対応している。例えば、ＮＡＮＤフラッシュメモリチップ２０１に対するＮＡＮＤアクセスログデータはログＦＩＦＯ７１のログ領域１からログ領域８に書き込まれる。ＮＡＮＤフラッシュメモリチップ２０２に対するＮＡＮＤアクセスログデータはログＦＩＦＯ７１のログ領域９からログ領域１６に書き込まれる。コントローラ３はログＦＩＦＯ７１のＮＡＮＤアクセスログデータを送信ＦＩＦＯ７２に転送したのち、情報処理端末５に送信する。また、ログデータ内にはオーバーフローフラグ領域がそれぞれ設けられている。

コントローラ３は、ログＦＩＦＯ７１を、コントローラ３に繋がるチャネルの数や、ＮＡＮＤフラッシュメモリ２のチップの数に応じて、いくつかのサブＦＩＦＯ７１０（図１０にて詳述）に区切ってもよい。つまり、コントローラ３はＮＡＮＤフラッシュメモリ２を構成する複数のチップの数に応じて、割り当てるログＦＩＦＯ７１の容量を変更してもよい。

図１０および図１１は、メモリシステムのブロック図である。例えば、ログＦＩＦＯ７１の容量が２ＫＢｙｔｅであるとする。

図１０では、コントローラ３は４つのチャネルを有し、１つのチャネルに４つのＮＡＮＤフラッシュメモリ２のチップを接続している。ＮＡＮＤフラッシュメモリ２のチップはそれぞれチップ０、チップ１、チップ２、チップ３である。チャネル０に接続しているＮＡＮＤフラッシュメモリ２のチップ０には、１２８ＢｙｔｅのサブＦＩＦＯ７１０（サブＦＩＦＯ００）が割り当てられている。チャネル０に接続しているＮＡＮＤフラッシュメモリ２のチップ１には、１２８ＢｙｔｅのサブＦＩＦＯ７１０（サブＦＩＦＯ０１）が割り当てられている。このように、１つのＮＡＮＤフラッシュメモリ２につき、１２８ＢｙｔｅのサブＦＩＦＯ７１０が割り当てられる。

図１１に示すように、コントローラ３は４つのチャネルを有し、１つのチャネルに２つのＮＡＮＤフラッシュメモリ２のチップ、すなわちチップ０とチップ１とが接続する場合、１つのＮＡＮＤフラッシュメモリ２のチップ０には２５６ＢｙｔｅのサブＦＩＦＯ７１０が割り当てられる。

図は省略するが、同様に、コントローラ３に４つのチャネルが接続し、１つのチャネルに１つのＮＡＮＤフラッシュメモリ２のチップが接続する場合、１つのＮＡＮＤフラッシュメモリ２のチップには５１２ＢｙｔｅのサブＦＩＦＯ７１０が割り当てられる。上述したように、コントローラ３は、チャネルの数やＮＡＮＤフラッシュメモリ２のチップの数に応じてサブＦＩＦＯ７１０を割り当てる容量を変更できる。

コントローラ３は、ＮＡＮＤフラッシュメモリ２のチップを制御するためのコマンドを、基本的にはそのチップに割り当てた格納領域に書き込む。しかし、例外的な書き込みを行う場合もある。例えば、コントローラ３の動作を制御する内部コマンドであって、チップを指定するフィールドを持たないコマンドのログデータは、特定のチップに割り当てた格納領域に書くことができない。その場合、コントローラ３は複数のチップに割り当てた複数の格納領域に同一のログデータを書き込む。

図１２はログデータ管理のフローチャートである。ＮＡＮＤアクセスログデータを情報処理端末５に送信する際、情報処理端末５とメモリシステム１間の転送能力によっては、送信ＦＩＦＯ７２内のＮＡＮＤアクセスログデータの送信がすべて完了しないうちに新たなＮＡＮＤアクセスログデータがログＦＩＦＯ７１から送信ＦＩＦＯ７２に転送されようとする場合がある。図１２に示す処理フローの場合、コントローラ３は、既に送信ＦＩＦＯ７２に書き込まれているＮＡＮＤアクセスログデータの送信が完了するまで、ログＦＩＦＯ７１からのＮＡＮＤアクセスログデータを、新たに送信ＦＩＦＯ７２に書き込まない。すなわち、ログＦＩＦＯ７１から送信ＦＩＦＯ７２にログデータを転送するとき、送信ＦＩＦＯ７２が一杯でなければ（Ｓ１０１＿Ｎｏ）ログデータを送信ＦＩＦＯ７２に転送（Ｓ１０２）し、送信ＦＩＦＯ７２から情報処理端末５にログデータを送信する（Ｓ１０６）。送信ＦＩＦＯ７２が一杯のとき（Ｓ１０１＿Ｙｅｓ）コントローラ３は、ログＦＩＦＯ７１から読み出したログデータを破棄する（Ｓ１０３）。送信ＦＩＦＯ７２内のデータの送信完了時に、（Ｓ１０４＿Ｎｏ）、ログＦＩＦＯ７１から送信ＦＩＦＯ７２にログデータの転送が行われる。送信ＦＩＦＯ７２が一杯となった後に送信ＦＩＦＯ７２にログデータを転送できる状態になってから、初めて転送されるログデータのオーバーフローフラグ領域に、コントローラ３はフラグを立てる（Ｓ１０５）。送信ＦＩＦＯ７２から情報処理端末５にログデータを送信する（Ｓ１０６）。情報処理端末５がフラグの立てられたログデータを受け取ると、フラグの立てられたログデータの前に、書き込まれず破棄されたログデータが存在することを認識する。破棄されたログデータの再送が可能な場合、情報処理端末５はＮＡＮＤアクセスログデータの再送をコントローラ３にリクエストする。

コントローラ３はＮＡＮＤアクセスログデータを、ログＦＩＦＯ７１に書き込む。例えば、ＤＱを通してコマンドやアドレスやステータスやデータがやり取りされる度に、ログＦＩＦＯ７１はメモリシステム１のログデータを記憶する。情報処理端末５が接続されていないとき、コントローラ３は新しいＮＡＮＤアクセスログデータをログＦＩＦＯ７１に上書きしている。

図１３はログデータを送信ＦＩＦＯ７２から情報処理端末用インターフェース回路３７を介して情報処理端末５に送信する際のタイミングチャートである。ログデータは図１３に示したタイミングチャートに従って情報処理端末５に送信される。情報処理端末用インターフェースは、例えばＮＡＮＤアクセスログ端子、クロック端子、Ｉ／Ｏ端子、データバリッド端子およびＥＯＰフラグ端子を含む。Ｉ／Ｏ端子は例えば８ｂｉｔである。ＮＡＮＤアクセスログ端子がハイレベルのとき、ＤＱ端子を介してＮＡＮＤアクセスログデータが送信され、ＮＡＮＤアクセスログ端子がローレベルの時、ＤＱ端子を介してＦＷログデータが送信される。ログデータ送信時には、データバリッドがハイレベルになる。ＥＯＰフラグ端子がハイレベルになると、ログデータの最後であることが示され、データバリッド端子がローレベルになる。無効データのサイクルを挟んで、データバリッド端子がハイレベルになり、ＥＯＰフラグ端子がローレベルになり、別のログデータが送信される。無効データのサイクルは複数であってもよい。出力クロック端子の立ち下がりのタイミングで、情報処理端末５はコントローラ３からのログデータを取り込む。

情報処理端末５へＦＷログデータ、ＮＡＮＤアクセスログデータのどちらか一方が出力される場合、ログデータの種類を切り替える条件は、ホスト装置４のリクエストによる割り込みでもよいし、外部ピンの切り替えでもよいし、レジスタ７３によって設定されてもよい。また、情報処理端末５へＦＷログデータ、ＮＡＮＤアクセスログデータの両方が出力されてもよい。

ＮＡＮＤアクセスログデータのうち、特定のＮＡＮＤログ種別に対応するＮＡＮＤアクセスログデータのみを送信ＦＩＦＯ７２に出力できるよう、レジスタ７３で設定してもよい。図１４はメモリシステム１のブロック図である。ＮＡＮＤアクセスログデータであるログＡ〜ログＬは、ログデータの種類を表す例えば４ビットの領域を含み、００００ならアドレス、００１０ならコマンド、００１１ならリードデータと設定される。レジスタ７３にログを選択するための設定値を設定し、例えば００００を設定すれば、アドレスを表すログデータのみ（ログＣ、ログＦ、ログＩ、ログＬ）が送信ＦＩＦＯ７２に出力される。

このレジスタ７３の設定値は４ビットの値とＮＡＮＤアクセスログデータのＮＡＮＤログ種別の値が完全一致するログデータのみを出力してもよいし、４ビット中特定のビットが一致するログデータを複数種類出力してもよい。例えば４ビット中２番目の、ビット１のログデータを出力するようにレジスタ７３を設定すると、００１０のコマンドと、００１１のリードデータを表すログデータがどちらも送信ＦＩＦＯ７２に出力される。

ＦＷログデータのうち、特定のＣＰＵ種別に対応するＦＷログデータのみを送信ＦＩＦＯ７２に出力できるよう、レジスタ７３で設定してもよい。図１５は３つのＣＰＵ３３０−３３２を備えたメモリシステム１のブロック図である。ＦＷログデータは、ログデータのＣＰＵの種類を表す例えば２ビットのフラグ領域を含み、００ならＣＰＵ３３０、０１ならＣＰＵ３３１、１１ならＣＰＵ３３２と設定する。レジスタ７３にログを選択するための設定値を設定し、例えば００を設定すれば、ＣＰＵ３３０のＦＷログデータのみが送信ＦＩＦＯ７２に出力される。

このレジスタ７３の設定値は２ビットの値と、図３に示すＦＷログデータのＣＰＵ種別の値が完全一致するログデータのみを出力してもよいし、２ビット中特定のビットが一致するログデータを複数種類出力してもよい。例えば２ビット中１番目の、ビット１のログデータを出力するようにレジスタ７３を設定すると、ＣＰＵ３３１と、ＣＰＵ３３２のＦＷログデータが送信ＦＩＦＯ７２に出力される。ＣＰＵが複数ある場合でも、特定のＣＰＵのＦＷログデータを取得することができる。

レジスタ７３の設定値によって、特定のログデータを送信ＦＩＦＯ７２に出力しない制御をしてもよい。例えば、ＮＡＮＤアクセスログデータの出力設定時、レジスタ７３において、３番目のビットを１、４番目のビットを０に設定し、ライトデータ０１０ｘとリードデータ０１１ｘを送信ＦＩＦＯ７２に出力しないよう制御する。この制御は、ＮＡＮＤログ種別の値やＣＰＵ種別の値とレジスタ７３の設定値が完全一致するログデータのみを出力しない制御でもよいし、特定のビットが一致するログデータを出力しない制御でもよい。ＮＡＮＤログ種別ごとに制御されてもよいし、ＣＰＵ種別ごとに制御されてもよい。

ログデータの出力を、ビットマップを用いて管理してもよい。レジスタ７３は、ＮＡＮＤログ種別やＣＰＵログ種別のビットマップのそれぞれに対して、送信ＦＩＦＯ７２への出力の有無を切り替える。

また、ログデータをログＦＩＦＯ７１から送信ＦＩＦＯ７２に転送する際、ログデータの転送の開始と停止の契機が設定されてもよい。転送の開始と停止はコントローラ３によって制御される。

あらかじめユーザが設定した値をタイマ３９でカウントし、その値に達したことが契機であってもよい。例えば、ログデータの転送の開始および終了の契機がタイマ３９の値であるとき、開始の値をｔ１とし、終了の値をｔ２とする。タイマ３９の値がｔ１に達すると、ログＦＩＦＯ７１から送信ＦＩＦＯ７２にログデータの転送が開始される。タイマ３９の値がｔ２に達すると、ログＦＩＦＯ７１からログＦＩＦＯ７２へのログデータの転送が停止される。

また、イベントが契機であってもよい。イベントは、例えば情報処理端末５からコントローラ３に対するリクエスト、コントローラ３からＮＡＮＤフラッシュメモリ２に対するコマンド、または、ＮＡＮＤフラッシュメモリ２のコマンド実行に伴って発生するエラーである。例えば、ログデータの転送の開始および終了の契機をコントローラ３からＮＡＮＤフラッシュメモリ２へのコマンドと設定する。開始のイベントを特定のデータの読み出しコマンドとし、終了のイベントを書き込みコマンドとする。コントローラ３がＮＡＮＤフラッシュメモリ２に特定のデータを読み出すコマンドを発行すると、ログＦＩＦＯ７１から送信ＦＩＦＯ７２にログデータの転送が開始される。コントローラ３が書き込みコマンドをＮＡＮＤフラッシュメモリ２に発行すると、ログＦＩＦＯ７１からログＦＩＦＯ７２へのログデータの転送が停止される。開始の契機と停止の契機はタイマ３９の値とイベントを組み合わせてもよいし、開始だけ、停止だけが設定されてもよい。

ＮＡＮＤアクセスログデータは、コントローラ３からログＦＩＦＯ７１に出力しているログデータであるが、ＮＡＮＤフラッシュメモリ２からＮＡＮＤのレディ／ビジー情報やステータス情報などの情報をＮＡＮＤアクセスログデータの一部に書き込んでもよい。換言すれば、ＮＡＮＤアクセスログデータは、コントローラ３からＮＡＮＤフラッシュメモリ２に送信される情報に加えて、ＮＡＮＤフラッシュメモリ２からコントローラ３に送信される情報を含んでもよい。ステータス情報は、例えばコマンドの実行結果やＮＡＮＤフラッシュメモリ２の電圧情報である。電圧情報は例えば書き込み、読み出しおよび消去電圧である。

以上説明した実施形態によって、情報処理端末５はＦＷログデータやＮＡＮＤアクセスログデータをメモリシステム１から受け取り、メモリシステム１の不具合解析に用いられることが可能になる。メモリシステム１に不具合が生じた際、ユーザまたは開発者が解析を行い、詳細な情報を得ることができるため、原因の発見が容易になる。

（第２の実施形態）
第２の実施形態に係るメモリシステムはログデータを不揮発化する。図１６および図１７を用いて、ログデータをバッファメモリ３４に保存する動作について説明する。

図１６はメモリシステム１の一部を省略したブロック図である。以下に説明する以外の構成は、図１に準ずるものとする。コントローラ３はバッファメモリ３４を備える。ＮＡＮＤフラッシュメモリ２がエラーを起こしているとコントローラ３が判断したとき、コントローラ３はログＦＩＦＯ７１からログデータをバッファメモリ３４に転送する。バッファメモリ３４に一時的に保存されたログデータは、ＮＡＮＤフラッシュメモリ２へ書き込まれ不揮発化される。このとき、ログデータはユーザデータの保存領域に書き込まれてもよいし、システム領域に書き込まれてもよい。また、ログデータが書き込まれるＮＡＮＤフラッシュメモリ２は、エラーを起こしたチップでも、起こしていないチップでもよい。

図１７はログデータをＮＡＮＤフラッシュメモリ２に保存する動作のフローチャートである。コントローラ３がＮＡＮＤフラッシュメモリ２に書き込み動作や読み出し動作などを命令したとき（Ｓ３０１）、ＮＡＮＤフラッシュメモリ２にエラーが起こらなければ（Ｓ３０２＿Ｎｏ）、ＮＡＮＤアクセスログデータはログＦＩＦＯ７１からバッファメモリ３４に転送されない。ＮＡＮＤフラッシュメモリ２のエラーが起これば（Ｓ３０２＿Ｙｅｓ）、コントローラ３はＮＡＮＤアクセスログデータをログＦＩＦＯ７１からバッファメモリ３４に転送する（Ｓ３０３）。バッファメモリ３４に一時的に保存されたＮＡＮＤアクセスログデータは、ＮＡＮＤフラッシュメモリ２に書き込まれ、不揮発化される（Ｓ３０４）。情報処理端末５が接続されたとき、ＮＡＮＤアクセスログデータはＮＡＮＤフラッシュメモリ２からコントローラ３に読み出される（Ｓ３０５）。ＮＡＮＤアクセスログデータがコントローラ３から情報処理端末５に送信され、ＮＡＮＤアクセスログデータはユーザまたは開発者によって解析される（Ｓ３０６）。

ログデータをログＦＩＦＯ７１から情報処理端末５に送信するより、バッファメモリ３４に送信する方が送信速度は速い。このため、第２の実施形態では複数のＮＡＮＤフラッシュメモリ２や複数のＣＰＵ３３のログデータを保存することが可能である。また、ＤＲＡＭに送信したログデータをＮＡＮＤフラッシュメモリ２に書き込み、不揮発化することで、情報処理端末５が接続されていない場合でも、ＮＡＮＤフラッシュメモリ２にエラーが起こった時点のログデータを保存することが可能になる。

（第３の実施形態）
第３の実施形態に係るメモリシステムを含む情報処理システムでは、ログデータを用いて期待値を作成し、期待値と比較してメモリシステムを評価できる。

図１８は、ログデータと期待値の比較によるメモリシステム１の評価機能のフローチャートである。メモリシステム１の開発時や出荷評価時に、予めメモリシステム１の正常動作時に記憶されるログデータから期待値を作成する。情報処理端末５は、作成されたメモリシステム１の期待値をメモリシステム１の評価前に備えており、解析したいメモリシステム１を接続したとき、メモリシステム１から送信されるログデータを送信値として期待値と比較し、メモリシステム１の評価を行う。送信値と期待値との比較の期間の契機は時間でもイベントでもよい。期待値および送信値とするログデータは、ＮＡＮＤアクセスログデータでも、ＦＷログデータでもよく、複数のＮＡＮＤアクセスログデータ、複数のＦＷログデータ、または、ＮＡＮＤアクセスログデータとＦＷログデータ、を組み合わせて期待値を導いてもよい。

情報処理端末５にメモリシステム１を接続し（Ｓ４０１）、メモリシステム1を動作させて送信値を取得する（Ｓ４０２）。情報処理端末５は、送信値と情報処理端末５内の期待値を比較する（Ｓ４０３）。期待値と送信値が一致していれば（Ｓ４０４＿Ｙｅｓ）、メモリシステム１をそのまま稼働し続ける。期待値と送信値が一致しなければ（Ｓ４０４＿Ｎｏ）情報処理端末５は、メモリシステム１のコントローラ３に動作停止信号を送信し（Ｓ４０５）、メモリシステム１の動作が終了する（Ｓ４０６）。

また、この期待値は、メモリシステム１が備えるＮＡＮＤフラッシュメモリ２から読み出されてもよい。出荷評価時に、メモリシステム１自身の期待値を作成し、ＮＡＮＤフラッシュメモリ２に書き込んでおく。メモリシステム１に不具合が起き、解析の必要がある場合、情報処理端末５はＮＡＮＤフラッシュメモリ２から期待値を読み出し、実際に動作しているメモリシステム１の送信値と比較する。比較した結果、送信値と期待値が一致していなければ、情報処理端末５はメモリシステム１に動作停止信号を送信する。期待値および送信値とするログデータは、ＮＡＮＤアクセスログデータでも、ＦＷログデータでもよく、複数のＮＡＮＤアクセスログデータ、複数のＦＷログデータ、または、ＮＡＮＤアクセスログデータとＦＷログデータ、を組み合わせて導いてもよい。

期待値と送信値が異なる場合、情報処理端末５はメモリシステム１に動作を停止する信号を送り、メモリシステム１の動作を停止する。このことで、メモリシステム１に不具合が起きた時点の状態の把握が容易になる。

（第４の実施形態）
第４の実施形態はＮＡＮＤフラッシュメモリにユーザデータを書き込む際に外部環境情報を書き込み、不具合解析を容易にする。ＮＡＮＤフラッシュメモリ２は書き込み時の温度や電圧などの外部環境の影響を受けやすい。外部環境によるＮＡＮＤフラッシュメモリ２の不具合は、ログデータによる解析のみでは原因が特定できない虞がある。そこで、ＮＡＮＤフラッシュメモリ２にデータを書き込む際、コントローラ３は外部環境の情報を同時に書き込む。

図１９および図２０を用いて、環境情報を書き込む処理について説明する。環境情報は、例えば温度情報である。また、第４の実施形態では温度センサ７はＮＡＮＤフラッシュメモリ２内部に含まれるものとする。図１９は、メモリセルアレイ２１のブロックのデータ配置を示す図である。ＮＡＮＤフラッシュメモリ２にはブロックが備えられ、ブロックは複数のページを持つ。ページは、一定のデータ量で区切られており、先頭から順にオフセットが付けられている。各オフセットに対応する領域にはユーザデータと、ユーザデータから生成される誤り訂正符号が書き込まれる。ユーザデータと誤り訂正符号のセットをフレームと呼ぶ。ページはユーザデータが書き込まれない冗長領域を備えてもよい。

フレームのフォーマットの例を図２０に示す。フレームの先頭からデータ領域、環境情報領域、誤り訂正符号領域とする。データ領域には、ホストから送られてきたユーザデータや、コントローラ３で使用されるシステムデータが書き込まれる。環境情報領域には、コントローラ３が温度センサ７から受け取ったＮＡＮＤフラッシュメモリ２の温度が書き込まれる。誤り訂正符号領域は、データ領域と環境情報領域の後ろにあり、誤り訂正符号が書き込まれる。誤り訂正符号は、データ領域と環境情報領域にかき込まれるデータから生成される。ホスト装置４からユーザデータを受け取ると、コントローラ３はＮＡＮＤフラッシュメモリ２のページにデータを書き込む。コントローラ３はデータを書き込む際、温度センサ７からＮＡＮＤフラッシュメモリ２の温度情報を取得し環境情報領域に書き込む。環境情報領域と誤り訂正符号領域は、冗長領域に書き込まれてもよい。

第４の実施形態により、ユーザデータを書き込む時の温度情報がＮＡＮＤフラッシュメモリ２に記憶される。メモリシステム１に不具合が生じ、ユーザデータが正常に読み出せないとき、ユーザデータと共に書き込まれている温度情報を参考にして、不具合の原因を解析することができる。

（変形例１）
温度情報に加えて、コントローラ３は時系列情報を書き込む。時系列情報は環境情報領域に記憶される。ホスト装置４から送られてきたユーザデータをコントローラ３が受け取り、ＮＡＮＤフラッシュメモリ２に書き込む際、ユーザデータはコントローラ３内部のカウンタ３８によって順番を付けられる。

図２１は、ユーザデータを複数のブロックに書き込むときの、データの書き込み順を表した図である。コントローラ３は、ユーザデータをホスト装置４から受け取ると、ＮＡＮＤフラッシュメモリ２のブロックＢＬＫにデータを書き込む。このとき、（１）ＢＬＫ１、ページ０のオフセット０〜４にデータを書き込み、（２）ＢＬＫ２のページ０のオフセット０〜３にデータを書き込み、（３）ＢＬＫ１ページ０のオフセット５〜７にデータを書きこみ、（４）ＢＬＫ２ページ０のオフセット４〜７にデータを書き込むとする。データをブロックＢＬＫに書き込んだ順番に番号が環境情報領域に書き込まれる。つまり、ＢＬＫ１のページ０、オフセット０〜４の環境情報領域にはカウンタ番号１が、ＢＬＫ２のページ０、オフセット０〜３の環境情報領域にはカウンタ番号２が書き込まれる。また、順番は、ホスト装置４からコントローラ３へのリクエスト順でもよい。例えば、ホスト装置４がコントローラ３にユーザデータを送り、書き込みを要求する。カウンタはカウンタ番号を１とし、オフセットの環境情報にカウンタ番号１が書き込まれる。次にホスト装置４がコントローラ３に別のユーザデータの書き込みを要求すると、カウンタ３８はカウンタ番号をカウントアップする。オフセットの環境情報にはカウンタ番号２が書き込まれる。

メモリシステム１がＮＡＮＤフラッシュメモリ２を複数備える場合、ホスト装置４から受け取ったユーザデータは複数のＮＡＮＤフラッシュメモリ２に跨って書き込まれる。このときも、ＮＡＮＤフラッシュメモリ２にユーザデータを書き込む前に、ユーザデータに順番をつけ、環境情報領域に記憶させる。

オフセットの環境情報領域に温度情報に加えて時系列情報を書き込むことによって、解析の際に図２２のようなグラフを作成することが出来る。限界温度はＮＡＮＤフラッシュメモリ２が正常に動作する温度の上限である。２０１〜２０４はオフセットのカウンタ番号を表し、Ｔ２０１〜Ｔ２０４は、２０１〜２０４それぞれの時点での温度を表す。例えば、２０４のデータの読み出しでエラーが検出されたとき、Ｔ２０４は限界温度に近いことから、温度による書き込みエラーの可能性が高いことを推測できる。ＮＡＮＤフラッシュメモリ２にエラーが起こった際、エラー周辺の時系列のデータの環境情報から温度のグラフを作成し、温度変化の様子を知ることが可能になり、エラーの原因が外部要因であるかどうかを判断することが可能になる。

時系列情報は、カウンタ値以外に、時刻情報を用いてもよい。メモリシステム１が例えば、Real-Time-Clockのようなタイマを備えている場合、Real-Time-Clockの時刻情報を時系列情報として用いる。また、ホスト装置４からコントローラ３が時刻情報を取得し、時系列情報として書き込んでもよい。

変形例１によって、複数のＮＡＮＤフラッシュメモリ２のブロックや、複数のＮＡＮＤフラッシュメモリ２に跨ってユーザデータが書かれている場合でも、時系列と温度情報を基にして、不具合の原因を解析することができる。

（変形例２）
メモリシステム１は、ＮＡＮＤフラッシュメモリ２の効率的な利用のために、ガベージコレクションを行う。ガベージコレクションは、消去可能なブロックを生成するために、有効データを空きブロックにコピーする動作である。ガベージコレクションは、コントローラ３によって行われる。ガベージコレクションによって移動されたデータは、ガベージコレクションされる前の古い物理アドレスとは異なる、新しい物理アドレスを持つ。変形例２では、フレームの環境情報領域に、ガベージコレクションされる前の古い物理アドレスをユーザデータと共に書き込む。古い物理アドレスは、チップ番号やブロックアドレス、ページアドレス、オフセットを含む。

図２３は、ガベージコレクションによるデータの移動を示した図である。フレーム２２１にあったデータがフレーム２２２に移動したとき、フレーム２２２の環境情報領域にはフレーム２２１の物理アドレスが書き込まれる。環境情報領域には、ブロック番号１、ページ番号１およびオフセット２という物理アドレスが書き込まれる。

また、ユーザデータの物理アドレスはガベージコレクションだけではなく、例えばリフレッシュやウェアレベリングによっても変更される。この場合でも、変更前の古い物理アドレスが環境情報領域に書き込まれる。

変形例２により、誤ったデータが読み出された場合、物理アドレス変更時に誤ったデータが書き込まれたのか、物理アドレス変更前から誤ったデータが書き込まれていたのかの判断が容易となる。

（変形例３）
環境情報領域は温度情報、時系列情報、物理アドレスを自由に組み合わせて保持してよい。また、これらの環境情報のデータの大きさは任意である。

以上に示した実施形態により、メモリシステム１に不具合が生じた際、不具合の原因の分析がより容易になる。

（第５の実施形態）
第５の実施形態では、ＮＡＮＤアクセスログデータのサイズが、ログデータに記憶されるコマンドの種類に応じて変更される。以下の記載で、ＮＡＮＤアクセスログデータとは内部コマンドを記憶した実行ログデータを意味する。図２４（Ａ）は、ＮＡＮＤアクセスログデータのログフォーマットの一例である。本実施形態のメモリシステム１は４つのプレーン（プレーン０，プレーン１，プレーン２，プレーン３）を有し、複数のプレーンの同一ページに一括してアクセスするコマンドを実装している。第１の実施形態では、図４に示すような８ＢｙｔｅのＮＡＮＤアクセスログデータのログフォーマットを使用した。本実施形態のＮＡＮＤアクセスログデータは、ＮＡＮＤアクセスログ種別、コマンド、制御パラメータ、ブロックアドレス、ページアドレス、Ｔｉｍｅｒを含む。このＮＡＮＤアクセスログデータを通常ログと呼ぶ。通常ログは、１６Ｂｙｔｅである。ＮＡＮＤアクセスログ種別情報は、ＮＡＮＤアクセスログデータの種類やサイズを表す４ｂｉｔの情報である。

コマンドフィールドは、コントローラ３がＮＡＮＤフラッシュメモリ２を制御するためのコマンドを表している。ＮＡＮＤフラッシュメモリを制御するためのコマンドは、例えば、コントローラ３がＮＡＮＤフラッシュメモリ２に発行するコマンドや、ＮＡＮＤフラッシュメモリ２がレディ状態であるという返答をコントローラ３が待機するコマンドである。制御パラメータは、ＮＡＮＤフラッシュメモリへのコマンドを発行する際のオプション指定や、コントローラの動作の制御に使われる。例えば、制御パラメータはＮＡＮＤフラッシュメモリに発行するアドレスのバイト数の指定、ＮＡＮＤフラッシュメモリからのリードデータの誤り訂正を実行するか否かの指定、ＮＡＮＤフラッシュメモリがレディ状態になってから次のコマンドを発行するか否かの指定を含む。ブロックアドレス、ページアドレスはそれぞれ、コマンドによってデータが書き込みおよび読み出しされるＮＡＮＤフラッシュメモリ２のアドレスを示す。ブロックアドレス０は、プレーン０のブロックアドレスを示す。ブロックアドレス１はプレーン１のブロックアドレスを示す。ブロックアドレス２はプレーン２のブロックアドレスを示す。ブロックアドレス３はプレーン３のブロックアドレスを示す。また、ページアドレスフィールドは、ブロック内ページアドレスを示す。複数のプレーンに一括してアクセスするコマンドは、同一のブロックアドレスを持っている場合がある。このコマンドのＮＡＮＤアクセスログデータは、重複したブロックアドレスを省略してもよい。

図２４（Ｂ）は、４つのプレーン０，１，２，３に同時にアクセスし、ブロックアドレス０にアクセスするコマンドのＮＡＮＤアクセスログデータである。このＮＡＮＤアクセスログデータのように、ブロックアドレス１以降のアドレスを省略しているログを短縮ログと呼ぶ。４つのプレーンのブロックアドレスが同一である場合の短縮ログは、１０Ｂｙｔｅである。１０Ｂｙｔｅの短縮ログは、ＮＡＮＤアクセスログ種別が“０００１”である。

ＮＡＮＤフラッシュメモリ２にアクセスするためのコマンドは、アドレスを有さないコマンドを含む。アドレスを持たないコマンドのＮＡＮＤアクセスログデータは、図２４（Ｃ）に示すようにアドレスを示す領域を省略され、サイズは６Ｂｙｔｅとする。このような６ＢｙｔｅのＮＡＮＤアクセスログデータは、ＮＡＮＤアクセスログ種別は“００１１”である。

また、コントローラ３は、ログＦＩＦＯ７１へのバースト転送中のコマンドログの書き込みを省略してもよい。図２４（Ｄ）はバースト転送の開始時と終了時にログＦＩＦＯ７２に書き込まれるＮＡＮＤアクセスログデータのフォーマットの一例である。バースト転送時に記憶されるＮＡＮＤアクセスログデータをバーストログと呼ぶ。バースト転送とは、コントローラ３が読み出しを開始するページと読み出しを終了するページのアドレスを指定し、読み出しを開始するページのアドレスと読み出しを終了するページのアドレスの間にある全てのページから、アドレス順にデータを読み出す動作である。

バースト転送の開始時にはバースト先頭コマンドが、ＮＡＮＤフラッシュメモリ２に送信される。バースト転送中の、アドレス順にデータを読み出す動作の間は、読み出しコマンドがＮＡＮＤフラッシュメモリ２に送信される。バースト転送の終了時にはバースト末尾コマンドがＮＡＮＤフラッシュメモリ２に送信される。バースト先頭コマンドは、バースト転送の最初のページを指定し、最初のページおよびそれに連続するページのデータの読み出しと読み出したデータの転送を指示するコマンドである。バースト末尾コマンドはバースト転送の最後のページを指定し、最後のページのデータの読み出しと読み出したデータの転送を指示するコマンドである。バースト先頭コマンドのログは、ログ種別情報に例えば“１０１０”を持ち、バースト末尾コマンドのログは“１０１１”である。バースト転送を行う際は、バースト先頭コマンドのバーストログおよびバースト転送中の読み出しコマンドのバーストログ、バースト末尾コマンドのバーストログが、ログＦＩＦＯ７１に記憶される。

バースト転送をＣＰＵ３３が検出すると、ＣＰＵ３３はログＦＩＦＯ７１を制御する。ログＦＩＦＯ７１は、ＣＰＵ３３の制御に基づいて、バースト先頭コマンドからバースト末尾コマンドが送信されるまでの、読み出しコマンドの通常ログを記憶しない。

ログのサイズが一定である場合は、ログＦＩＦＯ７１および送信ＦＩＦＯ７２の最小管理単位は、ログのサイズと同じである。ログのサイズがログデータに含まれるコマンドに応じて変更される場合、コントローラ３はログＦＩＦＯ７１および送信ＦＩＦＯ７２の最小管理単位を１Ｂｙｔｅとして管理する。図２５は、１２８Ｂｙｔｅの容量を持つ、ログＦＩＦＯ７１のブロック図である。ＦＩＦＯアドレスは、ログＦＩＦＯ７１内の、ログの書き込み先のアドレスを表す。１つ目のログをｌｏｇ０、２つ目のログをｌｏｇ１とする。コントローラ３は、ログ種別情報からログの種類やサイズを識別し、ログＦＩＦＯ７１にＮＡＮＤアクセスログデータを書き込む。ｌｏｇ０は、ログ識別情報から１６Ｂｙｔｅであることを識別され、ＦＩＦＯアドレス０から１５までの領域に書き込まれる。ｌｏｇ１は、ログ識別情報から６Ｂｙｔｅであることを識別され、ＦＩＦＯアドレス１６から２１までの領域に書き込まれる。また、ログＦＩＦＯ７１の容量を超えてログが書き込まれる場合、第１の実施形態と同様に、書ききれなかったＮＡＮＤアクセスログデータは先頭から書き込まれる。例えば、１２８Ｂｙｔｅの容量を持つログＦＩＦＯ７１は、ＦＩＦＯアドレス１２７までＮＡＮＤアクセスログデータを書き込むと、再びＦＩＦＯアドレス０からＮＡＮＤアクセスログデータを書き込む。既に書き込まれていたログは新しいログに上書きされる。送信ＦＩＦＯ７２についても同様である。

第５の実施形態により、ログのサイズを変化させ、ログＦＩＦＯ７１および送信ＦＩＦＯ７２の使用効率を改善することができる。また、ここでは４プレーンに同時にアクセスする際の実施形態を挙げたが、同時にアクセスするのは４プレーンに限らない。バーストログの取り扱いは、１プレーンに単独でアクセスした場合にも適用される。

以上に示した実施形態により、メモリシステム１に不具合が生じた際、不具合の原因の分析がより容易になる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１：メモリシステム、２：不揮発性メモリ（ＮＡＮＤフラッシュメモリ）、３：コントローラ、４：ホスト装置、５：情報処理端末、６：ＮＡＮＤインターフェース、７：温度センサ、２１：メモリセルアレイ、２２：ロウデコーダ、２３：ドライバ、２４：センスアンプモジュール、２５：アドレスレジスタ、２６：コマンドレジスタ、２７：シーケンサ、２８：ページバッファ、３１：ホストインターフェース回路、３２：メモリ、３３：ＣＰＵ、３４：バッファメモリ、３５：ＮＡＮＤインターフェース回路、３６：ＥＣＣ回路、３７：情報処理端末用インターフェース回路、３８：カウンタ、３９：タイマ

Claims (31)

1. 不揮発性メモリと、
   第１のメモリを含み、前記不揮発性メモリを制御するためのコマンドの履歴を含むログデータを前記第１のメモリに書き込むコントローラと、
   を備える、メモリシステム。
2. 前記ログデータは、前記コントローラが前記不揮発性メモリにコマンドを発行するたびに書き込まれる、
   請求項１に記載のメモリシステム。
3. 前記コントローラは
   前記不揮発性メモリへのデータの書き込み動作、
   前記不揮発性メモリに格納するデータの消去動作、または
   前記不揮発性メモリに格納するデータの読み出し動作、
   の指示を含む前記コマンドを前記不揮発性メモリに発行する、請求項１に記載のメモリシステム。
4. ホストと通信する第１のインターフェースを更に備え、
   前記コントローラは、
   前記前記第１のインターフェースを介して前記ホストから受信したユーザデータの書き込み動作、
   前記不揮発性メモリに記憶した前記ユーザデータの消去動作、または
   前記不揮発性メモリに記憶した前記ユーザデータの読み出し動作、
   の指示を含む前記コマンドを前記不揮発性メモリに発行する、請求項１に記載のメモリシステム。
5. 前記ログデータは、前記コントローラまたは前記不揮発性メモリの温度情報を更に含む、請求項１に記載のメモリシステム。
6. 前記ログデータは、前記コントローラのコマンドの発行順を更に含む、請求項５に記載のメモリシステム。
7. バスを更に備え、
   前記バスは前記コントローラから前記不揮発性メモリへ出力する信号線と、前記不揮発性メモリから前記コントローラへ出力する信号線を含み、
   前記コマンドは前記コントローラから前記不揮発性メモリへ出力する信号線によって送信され、
   前記ログデータは、前記不揮発性メモリから前記コントローラに出力する信号線によって送信される前記不揮発性メモリのステータスを更に含む、
   請求項１に記載のメモリシステム。
8. 情報処理装置と通信する第２のインターフェースを更に備え、
   前記コントローラは、前記第２のインターフェースを介して前記ログデータを前記情報処理装置に送信する、
   請求項１に記載のメモリシステム。
9. 前記コントローラは第２のメモリを更に含み、
   前記コントローラは、前記コマンドの実行に伴う前記不揮発性メモリのエラーを契機として、前記ログデータを前記第２のメモリから前記不揮発性メモリに書き込む、
   請求項８に記載のメモリシステム。
10. 前記コントローラは第２のメモリを更に含み、
    前記コントローラは、前記コマンドの実行に伴う前記不揮発性メモリのエラーを契機として、
    前記第１のメモリから前記第２のメモリに前記ログデータを書き込む、
    請求項８に記載のメモリシステム。
11. 前記コントローラは第２のメモリを更に含み、
    前記コントローラは第１の契機条件が成立したことに応じて前記第１のメモリから前記第２のメモリへの前記ログデータの書き込みを開始し、第２の契機条件が成立したことに応じて前記ログデータの書き込みを停止する、
    請求項１０に記載のメモリシステム。
12. 前記コントローラはタイマを含み、
    前記第１の契機条件および前記第２の契機条件の少なくとも一方は、前記タイマの値が第１の値になることである、
    請求項１１に記載のメモリシステム。
13. 前記第１の契機条件および前記第２の契機条件の少なくとも一方は、第１のログデータが前記第１のメモリに書き込まれることである、
    請求項１１に記載のメモリシステム。
14. 前記ログデータはフラグ領域を含み、
    前記第１の契機条件が成立してから前記第２の契機条件が成立する前に、前記第２のメモリが空いていない場合、前記コントローラは前記第１のメモリから読み出した前記ログデータを破棄し、
    前記第２のメモリが空いていない状態から空いている状態になった時、前記コントローラは、前記第１のメモリから前記第２のメモリに初めて書き込まれるログデータの前記フラグ領域にフラグを立てる、
    請求項１１に記載のメモリシステム。
15. 前記フラグは、破棄されたログデータが存在することを前記情報処理装置に通知する、
    請求項１４に記載のメモリシステム。
16. 前記第１のログデータは、前記コントローラから前記不揮発性メモリに発行されるユーザデータの書き込み動作、読み出し動作または消去動作の命令である、請求項１３に記載のメモリシステム。
17. 前記第１の契機条件および前記第２の契機条件の少なくとも一方は、前記不揮発性メモリがコマンドを実行することに伴うエラーである、請求項１１に記載のメモリシステム。
18. 前記第１の契機条件および前記第２の契機条件の一方は、タイマの値が第１の値になることであり、前記第１の契機条件および前記第２の契機条件の他方は第１のログデータが前記第１のメモリに書き込まれることである、請求項１１に記載のメモリシステム。
19. 前記コントローラは、前記ログデータを前記第２のメモリから前記情報処理装置に送信する、請求項１０に記載のメモリシステム。
20. 前記第２のメモリは複数の領域を含み、
    前記コントローラは先入れ先出し方式で前記ログデータを前記複数の領域に書き込んで前記情報処理装置に送信し、
    前記複数の領域のうちの一つである第１の領域に書き込まれた前記ログデータを前記情報処理装置に送信する前に、前記第１の領域に新たな前記ログデータを上書きした際、前記ログデータが上書きされたことを前記情報処理装置に送信する、
    請求項１９に記載のメモリシステム。
21. 請求項１に記載のメモリシステムと、
    情報処理装置と、を備え、
    前記情報処理装置は前記メモリシステムのログデータの期待値を保持し、
    前記情報処理装置は前記メモリシステムから送信されてきたログデータの送信値が前記期待値と一致しない時、前記メモリシステムに停止を指示する信号を送信する、
    情報処理システム。
22. 前記期待値および前記送信値は、前記メモリシステムのログデータに基づいて判断する、
    請求項２１に記載の情報処理システム。
23. 前記情報処理装置は、
    前記メモリシステムの正常動作時の前記ログデータを前記メモリシステムから取得する、
    請求項２１に記載の情報処理システム。
24. 不揮発性メモリと、
    ホストと通信可能で、前記不揮発性メモリの少なくとも温度情報と電圧情報を含む環境情報と、前記ホストから受け取ったユーザデータと、前記環境情報と前記ユーザデータとを訂正する誤り訂正符号を前記不揮発性メモリに書き込むコントローラと、
    を備える、メモリシステム。
25. 前記コントローラは、第１のアドレスを持った前記ユーザデータを別の第２のアドレスにコピーするとき、第１のアドレスを前記環境情報として前記不揮発性メモリに書き込む、
    請求項２４に記載のメモリシステム。
26. 前記不揮発性メモリは複数のメモリチップを備え、
    前記コントローラは、
    それぞれが前記複数のメモリチップの数に応じた容量を有する複数の領域に前記第１のメモリを論理的に区切り、
    前記複数の領域は前記複数のメモリチップにそれぞれ対応し、
    前記コントローラは前記複数のメモリチップのうちの１つのメモリチップに発行したコマンドのログを、前記複数の領域のうち、少なくとも前記１つのメモリチップに対応する１つの領域に記憶させる、
    請求項１に記載のメモリシステム。
27. 前記コントローラは、前記不揮発性メモリが第１の数の時、前記第１のメモリを第１の容量ごとに区切り、
    前記不揮発性メモリが第２の数の時、前記第１のメモリを第２の容量ごとに区切り、
    前記第２の数は前記第１の数よりも大きく、前記第１の容量は前記第２の容量よりも大きい、
    請求項２６に記載のメモリシステム。
28. 前記不揮発性メモリは前記コントローラが同時にアクセス可能である複数のプレーンを含み、
    前記複数のプレーンは、消去の単位である複数のブロックを含み、
    前記コマンドは、前記複数のブロックを指定するアドレスを含み、
    前記コントローラは、前記コマンドによって前記複数のプレーンに共通するブロックアドレスを指定する場合、前記コマンドのうち重複しているブロックアドレスを省略したログデータを前記第１のメモリに書き込む、
    請求項１に記載のメモリシステム。
29. 前記コントローラは第１のコマンドを発行すると前記第１のコマンドに対応するログデータを前記第１のメモリへ書き込んだ後に前記第１のメモリへのログデータの書き込みを停止し、第２のコマンドを発行すると前記第２のコマンドに対応するログデータから前記第１のメモリへの前記ログデータの書き込みを再開する、
    請求項１に記載のメモリシステム。
30. 前記第１のコマンドは、前記不揮発性メモリの連続したページからデータを読み出す動作の先頭のコマンドであり、前記第２のコマンドは、前記連続したページからデータを読み出す動作の末尾のコマンドである、
    請求項２９に記載のメモリシステム。
31. 前記コントローラは、前記ログデータに格納されるコマンドの種類に応じて、
    異なる大きさの前記ログデータを書き込む、
    請求項１に記載のメモリシステム。

Images