次に、本発明の実施の形態におけるタッチパネル装置について、図面を参照しながら説明する。本実施の形態におけるタッチパネル装置は、一般に、液晶表示装置等と組み合わせて表示入力装置として、用いられる。そこで、このようなタッチパネル装置と液晶表示装置とを組み合わせて構成された表示入力装置を用いて、本実施の形態におけるタッチパネル装置の説明を行う。
図1は、本実施の形態におけるタッチパネル装置1を、液晶表示装置2の表示面2a上に装着して構成された表示入力装置3の外観図である。又、図2は、この表示入力装置3の構成を示したブロック図である。
表示入力装置3を構成するタッチパネル装置1及び液晶表示装置2は、共に、USB回路を備えており、双方が、USBケーブル5を介して外部装置4に接続されて使用される。外部装置4は、パソコン本体等の電子装置であり、タッチパネル装置1から入力された情報は、外部装置4に取り込まれた後、液晶表示装置2へ出力されて表示される。
液晶表示装置2の表示面2aは、図1に示すように、左右方向(X軸方向と称する)が上下方向(Y軸方向と称する)よりも長い長方形状をしており、上述したように、この表示面2a上に、タッチパネル装置1が装着されている。このタッチパネル装置1は、上辺1a、下辺1b、左辺1c、及び、右辺1dで構成された枠状をしており、図2に示すように、投受光基板部10と制御部20とで構成されている。
次に、タッチパネル装置1の投受光基板部10について説明する。図3は、投受光基板部10の外観図、図4は、その部分拡大斜視図、図5は、その断面図、そして、図6はそのブロック図である。
投受光基板部10は、図3に示すように、2枚の細長い基板を上下2層に重ねて構成された細長いブロックを長手方向に並べて、液晶表示装置2の表示面2aの周りを取り囲むように配置して構成され、タッチパネル装置1の上辺1a、下辺1b、左辺1c、及び、右辺1dの内側に組み込まれている。
上記の細長い基板は、16個の発光ダイオード7を、等ピッチ間隔で1列に配列して装着したLED基板と、16個のフォトトランジスタ8を、等ピッチ間隔で1列に配列して装着したPHT基板とである。
これらのLED基板は、具体的には、4枚のX軸1層目LED基板11、4枚のX軸2層目LED基板13、3枚のY軸1層目LED基板15、及び、3枚のY軸2層目LED基板17である。又、PHT基板は、具体的には、4枚のX軸1層目PHT基板12、4枚のX軸2層目PHT基板14、3枚のY軸1層目PHT基板16、及び、3枚のY軸2層目PHT基板18である。
これらの基板が、図3〜図5に示すように、上下2層に積み重ねられて、液晶表示装置2の表示面2aの周りを取り囲むように配置されている。上記の基板の名称に1層目が含まれるものは1層目、即ち、下層に、そして、上記の基板の名称に2層目が含まれるものは2層目、即ち、上層に、それぞれ配置される。
即ち、投受光基板部10の上辺1aには、1層目に、4枚のX軸1層目LED基板11、2層目に、4枚のX軸2層目PHT基板14が配置されている。又、投受光基板部10の下辺1bには、1層目に、4枚のX軸1層目PHT基板12、2層目に、4枚のX軸2層目LED基板13が配置されている。
同様に、投受光基板部10の左辺1cには、1層目に、3枚のY軸1層目LED基板15、2層目に、3枚のY軸2層目PHT基板18が配置されている。又、投受光基板部10の右辺1dには、1層目に、3枚のY軸1層目PHT基板16、2層目に、3枚のY軸2層目LED基板17が配置されている。
又、図4に示すように、2層目に配置される基板の発光ダイオード7、又は、フォトトランジスタ8の位置は、1層目に配置される基板の発光ダイオード7、又は、フォトトランジスタ8の位置から半ピッチずれている。
上記のタッチパネル装置1では、上記の発光ダイオード7とフォトトランジスタ8とは、次のような関係にある。即ち、上記の発光ダイオード7は、液晶表示装置2の長方形状の表示面2aの相対向する2辺のいずれか一方に設けられ、この発光ダイオード7と対面するように、上記のフォトトランジスタ8は、相対向する2辺のいずれか一方に設けられる関係にある。
そこで、図4に示すように、上辺1aのX軸1層目LED基板11に装着された個々の発光ダイオード7は、下辺1bのX軸1層目PHT基板12に装着された個々のフォトトランジスタ8と、1対1で対面すると共に、下辺1bのX軸2層目LED基板13に装着された個々の発光ダイオード7は、上辺1aのX軸2層目PHT基板14に装着された個々のフォトトランジスタ8と、1対1で対面する。
又、同様にして、左辺1cのY軸1層目LED基板15に装着された個々の発光ダイオード7は、右辺1dのY軸1層目PHT基板16に装着された個々のフォトトランジスタ8と、1対1で対面すると共に、右辺1dのY軸2層目LED基板17に装着された個々の発光ダイオード7は、左辺1cのY軸2層目PHT基板18に装着された個々のフォトトランジスタ8と、1対1で対面する。
上記のタッチパネル装置1では、上記のフォトトランジスタ8により、上記の発光ダイオード7からフォトトランジスタ8へ投光される光の投光線上に位置する液晶表示装置2の表示面2a上の点において、タッチペンのタッチによる上記の投光に対する遮光の有無を検出する遮光検出が行われる。
このフォトトランジスタ8による遮光検出は、上記のフォトトランジスタ8の配列の順に従って連続して行われる。これを、遮光検出スキャニングと称する。上記のタッチパネル装置1は、この遮光検出スキャニングの結果に基づいて、タッチペンによりタッチされた液晶表示装置2の表示面2a上における点の座標値を検出する仕組みである。
そこで、投受光基板部10の上述した各基板に装着されている個々の発光ダイオード7及びフォトトランジスタ8には、アドレスが付与されている。この発光ダイオード7とフォトトランジスタ8のアドレスは、1対1で対面する発光ダイオード7のアドレスとフォトトランジスタ8のアドレスとは、同じアドレスとしている。
図7は、投受光基板部10における発光ダイオード7及びフォトトランジスタ8のアドレスを示したものである。このアドレスを、実アドレスと称する。上述したように、1対1で対面する発光ダイオード7のアドレスとフォトトランジスタ8のアドレスとは、同じアドレスであるので、図7には、上辺1a(X軸方向)と左辺1c(Y軸方向)のみが示されており、下辺1bと右辺1dとは省略されている。図7からわかるように、本実施の形態では、X軸方向とY軸方向とで、それぞれ、独立したアドレスを用いている。
液晶表示装置2の表示面2aにおけるX軸方向である上辺1a、及び、下辺1bには、それぞれ、16個の発光ダイオード7又はフォトトランジスタ8が装着された基板が4枚づつ、2層に配置されているので、1対1で対面する発光ダイオード7とフォトトランジスタ8のペアが、実アドレス000〜実アドレス127の128個存在する。この実アドレスの付与は、1層目と2層目とに対して、交互になされている。
同様にして、液晶表示装置2の表示面2aにおけるY軸方向である左辺1c、及び、右辺1dには、それぞれ、16個の発光ダイオード7又はフォトトランジスタ8が装着された基板が3枚づつ、2層に配置されているので、1対1で対面する発光ダイオード7とフォトトランジスタ8のペアが、実アドレス000〜実アドレス095の96個存在する。この実アドレスの付与は、1層目と2層目とに対して、交互になされている。
上述した実アドレスに対して、投受光基板部10における発光ダイオード7及びフォトトランジスタ8のハードウエアとしてのアドレスは、実際には、図8のようになっている。
即ち、X軸方向及びY軸方向共に、1層目と2層目とは、同一のアドレスを用いており、このハードウエアとしてのアドレスを、ハードウエアアドレスと称する。上記の実アドレスは、後述するように、ハードウエアアドレスに基づいて、演算で求められる。
次に、タッチパネル装置1の制御部20について説明する。タッチパネル装置1の制御部20は、上記の遮光検出スキャニングを、制御部20におけるハードウエアとソフトウエアにより行う。図9は、制御部20のブロック図である。
制御部20は、CPU21、入力回路22a、入力回路22b、出力回路23a、出力回路23b、X軸アドレスカウンタ24a、Y軸アドレスカウンタ24b、X軸基板選択デコーダ25a、Y軸基板選択デコーダ25b、X軸基板アドレスデコーダ26a、Y軸基板アドレスデコーダ26b、X軸1層目A/D変換回路27a1、X軸2層目A/D変換回路27a2、Y軸1層目A/D変換回路27b1、Y軸2層目A/D変換回路27b2、パルス発生回路28、及び、USB回路29で構成される。
CPU21は、マイクロプロセッサで構成される。このCPU21には、メモリが含まれている。入力回路22a、及び、入力回路22bは、CPU21で処理を行うための入力信号を受ける。出力回路23a、及び、出力回路23bは、CPU21からの指令を出力する。
X軸アドレスカウンタ24aは、上述したX軸方向の発光ダイオード7及びフォトトランジスタ8のハードウエアアドレスを生成するためのカウンタである。又、及び、Y軸アドレスカウンタ24bは、上述したY軸方向の発光ダイオード7及びフォトトランジスタ8のハードウエアアドレスを生成するためのカウンタである。
X軸基板選択デコーダ25aは、X軸アドレスカウンタ24aの出力の上位4ビットから、X軸1層目LED基板11、X軸1層目PHT基板12、X軸2層目LED基板13、及び、X軸2層目PHT基板14に対して、4枚の内のいずれか1枚を選択する信号である上位アドレス信号を生成するデコーダである。
又、X軸基板アドレスデコーダ26aは、X軸アドレスカウンタ24aの出力の下位4ビットから、X軸1層目LED基板11、X軸1層目PHT基板12、X軸2層目LED基板13、及び、X軸2層目PHT基板14のそれぞれに装着されている16個の発光ダイオード7の内、いずれか1つを指定する信号である下位アドレス信号を生成するデコーダである。
同様に、Y軸基板選択デコーダ25bは、Y軸アドレスカウンタ24bの出力の上位4ビットから、Y軸1層目LED基板15、Y軸1層目PHT基板16、Y軸2層目LED基板17、及び、Y軸2層目PHT基板18に対して、4枚の内のいずれか1枚を選択する信号である上位アドレス信号を生成するデコーダである。
又、Y軸基板アドレスデコーダ26bは、Y軸アドレスカウンタ24bの出力の下位4ビットから、Y軸1層目LED基板15、Y軸1層目PHT基板16、Y軸2層目LED基板17、及び、Y軸2層目PHT基板18のそれぞれに装着されている16個の発光ダイオード7の内、いずれか1つを指定する信号である下位アドレス信号を生成するデコーダである。
X軸1層目A/D変換回路27a1は、X軸1層目PHT基板12のフォトトランジスタ8から出力されるアナログ出力を、デジタル出力に変換する回路である。同様に、X軸2層目A/D変換回路27a2、Y軸1層目A/D変換回路27b1、及び、Y軸2層目A/D変換回路27b2は、それぞれ、X軸2層目PHT基板14、Y軸1層目PHT基板16、及び、Y軸2層目PHT基板18のそれぞれのフォトトランジスタ8から出力されるアナログ出力を、デジタル出力に変換する回路である。
パルス発生回路28は、タッチパネル装置1の制御部20で必要なクロックパルス等のパルス信号を発生する回路である。このパルス発生回路28は、クロックパルス(CL)、LEDON信号(LG)、及び、PHTゲート信号(PG)を生成する。又、USB回路29は、外部装置との通信を行う回路である。
上記のパルス発生回路28が生成するクロックパルス(CL)は、X軸アドレスカウンタ24a、Y軸アドレスカウンタ24b、及び、図示されていないその他必要な回路に入力される。又、LEDON信号(LG)は、X軸1層目LED基板11、X軸2層目LED基板13、Y軸1層目LED基板15、及び、Y軸2層目LED基板17に入力される。又、PHTゲート信号(PG)は、X軸1層目PHT基板12、X軸2層目PHT基板14、Y軸1層目PHT基板16、及び、Y軸2層目PHT基板18に入力される。
図10は、上記のLEDON信号(LG)、及び、PHTゲート信号(PG)のタイミング波形を示したものである。LEDON信号(LG)は、上記の基板に装着されている発光ダイオード7を点灯する信号であり、このLEDON信号(LG)が出力されている間のみ、発光ダイオード7が点灯する。又、PHTゲート信号(PG)は、上記の基板に装着されているフォトトランジスタ8の出力を、A/D変換回路に取込むタイミングパルスである。
図10に示すように、LEDON信号(LG)は、X軸基板アドレスデコーダ26a、或いは、Y軸基板アドレスデコーダ26bから出力される下位アドレス信号の中央付近で出力される。又、PHTゲート信号(PG)は、LEDON信号(LG)の中央付近で出力される。
上記の出力回路23aからは、X軸アドレスカウンタ24aに対するリセット信号、及び、スタート信号が出力される。又、出力回路23bからは、Y軸アドレスカウンタ24bに対するリセット信号、及び、スタート信号が出力される。
又、上記の入力回路22aに対しては、X軸アドレスカウンタ24aの出力の上位4ビット及び下位4ビットと、X軸1層目A/D変換回路27a1のデジタル信号出力、及び、X軸2層目A/D変換回路27a2のデジタル信号出力が入力される。
同様に、上記の入力回路22bに対しては、Y軸アドレスカウンタ24bの出力の上位4ビット及び下位4ビットと、Y軸1層目A/D変換回路27b1のデジタル信号出力、及び、Y軸2層目A/D変換回路27b2のデジタル信号出力が入力される。
上述したように、上記のタッチパネル装置1における制御部20の遮光検出スキャニングは、制御部20におけるハードウエアとソフトウエアにより行われる。そこで、次に、このソフトウエアに基づく上記のタッチパネル装置1における制御部20の遮光検出スキャニング動作について説明する。この遮光検出スキャニング動作は、外部装置4からのタッチパネル装置1に対するスキャン開始指示から、スキャン終了指示までの間、継続して行われる。
上記の遮光検出スキャニング動作を9行うために、タッチパネル装置1の制御部20は、データ読取フラグF、及び、ソフトウエアで構成された読取カウンタCrと、1層目データメモリエリア、及び、2層目データメモリエリアとを、CPU21の内部に有するメモリに備えている。
データ読取フラグFは、A/D変換回路のデジタル信号出力を、出力回路23a、又は、出力回路23bを介してCPU21へ取込むことを許可するフラグであり、F=0では取込不許可であり、F=1で取込を許可する。
読取カウンタCrは、液晶表示装置2の表示面2aに対するX軸方向の1回分のスキャニング動作と、このX軸方向のスキャニング動作の後に続けて行われるY軸方向の1回分のスキャニング動作とが終了した時点で、インクリメントされるカウンタである。このインクリメントは、外部装置4からのタッチパネル装置1に対するスキャン開始指示から、スキャン終了指示までの間、行われる。
即ち、X軸方向のスキャニング動作と、Y軸方向のスキャニング動作とは、外部装置4からのタッチパネル装置1に対するスキャン開始指示から、スキャン終了指示までの間、繰返して行われる。
1層目データメモリエリアは、X軸1層目LED基板11、X軸1層目PHT基板12、Y軸1層目LED基板15、及び、Y軸1層目PHT基板16により行われる遮光検出スキャニング動作において、遮光が検出されたX軸、及び、Y軸の座標データを記録するエリアである。
又、2層目データメモリエリアは、X軸2層目LED基板13、X軸2層目PHT基板14、Y軸2層目LED基板17、及び、Y軸2層目PHT基板18により行われる遮光検出スキャニング動作において、遮光が検出されたX軸、及び、Y軸の座標データを記録するエリアである。
上記の1層目データメモリエリア、及び、2層目データメモリエリアは、図17に示すように、読取カウンタCrのカウント値毎に、当該カウント値におけるX軸、及び、Y軸の座標データが記録されるように、構成されている。これらの1層目データメモリエリア、及び、2層目データメモリエリアに記録されるX軸、及び、Y軸の座標データは、1個とは限られず、一方のみ、或いは、双方が複数個の場合もありうる。
図11〜図16は、タッチパネル装置1における制御部20の遮光検出スキャニング動作を示したフローチャートである。この内、図11は、タッチパネル装置1における基本動作を示したフローチャートである。尚、図11のフローチャート中、二重線で挟まれた部分、即ち、スキャン終了処理(S10)とデータ読取処理(S20)とは、同時並行処理が行われるマルチタスク処理される部分である。
図11において、まず、CPU21は、X軸アドレスカウンタ24a、及び、Y軸アドレスカウンタ24bをリセットし(S1)、データ読取フラグFをリセットして、F=0とする(S2)。そして、1層目データメモリエリア、及び、2層目データメモリエリアをクリアすると共に(S3)、読取カウンタCrをリセットして、Cr=0とする。
次に、外部装置4からのタッチパネル装置1に対するスキャン開始指示の有無をチェックし、指示が有ると、データ読取フラグFをセットしてF=1とする。そして、スキャン終了処理(S10)、及び、データ読取処理(S20)へ進む。
スキャン終了処理(S10)、及び、データ読取処理(S20)は、上述したように、マルチタスク処理される。そして、これらのスキャン終了処理(S10)、及び、データ読取処理(S20)が、共に終了した段階で、S8へ進む。
S8では、タッチパネル装置1における制御部20の遮光検出スキャニング動作の結果である1層目データメモリエリアに記録されているデータ、及び、2層目データメモリエリアに記録されているデータを、外部装置4へ送信する。そして、S8が終了すると、S1に戻って、最初から繰返す。
次に、スキャン終了処理(S10)について説明する。図12は、スキャン終了処理(S10)を示したフローチャートである。図12において、CPU21は、外部装置4からのタッチパネル装置1に対するスキャン終了指示の有無をチェックし(S11)、指示が有ると(S12)、データ読取フラグFをセットしてF=1として(S13)、スキャン終了処理(S10)を終了する。このデータ読取フラグFの状態は、データ読取処理(S20)で照会される。
次に、データ読取処理(S20)について説明する。図13、及び、図14は、データ読取処理(S20)を示したフローチャートである。図13、及び、図14において、CPU21は、データ読取フラグFをチェックする(S21)。
S21におけるチェックで、F=1でないと(S22)、即ち、F=0であると、スキャン終了指示がなされているので、データ読取処理(S20)を終了する。
S21におけるチェックで、F=1であると(S22)、次に、読取カウンタCrをインクリメントする(S23)。そして、次に、本来のデータ読取処理を行う。このデータ読取処理は、最初に、X軸に関するデータ読取処理(S24〜S31)を行い、次に、Y軸に関するデータ読取処理(S32〜S39)を行う。
まず、X軸に関するデータ読取処理を行う。最初に、ハードウエアで構成されているX軸アドレスカウンタ24aをスタートさせる(S24)。すると、上述したように、制御部20において、X軸上位アドレス信号、及び、X軸下位アドレス信号が連続して生成され、投受光基板部10に提供されることにより、遮光検出が行われる。
次に、CPU21は、PHTゲート信号(PG)のレベルが1であるか否かをチェックし(S25)、PHTゲート信号(PG)のレベルが1であると(S26)、X軸1層目A/D変換回路27a1、及び、X軸2層目A/D変換回路27a2へ、X軸1層目出力信号、及び、X軸2層目出力信号が、それぞれ取り込まれてアナログ/デジタル変換が行われているので、X軸1層目A/D変換回路27a1、及び、X軸2層目A/D変換回路27a2の出力の読取が可能である。
そこで、次に、遮光検出が行われたX軸のハードウエアアドレスを認識するために、X軸アドレスカウンタ24aの2進数8ビットの出力CXを、読取る(S27)。そして、次に、この2進数CXを、10進数NXに変換する(S28)。そして、X軸データ読取処理(S100)へ進む。
図15は、X軸データ読取処理(S100)を示したフローチャートである。図15において、このX軸データ読取処理(S100)では、最初に、X軸1層目に関する処理(S101〜S105)を行い、次に、X軸2層目に関する処理(S106〜S110)を行う。
まず、最初に、X軸1層目に関する処理を行う。即ち、CPU21は、X軸1層目A/D変換回路27a1の出力DX1を読取る(S101)。このDX1は、デジタル信号であり、制御部20のCPU21内のメモリに予め設定されている基準データと比較して、タッチペンのタッチの存在の有無を判定する(S102)。
このように、フォトトランジスタ8のアナログ出力をデジタル変換してタッチペンのタッチの存在の有無を判定するのは、個々のタッチパネル装置1における装置の大きさや使用される発光ダイオード7の出力の大きさ、フォトトランジスタ8の検知能力、或いは、タッチパネル装置1の使用される環境条件等によって、最適な基準データを設定すると共に、この基準データとの比較を、容易に行うことができるからである。
S102における判定の結果、タッチ無と判定されると(S103)、X軸1層目の処理を終了して、X軸2層目の処理(S106〜S110)に移行する。
S102における判定の結果、タッチ有と判定されると(S103)、遮光検出が行われた実アドレスであるX軸1層目座標値Mx1を演算で求める(S104)。X軸1層目座標値Mx1は、X軸1層目A/D変換回路27a1の出力DX1を2倍することにより求める(Mx1=2DX1)。そして、この実アドレスであるX軸1層目座標値Mx1を、制御部20のCPU21内のメモリに備えられている1層目データメモリエリアにおける読取カウンタCrのカウント値がCrの欄へ記録する(S105)。そして、X軸2層目の処理(S106〜S110)に移行する。
X軸2層目の処理では、上述したX軸1層目の処理と同様の処理を行う。即ち、CPU21は、X軸2層目A/D変換回路27a2の出力D X2 を読取る(S106)。このDX2は、デジタル信号であり、制御部20のCPU21内のメモリに予め設定されている基準データと比較して、タッチペンのタッチの存在の有無を判定する(S107)。
S107における判定の結果、タッチ無と判定されると(S108)、X軸2層目の処理を終了すると共に、X軸データ読取処理(S100)を終了する。
S107における判定の結果、タッチ有と判定されると(S108)、遮光検出が行われた実アドレスであるX軸2層目座標値Mx2を演算で求める(S109)。X軸2層目座標値Mx2は、X軸2層目A/D変換回路27a2の出力DX2を2倍して1プラスすることにより求める(Mx2=2DX2+1)。そして、この実アドレスであるX軸2層目座標値Mx2を、制御部20のCPU21内のメモリに備えられている2層目データメモリエリアにおける読取カウンタCrのカウント値がCrの欄へ記録する。そして、X軸データ読取処理(S100)を終了する。
X軸データ読取処理(S100)が終了すると、図13、及び、図14に示すデータ読取処理(S20)のS29へ進む。S29では、S28で求められたX軸アドレスカウンタ24aのカウント値CXを10進数に変換したNXを、予め設定され、制御部20のCPU21内のメモリに備えられているX軸アドレスカウンタ24aの上限値LXと比較する。
S29における比較で、NX=LXでないと、X軸における全てのフォトトランジスタ8による遮光検出を終了していないので、S25へ戻って、S25以下を繰返す。
S29における比較で、NX=LXであると、X軸における全てのフォトトランジスタ8による遮光検出を終了しているので、X軸アドレスカウンタ24aをリセットして、次に、Y軸に関するデータ読取処理(S32〜S39)を行う。
このY軸に関するデータ読取処理は、X軸に関するデータ読取処理(S24〜S31)と同様に行われる。まず、ハードウエアで構成されているY軸アドレスカウンタ24bをスタートさせる(S32)。すると、上述したように、制御部20において、Y軸上位アドレス信号、及び、Y軸下位アドレス信号が連続して生成され、投受光基板部10に提供されることにより、遮光検出が行われる。
次に、CPU21は、PHTゲート信号(PG)のレベルが1であるか否かをチェックし(S33)、PHTゲート信号(PG)のレベルが1であると(S34)、Y軸1層目A/D変換回路27b1、及び、Y軸2層目A/D変換回路27b2へ、Y軸1層目出力信号、及び、Y軸2層目出力信号が、それぞれ取り込まれてアナログ/デジタル変換が行われているので、Y軸1層目A/D変換回路27b1、及び、Y軸2層目A/D変換回路27b2の出力の読取が可能である。
そこで、次に、遮光検出が行われたX軸のハードウエアアドレスを認識するために、Y軸アドレスカウンタ24bの2進数8ビットの出力Cyを、読取る(S35)。そして、次に、この2進数Cyを、10進数Nyに変換する(S36)。そして、Y軸データ読取処理(S200)へ進む。
図16は、Y軸データ読取処理(S200)を示したフローチャートである。図16において、このY軸データ読取処理(S200)では、最初に、Y軸1層目に関する処理(S201〜S205)を行い、次に、Y軸2層目に関する処理(S206〜S210)を行う。
まず、最初に、Y軸1層目に関する処理を行う。即ち、CPU21は、Y軸1層目A/D変換回路27b1の出力Dy1を読取る(S201)。このDy1は、デジタル信号であり、制御部20のCPU21内のメモリに予め設定されている基準データと比較して、タッチペンのタッチの存在の有無を判定する(S202)。
S202における判定の結果、タッチ無と判定されると(S203)、Y軸1層目の処理を終了して、Y軸2層目の処理(S206〜S210)に移行する。
S202における判定の結果、タッチ有と判定されると(S203)、遮光検出が行われた実アドレスであるY軸1層目座標値My1を演算で求める(S204)。Y軸1層目座標値My1は、Y軸1層目A/D変換回路27b1の出力Dy1を2倍することにより求める(My1=2Dy1)。そして、この実アドレスであるY軸1層目座標値My1を、制御部20のCPU21内のメモリに備えられている1層目データメモリエリアにおける読取カウンタCrのカウント値がCrの欄へ記録する(S205)。そして、Y軸2層目の処理(S206〜S210)に移行する。
Y軸2層目の処理では、上述したY軸1層目の処理と同様の処理を行う。即ち、CPU21は、Y軸2層目A/D変換回路27b2の出力D y2 を読取る(S206)。このDy2は、デジタル信号であり、制御部20のCPU21内のメモリに予め設定されている基準データと比較して、タッチペンのタッチの存在の有無を判定する(S207)。
S207における判定の結果、タッチ無と判定されると(S208)、Y軸2層目の処理を終了すると共に、Y軸データ読取処理(S200)を終了する。
S207における判定の結果、タッチ有と判定されると(S208)、遮光検出が行われた実アドレスであるY軸2層目座標値My2を演算で求める(S209)。Y軸2層目座標値My2は、Y軸2層目A/D変換回路27b2の出力Dy2を2倍して1プラスすることにより求める(My2=2Dy2+1)。そして、この実アドレスであるY軸2層目座標値My2を、制御部20のCPU21内のメモリに備えられている2層目データメモリエリアにおける読取カウンタCrのカウント値がCrの欄へ記録する。そして、Y軸データ読取処理(S200)を終了する。
Y軸データ読取処理(S200)が終了すると、図13、及び、図14に示すデータ読取処理(S20)のS37へ進む。S37では、S35で求められたY軸アドレスカウンタ24bのカウント値Cyを10進数に変換したNyを、予め設定され、制御部20のCPU21内のメモリに備えられているY軸アドレスカウンタ24bの上限値Lyと比較する。
S37における比較で、Ny=Lyでないと、Y軸における全てのフォトトランジスタ8による遮光検出を終了していないので、S33へ戻って、S33以下を繰返す。
S37における比較で、Ny=Lyであると、Y軸における全てのフォトトランジスタ8による遮光検出を終了しているので、Y軸アドレスカウンタ24aをリセットして、s21へ戻り、データ読取処理(S20)を最初から行う。
図18、及び、図19は、上記のタッチパネル装置1におけるタッチペンのタッチによる描画の例を示したものである。図18は、1層目を、そして、図19は、2層目を示したものである。
上記の図18、及び、図19の例の場合、例えば、1層目データメモリエリアには、図20のようなデータが、そして、2層目データメモリエリアには、図21のようなデータが記録される。
この1層目データメモリエリア、及び、2層目データメモリエリアに記録されたデータが、USBにより、外部装置4に送信され、このデータを基にして、外部装置4が、液晶表示装置2の表示面2aに表示する画像データを形成して、液晶表示装置2に送信することにより、この画像データに基づく画像が、液晶表示装置2の表示面2aに表示される。
上記のタッチパネル装置1によれば、複数の発光ダイオード7、及び、複数のフォトトランジスタ8が、1層目と2層目の2層に重ねて配列されると共に、2層目の配列における発光ダイオード7、及び、フォトトランジスタ8の個別の配置位置は、1層目の配列における発光ダイオード7、及び、フォトトランジスタ8の個別の配置位置から半ピッチずれている。そのため、上記のタッチパネル装置1を上方から見た場合、方形状の表示面2aの横方向及び縦方向において、相対向する一方の辺及び他方の辺共に、1層目の列と2層目の列とが重なっている列が1列のみ形成されている。
そこで、上記のタッチパネル装置1における発光ダイオード7、及び、フォトトランジスタ8を配列するのに必要な表示面2a上のエリアは、発光ダイオード、及び、フォトトランジスタが、それぞれ1列のみしか形成されていない従来例のタッチパネル装置と同じである。従って、タッチペン等によるタッチ可能なエリアとして、発光ダイオード、及び、フォトトランジスタが、それぞれ1列のみしか配列されていない従来例のタッチパネル装置と、同じ広さのエリアを確保することができる。
又、方形状の表示面2aの横方向及び縦方向において、1層目の列に配置された発光ダイオード7と2層目の列に配置された発光ダイオード7では、表示面2aからの高さが異なっていると共に、1層目の列に配置されたフォトトランジスタ8と2層目の列に配置されたフォトトランジスタ8では、上記平面からの高さが異なっている。
そのため、1層目の列に配置された発光ダイオード7から、1層目の列に配置されたフォトトランジスタ8へ投光する動作と、2層目の列に配置された発光ダイオード7から、2層目の列に配置されたフォトトランジスタ8へ対応する投光する動作とを同時に行っても、1層目の列に配置された発光ダイオード7の光が、2層目の列に配置されたフォトトランジスタ8に受光されるおそれはなく、又、2層目の列に配置された発光ダイオード7の光が、1層目の列に配置されたフォトトランジスタ8に受光されるおそれもない。
従って、1層目の列に配置されたフォトトランジスタ8による遮光検出スキャニングと、2層目の列に配置されたフォトトランジスタ8による遮光検出スキャニングとを、独立させて、並行して行うことができ、遮光検出スキャニング速度の向上を図ることができる。
上記のタッチパネル装置1では、表示面2aの横方向及び縦方向の双方で、1層目に配列された発光ダイオード7は、1層目に配列されたフォトトランジスタ8と対面し、2層目に配列された発光ダイオード7は、2層目に配列されたフォトトランジスタ8と対面しているが(図5参照)、次のようにしてもよい。
即ち、表示面2aの横方向及び縦方向の双方で、相対向する2辺の双方の1層目に配列された発光ダイオード7は、相対向する反対の辺の2層目に配列されたフォトトランジスタ8と対面するようにするのである。図22は、このような場合を示したタッチパネル装置1の投受光基板部10の断面図である。
図5に示す、上述した本実施の形態におけるタッチパネル装置1の投受光基板部10の断面図のように、1層目に配列された発光ダイオード7は、1層目に配列されたフォトトランジスタ8と対面し、2層目に配列された発光ダイオード7は、2層目に配列されたフォトトランジスタ8と対面している場合、図23(a)に示すような不具合が生じることがある。
即ち、1層目に配列された発光ダイオード7と、2層目に配列された発光ダイオード7の投光軸の表示面2aからの高さが異なることから、図23(a)に示すように、実アドレス上で隣接する2個の発光ダイオード7の投光軸31,31で、傾いているタッチペン6により遮光が検出される範囲は、1個の発光ダイオード7の投光軸31による遮光検出範囲32のみとなる場合がある。この場合、タッチペン6を傾けて描画している場合に、太い線で描画しているつもりが、細い線で描画しているようにしか検知することができないことになる。
しかし、これと同じ状態で、図22に示すような場合は、表示面2aの中央付近のみという限定条件付ではあるが、図23(b)に示すように、実アドレス上で隣接する2個の発光ダイオード7の投光軸31,31で、傾いているタッチペン6により遮光が検出される範囲は、2個の発光ダイオード7の投光軸31,31による遮光検出範囲32,32となるようにすることができる。
即ち、この場合、表示面2aの中央付近では、1層目に配列された発光ダイオード7と、2層目に配列された発光ダイオード7の投光軸の表示面2aからの高さが略同じとなるので、タッチペン6を傾けて描画している場合に、太い線で描画している場合は、太い線で描画していると検知することができる。