JP4953788B2

JP4953788B2 - 電子装置

Info

Publication number: JP4953788B2
Application number: JP2006328698A
Authority: JP
Inventors: 慎一郎田口; 秀昭石原; 直紀伊藤
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2006-12-05
Filing date: 2006-12-05
Publication date: 2012-06-13
Anticipated expiration: 2026-12-05
Also published as: JP2008140343A

Description

本発明は、装置内部に異常が発生した場合でも、不用意な動作が行われるのを防止することが可能な電子装置に関する。

従来、マイコンの動作モード設定用入力回路が公知である。例えば特許文献１の回路は、モード信号入力端子がＧＮＤにボンディングされた状態では、プルアップトランジスタが非導通となり、モード信号入力端子はローレベルに固定される。モード設定端子がボンディングされずハイインピーダンス状態となると、前述のプルアップトランジスタが導通し、不要な貫通電流を流すことなくモード入力端子がハイレベルに固定される。
特開平９−１２０３２４号公報

ところで、電子装置においては、ノイズ等の影響によって装置内部に異常が発生し、マイコンの動作モードが突然変更されたり、記憶されたデータの予期せぬ書き換えが行われたりする場合がある。特許文献１のように、入力端子のレベルを十分に固定する回路を構成しても、ノイズ等の影響によって装置内部に発生する異常にまで対処することは難しい。

本発明は、上記の問題に鑑みてなされたものであり、装置内部に異常が発生した場合でも、不用意な動作が行われるのを防止することが可能な電子装置の提供を目的とする。

上記目的を達成するために、請求項１に記載の電子装置は、入力ラインから入力された設定信号を記憶するとともに記憶した設定信号を出力する設定信号記憶回路と、設定信号記憶回路から出力される設定信号に基づいて動作する処理回路とを備えた電子装置であって、入力ラインから入力される設定信号と設定信号記憶回路に記憶された設定信号とが入力される論理回路であって、入力ラインから入力される設定信号が所定設定信号であるときは、その所定設定信号によって出力信号が一つに定まる論理回路を備え、処理回路は論理回路から出力される出力信号に基づいて動作する電子装置において、処理回路は、通常モードとテストモードの２つの動作モードを有するマイコンであり、論理回路はＡＮＤ回路であり、設定信号記憶回路は、制御信号としてハイ信号が入力された場合にはロー信号を出力するラッチであり、入力ラインには、所定設定信号となる信号であってマイコンを通常モードに設定するためのロー信号、および、マイコンをテストモードに設定するためのハイ信号が択一的に入力され、マイコンが通常モードで動作中においては設定信号記憶回路に制御信号としてハイ信号が入力され、設定信号記億回路は、電子装置の起動時において前記入力ラインから設定信号として入力して記憶したロー信号を出力し続けることを特徴とする。

このようにすれば、入力ラインに所定設定信号が入力されると、その所定設定信号によって１つに定まる出力信号が論理回路から処理回路に出力されて、処理回路はその出力信号に基づく動作を行う。ここで、処理回路が所定設定信号に基づいて定まる動作をしているときに、設定信号記憶回路に記憶されている設定信号が予期せず書き換えられた場合を考える。この場合でも、論理回路には入力ラインから所定設定信号が入力されており、論理回路からは、設定信号記憶回路に記憶されている設定信号には影響されずに、所定設定信号によって１つに定まる出力信号が出力される。従って、設定信号記憶回路に記憶されている設定信号が予期せず書き換えられたとしても、処理回路が不用意な動作を行うことはない。
また、上記請求項１に記載の構成によれば、入力ラインにロー信号が入力されているときは、設定信号記憶回路にそのロー信号が記憶され、且つ、そのロー信号がＡＮＤ回路に出力される。ＡＮＤ回路には、設定信号記憶回路からのロー信号が入力されるとともに、入力ラインからもロー信号が入力され、出力信号としてロー信号がマイコンに出力される。これによって、マイコンは通常モードで動作する。一方、入力ラインにハイ信号が入力されているときは、設定信号記憶回路にハイ信号が記憶され、且つ、そのハイ信号がＡＮＤ回路に出力される。ＡＮＤ回路には、設定信号記憶回路からのハイ信号が入力されるとともに、入力ラインからもハイ信号が入力され、出力信号としてハイ信号がマイコンに出力される。これによって、マイコンはテストモードで動作する。ここで、設定信号記憶回路に記憶されたロー信号が予期せずハイ信号に書き換えられた場合を考える。この場合でも、ＡＮＤ回路には入力ラインからロー信号が入力されているので、ＡＮＤ回路から出力される信号はロー信号に保持される。従って、マイコンが通常モードで動作しているときに、設定信号記憶回路に記憶されているロー信号がハイ信号に予期せず書き換えられたとしても、マイコンの動作モードがテストモードになってしまうことはない。
また、上記請求項１に記載の構成によれば、本電子装置の通常作動時、すなわちマイコンの動作モードを通常モードに設定して動作させる場合には、設定信号記憶回路へ制御信号としてハイ信号が入力され、設定信号記憶回路は本電子装置の起動時において入力ラインに設定信号として入力して記憶したロー信号を出力し続ける。そのため、本装置の通常動作時においてマイコンの動作モードをより確実に通常モードに保持しておくことができる。

請求項２に記載のように、マイコンはテストモード動作中においては、当該マイコンの動作モードをテストモードに変更するモード変更信号を含むテスト信号に従って動作するものであり、マイコンが通常モードで動作中においてＡＮＤ回路からロー信号が出力されている場合にマイコンへのテスト信号の出力を防止する防止回路を設けることが望ましい。これにより、本電子装置の通常作動時、すなわち、マイコンが通常モードで動作中においては、防止回路はマイコンへのテスト信号の出力を防止する。そのため、本装置の通常動作時において、テスト信号に含まれるモード変更信号がマイコンへ出力されることはなく、マイコンの動作モードをさらに確実に通常モードに保持しておくことができる。

図１は、本発明の一実施形態における電子装置の全体構成を示すブロック図である。本実施形態の電子装置は、例えばエンジン制御装置等の車載機器に適用される。

図１に示すメモリ２００は、不揮発性のフラッシュメモリであり、プログラムやデータの記憶領域として利用される。このメモリ２００は、リプログラミング信号（ハイ信号）が入力されると、記憶されたプログラムやデータを書き換えることが可能なリプログラミング状態となるよう構成されている。一方、メモリ２００がリプログラミング状態でない場合には、記憶されたプログラムやデータの読み出しは可能であるが、書き換えは不可能である。

処理回路に相当するマイコン１００は、公知のマイコンであり、ユーザーモードとテストモードの２つの動作モードに従って動作する。ユーザーモードは本装置が通常作動を行う際のマイコン１００の動作モードであり、テストモードは本装置が故障テストや断線テスト等のテスト作動を行う際のマイコン１００の動作モードである。

マイコン１００の動作モードの設定は、本装置の起動時においてマイコン１００に入力されるモード信号（ロー信号またはハイ信号）によって行われる。すなわち、本装置の起動時においてマイコン１００にモード信号としてロー信号が入力されると、マイコン１００はユーザーモードに設定されてメモリ２００に記憶されたプログラムやデータに従って動作し、本装置は通常作動を開始する。また、本装置の起動時においてマイコン１００にモード信号としてハイ信号が入力されると、マイコン１００の動作モードはテストモードに設定され、本装置は故障テストや断線テスト等のテスト作動を開始する。なお、本装置のテスト作動時には、メモリ２００はリプログラミング状態となり、記憶されたプログラムやデータの書き換えが可能となる。メモリ２００がリプログラミング状態となる動作の詳細については、後述する。

また、マイコン１００はユーザーモードで動作している際、すなわち、本装置が通常作動を行っている際に、メモリ２００に記憶されたプログラムやデータの書き換えも行う。具体的には、マイコン１００は、メモリ２００に記憶されたプログラムやデータの書き換えを行うにあたり、内部クロックライン３０１に常時出力されているクロックに同期して異なる３つの認証キーの各々を内部データバス３００に順次出力するとともに、後述するレジスタ２０１、２０２、２０６に対してライト信号を順次出力する。その後、メモリ２００がリプログラミング状態となると、図示しないデータバスを介してメモリ２００に記憶されたプログラムやデータの書き換えを行う。なお、レジスタ２０１、２０２、２０６の詳細な動作については後述する。

以下では、マイコン１００の動作モードの設定に関する回路部分について説明した後に、メモリ２００の書き換えに関する回路部分について説明を行う。まず、マイコン１００の動作モードの設定に関する回路部分について説明する。

モード端子１０１は、本装置の起動時においてマイコン１００の動作モードを設定するためのモード信号を入力ライン１１１に入力する入力端子である。このモード端子１０１には、ロー信号またはハイ信号がモード信号として入力される。本装置の起動時においてマイコン１００の動作モードをユーザーモードに設定する場合、すなわち、本装置を起動して通常作動させる場合には、モード信号としてロー信号が入力される。一方、本装置の起動時においてマイコン１００をテストモードで起動する場合、すなわち、本装置を起動してテスト作動させる場合には、モード信号としてハイ信号が入力される。このモード端子１０１にハイ信号が入力されるのは、本装置の出荷時や定期点検時に工場等で行われる場合に限られ、それ以外のときは、常にロー信号が入力される。

リセット端子１０２は、マイコン１００の動作モードをリセットするとともに、その動作モードをモード端子１０１に現在入力されているモード信号の示す動作モードにセットするためのロー信号を入力する入力端子である。なお、リセット端子１０２にロー信号が入力されることにより行われる上述のリセット動作は、本装置の出荷時や定期点検時に工場等で行われる本装置のテスト作動の際に利用されるものであり、通常は行われない。

パワーオンリセット回路１０３は、本装置の図示しない電源スイッチがオンされた場合、すなわち本装置の起動時にロー信号を出力し、マイコン１００の動作モードをリセットするとともに、その動作モードをモード端子１０１に現在入力されているモード信号の示す動作モードにセットする回路である。このパワーオンリセット回路１０３は、本装置の通常作動時およびテスト作動時には、常にハイ信号を出力する。

ＡＮＤ回路１０４は、論理積演算回路であり、リセット端子１０２に入力されるロー信号またはハイ信号と、パワーオンリセット回路１０３から出力されるロー信号またはハイ信号との論理積演算を行い、演算結果をロー信号またはハイ信号として出力する。すなわち、リセット端子１０２にロー信号が入力された場合、または、パワーオンリセット回路１０３からロー信号が出力された場合にロー信号を出力し、リセット端子１０２にハイ信号が入力され、かつ、パワーオンリセット回路１０３からハイ信号が出力されている場合には、ハイ信号を出力する。

設定信号記憶回路に相当するラッチ１０５およびラッチ１０６は、信号入力端子であるＤ端子、Ｇ端子、Ｒ端子と、信号出力端子であるＱ端子とを有するラッチであり、モード端子１０１から入力ライン１１１を介して入力されるモード信号を記憶する。具体的には、ラッチ１０５および１０６は、Ｄ端子が入力ライン１１１に接続され、Ｒ端子がインバータ１０７を介して入力ライン１１１に接続される。また、Ｇ端子がＡＮＤ回路１０４の出力側に接続される。Ｇ端子にロー信号が入力された後にハイ信号が入力された場合（同期リセット）、または、Ｒ端子にハイ信号が入力された場合（非同期リセット）、ラッチ１０５および１０６は、Ｄ端子に現在入力されているモード信号（ロー信号またはハイ信号）を記憶するとともに、記憶したモード信号（ロー信号またはハイ信号）をＱ端子からそれぞれ出力する。すなわち、ラッチ１０５および１０６は、Ｇ端子にロー信号が入力された時点において入力ライン１１１に出力されているモード信号（ロー信号またはハイ信号）を記憶し、Ｒ端子にハイ信号が入力された場合には、Ｄ端子に現在入力されているモード信号（ロー信号またはハイ信号）によらずロー信号が記憶される。マイコン１００の動作モードがユーザーモードで動作中の場合、すなわち本装置の通常動作時においては、Ｒ端子にハイ信号が入力されることとなり、ラッチ１０５および１０６がモード信号として記憶したロー信号が、本装置の起動時においてモード信号として記憶したロー信号と異なってしまうのを防止している。

ＡＮＤ回路１０８は、論理積演算回路であり、ラッチ１０５および１０６のＱ端子からそれぞれ出力される２つのモード信号（ロー信号またはハイ信号）の論理積演算を行い、その演算結果をロー信号またはハイ信号として出力する。すなわち、ラッチ１０５および１０６のＱ端子のいずれか一方からロー信号が出力された場合にはロー信号を出力し、両方からハイ信号が出力された場合にはハイ信号を出力する。

ＡＮＤ回路１０９は、論理積演算回路であり、入力ライン１１１に入力されるモード信号（ロー信号またはハイ信号）と、ＡＮＤ回路１０８から出力されるロー信号またはハイ信号の論理積演算を行い、その演算結果をマイコン１００の動作モードを示す最終的なモード信号（ロー信号またはハイ信号）として出力する。すなわち、入力ライン１１１にロー信号が入力された場合、または、ＡＮＤ回路１０８からロー信号が出力された場合には、ＡＮＤ回路１０９は、マイコン１００の動作モードをユーザーモードに設定するものとし、最終的なモード信号としてロー信号を出力する。一方、入力ライン１１１にハイ信号が入力され、かつ、ＡＮＤ回路１０８からハイ信号が出力された場合には、ＡＮＤ回路１０９は、マイコン１００の動作モードをテストモードに設定するものとし、最終的なモード信号としてハイ信号を出力する。ＡＮＤ回路１０９が出力する最終的なモード信号（ロー信号またはハイ信号）は、インバータ１１０を介してマイコン１００へ入力される。

次に、メモリ２００の書き換えに関する回路部分について説明を行う。レジスタ２０１および２０２は、データ入力端子であるＤ端子、内部クロック入力端子であるＧ端子、データ出力端子であるＱ端子を有するレジスタであり、内部データバス３００を介してマイコン１００から発行される３つの認証キーのうちの２つを順次取り込む。具体的には、レジスタ２０１および２０２は、Ｄ端子が内部データバス３００に接続され、Ｇ端子が内部クロックライン３０１に接続される。マイコン１００から図示しない制御ラインを介して順次出力されるライト信号を受信すると、レジスタ２０１およびレジスタ２０２は、内部クロックライン３０１に常時出力されているクロックに同期して、マイコン１００から内部データバス３００に出力される認証キーを各々が一つずつ取り込む。より具体的には、マイコン１００は、まず初めにレジスタ２０１に制御ラインを介してライト信号を出力するとともに、１つ目の認証キーを内部データバス３００に出力する。レジスタ２０１は制御ラインを介してライト信号を受信すると、内部クロックライン３０１に常時出力されているクロックに同期して、マイコン１００から内部データバス３００に出力された１つ目の認証キーを取り込む。この時、レジスタ２０２にはライト信号が出力されていないので、レジスタ２０２は内部データバス３００に出力された１つ目の認証キーの取り込みを行わない。次に、マイコン１００はレジスタ２０２に制御ラインを介してライト信号を出力するとともに、２つ目の認証キーを内部データバス３００に出力する。レジスタ２０２は制御ラインを介してライト信号を受信すると、内部クロックライン３０１に常時出力されているクロックに同期して、マイコン１００から内部データバス３００に出力された２つ目の認証キーを取り込む。この時、レジスタ２０１にはライト信号が出力されていないので、レジスタ２０１は内部データバス３００に出力された２つ目の認証キーの取り込みを行わない。こうしてレジスタ２０１および２０２に取り込まれた認証キーは、レジスタ２０１およびレジスタ２０２のＱ端子から、それぞれ出力される。

比較器２０３および２０４は、コンパレータ回路を有し、レジスタ２０１およびレジスタ２０２のＱ端子からそれぞれ出力される認証キーが、予め設定された２つの照合キーと一致するか否かを比較する。具体的には、比較器２０３は前述した２つの照合キーのうちの一方を記憶し、比較器２０４はもう一方を記憶している。比較器２０３は、レジスタ２０１のＱ端子から出力される認証キーが予め記憶している照合キーと一致するか否かを常時調べており、一致する場合にはハイ信号を出力し、一致しない場合にはロー信号を出力する。比較器２０４は、レジスタ２０２のＱ端子から出力される認証キーが予め記憶している照合キーと一致するか否かを常時調べており、一致する場合にはハイ信号を出力し、一致しない場合にはロー信号を出力する。

ＡＮＤ回路２０５は、論理積演算回路であり、比較器２０３および２０４からそれぞれ出力されるロー信号またはハイ信号の論理積演算を行うとともに、その演算結果に従って、メモリ２００の書き換えを許可する書換許可信号（ハイ信号）の出力を許可・不許可とするガード信号（ロー信号で不許可、ハイ信号で許可）を出力する。具体的には、比較器２０３および２０４の両方からハイ信号が出力されている場合には、ガード信号としてハイ信号を出力し、比較器２０３または２０４のいずれか一方からロー信号が出力されている場合には、ガード信号としてロー信号を出力する。

レジスタ２０６は、データ入力端子であるＤ端子、内部クロック入力端子であるＧ端子、ガード信号（ロー信号またはハイ信号）の入力端子であるＥ端子、信号出力端子であるＱ端子を有するレジスタである。このレジスタ２０６は、Ｄ端子が内部データバス３００に接続され、Ｇ端子が内部クロックライン３０１に接続される。また、Ｅ端子がＡＮＤ回路２０５の出力側に接続される。さらに、レジスタ２０６は、比較器２０３および２０４が記憶する照合キーとは異なる予め設定された照合キーを有する。マイコン１００から図示しない制御ラインを介してライト信号を受信した際、Ｅ端子にガード信号としてハイ信号が入力されている場合には、レジスタ２０６は内部クロックライン３０１に常時出力されているクロックに同期して、マイコン１００から内部データバス３００に出力された認証キーを取り込む。そして、取り込んだ認証キーが前述の照合キーと一致する場合には、Ｑ端子から書換許可信号としてハイ信号を出力し、一致しない場合には書換不許可信号としてロー信号を出力する。

ＡＮＤ回路２０７は、論理積演算回路であり、ＡＮＤ回路２０５から出力されるガード信号（ロー信号またはハイ信号）と、レジスタ２０６のＱ端子から出力される書換許可信号（ハイ信号）・書換不許可信号（ロー信号）の論理積演算を行う。そして、ＡＮＤ回路２０５からガード信号としてハイ信号が出力され、かつ、レジスタ２０６のＱ端子から書換許可信号（ハイ信号）が出力された場合には、書換許可信号（ハイ信号）を後段のメモリ２００へ通過させる。ＡＮＤ回路２０５からガード信号としてロー信号が出力されている場合や、かつ、レジスタ２０６のＱ端子から書換不許可信号（ロー信号）が出力されている場合は、書換不許可信号（ロー信号）を後段のメモリ２００へ出力する。

ＯＲ回路２０８は、論理和演算回路であり、モード端子１０１から入力されるモード信号（ロー信号またはハイ信号）と、ＡＮＤ回路２０７から出力される書換許可信号（ハイ信号）・書換不許可信号（ロー信号）の論理和演算を行う。そして、モード端子１０１からモード信号としてハイ信号が入力されている場合（本装置がテスト作動している場合）、または、ＡＮＤ回路２０７から書換許可信号（ハイ信号）が出力されている場合には、メモリ２００へリプログラミング信号（ハイ信号）を出力する。モード端子１０１からモード信号としてロー信号が入力されており（本装置が通常作動しており）、かつ、ＡＮＤ回路２０７から書換不許可信号（ロー信号）が出力されている場合には、リプログラミング信号の出力は行わない（ロー信号を出力する）。

次に、本装置の起動時にマイコン１００の動作モードをテストモードに設定し、本装置がテスト作動する際に利用される回路部分について説明する。

ユーザー端子４０１〜４０３は、本装置がテスト作動として行う故障テストや断線テスト等のテスト種別を指定するための信号（ロー信号またはハイ信号）を入力する入力端子である。このユーザー端子４０１〜４０３は、トライステート回路４０４〜４０６およびバッファ回路４０７〜４０９を介して、後述するＡＮＤ回路４１０〜４１２と接続される。

ＡＮＤ回路４１０〜４１２は、論理積演算回路であり、ユーザー端子４０１〜４０３の各々から出力される信号（ロー信号またはハイ信号）と、ＡＮＤ回路１０９から出力されるモード信号（ロー信号またはハイ信号）との論理積演算を行う。そして、ユーザー端子４０１〜４０３にロー信号が入力された場合、または、ＡＮＤ回路１０９から出力されるモード信号がロー信号である場合には、ＡＮＤ回路４１０〜４１２はロー信号を出力する。ユーザー端子４０１〜４０３にハイ信号が入力され、かつ、ＡＮＤ回路１０９から出力されるモード信号がハイ信号である場合には、ＡＮＤ回路４１０〜４１２はハイ信号を出力する。言い換えれば、ＡＮＤ回路４１０〜４１２は、モード信号としてハイ信号が出力されてマイコン１００の動作モードがテストモードに設定され、本装置がテスト作動を行っている場合に、ユーザー端子４０１〜４０３の各々から出力される信号（ロー信号またはハイ信号）を後段のラッチ４１３〜４１５へ出力するものである。

ラッチ４１３〜４１５は、信号入力端子であるＤ端子、クロック入力端子であるＧ端子、信号出力端子であるＱ端子を有するラッチである。このラッチ４１３〜４１５は、Ｄ端子がＡＮＤ回路４１０〜４１２の出力側に接続され、Ｇ端子がリセット端子１０２に接続される。そして、リセット端子１０２にロー信号が入力された後にハイ信号が入力されると（同期リセット）、ＡＮＤ回路４１０〜４１２から出力されるロー信号またはハイ信号を記憶するとともに、記憶したロー信号またはハイ信号をＱ端子からそれぞれ出力する。

デコーダ部４１６は、ラッチ４１３〜４１５のＱ端子からそれぞれ出力されるロー信号またはハイ信号を入力してデコードし、本装置がテスト作動として行うテスト種類を指示する指示信号（テスト信号）を、後段に接続されたＡＮＤ回路４１７〜４２０を介してマイコン１００へ出力する。前述の指示信号には、マイコン１００の動作モードをテストモードに変更するモード変更信号が含まれる。なお、図１においてデコーダ部４１６から出力される指示信号は、便宜上、４つのＡＮＤ回路４１７〜４２０を介してマイコン１００へ出力されるよう記載されているが、実際には４つ以上のＡＮＤ回路を介してマイコン１００へ出力されるよう構成されている。

防止回路に相当するＡＮＤ回路４１７〜４２０は、論理積演算回路であり、デコーダ部４１６から出力される指示信号と、ＡＮＤ回路１０９から出力されるモード信号（ロー信号またはハイ信号）との論理積演算を行うことにより、マイコン１００への指示信号の出力を制御する。具体的には、ＡＮＤ回路４１７〜４２０は、ＡＮＤ回路１０９から出力されるモード信号がロー信号の場合、すなわちマイコン１００がユーザーモードで動作中の場合には、デコーダ部４１６から出力される指示信号にかかわらずマイコン１００へロー信号を出力する。ＡＮＤ回路１０９から出力されるモード信号がハイ信号の場合、すなわちマイコン１００がテストモードで動作中の場合には、ＡＮＤ回路４１７〜４２０は、デコーダ部４１６から出力される指示信号をマイコン１００へ通過させる。これにより、マイコン１００がユーザーモードで動作中の場合には、デコーダ部４１６から出力される指示信号がマイコン１００へ出力されることはないため、指示信号に含まれるモード変更信号がマイコン１００へ出力されることもなく、マイコン１００がユーザーモードで動作中の場合において、その動作モードがユーザーモードからテストモードへと変更されるのを防止することができる。

次に、このように構成された本実施形態の電子装置の動作を説明する。前述のように、起動時には、モード端子１０１にモード信号としてのロー信号が入力される。モード端子１０１にロー信号が入力されるとそのロー信号が入力ライン１１１を介してラッチ１０５および１０６に記憶される。記憶されたロー信号は、ＡＮＤ回路１０８〜１０９とインバータ１１０とを介してマイコン１００に入力され、マイコン１００の動作モードがラッチ１０５および１０６に記憶されたモード信号の示す動作モード、すなわち通常動作モードに設定される。こうして、本装置は通常作動を開始する。

ここで、本装置の通常作動時に、ノイズ等の影響によってラッチ１０５および１０６に異常が発生し、本装置の起動時に記憶したモード信号（ロー信号）とは異なるモード信号（ハイ信号）がＡＮＤ回路１０８から出力された場合を考える。この場合でも、ＡＮＤ回路１０９にはモード端子１０１からのロー信号が入力されているので、ＡＮＤ回路１０９からはロー信号が出力される。すなわち、ラッチ１０５および１０６に記憶されたモード信号が起動時に記憶した信号とは異なる信号（ハイ信号）となってしまったとしても、マイコンの動作モードが保持されることになる。これにより、マイコン１００の動作モードが突然変更されるのを防ぐことができ、その結果として、不用意な動作が行われるのを防止できる。また、本装置の通常動作時においては、Ｒ端子にハイ信号が入力されることとなり、ラッチ１０５および１０６がモード信号として記憶したロー信号が、本装置の起動時においてモード信号として記憶したロー信号と異なってしまうのを防止し、マイコン１００の動作モードが確実にユーザーモードに保持されるようになっている。

また、本実施形態の電子装置では、マイコン１００はメモリ２００に記憶されたプログラムやデータを書き換えるにあたり、３つの認証キーを発行する。また、比較器２０３および２０４は２つの照合キーのうちのいずれか一方をそれぞれ有し、マイコン１００の発行した３つの認証キーのうちの２つが当該照合キーと一致するか否かを比較する。そして、両比較器２０３、２０４において認証キーと照合キーとが一致して、両比較器２０３、２０４からハイ信号が出力されると、ＡＮＤ回路２０５からガード信号としてハイ信号がＡＮＤ回路２０７へ出力される。

このようにしてＡＮＤ回路２０５からガード信号としてハイ信号がＡＮＤ回路２０７へ出力されない限り、レジスタ２０６のＱ端子から書換許可信号（ハイ信号）が出力されたとしても、書換許可信号（ハイ信号）はＡＮＤ回路２０７を通過できず、書換不許可信号（ロー信号）がＡＮＤ回路２０７から出力されることとなる。従って、本装置の通常作動時において、ノイズ等の影響によってレジスタ２０６に異常が発生し、それによってＱ端子から書換許可信号（ハイ信号）が出力されてしまったとしても、ＡＮＤ回路２０７を通過することはできない。そのため、レジスタ２０６の異常によって、メモリ２００に記憶されたプログラムやデータが予期せず書き換えられてしまうことを防止できる。その結果、電子装置が不用意な動作をしてしまうことを防止できる。

さらに、レジスタ２０６はＥ端子を有しており、このＥ端子にＡＮＤ回路２０５からガード信号としてハイ信号が入力されたときに記憶内容を書き換えるようになっているので、レジスタ２０６が予期せず書き換えられてしまうことも抑制できる。

以上、本発明の実施形態を説明したが、本発明は上述の実施形態に限定されるものではなく、次の実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。

たとえば、前述の実施形態では、ユーザーモード起動時にはモード端子１０１からロー信号が入力されるとともに、ＡＮＤ回路１０８の出力信号とモード端子１０１からの入力信号との論理積演算を行い、その演算結果をマイコン１００の動作モードを示す最終的なモード信号として、ＡＮＤ回路１０９から出力した。しかしながら、これに限定されるものではなく、ユーザーモード起動時にはモード端子１０１からハイ信号を入力することとしても良い。この場合、ＡＮＤ回路１０９の代わりに、ＡＮＤ回路１０８の出力信号とモード端子１０１からの入力信号との論理和演算を行うＯＲ回路を用意し、その演算結果をマイコン１００の動作モードを示す最終的なモード信号として出力することとなる。

本発明の一実施形態における電子装置の全体構成を示す回路構成図である。

符号の説明

１００…マイコン、１０１…モード端子、１０２…リセット端子、１０３…パワーオンリセット回路、１０４・１０８〜１０９・２０５・２０７・４１０〜４１２・４１７〜４２０…ＡＮＤ回路、１０５〜１０６・４１３〜４１５…ラッチ、１０７・１１０…インバータ、２００…メモリ、２０１〜２０２・２０６…レジスタ、２０３〜２０４…比較器、２０８…ＯＲ回路、３００…内部データバス、３０１…内部クロックライン、４０１〜４０３…ユーザー端子、４０４〜４０６…トライステート回路、４０７〜４０９…バッファ回路、４１６…デコーダ部

Claims

入力ラインから入力された設定信号を記憶するとともに記憶した設定信号を出力する設定信号記憶回路と、前記設定信号記憶回路から出力される設定信号に基づいて動作する処理回路とを備えた電子装置であって、
前記入力ラインから入力される設定信号と前記設定信号記憶回路に記憶された設定信号とが入力される論理回路であって、前記入力ラインから入力される設定信号が所定設定信号であるときは、その所定設定信号によって出力信号が一つに定まる論理回路を備え、
前記処理回路は前記論理回路から出力される出力信号に基づいて動作する電子装置において、
前記処理回路は、通常モードとテストモードの２つの動作モードを有するマイコンであり、
前記論理回路はＡＮＤ回路であり、
前記設定信号記憶回路は、制御信号としてハイ信号が入力された場合にはロー信号を出力するラッチであり、
前記入力ラインには、前記所定設定信号となる信号であって前記マイコンを通常モードに設定するためのロー信号、および、前記マイコンをテストモードに設定するためのハイ信号が択一的に入力され、
前記マイコンが通常モードで動作中においては前記設定信号記憶回路に前記制御信号としてハイ信号が入力され、
前記設定信号記億回路は、前記電子装置の起動時において前記入力ラインから設定信号として入力して記憶したロー信号を出力し続けることを特徴とする電子装置。
前記マイコンはテストモード動作中においては、当該マイコンの動作モードをテストモー
ドに変更するモード変更信号を含むテスト信号に従って動作するものであり、
前記マイコンが通常モードで動作中において前記ＡＮＤ回路からロー信号が出力されて
いる場合に前記マイコンへの前記テスト信号の出力を防止する防止回路を設けることを特
徴とする請求項１記載の電子装置。