JP4953365B2

JP4953365B2 - 半導体装置、表示装置およびデバイス製造方法

Info

Publication number: JP4953365B2
Application number: JP2006531230A
Authority: JP
Inventors: 恒夫鈴木; 毅平山; 久小相澤; 清志八瀬; 堅吉鈴木; 道雄近藤
Original assignee: THE FURUKAW ELECTRIC CO., LTD.; National Institute of Advanced Industrial Science and Technology AIST
Current assignee: THE FURUKAW ELECTRIC CO., LTD.; National Institute of Advanced Industrial Science and Technology AIST
Priority date: 2003-09-19
Filing date: 2004-09-21
Publication date: 2012-06-13
Anticipated expiration: 2024-09-21
Also published as: JPWO2006022036A1; WO2006022036A1

Description

本発明は、半導体装置、表示装置およびデバイス製造方法に関し、より詳しくは、有機EL表示装置等を構成する半導体装置、有機EL表示装置等のデバイスの製造方法に関する。

現在主流のアクティブマトリックス型平面表示装置は、表示面にTFT (Thin Film Transistor)からなる画素駆動スイッチと画素表示媒体からなる平面ディスプレイであり、出発点の基板はソーダライム等の透明ガラス板である。基板としてはプラスチックフィルムを用いる試みがなされているが、未だ実用化に至らず、表示媒体としては液晶が、アクティブマトリックスとしてはa-Si TFT (Amorphous-Silicon-TFT)が現在のところ主流であり、PC用、モニタ用等に１０”から２０”対角サイズのディスプレイが量産されている。

表示媒体としてのLCD (Liquid Crystal Display)は、CRT (Cathode Ray Tube)と比較した時、TV動画の表示性能、特に白色、ホワイトピーク、応答性に問題がある。これに対して、最近開発、製品化が進められている有機LED ((OLED: ０rganic Light-Emitting-Diode)は自発光であり、白色、ホワイトピーク応答性等LCDより優れた画質を実現出来る。

一方、TFTも最近、低温プロセスの多結晶Si（低温p-Si）の開発、製品化が急速に進められている。これはまずp-SiのTFT性能が高く周辺回路内蔵が可能、従ってコスト低減のメリットがあるためである。これに加えて、有機LEDの駆動には駆動電流密度の面からa-Si TFTでは対応困難であり、LCDへの適用も含めてTFTは低温p-Siへの移行が全体的傾向である。

アクティブマトリックス型平面表示装置をはじめとする全ての表示装置における市場の要求は、常に、表示サイズの大型化、高精細化、低コストの３点である。これらの要求に対して、現在主流のa-Si TFT-LCDは、性能改良の余地は僅かで、大型化に関しては４０”対角TV、高精細化に対しては２０”以下のディスプレイが実質的な限界で、コスト対応はガラス基板の大型化が唯一の手段と言ってよい状況である。

一方、低温p-Si TFT-LCDは原理的にTFT自体の性能は優れており、周辺回路内蔵が可能であるが、実態としては大きな問題がある。即ち、基板がガラスのため、プロセスは５００℃以下の低温であること、多結晶故の不均一性、リソグラフィ精度が１μm以上等種々の原理的問題がある。特に周辺回路においては、Si LSIと同等の性能を実現せねばならないが、この様な制限の下では高画質の実現は困難で、精細度の低いディスプレイの周辺回路の一部に適用されている状況である。

表示媒体が有機LED、即ちTFT-OLED(TFT-Organic Liquid-Emitting-Diode)の場合、自発光、高速応答、薄型化等の観点からLCDに比べてディスプレイの質は大幅に向上する。但し、画素駆動回路は電流駆動のためLCDの様に１個のトランジスタでなく、数個のトランジスタから構成される。均一性の利点からa-Si TFTで構成する試みもあるが、大型、高精細ディスプレイに対してはp-Si TFTを用いざるを得ない。

ところが、基板はガラスであり、上述の様なTFT自体に対して原理的な問題を有する上、a-Si-TFT-LCD製造技術と同様、低コスト化には大形ガラス基板を用いざるを得ない。

有機LEDは５〜８層の有機薄膜からなるが、全膜厚が１００から５００nm程度であり、各構成膜の厚みは１nm程度の精度で形成せねばならない。おまけに大面積に亘って３色に対応した画素を分離して形成せねばならない。更にLCDの場合、電圧駆動で消費電流が１μA/cm^２であったのが、OLEDの場合は電流駆動で１０~１００mA/cm^２と大幅に向上するため、電流源からの配線抵抗はLCDの配線に比べて数桁低減する必要がある。こういった製造上の問題点は、ディスプレイが大型、高精細に成る程解決が厳しくなることは明らかである。

これら本質的な問題は一見当然と見られる事実、即ち、２次元の平板を基板として用いるという従来技術の基本的な前提にある。即ち、基板サイズの拡大と同時に各プロセス精度の向上が要求され、製造装置は大型化と同時に精密化されねばならない。当然機構的に或る限界があり、スループットにも限界が出てくる。実際、現在a-Si TF-LCD製造装置として約２ m角に近いサイズの基板に対応するものが製作、使用されているが、これが装置、製造ラインのコストーパフォーマンスにとっての一つの限界と考えられている。

現行のa-Si TFT-LCD製造装置技術をベースとするp-Si TFT-LCDにおいても事情は全く同様である。おまけにp-Si TFT-LCDはSi LSI的なプロセスを低温で実現せねばならないと言う更に困難な状況にある。回路内蔵によるコスト低減がp-Si TFT-LCDの優位性の一つであるが、これは高性能の回路が実現された時に成り立つことである。実際には、基板が大形になる程、膜質、フォトリソグラフィの精度、Si LSI的なプロセス等、高性能デバイスに必要な各種の要件を実現することは益々困難となる。この点は、p-Si TFT-OLEDも全く同様な上、前述の様にLED構造、配線抵抗といった問題がさらに付け加わって来る。

以上、大型基板を用いた場合の製造に関わる技術的問題を指摘したが、ディスプレイの具体的な製品化に当たっては種々のサイズが要求される。サイズによっては、基板の割付が必ずしも効率的に行われず、無駄を生ずる場合が出てくる。製造業者の使用基板に最適なサイズが必ずしもユーザーにとっての最適サイズとは限らない。

本発明の目的は、これら性能、製造上の種々問題を解決し、更に低コストを実現する一次元基板を用いた半導体装置、表示装置およびデバイス製造方法を提供することである。

本発明の第１の態様は、石英ファイバの表面に形成された半導体層と、前記半導体層に形成された能動素子とを有する半導体装置である。

本発明の第２の態様は、透明絶縁材からなるファイバと、前記ファイバの上に形成される電極膜と、前記ファイバの上に形成される発光層とを有することを特徴とする表示装置である。

本発明の第３の態様は、能動素子が形成される第１のファイバと、前記第１のファイバに結合されて前記第１のファイバとともに複合一次元基板を構成し且つ複数領域に発光層が形成される第２のファイバとを備えた表示装置である。

本発明の第４の態様は、半導体層又は絶縁層が表面に形成されさらに保護膜により被覆されたファイバを巻き取り治具から引き出し、前記巻き取り治具から引き出された前記保護膜を除去し、前記ファイバのうち前記保護膜が除去された部分を必要な長さに切断して複数本に分け、複数本の前記ファイバを互いに間隔をおいて固定治具に取り付け、前記固定治具に固定された前記ファイバに能動素子、受動素子の少なくとも一方を形成することを特徴とするデバイス製造方法である。

上記の目的を達成するために、本発明は、従来の二次元基板に対して石英ファイバー等をベースとする「一次元基板」という新しいコンセプトを提案、上記表示装置の諸問題を解決しようというものである。従来のSOI(Silicon On Insulator)基板に対応する本発明の一次元基板は、石英ファイバー上にシリコン単結晶または多結晶薄膜を形成したものであり、以下SOIファイバと称す。

この一次元基板の製法は、石英ファイバ線引きと同時にシリコン薄膜結晶を形成する高温の製造技術であり、さらに出来たシリコン膜を熱酸化して高品質のゲート用酸化膜を形成したものも製造できる。これを以下酸化膜付SOIファイバと称す。これらを用いると、基材が石英であるのでガラス基板の低温プロセスに換えて二次元のSOI基板と全く同様なプロセスおよびプロセスフローを用いることが出来、高性能な各種半導体素子が形成できる。

有機LEDに用いられている二次元のITO (酸化インジウム錫：Indium Tin Oxide)ガラス基板に対応するのがITOファイバである。これも石英ファイバ線引きと同時にITO膜を形成する。但し、シリコン薄膜の形成に比べて低温で成膜できるのでプラスチックファイバを用いても良い。この上にいわゆるボトムエミッション型の有機LEDが二次元と同様なプロセスフローで形成される。この場合、RGB３色は独立のファイバ上に形成されている。

アクティブマトリックス型のTFT-OLEDではSOIファイバを出発点として、MOSトランジスタ素子からなる画素駆動回路を形成する。この場合、同一ファイバー上に有機LEDを形成するか、または別のファイバに有機LEDを形成して両者を複合しても良い。単一にせよ複合にせよ一本のファイバー上に画面垂直方向画素ピッチに対応して行数分の画素が規則的に配列され、表示面の一列を構成する。但し、単一ファイバの場合は、OLEDの方式としてはフロントエミッションに限定されるが、複合の場合はボトム、フロントいずれの方式も用いることが出きる。更に、複合の場合は、TFT、OLEDという異なった技術が独立に開発、改良できる点が有利である。

以上、「基板」はファイバという特殊な形状であるが、従来のSOI工程、有機LED工程をそのまま適用する。但し、これを実際に製作するには、二つの要因を考慮せねばならない。

第一の要因はファイバの形状である。OLEDのような発光体を作製するには通常の円形乃至は楕円断面が有利である。一方SOIとしては角型（実際には角が丸くなるが）が有利であることは明らかである。この様に用途により形状を選択せねばならない。
第二の要因はファイバー特有の製造方法であり、二つの方法が考えられる。

第一の方法として、必要な長さのファイバーを巻き取り冶具に巻いておき、これから出たファイバーが工程に対応した装置を通過して、別の巻き取り冶具に巻き取られると言う基本的な製造ライン構成が考えられる。２つの巻き取り冶具の間に設置する装置、即ち工程の数、１本のファイバーに対する装置の長さ、並列での本数、間欠走行か等速走行か等、プロセスの性質、費用対効率に基付く種々の組合せが考えられる。この場合、本質的な課題はスループットであり、基本的には１本のファイバーを出来るだけ高速で等速走行させることである。何故なら、従来の平面基板では大面積に亘って一括してプロセスが進行するが、石英ファイバーの場合は、基本的には１画素単位で進行する。即ち、１画素分の「点」が二次元平面をスキャンすることと同一であるため、従来方式と同じスループットを実現するためには、一画素当りのプロセス時間が非常に短くなり３〜６桁の高速プロセスが必要となる。等速性は、前に述べた様に、露光工程の様に走行する基板にパターンを形成する場合、同期をとるため、または成膜、エッチングにおいても均一性を保持するために必要な装置特性である。この方式では、製造装置もいわば「一次元化」されて非常に小型になり、従来の平面基板のベースである気相プロセスから液相に換えることにより高速化は実現可能と考えられる。

第二の方法は、上記一次元基板を適当な長さに切断してこれらを円筒または多角柱表面に配列、固定しこれを基板として用いるか、または「すだれ状」にしていわゆるローラ方式として用いるかいずれかの方式である。前者はいってみれば平面基板を筒状に丸めた構造であり、製造装置は平面基板に比べて大幅に縮小される。更にプロセス領域をファイバに対応した線状として、露光、蒸着源、イオン源、プラズマ源等の集中系により装置の小型化と同時にプロセスレートを大幅に上げることが可能となる。

図１(a),(b),(c)は、一次元基板の概念を示す図である。図１(a)は具体的な例として断面四角（角は実際は丸まっている）の石英ファイ上にSi薄膜結晶が形成されたSOI基板を示し、図１(b)は具体的な例として円形断面の石英ファイバ上にITO膜が形成されたITO基板を示し、図１(c)は、図１(a)のSi膜上に熱酸化膜が形成された構造を示す。図２(a),(b)は、一次元基板によって構成された表示装置の概念を示す図である。図２(a)は画素駆動回路と配線を積層した角型ファイバとOLEDを形成し丸型ファイバを複合した形態の鳥瞰図で、角型ファイバの下面にゲート線が接続されている。図２(b)は当該表示面と外部駆動回路との接続を示す図である。図３(a),(b),(c)は、角型ファイバ上の画素駆動回路と配線の配置を示す図である。図３(a)は画素駆動回路、OLEDファイバとの接続パッド、信号線、電流供給線の配線を一辺から見た図で、配線はファイバ軸上連続であり、画素駆動回路、OLEDファイバとの接続パッドは画素ピッチで同じパターンが繰り返されている。図３(b)は角型ファイバの断面図である。信号線、電流供給線の配線は最初の辺と直交する２辺上を走っている。図３(c)は、図３(a)と同じ辺で端子部での信号線、電流供給線の端子部を示す。図４(a),(b)は、丸型OLEDファイバの構造を示す図である。図４(a)はボトムエミッションタイプの断面図でOLEDは第三、第四象限に形成されており、第一、第二象限から発光が出射する。図４(b)はパッド方向を見た平面図である。図５(a),(b)は、丸型フロントエミッションタイプOLEDファイバの構造を示す図である。図５(a)は断面図で、第一、第二象限にOLEDが形成されておりそこから発光が出射する。図５(b)は平面図である。図６は、画素駆動回路図である。図７は、複合一次元基板によって構成された表示装置のラミネート構造を複合ファイバに垂直な断面から見た図である。図８は、複合一次元基板によって構成された表示装置のラミネート構造を複合ファイバに平行な断面から見た図で、特に端子付近の構成を示す図である。図９(a),(b)は、酸化膜付きのSOI基板から出発するTFTの工程フローを示す図である。図１０(a),(b)は、ITO基板を用いたボトムエミッションタイプOLEDの工程フローを示す図である。図１１(a),(b)は、金属膜付きのファイバから出発するフロントエミッションタイプOLEDの工程フローを示す図である。図１２は、一次元基板とこれを用いた表示装置の製造工程を示す図である。図１３は、一次元基板であるSOIファイバ、ITOファイバ等を製造する装置の概念を示す図である。図１４(FIG.１４)は、一次元基板をセグメント化し、これをプロセス用基板とするために基板冶具面に配列させる装置の概念を示す図である。図１５(a),(b),(c)は、セグメント化されたファイバを「プロセス基板」とする３種類の構成例を示す図である。図１５(a)は「基板冶具」が円筒ないしは円柱形で、この表面にファイバが配列、固定される。図１５(b)は両端がリング状の固定部で中間が抜けた基板冶具、図１５(c)は各ファイバの両端がマイクロクランプのヘッドを持ちこれを連ねて「すだれ状」にしたプロセス基板を示す。図１６(a),(b),(c)は、円筒基板に対するこれら成膜、ドライエッチング、不純物ドープ等の装置の原理を示す図である。図１６(a)はイオンクラスタビーム、金属溶射、大気圧プラズマ等、収束ビーム状、乃至は集中プラズマ状態を用いる形式、図１６(b)(i),(b)(ii)は円筒型CVD装置の２つの形式を示す。図１６(c)(i),(c)(ii)は、図１６(b)(i),(b)(ii)に対応するスパッタ装置の方式である。図１７は、レジスト、有機膜等を塗布する装置の原理を示す図である。図１８(FIG.１８)は、高精度露光機の原理を示す図である。図１９は、照明光学系の原理を示す図である。図２０は、１：１プロキシミティ露光の光学系の原理を示す図である。図２１(a),(b),(c)は、現像、剥離、ウェットエッチング、洗浄、等のウェットプロセス方式の原理図を示す図である。図２１(a)は横型のウェット槽、図２１(b)は縦型のウェット槽、図２１(c)はすだれ基板に適応するウェット方式を示す。図２２(a),(b)は、TFT,OLEDの複合ファイバを組み立てる原理を示す図である。図２２(a)は円筒基板にバンプをデポする方式、図２２(b)はTFTファイバにOLEDファイバを接続する方法を示す。図２３(a),(b)は、複合ファイバを配列してディスプレイパネル化する方法を示す図である。図２３(a)は配列するために枠を示す。図２３(b)は枠とファイバの位置関係を示す。図２４(a),(b)は、複合ファイバの配列にゲート線を取り付ける方法を示す図である。図２４(a)はゲート線配列のための枠を示す。図２４(b)は枠とゲート線の位置関係を示す。図２５は、マイクロウェルダの原理を示す図である。図２６(a),(b)は、複合ファイバの配列に２本の共通線を取り付ける方法を示す図である。図２６(a)は共通線配列のための枠を示す。図２６(b)は枠と共通線の位置関係を示す。

符号の説明

１０：角断面石英ファイバ、１０‘：丸型断面石英ファイバ、１１：Si薄膜結晶、１１‘：ITO、１２：熱酸化膜、２０：TFTファイバ、２１：OLEDファイバ、２５,２５’：FPCまたはPCB、２６,２６‘：外部駆動回路等、３１：画素駆動回路、３２：OLEDファイバへの接続パッド、３３：信号線、３４：電流供給線、３５：ゲート線接続パッド、３６：信号線端子、３７：電流供給線端子、４１：ITO、４２：OLED層、４３：陰極電極、４４：透明有機保護膜、４５：ITO補強線、４６：TFT基板への接続パッド、５０：石英ファイバ、５１：下地電極、５２：陰極、５３：有機EL層、５４：ITO、５５：無機パッシベーション膜、５６：ITO補強電極、５７：透明有機保護膜、５８：パッド、６０：画素駆動回路、６１：ITO共通電極、６２：有機EL層、６３：陰極、６４：共通電極線（ITO補強電極）、６５：TFTファイバーOLEDファイバ接続パッド、６６：信号線、６７：電流供給線、６８：ゲート線、７０：TFTファイバ、７１：OLEDファイバ、７２：ゲート線、７３：共通線、７４：黒色樹脂、７５：透明樹脂、７６、７６’：バリヤフィルム、８０：TFTファイバ、８１：OLEDファイバ、８２：ゲート線、８３、８３‘：共通線、８４：黒色樹脂、８５：透明樹脂、８６、８６’：バリヤフィルム、８７、８７‘：外部駆動IC等搭載TABまたはFPC、８８、８８’：PCBまたはフレーム、９０：薄膜Si結晶、９１：ゲート酸化膜、９３：ゲート電極、９４１：ソース、９４２：ドレイン、９５１、９５２：LDD、９６１-９６３：スルーホール、９７１-９７３：コンタクトおよび配線、９８：第二層間絶縁膜、９９１-９９３：コンタクト及び配線、１００：石英ファイバ、１０１：ITO、１０２：ITO補強電極、１０３：有機EL層、１０４：陰極、１０５：透明有機保護膜、１０６：パッド、１１０：石英ファイバ、１１１：下地電極、１１２：ITO補強電極、１１３：無機パッシベーション膜、１１４：陰極、１１５：有機EL層、１１６：ITO、１１７：透明有機保護膜、１１８：パッド、１３１：石英ファイバ線引き部、１３２：Si、ITO等膜形成部、１３３：レジスト保護膜塗布部、１３４：乾燥部、１３５：巻取り機構、１４１：一次元基板リール、１４２：一次元基板、１４３：レジスト剥離、１４４：ファイバセグメント化ヘッド、１４５：基板冶具、１４６：ファイバ走行調節、１５１：セグメント化一次元基板、１５２：円筒、円柱基板冶具、１５３、１５３‘：固定リング、１５４：支柱、１５５：マイクロクランプ、１５６：マイクロチェイン、１６０：真空チャンバ、１６１：円筒乃至円柱型基板、１６２：プロセスヘッド、１６３：回転機構、１６４：円筒型CVD、ドライエッチ、プラズマドープ装置、１６５：円筒型CVD、ドライエッチ、プラズマドープ装置（基板冶具と兼用）、１６６：円筒型スパッタ、ドライエッチ、プラズマドープ装置、１６７：ターゲット乃至電極、１６８：円筒型スパッタ、ドライエッチ、プラズマドープ装置（基板冶具と兼用型）のターゲット乃至電極、１７０：円筒乃至は円柱基板、１７１：レジストまたは樹脂滴下冶具、１７２：回転機構、１８０：円筒基板、１８１：回転、移動機構、１８２：縮小投影結像レンズ、１８３：マスクホールダおよびレンズサーボ制御機構、１８４：照明光学系、１８５：エキシマレーザー、１８６：ファイバ位置検出ヘッド、１８７：信号転送、１８８：信号処理、サーボ制御用コンピュータ、１８９：サーボ制御データ転送、１９０：平行化エキシマビーム、１９１,１９２：分割レンズ、１９３：二次光源、１９４：コンデンサレンズ、１９５：フィールドレンズ、１９６：マスク、１９７：結像レンズ、１９８：入射瞳、１９９：結像面、２０１：SOIファイバ、２０２：円筒レンズ、２０３：マスク、２０４：均一化エキシマビーム、２１１：円筒乃至円柱基板、２１２：横型槽、２１３：搬送、回転機構、２１４：縦型槽、２１５：すだれ状基板、２１６：横型槽、２１７-１-３：回転、搬送機構、２２１：円筒乃至円柱基板、２２２：回転、移動機構、２２３：TFTファイバ、２２４：インクジェットヘッド、２２５：OLEDファイバ、２２６：TFTファイバ、２２７：ファイバ保持、位置決め、固定冶具、２３１：複合ファイバ、２３２：複合ファイバ固定枠、２３３：OLEDファイバ、２３４：TFTファイバ、２３５：固定枠一部、２４１：ゲート線固定枠、２４２：OLEDファイバ、２４３：TFTファイバ、２４４：ゲート線、２４５：複合ファイバ固定枠一部、２４６：ゲート線固定枠一部、２５１：ゲート線、２５２：TFTファイバ、２５３：マイクロウェルダヘッド、２５４：台形反射鏡、２５５：平面反射鏡、２５６：集光レンズ、２５７：YAGレーザー光、２５８：バンプ、２６１：共通線固定枠、２６３：共通線、２６４：OLEDファイバ、２６５：TFTファイバ、２６６：共通線固定枠一部。

以下、図面によって本発明に係る実施形態を説明する。図１(a),(b),(c)に石英ファイバを基材とする一次元基板の概念図を示す。

図１(a),(b),(c)において、符号１０、１０’は石英ファイバで、光ファイバの線引き工程と同一の方法で作成される。図１(a),(b) にそれぞれ円形、正方形の断面を例として示しているが、用途に応じて楕円、矩形、チューブ状を取り得る。ファイバの直径、または一辺の大きさはファイバの巻き取りが可能な８００μm以下とする。符号１１はSiの単結晶または多結晶膜で、これをSOIファイバと称するが、この場合のSi膜の厚みは１００nm程度である。図１(c) において、符号１２は、Siの表面に形成された熱酸化膜等の酸化膜である。第二の範疇の一次元基板は図１(a),(b) においてSiの代わりに厚さ１００nm程度のITO、酸化亜鉛、酸化錫等の透明電極が形成されたものである。但しこの場合は、Si膜を形成するほどの高温は必要ないので、石英の代わりに多成分ガラスやプラスチック基材、その他の透明絶縁材料も用いることが出来る。

図２(a) に画素駆動回路と配線が構成された角型のSOIファイバ２０と複数の有機LEDが形成された丸型のITOファイバ２１〜２３とを有する複合一次元基板によるTFT-OLEDの構成の概念を示す。ＲＧＢ（赤、緑、青）それぞれの画素列が形成された複数のITOファイバ２１、２２、２３を画素ピッチに従い配列し、これに直交してゲート線２４が接続されている。各線の端部は、図２(b)に示す様に配線ボード（PCB: Printed Circuit Boad）２５,２５’上に固定され、ボード上に実装された駆動ドライバICチップ２６,２６’と接続される。例えば、第１のITOファイバ２１には複数の赤の画素（有機LED）が複数個一列に形成され、第２のITOファイバ２２には複数の緑の画素が複数個一列に形成され、第３のITOファイバ２３には複数の赤の画素が複数個一列に形成されている。

画素駆動回路と配線が構成された角型のSOIファイバの断面図を図３(a)に、その平面図を図３(b)、(c)に示す。一面(A)に有機EL (electroluminescence)画素の駆動スィッチ回路３１が形成されている。また、同一面内に有機LEDとの接続端子３２及び信号線３３の一部と電流源線３４の一部がかかり、各々が駆動スィッチ回路３１に接続されている。信号線３３と電流源線３４は、それぞれ一面(A)と直交する面(B)、(C)を通って面(A)に対向する面(D)の一部にかかり、ファイバの長手方向全体に延びている。図３(c)は辺(D)のファイバ端子付近の構成を示すもので、３５はゲート線用のパッド、３６、３７は信号線、電流源線の端子部パッドである。なお、駆動スイッチ回路３１はＭＯＳトランジスタ等の能動素子から構成されている。

丸型のITOファイバの断面図を図４(a)に示し、これを図下部から見た平面図を図４(b)に示す。これはいわゆるボトムエミッション型の有機LEDの構成で、石英またはプラスチックのファイバ４０表面に成膜されたITO膜４１上に有機EL膜４２を積層し、この上に画素ごとに分離された陰極金属膜４３を形成する。有機LEDは図４(a)の第３及び第４象限（図の下半分）内に収まるように形成され、発光は第１、第２象限（図の上半分）から出射される。保護膜４４を貫通してSOIファイバと接続するパッド４６が各画素ごとに形成されている。ITOの抵抗値を補強するために金属電極４５がファイバ長手方向にOLED、出射面と干渉しない部分に形成され、大型画面にも対応出来る様になっている。

上記方式の他にいわゆるフロントエミッション型の有機LED方式があり、この断面と平面図を図５(a),(b)に示す。石英またはプラスチックのファイバ５０の表面に画素ごとに分離された下地金属膜５１と陰極金属膜５２が形成されており、発光面を除く部分に絶縁層５５が形成されている。有機EL層５３は図５(a)の第１及び第２象限内に収まるように形成され、この上に全面電極であるITO膜５４が形成される。下地金属膜５１は第３及び第４象限内にまで延びており絶縁層５５と保護膜５７を貫通してSOIファイバと接続するパッド５８が各画素ごとに形成されている。ITO補強電極５６はパッド５８と発光面を除いた領域に形成されている。

上記有機EL積層構造として、２〜６層の構成が用いられる。各色の構成と材料は次の通りである。

図６はファイバTFT-OLEDの等価回路の一例を示す。図６において符号６０が図３の３１に対応する画素駆動回路、６１が有機LEDのITO電極、６２が有機EL層、６３が陰極電極、６４がITOと補強電極を含めた共通線、６５がSOIファイバと接合するバンプである。６１〜６５がOLEDファイバに対応する。６６は信号線、６７は電流源線であり６０、６６、６７がSOIファイバに対応する。６８が外付けのゲート線である。

図７はファイバTFT-OLED構造においてファイバに垂直方向の断面図である。SOIファイバ７０とOLEDファイバ７１の複合線の各々はディスプレイの垂直方向、即ち列方向RGBの画素列に対応している。ゲート線７２は各画素に接続されているが、外付け共通線７３は画面の端部のみ１ないし２本で良い。これはITO共通電極に金属の補強電極を取り付けてあるからである。７０〜７３で構成されたファイバの網をOLEDファイバの発光部の下部に黒色の絶縁レジン７４を、上部を透明レジン７５でラミネートし、更に有機ELの保護の為に、水分、酸素等に対するバリヤフィルム７６、７６’を重ねる。

図８はファイバTFT-OLED構造においてファイバに平行方向の断面図で、特に端子部近辺の構成を示す。SOIファイバ８０とOLEDファイバ８１からなる複合TFT-OLEDファイバに直交してゲート線８２が各画素に接続されている。OLEDの共通電極を繋ぐ共通線８３，８３’は画面端部のみでよい。各ファイバ上の信号線と電流供給線は外部回路へ接続される。ここでは駆動ICの載ったTABないしは中継用のFPC８７とPCB８８が接続されている。ゲート線８２、共通線８３，８３’のさらに外側にはバリヤフィルム８６、８６’が配置される。

以上の表示装置では、SOIファイバ２０上に形成されたMOS型トランジスタ素子等からからなる画素駆動回路３１を形成した一次元基板と、ITOファイバ２１〜２３上に形成された有機LED画素からなる一次元基板とを、対応する各画素で互いに結合して複合一次元基盤が構成される。この複合一次元基板が表示面の一列を構成する。

さらに、ファイバー上の一端から各画素に外部から画像信号を導入するためにファイバーの長手方向に走る線状導体の信号線３３、並びに各画素を構成する有機LED４２，５３に注入する電流を供給する線状導体の電流供給源３４が同一のSOIファイバ２０に形成されている。

これら複合ファイバー２０〜２３を表示画面の列数に必要な本数を画面水平方向画素ピッチに対応して規則的に配列し、これらに直交して画素表示のタイミング等の信号を画素駆動回路３１に導入する線状導体のゲート線２４をSOIファイバ２０に接続する。また、有機LED４２，５３を備えたITOファイバ２１〜２３の発光出射面である透明電極４１，５４を共通に接続する共通電極線６１を接続する。

これらファイバー２０上の信号線３３、ゲート線２４の端部に画素を駆動するための信号、乃至制御信号を印加する外部駆動回路２６，２６’を、各電流供給源３４に共通の電流源を接続し、各共通電極線６１に同電位源を各々接続する。このように構成された網目全体を剛性乃至は可撓性を有する透明有機樹脂等を発光側に、黒色有機樹脂等を反対側に装着して両者で上記網目画面を保護し、これにより厚み３mm以下に平板化したTFT-有機LED発光型表示装置が構成される。なお、SOIファイバ２０の代わりに酸化膜付SOIファイバを用いてもよい。

図９(a),(b)は酸化膜附きのSOIファイバを用いた場合のTFT工程の一例を示す図である。まず、図９(a),(b)のステップ（１−３）に示すように、酸化膜９１を含めてシリコン膜９０のアイランドを形成する。図６の画素駆動回路を０.５μmの設計ルールで全てn-チャネルとし、L/W=２/２μmとした場合のレイアウトした場合、回路部分の面積は２８ｘ２４μmである。これ以外の種々回路方式をとるとしても、アイランドの面積は５０μm□あれば十分である。

次に、図９(a),(b)のステップ（４−６）、（７−１０）に示すように、シリコン膜９０の側面をプラズマ酸化、熱酸化、酸化膜成膜等の手段により酸化膜で覆い、ゲート電極９３を酸化膜の上に形成する。ゲート電極９３としては金属タンングステン、タングステンシリサイド等を用いた。続いて、図９(a),(b)のステップ（１１−１８）に示すように、n-チャネルTFTに於いてソース、ドレイン領域９４１，９４２は幅１μm程度のLDD (Lightly Doped Drain)領域９５持つ構造を形成する。不純物導入はまず低濃度でイオン打ち込みを行い、次いで、ゲート電極９３端部にかかるレジスト膜厚を１μmになる様調節して高濃度の打ち込みを行った。不純物導入の別の方法として、ソース、ドレイン領域に対応した面積で酸化膜の窓をあけて、プラズマドーピングによりまず低濃度のイオン導入を行い、次いで上記と同様、ゲート電極９３端部にかかるレジスト膜厚を１μmになる様調節してプラズマドーピングにより高濃度のイオン導入を行った。

いずれの方式に於いても、その後に図９(a),(b)のステップ（１９−２２）、（２３−２８）に示すように、第一層間絶縁膜９６を成膜、これにスルーホール９６１,９６２,９６３を開けてソース、ゲート、ドレイン各々の配線９７１，９７２，９７３を形成した。この際バリヤメタルとしてTiを用い、配線用金属としてAlを用いた。この段階で画素駆動回路内の各素子接続間の接続用配線と、信号線及び電流供給線への回路からの配線の一部を形成する。

更に、図９(a),(b)のステップ（２９−３１）、（３２−３９）に示すように、第二層間絶縁膜９８を成膜、前記画素駆動回路とゲート用パッドへの接続の一部と回路ない配線９９１〜９９３を行った。次にファイバの側面に配線用Alの成膜を行い、配線パターンと回路との接続を完成させ、次いで再度第二層間絶縁膜を側面に形成して、Alを成膜、パターン形成を行いゲート用パッドへの接続を完成させる。

一方のOLEDファイバの工程図（断面図）を図１０(a),(b)に示す。方式はボトムエミッションである。図１０(a),(b)のステップ（１）に示すように出発点の１次元基板はITO膜１０１があらかじめ成膜されたいわゆるITOファイバである。これにAl補強線１０２をマスク成膜、またはレジストリフトオフにより形成した。図の断面をX-Y座標で表した場合の第一、第二象限がEL発光の出射面であり、図１０(a),(b)のステップ（２−４）に示すように、EL層１０３は第三、第四象限に形成される。それから図１０(a),(b)のステップ（５）に示すようにEL層１０３上の陰極金属電極１０４は画素ごとに分離されておりマスク蒸着で形成される。さらに、図１０(a),(b)のステップ（６−９）に示すように、これら全体に透明な感光性樹脂１０５を塗布、陰極へのスルーホールを除いて露光・硬化する。未露光部分は現像によりスルーホールとなり、ここに低融点半田、導電性接着剤等１０６をインクジェット、ディスペンサ等の手段で充填し、SOIファイバとの接続パッドとする。

図１１(a),(b)はフロントエミッション方式のOLEDファイバの工程図である。図１１(a),(b)のステップ（１−６）、（７−８）に示すように、一次元基板金属膜ファイバ１１０上の金属膜を画素単位の下地電極およびSOI基板への接続端子としてパターン１１１を形成、次いで当該端子部を含む発光部と逆の半円部に絶縁膜１１３を形成する。この絶縁膜のパターン形成時に下地金属の端子に対するスルーホールも同時に形成しておく。次に当該絶縁膜上に端子部と重ならない様に金属のITO補強電極１１２を形成するが、この時金属膜の一部はスルーホールを介して下地端子電極との接続端子を絶縁膜１１３上に形成する。次いで、図１１(a),(b)のステップ（１９）、（２０−２３）、（２５）に示すように、陰極電極１１４、有機EL層１１５は下半円にかからない様、ITO１１６は補強電極と接触する様マスク蒸着しOLED部を形成する。これら全体を図１１(a),(b)のステップ（２６）に示すように感光性透明樹脂１１７で被覆し、上記接続端子を除いて光硬化し、端子部は現像によりスルーホールを形成、ここにインクジェット、ディスペンサ等の手段によりSOI基板との接続バンプを形成する。

以下に、上記のプロセスの具体的な実行方法とデバイス構造の製造方法及び製造装置の原理について述べる。
全体の製造工程は大きく４つに区分され、その大区分工程のフロー図を図１２に示す。ファイバ１次元基板製作工程は、現行二次元技術でのウェハー乃至SOI基板を作る工程に対応するので、ディスプレイ製造工程と独立と考えてもよい。セグメントアレー化工程は、これら１次元基板をディスプレイサイズに合わせて切断して円柱、多角柱表面、または円筒内面内に配列、固定し、これらを改めてTFT，OLEDの製造工程の「基板」とする工程である。TFT，OLEDの製造工程は前述の様に工程フローとしては二次元基板と同一である。最後は出来上がったファイバを組み立て製品化する工程である。

本実施例ではディスプレイとしてアスペクト比１６:９、対角５０”のHD-TV及び１５“SXGAを具体的な対象として取り上げる。前者の精細度はフルスペックで１０８０ x １９２０（画面サイズは１１０６ x ６２２mm）、画素サイズは０.５７６ x ０.５７６ mm、RGB各色のピッチは０.１９２ mmである。方式としては複合タイプを採用、TFTは１２５□、OLEDは１２５μφの石英ファイバを用いた。１５”ディスプレイの場合は、精細度１０２４ x １２８０（画面サイズは２２８.６ x ３０４.８ mm）、画素サイズは０.２２３ x ０.２２３ mm、RGBのピッチは０.０８ mmで、７０μ□および７０μφのファイバを用いた。HD-TVの１色当たりのファイバー長は約１２００mである。現行の大型２次元基板のスループット時間は６０秒であるので、これと同じスループットとして、ファイバ１次元基板製作の走行速度は約２０m/sとした。

図１３に石英ファイバによるSOI、ITO等１次元基板の製造原理を示す。１３１は通常の石英ファイバ線引きのステージであり、ここで所与の径の石英ファイバを形成し、次いでステージ１３２でSi膜を高温雰囲気の中で、CVD,溶射、融液塗膜-冷却等の手段によりSi結晶を形成、ファイバー巻き取りに当たって１３３,１３４に於いてレジストを保護膜として塗布、ロール１３５により巻き取った。ITO、金属膜等はステージ１３２をこれらに適合した装置とし、以下同様な工程で基板を形成する。

図１４にセグメントアレー化工程の原理図を示す。一次元基板が巻かれたロール１４１からレジスト保護膜がかけられたファイバ１４２が繰り出されて途中１４３でレジストの剥離、洗浄が行われ、「プロセス基板」化する冶具、「基板冶具」１４５の表面に切断・配列装置１４４によりセグメント化されたファイバが固定される。

図１５(a),(b),(c)にセグメントアレー化により形成された「プロセス基板」の概念図を示す。図１５(a)に示す符号１５１がセグメント化されたファイバで、１５２がこれらファイバを「プロセス基板」とする固定冶具である。この固定冶具には種々の構造が適用されるが、基本的な構造は回転軸を持つ円筒ないしは円柱または多角柱で、表面に軸方向に沿ってファイバ位置決め用の溝が形成されている。図に明示していないが、冶具上のファイバは両端で固定される。

他の基本的な構造として、図１５(b)に示す２つのリング１５３、１５３’が支柱１５４により結合されているもので、この場合もリングの表面にファイバ位置決め用の溝が形成されており、両端には固定と張力によりファイバの直線性を保つ構成を持つ。円筒形状の場合、当該冶具は５０“HD-TV用の場合直径７６.４φ、有効長さ６２２mm,１５”SVGAの場合は同２８.５φ、２２９mmである。従って平面基板に比較してHD-TVに対しては１/１４、１５“ディスプレイに対しては１/１０の「フットプリント」となり、装置の大幅な小型化が実現出来る。

更に別の構成として、図１５(c)に示す様にファイバ１５１の両端をマイクロクランプ１５５で保持しこれをチェイン１５６に固定、以下これを「すだれ状基板」と称する。これは有機フィルムで用いられている様なロール・ツウ・ロールの加工法に便利な形態である。マイクロクランプ１５５としては単純なクランプと同時に一定角度回転可能な構造をとることによってファイバの各面の加工を容易にする。マイクロクランプは当然前記円筒形基板においても用いることが出来る。

図９〜図１１で説明したTFTおよびOLEDのプロセスでは、現行の二次元基板のプロセスと同一の工程、膜材を使用している。電極、配線等の金属材料はW、タングステンシリサイド、Ti、Al等であり、無機系絶縁材料としてはSiO_２、SiN等、有機系は感光性透明樹脂である。成膜法としては金属の場合スパッタ、イオンクラスタビーム、金属溶射等が用いられ、絶縁膜の場合は各種のCVDが用いられる。図１６(a),(b),(c)に円筒基板に対するこれら成膜方法の原理図を示す。

図１６(a)は真空室１６０にイオンクラスタビーム、金属溶射、大気圧プラズマ等、収束ビーム状、乃至は集中プラズマ状態を発生するプロセスヘッド１６２が設置された形式であり、円筒基板１６１の軸方向一次元的に成膜を行う方法である。回転機構１６３により基板全面の成膜、加工が行われる。

図１６(b)は円筒型CVD装置の２つの形式を示す。図１６(b)の(i) は外部の円筒形１６４の内部に円筒基板１６１がある場合で、(ii)は円筒基板１６５の内壁にファイバが固定される方法で、この場合円筒基板がCVD装置の外壁を構成する。

図１６(c) は、図１６(b)に対応するスパッタ装置の方式であり、図１６(c) の(i)は外部の円筒形１６６が真空室を形成し、この内部にスパッタターゲット１６７が１個乃至は複数個設置されており、回転機構１６３により円筒基板１６１全面に成膜が行われる。図１６(c) の(ii)は円筒基板自体が基板ホールダー、場合によっては真空室の外壁を兼ねる方式で、中心軸にスパッタターゲット１６８が設置されている。

ドライエッチング及び装置は成膜におけるプラズマＣＶＤ（P-CVD）及びスパッタと本質的に同一のプロセス、装置原理である。即ち図１６(a)でプロセスヘッドが大気圧プラズマでエッチングガスを導入するか、図１６(b)でCVDガスをエッチングガスに変更するか、または図１６(c)でターゲットの代わりに電極のみとするか、いずれかの方法でドライエッチングを行う。

以上各種成膜並びにドライエッチングの方式と装置原理について述べたが、パターン形成は二次元基板と同様なフォトリソグラフィを円筒基板に適用する。図１７にレジスト塗布方法の概念を示す。図中符号１７１はレジスト剤をスリット口から円筒基板１７０上に注出させる構成で、円筒基板は回転機構１７２により回転、均一化と全面塗布を行う。図１５(b)のタイプの冶具の場合には、円筒基板全体をレジスト液中にディップして中心軸の回りに回転させファイバ全周に均一なレジスト層を形成する方法をとる。レジスト塗布した円筒基板は円筒状のベーク炉でプリベークされる。

図１８に画素回路TFTに用いられる高精度露光機の概念図を示す。その露光機は、円筒または多角柱基板１８０上のファイバ１本づつを対象として露光する方式で、図中符号１８１は基板を中心軸の回りに回転させると同時に軸方向への移動も行わせる機構である。１８２は、露光領域が５mm□の５:１縮小投影結像レンズで、複数個連結されている。アラインメントはサーボ制御機構１８３が各レンズを独立にX-Y-Z ３軸を制御する。制御データは露光の前段階で各ファイバの位置座標を検出用の光学ヘッド１８６で高速で読みとって回線１８７を介して記憶・計算系１８８に入力、記憶・計算系１８８から制御信号が回線１８９を介して１８３に伝達されレンズ系のサーボ制御が行われる。光学ヘッドの代わりにファイバの側面を感知する機械的な触針でもよい。本露光系の光源１８５として、波長３０８nmまたは２４８nmのエキシマレーザーを用いる。照明光学系１８４は通常のケーラー照明系であるが、円筒レンズ等を用いて照明領域は幅０.２mm、長さは結象レンズ系の連結の長さに対応し、少なくとも２５０mmのスリット状である。

図１９に露光光学系の等価光学系を示す。適当な形状に加工されたエキシマレーザーの平行光１９０を分割レンズ１９２により二次光源を作成し、二次光源１９３とコンデンサレンズ１９４と共に所与の形状で均一分布化された光でマスク１９６を照明する。フィールドレンズ１９５は結像レンズ１９７の入射瞳１９８に二次光源像を形成し、結像面１９９にマスク像を形成する。図の光学系１９０〜１９５はスリット状照明のX,Y軸方向のいずれかを現しており、実際には２組の光学系からなる。これは共通の光学系であるが、フィールドレンズ１９５以降はそれぞれ個別の光学系となっている。

ここでのエキシマ光源の出力は、２kHz、１０Ｗ、即ち５mJ/１shotである。従ってスリット状照明部のエネルギー密度は光源ベースで１０mJ/cm^２、光学系の損失を５０％として５mJ/cm^２となる。化学増感系のレジストの必要ドーズ量は３０mJ/cm^２程度であるので、６ shot/siteの露光が必要となる。６ shotでエキシマレーザーの空間コヒーレンスの効果も打ち消される。５０”HD-TV用の円筒基板に対する総shot数は従って、６３３/５０ x １９２０ x ６ = １４９７６０となり、２kHzのレーザーでは７５秒、サーボ制御の時間を入れて約２分が高精度露光工程の所要時間である。

以上は高精度を要する画素スイッチの露光方式であるが、TFT程の精度を要せず広い面積にわたるパターン、例えば画素スイッチ内配線、パッド並びにファイバー軸方向のパターン等の場合には、図２０に示す様な１：１プロキシミティ露光を用いた。入射光２０４がファイバ２０１の端部を充分カバーする角度を張ってファイバ中心に集光する様設計された円筒型レンズ２０２がファイバと平行に置かれ、これによってマスクパターン２０３はファイバ曲面に沿って投影される。上記円筒形レンズは１本ないし多数本からなり、ファイバとのアラインメントに対応する様に構成されている。当該露光で光源として前記エキシマ照明系を用いた場合、１：１のため、工程時間は短縮されて３０秒程度となる。

図２１(a),(b),(c) は現像、剥離、ウェットエッチング、洗浄、等のウェットプロセス方式の原理図を示す。図１２(a)は円筒基板２１１を横型のウェット槽２１２で処理する方式で、槽内で回転、搬送系２１３で複数のウェットプロセスを行う。図２１(b)は縦型の槽２１４を用いた場合である。図２１(c)は、図１５(c)の形状のすだれ基板２１５に適応する方式で、ローラ搬送系２１７-１〜２１７-３によりウェット槽２１６を通過させる。洗浄後乾燥清浄空気または窒素等を噴射またはエアナイフ状に吹き付けて乾燥させる。

不純物の導入方式としてはイオン打ち込み、プラズマドーピングの２方式を用いている。イオン打ち込みは図１６(a)でのプロセスヘッドがスリット状のイオンガンとなったものである。プラズマドーピングの方式、装置は成膜におけるP-CVD及びスパッタと本質的に同一のプロセス、装置原理である。即ち図１６(a)でプロセスヘッドが大気圧プラズマで不純物ガスを導入するか、図１６(b)でCVDガスを不純物ガスに変更するか、または図１６(c)でターゲットの代わりに電極のみとして不純物ガスを導入するか、いずれかの方法でドーピングを行う。不純物活性化は通常の熱アニール法である。また工程中の水素アニールも通常の半導体プロセスと同様、水素炉を用いている。

この様にして作製されたファイバを２次元の平面ディスプレイとするためには、まず図２２(a)に示す様にTFT、OLED各円筒基板２２１ないしはすだれ状基板上のファイバ２２３のパッド部にOLEDにダメージを与えない低温で用いられる半田ないしは導電接着剤をインクジェット２２４等の手段でデポする。この際、円筒基板は軸２２２で回転、移動を行う。または軸方向の移動はインクジェットヘッド２２４でもよい。このようにしてバンプの形成された両ファイバの内、図２２(b)に示す様に片方２２５（２２３）を円筒基板等から外し、両端の保持と圧着を行う冶具２２７を用いてもう片方のファイバ２２６に位置合わせ後圧着する。ファイバのプロセス化基板冶具によってはこの段階で両ファイバの接続のテストを行う。

次いでこれら複線ファイバ２３１を図２３(a) に示すファイバ固定枠２３２に画面ピッチに合わせてRGBの順で固定する。この枠２３５（２３２）は図２３(b) に示す様に下記に述べるゲート線接続の妨げにならない様、OLEDファイバ２３３より外側にある。固定後、TFTファイバ２３４のゲート用パッドに上記と同様、インクジェット等の方法で矢印２３６の方向から低融点半田等を堆積する。この段階で両ファイバの接続テストを行ってもよい。またここで不用端部の切断を行う。次にファイバとゲート線との接続を行う。

図２４に示す様にゲート線用銅線を画素ピッチに従って張った枠２４１は、図２３で示したファイバ固定枠２３２と一部入れ子の構造となっている。銅線には予め低温半田がつけられている。ファイバ２４２，２４３と銅線の位置関係は図２４(b)に示す通りで、OLEDファイバ２４２の下のTFTファイバ２４３の下辺に熱圧着または図２５に示すレーザーマイクロ溶接機により接続される。

後者の場合、図２４の枠はX-Yステージ上にあり、図２５に示すようにゲート線２５１は紙面に垂直（Y)に走っている。レーザー溶接ヘッドはゲートパッド位置に同期してパルス光を出射する。１ゲートラインが終了するとX-ステージにより画素垂直ピッチ分移動して同様な操作を行う。ゲート線２５１は通状の銅線で、線径は１００μmφであり、銅線間の空隙は５０“HD-TVの場合、４７６μmである。マイクロウェルダーの光学ヘッド部２５３は台形プリズム２５４とミラー２５５、マイクロレンズ２５６からなるマイクロオプティックス光学系である。パルスレーザー光２５７は台形プリズムより分割され銅線の両側からTFTファイバ２５２上のバンプ２５８に照射される。

レーザーとしてYAGレーザー基本波を用い、これをレンズ２５６により１０μmφ以下に集光してバンプを融解、溶接する。１０μmφ以下の集光のためには元のレーザー光源の出力がTEM_００モードでなければならずない。このため導光系として通常用いられているファイバーを使用せず、出来るだけ単純な２枚レンズのビームイクスパンダと図２５の光学系を用いている。今考えているHD-TVの垂直画素ピッチは５７６μmであるので、発振周波数２０kHzの光源を用いると、移動速度は約１２m/sとなる。１ゲートラインの走行所要時間は約０.１秒、従って全画面で１０８秒必要である。実際には、加速、減速、１画素ピッチ移動等の各動作がそれぞれ０.１秒弱必要であり、約４００秒、即ち１ヘッドでは約７分を要したが、これを多ヘッドにすることにより、１分以下で１枚のディスプレイを完成することが出来た。

OLEDの共通電極に対する接続は画面に入らない端部に２本の線をOLEDファイバに接続する。この為に図２６(a)に示す様な共通線用枠２６１は、この上に張られた２本の導線２６３が図２６(b)のようにOLEDファイバ２６４の上部に位置する様な構造を持つ。OLEDファイバおよび２本の共通線には予め低温で接続する導電性接着剤がインクジェット等の方法でデポされており、これを低温熱圧着する。

以上の組み立てが終了した後、プローバーを用いて点灯検査を行い、特に、上記接続の検査を行う。接続が完全であることを確認して次に信号ドライバーICチップ、電流源、ゲートドライバーICチップ、共通電極等の実装を行う。信号ドライバーICチップと電流源とはTFTファイバの端部と接続される。

これらの回路部品は０．４mm厚の多層配線からなるフレキシブル乃至はリジッドな回路基板に取り付けられておりそれぞれ垂直画素列に対して端子が形成されている。これらとファイバの接続方法は上記と全く同様である。ゲート線および共通線は同じくゲートドライバーICチップ、共通電極を積載した多層配線からなるフレキシブル乃至はリジッドな回路基板が前記と直行する辺に配置され、同様に接続される。これら実装の検査終了後、図７、図８に示す様に、ファイバーの出射面と反対側に黒色塗料を含む樹脂を流し込み、次いでファイバーの出射面側に透明樹脂を流し込み全体の厚みが１mm以下となる様平板に整形し表示パネルを完成する。

以上説明した様に本発明によれば、２mm以下の超薄型、且つ大型高精細ディスプレイを低コストで製作出来る。従って、本格的な壁掛けTV、医療用、電子ペーパー等の種々の応用範囲が拡大する。更に、全く新規の生産装置であるため、新しい産業を興すと同時に、装置自体が小型で製造コストが低いため、技術革新のスピードアップが可能となる。また、ここでは内容に立ち入らないが、これら装置、プロセスのディスプレイ以外への波及効果が多大であり、特にナノ技術に至る前段としての意義が大きい。

また、携帯電話用のディスプレイや7から10インチ用のディスプレイの場合は、駆動回路素子をシリコンウエハやガラス基板で作製された平面基板を用い、それらとOLEDファイバをアレイ化したものを組合わせて有機ELディスプレイとしても良い。比較的小型サイズのディスプレイの場合、シリコンウエハプロセスは半導体デバイスが大量に使われているために非常に安価に調達できる利点がある。しかし素子のサイズが50μm以下の高精細なディスプレイを作製する事は通常の二次元基板を用いたディスプレイでは非常に難しい。それは有機EL素子を作製するばあい金属のシャドウマスクをもちいて作製するためで、マスクの赤、緑、青色ごとに別のマスクを用いるのでその都度アライメントしなければならず、真空装置内でアライメント精度が5μｍ以下を出すのが非常に困難なためである。マスクと基板の相対位置精度としては、マスクの加工精度3μm以下、アライメント精度5μm程度、プロセス中の熱膨張による変形によるずれ１から3μmが考えられる。従って、総合的には5から10μm程度となり、上記の素子サイズ以下を産業レベルで実現する事は難しい。しかし一次元基板を用いる方式では、有機ELの成膜をリール・ツー・リール方式を用いて、各色事に独立に行い配列する事が出来る。この場合、マスクは１または数箇所のスリット状のシャドウマスクでよいので、１μ以下の精度で作製でき、前記マスクを固定し、間欠的に一次元基板を前記マスク上を移動させることで容易に高精度に成膜できる。もちろん一次元基板の移動に同期させて前記マスクを移動させると連続的に製造する事が出来る。

このように、比較的小型のディスプレイの場合は、OLEDファイバのアレーと二次元基板で作製されたTFT回路基板を組み合わせる事で、安価でかつ高精細なディスプレイが実現できる。シリコンウエハを用いた場合は、TFTの性能は、多結晶のTFTに比べて非常に良いので高速応答が向上でき、又回路も複雑な機能を追加でき、色補正なども向上できる。

Claims

半導体層又は絶縁層が表面に形成されさらに保護膜により被覆されたファイバを巻き取り治具から引き出し、
前記巻き取り治具から引き出された前記保護膜を除去し、
前記ファイバのうち前記保護膜が除去された部分を必要な長さに切断して複数本に分け、
複数本の前記ファイバを環状面の外表面又は内表面に固定し、
前記環状面上の前記ファイバに能動素子、受動素子の少なくとも一方を形成する
ことを特徴とするデバイス製造方法。
前記環状面は、円柱、多角柱の表面、筒の内面のいずれかであることを特徴とする請求項１に記載のデバイス製造方法。
前記環状面には前記ファイバ上にプロセスヘッドを配置して、前記環状面を回転させて順次前記ファイバに一次元的に膜を成長させる工程を有することを特徴とする請求項１又は請求項２に記載のデバイス製造方法。
前記ファイバは前記環状面に固定された状態で成膜雰囲気に置かれる工程を有することを特徴とする請求項１乃至請求項３のいずれか１つに記載のデバイス製造方法。
前記ファイバ上にプロセスヘッドを配置して、前記環状面を回転させて順次前記ファイバにレジストを塗布する工程を有することを特徴とする請求項１乃至請求項３のいずれか１つに記載のデバイス製造方法。
前記ファイバ上に露光装置のレンズ系を配置して、前記環状面を回転させて順次前記ファイバ上の前記レジストを露光する工程を有することを特徴とする請求項５に記載のデバイス製造方法。
前記ファイバは前記環状面とともに溶液に浸漬されてウェット処理がなされる工程を有することを特徴とする請求項１乃至請求項６のいずれか１つに記載のデバイス製造方法。
半導体層又は絶縁層が表面に形成されさらに保護膜により被覆されたファイバを巻き取り治具から引き出し、
前記巻き取り治具から引き出された前記保護膜を除去し、
前記ファイバのうち前記保護膜が除去された部分を必要な長さに切断して複数本に分け、
複数本の前記ファイバを互いに間隔をおいて固定治具に取り付け、
前記固定治具に固定された前記ファイバに能動素子、受動素子の少なくとも一方を形成する
ことを特徴とするデバイス製造方法。