JP4885171B2 - ファイバ基板接合素子の製造方法 - Google Patents

ファイバ基板接合素子の製造方法 Download PDF

Info

Publication number
JP4885171B2
JP4885171B2 JP2008173631A JP2008173631A JP4885171B2 JP 4885171 B2 JP4885171 B2 JP 4885171B2 JP 2008173631 A JP2008173631 A JP 2008173631A JP 2008173631 A JP2008173631 A JP 2008173631A JP 4885171 B2 JP4885171 B2 JP 4885171B2
Authority
JP
Japan
Prior art keywords
fiber substrate
fiber
film
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008173631A
Other languages
English (en)
Other versions
JP2010015776A (ja
Inventor
偉銘 周
毅 平山
章文 中嶋
久 小相澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2008173631A priority Critical patent/JP4885171B2/ja
Publication of JP2010015776A publication Critical patent/JP2010015776A/ja
Application granted granted Critical
Publication of JP4885171B2 publication Critical patent/JP4885171B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

この発明は、略矩形のファイバを基板として該ファイバの表面上に素子および/または配線が形成されたファイバ基板素子を接合し、封止処理が施されたたファイバ基板接合素子の製造方法およびファイバ基板接合素子に関するものである。
通常、ディスプレイに用いられる基板は、ガラス基板などの2次元の平板基板である。2次元基板は、製造コストを下げるために、基板の大型化が進められていた。液晶ディスプレイなどに用いられる基板は、フロート法などで作られた板ガラスを研削、研磨し、所定のサイズに切断して使用されている。
2次元基板を用いた場合、ディスプレイを大型化すると、画素数は画面の大きさの2乗に比例して多くなる。この結果、画素の不良発生率が同じ場合、画面を大型化することによって歩留まりが著しく低下してしまう。また、1枚当たりの製造コストも高くなるので、歩留まりに反比例して製造コストが高くなってしまう。これは、画面上の一箇所でも素子に不良があると、その部分あるいはその周辺だけを交換して修理することができないからである。
一方、ディスプレイに関して、断面形状が矩形や円形等のファイバを基板とし、この基板上に発光素子を集積化したファイバ型発光素子を用いて、このファイバ型発光素子を平行に多数並べてアレイ化した平面状のディスプレイを作成するものがある(特許文献1参照)。
特表2002−538502号公報
ところで、ファイバ型発光素子とTFT回路などがファイバの表面に形成されたファイバ基板駆動素子とを接合したファイバ基板接合素子、あるいはファイバ基板駆動素子と他の長尺物とを接合したファイバ基板接合素子を封止処理する場合、従来は、接合された状態のファイバ基板接合素子の全周に、溶融した樹脂を塗布していた。
このような樹脂を全周に塗布する封止処理では、熱に弱い有機素子などの発光素子に対するダメージが大きく、この封止処理によって熱に弱い素子が損傷するという問題点があった。さらに、このような封止処理を行うと、ファイバ基板接合素子同士などの接合部分の隙間に樹脂が入り込み、この樹脂の存在によってファイバ基板に応力を発生し、ファイバ基板が変形してしまうことがあるという問題点があった。
そこで、この発明は、上記に鑑みてなされたものであって、ファイバ基板素子同士あるいはファイバ基板素子と他の長尺物とを接合したファイバ基板接合素子を形成する場合に熱に弱い素子の損傷を抑え、かつファイバ基板の変形を抑えて封止処理を行うことができるファイバ基板接合素子の製造方法およびファイバ基板接合素子を提供することを目的とする。
上述した課題を解決し、目的を達成するために、この発明にかかるファイバ基板接合素子の製造方法は、断面が略矩形状のファイバを基板として該ファイバの表面上に素子および/または配線が形成されたファイバ基板素子同士あるいは該ファイバ基板素子と他の長尺物とを接合し、さらに封止処理が施された所望のファイバ基板接合素子を製造するファイバ基板接合素子の製造方法であって、両側辺部の接合領域、および接合した前記ファイバ基板素子の半面を覆う基板カバー領域を有し、各接合領域および前記基板カバー領域の一方の面に前記ファイバ基板素子の長手方向に沿った導電部材を付着させた2つの帯状フィルムの他の面を向かい合わせ、該2つの帯状フィルム間に前記接合した前記ファイバ基板素子を配置する配置工程と、少なくとも前記帯状フィルムを含む平面近傍に、前記ファイバ基板素子と略直交する磁界を発生させるとともに、一方の帯状フィルムの導電部材と、該導電部材に対向する他方の帯状フィルムの導電部材とに対してそれぞれ異なる向きの電流を流し、各導電部材に発生したローレンツ力によって、前記接合した前記ファイバ基板素子を囲むように覆う囲繞工程と、前記導電部材が発生する熱によって前記2つの帯状フィルムの前記接合領域を融着接続して封止する封止工程と、を含むことを特徴とする。
また、この発明にかかるファイバ基板接合素子の製造方法は、上記の発明において前記封止工程後に、前記導部材を剥離する剥離工程を更に含むことを特徴とする。
また、この発明にかかるファイバ基板接合素子の製造方法は、上記の発明において、前記ファイバ基板素子は、ファイバ基板の表面に発光素子が形成されたファイバ基板発光素子と、ファイバ基板の表面に前記発光素子を駆動する駆動回路が形成されたファイバ基板駆動素子とを含み、前記剥離工程は、少なくとも前記発光素子が光を出射する領域の導電部材を剥離することを特徴とする。
また、この発明にかかるファイバ基板接合素子の製造方法は、上記の発明において、前記封止工程は、前記帯状フィルムの側辺部の導電部材に流す電流量を他の導電部材に比して大きくして融着接続することを特徴とする。
また、この発明にかかるファイバ基板接合素子の製造方法は、上記の発明において、少なくとも前記基板カバー領域の前記導電部材と、前記帯状フィルムとの間に剥離フィルム層を有し、前記剥離工程は、前記剥離フィルム層を前記帯状フィルムから剥離することを特徴とする。
また、この発明にかかるファイバ基板接合素子の製造方法は、上記の発明において、前記帯状フィルムは、熱融着性フィルムであることを特徴とする。
また、この発明にかかるファイバ基板接合素子の製造方法は、上記の発明において、前記帯状フィルムは、透明部材であることを特徴とする。
また、この発明にかかるファイバ基板接合素子の製造方法は、上記の発明において、前記他の長尺物は、短手方向に前記ファイバ以下の幅を有する帯状の導電板であることを特徴とする。
また、この発明にかかるファイバ基板接合素子の製造方法は、上記の発明において、前記他の長尺物は、板状ファイバであることを特徴とする。
また、この発明にかかるファイバ基板接合素子は、断面が略矩形状のファイバを基板として該ファイバの表面上に素子および/または配線が形成されたファイバ基板素子同士あるいは該ファイバ基板素子と他の長尺物とを接合し、さらに封止処理が施されたファイバ基板接合素子であって、両側辺部の接合領域、および接合した前記ファイバ基板素子の半面を覆う基板カバー領域を有する2つの帯状フィルムの前記基板カバー領域によって前記接合した前記ファイバ基板素子を囲むように覆い、前記接合領域で熱融着接続して封止することを特徴とする。
また、この発明にかかるファイバ基板接合素子は、上記の発明において、前記ファイバ基板素子は、ファイバ基板の表面に発光素子が形成されたファイバ基板発光素子と、ファイバ基板の表面に前記発光素子を駆動する駆動回路が形成されたファイバ基板駆動素子とであることを特徴とする。
また、この発明にかかるファイバ基板接合素子は、上記の発明において、前記帯状フィルムは、熱融着性フィルムであることを特徴とする。
また、この発明にかかるファイバ基板接合素子は、上記の発明において、前記帯状フィルムは、透明部材であることを特徴とする。
また、この発明にかかるファイバ基板接合素子は、上記の発明において、前記他の長尺物は、短手方向に前記ファイバ以下の幅を有する帯状の導電板であることを特徴とする。
また、この発明にかかるファイバ基板接合素子は、上記の発明において、前記他の長尺物は、板状ファイバであることを特徴とする。
この発明によれば、ファイバ基板上に形成された熱に弱い素子の損傷を抑え、かつファイバ基板の変形を抑えた封止処理を行うことができる。
以下、図面を参照して、この発明にかかるファイバ基板接合素子の製造方法およびファイバ基板接合素子の好適な実施の形態を詳細に説明する。なお、この実施の形態によってこの発明が限定されるものではない。
(実施の形態)
図1は、この発明の実施の形態にかかるファイバ基板接合素子の構成を示す一部断面を含む斜視図である。図1において、このファイバ基板接合素子3は、略矩形の線状部材であるファイバ基板10の表面上に有機EL発光部であるOLED部1が形成されたファイバ基板発光素子4と、ファイバ基板20の表面上にTFT駆動回路であるTFT部2が形成されたファイバ基板駆動素子5とが、接着部30によって長手方向に沿って接続される。さらに、この接続された状態のファイバ基板発光素子4とファイバ基板駆動素子5との周囲を、2つの帯状のフィルム31a,31bによって囲むように覆い、融着領域E1によって熱融着接続されることによって、接続されたファイバ基板発光素子4とファイバ基板駆動素子5とが封止され、ファイバ基板接合素子3が形成される。
ファイバ基板10は、まず、図示しないリールに巻かれて断面が略矩形の石英等からなる光透過性のファイバ基板を用意し、発光素子である有機EL素子を形成するための基板として用いる。このファイバ基板10の断面サイズは、たとえば250μm×150μmである。また、略矩形のファイバ基板10を製造する場合、母材の断面を略矩形にすればよい。ここで、略矩形形状とは、略四角形状に限らず、略矩形の一辺がレンズ状に凸に成形された形状、または略矩形の一辺がレンズ状に凸に成形され、その反対辺に凹みが成形された形状等を示す。また、ファイバ基板20も、同様にして形成される。
光透過性のファイバ基板10としては、石英の他に、ホウケイ酸塩若しくはソーダ石灰ガラス、サファイヤ、その他の適切なガラス材料等のガラスファイバ、またはメタクリル酸メチル(PMMA)、ポリカーボネート、アクリル、マイラ、ポリエステル、ポリイミド、その他の適切なプラスチック材料等からなるプラスチックファイバを用いても良い。
つぎに、ファイバ基板10をリールから引き出して図示しない成膜装置内に導き、その外周のうち一の面1aおよびその面に隣り合う表面1b,1cの上にスパッタ法によって透明電極としてのITO膜11を形成する。ITO膜11としては、酸化インジウム錫などを用いることができる。
その後、光透過性の保護絶縁膜としてのSiO膜12をITO膜11上に形成する。図示しないレジストを表面1a上に塗布し、有機層13を形成すべき領域を露光、現像してパターニングし、有機層13が堆積される開口部を形成する。この開口部は、ファイバ基板10の長手方向に沿って間隔をおいて複数形成され、それらの平面の大きさは、たとえば50μm×50μm以下である。その後、ドライエッチングによってこの開口部下のSiO膜を除去し、さらに有機層13を堆積し、レジスト膜を除去することによって有機層13が形成される。その後、この有機層13をITO膜11と挟む電極としてのAu膜14を蒸着する。この際、Au膜14は、表面1aの有機層13の上部を覆うように形成される。
一方、ファイバ基板駆動素子5は、全表面を用いてTFTや配線を含む回路部21が形成され、特に表面2aには、信号線の電気的接続部であるAu膜22が形成される。このAu膜22は、表面2aを覆うように形成される。
その後、表面1a,2aのAu膜14,22間に導電性接着剤を塗布してファイバ基板発光素子4とファイバ基板駆動素子5とを接着する接着部30を形成する。その後、上述したようにファイバ基板発光素子4とファイバ基板駆動素子5とを、フィルム31a,31bによって覆い、接着領域E1で熱融着によって接合して封止する。
この封止処理について、図2〜図4を参照して説明する。図2において、Z方向に接続されたファイバ基板発光素子4とファイバ基板駆動素子5とは、フィルム31a,32aによってZ方向で挟まれて配置される。フィルム31a,31bの各側辺部は、融着領域E1を形成し、各融着領域E1の外側表面に長手方向に延びる導電線41,43,44,46が設けられ、中央領域の外側表面に長手方向に延びる導電線42,45が設けられる。この導電線42,45は、板状であり、幅は、ファイバ基板発光素子4およびファイバ基板駆動素子5の幅とほぼ同じである。したがって、導電線42,45は、導電線41,43,44,46に比して断面積が大きく抵抗値も低いため、電流を流しても熱の発生が少ない。なお、フィルム31a,31bは、透明の熱融着性フィルムであり、防水性および絶縁性を備えている。
一方、ファイバ基板発光素子4およびファイバ基板駆動素子5のY方向の両端には、N極の磁石48とS極の磁石49とが配置され、フィルム31a,31bを含む領域で+Y方向に均一な磁界Bが発生している。この磁界Bが発生している状態で、電流源47から、フィルム31aの導電線41〜43にそれぞれ−X方向の電流I1〜I3を流し、フィルム31bの導電線44〜46にそれぞれ+X方向の電流I4〜I6を流すと、各導電線41〜46にローレンツ力が発生し、フィルム31aを−Z方向に導く力F1〜F3と、フィルム31bを+Z方向に導く力F4〜F6とが発生する。
この力F1〜F6によってフィルム31a,31bは、ファイバ基板発光素子4およびファイバ基板駆動素子5に近接していき、やがて図3に示すように、フィルム31a,31bがファイバ基板発光素子4およびファイバ基板駆動素子5を囲むように覆うとともに、融着領域E1においてフィルム31a,31bが導電線41,43,44,46の発生する熱によって熱融着し、これによって、ファイバ基板発光素子4およびファイバ基板駆動素子5が封止されることになる。
その後、図4に示すように、ファイバ基板発光素子4を有する場合、少なくとも発光方向A1に設けられた導電線45を剥離する。なお、全ての導電線41〜46を剥離することが好ましい。なお、導電線41,43,44,46の剥離は、熱融着による熱が冷めない状態ならば、容易に剥離することが可能である。
なお、融着領域E1で熱融着を行う際、ローレンツ力の発生に必要な電流値以上の電流を、導電線41,43,44,46に流し、熱を発生させるようにすることが好ましい。さらに、CW電流でなく、パルス電流にすると大きな電流値を一度に流すことができ、その大きな電流値が流れる時に、瞬時に熱融着接続するようにしてもよい。
この実施の形態では、大きな熱を発生せず、しかもファイバ基板10,20に大きな応力を与えることがないので、有機素子などの破壊を防止し、かつファイバ基板10,20の変形を防止することができる。さらに、ファイバ基板発光素子4を用いる場合、フィルム31a,31bは、透明であり、しかも樹脂などのように凹凸の縞が発生しないので、光の干渉がなく均一な光を出射することができ、質の高い発光デバイスとしてのファイバ基板接合素子を実現することができる。
なお、上述した実施の形態では、導電線41〜46をフィルム31a,31bから直接、剥離するようにしていたが、これに限らず、たとえば図5に示すように、導電線42の周囲にフィルム51aで覆われた導電線をフィルム31aに設けるようにしてもよい。この場合、幅広の導電線42をフィルム31aから容易に剥離することができる。
また、上述した実施の形態では、ファイバ基板発光素子4とファイバ基板駆動素子5とを接続したファイバ基板接合素子を一例として示したが、これに限らず、図6に示すように、ファイバ基板60の一面に形成された素子や配線を有する回路部61と、長手方向に延びる帯状の導電板62とを接続したファイバ基板接合素子を、フィルム31a,31bによって封止するようにしてもよい。この導電板62によって、回路部61までの配線抵抗を小さくすることができる。
さらに、図7に示すように、ファイバ基板60の一面に形成された回路部61と、ファイバ基板70の周囲全面に形成された導電膜71とを接続したファイバ基板接合素子を、フィルム31a,31bによって封止するようにしてもよい。この場合も、導電膜71の断面積が大きいため、回路部61までの配線抵抗を小さくすることができる。
また、図8に示すように、ファイバ基板60の一面に形成された回路部61の上面に、板状ファイバ80を接続したファイバ基板接合素子を、フィルム31a,31bによって封止するようにしてもよい。この板状ファイバ80は、ガラスファイバで形成され、回路部61に有機層を有する場合、酸素や水に対して弱い有機層の腐食を防止することができる。
さらに、図9に示すように、ファイバ基板90〜92の各周囲に形成された回路部93〜95を、長手方向に沿ってタンデム配置して接続したものを、フィルム31a,31bによって封止するようにしてもよい。すなわち、3つ以上のファイバ基板素子を含めて封止するようにしてもよい。
また、上述した実施の形態では、接着部30によってファイバ基板素子同士あるいは他の長尺物との間を接着するようにしていたが、特に接着剤を用いなくてもよい。あるいは、長手方向に離散的な接着部30を設けるのみであってもよい。
さらに、上述した封止処理は、可能であれば真空状態で封止することが好ましい。
この発明の実施の形態にかかるファイバ基板接合素子の構成を示す斜視図である。 ファイバ基板接合素子の封止処理を行う装置全体構成を示す模式図である。 ファイバ基板接合素子が封止された状態を示す断面図である。 ファイバ基板接合素子が封止後に導電線が剥離された状態を示す断面図である。 導電線の変形例を示す断面図である。 この発明の実施の形態にかかるファイバ基板接合素子の第1変形例を示す断面図である。 この発明の実施の形態にかかるファイバ基板接合素子の第2変形例を示す断面図である。 この発明の実施の形態にかかるファイバ基板接合素子の第3変形例を示す断面図である。 この発明の実施の形態にかかるファイバ基板接合素子の第4変形例を示す断面図である。
符号の説明
1 OLED部
1a〜1d,2a〜2d 表面
2 TFT部
3 ファイバ基板接合素子
4 ファイバ基板発光素子
5 ファイバ基板駆動素子
10,20,60,70,90〜92 ファイバ基板
11 ITO膜
12 SiO
13 有機層
14,22 Au膜
21,61,93〜95 回路部
30 接着部
31a,31b,51a フィルム
41〜46 導電線
47 電流源
48,49 磁石
62 導電板
I1〜I6 電流
B 磁界
F1〜F6 力

Claims (9)

  1. 断面が略矩形状のファイバを基板として該ファイバの表面上に素子および/または配線が形成されたファイバ基板素子同士あるいは該ファイバ基板素子と他の長尺物とを接合し、さらに封止処理が施された所望のファイバ基板接合素子を製造するファイバ基板接合素子の製造方法であって、
    両側辺部の接合領域、および接合した前記ファイバ基板素子の半面を覆う基板カバー領域を有し、各接合領域および前記基板カバー領域の一方の面に前記ファイバ基板素子の長手方向に沿った導電部材を付着させた2つの帯状フィルムの他の面を向かい合わせ、該2つの帯状フィルム間に前記接合した前記ファイバ基板素子を配置する配置工程と、
    少なくとも前記帯状フィルムを含む平面近傍に、前記ファイバ基板素子と略直交する磁界を発生させるとともに、一方の帯状フィルムの導電部材と、該導電部材に対向する他方の帯状フィルムの導電部材とに対してそれぞれ異なる向きの電流を流し、各導電部材に発生したローレンツ力によって、前記接合した前記ファイバ基板素子を囲むように覆う囲繞工程と、
    前記導電部材が発生する熱によって前記2つの帯状フィルムの前記接合領域を融着接続して封止する封止工程と、
    を含むことを特徴とするファイバ基板接合素子の製造方法。
  2. 前記封止工程後に、前記導電部材を剥離する剥離工程を更に含むことを特徴とする請求項1に記載のファイバ基板接合素子の製造方法。
  3. 前記ファイバ基板素子は、ファイバ基板の表面に発光素子が形成されたファイバ基板発光素子と、ファイバ基板の表面に前記発光素子を駆動する駆動回路が形成されたファイバ基板駆動素子とを含み、
    前記剥離工程は、少なくとも前記発光素子が光を出射する領域の導電部材を剥離することを特徴とする請求項2に記載のファイバ基板接合素子の製造方法。
  4. 前記封止工程は、前記帯状フィルムの側辺部の導電部材に流す電流量を他の導電部材に比して大きくして融着接続することを特徴とする請求項1〜3のいずれか一つに記載のファイバ基板接合素子の製造方法。
  5. 少なくとも前記基板カバー領域の前記導電部材と、前記帯状フィルムとの間に剥離フィルム層を有し、
    前記剥離工程は、前記剥離フィルム層を前記帯状フィルムから剥離することを特徴とする請求項2、3、および請求項2または3を引用する請求項4のいずれか一つに記載のファイバ基板接合素子の製造方法。
  6. 前記帯状フィルムは、熱融着性フィルムであることを特徴とする請求項1〜5のいずれか一つに記載のファイバ基板接合素子の製造方法。
  7. 前記帯状フィルムは、透明部材であることを特徴とする請求項1〜6のいずれか一つに記載のファイバ基板接合素子の製造方法。
  8. 前記他の長尺物は、短手方向に前記ファイバ以下の幅を有する帯状の導電板であることを特徴とする請求項1〜7のいずれか一つに記載のファイバ基板接合素子の製造方法。
  9. 前記他の長尺物は、板状ファイバであることを特徴とする請求項1〜7のいずれか一つに記載のファイバ基板接合素子の製造方法。
JP2008173631A 2008-07-02 2008-07-02 ファイバ基板接合素子の製造方法 Expired - Fee Related JP4885171B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008173631A JP4885171B2 (ja) 2008-07-02 2008-07-02 ファイバ基板接合素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008173631A JP4885171B2 (ja) 2008-07-02 2008-07-02 ファイバ基板接合素子の製造方法

Publications (2)

Publication Number Publication Date
JP2010015776A JP2010015776A (ja) 2010-01-21
JP4885171B2 true JP4885171B2 (ja) 2012-02-29

Family

ID=41701715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008173631A Expired - Fee Related JP4885171B2 (ja) 2008-07-02 2008-07-02 ファイバ基板接合素子の製造方法

Country Status (1)

Country Link
JP (1) JP4885171B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103872264B (zh) * 2012-12-11 2016-08-03 上海大学 制作有机电致发光器件的可控制充气压力封装系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001116950A (ja) * 1999-10-19 2001-04-27 Nippon Telegr & Teleph Corp <Ntt> 平面光波回路モジュール
JP4953365B2 (ja) * 2003-09-19 2012-06-13 古河電気工業株式会社 半導体装置、表示装置およびデバイス製造方法

Also Published As

Publication number Publication date
JP2010015776A (ja) 2010-01-21

Similar Documents

Publication Publication Date Title
JP6456884B2 (ja) 表示装置及びその製造方法
KR102161326B1 (ko) 방습 구조체 및 표시 장치
US9791753B2 (en) Circuit substrate structure and method for manufacturing thereof
US20180019418A1 (en) Display device
JP4749764B2 (ja) 湾曲検出装置及び可撓性装置
US10459265B2 (en) Display device
US9854668B2 (en) Display device
KR20130142750A (ko) 표시 패널 및 이의 제조 방법
JP5643639B2 (ja) 有機電界発光表示装置とその製造方法
JP2008241805A (ja) 電子機器、電子機器の防湿構造、および電子機器の製造方法
US20170012202A1 (en) Laminate, method of peeling laminate, and method of manufacturing flexible device
KR20130141865A (ko) 표시 패널 및 이의 제조 방법
US20210183897A1 (en) Substrate and method for manufacturing the same, display panel, and display apparatus
JP2006163408A (ja) 両面ディスプレイおよびその製造方法
US9146416B2 (en) Liquid crystal display apparatus
JP4885171B2 (ja) ファイバ基板接合素子の製造方法
JP2010224380A (ja) 電気光学装置及びその製造方法並びに電子機器
KR102036757B1 (ko) 연성회로기판 및 이를 포함하는 표시장치
JP2010204376A (ja) 電気泳動シートおよびその製造方法、素子基板およびその製造方法、表面保護基板およびその製造方法、電気泳動表示装置の製造方法
KR101226218B1 (ko) 디스플레이 장치 및 그 제조방법
WO2013132633A1 (ja) 液晶パネル
KR102093717B1 (ko) 표시 패널 및 이의 제조 방법
JP2013182995A (ja) ディスプレイ及びディスプレイの製造方法
US10893619B2 (en) Backlight unit and display device including the same
US8379181B2 (en) LCD panel to backlight fixation

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4885171

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees