JP4934887B2

JP4934887B2 - 電源回路

Info

Publication number: JP4934887B2
Application number: JP2008154331A
Authority: JP
Inventors: 拓也岡
Original assignee: Onkyo Corp
Current assignee: Onkyo Corp
Priority date: 2008-06-12
Filing date: 2008-06-12
Publication date: 2012-05-23
Anticipated expiration: 2028-06-12
Also published as: JP2009303369A

Description

本発明は、第２電源部が第２電源電圧を被電源供給部に出力開始するタイミングを、第１電源部が第１電源電圧を被電源供給部に出力開始するタイミングよりも遅延させる電源回路に関する。

図５は、ＡＶアンプ等のオーディオ機器に適用される電源回路１０１を示す概略回路図である。ＡＶアンプには、被電源供給部として、入力される映像信号に対して映像処理を実行するための映像処理部７が設けられている。電源回路１０１は、商用交流電源電圧から生成された入力電圧（例えば１２Ｖ入力電圧）に基づいて、映像処理部７を動作するための第１電源電圧Ｖ１（例えば３．３Ｖ）を生成する第１電源部２と、映像処理部７を動作するための第２電源電圧Ｖ２（例えば２．５Ｖ）を生成する第２電源部３と、映像処理部７を動作するための第３電源電圧Ｖ３（例えば１．８Ｖ）を生成する第３電源部４とを備えている。

映像処理部７においては、映像処理部７を正常に動作させるため、及び／又は、映像処理部７の破損を防止するために、各電源電圧が供給されるタイミングが定められている。例えば、各電源電圧の立ち上がり（上昇）時においては、第１電源電圧Ｖ１が出力開始した後（立ち上がった後）に、第２電源電圧Ｖ２及び第３電源電圧Ｖ３が出力開始する（立ち上がる）必要がある。一方、各電源電圧の立ち下がり（低下）時においては、第２電源電圧Ｖ２及び第３電源電圧Ｖ３が低下しはじめた後に、第１電源電圧Ｖ１が低下し始める必要がある。

電源回路１０１においては、マイコン１０２からの制御信号に応じて、トランジスタＱ１，Ｑ２、Ｑ１０１をオン状態又はオフ状態に制御することによって、各電源電圧の上記出力タイミングを制御している。しかし、この方法によると、制御信号を供給するためのポートをマイコン１０１に設ける必要があり、コストが上がるという問題がある。

なお、電源回路１０１において、第３電源部４を設けずに、第１電源部２及び第２電源部３のみが設けられている場合も同様である。

特開平５−９５６３０号公報

本発明は上記従来の課題を解決するためになされたものであり、その目的は、マイコンによって制御することなく、第２電源部が第２電源電圧を被電源供給部に出力開始するタイミングを、第１電源部が第１電源電圧を被電源供給部に出力開始するタイミングよりも遅延させる電源回路を提供することである。

本発明の好ましい実施形態による電源回路は、入力電圧に基づいて、被電源供給部に供給する第１電源電圧を生成すると共に、後記タイミング制御部に供給するタイミング制御電圧を生成する第１電源部と、入力電圧に基づいて、被電源供給部に供給する第２電源電圧を生成する第２電源部と、前記タイミング制御電圧が入力されることにより、前記第２電源部が前記第２電源電圧を前記被電源供給部に出力開始するタイミングを、前記第１電源部が前記第１電源電圧を前記被電源供給部に出力開始するタイミングよりも遅延させるタイミング制御部とを備え、前記第２電源部が、制御端子を有し、前記制御端子に供給される制御電圧に応じて前記第２電源電圧を出力し、かつ、前記制御端子に前記制御電圧を供給可能にするか否かを制御する第１スイッチ部をさらに有し、前記タイミング制御部が、前記タイミング制御電圧が所定電圧以上のとき、前記制御端子に前記制御電圧が供給可能なように前記第１スイッチ部を制御し、前記タイミング制御電圧が前記所定電圧未満のとき、前記制御端子に前記制御電圧が供給不可能なように前記第１スイッチ部を制御する。

好ましい実施形態においては、前記タイミング制御部が、前記タイミング制御電圧が前記所定電圧以上であるか否かに応じてオン状態又はオフ状態に制御される第２スイッチ部を有し、前記第２スイッチ部のオン状態及びオフ状態に応じて、前記第１スイッチ部のオン状態及びオフ状態が制御される。

好ましい実施形態においては、前記タイミング制御電圧が前記所定電圧以上のときに、前記第２スイッチ部がオン状態になり、前記第１スイッチ部がオフ状態になり、前記制御端子に前記制御電圧が供給可能になり、前記タイミング制御電圧が前記所定電圧未満のときに、前記第２スイッチ部がオフ状態になり、前記第１スイッチ部がオン状態になり、前記制御端子に前記制御電圧が供給不可能になる。

好ましい実施形態においては、前記第２電源部が、前記制御端子に接続され、前記入力電圧に応じて前記制御電圧を充電する充電回路をさらに有し、前記タイミング制御電圧が前記所定電圧未満の状態から、前記所定電圧以上の状態に変化したときに、前記充電回路の充電が開始され、前記第２電源電圧が増加する。

好ましい実施形態においては、前記タイミング制御電圧が前記所定電圧に達してから前記第２電源部が前記第２電源電圧を出力開始するまでの時間が、前記タイミング制御電圧が前記所定電圧に達してから前記第１電源電圧が定常状態に達するまでの時間よりも長くなるように、前記充電回路の時定数が設定されている。

好ましい実施形態においては、前記第２電源部が、前記制御端子に接続され、前記入力電圧に応じて前記制御電圧を充電する充電回路をさらに有し、前記充電回路に電圧が充電されている状態において、前記入力電圧が入力開始された場合には、前記第１スイッチ部がオン状態になることによって前記充電回路の充電電圧が一旦放電された後、前記タイミング制御電圧が前記所定電圧未満の状態から前記所定電圧以上の状態に変化して、前記充電回路の充電が開始され、前記第２電源電圧が増加する。

好ましい実施形態においては、前記第２電源部が、前記制御端子に接続され、前記入力電圧に応じて前記制御電圧を充電する充電回路をさらに有し、前記タイミング制御電圧が前記所定電圧以上の状態から、前記所定電圧未満の状態に変化したときに、前記第１スイッチ部がオン状態になることによって前記充電回路の充電電圧が放電され、前記第２電源電圧が低下する。

好ましい実施形態においては、前記第１電源部が、前記タイミング制御電圧が前記所定電圧未満になった後に、前記第１電源電圧の低下を開始させる。

好ましい実施形態においては、入力電圧に基づいて、被電源供給部に供給する第３電源電圧を生成する第３電源部と、前記第２電源部から出力される第２タイミング制御電圧が入力されることにより、前記第３電源部が前記第３電源電圧を前記被電源供給部に出力開始するタイミングを、前記第２電源部が前記第２電源電圧を前記被電源供給部に出力開始するタイミングよりも遅延させる第２タイミング制御部とをさらに備え、前記第３電源部が、第２制御端子を有し、前記第２制御端子に供給される第２制御電圧に応じて前記第３電源電圧を出力し、かつ、前記第２制御端子に前記第２制御電圧を供給可能にするか否かを制御する第３スイッチ部をさらに有し、前記第２タイミング制御部が、前記第２タイミング制御電圧が第２所定電圧以上のとき、前記第２制御端子に前記第２制御電圧が供給可能になるように前記第３スイッチ部を制御し、前記第２タイミング制御電圧が前記第２所定電圧未満のとき、前記第２制御端子に前記第２制御電圧が供給不可能なように前記第３スイッチ部を制御する。

各電源電圧の立ち上がり時において、第１電源電圧が生成するタイミング制御電圧が所定電圧未満の場合には、第１電源電圧が未だ十分に立ち上がっていないので、タイミング制御部は、第２電源部から第２電源電圧が出力されないように、第１スイッチ部を制御する。タイミング制御電圧が所定電圧以上の場合には、第１電源電圧が立ち上がっているので、タイミング制御部は、第２電源部から第２電源電圧が出力されるように、第１スイッチ部を制御する。従って、第１電源電圧が出力開始した後に、第２電源電圧を出力開始させることができる。

各電源電圧の立ち上がり時において、タイミング制御電圧が所定電圧未満になったときに、タイミング制御部は、第２電源部から第２電源電圧が出力されないように、第１スイッチ素子を制御する。従って、第１電源電圧が低下する前に、第２電源電圧を低下させることができる。

以下、本発明の好ましい実施形態について説明するが、本発明はこれらの実施形態には限定されない。図１は、本発明の好ましい実施形態による電源回路１を示す概略回路図である。電源回路１は、例えばＡＶアンプ等のオーディオ機器に適用される。ＡＶアンプには、被電源供給部の一例として、外部に接続されるＤＶＤプレーヤ等から入力される映像信号に対して、映像処理を実行するための映像処理部７が設けられている。また、図示しないが、ＡＶアンプは、商用交流電源が供給され、商用交流電源を整流および平滑し、例えば１２Ｖ入力電圧（図１では１２Ｖと記載する）を供給するメイン電源回路を備えている。

電源回路１は、１２Ｖ入力電圧に基づいて、映像処理部７を動作させるための第１電源電圧Ｖ１（例えば定常状態で３．３Ｖ）を生成する第１電源部２と、映像処理部７を動作させるための第２電源電圧Ｖ２（例えば定常状態で２．５Ｖ）を生成する第２電源部３と、映像処理部７を動作させるための第３電源電圧Ｖ３（例えば定常状態で１．８Ｖ）を生成する第３電源部４と、第１〜第３電源電圧Ｖ１〜Ｖ３の出力開始（立ち上がり）タイミング及び第１〜第３電源電圧Ｖ１〜Ｖ３の出力低下（立ち下がり）タイミングを制御するタイミング制御部５とを備えている。

映像処理部７には、映像処理部７を正常に動作させるため、及び／又は、映像処理部７の破損を防止するために、各電源電圧Ｖ１〜Ｖ３が供給されるタイミングが映像処理部７の製造業者によって定められている。例えば、各電源電圧Ｖ１〜Ｖ３の立ち上がり時においては、第１電源電圧Ｖ１が出力開始した後（立ち上がった後）に、第２電源電圧Ｖ２及び第３電源電圧Ｖ３が出力開始する（立ち上がる）必要がある。一方、各電源電圧Ｖ１〜Ｖ３の立ち下がり時においては、第２電源電圧Ｖ２及び第３電源電圧Ｖ３が出力低下を始めた（立ち下がり開始した）後に、第１電源電圧Ｖ１が出力低下を始める（立ち下がり開始する）必要がある。

第１電源部２は、第１電源回路（以下、第１電源ＩＣという。）９と、コンデンサＣ１、Ｃ２、Ｃ７、Ｃ８と、レギュレータ６Ａ，６Ｂとを含む。

第１電源ＩＣ９は、入力端子ＶＩＮ１と出力端子ＶＯＵＴ１とを有し、入力端子ＶＩＮ１に１２Ｖ入力電圧が入力され、出力端子ＶＯＵＴ１から第１電源電圧Ｖ１（３．３Ｖ）を生成するための４Ｖ電圧Ｖ１ａを出力する回路である。第１電源ＩＣ９は、制御端子ＣＥ１を有しており、制御端子ＣＥ１に入力される制御電圧に基づいて、出力端子ＶＯＵＴ１から４Ｖ電圧Ｖ１ａを出力する。特に限定されないが、制御端子ＣＥ１に入力される制御電圧が所定の閾値未満の場合には４Ｖ電圧Ｖ１ａを出力せずに、制御端子ＣＥ１に入力される制御電圧が所定の閾値以上の場合には４Ｖ電圧Ｖ１ａを出力する。

第１電源ＩＣ９の入力端子ＶＩＮ１は、１２Ｖ入力電圧の電源ラインと、コンデンサＣ２の一端とに接続されている。制御端子ＣＥ１は、コンデンサＣ１の一端に接続されている。コンデンサＣ１の他端と、コンデンサＣ２の他端とは接地電位に接続されている。出力端子ＶＯＵＴ１は、レギュレータ６Ａ、６Ｂに接続され、レギュレータ６Ａの出力端子はコンデンサＣ７を介して接地電位に接続されると共に、映像処理部７に接続されている。コンデンサＣ７の充電電圧が第１電源電圧Ｖ１になっている。また、レギュレータ６Ｂの出力端子は、コンデンサＣ８を介して接地電位に接続されると共に、タイミング制御部５の後述するダイオードＤ１のアノードに接続されている。コンデンサＣ８の充電電圧が、タイミング制御部５に供給されるタイミング制御電圧Ｖ１ｂになっている。

入力端子ＶＩＮ１に１２Ｖ入力電圧が入力されると、第１電源ＩＣ９の図示しない内部回路を介して介しコンデンサＣ１が（所定の時定数に従って）充電される。制御端子ＣＥ１の制御電圧はコンデンサＣ１の充電電圧になっているので、コンデンサＣ１の充電電圧に基づいて、電源ＩＣ９は出力端子ＶＯＵＴ１から４Ｖ電圧Ｖ１ａを出力する。４Ｖ電圧Ｖ１ａはレギュレータ６Ａ、６Ｂに入力され、レギュレータ６Ａは第１電源電圧Ｖ１を映像処理部７に出力し、レギュレータ６Ｂはタイミング制御電圧Ｖ１ｂをタイミング制御部５に出力する。１２Ｖ入力電圧の入力タイミングに対して、第１電源電圧Ｖ１が出力開始されるタイミングはコンデンサＣ１の時定数によって決定されている。

ここで、コンデンサＣ８の容量（時定数）はコンデンサＣ７の容量（時定数）よりも小さくなるように設定されている。１２Ｖ入力電圧が低下して、各電源電圧Ｖ１〜Ｖ３が立ち下がる際に、第１電源電圧Ｖ１が低下を開始する前に、タイミング制御電圧Ｖ１ｂが低下し、１．２Ｖ未満になることによって、第２電源電圧Ｖ２及び第３電源電圧Ｖ３を第１電源電圧Ｖ１よりも先に低下開始させるためである。

第２電源部３は、第２電源回路（以下、第２電源ＩＣという。）１０と、コンデンサＣ３、Ｃ４、Ｃ９と、スイッチ素子（以下、トランジスタＱ１という）とを含む。

第２電源ＩＣ１０は、入力端子ＶＩＮ２と出力端子ＶＯＵＴ２とを有し、入力端子ＶＩＮ２に１２Ｖ入力電圧が入力され、出力端子ＶＯＵＴ２から第２電源電Ｖ２（２．５Ｖ）を出力する回路である。また、第２電源ＩＣ１０は、制御端子ＣＥ２を有しており、制御端子ＣＥ２に入力される制御電圧に基づいて、出力端子ＶＯＵＴ２から第２電源電圧Ｖ２を出力する。特に限定されないが、第２電源ＩＣ１０は、制御端子ＣＥ２に入力される制御電圧が所定の閾値未満の場合には第２電源電圧Ｖ２を出力せずに、制御端子ＣＥ２に入力される制御電圧が所定の閾値以上の場合には第２電源電圧Ｖ２を出力する。

第２電源ＩＣ１０の入力端子ＶＩＮ２は、１２Ｖ入力電圧の電源ラインと、コンデンサＣ４の一端とに接続されている。制御端子ＣＥ２は、コンデンサＣ３の一端と、トランジスタＱ１のコレクタとに接続されている。コンデンサＣ３の他端と、コンデンサＣ４の他端と、トランジスタＱ１のエミッタとは接地電位に接続されている。トランジスタＱ１のベースは、後述するトランジスタＱ３のコレクタに接続され、抵抗Ｒ１を介して１２Ｖ入力電圧の電源ラインに接続されている。出力端子ＶＯＵＴ２は、コンデンサＣ９を介して接地電位に接続されると共に、映像処理部７に接続されている。コンデンサＣ９の充電電圧が第２電源電圧Ｖ２になっている。

トランジスタＱ１のオン状態及びオフ状態は、タイミング制御部５のトランジスタＱ３のオン状態及びオフ状態、および／または、１２Ｖ入力電圧の供給及び非供給によって制御される。トランジスタＱ３がオフ状態になって、トランジスタＱ１がオン状態になると、制御端子ＣＥ２は接地電位に接続された状態になるので、コンデンサＣ３が充電されず、制御電圧が制御端子ＣＥ２に供給不可能な状態となる。その結果、入力端子ＶＩＮ２に１２Ｖ入力電圧が入力されても、出力端子ＶＯＵＴ２から第２電源電圧Ｖ２が出力されない。

一方、トランジスタＱ３がオン状態になって、トランジスタＱ１がオフ状態になると、制御端子ＣＥ２は接地電位に対して開放された状態になるので、コンデンサＣ３が充電され、制御電圧が制御端子ＣＥ２に供給可能な状態となる。従って、入力端子ＶＩＮ２に１２Ｖ入力電圧が入力されると、第２電源ＩＣ１０の内部回路を介しコンデンサＣ３が所定の時定数に従って充電される。制御端子ＣＥ２の制御電圧はコンデンサＣ３の充電電圧になっているので、コンデンサＣ３の充電電圧が所定の閾値を越えたときから、電源ＩＣ１０は出力端子ＶＯＵＴ２から第２電源電圧Ｖ２を出力開始する。従って、第２電源電圧Ｖ２の出力タイミングは、トランジスタＱ１がオフ状態にされてからのコンデンサＣ３の充電時間によって決定されている。

第３電源部４は、第３電源回路（以下、第３電源ＩＣという。）１１と、コンデンサＣ５、Ｃ６、Ｃ１０と、スイッチ素子（以下、トランジスタＱ２という）とを含む。

第３電源ＩＣ１１は、入力端子ＶＩＮ３と出力端子ＶＯＵＴ３とを有し、入力端子ＶＩＮ３に１２Ｖ入力電圧が入力され、出力端子ＶＯＵＴ３から第３電源電Ｖ３（１．８Ｖ）を出力する回路である。また、第３電源ＩＣ１１は、制御端子ＣＥ３を有しており、制御端子ＣＥ３に入力される制御電圧に基づいて、出力端子ＶＯＵＴ３から第３電源電圧Ｖ３を出力する。特に限定されないが、第３電源ＩＣ１１は、制御端子ＣＥ３に入力される制御電圧が所定の閾値未満の場合には第３電源電圧Ｖ３を出力せずに、制御端子ＣＥ３に入力される制御電圧が所定の閾値以上の場合には第３電源電圧Ｖ３を出力する。

第３電源ＩＣ１１の入力端子ＶＩＮ３は、１２Ｖ入力電圧の電源ラインと、コンデンサＣ６の一端とに接続されている。制御端子ＣＥ３は、コンデンサＣ５の一端と、トランジスタＱ２のコレクタとに接続されている。コンデンサＣ５の他端と、コンデンサＣ６の他端と、トランジスタＱ２のエミッタとは接地電位に接続されている。トランジスタＱ２のベースは、トランジスタＱ３のコレクタに接続され、抵抗Ｒ１を介して１２Ｖ入力電圧の出年限ラインに接続されている。出力端子ＶＯＵＴ３は、コンデンサＣ１０を介して接地電位に接続されると共に、映像処理部７に接続されている。コンデンサＣ１０の充電電圧が第３電源電圧Ｖ３になっている。

トランジスタＱ２のオン状態及びオフ状態は、タイミング制御部５のトランジスタＱ３のオン状態及びオフ状態、および／または、１２Ｖ入力電圧の供給／非供給によって制御される。トランジスタＱ３がオフ状態であって、トランジスタＱ２がオン状態になると、制御端子ＣＥ３は接地電位に接続された状態になるので、コンデンサＣ５が充電されず、制御電圧が制御端子ＣＥ３に供給不可能な状態となる。その結果、入力端子ＶＩＮ３に１２Ｖ入力電圧が入力されても、出力端子ＶＯＵＴ３から第２電源電圧Ｖ３が出力されることはない。

一方、トランジスタＱ３がオン状態になって、トランジスタＱ２がオフ状態になると、制御端子ＣＥ３は接地電位に対して開放された状態になるので、コンデンサＣ５が充電され、制御電圧が制御端子ＣＥ３に供給可能な状態となる。従って、入力端子ＶＩＮ３に１２Ｖ入力電圧が入力されると、第３電源ＩＣ１１の内部回路を介しコンデンサＣ５が所定の時定数に従って充電される。制御端子ＣＥ３の制御電圧はコンデンサＣ５の充電電圧になっているので、コンデンサＣ５の充電電圧が所定の閾値を越えたときから、電源ＩＣ１０は出力端子ＶＯＵＴ３から第３電源電圧Ｖ３を出力開始する。従って、第３電源電圧Ｖ３の出力タイミングは、トランジスタＱ２がオフ状態にされてからのコンデンサＣ５の充電時間によって決定されている。

タイミング制御部５は、第２電源部３が第２電源電圧Ｖ２を出力開始する（第２電源電圧Ｖ２が立ち上がる）タイミング、及び、第３電源部４が第３電源電圧Ｖ３を出力開始する（第３電源電圧Ｖ３が立ち上がる）タイミングを、第１電源部２が第１電源電圧Ｖ１を出力開始する（第１電源電圧Ｖ１が立ち上がる）タイミングより遅延させる回路である。また、タイミング制御部５は、第１電源部２が第１電源電圧Ｖ１の電圧低下を開始する（第１電源電圧Ｖ１が下がる）タイミングを、第２電源部３が第２電源電圧Ｖ２の電圧低下を開始する（第２電源電圧Ｖ２が立ち下がる）タイミング、及び、第３電源部４が第３電源電圧Ｖ３の電圧低下を開始する（第３電源電圧Ｖ３が立ち下がる）タイミングより遅延させる回路である。

タイミング制御部５は、第１電源部２から出力されるタイミング制御電圧Ｖ１ｂに基づいてオン状態又はオフ状態に制御されるスイッチ素子を有する。スイッチ素子は、タイミング制御電圧Ｖ１ｂによってオン状態又はオフ状態に制御されることによって、第２電源部３のトランジスタＱ１および第３電源部４のトランジスタＱ２をオンオフ制御する。タイミング制御電圧Ｖ１ｂの変化（上昇及び低下）は、第１電源電圧Ｖ１の変化（上昇及び低下）に略対応しているので、タイミング制御電圧Ｖ１ｂに応答してトランジスタＱ１，Ｑ２のオンオフを制御することにより、第１電源部２からの第１電源電圧Ｖ１の変化に応答して、第２電源電圧Ｖ２を出力開始するタイミング及び電圧低下を開始するタイミング、ならびに、第３電源電圧Ｖ３を出力開始するタイミング及び電圧低下を開始するタイミングを制御することができる。

タイミング制御部５は、スイッチ素子の一例としてトランジスタＱ３を含む。トランジスタＱ３のコレクタはトランジスタＱ１のベースと、トランジスタＱ２のベースとに接続され、かつ、抵抗Ｒ１を介して１２Ｖ入力電圧の電源ラインに接続され、そのエミッタは接地電位に接続され、そのベースはダイオードＤ１のカソードに接続されている。ダイオードＤ１のアノードには第１電源部２からのタイミング制御電圧Ｖ１ｂが供給されている。ダイオードＤ１とトランジスタＱ３との導通開始電圧が共に０．６Ｖずつとすると、タイミング制御電圧Ｖ１ｂが１．２Ｖ未満であればトランジスタＱ３がオフ状態になり、タイミング制御電圧Ｖ１ｂが１．２Ｖ以上であればトランジスタＱ３がオン状態になる。

以上の構成を有する電源回路１について、その動作を図２、図３を参照して説明する。図２は、各電源電圧の立ち上がり時における各電圧の波形を示す図である。図３は、各電源電圧の立ち下がり時における各電圧の波形を示す図である。

まず、図２を参照し、（コンデンサＣ１，Ｃ３，Ｃ５に充電電圧が残っていない状態からの）各電源電圧の立ち上がり時について説明する。１２Ｖ入力電圧が入力されるまでは、第１電源ＩＣ９の入力端子ＶＩＮ１に１２Ｖ入力電圧が入力されていないので、コンデンサＣ１は充電されず、出力端子ＶＯＵＴ１から電圧Ｖ１ａが出力されない。タイミング制御電圧Ｖ１ｂは１．２Ｖ未満になっているので、タイミング制御部５のトランジスタＱ３はオフ状態になっている。トランジスタＱ１、Ｑ２は、ベースに１２Ｖ入力電圧が供給されていないのでオフ状態になっているが、入力端子ＶＩＮ２およびＶＩＮ３にも１２Ｖ入力電圧が供給されていないので、第２電源電圧Ｖ２、第３電源電圧Ｖ３は出力されていない。

１２Ｖ入力電圧が入力開始すると、各電源ＩＣの入力端子ＶＩＮに１２Ｖ入力電圧が入力される。第１電源ＩＣ９は、１２Ｖ入力電圧が入力されると、内部回路を介してコンデンサＣ１への充電を開始する。コンデンサＣ１の時定数に応じてコンデンサＣ１の充電電圧が増加し、時刻ｔ１において所定の閾値電圧に達すると、電源ＩＣ９は４Ｖ電圧Ｖ１ａを出力開始する。その結果、レギュレータ６Ａは第１電源電圧Ｖ１を出力開始し、レギュレータ６Ｂはタイミング制御電圧Ｖ１ｂを出力開始する。なお、コンデンサＣ８の容量（時定数）がコンデンサＣ７の容量（時定数）よりも小さいので、タイミング制御電圧Ｖ１ｂの方がやや早く電圧が上昇する。つまり、タイミング制御電圧Ｖ１ｂの電圧値は時刻ｔ１〜ｔ３にかけて徐々に上昇し、第１電源電圧Ｖ１の電圧値は時刻ｔ１〜ｔ４にかけて徐々に上昇する。

第２電源ＩＣ１０は、１２Ｖ入力電圧が入力されても、時刻ｔ２までは、トランジスタＱ１がベースに１２Ｖ入力電圧が供給されてオン状態になっているので、制御端子ＣＥ２が接地電位に接続された状態を継続し、コンデンサＣ３は充電されない。従って、第２電源電圧Ｖ２は未だ出力開始されない。同様に、第３電源ＩＣ１１は、１２Ｖ入力電圧が入力されても、時刻ｔ２までは、トランジスタＱ２がベースに１２Ｖ入力電圧が供給されてオン状態になっているので、制御端子ＣＥ３が接地電位に接続された状態を継続し、コンデンサＣ５は充電されない。従って、第３電源電圧Ｖ３は未だ出力開始されない。

時刻ｔ２において、タイミング制御電圧Ｖ１ｂが１．２Ｖに達すると、タイミング制御部５のトランジスタＱ３がオン状態になる。トランジスタＱ１、Ｑ２は、ベースが接地電位に接続された状態になり、両方ともオフ状態になる。その結果、第２電源ＩＣ１０の制御端子ＣＥ２と第３電源ＩＣ１１の制御端子ＣＥ３とは、接地電位に対して開放された状態になる。

第２電源ＩＣ１０は、コンデンサＣ３の充電を開始する。コンデンサＣ３の時定数に応じてコンデンサＣ３の充電電圧が増加し、時刻ｔ５において所定の閾値電圧に達すると、第２電源ＩＣ１０は第２電源電圧Ｖ２の出力を開始する。第２電源電圧Ｖ２の電圧値は時刻ｔ５〜ｔ７にかけて徐々に上昇する。第２電源電圧Ｖ２は、映像処理部７に供給されており、時刻ｔ７で定常状態である２．５Ｖに達する。このように、タイミング制御電圧Ｖ１ｂによってトランジスタＱ３のオンオフを制御することによって、第２電源電圧Ｖ２が立ち上がるタイミングを、第１電源電圧Ｖ１が立ち上がるタイミングよりも遅くすることができる。なお、第１電源電圧Ｖ１が定常状態（３．３Ｖ）に達した後に、第２電源電圧Ｖ２を出力開始するためには、ｔ２〜ｔ５までの時間が、ｔ２〜ｔ４までの時間よりも長くなるように、コンデンサＣ３の時定数を設定すればよい。

同様に、第３電源ＩＣ１１は、コンデンサＣ５の充電を開始する。コンデンサＣ５の時定数に応じてコンデンサＣ５の充電電圧が増加し、時刻ｔ５において所定の閾値電圧に達すると、第３電源ＩＣ１１は第３電源電圧Ｖ３の出力を開始する。第３電源電圧Ｖ３の電圧値は時刻ｔ５〜ｔ６にかけて徐々に上昇する。第３電源電圧Ｖ３は、映像処理部７に供給されており、時刻ｔ６で定常状態である１．８Ｖに達する。このように、タイミング制御電圧Ｖ１ｂによってトランジスタＱ３のオンオフを制御することによって、第３電源電圧Ｖ３が立ち上がるタイミングを、第１電源電圧Ｖ１が立ち上がるタイミングよりも遅くすることができる。なお、第１電源電圧Ｖ１が定常状態（３．３Ｖ）に達した後に、第３電源電圧Ｖ３を出力開始するためには、ｔ２〜ｔ５までの時間が、ｔ２〜ｔ４までの時間よりも長くなるように、コンデンサＣ５の時定数を設定すればよい。なお、第２電源電圧Ｖ２と第３電源電圧Ｖ３とが同時に出力開始するようにしているが、各々が異なるタイミングで出力開始してもよい。

次に、図２を参照し、（コンデンサＣ１，Ｃ３，Ｃ５に充電電圧が残っている状態からの）各電源電圧の立ち上がり時について説明する。１２Ｖ入力電圧が入力されていない状態において、コンデンサＣ１，Ｃ３，Ｃ５に充電電圧が残っている場合がある。この場合には、１２Ｖ入力電圧が入力されていないので、４Ｖ電圧Ｖ１ａ（第１電源電圧Ｖ１、タイミング制御電圧Ｖ１ｂ）、第２電源電圧Ｖ２、第３電源電圧Ｖ３は出力されていない。また、トランジスタＱ３はオフ状態になっており、トランジスタＱ１，Ｑ２はベースに１２Ｖ入力電圧が供給されておらず、オフ状態になっている。従って、コンデンサＣ３，Ｃ５には充電電圧がいまだ残っている。

１２Ｖ入力電圧が入力開始すると、時刻ｔ１において、第１電源ＩＣ９の出力端子ＶＯＵＴ１から４Ｖ出力電圧Ｖ１ａが出力開始され、第１電源電圧Ｖ１とタイミング制御電圧Ｖ１ｂとが上昇を開始する。ここで、時刻ｔ２になるまでは、タイミング制御電圧Ｖ１ｂが１．２Ｖ未満であるので、トランジスタＱ３はオフ状態であり、トランジスタＱ１、Ｑ２はベースに１２Ｖ入力電圧が供給されてオン状態になっている。従って、コンデンサＣ３に残っている充電電圧はトランジスタＱ１を介して接地電位に放電され、時刻ｔ２までに充電されていない状態になる。同様に、コンデンサＣ５に残っている充電電圧はトランジスタＱ２を介して接地電位に放電され、時刻ｔ２までに充電されていない状態になる。

時刻ｔ２になると、上記と同様に、タイミング制御電圧Ｖ１ｂが１．２Ｖに達するので、トランジスタＱ３がオン状態になり、トランジスタＱ１、Ｑ２がオフ状態になる。従って、コンデンサＣ３、Ｃ５が電圧が充電されていない状態から充電が開始され、時刻ｔ５において、電源ＩＣ１０および電源ＩＣ１１が、第２電源電圧Ｖ２および第３電源電圧Ｖ３をそれぞれ出力するようになる。その他の動作は上記と同様である。

以上のように、コンデンサＣ１、Ｃ３、Ｃ５に充電電圧が残っている状態で、１２Ｖ入力電圧が入力開始されても、トランジスタＱ１，Ｑ２をオン状態にして、コンデンサＣ３，Ｃ５の充電電圧が放電されることにより、第２電源電圧Ｖ２及び第３電源電圧Ｖ３の立ち上がりを、第１電源電圧の立ち上がりよりも遅くすることができる。

次に、図３を参照して、各電源電圧の立ち下がり時について説明する。コンデンサＣ８の容量がコンデンサＣ７の容量よりも小さく設定されているので、１２Ｖ入力電圧が低下すると、時刻ｔ１１において、まずタイミング制御電圧Ｖ１ｂが低下を開始し、第１電源電圧Ｖ１は未だ低下を開始しない。そして、タイミング制御電圧Ｖ１ｂが時刻ｔ１２で１．２Ｖ未満になった後に、第１電源電圧Ｖ１が時刻ｔ１３で電圧低下を開始するように設定されている。

時刻ｔ１２までは、タイミング制御電圧Ｖ１ｂが１．２Ｖ以上であるので、タイミング制御部５のトランジスタＱ３はオン状態を維持している。従って、トランジスタＱ１はオフ状態を維持し、第２電源ＩＣ１０は第２電源電圧Ｖ２を出力し続けている。なお、入力端子ＶＩＮ２に入力される１２Ｖ入力電圧が低下しているが、コンデンサＣ９に残っている充電電圧によって、第２電源電圧Ｖ２が定常状態に維持されている。同様に、トランジスタＱ２はオフ状態を維持し、第３電源ＩＣ１１は第３電源電圧Ｖ２を出力し続けている。入力端子ＶＩＮ３に入力される１２Ｖ入力電圧が低下しているが、コンデンサＣ１０に残っている充電電圧によって、第３電源電圧Ｖ３が定常状態に維持されている。

時刻ｔ１２において、タイミング制御電圧Ｖ１ｂが１．２Ｖ未満になると、タイミング制御部５のトランジスタＱ３がオフ状態になる。従って、トランジスタＱ１はオン状態になり（ベースに供給される１２Ｖ入力電圧は低下しているものの、未だトランジスタＱ１の導通開始電圧以上であるため）、第２電源ＩＣ１０の制御端子ＣＥ２が接地電位に接続された状態なる。コンデンサＣ３の充電電圧は、トランジスタＱ１を介して接地電位に瞬間的に放電されるので、制御端子ＣＥ２の制御電圧が瞬間的に０になる。従って、第２電源ＩＣ１０は、第２電源電圧Ｖ２の出力を停止し、第２電源電圧Ｖ２は時刻ｔ１２に瞬間的立ち下がる。その結果、第１電源電圧Ｖ１が時刻ｔ１３において電圧低下を開始する前に、第２電源電圧Ｖ２が電圧低下を開始することができる。

同様に、タイミング制御部５のトランジスタＱ３がオフ状態になると、トランジスタＱ２はオン状態になり（ベースに供給される１２Ｖ入力電圧は低下しているものの、未だトランジスタＱ２の導通開始電圧以上であるため）、第３電源ＩＣ１１の制御端子ＣＥ３が接地電位に接続された状態なる。コンデンサＣ５の充電電圧は、トランジスタＱ２を介して接地電位に瞬間的に放電されるので、制御端子ＣＥ３の制御電圧が瞬間的に０になる。従って、第３電源ＩＣ１１は第３電源電圧Ｖ３の出力を停止し、第３電源電圧Ｖ３は時刻ｔ１２に瞬間的に立ち下がる。その結果、第１電源電圧Ｖ１が時刻ｔ１３において電圧低下を開始する前に、第３電源電圧Ｖ３が電圧低下を開始することができる。

以上のように、本実施形態によると、電源電圧の立ち上がり時には、第１電源電圧Ｖ１が立ち上がった後に、第２電源電圧Ｖ２及び第３電源電圧Ｖ３を立ち上がらせることができる。電源電圧の立ち下がり時には、第２電源電圧Ｖ２及び第３電源電圧Ｖ３が立ち下がった後に、第１電源電圧Ｖ１を立ち下がらせることができる。なお、第３電源電圧Ｖ３が被電源供給部７にとって不要である場合には、第３電源部４を設けなくてもよい。

［別の実施形態］
図４は、本発明の別の好ましい実施形態による電源回路２１を示す概略回路図である。電源回路２１は、図１の電源回路１と比較して、第２電源部３が生成する第２タイミング制御電圧Ｖ２ｂ（コンデンサＣ１１の充電電圧）が供給され、第２タイミング制御電圧Ｖ２ｂに基づいて、第３電源部４のトランジスタＱ２のオン状態及びオフ状態を制御する第２タイミング制御部５Ｂが設けられている点で異なり、その他は同一である。第２タイミング制御部５Ｂは、トランジスタＱ３ＢとダイオードＤ１Ｂを含む。

すなわち、第１電源部２が生成するタイミング制御電圧Ｖ１ｂがタイミング制御部５に入力されて、タイミング制御電圧Ｖ１ｂが１．２Ｖ以上になると、トランジスタＱ３がオン状態になり、トランジスタＱ１がオフ状態になり、コンデンサＣ３の充電が開始されて、第２電源電圧Ｖ２（及び第２タイミング制御電圧Ｖ２ｂ）の出力が開始される。続いて、第２タイミング制御電圧Ｖ２ｂが第２タイミング制御部５Ｂに入力されて、第２タイミング制御電圧Ｖ２ｂが１．２Ｖ以上になると、トランジスタＱ３Ｂがオン状態になり、トランジスタＱ２がオフ状態になり、コンデンサＣ５の充電が開始されて、第３電源電圧Ｖ３の出力が開始される。

従って、電源電圧の立ち上がり時には、第１電源電圧Ｖ１が立ち上がった後に、第２電源電圧Ｖ２が立ち上がり、さらにその後、第３電源電圧Ｖ３を立ち上がらせることができる。同様に、電源電圧の立ち下がり時には、第３電源電圧Ｖ３が立ち下がった後に、第２電源電圧Ｖ２が立ち下がり、さらにその後、第１電源電圧Ｖ１を立ち下がらせることができる。

以上、本発明の好ましい実施形態を説明したが、本発明はこれらの実施形態には限定されない。例えば、スイッチ素子の種類はトランジスタに限定されない。トランジスタの極性や数も上記のものに限定されず、ｐｎｐ型トランジスタが使用されてもよく、複数のトランジスタが組み合わされて使用されてもよい。また、タイミング制御部の接続構成は上記の実施形態に限定されない。

本発明は、ＡＶアンプ等のオーディオ機器の電源回路として好適に採用され得る。

本発明の好ましい実施形態による電源回路１を示す回路図である。電源電圧の立ち上がり時における電源回路１の動作を示すタイミングチャートである。電源電圧の立ち下がり時における電源回路１の動作を示すタイミングチャートである。本発明の別の好ましい実施形態による電源回路２１を示す回路図である。従来の電源回路１０１を示す回路図である。

符号の説明

１電源回路
２第１電源部
３第２電源部
４第３電源部
５タイミング制御部

Claims

入力電圧に基づいて、被電源供給部に供給する第１電源電圧を生成すると共に、後記タイミング制御部に供給するタイミング制御電圧を生成する第１電源部と、
入力電圧に基づいて、被電源供給部に供給する第２電源電圧を生成する第２電源部と、
前記タイミング制御電圧が入力されることにより、前記第２電源部が前記第２電源電圧を前記被電源供給部に出力開始するタイミングを、前記第１電源部が前記第１電源電圧を前記被電源供給部に出力開始するタイミングよりも遅延させるタイミング制御部とを備え、
前記第２電源部が、制御端子を有し、前記制御端子に供給される制御電圧に応じて前記第２電源電圧を出力し、かつ、前記制御端子に前記制御電圧を供給可能にするか否かを制御する第１スイッチ部をさらに有し、
前記タイミング制御部が、前記タイミング制御電圧が所定電圧以上のとき、前記制御端子に前記制御電圧が供給可能なように前記第１スイッチ部を制御し、前記タイミング制御電圧が前記所定電圧未満のとき、前記制御端子に前記制御電圧が供給不可能なように前記第１スイッチ部を制御し、
前記第２電源部が、前記制御端子に接続され、前記入力電圧に応じて前記制御電圧を充電する充電回路をさらに有し、
前記タイミング制御電圧が前記所定電圧未満の状態から、前記所定電圧以上の状態に変化したときに、前記充電回路の充電が開始され、前記第２電源電圧が増加する、電源回路。
前記タイミング制御電圧が前記所定電圧に達してから前記第２電源部が前記第２電源電圧を出力開始するまでの時間が、前記タイミング制御電圧が前記所定電圧に達してから前記第１電源電圧が定常状態に達するまでの時間よりも長くなるように、前記充電回路の時定数が設定されている、請求項１に記載の電源回路。
入力電圧に基づいて、被電源供給部に供給する第１電源電圧を生成すると共に、後記タイミング制御部に供給するタイミング制御電圧を生成する第１電源部と、
入力電圧に基づいて、被電源供給部に供給する第２電源電圧を生成する第２電源部と、
前記タイミング制御電圧が入力されることにより、前記第２電源部が前記第２電源電圧を前記被電源供給部に出力開始するタイミングを、前記第１電源部が前記第１電源電圧を前記被電源供給部に出力開始するタイミングよりも遅延させるタイミング制御部とを備え、
前記第２電源部が、制御端子を有し、前記制御端子に供給される制御電圧に応じて前記第２電源電圧を出力し、かつ、前記制御端子に前記制御電圧を供給可能にするか否かを制御する第１スイッチ部をさらに有し、
前記タイミング制御部が、前記タイミング制御電圧が所定電圧以上のとき、前記制御端子に前記制御電圧が供給可能なように前記第１スイッチ部を制御し、前記タイミング制御電圧が前記所定電圧未満のとき、前記制御端子に前記制御電圧が供給不可能なように前記第１スイッチ部を制御し、
前記第２電源部が、前記制御端子に接続され、前記入力電圧に応じて前記制御電圧を充電する充電回路をさらに有し、
前記充電回路に電圧が充電されている状態において、前記入力電圧が入力開始された場合には、前記第１スイッチ部がオン状態になることによって前記充電回路の充電電圧が一旦放電された後、前記タイミング制御電圧が前記所定電圧未満の状態から前記所定電圧以上の状態に変化して、前記充電回路の充電が開始され、前記第２電源電圧が増加する、電源回路。
入力電圧に基づいて、被電源供給部に供給する第１電源電圧を生成すると共に、後記タイミング制御部に供給するタイミング制御電圧を生成する第１電源部と、
入力電圧に基づいて、被電源供給部に供給する第２電源電圧を生成する第２電源部と、
前記タイミング制御電圧が入力されることにより、前記第２電源部が前記第２電源電圧を前記被電源供給部に出力開始するタイミングを、前記第１電源部が前記第１電源電圧を前記被電源供給部に出力開始するタイミングよりも遅延させるタイミング制御部とを備え、
前記第２電源部が、制御端子を有し、前記制御端子に供給される制御電圧に応じて前記第２電源電圧を出力し、かつ、前記制御端子に前記制御電圧を供給可能にするか否かを制御する第１スイッチ部をさらに有し、
前記タイミング制御部が、前記タイミング制御電圧が所定電圧以上のとき、前記制御端子に前記制御電圧が供給可能なように前記第１スイッチ部を制御し、前記タイミング制御電圧が前記所定電圧未満のとき、前記制御端子に前記制御電圧が供給不可能なように前記第１スイッチ部を制御し、
前記第２電源部が、前記制御端子に接続され、前記入力電圧に応じて前記制御電圧を充電する充電回路をさらに有し、
前記タイミング制御電圧が前記所定電圧以上の状態から、前記所定電圧未満の状態に変化したときに、前記第１スイッチ部がオン状態になることによって前記充電回路の充電電圧が放電され、前記第２電源電圧が低下する、電源回路。
前記第１電源部が、前記タイミング制御電圧が前記所定電圧未満になった後に、前記第１電源電圧の低下を開始させる、請求項４に記載の電源回路。
入力電圧に基づいて、被電源供給部に供給する第１電源電圧を生成すると共に、後記タイミング制御部に供給するタイミング制御電圧を生成する第１電源部と、
入力電圧に基づいて、被電源供給部に供給する第２電源電圧を生成する第２電源部と、
前記タイミング制御電圧が入力されることにより、前記第２電源部が前記第２電源電圧を前記被電源供給部に出力開始するタイミングを、前記第１電源部が前記第１電源電圧を前記被電源供給部に出力開始するタイミングよりも遅延させるタイミング制御部とを備え、
前記第２電源部が、制御端子を有し、前記制御端子に供給される制御電圧に応じて前記第２電源電圧を出力し、かつ、前記制御端子に前記制御電圧を供給可能にするか否かを制御する第１スイッチ部をさらに有し、
前記タイミング制御部が、前記タイミング制御電圧が所定電圧以上のとき、前記制御端子に前記制御電圧が供給可能なように前記第１スイッチ部を制御し、前記タイミング制御電圧が前記所定電圧未満のとき、前記制御端子に前記制御電圧が供給不可能なように前記第１スイッチ部を制御し、
入力電圧に基づいて、被電源供給部に供給する第３電源電圧を生成する第３電源部と、
前記第２電源部から出力される第２タイミング制御電圧が入力されることにより、前記第３電源部が前記第３電源電圧を前記被電源供給部に出力開始するタイミングを、前記第２電源部が前記第２電源電圧を前記被電源供給部に出力開始するタイミングよりも遅延させる第２タイミング制御部とをさらに備え、
前記第３電源部が、第２制御端子を有し、前記第２制御端子に供給される第２制御電圧に応じて前記第３電源電圧を出力し、かつ、前記第２制御端子に前記第２制御電圧を供給可能にするか否かを制御する第３スイッチ部をさらに有し、
前記第２タイミング制御部が、前記第２タイミング制御電圧が第２所定電圧以上のとき、前記第２制御端子に前記第２制御電圧が供給可能なように前記第３スイッチ部を制御し、前記第２タイミング制御電圧が前記第２所定電圧未満のとき、前記第２制御端子に前記第２制御電圧が供給不可能なように前記第３スイッチ部を制御する、電源回路。
前記タイミング制御部が、前記タイミング制御電圧が前記所定電圧以上であるか否かに応じてオン状態又はオフ状態に制御される第２スイッチ部を有し、前記第２スイッチ部のオン状態及びオフ状態に応じて、前記第１スイッチ部のオン状態及びオフ状態が制御される、請求項１〜６のいずれかに記載の電源回路。
前記タイミング制御電圧が前記所定電圧以上のときに、前記第２スイッチ部がオン状態になり、前記第１スイッチ部がオフ状態になり、前記制御端子に前記制御電圧が供給可能になり、
前記タイミング制御電圧が前記所定電圧未満のときに、前記第２スイッチ部がオフ状態になり、前記第１スイッチ部がオン状態になり、前記制御端子に前記制御電圧が供給不可能になる、請求項７に記載の電源回路。