JP4930561B2

JP4930561B2 - 電気泳動表示パネル

Info

Publication number: JP4930561B2
Application number: JP2009206289A
Authority: JP
Inventors: 崇宮下
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2009-09-07
Filing date: 2009-09-07
Publication date: 2012-05-16
Anticipated expiration: 2029-09-07
Also published as: KR101187120B1; TWI422944B; US8681090B2; CN102012596B; US20110057870A1; KR20110026395A; JP2011059204A; TW201120555A; CN102012596A

Description

本発明は電気泳動表示パネルに関する。

電気泳動表示素子は、電子ブック、携帯電話、電子棚札、時計等の分野で活用され始めている。電気泳動表示素子は、紙に近い反射率・コントラスト・視野角が得られ、目にやさしい表示が可能である。また、電気泳動表示素子は、メモリ性を有し、電力を消費するのは表示書換時のみであり、一度表示させた後は電力を必要としないため、低消費電力な表示素子である。また、電気泳動表示素子の構造は、液晶表示素子や有機ＥＬ表示素子の構造に比べてシンプルであるため、表示素子のフレキシブル化が期待されている。

このような特徴を有する電気泳動表示素子の一つとして、１画素で３色を表示可能な電気泳動表示素子が、例えば特許文献１に開示されている。即ち、特許文献１に開示されている電気泳動表示素子は、１画素につき片側の基板に２つの電極を、それと対向する基板に１つの電極を有する電気泳動槽を有する。そして、この電気泳動槽の中に３種類の微粒子、即ち、正の電荷を有する第１の微粒子、負の電荷を有する第２の微粒子及び電荷を有さない第３の微粒子であり、それぞれ光学特性が異なる微粒子を溶媒に懸濁した電気泳動液を封入している。この様な構成により、この電気泳動表示素子は１画素で３色を表示できる。

特開２００９−９０９２号公報

この様な電気泳動表示素子は、１画素につき片側の基板に２つの電極を有するため、前記片側の基板における引き回し配線の本数は全画素数の２倍となる。このため多くの画素を設けた高解像度な電気泳動表示パネルが要求される場合、電極と引き回し配線の配置が困難となる。

そこで本発明は、１画素で３色を表示できる高解像度な電気泳動表示パネルを提供することを目的とする。

前記目的を果たすため、本発明の電気泳動表示パネルの一態様は、第１の基板と、前記第１の基板との間に一定間隔の間隙を有して、該第１の基板と対峙する様に構成された第２の基板と、前記間隙に閉じた空間である複数の画素空間を形成し、前記第１の基板と前記第２の基板と共に複数の該画素空間の境界を構成する、隔壁部と、前記画素空間中に相当する前記第１の基板上に、１つの前記画素空間につき２つ形成された第１の電極と、前記画素空間中に相当する前記第２の基板上に、形成された第２の電極と、前記画素空間に封入された分散材と、前記分散材に懸濁されて前記画素空間に封入された、正の電荷を有する正帯電微粒子と、前記分散材に懸濁されて前記画素空間に封入された、負の電荷を有する負帯電微粒子と、前記正帯電微粒子及び前記負帯電微粒子よりも絶対値が小さい電荷を有し、前記分散材に懸濁されて前記画素空間に封入された、弱帯電微粒子と、前記第１の電極に、ソース電極及びドレイン電極のうちいずれか一方が接続されている、スイッチング用薄膜トランジスタと、前記スイッチング用薄膜トランジスタを選択的にＯＮ状態にする走査信号を、前記スイッチング用薄膜トランジスタのゲート電極に供給する、走査線と、前記スイッチング用薄膜トランジスタのソース電極及びドレイン電極のうち前記第１の電極が接続していない方に接続し、前記正帯電微粒子、前記負帯電微粒子及び前記弱帯電微粒子を泳動させるべく、前記ＯＮ状態のスイッチング用薄膜トランジスタのうち、前記第１の電極が接続している該スイッチング用薄膜トランジスタに、データ信号を入力する、信号線と、を具備し、前記画素空間中に形成された２つの前記第１の電極の、互いに近接して対向する辺は、櫛歯形状であり、前記櫛歯形状の前記第１の電極の互いに近接して対向する２つの辺は、前記画素空間中の前記信号線または前記走査線に対して平行な直線であり、間隙を挟んで咬合の位置にある、ことを特徴とする。
また、前記目的を果たすため、本発明の電気泳動表示パネルの一態様は、第１の基板と、前記第１の基板との間に一定間隔の間隙を有して、該第１の基板と対峙する様に構成された第２の基板と、前記間隙に閉じた空間である複数の画素空間を形成し、前記第１の基板と前記第２の基板と共に複数の該画素空間の境界を構成する、隔壁部と、前記各画素空間中に相当する前記第１の基板上に、１つの前記画素空間につき２つ形成された第１の電極と、前記各画素空間中に相当する前記第２の基板上に、形成された第２の電極と、前記各画素空間に封入された分散材と、前記分散材に懸濁されて前記各画素空間に封入された、正の電荷を有する正帯電微粒子と、前記分散材に懸濁されて前記各画素空間に封入された、負の電荷を有する負帯電微粒子と、前記正帯電微粒子及び前記負帯電微粒子よりも絶対値が小さい電荷を有し、前記分散材に懸濁されて前記各画素空間に封入された、弱帯電微粒子と、当該第１のスイッチング用薄膜トランジスタのソース電極が、前記第１の電極の一方に接続された、第１のスイッチング用薄膜トランジスタと、当該第２のスイッチング用薄膜トランジスタのソース電極が、前記第１の電極の他方に接続された、第２のスイッチング用薄膜トランジスタと、前記第１のスイッチング用薄膜トランジスタ及び前記第２のスイッチング用薄膜トランジスタを、選択的にＯＮ状態にする走査信号を、前記第１のスイッチング用薄膜トランジスタ及び前記第２のスイッチング用薄膜トランジスタの、ゲート電極に共通に供給する、走査線と、前記正帯電微粒子、前記負帯電微粒子及び前記弱帯電微粒子を泳動させるように構成された、前記第１のスイッチング用薄膜トランジスタのドレイン電極に接続して、前記第１のスイッチング用薄膜トランジスタにデータ信号を入力する、第１の信号線と、前記正帯電微粒子、前記負帯電微粒子及び前記弱帯電微粒子を泳動させるように構成された、前記第２のスイッチング用薄膜トランジスタのドレイン電極に接続して、前記第２のスイッチング用薄膜トランジスタにデータ信号を入力する、第２の信号線と、を具備し、前記各画素空間中に形成された２つの前記第１の電極の、互いに近接して対向する辺は、櫛歯形状であり、前記櫛歯形状の前記第１の電極の互いに近接して対向する２つの辺は、前記画素空間中の前記第１の信号線若しくは前記第２の信号線、または前記走査線に対して平行な直線であり、間隙を挟んで咬合の位置にある、ことを特徴とする。
また、前記目的を果たすため、本発明の電気泳動表示パネルの一態様は、第１の基板と、前記第１の基板との間に一定間隔の間隙を有して、該第１の基板と対峙する様に構成された第２の基板と、前記間隙に閉じた空間である複数の画素空間を形成し、前記第１の基板と前記第２の基板と共に複数の該画素空間の境界を構成する、隔壁部と、前記画素空間中に相当する前記第１の基板上に、１つの前記画素空間につき２つ形成された第１の電極と、前記画素空間中に相当する前記第２の基板上に、形成された第２の電極と、前記画素空間に封入された分散材と、前記分散材に懸濁されて前記画素空間に封入された、正の電荷を有する正帯電微粒子と、前記分散材に懸濁されて前記画素空間に封入された、負の電荷を有する負帯電微粒子と、前記正帯電微粒子及び前記負帯電微粒子よりも絶対値が小さい電荷を有し、前記分散材に懸濁されて前記画素空間に封入された、弱帯電微粒子と、前記第１の電極に、ソース電極及びドレイン電極のうちいずれか一方が接続されている、スイッチング用薄膜トランジスタと、前記スイッチング用薄膜トランジスタを選択的にＯＮ状態にする走査信号を、前記スイッチング用薄膜トランジスタのゲート電極に供給する、走査線と、前記スイッチング用薄膜トランジスタのソース電極及びドレイン電極のうち前記第１の電極が接続していない方に接続し、前記正帯電微粒子、前記負帯電微粒子及び前記弱帯電微粒子を泳動させるべく、前記ＯＮ状態のスイッチング用薄膜トランジスタのうち、前記第１の電極が接続している該スイッチング用薄膜トランジスタに、データ信号を入力する、信号線と、を具備し、前記画素空間中に形成された２つの前記第１の電極の互いに近接して対向する辺は、互いに平行なＳ字状の曲線形状である、ことを特徴とする。
また、前記目的を果たすため、本発明の電気泳動表示パネルの一態様は、第１の基板と、前記第１の基板との間に一定間隔の間隙を有して、該第１の基板と対峙する様に構成された第２の基板と、前記間隙に閉じた空間である複数の画素空間を形成し、前記第１の基板と前記第２の基板と共に複数の該画素空間の境界を構成する、隔壁部と、前記各画素空間中に相当する前記第１の基板上に、１つの前記画素空間につき２つ形成された第１の電極と、前記各画素空間中に相当する前記第２の基板上に、形成された第２の電極と、前記各画素空間に封入された分散材と、前記分散材に懸濁されて前記各画素空間に封入された、正の電荷を有する正帯電微粒子と、前記分散材に懸濁されて前記各画素空間に封入された、負の電荷を有する負帯電微粒子と、前記正帯電微粒子及び前記負帯電微粒子よりも絶対値が小さい電荷を有し、前記分散材に懸濁されて前記各画素空間に封入された、弱帯電微粒子と、当該第１のスイッチング用薄膜トランジスタのソース電極が、前記第１の電極の一方に接続された、第１のスイッチング用薄膜トランジスタと、当該第２のスイッチング用薄膜トランジスタのソース電極が、前記第１の電極の他方に接続された、第２のスイッチング用薄膜トランジスタと、前記第１のスイッチング用薄膜トランジスタ及び前記第２のスイッチング用薄膜トランジスタを、選択的にＯＮ状態にする走査信号を、前記第１のスイッチング用薄膜トランジスタ及び前記第２のスイッチング用薄膜トランジスタの、ゲート電極に共通に供給する、走査線と、前記正帯電微粒子、前記負帯電微粒子及び前記弱帯電微粒子を泳動させるように構成された、前記第１のスイッチング用薄膜トランジスタのドレイン電極に接続して、前記第１のスイッチング用薄膜トランジスタにデータ信号を入力する、第１の信号線と、前記正帯電微粒子、前記負帯電微粒子及び前記弱帯電微粒子を泳動させるように構成された、前記第２のスイッチング用薄膜トランジスタのドレイン電極に接続して、前記第２のスイッチング用薄膜トランジスタにデータ信号を入力する、第２の信号線と、を具備し、前記各画素空間中に形成された２つの前記第１の電極の互いに近接して対向する辺は、互いに平行なＳ字状の曲線形状である、ことを特徴とする。

本発明によれば、アクティブマトリクス方式を用いて配線した１画素で３色を表示できる高解像度な電気泳動表示パネルを提供できる。

本発明の各実施形態に係る電気泳動表示パネルを含む表示装置の構成の一例の概略を示す図。本発明の第１の実施形態に係る電気泳動表示パネルの構造の一例の概略を示す平面図。本発明の第１の実施形態に係る電気泳動表示パネルの構造の一例の概略を示す断面図。本発明の第１の実施形態に係る電気泳動表示素子の構造の一例の詳細を示す平面図。本発明の第１の実施形態に係る電気泳動表示素子の構造の一例の詳細を示す断面図。本発明の第１の実施形態に係る電気泳動表示素子の構造の一例の詳細を示す断面図。本発明の第１の実施形態に係る電気泳動表示素子の構造の一例の詳細を示す平面図の走査線及び補助容量線にハッチングを施した図。本発明の第１の実施形態に係る電気泳動表示素子の構造の一例の詳細を示す平面図の補助容量電極にハッチングを施した図。本発明の第１の実施形態に係る電気泳動表示素子の構造の一例の詳細を示す平面図の信号線及びソース電極にハッチングを施した図。本発明の第１の実施形態に係る電気泳動表示素子の構造の一例の詳細を示す平面図の画素電極にハッチングを施した図。本発明の第１の実施形態に係る電気泳動表示素子の構造の一例の詳細を示示す平面図のマイクロリブにハッチングを施した図。本発明の各実施形態に係る電気泳動表示素子の表示原理を説明する図。本発明の第２の実施形態に係る電気泳動表示素子の構造の一例の詳細を示す図。本発明の第３の実施形態に係る電気泳動表示素子の構造の一例の詳細を示す図。

［第１の実施形態］
まず、本発明の第１の実施形態について図面を参照して説明する。図１は、本実施形態に係る電気泳動表示パネルを含む表示装置の構成を示す図である。図１に示すように、本電気泳動表示装置は、表示パネル１００と、走査ドライバ４２０と、信号ドライバ４４０と、制御部４６０とを有している。表示パネル１００は、電気泳動表示装置の外部から供給される画像データＤに基づく画像を表示する部分である。この表示パネル１００は、画素側基板１１０とＣＯＭ基板２００との間に電気泳動層が狭持される構成の表示素子を含む。

画素側基板１１０には、複数の走査線１４０（Ｇ（ｊ）（ｊ＝１、２、…、ｎ））と複数の信号線１５０（Ｓ（ｉ）（ｉ＝１、２、…、ｍ））とがそれぞれ交差するように延伸配設されている。そして、走査線１４０と信号線１５０との各交点に対応した位置には画素電極１２０が配置され、この画素電極１２０は走査線１４０（Ｇ（ｊ））と信号線１５０（Ｓ（ｉ））のそれぞれに薄膜トランジスタ（ＴＦＴ）１３０を介して電気的に接続されている。従って、各走査線にはｍ個の画素電極１２０が接続され、各信号線にはｎ個の画素電極１２０が接続されている。なお、図１には、簡単のためｎ＝４、ｍ＝８の範囲を模式的に表してある。

本実施形態に係る表示パネル１００の構造の一例について図２及び図３を参照して更に説明する。図２は平面図、図３は断面図である。本実施形態に係る電気泳動表示パネルは、図２及び図３に示す様に、例えばガラス基板等である画素側基板１１０上に、例えば酸化インジウム錫（ＩＴＯ）膜等で構成される画素電極１２０が、２枚で１画素を構成するように形成されている。そして、それぞれの画素電極１２０は、スイッチング素子としてのＴＦＴ１３０のソース電極に各々接続されている。また、ＴＦＴ１３０のゲート電極には走査線１４０が、ドレイン電極には信号線１５０がそれぞれ接続されている。そして、前記の通りこれら走査線１４０と信号線１５０は直交している。また、図２及び図３では図示を省略しているが、画素側基板１１０とそれぞれの画素電極１２０との間には補助容量電極が形成されており、それぞれの補助容量電極は補助容量線に接続されている。走査線１４０、信号線１５０、前記補助容量線、ＴＦＴ１３０及び画素電極１２０の一部の上には、１画素を構成する２枚の画素電極１２０を囲み、画素電極１２０の上面を露出する様にマイクロリブ１６０が形成されている。

マイクロリブ１６０の上底にはＣＯＭ基板２００が乗せられている。ここで、ＣＯＭ基板２００は、ガラス基板等の透明性を有する透明基板２１０に、例えばＩＴＯ膜等の透明導電膜を成膜して構成されたコモン電極２２０が形成されているものである。画素側基板１１０と、ＣＯＭ基板２００と、マイクロリブ１６０に囲まれた各画素区画には、図３に示す様に、溶媒３１０中に懸濁された黒色のプラス帯電微粒子３２０と赤色のマイナス帯電微粒子３３０と白色の非帯電微粒子３４０とが封入されている。

ここで、画素側基板１１０上の構成の一例について、１画素の構造を示す図４乃至図１１を参照して更に詳細に説明する。尚、図４乃至図１１においても簡単の為、一部省略しているところがある。図４は本実施形態に係る電気泳動表示素子の１画素を示す平面図である。図５は図４中のＢ−Ｂ’線矢視断面であり、図６は図４中のＣ−Ｃ’線矢視断面である。図４乃至図６に示す通り、本電気泳動表示素子は層構造になっている。図７乃至図１１を参照して、その下層から順に説明する。尚、図７乃至図１１は、図４に示した平面図のうち、注目している部分をハッチングにより強調して示した図である。

例えばガラス基板である画素側基板１１０上には、図７に示す様に、ＴＦＴ１３０のゲート電極を兼ねる走査線１４０と、補助容量線１７０が形成されている。

補助容量線１７０上には、図８に示す様に、画素電極１２０の下部となる位置に、例えばＩＴＯによる補助容量電極１７２が形成されている。これらの上には、絶縁膜１８２が積層されている。その上のＴＦＴ１３０及び信号線１５０部分には、トランジスタのチャネルとなる例えばノンドープアモルファスシリコンによるチャネル膜１８４が形成されている。また、ＴＦＴ１３０のチャネル部分には、チャネル保護膜１８６が形成されている。

更にその上には、図９に示す様に、ＴＦＴ１３０のソース・ドレインとなる例えば図示していないｎ^＋アモルファスシリコンとドレイン電極を兼ねる信号線１５０及びソース電極１９０が形成されている。そして、信号線１５０とソース電極１９０との上には絶縁膜１８８が積層され、両者は絶縁膜１８８によって絶縁されている。

また、絶縁膜１８８上には、図１０に示す様に、例えばＩＴＯによる画素電極１２０が形成されており、これはソース電極１９０に接続されている。本実施形態において、画素電極１２０は、図１０に示す様に、長方形の一角が切り欠かれた形状をしており、画素毎に２枚ずつ線対称に配置されている。この様に、１画素中の２枚の画素電極１２０の近接して対向する辺は、信号線１５０に対して平行で且つ１つの画素区画を２つの部分に区切る直線Ｌに対して平行且つ線対称となっている。

さらに、ＴＦＴ１３０と信号線１５０とをそれぞれ覆う絶縁膜１８０及び画素電極１２０の一部の更に上層には、図１１に示す様に、マイクロリブ１６０が形成されている。以上の作製プロセスでは公知のスパッタリング、マスク露光、ドライ及びウェットエッチング等の技術を用いる。

ここでは、ＴＦＴ１３０のドレイン電極を信号線１５０と兼用させ、ソース電極１９０を画素電極１２０と接続しているとしたが、これとは逆に、ＴＦＴ１３０のソース電極１９０を信号線１５０と兼用させ、ドレイン電極を画素電極１２０と接続するようにしても良い。

このように、例えば画素側基板１１０は第１の基板として機能し、例えば画素電極１２０は第１の電極として機能し、例えば薄膜トランジスタ（ＴＦＴ）１３０はスイッチング用薄膜トランジスタとして機能し、例えば走査線１４０は走査線として機能し、例えば信号線１５０は信号線として機能し、例えばマイクロリブ１６０は隔壁部として機能し、例えば透明基板２１０は第２の基板として機能し、例えばコモン電極２２０は第２の電極として機能し、例えば補助容量線は容量線として機能し、例えば溶媒３１０は分散材として機能し、例えば黒色のプラス帯電微粒子３２０は正帯電微粒子として機能し、例えば赤色のマイナス帯電微粒子３３０は負帯電微粒子として機能し、例えば白色の非帯電微粒子３４０は弱帯電微粒子として機能する。

次に本実施形態に係る電気泳動表示パネルの動作を説明する。制御部４６０の制御の下、図１に示す走査ドライバ４２０は、表示パネル１００の走査線１４０（Ｇ（ｊ））に走査信号を順次印加する。走査線１４０に走査信号が印加されると該走査線１４０に接続されているＴＦＴ１３０がＯＮ状態となる。このとき、信号ドライバ４４０は、制御部４６０の制御の下、信号線１５０（Ｓ（ｉ））にデータ信号を印加する。走査信号によりＯＮ状態となっているＴＦＴ１３０を介して、信号線１５０（Ｓ（ｉ））に印加されているデータ信号は、対応する画素電極１２０に印加される。この様にして、各走査線１４０に順に走査信号を印加し、それと同時に画素電圧を印加したい信号線１５０にデータ信号を印加することによって、全画素電極のうち望みの画素電極１２０に、画素電圧を印加することができる。一方で、コモン電極２２０は一定電圧に維持されている。また、画素電極１２０下の補助容量電極１７２もコモン電極２２０と同電位に維持されている。従って、画素電極１２０及び補助容量電極１７２によって蓄積容量が形成される。この蓄積容量は、画素電極１２０に供給されるデータ信号に基づく画素電圧を保持しておくためのものである。

本実施形態に係る電気泳動表示素子の表示原理を図１２に示す。本実施形態に係る電気泳動表示素子において、各画素はそれぞれ２枚の画素電極１２０を有しており、それぞれの画素電極１２０はＴＦＴ１３０を介して前記の通り独立に駆動される。図１２に示す様に、画素電極１２０に画素電圧が印加されると、それと対向するコモン電極２２０との間に電場が生じる。すると、発生した電場に従って、黒色のプラス帯電微粒子３２０はマイナスの電極の方へ、赤色のマイナス帯電微粒子３３０はプラスの電極の方へ、それぞれ溶媒３１０中を移動する。白色の非帯電微粒子３４０は移動せず、溶媒３１０に懸濁された状態が維持される。その結果、ＣＯＭ基板２００側から図１２中の黒矢印の向きに電気泳動表示パネルを観察すると、ＣＯＭ基板２００は透明なので、コモン電極２２０に黒色のプラス帯電微粒子３２０が集まっている画素、即ち２枚の画素電極１２０にともにプラスの画素電圧が印加されている画素は黒く見え（図１２における真中の画素）、コモン電極２２０に赤色のマイナス帯電微粒子３３０が集まっている画素、即ち２枚の画素電極１２０にともにマイナスの画素電圧が印加されている画素は赤く見え（図１２における右の画素）、コモン電極２２０に黒色のプラス帯電微粒子３２０も赤色のマイナス帯電微粒子３３０も集まっていない画素、即ち２枚の画素電極１２０にそれぞれ異なる極性の画素電圧が印加されている画素は溶媒３１０に懸濁されている白色の非帯電微粒子３４０のため白く見える（図１２における左の画素）。即ち画素毎に黒、赤又は白を表示することができる。本実施形態の電気泳動表示パネルは、この様に黒、赤又は白表示する画素をマトリクス状に配置することで、各画素が表示する黒、赤又は白の組み合わせにより、３色で構成される所望の画像を表示することができる。

本実施形態の説明では、プラスに帯電した黒色微粒子とマイナスに帯電した赤色微粒子と帯電していない白色微粒子とを各画素区画に封入した場合を例に挙げて説明したが、各画素区画に封入する微粒子の色と帯電状態はいずれの組み合わせでも良い。また、微粒子の色は他の色でも構わない。更に、１つの電気泳動表示パネルにおいて、画素毎に封入する微粒子の色の組み合わせを複数種類用いれば、該電気泳動表示パネルは、多色で構成される画像を表示することができる。例えば、１つの走査線上に、黒、白、赤が表示可能な画素と、黒、白、緑が表示可能な画素と、黒、白、青が表示可能な画素とを配列するようにすれば、黒表示、白表示の品位を損なうことなく、任意の色の画像を表示することが可能である。

さらに、本実施形態の説明では白色微粒子を非帯電微粒子としている。これに対し、白色微粒子を、黒色微粒子及び赤色微粒子よりも絶対値の十分小さいプラス又はマイナスの電荷を持たせた弱帯電微粒子としても良い。このようにすることで、画素電極１２０の電荷を制御して白色微粒子も泳動させることができ、より高い画質の画像表示を行うことが可能である。

また、本実施形態の画素側基板は、ガラス基板、メタル基板、プラスチック基板、フィルム基板等の透明性を有さない基板でもよく、ＴＦＴは低温ｐ−ＳｉＴＦＴ、μｃ−ＳｉＴＦＴ、酸化物(ＺｎＯ、ＩｎＧａＺｎＯ等)ＴＦＴ、有機ＴＦＴ等でもよい。また、画素電極１２０は例えばＩＴＯ膜等と説明したが、液晶表示パネルなどの場合と違い電気泳動表示パネルの場合の表示は反射方式であるため、画素電極１２０が透明である必要はなく、不透明の電極を用いてもよい。

更に、電気泳動表示素子の特徴であるメモリ性、即ち、一度該表示素子に画像を表示させた後に電力を消費せずに表示を維持することを実現するためには、ＴＦＴ１３０の漏れ電流をできるだけ小さくする必要がある。このため、スイッチング素子としてのＴＦＴを２つ直列接続することで抵抗値を高めたデュアルゲート構造にしても良い。

本実施形態では、１画素で３色を表示する電気泳動表示素子を複数個マトリクス状に並べ、それらをアクティブマトリクス駆動方式を用いて駆動する。これによって、それぞれの画素電極１２０を独立に駆動することができるので、マトリクス状に並べられた画素毎に３色を自由に表示することができる。従って、表示パネル１００の表示範囲内に画素サイズに応じた解像度で、３色で構成される画像を自由に表示できる。また、画素毎に封入する微粒子の色の組み合わせを変えることによって、同様の構成で多色の画像を表示することも可能となる。

また本実施形態によれば、画素電極１２０は、単純な形状であるため作製が容易であり、また、面積を大きく取ることができる。更に、図１２に示す様にＣＯＭ基板２００側から黒矢印の向きに電気泳動表示パネルを観察する時に、観察者から見える構成要素は画素電極１２０とマイクロリブ１６０の上底であるので、以下の様に各要素を配設すると画素電極１２０の上面が露出する開口部分を大きく取ることができる。即ち、２枚の画素電極１２０の互いに近接して対向する辺を、信号線１５０に対して平行且つ実施可能な最小間隔となる位置にする。そして、前記２枚の画素電極１２０の互いに近接して対向する辺の間には、構成要素を配置しない。つまり、画素電極１２０以外の要素をマイクロリブ１６０の下に配置する。そのため画素毎に注目すると、ＴＦＴ１３０、走査線１４０、信号線１５０及び補助容量線１７０といった、画素電極１２０以外の全ての構成要素を、前記信号線１５０に対して平行で且つ画素区画を２つに区切る直線に対して、線対称に配置し、その上にマイクロリブ１６０を実施可能な最小幅で形成する。これにより、高開口率化を図ることができるため、帯電微粒子の泳動に有利に働き、本実施形態に係る電気泳動表示パネルの良質な画像の表示に寄与する。また、黒色のプラス帯電微粒子３２０と赤色のマイナス帯電微粒子３３０の有する電荷が等しい場合、前記２枚の画素電極１２０の面積を互いに等しくすることで制御が容易となる。

［第２の実施形態］
次に、本発明の第２の実施形態について図面を参照して説明する。ここでは第１の実施形態との相違点に限定して説明する。第１の実施形態においては、画素電極１２０は、図１０に示す様に、その形状は長方形の一角が切り欠かれた形状をしており、画素毎に２枚ずつ線対称に配置されている。第１の実施形態の場合、白表示をするために１画素中の１枚の画素電極１２０をプラスに、もう１枚の画素電極１２０をマイナスにすると、黒色のプラス帯電微粒子３２０と赤色のマイナス帯電微粒子３３０はそれぞれマイナスの電極とプラスの電極に集まる。白色の非帯電微粒子３４０による遮蔽が十分であれば、黒色のプラス帯電微粒子３２０及び赤色のマイナス帯電微粒子３３０がそれぞれの電極に集まり２つに分離されている状態は、観察者からは見えず、該画素は白く見える。しかしながら白色の非帯電微粒子３４０による遮蔽が不十分な場合、黒色のプラス帯電微粒子３２０及び赤色のマイナス帯電微粒子３３０が薄らと乍ら２つに分離されている状態が観察者から見える。従って、この様な白色の非帯電微粒子３４０による遮蔽が不十分な場合、白表示の画素が並ぶ部分では、分離した２色が規則正しく並んで見える。このため、これらがノイズとして電気泳動表示パネルの表示画質を悪化させる虞がある。そこで本実施形態では、画素電極１２０を櫛歯形状にする。

本実施形態における画素電極１２０の形状を図１３に示す。図１３は、図１０に相当する図であり、簡単のため図中央の画素のみの画素電極１２０を示している。この図の様に、本実施形態における１画素中の２枚の画素電極１２０は、それぞれが櫛歯形状をしており、それらが咬合する位置に配置されている。即ち、１画素中の２枚の画素電極１２０の互いに近接して対向する辺は、櫛歯形状であり、それらは間隙を挟んで咬合の位置にある。

尚、本実施形態においても、第１の実施形態の場合と同じく、微粒子の色及び帯電状態はいずれの組み合わせでも良く、又、基板及び画素電極の材質、ＴＦＴの種類等は問わない。

本実施形態によれば、第１の実施形態に比し、画素電極１２０の面積は小さくなるが、２枚の画素電極１２０が入り組んで配置されているため、白表示の際、黒色のプラス帯電微粒子３２０と赤色のマイナス帯電微粒子３３０は１画素の中で混合される。このため、白色の非帯電微粒子３４０による遮蔽が不十分な場合、白表示の画素が並ぶ部分において、前述の様に黒色のプラス帯電微粒子３２０と赤色のマイナス帯電微粒子３３０とが分離して見えることによる、画像の見た目のザラザラ感が減り、より滑らかな画像表示となる。この様に、本実施形態に係る電気泳動表示パネルの画素電極１２０の形状は、第１の実施形態に係る電気泳動表示パネルに比べ視認性を向上させ、良質な画像を表示することに寄与する。

［第３の実施形態］
次に、本発明の第３の実施形態について図面を参照して説明する。ここでも第１の実施形態及び第２の実施形態との相違点に限定して説明する。第１及び第２の実施形態では１画素中の２枚の画素電極１２０の互いに近接して対向する辺はいずれも直線形状である。白色の非帯電微粒子３４０による遮蔽が不十分な場合、走査線、信号線及び容量線の形状も直線形状であるため、１画素中の２枚の画素電極１２０の互いに近接して対向する辺と走査線、信号線及び容量線が干渉を起こして干渉縞を発生する懸念がある。このため、これらがノイズとして電気泳動表示パネルの表示画質を悪化させる虞がある。そこで本実施形態では、１画素中の２枚の画素電極１２０の互いに近接して対向する辺を曲線形状にする。

本実施形態における画素電極１２０の形状を図１４に示す。図１４は、図１０に相当する図であり、簡単のため図中央の画素のみの画素電極１２０を示している。この図の様に、本実施形態における１画素中の２枚の画素電極１２０の互いに近接して対向する辺は、Ｓ字状の曲線形状である。

本実施形態によれば、第１の実施形態に比し、画素電極１２０の面積は小さくなるが、白色の非帯電微粒子３４０による遮蔽が不十分な場合、１画素中の２枚の画素電極１２０の互いに近接して対向する辺と走査線、信号線及び容量線との干渉縞を低減することができる。この様に、本実施形態に係る電気泳動表示パネルの画素電極１２０の形状は、第１の実施形態及び第２の実施形態に係る電気泳動表示パネルに比べ視認性を向上させ、良質な画像を表示することに寄与する。

尚、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除しても、発明が解決しようとする課題の欄で述べられた課題が解決でき、かつ、発明の効果が得られる場合には、この構成要素が削除された構成も発明として抽出され得る。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

１００…表示パネル、１１０…画素側基板、１２０…画素電極、１３０…薄膜トランジスタ（ＴＦＴ）、１４０…走査線、１５０…信号線、１６０…マイクロリブ、１７０…補助容量線、１７２…補助容量電極、１８２…絶縁膜、１８４…チャネル膜、１８６…チャネル保護膜、１８８…絶縁膜、１９０…ソース電極、２００…ＣＯＭ基板、２１０…透明基板、２２０…コモン電極、３１０…溶媒、３２０…黒色のプラス帯電微粒子、３３０…赤色のマイナス帯電微粒子、３４０…白色の非帯電微粒子、４２０…走査ドライバ、４４０…信号ドライバ、４６０…制御部。

Claims

第１の基板と、
前記第１の基板との間に一定間隔の間隙を有して、該第１の基板と対峙する様に構成された第２の基板と、
前記間隙に閉じた空間である複数の画素空間を形成し、前記第１の基板と前記第２の基板と共に複数の該画素空間の境界を構成する、隔壁部と、
前記画素空間中に相当する前記第１の基板上に、１つの前記画素空間につき２つ形成された第１の電極と、
前記画素空間中に相当する前記第２の基板上に、形成された第２の電極と、
前記画素空間に封入された分散材と、
前記分散材に懸濁されて前記画素空間に封入された、正の電荷を有する正帯電微粒子と、
前記分散材に懸濁されて前記画素空間に封入された、負の電荷を有する負帯電微粒子と、
前記正帯電微粒子及び前記負帯電微粒子よりも絶対値が小さい電荷を有し、前記分散材に懸濁されて前記画素空間に封入された、弱帯電微粒子と、
前記第１の電極に、ソース電極及びドレイン電極のうちいずれか一方が接続されている、スイッチング用薄膜トランジスタと、
前記スイッチング用薄膜トランジスタを選択的にＯＮ状態にする走査信号を、前記スイッチング用薄膜トランジスタのゲート電極に供給する、走査線と、
前記スイッチング用薄膜トランジスタのソース電極及びドレイン電極のうち前記第１の電極が接続していない方に接続し、前記正帯電微粒子、前記負帯電微粒子及び前記弱帯電微粒子を泳動させるべく、前記ＯＮ状態のスイッチング用薄膜トランジスタのうち、前記第１の電極が接続している該スイッチング用薄膜トランジスタに、データ信号を入力する、信号線と、
を具備し、
前記画素空間中に形成された２つの前記第１の電極の、互いに近接して対向する辺は、櫛歯形状であり、前記櫛歯形状の前記第１の電極の互いに近接して対向する２つの辺は、前記画素空間中の前記信号線または前記走査線に対して平行な直線であり、間隙を挟んで咬合の位置にある、
ことを特徴とする電気泳動表示パネル。
前記スイッチング用薄膜トランジスタ、前記走査線、前記信号線及び容量線は、前記第１の基板と前記隔壁部とに挟まれる位置に配線されていることを特徴とする請求項１に記載の電気泳動表示パネル。
前記隔壁部、前記スイッチング用薄膜トランジスタ、前記走査線、前記信号線及び前記容量線は、前記画素空間において対称に配置されていることを特徴とする請求項２に記載の電気泳動表示パネル。
前記画素空間中に形成された２つの前記第１の電極は、面積が等しいことを特徴とする請求項１乃至３のうちいずれか１項に記載の電気泳動表示パネル。
前記スイッチング用薄膜トランジスタは、スイッチング素子としてのＴＦＴを２つ直列接続することで抵抗値を高めたデュアルゲート構造であることを特徴とする請求項１に記載の電気泳動表示パネル。
第１の基板と、
前記第１の基板との間に一定間隔の間隙を有して、該第１の基板と対峙する様に構成された第２の基板と、
前記間隙に閉じた空間である複数の画素空間を形成し、前記第１の基板と前記第２の基板と共に複数の該画素空間の境界を構成する、隔壁部と、
前記各画素空間中に相当する前記第１の基板上に、１つの前記画素空間につき２つ形成された第１の電極と、
前記各画素空間中に相当する前記第２の基板上に、形成された第２の電極と、
前記各画素空間に封入された分散材と、
前記分散材に懸濁されて前記各画素空間に封入された、正の電荷を有する正帯電微粒子と、
前記分散材に懸濁されて前記各画素空間に封入された、負の電荷を有する負帯電微粒子と、
前記正帯電微粒子及び前記負帯電微粒子よりも絶対値が小さい電荷を有し、前記分散材に懸濁されて前記各画素空間に封入された、弱帯電微粒子と、
当該第１のスイッチング用薄膜トランジスタのソース電極が、前記第１の電極の一方に接続された、第１のスイッチング用薄膜トランジスタと、
当該第２のスイッチング用薄膜トランジスタのソース電極が、前記第１の電極の他方に接続された、第２のスイッチング用薄膜トランジスタと、
前記第１のスイッチング用薄膜トランジスタ及び前記第２のスイッチング用薄膜トランジスタを、選択的にＯＮ状態にする走査信号を、前記第１のスイッチング用薄膜トランジスタ及び前記第２のスイッチング用薄膜トランジスタの、ゲート電極に共通に供給する、走査線と、
前記正帯電微粒子、前記負帯電微粒子及び前記弱帯電微粒子を泳動させるように構成された、前記第１のスイッチング用薄膜トランジスタのドレイン電極に接続して、前記第１のスイッチング用薄膜トランジスタにデータ信号を入力する、第１の信号線と、
前記正帯電微粒子、前記負帯電微粒子及び前記弱帯電微粒子を泳動させるように構成された、前記第２のスイッチング用薄膜トランジスタのドレイン電極に接続して、前記第２のスイッチング用薄膜トランジスタにデータ信号を入力する、第２の信号線と、
を具備し、
前記各画素空間中に形成された２つの前記第１の電極の、互いに近接して対向する辺は、櫛歯形状であり、前記櫛歯形状の前記第１の電極の互いに近接して対向する２つの辺は、前記画素空間中の前記第１の信号線若しくは前記第２の信号線、または前記走査線に対して平行な直線であり、間隙を挟んで咬合の位置にある、
ことを特徴とする電気泳動表示パネル。
前記第１のスイッチング用薄膜トランジスタ、前記第２のスイッチング用薄膜トランジスタ、前記走査線、前記第１の信号線、前記第２の信号線及び容量線は、前記第１の基板と前記隔壁部とに挟まれる位置に配線されていることを特徴とする請求項６に記載の電気泳動表示パネル。
前記隔壁部、前記第１のスイッチング用薄膜トランジスタ、前記第２のスイッチング用薄膜トランジスタ、前記走査線、前記第１の信号線、前記第２の信号線及び前記容量線は、前記各画素空間において対称に配置されていることを特徴とする請求項７に記載の電気泳動表示パネル。
前記各画素空間中に形成された２つの前記第１の電極は、面積が等しいことを特徴とする請求項６乃至８のうちいずれか１項に記載の電気泳動表示パネル。
前記スイッチング用薄膜トランジスタは、スイッチング素子としてのＴＦＴを２つ直列接続することで抵抗値を高めたデュアルゲート構造であることを特徴とする請求項６に記載の電気泳動表示パネル。
第１の基板と、
前記第１の基板との間に一定間隔の間隙を有して、該第１の基板と対峙する様に構成された第２の基板と、
前記間隙に閉じた空間である複数の画素空間を形成し、前記第１の基板と前記第２の基板と共に複数の該画素空間の境界を構成する、隔壁部と、
前記画素空間中に相当する前記第１の基板上に、１つの前記画素空間につき２つ形成された第１の電極と、
前記画素空間中に相当する前記第２の基板上に、形成された第２の電極と、
前記画素空間に封入された分散材と、
前記分散材に懸濁されて前記画素空間に封入された、正の電荷を有する正帯電微粒子と、
前記分散材に懸濁されて前記画素空間に封入された、負の電荷を有する負帯電微粒子と、
前記正帯電微粒子及び前記負帯電微粒子よりも絶対値が小さい電荷を有し、前記分散材に懸濁されて前記画素空間に封入された、弱帯電微粒子と、
前記第１の電極に、ソース電極及びドレイン電極のうちいずれか一方が接続されている、スイッチング用薄膜トランジスタと、
前記スイッチング用薄膜トランジスタを選択的にＯＮ状態にする走査信号を、前記スイッチング用薄膜トランジスタのゲート電極に供給する、走査線と、
前記スイッチング用薄膜トランジスタのソース電極及びドレイン電極のうち前記第１の電極が接続していない方に接続し、前記正帯電微粒子、前記負帯電微粒子及び前記弱帯電微粒子を泳動させるべく、前記ＯＮ状態のスイッチング用薄膜トランジスタのうち、前記第１の電極が接続している該スイッチング用薄膜トランジスタに、データ信号を入力する、信号線と、
を具備し、
前記画素空間中に形成された２つの前記第１の電極の互いに近接して対向する辺は、互いに平行なＳ字状の曲線形状である、
ことを特徴とする電気泳動表示パネル。
前記スイッチング用薄膜トランジスタ、前記走査線、前記信号線及び容量線は、前記第１の基板と前記隔壁部とに挟まれる位置に配線されていることを特徴とする請求項１１に記載の電気泳動表示パネル。
前記隔壁部、前記スイッチング用薄膜トランジスタ、前記走査線、前記信号線及び前記容量線は、前記画素空間において対称に配置されていることを特徴とする請求項１２に記載の電気泳動表示パネル。
前記画素空間中に形成された２つの前記第１の電極は、面積が等しいことを特徴とする請求項１１乃至１３のうちいずれか１項に記載の電気泳動表示パネル。
前記スイッチング用薄膜トランジスタは、スイッチング素子としてのＴＦＴを２つ直列接続することで抵抗値を高めたデュアルゲート構造であることを特徴とする請求項１１に記載の電気泳動表示パネル。
第１の基板と、
前記第１の基板との間に一定間隔の間隙を有して、該第１の基板と対峙する様に構成された第２の基板と、
前記間隙に閉じた空間である複数の画素空間を形成し、前記第１の基板と前記第２の基板と共に複数の該画素空間の境界を構成する、隔壁部と、
前記各画素空間中に相当する前記第１の基板上に、１つの前記画素空間につき２つ形成された第１の電極と、
前記各画素空間中に相当する前記第２の基板上に、形成された第２の電極と、
前記各画素空間に封入された分散材と、
前記分散材に懸濁されて前記各画素空間に封入された、正の電荷を有する正帯電微粒子と、
前記分散材に懸濁されて前記各画素空間に封入された、負の電荷を有する負帯電微粒子と、
前記正帯電微粒子及び前記負帯電微粒子よりも絶対値が小さい電荷を有し、前記分散材に懸濁されて前記各画素空間に封入された、弱帯電微粒子と、
当該第１のスイッチング用薄膜トランジスタのソース電極が、前記第１の電極の一方に接続された、第１のスイッチング用薄膜トランジスタと、
当該第２のスイッチング用薄膜トランジスタのソース電極が、前記第１の電極の他方に接続された、第２のスイッチング用薄膜トランジスタと、
前記第１のスイッチング用薄膜トランジスタ及び前記第２のスイッチング用薄膜トランジスタを、選択的にＯＮ状態にする走査信号を、前記第１のスイッチング用薄膜トランジスタ及び前記第２のスイッチング用薄膜トランジスタの、ゲート電極に共通に供給する、走査線と、
前記正帯電微粒子、前記負帯電微粒子及び前記弱帯電微粒子を泳動させるように構成された、前記第１のスイッチング用薄膜トランジスタのドレイン電極に接続して、前記第１のスイッチング用薄膜トランジスタにデータ信号を入力する、第１の信号線と、
前記正帯電微粒子、前記負帯電微粒子及び前記弱帯電微粒子を泳動させるように構成された、前記第２のスイッチング用薄膜トランジスタのドレイン電極に接続して、前記第２のスイッチング用薄膜トランジスタにデータ信号を入力する、第２の信号線と、
を具備し、
前記各画素空間中に形成された２つの前記第１の電極の互いに近接して対向する辺は、互いに平行なＳ字状の曲線形状である、
ことを特徴とする電気泳動表示パネル。
前記第１のスイッチング用薄膜トランジスタ、前記第２のスイッチング用薄膜トランジスタ、前記走査線、前記第１の信号線、前記第２の信号線及び容量線は、前記第１の基板と前記隔壁部とに挟まれる位置に配線されていることを特徴とする請求項１６に記載の電気泳動表示パネル。
前記隔壁部、前記第１のスイッチング用薄膜トランジスタ、前記第２のスイッチング用薄膜トランジスタ、前記走査線、前記第１の信号線、前記第２の信号線及び前記容量線は、前記各画素空間において対称に配置されていることを特徴とする請求項１７に記載の電気泳動表示パネル。
前記各画素空間中に形成された２つの前記第１の電極は、面積が等しいことを特徴とする請求項１６乃至１８のうちいずれか１項に記載の電気泳動表示パネル。
前記スイッチング用薄膜トランジスタは、スイッチング素子としてのＴＦＴを２つ直列接続することで抵抗値を高めたデュアルゲート構造であることを特徴とする請求項１６に記載の電気泳動表示パネル。