JP4919803B2 - 半導体撮像素子のパッケージの製造方法 - Google Patents

半導体撮像素子のパッケージの製造方法 Download PDF

Info

Publication number
JP4919803B2
JP4919803B2 JP2006532082A JP2006532082A JP4919803B2 JP 4919803 B2 JP4919803 B2 JP 4919803B2 JP 2006532082 A JP2006532082 A JP 2006532082A JP 2006532082 A JP2006532082 A JP 2006532082A JP 4919803 B2 JP4919803 B2 JP 4919803B2
Authority
JP
Japan
Prior art keywords
semiconductor
manufacturing
layer
package
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006532082A
Other languages
English (en)
Other versions
JP2007507880A (ja
Inventor
ジョン−ホン キム，
チ−ジュン ソン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nepes Co Ltd
Original Assignee
Nepes Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nepes Co Ltd filed Critical Nepes Co Ltd
Publication of JP2007507880A publication Critical patent/JP2007507880A/ja
Application granted granted Critical
Publication of JP4919803B2 publication Critical patent/JP4919803B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、半導体撮像素子のパッケージ構造及びその製造方法に関し、特に、半導体撮像素子のパッケージをフリップチップバンピング方式で製造した場合、半導体撮像素子の表面損傷により半導体撮像素子のパッケージの光学特性が低下するのを防止するのに適した、半導体撮像素子のパッケージ構造及びその製造方法に関する。
一般に、半導体撮像素子は、イメージセンサチップ又は固体撮像素子とも称され、被写体のイメージを電気的信号に変換する光電変換素子、及びその光電変換素子により変換された電気的信号を伝送する電荷結合素子により、被写体のイメージを撮像して電気的信号として出力する。
前記半導体撮像素子をセラミック基板にパッケージングするためには、汎用のワイヤボンディング方式が採用されている。
以下、このような半導体撮像素子、及びワイヤボンディング方式が採用された半導体撮像素子のパッケージについて、添付した図面を参照して詳細に説明する。
図１は一般的な半導体撮像素子の平面構成を示す図である。これに示すように、半導体撮像素子１０は、被写体のイメージを電気的信号に変換し、その変換された電気的信号を伝送するイメージセンシング部２０が中央に備えられ、イメージセンシング部２０の縁部に沿って、そのイメージセンシング部２０の電気的信号が伝送される複数の電極パッド３０が備えられる。
図２はワイヤボンディング方式が採用された半導体撮像素子のパッケージの断面構成を示す図である。これに示すように、前記半導体撮像素子のパッケージは、第１基板１００の中央上部に第１接着層１０１により取り付けられた半導体撮像素子１１０と、第１基板１００の縁部に半導体撮像素子１１０と所定間隔をおいて第１接着層１０１により取り付けられた第２基板１２０と、半導体撮像素子１１０の縁部に備えられた複数の第１電極パッド１１１と第２基板１２０上に備えられた複数の第２電極パッド１２１とを電気的に接続する複数の導電性ワイヤ１３０と、第１基板１００の背面両側から第２基板１２０の上面両側まで伸びる複数のリード１４０と、第２基板１２０の上面に備えられたリード１４０の上部に形成された支持体１５０と、支持体１５０の上部に第２接着層１０２により取り付けられたガラス板１６０とから構成される。
図３は図２に示す半導体撮像素子のパッケージにレンズユニットが結合した半導体イメージセンサのモジュールを示す図である。これに示すように、図２に示す半導体撮像素子のパッケージ２００がモジュール基板２１０上に備えられ、半導体撮像素子のパッケージ２００の上部にレンズユニット２２０が備えられる。ここで、レンズユニット２２０は、モジュール基板２１０により支持されるレンズホルダ２３０により支持され、半導体撮像素子のパッケージ２００の上部に備えられる。
このような半導体イメージセンサのモジュールのサイズは、半導体撮像素子のパッケージのサイズに全面的に依存し、図２に示すように、ワイヤボンディング方式が採用された半導体撮像素子のパッケージにおいては、導電性ワイヤ１３０により、半導体撮像素子１１０の各第１電極パッド１１１と、半導体撮像素子１１０と所定間隔離隔している第２基板１２０の各第２電極パッド１２１とを電気的に接続するため、半導体撮像素子のパッケージのサイズが半導体撮像素子１１０のサイズに比べて大きくなり、製品の小型化に積極的に対応できないという問題があった。
また、ワイヤボンディング方式により半導体撮像素子のパッケージを製造するためには、ワイヤボンディング工程、プラスチックモールディング工程、及びセラミック工程などが要求されるため、時間が長くなって生産性が低下するという問題があった。
このようなワイヤボンディング方式の問題を解決するために、近年、フリップチップバンピング方式を用いた半導体撮像素子のパッケージの製造方法が提案された。
一般に、フリップチップバンピング方式を用いた半導体素子のパッケージの製造方法は、半導体素子の各電極パッドを選択的に露出させた後に金属接着層とめっき用金属層を蒸着する薄膜工程と、前記半導体素子の電極パッドが形成された領域を選択的に露出させる感光性物質を形成するフォト工程と、前記電極パッドが形成された領域のめっき用金属層の上部にバンプを形成するめっき工程と、前記感光性物質を除去した後にバンプが形成されていない領域のめっき用金属層及び金属接着層を除去するエッチング工程と、前記バンプの硬度を使用目的によって調節するための熱処理工程とからなる。
前述のようにフリップチップバンピング方式を用いて半導体素子のパッケージを製造する個別工程は、常温以上の温度条件で実施され、特に、前記金属接着層とめっき用金属層を蒸着する薄膜工程は、３００℃以上の高温の温度条件で実施される。
一般に、半導体素子の表面には、セラミック材質のシリコン窒化膜やシリコン酸化膜が形成されて、前記半導体素子内に形成された微細回路を保護する。
しかし、半導体素子に特殊な目的、例えば、半導体素子表面の機械的保護、電気特性（誘電特性）の向上、化学的保護、又は光学特性が要求される場合は、半導体素子の表面にポリマーなどの無機物が形成される。ここで、前記半導体素子の表面に形成されるポリマーなどの無機物は、前記シリコン窒化膜やシリコン酸化膜などのセラミック材質に比べて、機械的抵抗性と耐熱性が低い。
一般に、前記半導体素子の表面に形成されるポリマーは、イミド系とエポキシ系とに大別され、前記ポリマーの物性が急激に変化するガラス転移温度（Ｔｇ）の範囲は、１００℃〜３５０℃である。
また、前記半導体素子の表面に形成されるポリマーが変形することなく耐えられる最大の引張強度は、約４００ＭＰａであり、前記半導体素子の表面に形成されるポリマーが変形することなく耐えられる最大の引張強度は、温度が上昇するほど低下する。
一方、光学特性を有するポリマー材質が表面に形成される代表的な機能性素子である半導体撮像素子は、その表面に平坦化層、カラーフィルタ層、マイクロレンズなどのポリマー層が積層される。ここで、前記カラーフィルタ層は、温度条件に影響されやすいため、２５０℃以上の高温ではその特性が低下する。
また、前記半導体撮像素子の表面に積層された平坦化層、カラーフィルタ層、マイクロレンズなどのポリマー層は、２５０℃の温度でも機械的強度が大きく低下する。すなわち、前述したフリップチップバンピング方式を用いて、前記ポリマー層が積層された半導体撮像素子のパッケージを製造した場合、前記金属接着層とめっき用金属層を蒸着する薄膜工程の温度条件を約２５０℃に制御しても、蒸着工程で発生する薄膜の応力がポリマー材質の変形することなく耐えられる最大の引張強度（４００ＭＰａ）を超えて５００ＭＰａ以上発生するため、前記半導体撮像素子の表面が変形して亀裂やシワが発生することがある。
従って、従来は、ポリマー材質が表面に形成される代表的な機能性素子である半導体撮像素子においては、フリップチップバンピング方式を用いて半導体撮像素子のパッケージを製造することが難しいという問題があった。
本発明は、このような従来技術の問題を解決するためになされたもので、半導体撮像素子のパッケージをフリップチップバンピング方式で製造する場合、半導体撮像素子の表面損傷により半導体撮像素子のパッケージの光学特性が低下するのを防止できる、半導体撮像素子のパッケージ構造及びその製造方法を提供することを目的とする。
上記目的を達成するための本発明の第１実施形態による半導体撮像素子のパッケージ構造は、中央のイメージセンシング部の表面に少なくとも１つの機能性ポリマー層が形成され、縁部に沿って絶縁膜により選択的に露出する複数の電極パッドが形成された半導体撮像素子と、前記露出した各電極パッドの上部に個別に形成された少なくとも１つの金属薄膜層と、前記金属薄膜層の上部に個別に形成されたバンプと、前記機能性ポリマー層が露出するように開口部が備えられ、前記バンプと異方性導電ポリマーを介してボンディングされる複数の電極パッドが形成されたプリント基板と、前記プリント基板上に取り付けられ、前記開口部から前記機能性ポリマー層に入射する光をフィルタリングするガラスフィルタとを含むことを特徴とする。
上記目的を達成するための本発明の第１実施形態による半導体撮像素子のパッケージの製造方法は、半導体撮像素子の表面に絶縁膜を形成した後、前記半導体撮像素子の縁部に形成された複数の電極パッドが露出するように、前記絶縁膜を選択的にエッチングする工程と、前記半導体撮像素子の中央に形成されたイメージセンシング部上に、少なくとも１つの機能性ポリマー層を形成する工程と、前記半導体撮像素子の表面温度を常温〜２００℃に調節して、前記の結果物の上部に少なくとも１つの金属薄膜層を形成する工程と、前記金属薄膜層の上部に感光膜を形成した後、前記半導体撮像素子の電極パッドが形成された領域の金属薄膜層が露出するように露光及び現像する工程と、前記半導体撮像素子の電極パッドが形成された領域に露出した金属薄膜層の上部にバンプを形成する工程と、前記感光膜を除去した後、前記バンプをマスクとして適用して前記金属薄膜層をエッチングする工程とを含むことを特徴とする。
上記目的を達成するための本発明の第２実施形態による半導体撮像素子のパッケージの製造方法は、半導体撮像素子の表面に絶縁膜を形成した後、前記半導体撮像素子の縁部に形成された複数の電極パッドが露出するように、前記絶縁膜を選択的にエッチングする工程と、前記半導体撮像素子の中央に形成されたイメージセンシング部上に、少なくとも１つの機能性ポリマー層を形成する工程と、前記機能性ポリマー層が形成されたイメージセンシング部上に応力遮断用ポリマー層を形成する工程と、前記の結果物の上部に少なくとも１つの金属薄膜層を形成する工程と、前記金属薄膜層の上部に感光膜を形成した後、前記半導体撮像素子の電極パッドが形成された領域の金属薄膜層が露出するように露光及び現像する工程と、前記半導体撮像素子の電極パッドが形成された領域に露出した金属薄膜層の上部にバンプを形成する工程と、前記感光膜を除去した後、前記バンプをマスクとして適用して前記金属薄膜層をエッチングする工程と、前記機能性ポリマー層が形成されたイメージセンシング部上に形成された応力遮断用ポリマー層を除去する工程とを含むことを特徴とする。
本発明による半導体撮像素子のパッケージ構造及びその製造方法においては、フリップチップバンピング方式により半導体撮像素子のパッケージ構造を製造する際、金属接着層とめっき用金属層を蒸着する薄膜工程中に半導体撮像素子の表面温度を常温〜２００℃に維持するか、又は応力遮断用ポリマー層により金属接着層とめっき用金属層を蒸着する薄膜工程で発生する応力を吸収することにより、半導体撮像素子の表面に形成された機能性ポリマー層の特性低下と表面変形を抑制することができる。
従って、本発明によるフリップチップバンピング方式により製作された半導体撮像素子のパッケージ構造は、半導体撮像素子の表面損傷による光学特性の低下を防止できるという効果がある。
また、本発明による半導体撮像素子のパッケージ構造及びその製造方法によれば、半導体イメージセンサのモジュールをフリップチップバンピング方式により製造することにより、半導体イメージセンサのモジュールを半導体撮像素子と同じサイズに製作することができる。これにより、半導体イメージセンサのモジュールのサイズを大幅に縮小することができ、製品の小型化に非常に効果的に対応できるという効果がある。さらに、ワイヤボンディング方式を適用した従来の半導体撮像素子のパッケージの製造方法に比べて工程が簡単であり、時間を短縮して生産性を向上できるという効果がある。
以下、本発明による半導体撮像素子のパッケージ構造及びその製造方法について、添付した図面を参照して詳細に説明する。
図４〜図９は本発明の第１実施形態による半導体撮像素子のパッケージ構造の製造方法を順次示す図である。
まず、図４に示すように、半導体撮像素子３１０の表面に絶縁膜３２０を形成した後、半導体撮像素子３１０の縁部に形成された複数の電極パッド３１１、及び半導体撮像素子３１０の中央に形成されたイメージセンシング部（図示せず）が露出するように、絶縁膜３２０を選択的にエッチングする。
次に、図５に示すように、半導体撮像素子３１０の中央に形成されたイメージセンシング部上に、機能性ポリマー層３３０を選択的に形成する。ここで、機能性ポリマー層３３０として、平坦化層、カラーフィルタ層、マイクロレンズが積層されて、半導体撮像素子３１０に光学特性を与える。
次に、図６に示すように、前記の結果物の上部に金属接着層３４０とめっき用金属層３５０を順次蒸着する。
金属接着層３４０としては、絶縁膜３２０及び電極パッド３１１との接着力に優れたＴｉ、Ａｌ、又はＣｒ材質の金属を１００Å〜５０００Åの厚さで適用することもでき、Ｔｉ、Ａｌ、及びＣｒ材質のうち少なくとも１つを含有する合金を１００Å〜５０００Åの厚さで適用することもできる。ここで、金属接着層３４０として、他の金属に比べて接着力に優れたＴｉ又はＴｉ系合金を適用する。
めっき用金属層３５０としては、電気伝導度に優れたＡｕ、Ｃｕ、又はＮｉ材質の金属を１００Å〜５０００Åの厚さで適用することもでき、Ａｕ、Ｃｕ、及びＮｉ材質のうち少なくとも１つを含有する合金を１００Å〜５０００Åの厚さで適用することもできる。ここで、めっき用金属層３５０として、他の金属に比べて電気伝導度と耐酸化性に優れたＡｕ材質の金属を適用する。
一方、以後に形成されるバンプ３７０の材質が半田の場合は、めっき用金属層３５０として、Ｃｕ又はＮｉ材質の金属を適用することができ、これらＣｕ又はＮｉ材質の金属が適用された場合は、半田材質のバンプ３７０が形成される直前に、半田又はこれと類似した材質の金属を１μｍ〜１５μｍの厚さでめっきして、半田材質のバンプ３７０の信頼性を向上させることができる。
前述のように、従来は、金属接着層３４０とめっき用金属層３５０を蒸着する薄膜工程が２００℃〜３００℃又はそれ以上の高温の温度条件で実施されていたため、半導体撮像素子３１０の表面に形成された機能性ポリマー層３３０の特性が低下し、半導体撮像素子３１０の表面が変形して亀裂やシワが発生するという問題があった。
そこで、本発明の第１実施形態による半導体撮像素子のパッケージの製造方法においては、半導体撮像素子３１０の表面に形成された機能性ポリマー層３３０の特性低下、及び半導体撮像素子３１０の表面変形を抑制するために、半導体撮像素子３１０の表面温度を常温〜２００℃に維持して、金属接着層３４０とめっき用金属層３５０を蒸着する。ここで、半導体撮像素子３１０の表面温度は、１８０℃を超えないように、５０℃〜１８０℃に維持することが好ましい。
前述のように、半導体撮像素子３１０の表面温度を常温〜２００℃に維持するためには、金属接着層３４０とめっき用金属層３５０を蒸着する薄膜工程の圧力と電力を調節する方法を適用することができる。
半導体撮像素子３１０の表面温度を常温〜２００℃に維持するための薄膜工程の圧力と電力は、装備の仕様によって多様な範囲に設定することができ、例えば、半導体撮像素子３１０が支持板に載置されて移送される方式の薄膜製造装備の場合は、０．５ＫＷ〜５ＫＷの電力範囲と２ｍＴｏｒｒ〜１５ｍＴｏｒｒの圧力範囲を有するように設定され、特に、１ＫＷ〜３ＫＷの電力範囲と５ｍＴｏｒｒ〜１０ｍＴｏｒｒの圧力範囲で、半導体撮像素子３１０の表面温度は１８０℃を超えないように５０℃〜１８０℃に維持して、薄膜をより効果的に蒸着することができる。
また、半導体撮像素子３１０が支持台に載置されて固定される方式の薄膜製造装備の場合は、５０Ｗ〜１５００Ｗの電力範囲と２ｍＴｏｒｒ〜１５ｍＴｏｒｒの圧力範囲を有するように設定され、特に、１００ＫＷ〜７００ＫＷの電力範囲と５ｍＴｏｒｒ〜１０ｍＴｏｒｒの圧力範囲で、半導体撮像素子３１０の表面温度は１８０℃を超えないように５０℃〜１８０℃に維持して、薄膜をより効果的に蒸着することができる。
一方、半導体撮像素子３１０の表面温度を常温〜２００℃に維持するためには、金属接着層３４０とめっき用金属層３５０を蒸着する薄膜工程中に半導体撮像素子３１０が載置される支持板又は支持台の構造と接触状態を改善する方法を適用することもできる。
図１０は支持板に半導体撮像素子が載置されて薄膜工程が行われる場合を示す図であり、図１１は支持台に半導体撮像素子が載置されて薄膜工程が行われる場合を示す図である。これらに示すように、平板状の支持板４００又は円柱状の支持台４５０に複数の半導体撮像素子４１０が形成された基板４２０を載置した後、支持板４００又は支持台４５０を金属材料４３０の下部に位置するように移動させ、支持板４００又は支持台４５０を停止させた状態で又は一方向に移送させながら、金属材料４３０を蒸着することにより、金属接着層３４０及びめっき用金属層３５０などの薄膜を形成する。ここで、金属材料４３０を蒸着する工程中に発生する２００℃〜３００℃又はそれ以上の高温は、半導体撮像素子４１０が載置される支持板４００又は支持台４５０の構造と接触状態を改善して発散させることができる。
すなわち、図１２は支持板４００及び支持台４５０の断面構成の第１例を示す図である。これに示すように、半導体撮像素子４１０が載置される支持板４００又は支持台４５０は、Ａｌ材質又はＡｌ系合金材質、Ｃｕ材質又はＣｕ系合金材質、或いはＦｅ材質又はＦｅ系合金材質で製作することができ、半導体撮像素子４１０が形成された基板４２０と接触する領域に熱伝導性に優れたシリコン系のポリマー４３０を形成することにより、薄膜工程で発生する熱を発散させることができる。従って、半導体撮像素子４１０の表面温度を常温〜２００℃に維持することができる。
また、図１３は支持板４００及び支持台４５０の断面構成の第２例を示す図である。これに示すように、半導体撮像素子４１０が載置される支持板４００又は支持台４５０は、Ａｌ材質又はＡｌ系合金材質、Ｃｕ材質又はＣｕ系合金材質、或いはＦｅ材質又はＦｅ系合金材質で製作することができ、半導体撮像素子４１０が形成された基板４２０と接触する領域に水冷管４４０を形成することにより、薄膜工程で発生する熱を図１２の第１例に比べてより効率的に発散させることができる。従って、半導体撮像素子４１０の表面温度を常温〜２００℃に維持することができる。
次に、図７に示すように、めっき用金属層３５０の上部に感光膜３６０を形成した後、半導体撮像素子３１０の電極パッド３１１が形成された領域のめっき用金属層３５０が露出するように露光及び現像する。
次に、図８に示すように、半導体撮像素子３１０の電極パッド３１１が形成された領域に露出しためっき用金属層３５０の上部にバンプ３７０を形成する。ここで、バンプ３７０としては、Ａｕ材質、半田材質、又はＣｕ材質から選択されたいずれか１つを適用することができる。
次に、図９に示すように、残留する感光膜３６０を除去した後、バンプ３７０をマスクとして適用して、めっき用金属層３５０と金属接着層３４０をエッチングする。
図１４〜図２１は本発明の第２実施形態による半導体撮像素子のパッケージ構造の製造方法を順次示す図である。
まず、図１４に示すように、半導体撮像素子５１０の表面に絶縁膜５２０を形成した後、半導体撮像素子５１０の縁部に形成された複数の電極パッド５１１、及び半導体撮像素子５１０の中央に形成されたイメージセンシング部（図示せず）が露出するように、絶縁膜５２０を選択的にエッチングする。
また、図１５に示すように、半導体撮像素子５１０の中央に形成されたイメージセンシング部上に、機能性ポリマー層５３０を選択的に形成する。ここで、機能性ポリマー層５３０として、平坦化層、カラーフィルタ層、マイクロレンズが積層されて、半導体撮像素子５１０に光学特性を与える。
次に、図１６に示すように、機能性ポリマー層５３０が形成されたイメージセンシング部上に、応力遮断用ポリマー層５８０を形成する。ここで、応力遮断用ポリマー層５８０としては、感光膜を適用することができ、前記感光膜の塗布、露光、及び現像を経てイメージセンシング部上に選択的に形成することができる。また、応力遮断用ポリマー層５８０として、機能性ポリマー層５３０とのエッチング選択比に優れたポリマー材料を適用することができる。
機能性ポリマー層５３０と応力遮断用ポリマー層５８０とは、順次形成した後、応力遮断用ポリマー層５８０として適用される感光膜の塗布、露光、及び現像により同時にパターニングして、前記イメージセンシング部上に形成することができる。
次に、図１７に示すように、前記の結果物の上部に金属接着層５４０とめっき用金属層５５０を順次蒸着する。
金属接着層５４０としては、絶縁膜５２０及び電極パッド５１１との接着力に優れたＴｉ、Ａｌ、又はＣｒ材質の金属を１００Å〜５０００Åの厚さで適用することもでき、Ｔｉ、Ａｌ、及びＣｒ材質のうち少なくとも１つを含有する合金を１００Å〜５０００Åの厚さで適用することもできる。ここで、金属接着層５４０として、他の金属に比べて接着力に優れたＴｉ又はＴｉ系合金を適用する。
めっき用金属層５５０としては、電気伝導度に優れたＡｕ、Ｃｕ、又はＮｉ材質の金属を１００Å〜５０００Åの厚さで適用することもでき、Ａｕ、Ｃｕ、及びＮｉ材質のうち少なくとも１つを含有する合金を１００Å〜５０００Åの厚さで適用することもできる。ここで、めっき用金属層５５０として、他の金属に比べて電気伝導度と耐酸化性に優れたＡｕ材質の金属を適用する。
一方、以後に形成されるバンプ５７０の材質が半田の場合は、めっき用金属層５５０として、Ｃｕ又はＮｉ材質の金属を適用することができ、これらＣｕ又はＮｉ材質の金属が適用された場合は、半田材質のバンプ５７０が形成される直前に、半田又はこれと類似した材質の金属を１μｍ〜１５μｍの厚さでめっきして、半田材質のバンプ５７０の信頼性を向上させることができる。
前述のように、従来は、金属接着層５４０とめっき用金属層５５０を蒸着する薄膜工程で発生する金属接着層５４０とめっき用金属層５５０の応力が、ポリマー材質が変形することなく耐えられる最大の引張強度（４００ＭＰａ）を超えるため、半導体撮像素子５１０の表面が変形して亀裂やシワが発生するという問題があった。例えば、金属接着層５４０として主に適用されるＴｉＷ材質の場合、５００ＭＰａ〜１ＧＰａの応力分布を有する。
そこで、本発明の第２実施形態による半導体撮像素子のパッケージの製造方法においては、機能性ポリマー層５３０が形成されたイメージセンシング部上に応力遮断用ポリマー層５８０を形成することにより、金属接着層５４０とめっき用金属層５５０を蒸着する薄膜工程で発生する金属接着層５４０とめっき用金属層５５０の応力を応力遮断用ポリマー層５８０が吸収して、半導体撮像素子５１０の機能性ポリマー層５３０を保護する。
次に、図１８に示すように、めっき用金属層５５０の上部に感光膜５６０を形成した後、半導体撮像素子５１０の電極パッド５１１が形成された領域のめっき用金属層５５０が露出するように露光及び現像する。
次に、図１９に示すように、半導体撮像素子５１０の電極パッド５１１が形成された領域に露出しためっき用金属層５５０の上部にバンプ５７０を形成する。ここで、バンプ５７０としては、Ａｕ材質、半田材質、又はＣｕ材質から選択されたいずれか１つを適用することができる。
次に、図２０に示すように、残留する感光膜５６０を除去した後、バンプ５７０をマスクとして適用して、めっき用金属層５５０と金属接着層５４０をエッチングする。
次に、図２１に示すように、機能性ポリマー層５３０が形成されたイメージセンシング部上に形成された応力遮断用ポリマー層５８０を選択的に除去する。ここで、応力遮断用ポリマー層５８０として感光膜が適用された場合は、再露光及び現像により選択的に除去することができ、応力遮断用ポリマー層５８０として機能性ポリマー層５３０とのエッチング選択比に優れたポリマーが適用された場合は、該当エッチング液により選択的に除去することができる。
前述のような本発明の第１実施形態によりバンプ３７０が形成された半導体撮像素子３１０と、本発明の第２実施形態によりバンプ５７０が形成された半導体撮像素子５１０とは、結果的に同じ構造を有し、本発明の第１実施形態と第２実施形態とは個別に適用することができ、場合によっては、本発明の第１実施形態と第２実施形態とを組み合わせて適用することもできる。
図２２〜図２５は本発明の第１実施形態又は第２実施形態によりバンプが形成された半導体撮像素子をプリント基板に実装するアセンブリ工程を順次示す図である。
まず、図２２に示すように、バンプが形成された半導体撮像素子を実装するためのプリント基板６００に、半導体撮像素子の中央に備えられたイメージセンシング部が露出するように開口部６１０が形成され、開口部６１０の縁部に沿って複数の電極パッド６２０が形成される。ここで、複数の電極パッド６２０は、プリント基板６００の一方向に伸びる複数の回路パターン６３０を介して、複数の外部システム接続用電極パッド６４０と電気的に接続される。
次に、図２３に示すように、複数の電極パッド６２０が形成された開口部６１０の縁部に沿って、異方性導電ポリマー６５０が形成される。
異方性導電ポリマー６５０としては、多様な形態及び材質を適用することができ、例えば、液体状の異方性導電接着剤（anisotropic
conductive adhesive：ＡＣＡ）、又は半硬化して所定形状を有する固体状の異方性導電フィルム（anisotropic
conductive film：ＡＣＦ）を適用することができる。
また、異方性導電ポリマー６５０は、熱硬化性樹脂、熱可塑性樹脂、又はこれらが組み合わせられた樹脂を主成分とし、均一に分布した球形又は角形のＡｕ、Ｎｉ、Ａｇ、又はＣｕ材質の複数の導電性金属ボール６５１が所定量含有される。ここで、導電性金属ボール６５１の粒径は、複数の電極パッド６２０の離隔間隔によって変わり、一般に、０．５μｍ〜１０μｍの粒径を有する。
次に、図２４に示すように、異方性導電ポリマー６５０を、プリント基板６００に形成された複数の電極パッド６２０と半導体撮像素子７００に形成された複数のバンプ７１０との間に介在させた状態で、数十℃〜２００℃の温度で圧着して、異方性導電ポリマー６５０の樹脂成分を流動させた後、数秒〜数分間維持して硬化させる。従って、プリント基板６００に形成された複数の電極パッド６２０と半導体撮像素子７００に形成された複数のバンプ７１０とは、異方性導電ポリマー６５０に含有されている導電性金属ボール６５１により電気的に接触し、異方性導電ポリマー６５０の樹脂成分が硬化して、複数の電極パッド６２０が形成されていないプリント基板６００の開口部６１０の縁部と複数のバンプ７１０が形成されていない半導体撮像素子７００のイメージセンシング部の縁部に機械的に固着される。
一方、異方性導電ポリマー６５０を数十℃〜２００℃の温度で圧着し、数秒〜数分間維持して硬化させた後、異方性導電ポリマー６５０を再加熱してさらに硬化させることもできる。
次に、図２５に示すように、プリント基板６００の開口部６１０の縁部に、接着剤６６１によりガラスフィルタ６６０を取り付ける。ここで、ガラスフィルタ６６０は、プリント基板６００の開口部６１０から半導体撮像素子７００のイメージセンシング部に特定波長領域の光が入射できるようにし、不活性気体雰囲気でガラスフィルタ６６０を取り付けることにより、半導体撮像素子７００のイメージセンシング部を不活性気体雰囲気で密封して保護する。
図２６は本発明の第１実施形態又は第２実施形態により製造された半導体撮像素子のパッケージにレンズユニットが結合した半導体イメージセンサのモジュールを示す図である。これに示すように、前記半導体イメージセンサのモジュールは、中央のイメージセンシング部の表面に平坦化層、カラーフィルタ層、マイクロレンズが積層された機能性ポリマー層８１０が形成され、縁部に沿って絶縁膜８２０により選択的に露出する複数の電極パッド８３０が形成された半導体撮像素子８００と、露出した各電極パッド８３０の上部に個別に形成された金属接着層８４０及びめっき用金属層８５０と、めっき用金属層８５０の上部に個別に形成されたバンプ８６０と、機能性ポリマー層８１０が露出するように開口部８７１が備えられ、バンプ８６０と異方性導電ポリマー８８０を介してボンディングされる複数の電極パッド８７２が形成されたプリント基板８７０と、プリント基板８７０上に接着剤８９１により取り付けられ、開口部８７１から半導体撮像素子８１０のイメージセンシング部に入射する光をフィルタリングするガラスフィルタ８９０と、プリント基板８７０上に設置されたレンズユニット９００とから構成される。ここで、レンズユニット９００は、プリント基板８７０により支持されるレンズホルダ９１０により支持され、半導体撮像素子８００のイメージセンシング部の上部に備えられる。
従って、本発明の第１実施形態又は第２実施形態によりフリップチップバンピング方式で製造された半導体イメージセンサのモジュールのサイズは、半導体撮像素子８００と同じサイズを有するようになり、前記半導体イメージセンサのモジュールのサイズを大幅に縮小することができる。
以上、本発明による半導体撮像素子のパッケージ構造及びその製造方法においては、半導体撮像素子について説明したが、本発明は、これに限定されるものではなく、表面にポリマー層が形成される半導体素子をフリップチップバンピング方式によりパッケージングする分野に非常に効果的に適用することができ、本発明の技術的思想を外れない範囲内で当業者により多様な変形が可能である。
一般的な半導体撮像素子の平面構成を示す図である。 ワイヤボンディング方式が採用された半導体撮像素子のパッケージの断面構成を示す図である。 図２に示す半導体撮像素子のパッケージにレンズユニットが結合した半導体イメージセンサのモジュールを示す図である。 本発明の第１実施形態による半導体撮像素子のパッケージ構造の製造方法を示す図である。 本発明の第１実施形態による半導体撮像素子のパッケージ構造の製造方法を示す図である。 本発明の第１実施形態による半導体撮像素子のパッケージ構造の製造方法を示す図である。 本発明の第１実施形態による半導体撮像素子のパッケージ構造の製造方法を示す図である。 本発明の第１実施形態による半導体撮像素子のパッケージ構造の製造方法を示す図である。 本発明の第１実施形態による半導体撮像素子のパッケージ構造の製造方法を示す図である。 図６において、支持板に半導体撮像素子が載置されて薄膜工程が行われる場合を示す図である。 図６において、支持台に半導体撮像素子が載置されて薄膜工程が行われる場合を示す図である。 図１０及び図１１に示す支持板及び支持台の断面構成の第１例を示す図である。 図１０及び図１１に示す支持板及び支持台の断面構成の第２例を示す図である。 本発明の第２実施形態による半導体撮像素子のパッケージ構造の製造方法を示す図である。 本発明の第２実施形態による半導体撮像素子のパッケージ構造の製造方法を示す図である。 本発明の第２実施形態による半導体撮像素子のパッケージ構造の製造方法を示す図である。 本発明の第２実施形態による半導体撮像素子のパッケージ構造の製造方法を示す図である。 本発明の第２実施形態による半導体撮像素子のパッケージ構造の製造方法を示す図である。 本発明の第２実施形態による半導体撮像素子のパッケージ構造の製造方法を示す図である。 本発明の第２実施形態による半導体撮像素子のパッケージ構造の製造方法を示す図である。 本発明の第２実施形態による半導体撮像素子のパッケージ構造の製造方法を示す図である。 本発明の第１実施形態又は第２実施形態によりバンプが形成された半導体撮像素子をプリント基板に実装するアセンブリ工程を示す図である。 本発明の第１実施形態又は第２実施形態によりバンプが形成された半導体撮像素子をプリント基板に実装するアセンブリ工程を示す図である。 本発明の第１実施形態又は第２実施形態によりバンプが形成された半導体撮像素子をプリント基板に実装するアセンブリ工程を示す図である。 本発明の第１実施形態又は第２実施形態によりバンプが形成された半導体撮像素子をプリント基板に実装するアセンブリ工程を示す図である。 本発明の第１実施形態又は第２実施形態により製造された半導体撮像素子のパッケージにレンズユニットが結合した半導体イメージセンサのモジュールを示す図である。

Claims (18)

  1. 半導体撮像素子の表面に絶縁膜を形成した後、前記半導体撮像素子の縁部に形成された複数の電極パッドが露出するように、前記絶縁膜を選択的にエッチングする工程と、
    前記半導体撮像素子の中央に形成されたイメージセンシング部上に、少なくとも１つの機能性ポリマー層を形成する工程と、
    前記機能性ポリマー層が形成されたイメージセンシング部上に応力遮断用ポリマー層を形成する工程と、
    前記の結果物の上部に少なくとも１つの金属薄膜層を形成する工程と、
    前記金属薄膜層の上部に感光膜を形成した後、前記半導体撮像素子の電極パッドが形成された領域の金属薄膜層が露出するように露光及び現像する工程と、
    前記半導体撮像素子の電極パッドが形成された領域に露出した金属薄膜層の上部にバンプを形成する工程と、
    前記感光膜を除去した後、前記バンプをマスクとして適用して前記金属薄膜層をエッチングする工程と、
    前記機能性ポリマー層が形成されたイメージセンシング部上に形成された応力遮断用ポリマー層を除去する工程と、
    を含むことを特徴とする半導体撮像素子のパッケージの製造方法。
  2. 前記機能性ポリマー層が、積層された平坦化層、カラーフィルタ層、マイクロレンズからなることを特徴とする請求項１に記載の半導体撮像素子のパッケージの製造方法。
  3. 前記応力遮断用ポリマー層が、感光膜を塗布、露光、及び現像して形成されることを特徴とする請求項１に記載の半導体撮像素子のパッケージの製造方法。
  4. 前記機能性ポリマー層と前記応力遮断用ポリマー層とが、順次形成された後、前記応力遮断用ポリマー層として適用される感光膜の塗布、露光、及び現像により同時にパターニングされて、前記イメージセンシング部上に形成されることを特徴とする請求項１に記載の半導体撮像素子のパッケージの製造方法。
  5. 前記金属薄膜層が、積層された金属接着層、めっき用金属層からなることを特徴とする請求項１に記載の半導体撮像素子のパッケージの製造方法。
  6. 前記金属接着層が、Ｔｉ、Ａｌ、又はＣｒ材質の金属材質、或いはＴｉ、Ａｌ、及びＣｒ材質のうち少なくとも１つを含有する合金材質で形成されることを特徴とする請求項５に記載の半導体撮像素子のパッケージの製造方法。
  7. 前記金属接着層が、１００Å〜５０００Åの厚さで形成されることを特徴とする請求項５に記載の半導体撮像素子のパッケージの製造方法。
  8. 前記めっき用金属層が、Ａｕ、Ｃｕ、又はＮｉ材質の金属材質、或いはＡｕ、Ｃｕ、及びＮｉ材質のうち少なくとも１つを含有する合金材質で形成されることを特徴とする請求項５に記載の半導体撮像素子のパッケージの製造方法。
  9. 前記めっき用金属層が、１００Å〜５０００Åの厚さで形成されることを特徴とする請求項５に記載の半導体撮像素子のパッケージの製造方法。
  10. 前記バンプが、Ａｕ材質、半田材質、又はＣｕ材質から選択されたいずれか１つの材質で形成されることを特徴とする請求項１に記載の半導体撮像素子のパッケージの製造方法。
  11. 前記半導体撮像素子の中央に備えられたイメージセンシング部が露出するように、複数の回路パターンが実装されたプリント基板上に開口部を形成する工程と、
    前記開口部の縁部に沿って基板電極パッドを形成する工程と、
    前記開口部の縁部に沿って異方性導電ポリマーを形成する工程と、
    前記異方性導電ポリマーを、前記プリント基板に形成された基板電極パッドと前記半導体撮像素子に形成されたバンプとの間に介在させた状態で、熱圧着して硬化させる工程と、
    前記プリント基板の開口部が覆われるように、前記プリント基板の開口部の縁部にガラスフィルタを取り付ける工程と、
    前記半導体撮像素子のイメージセンシング部の上部にレンズユニットを装着する工程と、
    をさらに含むことを特徴とする請求項１に記載の半導体撮像素子のパッケージの製造方法。
  12. 前記異方性導電ポリマーが、液体状の異方性導電接着剤、又は半硬化して所定形状を有する固体状の異方性導電フィルムで形成されることを特徴とする請求項１１に記載の半導体撮像素子のパッケージの製造方法。
  13. 前記異方性導電ポリマーが、熱硬化性樹脂、熱可塑性樹脂、又はこれらが組み合わせられた樹脂を主成分とし、均一に分布した球形又は角形の導電性金属ボールを含有することを特徴とする請求項１１に記載の半導体撮像素子のパッケージの製造方法。
  14. 前記導電性金属ボールが、Ａｕ、Ｎｉ、Ａｇ、又はＣｕから選択されたいずれか１つの材質で形成されることを特徴とする請求項１３に記載の半導体撮像素子のパッケージの製造方法。
  15. 前記導電性金属ボールが、０．５μｍ〜１０μｍの粒径で形成されることを特徴とする請求項１３に記載の半導体撮像素子のパッケージの製造方法。
  16. 前記異方性導電ポリマーを熱圧着して硬化させる工程は、数十℃〜２００℃の温度で熱圧着した後、数秒〜数分間維持して硬化させることを特徴とする請求項１１に記載の半導体撮像素子のパッケージの製造方法。
  17. 前記異方性導電ポリマーを熱圧着して硬化させた後、前記異方性導電ポリマーを再加熱して再硬化させる工程をさらに含むことを特徴とする請求項１１に記載の半導体撮像素子のパッケージの製造方法。
  18. 前記プリント基板の開口部が覆われるように、前記プリント基板の開口部の縁部にガラスフィルタを取り付ける工程は、不活性気体雰囲気で実施されることを特徴とする請求項１１に記載の半導体撮像素子のパッケージの製造方法。
JP2006532082A 2003-10-01 2004-09-30 半導体撮像素子のパッケージの製造方法 Expired - Fee Related JP4919803B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2003-0068283 2003-10-01
KR1020030068283A KR100539082B1 (ko) 2003-10-01 2003-10-01 반도체 촬상소자의 패키지 구조 및 그 제조방법
PCT/KR2004/002507 WO2005031875A1 (en) 2003-10-01 2004-09-30 Structure of package for semiconductor image pickup device and fabrication method thereof

Publications (2)

Publication Number Publication Date
JP2007507880A JP2007507880A (ja) 2007-03-29
JP4919803B2 true JP4919803B2 (ja) 2012-04-18

Family

ID=34386660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006532082A Expired - Fee Related JP4919803B2 (ja) 2003-10-01 2004-09-30 半導体撮像素子のパッケージの製造方法

Country Status (5)

Country Link
US (1) US7491572B2 (ja)
JP (1) JP4919803B2 (ja)
KR (1) KR100539082B1 (ja)
CN (1) CN100524789C (ja)
WO (1) WO2005031875A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1624493A3 (fr) * 2004-07-23 2006-09-13 Stmicroelectronics Sa Procédé de fabrication de module optique pour boîtier semiconducteur à capteur optique
JP4382030B2 (ja) * 2005-11-15 2009-12-09 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
KR101181629B1 (ko) 2006-01-03 2012-09-10 엘지이노텍 주식회사 카메라 모듈 및 제조 방법
KR100775136B1 (ko) * 2006-04-19 2007-11-08 삼성전기주식회사 이미지센서 모듈용 웨이퍼 레벨 칩 스케일 패키지 및 이의제조방법 및 칩 스케일 패키지를 이용한 카메라 모듈
CN101303443A (zh) * 2007-05-11 2008-11-12 鸿富锦精密工业（深圳）有限公司 相机模组及其组装方法
US8071953B2 (en) 2008-04-29 2011-12-06 Redlen Technologies, Inc. ACF attachment for radiation detector
KR101070022B1 (ko) * 2009-09-16 2011-10-04 삼성전기주식회사 다층 세라믹 회로 기판, 다층 세라믹 회로 기판 제조방법 및 이를 이용한 전자 디바이스 모듈
US8138019B2 (en) * 2009-11-03 2012-03-20 Toyota Motor Engineering & Manufactruing North America, Inc. Integrated (multilayer) circuits and process of producing the same
US9197796B2 (en) 2011-11-23 2015-11-24 Lg Innotek Co., Ltd. Camera module
CN105448946A (zh) * 2016-01-02 2016-03-30 北京工业大学 一种影像传感芯片封装结构与实现工艺
JP2017143092A (ja) * 2016-02-08 2017-08-17 ソニー株式会社 ガラスインタポーザモジュール、撮像装置、および電子機器
KR102556023B1 (ko) * 2016-02-26 2023-07-17 삼성디스플레이 주식회사 감광성 박막 소자 및 이를 포함하는 생체 정보 감지 장치
JP2017175047A (ja) 2016-03-25 2017-09-28 ソニー株式会社 半導体装置、固体撮像素子、撮像装置、および電子機器
JP6949515B2 (ja) * 2017-03-15 2021-10-13 ソニーセミコンダクタソリューションズ株式会社 カメラモジュール及びその製造方法、並びに、電子機器
CN114878877A (zh) * 2022-06-02 2022-08-09 中国农业大学 探针卡及晶圆测试方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137663A (ja) * 1990-09-28 1992-05-12 Toshiba Corp 固体撮像装置
US5792374A (en) * 1996-05-15 1998-08-11 Hualon Microelectronics Corporation Method of fabricating a color image sensor from a gray scale image sensor
JPH10307376A (ja) * 1997-03-05 1998-11-17 Fuji Photo Film Co Ltd ハロゲン化銀感光材料および画像形成方法
US6753922B1 (en) 1998-10-13 2004-06-22 Intel Corporation Image sensor mounted by mass reflow
JP2001068654A (ja) 1999-06-25 2001-03-16 Sony Corp 固体撮像素子および固体撮像素子の製造方法
JP3607160B2 (ja) * 2000-04-07 2005-01-05 三菱電機株式会社 撮像装置
JP2002033468A (ja) * 2000-07-18 2002-01-31 Canon Inc 固体撮像装置
US7139028B2 (en) 2000-10-17 2006-11-21 Canon Kabushiki Kaisha Image pickup apparatus
JP2002246582A (ja) * 2000-10-26 2002-08-30 Canon Inc 放射線検出装置、その製造方法及びシステム
KR100494023B1 (ko) 2001-11-21 2005-06-16 주식회사 네패스 반도체 촬상소자 패키지 및 그 제조방법
KR20030069321A (ko) 2002-02-19 2003-08-27 주식회사 씨큐브디지탈 플립칩 범핑을 이용한 반도체 촬상소자 패키지 및 그제조방법
KR100687069B1 (ko) * 2005-01-07 2007-02-27 삼성전자주식회사 보호판이 부착된 이미지 센서 칩과 그의 제조 방법

Also Published As

Publication number Publication date
CN100524789C (zh) 2009-08-05
KR20050032256A (ko) 2005-04-07
US20070085180A1 (en) 2007-04-19
WO2005031875A1 (en) 2005-04-07
KR100539082B1 (ko) 2006-01-10
JP2007507880A (ja) 2007-03-29
CN1864264A (zh) 2006-11-15
US7491572B2 (en) 2009-02-17

Similar Documents

Publication Publication Date Title
US10446504B2 (en) Chip package and method for forming the same
US9502455B2 (en) Optical apparatus having resin encased stacked optical and semiconductor devices
JP4919803B2 (ja) 半導体撮像素子のパッケージの製造方法
KR100738653B1 (ko) 이미지 센서 모듈용 웨이퍼 레벨 칩 사이즈 패키지 및 이의제조방법
JP3503133B2 (ja) 電子デバイス集合体と電子デバイスの接続方法
JP4611235B2 (ja) イメージセンサモジュール及びその製造方法
US8193624B1 (en) Semiconductor device having improved contact interface reliability and method therefor
US20060171698A1 (en) Chip scale image sensor module and fabrication method of same
JP2006210888A (ja) 半導体パッケージ及びその製造方法
JP2008228308A (ja) ビルドインパッケージキャビティを有するイメージセンサモジュールおよびその方法
KR100976812B1 (ko) 전자 소자 패키지 및 그 제조 방법
JP2008235869A (ja) イメージセンサモジュール構造および半導体デバイスパッケージの形成方法
WO2008112101A2 (en) Packaging methods for imager devices
JP6993726B2 (ja) 撮像アセンブリ及びそのパッケージング方法、レンズモジュール、電子機器
JP2008205429A (ja) イメージセンサパッケージおよびその形成方法
KR101142347B1 (ko) 포토센서 패키지 모듈 및 제작 방법
US10566369B2 (en) Image sensor with processor package
JP2009516369A (ja) チップアセンブリ及びそのチップアセンブリの製造方法
US20040135919A1 (en) Camera module and method of fabricating the same
US9530818B2 (en) Image sensor integrated circuit package with reduced thickness
JP7004335B2 (ja) 撮像アセンブリ及びそのパッケージング方法、レンズモジュール、電子機器
WO2020090601A1 (ja) 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法
JP3589928B2 (ja) 半導体装置
KR20030069321A (ko) 플립칩 범핑을 이용한 반도체 촬상소자 패키지 및 그제조방법
KR100673354B1 (ko) 반도체 촬상소자 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120131

R150 Certificate of patent or registration of utility model

Ref document number: 4919803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees