JP4916330B2 - 窒化物半導体レーザ装置の製造方法 - Google Patents

窒化物半導体レーザ装置の製造方法 Download PDF

Info

Publication number
JP4916330B2
JP4916330B2 JP2007032143A JP2007032143A JP4916330B2 JP 4916330 B2 JP4916330 B2 JP 4916330B2 JP 2007032143 A JP2007032143 A JP 2007032143A JP 2007032143 A JP2007032143 A JP 2007032143A JP 4916330 B2 JP4916330 B2 JP 4916330B2
Authority
JP
Japan
Prior art keywords
chip
submount
nitride semiconductor
bonding surface
brazing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007032143A
Other languages
English (en)
Other versions
JP2008198781A (ja
Inventor
輝芳 高倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007032143A priority Critical patent/JP4916330B2/ja
Publication of JP2008198781A publication Critical patent/JP2008198781A/ja
Application granted granted Critical
Publication of JP4916330B2 publication Critical patent/JP4916330B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、支持基体上にロウ付けされた窒化物半導体レーザ素子を含む窒化物半導体レーザ装置の製造方法の改善に関する。
現在、半導体レーザ装置の分野において、青色から紫外の波長領域で発光し得る窒化物半導体からなるレーザ装置が開発されて実用化されつつある。しかしながら、レーザ装置の製造を行なう際に、レーザダイオード(LD)チップとマウント部材(ステム、またはサブマウント)を結合させる実装工程においてさまざまな問題が生じている。
例えば、特許文献1の特開2003−101113号公報においては、LDチップの半導体基板の材料よりも熱膨張係数が大きい材料をマウント部材として用いることによって、マウントを行っても閾値電流が大きくならないジャンクションアップ方式の半導体レーザ装置が提案されている。
図6は、先行技術による窒化物半導体レーザ装置の積層構造の一例を模式的な断面図で示している。このレーザ装置は、特許文献1に開示されたジャンクションアップ方式のレーザ装置に対応している。なお、本願の図面において、長さや厚さなどの寸法関係は、図面の明瞭化と簡略化のために適宜に変更されており、実際の寸法関係を表してはいない。
図6の窒化物半導体レーザ装置は、支持基体1108と、その上に搭載されたサブマウント部材1120と、その上に搭載された窒化物半導体LDチップ1103とを含んでいる。
サブマウント部材1120は、その上面と下面にそれぞれ表面金属電極1121と1122を有している。また、LDチップ1103は、導電性基板1101とその上の半導体成長層1102とを含んでいる。そして、LDチップ1103の導電性基板1101下にn型電極1112と金属膜1106がこの順で形成されるとともに、LDチップ1103の半導体成長層1102上にp型電極1111形成されている。
さらに、支持基体1108の上面とサブマウント部材1120の下面の金属電極1122との間にロウ材1105が接着材料として施されるとともに、サブマウント部材1120の上面の金属電極1121とn型電極1112下の金属膜1106との間にロウ材1123が接着材料として施されている。
図6に示されているような窒化物半導体レーザ装置の製造においては、LDチップ1103をサブマウント部材1120上に搭載した後に、そのLDチップ1103を搭載したサブマウント部材1120を支持基体1108上に設置する。
このとき、図7に図解されているように、まずサブマウント部材1120をロウ材1123の融点よりも若干高い200℃まで加熱し、ロウ材1123が溶けたところでn型電極1112側が下になるようにLDチップ1103を載置する。そして、半導体チップの取り扱い治具であるコレット(図示せず)でLDチップ1103を押さえつけて、LDチップ1103とサブマウント部材1120とをロウ材1123によく馴染ませる。その後、ロウ材1123を冷却固化させ、LDチップ1103とサブマウント部材1120を接着固定させる。
その後、支持基体1108および図6中のロウ材1105の原形であるロウ材箔1205を100℃から400℃程度の範囲に加熱する。このとき、LDチップ1103は加熱してもよいし、加熱しなくてもよい。ロウ材箔1205を溶融させた後に、LDチップ1103に圧力をかけて、そのLDチップ1103を搭載したサブマウント部材1120と支持基体1108とを接合させる。
特開2003−101113号公報
図6に示されているような窒化物半導体レーザ装置を製造する際に使用されるロウ材箔1123は、箔状に薄く作製されたものとしても通常では厚さ40μmのものしか得られない。したがって、サブマウント部材1120にLDチップ1103をマウントする際に、溶融したロウ材1123が必要以上の量になってしてしまう。その結果、LDチップ1103をコレットで押さえつけた際に、LDチップ1103とサブマウント部材1120との接合面から余分なロウ材がある程度押し出される。しかし、余分なロウ材はLDチップの全周縁から均一に押し出されるわけではないので、ロウ材が固着する過程でロウ材の熱収縮などの影響を受けて、サブマウントとLDチップとを接着しているロウ材の厚さが不均一となって、LDチップの傾きの原因となってしまう。このことは、窒化物半導体レーザ装置の駆動時に生じる熱を均一に放熱できなくして、そのレーザ装置の信頼性を低下させる原因となる。
このような問題に鑑みて、本発明は、窒化物半導体レーザ装置の特性の安定化を図って、歩留まりの良好なレーザ装置の製造方法を提供することを目的とする。
本発明による窒化物半導体レーザ装置の製造方法においては、凸状にアイランド化されたチップ接合面およびこれに対向するステム接合面を有するサブマウントと、そのチップ接合面上にロウ材を介して載置されるべき窒化物半導体レーザ素子チップと、ステム接合面をロウ材を介して支持すべき支持基体を有するステムとを準備し、サブマウントの凸状にアイランド化されたチップ接合面の面積は、レーザ素子チップの接合面の面積に比べて同等以下で−30%までの範囲内に設定されており、支持基体、サブマウントおよびレーザ素子チップを互いに接合するマウントの手順において、サブマウントのステム接合面と支持基体との間および凸状にアイランド化されたチップ接合面上にロウ材を配置して加熱し、溶解させながら、凸状にアイランド化されたチップ接合面上にレーザ素子チップを配置し、ロウ材が完全に溶解した後に、レーザ素子チップと支持基体との間に圧力を加えて冷却することを特徴としている。
なお、本発明による窒化物半導体レーザ装置の製造方法では、サブマウントの凸状にアイランド化されたチップ接合面の幅が、レーザ素子チップの接合面の幅に比べて同等以下で−30%までの範囲内に設定されてもよい。
本発明による窒化物半導体レーザ装置においてはサブマウントはSiCで形成されることが好ましく、ロウ材としてはAuSnが好ましく用いられ得る。
以上のような本発明によれば、LDチップとサブマウントとをロウ材を介して接着する際に、サブマウントの接合領域が凸状にアイランド化されているのでLDチップとサブマウントとの接合面から押し出されたロウ材がアイランドから流れ落ちる。したがって、ロウ材が冷却されて固着した際に、そのロウ材の熱収縮などの影響を低減させて均一なロウ材層によってLDチップをサブマウントに接合することができる。その結果、窒化物半導体LDチップの駆動時にそのLDチップで生じた熱を効率良く均等にサブマウントを介して支持基体に逃がすことができ、放熱性の良好な窒化物半導体レーザ装置を提供することができる。
図1は、本発明の一実施形態による窒化物半導体レーザ装置の積層構造を模式的断面図で示している。
なお、以下において、「窒化物半導体」は、少なくともAlxGayInzN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)で構成されるものとする。ただし、窒化物半導体の窒素元素のうち、約20%以下がAs、P、およびSbのいずれかの元素に置換されていてもよい。また、窒化物半導体中にSi、O、Cl、S、C、Ge、Zn、Cd、Mg、およびBeの少なくともいずれかがドーピングされてもよい。
「保持体」はステム、フレーム、またはパッケージに相当し、「支持基体」は窒化物半導体LDチップが設置されたサブマウントを搭載する保持体の一部分に相当する。
「ダイボンディング(マウント)」は、窒化物半導体LDチップをマウント部材に、またはマウント部材を保持体にロウ材等の接着材料を用いて接合することを意味する。そして、「接着材料」とは、ロウ材(ハンダ)や、金属粉体を混入したペースト(Agペースト)などのように、窒化物半導体LDチップとマウント部材または保持体とを接合させる材料を意味する。
「チップ接合面」は、LDチップをサブマウントへ接合するときに、そのLDチップの面に対向するサブマウントの接合面を意味するものとする。また、「ステム接合面」は、サブマウントをステムの支持基体へマウントするときに、ステムの支持基体と対向するサブマウントの接合面を意味するものとする。
「窒化物半導体LDチップ」は、基板と半導体成長層で構成されるものとし、基板または半導体成長層に電極(多重層であってもよい)や金属膜(多重層であってもよい)が形成されている場合は、それらの電極と金属膜をも含むものとする。
p型電極は、窒化物半導体積層体のp型コンタクト層に接する金属層(多重層であってもよい)を意味する。p型電極上には、さらに金属膜(多層膜であってもよい)が形成され得る。以下では、「p型電極側の金属層」とは、p型電極、またはp型電極とその上の金属膜の両方を意味するものとする。
図1の窒化物半導体レーザ装置は、ステム501(図5参照)に設けられた支持基体102と、その上に搭載されたサブマウント420と、その上に載置された窒化物半導体LDチップ410とを含んでいる。その窒化物半導体LDチップ410は、n型GaN基板111と半導体成長層601とを含んでいる。
このような窒化物半導体レーザ装置に含まれるサブマウント420においては、SiCサブマウント部材150のチップ接合面152とステム接合面153の両面にAuSnロウ材151を備えている。このサブマウント420は、従来のサブマウントとは異なって、そのチップ接合面152が凸状のアイランドの表面として形成されている。
また、窒化物半導体LDチップ410においては、n型GaN基板111の下面にn型電極121が形成されるとともに、そのn型電極121上に金属多層膜122が形成されている。さらに、n型GaN基板111上に積層されている半導体成長層601においては、例えば、層厚0.2μmのn型GaN層112、層厚1.0μmのn型Al0.1Ga0.9Nクラッド層113、層厚0.1μmのn型GaNガイド層114、InGaN多重量子井戸構造活性層115、層厚0.03μmのp型Al0.2Ga0.8N蒸発防止層116、層厚0.1μmp型GaNガイド層117、層厚0.6μmのp型Al0.1Ga0.9Nクラッド層118、および層厚0.1μmのp型コンタクト層119がこの順に積層されている。また、そのp型コンタクト層119の両側面を挟むように、埋め込み領域110が形成されている。
このように構成されている半導体成長層601上にp型電極131が形成されるとともに、このp型電極上に金属膜132が形成されている。そして、窒化物半導体LDチップ410は、p型クラッド層118のうちでp型コンタクト層119直下の領域を凸状に加工したいわゆるリッジストライプ型構造を有している。したがって、活性層115のうちでp型コンタクト層119の直下の領域がレーザ光出射位置141となる。
n型電極121の層構造としては、例えば、n型GaN基板111側から順に層厚0.05μmのHf層と層厚0.15μmのAl層とが積層された構造であり得る。また、金属膜122は、例えば、n型GaN基板111基板側から順に層厚0.01μmのMo層と、層厚0.10μmのPt層と、層厚0.15μmのAu層とが積層されて形成され得る。n型電極121において、Hf層とAl層は、n型GaN基板111とオーミックコンタクトをとるために設けられる。さらに、金属膜122中のMo層は、その金属膜122中のAu層とn型電極121中のAl層のコンタミネーションを防止するブロック層として設けられ、またAu層はワイヤをボンディングするための層として設けられている。
上述のように電極と金属多層膜が形成された窒化物半導体LDチップ410は、5×10-4Pa以下の圧力下、またはN2、Ar等の不活性ガスやO2のうち少なくとも1種以上のガスを使用した雰囲気中において、200℃以上で700℃以下の温度において一定時間加熱処理が施されてもよい。なお、本実施形態では、上述の材料で作製された窒化物半導体LDチップ410を用いるものとするが、そのLDチップ410を構成する材料はそれらに限定されるものではない。また、窒化物半導体LDチップ410の成長用基板として、GaN以外の窒化物半導体材料の基板を用いてもよい。
窒化物半導体LDチップ410の製造方法においては、まず、窒化物半導体素子の製造に一般的に用いられているMOCVD法などの周知のプロセスを適宜適用し、n型GaN基板111上に図1に示すような積層構造の窒化物半導体成長層601を形成する。
そして、n型GaN基板111上に窒化物半導体成長層601が形成されたウエハが得られれば、n型GaN基板111の裏面側からの研磨またはエッチングによって、ウエハの厚みが通常では40〜200μm程度まで薄くなるように調整される。これは、後の工程においてウエハを個々のLDチップ410に分割することを容易にするための工程である。特に、レーザ共振器端面を分割によって形成する場合には、ウエハの厚さを薄めの25〜150μmに調整することが好ましい。本実施形態においては、研削機を用いてウエハの厚みを約150μmに調整し、その後、研磨機を用いて約100μmの厚さまで調整する。この場合、ウエハの裏面は研磨機により磨かれるので平坦になる。
その後、図2の模式的斜視図に示すように、ウエハは、リッジストライプ方向と垂直な方向の分割ライン210に沿って劈開またはエッチングされて、バー形状に分割される。この図2において、p型金属層211がp型電極131と金属膜132を含む金属層を表し、またn型金属層212がn型電極121と金属膜122を含む金属層を表している。このように、ウエハをバー形状に劈開することによって、レーザ共振器端面201が形成され得る。次に、このバー形状の状態において、レーザ共振器端面201の片方に、光学薄膜のコーティングが施される。そのようなコーティングとして、例えば蒸着法によって、SiO2層とTiO2層を被覆して多層膜を形成する。このとき、マウント面であるn型金属層212の表面にはコーティングの誘電体膜が回り込まないようにする。こうして、図3の模式的斜視図に示されているようなLDバーが形成される。
図3のLDバーは、さらに、埋め込み領域110上方においてストライプ方向と平行に描かれた分割ライン310に沿ってチップ分割される。その結果、図4(a)および図4(b)に示すような、窒化物半導体LDチップ410が得られる。
ここで、図4(a)はチップ分割で得られた窒化物半導体LDチップ410の裏面(GaN基板側)から見た模式的斜視図であり、図4(b)はそのLDチップ410の表面(半導体成長層側)から見た模式的斜視図である。
チップ分割の際には、裏面側を上にしてLDバーをステージ上に置き、光学顕微鏡を用いて傷入れ位置をアライメントし、LDバー裏面にダイヤモンドポイントで分割ライン310に沿ったスクライブラインを入れる(図3参照)。そして、LDバーに適宜力を加え、スクライブラインに沿ってLDバーを分割して、窒化物半導体LDチップ410を形成する。すなわち、本分割方法は、スクライビング法と言われるものである。
なお、チップ分割工程は、スクライビング法以外に、基板裏面側から傷または溝等を形成してチップ分割する方法であってもよい。このチップ分割工程における他の手法として、例えば、ワイヤソーもしくは薄板ブレードを用いて傷入れもしくは切断を行なうダイシング法、エキシマレーザ等のレーザ光の照射加熱とその後の急冷により照射部に生じさせたクラックをスクライブラインとするレーザスクライビング法、または高エネルギー密度のレーザ光を照射して蒸発させることで溝入れ加工を行なうレーザアブレーション法等を用いてもよい。
n型GaN基板111をサブマウント420と対向させてダイボンディングを行なうジャンクションアップの場合では、窒化物半導体LDチップ410のn型金属層212がマウント面となる。なお、本実施の形態では、図4のように、窒化物半導体LDチップ410において、例えば、そのLDチップ幅402を400μmとするとともに、そのLDチップ共振器長403を600μmとする。
上述のような製造工程によって図1に示されているような窒化物半導体LDチップ410が作製されれば、そのLDチップ410をサブマウント420上にダイボンディング法によって搭載する。その後さらに、LDチップ410を搭載したサブマウント420を支持基体102上に搭載することによって、窒化物半導体LD装置が作製される。この際、窒化物半導体LD装置において、支持基体102とサブマウント420のステム接合面との間にはAuSnロウ材151が介在させられる。
サブマウント420は、LDチップ410の形状と同様に、幅400μmで奥行き方向に600μmの凸状アイランドに形成されたチップ接合面152を有している。その凸状アイランドの高さは、例えば200μmに設定され得る。
ここで、凸状アイランドのチップ接合面152の面積は、LDチップ410の接合面の面積に比べて、実質的に同等以下で−30%以内の範囲内にあることが望まれる。たとえば、凸状アイランド152の面積がLDチップ410の接合面より大きければ、LDチップ410とサブマウント420のチップ接合面152との間から押し出されたロウ材151が凸状アイランド上に留まり易くなる。他方、凸状アイランドの面積が−30%未満の場合、LDチップとの接合面積が十分に得られなく、レーザ素子の駆動時において放熱が不十分となるので望ましくない。なお、サブマウント420の凸状にアイランド化されたチップ接合面152の幅が、レーザ素子チップ410の接合面の幅に比べて実質的に同等以下で−30%までの範囲内に設定されていても本発明の効果が得られることが明らかであろう。
図1に示されているようにステム501(図5参照)、サブマウント420、および窒化物半導体LDチップ410を互いに接合するマウントの手順においては、まずステム501をマウント装置にセットし加熱を始める。続いて、サブマウント420のステム接合面153を支持基体102上に載置してAuSnロウ材151を溶解させながら、サブマウント420の凸状アイランドのチップ接合面152上にLDチップ410のn型電極122を一致させて載置する。その後、AuSnロウ材151が完全に溶解したら窒化物半導体LDチップ410上方からコレットなどで加圧し、サブマウント420とLDチップ410を密着させた後、冷却を行ってマウントが完了する。
AuSnロウ材151が溶解した後、LDチップ410上方より加圧することによって、サブマウント420のチップ接合面152から押し出されたAuSnロウ材151が凸状アイランドのチップ接合面152から流れ落ちることによって、ロウ材を固化させたときに生じる熱収縮などによる影響を軽減することができ、LDチップ410とサブマウント420のチップ接合面とを均一に接合することができる。
こうして、図5の模式的斜視図に示されているような窒化物半導体レーザ装置が作製され得る。すなわち、この窒化物半導体レーザ装置は、支持基体102および導電ピン510、511などを有するステム501、SiCサブマウント部材150、p型電極132を有する窒化物半導体LDチップ410、導電ワイヤ610、611などを含んでいる。
なお、熱抵抗が良好な支持基体102上のロウ材151としては、本実施形態で使用されているSn−Auに限定されるものではなく、In−Sn、In−Ag、In−Ag−Pb、Sn、Sn−Pb、Sn−Sb、Sn−Ag、Sn−Sb、Sn−Ag−Pb、Sn−Ag−Cu、Sn−Pb−Sb、Pb−Sb、Pb−Ag、またはPb−Znのいずれを使用してもよい。
また、本実施形態では、n型電極の材料として、HfおよびAlを用いたが、Hf以外にTi、Co、Cu、Ag、Ir、Sc、Au、Cr、Mo、La、W、Al、Tl、Y、La、Ce、Pr、Nd、Sm、Eu、Tb、Zr、Hf、V、Nb、Ta、Pt、Ni、およびPdのいずれか、またはそれらの合金を使用してもよい。さらに、Alの代わりに、Au、Ni、Ag、Ga、In、Sn、Pb、Sb、Zn、Si、およびGeのいずれか、またはそれらの合金を使用してもよい。それらの膜厚も上述の厚さ(Hf層厚:0.05μm、Al層厚:0.15μm)に限定されるものではない。
さらに、窒化物半導体LDチップは、本実施形態の例に限定されるものではない。基板111として、Si、SiC、ZrB2、GaAsや他の窒化物半導体材料を用いてもよい。
半導体成長層の材料としては、例えば、GaNa1-a(0.51≦a≦1)(XはP、As、Sb、Bi等のうち少なくとも1種類以上を含む元素)、BNb1-b(0.51≦b≦1)、Alc1-c(0.51≦c<1)、AldGa1-de1-e(0<d<1、0.51≦e≦1)、InNf1-f(0.51≦f≦1)、IngGa1-gh1-h(0<g<1、0.51≦h≦1)、IniGajAl1-i-jk1-k(0<i<1、0<j<1、0.51≦k≦1)を用いてもよい。
窒化物半導体LDチップのp型電極側の埋め込み領域110に用いる材料は、SiO、TiO2、SiN、GaAs、GaP、GaN、InN等、他の窒化物半導体であってもよい。また、p型電極が支持基体側に対向するようにサブマウントに搭載されるジャンクションダウン構造の場合においても、本発明の効果が同様に得られることが明らかであろう。
以上のように、本発明によれば、支持基体上の窒化物半導体LDチップの駆動時にそのLDチップで生じた熱を効率良く均等に支持基体に逃がすことができ、放熱性の良好な窒化物半導体レーザ装置を提供することができる。
本発明の一実施形態による窒化物半導体レーザ装置における積層構造を示す概略断面図である。 図1に示された窒化物半導体レーザ構造410を含むLDウエハを示す模式的斜視図である。 図2の窒化物半導体LDウエハから分割されたLDバーを示す模式的斜視図である。 図3の窒化物半導体LDバーから分割されたLDチップを示す模式的斜視図である。 本発明の一実施形態による窒化物半導体レーザ装置を示す模式的斜視図である。 従来の窒化物半導体レーザ装置の構成を示す概略断面図である。 従来の窒化物半導体レーザ装置のマウント前の構成を示す概略断面図である。
符号の説明
102 支持基体、110 埋め込み領域、111 n型GaN基板、112 n型GaN層、113 n型Al0.1Ga0.9Nクラッド層、114 n型GaNガイド層、115 InGaN多重量子井戸構造活性層、116 p型Al0.2Ga0.8N蒸発防止層、117 p型GaNガイド層、118 p型Al0.1Ga0.9Nクラッド層、119 p型GaNコンタクト層、121 n型電極、122 n型電極上の金属多層膜、131 p型電極、132 p型電極上の金属膜、141 レーザ出射位置、150 SiCサブマウント部材、151 AuSnロウ材、152 チップ接合面、153 ステム接合面、310 ストライプ方向と平行な方向の分割ライン、402 LDチップ幅、403 LDチップ共振器長、410 窒化物半導体LDチップ、420 サブマウント、501 ステム、601 半導体成長層、610、611 導電ワイヤ、1101 導電性基板、1102 半導体成長層、1103 窒化物半導体LDチップ、1105 ロウ材、1106 n型電極表面に形成された金属膜、1108 支持基体、1111 p型電極、1112 n型電極、1120 サブマウント部材、1121 サブマウント部材のLDチップ側表面の金属膜、1122 サブマウント部材の支持基体側表面の金属膜、1123 ロウ材、1205 ロウ材箔。

Claims (4)

  1. 窒化物半導体レーザ装置の製造方法であって、
    凸状にアイランド化されたチップ接合面およびこれに対向するステム接合面を有するサブマウントと、
    前記チップ接合面上にロウ材を介して載置されるべき窒化物半導体レーザ素子チップと、
    ロウ材を介して前記ステム接合面を支持すべき支持基体を有するステムとを準備し、
    前記サブマウントの前記凸状にアイランド化されたチップ接合面の面積は、前記レーザ素子チップの接合面の面積に比べて同等以下で−30%までの範囲内に設定されており、
    前記支持基体、前記サブマウントおよび前記レーザ素子チップを互いに接合するマウントの手順において、
    前記サブマウントの前記ステム接合面と前記支持基体との間および前記凸状にアイランド化されたチップ接合面上にロウ材を配置して加熱し、溶解させながら、前記凸状にアイランド化されたチップ接合面上に前記レーザ素子チップを配置し、
    前記ロウ材が完全に溶解した後に、前記レーザ素子チップと前記支持基体との間に圧力を加えて冷却することを特徴とする製造方法。
  2. 窒化物半導体レーザ装置の製造方法であって、
    凸状にアイランド化されたチップ接合面およびこれに対向するステム接合面を有するサブマウントと、
    前記チップ接合面上にロウ材を介して載置されるべき窒化物半導体レーザ素子チップと、
    前記ステム接合面をロウ材を介して支持すべき支持基体を有するステムとを準備し、
    前記サブマウントの前記凸状にアイランド化されたチップ接合面の幅は、前記レーザ素子チップの接合面の幅に比べて同等以下で−30%までの範囲内に設定されており、
    前記支持基体、前記サブマウントおよび前記レーザ装置チップを互いに接合するマウントの手順において、
    前記サブマウントの前記ステム接合面と前記支持基体との間および前記凸状にアイランド化されたチップ接合面上にロウ材を配置して加熱し、溶解させながら、前記凸状にアイランド化されたチップ接合面上に前記レーザ素子チップを配置し、
    前記ロウ材が完全に溶解した後に、前記レーザ素子チップと前記支持基体との間に圧力を加えて冷却することを特徴とする製造方法。
  3. 前記サブマウントはSiCで形成されることを特徴とする請求項1または2に記載の製造方法。
  4. 前記ロウ材としてAuSnが用いられることを特徴とする請求項1から3のいずれかに記載の製造方法。
JP2007032143A 2007-02-13 2007-02-13 窒化物半導体レーザ装置の製造方法 Expired - Fee Related JP4916330B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007032143A JP4916330B2 (ja) 2007-02-13 2007-02-13 窒化物半導体レーザ装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007032143A JP4916330B2 (ja) 2007-02-13 2007-02-13 窒化物半導体レーザ装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008198781A JP2008198781A (ja) 2008-08-28
JP4916330B2 true JP4916330B2 (ja) 2012-04-11

Family

ID=39757467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007032143A Expired - Fee Related JP4916330B2 (ja) 2007-02-13 2007-02-13 窒化物半導体レーザ装置の製造方法

Country Status (1)

Country Link
JP (1) JP4916330B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6118188A (ja) * 1984-07-05 1986-01-27 Matsushita Electric Ind Co Ltd 半導体レ−ザ装置
JPH05291696A (ja) * 1992-04-08 1993-11-05 Sharp Corp 半導体レーザ素子およびその作製方法
JP2005026291A (ja) * 2003-06-30 2005-01-27 Sharp Corp 窒化物系半導体発光装置およびその製造方法
JP4740030B2 (ja) * 2005-06-08 2011-08-03 シャープ株式会社 レーザ装置の製造方法

Also Published As

Publication number Publication date
JP2008198781A (ja) 2008-08-28

Similar Documents

Publication Publication Date Title
US7929587B2 (en) Semiconductor laser diode element and method of manufacturing the same
US6027957A (en) Controlled solder interdiffusion for high power semiconductor laser diode die bonding
JP4573863B2 (ja) 窒化物系半導体素子の製造方法
US6895029B2 (en) Nitride semiconductor laser device
KR101254639B1 (ko) 반도체 발광 소자의 제조 방법
US9608401B2 (en) Method for producing semiconductor laser elements and semi-conductor laser element
JP2001168442A (ja) 半導体レーザ素子の製造方法、配設基板および支持基板
US20070051968A1 (en) Nitride-based semiconductor light-emitting device and method of manufacturing the same
JP2009004820A5 (ja)
US20020172244A1 (en) Self-separating laser diode assembly and method
JP4573374B2 (ja) 半導体発光装置の製造方法
JP4811629B2 (ja) 半導体レーザ装置
JP2004349595A (ja) 窒化物半導体レーザ装置およびその製造方法
JP4036658B2 (ja) 窒化物系化合物半導体レーザ装置およびその製造方法
JP4916330B2 (ja) 窒化物半導体レーザ装置の製造方法
JP2003092450A (ja) 半導体発光装置
JP2007013002A (ja) 半導体レーザー装置
JP4216011B2 (ja) 窒化物半導体レーザ素子チップとそれを含むレーザ装置
JP2005101149A (ja) 半導体発光装置及びその製造方法
KR20070039195A (ko) 열적 안정성이 개선된 반도체 소자 및 이의 제조방법
JP4282279B2 (ja) 窒化物半導体レーザ素子及びそれを搭載した装置とその製造方法
JP2007129162A (ja) 半導体レーザ装置および半導体レーザ素子
JP2005064136A (ja) 窒化物半導体レーザ装置の製造方法
JP2006339511A (ja) 半導体レーザ装置の製造方法および接合方法、並びに半導体レーザ装置
JP2008294421A (ja) 半導体レーザ素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4916330

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees