JP4916249B2 - 半導体基板の検査方法 - Google Patents

半導体基板の検査方法 Download PDF

Info

Publication number
JP4916249B2
JP4916249B2 JP2006218375A JP2006218375A JP4916249B2 JP 4916249 B2 JP4916249 B2 JP 4916249B2 JP 2006218375 A JP2006218375 A JP 2006218375A JP 2006218375 A JP2006218375 A JP 2006218375A JP 4916249 B2 JP4916249 B2 JP 4916249B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
layer
sample solution
electrode
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006218375A
Other languages
English (en)
Other versions
JP2008042133A (ja
Inventor
恒一 西川
正章 清水
祐介 福田
雄介 前山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2006218375A priority Critical patent/JP4916249B2/ja
Publication of JP2008042133A publication Critical patent/JP2008042133A/ja
Application granted granted Critical
Publication of JP4916249B2 publication Critical patent/JP4916249B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体基板の検査方法に関するものであり、特に電気特性の劣化を招く半導体基板面の欠陥を把握可能な検査方法に関するものである。
半導体基板を用いて製造される半導体装置は、例えば逆方向バイアスでの漏れ電流の低減化が望まれており、そのための技術開発が行なわれている。しかしながら、せっかくの技術も、製造材である半導体基板そのものに問題があると、その効果を得ることができない。
そこで、半導体基板に問題がないか検査が行なわれる。
例えば特許文献1には半導体基板の検査方法が、面検査方法として開示されている。特許文献1に開示された半導体基板の検査方法は、半導体基板における被検面からの回折光を複数の受光光学系で受光して画像処理することで、半導体基板における異物や異常などを検査する方法を開示している。
また、非特許文献1および非特許文献2には電界エッチング方法が開示されており、該電界エッチン方法を用いて半導体基板を検査することも考えられる。
これらの非特許文献には、p型の半導体基板のエッチング面に試料液を滴下して、当該半導体基板の多数キャリアと逆極性(負極)の電位を、前記一方の面に印加することを開示している(非特許文献1のFig1(b)に示された半導体の順方向特性を示すグラフ参照)。
つまり、p型の半導体基板の多数キャリアにおける逆電極の負の電位をエッチング面に印加することにより、p型半導体基板の多数キャリアである正孔が電界誘引され、当該正孔がエッチング面から当該エッチング面の対向面に向かって移動することで電流が流れる。この電流により、常温でもエッチング面のエッチングが促されることになる。
前記した電界エッチングでは、半導体基板において何らかの原因で生じた結晶欠陥などの部位で電流が流れ易くなり、結果的に欠陥を有する部位においてエッチングが促されて、当該部位が顕在化される。これにより、半導体基板を検査することができる。
特開平11−26530 M.Kayambaki,K.Zekentes;Materials Scinece Forum Vols.338−342(2000)pp.1061−1064;Electrochemial C−V Profiling of p−type 6H−SiC M.Kayambaki,K.Zekentes,K.Tsagaraki,E.Pernot,R.Yakimova;Materials Scinece Forum Vols.353−356(2001)pp.619−622;Electrochemial Characterization of p−type Hexagonal SiC
ところで、前記した電界エッチングを用いた半導体基板の検査方法は、非特許文献2のFig5の電界エッチング後の写真に示されているように、試料液の流出を防ぐOリング跡から明らかなように、結晶欠陥を有する部位のみに限らず、それ以外の全面に亘って均一的に電界エッチングが施されることとなり、このような検査後の半導体基板は使用することができない。
更に、電界エッチングを用いた半導体基板の検査方法や光学的な半導体基板の検査方法では、何らかの問題となる結晶欠陥を漠然と検査することができるものの、例えば漏れ電流などの誘因となる電気的な特性劣化のみを限定してそれを検出することができず、これが問題となっていた。
従って、本発明は上記した事情に鑑みてなされたものであり、本発明の目的は、電気的な特性劣化を招く欠陥のみを限定して把握することができ、かつ良好な検査結果であれば当該半導体基板を利用して半導体装置を製造可能な半導体基板の検査方法を提供することにある。
本発明は、前記目的を達成するために創案されたものであり、試料液の使用前後で炭化珪素もしくは窒化ガリウムであるワイドバンドギャップ半導体基板の状態を比較して検査を行う半導体基板の検査を行う検査方法において、第1導電型のワイドバンドギャップ半導体基板の一方の面に、フッ酸および過酸化水素水を含む試料液を供給すること、供給後に、前記一方の面とワイドバンドギャップ半導体基板の他方の面との間に電位差を与えるべく、前記第1導電型の多数キャリアと同じ極性で、電気的な特性劣化を招く欠陥のみが顕在化する電圧を、前記試料液を介して前記一方の面に印加することを特徴とする。
電圧は、400ボルト未満であることを特徴とする。
半導体基板は、ワイドバンドギャップ半導体基板であることを特徴とする。
ワイドバンドギャップ半導体基板は、炭化珪素もしくは窒化ガリウムであることを特徴とする。
検査に先立ち前記半導体基板の一方の面上の形状を確認しておき、電位差を与えた後の前記半導体基板の一方の面上の形状を確認し、これらの形状確認における差異を欠陥として判断することができる。
検査に先立ち第1導電型の炭化珪素半導体基板の一方の面上の形状を確認すること、一方の面に、フッ酸および過酸化水素水を含む試料液を供給すること、供給後に、一方の面と炭化珪素半導体基板の他方の面との間に電位差を与えるべく、第1導電型の多数キャリアと同じ極性で400ボルト未満の電位を、試料液を介して一方の面に印加すること、試料液を取除いた半導体基板の一方の面上の形状を確認すること、電位差を与える前に行なった形状確認および電位差を与えた後に行なった形状確認における差異を欠陥として判断することを特徴とする。
本発明の半導体基板の検査方法は、第1導電型の半導体基板の一方の面に、試料液を供給した後、当該一方の面と前記半導体基板の他方の面との間に電位差を与えるべく、第1導電型の多数キャリアと同じ極性の電位を、試料液を介して一方の面に印加する。これにより、特に逆バイアスを印加した際に生じるもれ電流などの電気経路が顕在化され、電気的な特性劣化を顕在化することができる。また本発明の半導体基板の検査方法は、電気的な特性劣化を選択的に顕在化することから、試料液により半導体基板の表面全体がエッチングされることがなく、検査結果が良好であれば検査後の半導体基板を用いて半導体装置を製造することができる。
以下、図面を用いて、本発明の実施形態を詳細に説明するが、以下の説明では、実施の形態に用いる図面について同一の構成要素は同一の符号を付し、かつ重複する説明は可能な限り省略する。
ところで、本発明の半導体基板の検査方法は、検査対象としてシリコンなどの半導体基板や、窒化ガリウム半導体基板および炭化珪素半導体基板などのワイドバンドギャップ半導体基板などの検査に適用することができるが、以下の実施例では第1導電型としてn型の炭化珪素半導体基板(以降、SiC基板と称する)を検査する方法を例に説明を行なう。
検査対象のSiC基板1はn型の4H−SiCであり、図1に示すように上層および下層から成る多層構造である。
下層は約350μmの層厚寸法を有し、n型の不純物を1E19cm−3で示される濃度を有している。尚、以降の説明では下層をn+層2と称する。
一方、上層は約10μmの層厚寸法を有し、n型の不純物を1E16cm−3で示される濃度を有しており、n+層2上に従来から知られている化学気相成長法で形成される。尚、以降の説明では上層をn−層3と称する。
次に、前記したSiC基板1の検査、特に電気的特性を検査する装置を説明する。
検査装置10は、図1に示すように、SiC基板1が配置され当該SiC基板1と電気的接続を得るための第1電極11と、SiC基板のn−層3上の所定の位置に配置されるOリング12と、該Oリング12を覆うべく当該Oリング12上に配置される第2電極13と、該第2電極13に負極および前記した第1電極11に正極の電圧を印加するための電源部14とを備える。
第1電極11は、SiC基板1の底面全体、すなわちn+層2における底面全体と均一的に接触可能な面積を有しており、Pt(プラチナ)、Au(金)又はこれらの合金などの導電性の部材で形成されている。
Oリング12は、後述する試料液をシールすべく、当該試料液により腐食されることのないバイトン(Viton)と称されるフッ素系樹脂で形成されており、内径がSiC基板1の外形よりも狭い環状形状を有している。
第2電極13は、n−層3上に配置されたOリング12と共に、該Oリング12の環内に供給される試料液を封止しており、当該試料液をOリング12環内のn−層3上に供給するための試料液供給口15と、該試料液供給口15から供給される試料液量に応じた気体(空気)を抜くためのエア抜き口16とを備える。
試料液供給口15から供給される試料液は、エア抜き口16から全ての気体が抜け出るまで供給されており、これにより第2電極13およびOリング12環内のn−層3の表面は試料液を介して接する。この状態で第2電極13に電圧が印加されると、試料液を介してOリング12環内のn−層3表面に電圧を印加することができる。
n−層2に試料液を介して電圧を印加するための第2電極13は、試料液に対する耐腐食性を有しており、例えばPt、Au、Pd(パラジウム)、Ir(イリジウム)又はこれらの合金などの導電性の部材で形成されている。
ところで、SiC基板において試料液と直接的に接するOリング12環内のn−層2が、検査の対象となる領域である。
電源部14は直流電源であり、n型のSiC基板1における少数キャリアに対応する正極が第1電極11に接続され、n型のSiC基板1における多数キャリアに対応する負極が第2電極13に接続されている。電源部14で電源がON制御されることにより、第1電極11上のSiC基板のn+層2側に正および第2電極13下の試料液を介してSiC基板のn−層3に負の電位が印加される。
電源部14は、SiC基板の破壊耐圧以下になるように電圧制御を行なっており、具体的には約10秒間で電圧が0Vから400Vまで直線的に上昇するように電圧を制御する。尚、本発明では、図2に示すように約10秒間に亘って0Vから400Vまで次第に電圧を上げた後、電源OFFの制御が行なわれる。これを、所定の回数繰り返す。尚、本実施例では、5回乃至6回繰り返される。
ここで、試料液について説明を行なう。
試料液は、濃度が50パーセントのフッ酸(HF)水溶液と、濃度が30パーセントの過酸化水素(H)水溶液とを1:1の割合で混合した溶液である。
試料液に含まれるHFにより、腐食によって形成される絶縁物である酸化シリコンを除去することができる。更に試料液に含まれるHにより、酸化を促進することができる。
ところで、本発明における試料液は、SiC基板を積極的にエッチングするためのものでないことから、従来から知られたエッチング液と比較して腐食性が低い。これにより、検査後のSiC基板は、検査領域の全域に亘ってエッチングされることなく、後述する電気的な欠陥箇所のみが顕在化される。
次に、検査内容を説明する。
尚、当該実施例におけるSiC基板1の検査は、1気圧の室温での大気中で検査が行なわれた例で説明を行なう。
先ず、図1に示す検査装置10で検査を行なうために、検査対象のSiC基板が所定位置に配置され、Oリング12および第2電極13が順に所定位置に配置された後、試料液が試料液供給口15から所定量供給される。これにより、図1に示す検査装置10が構成される。
その後、SiC基板のn+層2に正極およびn−層3に負極の電圧を印加する。具体的には、電源部14の電源がON制御されると、図2に示すように約10秒間で0Vから400Vまで電圧が上がった後、電圧をOFF制御する。これを5回乃至6回繰り返す。
その後、試料液をSiC基板1のn−層3上から取除いた後、該n−層3の表面を洗浄し、乾燥させる。
その後、n−層3の表面を確認する。これにより、n−層3の表面において電気的特性の劣化を招く欠陥が、図3および図4に示すように、顕在化されていることを確認することができる。
顕在化される欠陥は、例えば図3に示されているように縺れた紐状に形成されたり、図4に示されているように、転位によって生じる楔形状のキャロット欠陥の上に縦縞状に形成される。尚、顕在化される欠陥の詳細は後述する。
ここで、発明者が電気的特性の劣化を招く欠陥が顕在化されることを見出すに至った実験内容を説明する。
発明者は、図5に示す従来から知られた構造の半導体装置を製造して漏れ電流を測定することを繰り返した。
測定対象の半導体装置は、厚さ寸法が350μmを有し1E19cm−3で示される濃度でn型の不純物を有するn+層2上に、化学気相成長法でエピ成長させて厚さ寸法が10μmを有し1E16cm−3で示される濃度でn型の不純物を有するn−層3が積層されたSiC基板1を用いて製造されている。
具体的には、測定対象の半導体装置20は、図5に示すように、SiC基板1の底面すなわちにn+層2の底面にカソード電極21と、SiC基板の表面近傍すなわちn−層3の表面近傍に所定の間隔を有して対向し、第2導電型としてp型の不純物を有するガードリング22と、SiC基板表面に形成されており対向する各ガードリング22と電気的に接続されたショットキ電極(アノード電極)23とを備えており、ショットキバリアダイオードと一般的に称されている半導体装置である。
製造する半導体装置20のガードリング22は、図5の(b)に示す断面図で示すように横幅寸法が20乃至100μm、深さ寸法が0.5μm、対向するガードリング間隔(ショットキー接合部)が約1mmを有しており、図5の(a)の平面図で示すように環状形状を有している。
前記した構造の半導体装置20を製造して漏れ電流を測定することを繰り返した発明者は、良好な漏れ電流特性を示す半導体装置に混じって、漏れ電流特性の悪い半導体装置が含まれることを確認しており、その内容を漏れ電流における累積確率として纏めた。
漏れ電流における累積確率は、図6に示すように、1kVにおける漏れ電流の累積確率として纏められており、図中のA群の黒丸は漏れ電流特性の良好な半導体装置の累積確率を示し、図中のB群の白丸は漏れ電流特性の悪い半導体装置の累積確率を示している。
発明者は、同じように製造しても漏れ電流特性の悪い半導体装置がでてしまう原因が、SiC基板にあるのではないかと考え、前述したn−層3の表面に顕在化される欠陥と因果関係があるのではないかと考えた。
そこで、発明者は漏れ電流特性の悪い半導体装置において、カソード電極21およびショットキ電極23などを取除き、これらの電極を取除いたSiC基板1を本発明の半導体基板の検査方法を用いて検査した。
この検査により、発明者は電気的特性の悪い半導体装置のn−層3の表面には、図7に示す欠陥が顕在化されることを確認した。尚、発明者は前記した確認と併せて、電気的特性の良好な半導体装置のn−層3の表面には欠陥が顕在化されないことも確認した。
ここで、顕在化された欠陥について詳細に説明する。
図5に示すショットキダイオード構造の半導体装置20を製造して、漏れ電流を計測した後、カソード電極21およびショットキ電極23を取除いたSiC基板1を前記した本発明の半導体基板の検査方法で検査した。その結果の一例が図7に示されている。
図7には、ガードリングの一部がコの字状に示されている。本来ならば環状のガードリングを確認できるはずであるが、積層欠陥によってガードリングの一部だけがコの字状に明示されている。尚、積層欠陥は、漏れ電流を誘因するものではないことが、従来から知られており、例えばH.Fujiwara,T.Kimoto,T.Tojo,H.Matsunami;Applied Physics Letters,Vol.87(2005)p.51912;Characterization of in−grown stacking faults in 4H−SiC(0001) epitaxial layers and its impacts on high−voltage Schottky barrier diodesに開示されている。
図7では、ガードリング上において複数の細線が束になり縦縞状に顕在化されている欠陥を確認することができる。尚、図7における縦縞状の欠陥を拡大したものが図8に示されている。
更に、発明者は本発明における電圧印加前のSiC基板1のn−層3の表面の状態と、電圧印加後のSiC基板1のn−層3の表面の状態との差異を確認することを繰り返し、図9に示す連鎖球状の欠陥ができることも見出した。
また、発明者はSEMと称される走査電子顕微鏡を用いて、本発明における電圧印加前のSiC基板1のn−層3の表面の状態と電圧印加後のSiC基板1のn−層3表面との差異を確認することを繰り返し、図8に示す縦縞状の欠陥が図10に示すように穿孔されていることも見出した。
更に、発明者は、SEMを用いて本発明における電圧印加前のSiC基板1のn−層3の表面の状態と電圧印加後のSiC基板1のn−層3表面との差異を確認することを繰り返し、図11に示すようにショットキ電極23が形成されていた部位にも欠陥が顕在化されていることも見出した。
尚、発明者は、いずれの結果においても、SiC基板1のn−層3表面全体がエッチングされることがないことも確認している。
以上、図示した各結果で明らかなように、本発明の半導体基板の検査方法は、検査後のSiC基板1が全面に亘ってエッチングされることなく、SiC基板1における電気的な欠陥、より具体的には漏れ電流の原因となる欠陥のみを顕在化させることができる。
従って、本発明の検査方法によれば、漏れ電流の原因となる欠陥のみを顕在化させることができ、SiC基板が全面に亘ってエッチングされることが無いことから、検査後のSiC基板を利用することができる。すなわち本発明の検査方法によれば、SiC基板に漏れ電流の原因となる欠陥がなければ、当該SiC基板を利用して半導体装置を製造することができ、また検査後のSiC基板において、漏れ電流の原因となる欠陥が顕在化していない箇所に半導体装置を製造することができ、検査によるSiC基板の破棄量を低減することができ、結果的にSiC基板を用いた半導体装置の製造コストを低減することができる。
次に、走査しながらSiC基板を検査する方法を説明する。
実施例2の検査方法で用いる検査装置30は、図12に示すように走査機能および資料液供給機能を有する第2電極33を備えることに特徴がある。
すなわち、実施例2の検査装置30は、図12に示すように、SiC基板1が配置され当該SiC基板1と電気的接続を得るための第1電極31と、SiC基板のn−層3上に試料液を供給する機能と供給した試料液を介して電圧を印加する機能と走査機能とを有する走査第2電極33と、該走査第2電極33に負極および第1電極31に正極の電圧を印加するための電源部34とを備える。
ところで、SiC基板1、第1電極31および電源部34は、前記した実施例1と同様であることからその説明を割愛し、本実施例の特徴である走査第2電極33を詳細に説明する。
走査第2電極33は、n−層3上と所定の離間間隔を有して配置されており、SiC基板のn−層3上の任意の位置で試料液を適量供給する機能と、供給した試料液を介して負極の電圧を印加する機能と、電圧印加後に所定量を移動する走査機能とを備えている。
走査第2電極33は図示しない貯液タンクから試料液を供給しており、該試料液をn−層3上に供給する際、試料液をn−基板3上の全面に亘って供給することのなく、当該走査第2電極33下の限られた狭い範囲のみに試料液を供給するように、試料液の供給量を調整している。更に走査第2電極33は、走査第2電極33と該電極下のn−基板3上との間に供給する試料液が表面張力を利用して留まる様に例えば釣鐘型や円錐型などの試料液供給口を有している。
ところで、走査第2電極33は、任意の位置でSiC基板のn−層3上に試料液を適量供給し、供給した試料液を介して負極の電圧を印加した後、所定の移動量で移動することを順次繰り返しており、これにより検査装置30は、走査第2電極33でSiC基板のn−層3上を走査しながら検査することができる。
実施例2の検査装置30を用いた検査方法は、走査第2電極33でSiC基板1のn−層3上を走査しながら検査すること以外は、前記した実施例1と同様である。すなわち走査第2電極33から試料液を供給すると、該試料液を介してSiC基板1のn+層2に正極およびn−層3に負極の電圧を印加する。その後、試料液をSiC基板1のn−層3上から取除き、該n−層3の表面を洗浄して乾燥させた後、n−層3の表面を確認し、走査第2電極33を所定量移動させる。これを繰り返すことでSiC基板1のn−層3上を走査しながら検査することができる。
これにより、実施例2の半導体基板の検査方法は、実施例1と同様に、検査後のSiC基板1のn−層3の全面に亘ってエッチングされることなく、SiC基板1のn−層3における電気的な欠陥、より具体的には漏れ電流の原因となる欠陥のみを顕在化させることができる。
更に、実施例2の半導体基板の検査方法は、走査第2電極33により検査対象の領域のみに試料液を供給することができ、検査領域の全域に亘って試料液を供給する必要がなく、試料液の使用量を低減することができる。
ところで、電圧印加後のn−層3表面の確認処理を走査中にSiC基板1のn−層3上の欠陥箇所をマッピングしてもよく、マッピングすることで当該SiC基板1を用いて半導体装置を製造する際のダイシング工程中に、マッピングされた情報に基づいて分断される半導体装置から漏れ電流特性の悪い半導体装置を取除くことができ、その後の半導体装置の検査工程の負担を軽減することができる。
前記した実施例では、第1導電型としてn型の炭化珪素半導体基板を例に説明を行なったが、これに限る必要はなく第1導電型としてp型の炭化珪素半導体基板の検査に本発明の検査方法を適用してもよい。
前記した実施例では、HFおよびH2O2の混合液を試料液として用いたが、これに限る必要は無く、前記した混合液をH2Oで希釈してもよい。また、HFをH2Oで希釈し、これを試料液として用いてもよい。更に、フッ酸に、硝酸(HNO)、硫酸(HSO)、塩酸(HCl)又は酸素オゾン(O)などを混合し、これを試料液として用いてもよい。更には、前記した溶液を各種組み合わせて試料液としてもよい。
尚、前記した実施例で示した試料液の組成比は一態様を示したに過ぎず、これに限る必要はなく、少なくとも本発明と同じ効果を得ることができるならば、試料液の組成比を適宜変更してもよい。
前記した実施例では、電源部14および34がSiC基板1の破壊耐圧以下になるように電圧制御を行なう一例として400Vまで電圧を印加する例で説明を行なったが、好適には検査対象のSiC基板を用いて製造する半導体装置において、その仕様に定められた逆方向電圧に対応する電圧以下の電圧を印加するように電圧制御することが望ましい。
前記した実施例では、印加する電圧が約10秒間で0Vから400Vまで直線的に上昇するように電圧を制御する例で説明を行なったが、これに限る必要は無く、図13に示すように、0Vから400Vまで急峻に電圧を上昇させてもよい。0Vから400Vまで急峻に電圧を上昇させることにより、検査時間を短くすることができる。
前記した実施例では、0Vから400Vまで印加する電圧を、5回乃至6回繰り返す例で説明したがに亘って行なったがこれに限る必要はなく、適宜その回数を変更しても良い。
前記した実施例では、1気圧の室温の大気中でSiC基板1の検査を行なう例で説明したが、検査時の雰囲気ガス(大気中のガス成分、例えば水素、酸素およびヘリウムなどの成分)、気圧および温度は、検査結果に応じて適宜変更してもよい。
また、本発明の半導体基板の検査方法を用いて半導体基板の品質判定システムを構築してもよく、具体的には検査前の半導体基板表面における凹凸と、検査後の半導体基板表面における凹凸との差異を例えば従来から知られた光学機器を用いて比較し、その差異を電気的信号やデータに変換し、該変換結果に基づいて半導体基板の品質を判定するシステムを構築してもよい。
実施例1の半導体基板の検査方法に用いる試験装置の構成図である。 本発明の半導体基板の検査方法における電位の印加特性を示す図である。 本発明の半導体基板の検査方法により、顕在化された欠陥を示す図である(その1)。 本発明の半導体基板の検査方法により、顕在化された欠陥を示す図である(その2)。 実験に用いた半導体装置の構造を示す図である。 漏れ電流における累積確率を示す図である。 ガードリング上において、縦縞模様状に顕在化された欠陥を示す図(a)と、該(a)における欠陥箇所の模式図(b)である。 図7のガードリング上において、縦縞模様状に顕在化された欠陥の拡大図である。 ガードリング上において、連鎖球状に顕在化された欠陥を示す図である。 本発明の半導体基板の検査方法により、顕在化された縦縞状の欠陥を走査電子顕微鏡を用いて確認して得た図である(その1)。 本発明の半導体基板の検査方法により、ショットキー面部において顕在化された欠陥を走査電子顕微鏡を用いて確認して得た図である(その2)。 実施例2の半導体基板の検査方法に用いる試験装置の構成図である。 本発明の半導体基板の検査方法における電位の急峻な印加特性を示す図である。
符号の説明
1 SiC基板
2 n+層
3 n−層
10 実施例1の半導体基板の検査方法に用いる検査装置の構成を示す図である。
11、31 第1電極
12 Oリング
13 第2電極
14、34 電源部
15 試料液供給口
16 エア抜き口
20 実験に用いた半導体装置
21 カソード電極
22 ガードリング
23 ショットキ電極
30 実施例2の半導体基板の検査方法に用いる検査装置の構成を示す図である。
33 走査第2電極

Claims (2)

  1. 炭化珪素もしくは窒化ガリウムであるワイドバンドギャップの半導体基板の検査を行う方法において、
    第1導電型のワイドバンドギャップ半導体基板の一方の面に、フッ酸および過酸化水素水を含む試料液を供給すること、
    供給後に、前記一方の面とワイドバンドギャップ半導体基板の他方の面との間に電位差を与えるべく、前記第1導電型の多数キャリアと同じ極性で、電気的な特性劣化を招く欠陥のみが顕在化する電圧を、前記試料液を介して前記一方の面に印加することを特徴とする半導体基板の検査方法。
  2. 検査に先立ち第1導電型の炭化珪素半導体基板の一方の面上の形状を確認すること、
    前記一方の面に、フッ酸および過酸化水素水を含む試料液を供給すること、
    供給後に、前記一方の面と前記炭化珪素半導体基板の他方の面との間に電位差を与えるべく、前記第1導電型の多数キャリアと同じ極性で400ボルト未満の電位を、前記試料液を介して前記一方の面に印加すること、
    前記試料液を取除いた前記半導体基板の一方の面上の形状を確認すること、
    電位差を与える前に行なった形状確認および電位差を与えた後に行なった形状確認における差異を欠陥として判断することを特徴とする半導体基板の検査方法。
JP2006218375A 2006-08-10 2006-08-10 半導体基板の検査方法 Expired - Fee Related JP4916249B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006218375A JP4916249B2 (ja) 2006-08-10 2006-08-10 半導体基板の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006218375A JP4916249B2 (ja) 2006-08-10 2006-08-10 半導体基板の検査方法

Publications (2)

Publication Number Publication Date
JP2008042133A JP2008042133A (ja) 2008-02-21
JP4916249B2 true JP4916249B2 (ja) 2012-04-11

Family

ID=39176761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006218375A Expired - Fee Related JP4916249B2 (ja) 2006-08-10 2006-08-10 半導体基板の検査方法

Country Status (1)

Country Link
JP (1) JP4916249B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6545607B2 (ja) * 2015-11-27 2019-07-17 東芝メモリ株式会社 エッチング方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2344847A1 (fr) * 1976-03-15 1977-10-14 Ibm Procede de detection de defauts electriquement actifs dans un substrat de silicium de type n
JPS6325943A (ja) * 1986-07-17 1988-02-03 Sharp Corp 炭化珪素結晶の欠陥観察法
JPH05198650A (ja) * 1992-01-21 1993-08-06 Toshiba Corp GaPウエハの結晶欠陥検査方法
JP2004335955A (ja) * 2003-05-12 2004-11-25 Sumitomo Mitsubishi Silicon Corp シリコン基板のCu濃度検出方法

Also Published As

Publication number Publication date
JP2008042133A (ja) 2008-02-21

Similar Documents

Publication Publication Date Title
US8502337B2 (en) Schottky barrier diode and method for manufacturing Schottky barrier diode
US8310028B2 (en) Semiconductor device with crystal defect and manufacturing method thereof
JP2011060939A (ja) 半導体装置の製造方法
JP5434111B2 (ja) 自立基板の製造方法
JP4916249B2 (ja) 半導体基板の検査方法
JPWO2018029786A1 (ja) 半導体装置およびその製造方法
CN107251230A (zh) 用于制造宽带隙结势垒肖特基二极管的方法
US8153457B1 (en) Method for forming light emitting device
US11333700B2 (en) Inspection apparatus of semiconductor device and method for inspecting semiconductor device
US20070170934A1 (en) Method and Apparatus for Nondestructive Evaluation of Semiconductor Wafers
CN210607268U (zh) 一种芯片结构
Sohn et al. Formation of nonalloyed low resistance Ni/Au ohmic contacts to p-type GaN using Au nanodots
JP2013118213A (ja) 炭化珪素半導体装置及びその製造方法
JP5696767B2 (ja) 自立基板、およびその製造方法
JP2009200382A (ja) 半導体発光素子の製造方法
KR20120017317A (ko) 전기화학적 반응을 이용한 반도체 식각면 상의 식각 부산물 검출 장치 및 검출 방법
JP2006098362A (ja) 絶縁性薄膜の欠陥検出方法
JP4501450B2 (ja) シリコンウェーハの評価方法
JP2012182261A (ja) 窒化物半導体基板の評価方法と窒化物半導体基板
US9825134B2 (en) Layered semiconductor having base layer including GaN substrate
Horikiri et al. Mechanism of initial failures in breakdown voltage of GaN-on-GaN power switching pn diodes
JP2007324194A (ja) Soiウエーハの評価方法
KR101317106B1 (ko) 오믹 컨택 제조방법 및 이에 의하여 제조된 오믹 컨택
JP2018029095A (ja) 発光素子の特性評価方法及び発光素子の特性評価装置
JP5339377B2 (ja) センサ及びセンサの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4916249

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees