JP4913674B2 - Nitride semiconductor structure and manufacturing method thereof - Google Patents
Nitride semiconductor structure and manufacturing method thereof Download PDFInfo
- Publication number
- JP4913674B2 JP4913674B2 JP2007151792A JP2007151792A JP4913674B2 JP 4913674 B2 JP4913674 B2 JP 4913674B2 JP 2007151792 A JP2007151792 A JP 2007151792A JP 2007151792 A JP2007151792 A JP 2007151792A JP 4913674 B2 JP4913674 B2 JP 4913674B2
- Authority
- JP
- Japan
- Prior art keywords
- plane
- groove
- nitride semiconductor
- gan
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は窒化物半導体構造及びその製造方法に関し、詳しくはSi基材上に窒化物半導体膜を結晶成長させてなる窒化物半導体構造及びその製造方法に関する。 The present invention relates to a nitride semiconductor structure and a manufacturing method thereof, and more particularly to a nitride semiconductor structure formed by crystal growth of a nitride semiconductor film on a Si substrate and a manufacturing method thereof.
近年、青色発光ダイオード(青色LED)や青色レーザダイオード(青色LD)等、青色域の発光デバイスの形成材料として窒化物半導体が用いられている。 In recent years, a nitride semiconductor has been used as a material for forming a light emitting device in a blue region such as a blue light emitting diode (blue LED) or a blue laser diode (blue LD).
窒化物半導体、例えばGaNの任意の面を得るために、GaNのバルク単結晶から切り出すことが理想的ではあるが、バルク成長技術自体が確立されておらず、現状では困難である。このため、有機金属気相成長法(MOVPE)、ハイドライド気相成長法(HVPE)や分子線エピタキシャル成長法(MBE)を用いて、サファイア基板やSiC基板等の異種基板上に窒化物半導体を結晶成長させることが行われている。なお、半導体結晶の成長は、成長させる半導体と同種の基板に対して行うのが一般的であるが、窒化物半導体と同種の基板を作成することは現状では困難である。このため、窒化物半導体の結晶成長には、サファイア基板やSiC基板等の異種基板が一般に用いられている。 In order to obtain an arbitrary surface of a nitride semiconductor, for example, GaN, it is ideal to cut out from a bulk single crystal of GaN, but the bulk growth technique itself has not been established and is difficult at present. For this reason, crystal growth of nitride semiconductors on heterogeneous substrates such as sapphire substrates and SiC substrates using metalorganic vapor phase epitaxy (MOVPE), hydride vapor phase epitaxy (HVPE) and molecular beam epitaxy (MBE) Has been done. The semiconductor crystal is generally grown on the same type of substrate as the semiconductor to be grown, but it is difficult to produce a substrate of the same type as the nitride semiconductor at present. For this reason, heterogeneous substrates such as sapphire substrates and SiC substrates are generally used for crystal growth of nitride semiconductors.
ところが、異種基板上に例えばGaNをヘテロ成長させて得られたGaNヘテロ構造においては、基板とGaNとで格子定数が大きく異なることに起因してピエゾ電界が発生する。このため、GaNヘテロ構造をもつ発光デバイスにおいては、この格子不整合に基づくピエゾ電界により、高組成In領域において電子と正孔とが大きく空間的に分離して、発光効率が低下するという問題がある。 However, in a GaN heterostructure obtained, for example, by hetero-growth GaN on a heterogeneous substrate, a piezoelectric field is generated due to a large difference in lattice constant between the substrate and GaN. For this reason, in a light-emitting device having a GaN heterostructure, the piezoelectric electric field based on this lattice mismatch causes a problem that electrons and holes are largely spatially separated in the high composition In region, resulting in a decrease in luminous efficiency. is there.
ここに、GaNのような六方晶結晶におけるピエゾ電界は、C軸[0001]方向で最大となる。このため、GaNと基板とのヘテロ界面をC軸からずらして、極性方向とは異なる結晶面をもつGaNを作製すれば、ピエゾ電界を低減させることができる。これまでに、C軸と平行な(1−100)面や(11−20)面などの無極性面をもつGaNの結晶成長や、あるいは(1−101)面や(11−22)面などの半極性面をもつGaNの結晶成長が試みられている。(1−100)面や(11−20)面などの無極性面をもつGaNであれば、ピエゾ電界の発生を無くすことができ、また、(1−101)面や(11−22)面などの半極性面をもつGaNであってもピエゾ電界を大きく低減させることができる。なお、(11−22)面は、(1−101)面と比べて、ピエゾ電界を低減させる効果が大きいものである。 Here, the piezo electric field in a hexagonal crystal such as GaN is maximum in the C-axis [0001] direction. For this reason, if the hetero interface between GaN and the substrate is shifted from the C axis to produce GaN having a crystal plane different from the polar direction, the piezoelectric field can be reduced. Until now, crystal growth of GaN having nonpolar planes such as (1-100) plane and (11-20) plane parallel to the C axis, or (1-101) plane, (11-22) plane, etc. Attempts have been made to grow GaN crystals having a semipolar plane. If GaN has a nonpolar surface such as the (1-100) surface or the (11-20) surface, the generation of the piezoelectric field can be eliminated, and the (1-101) surface or the (11-22) surface can be eliminated. Even in the case of GaN having a semipolar surface such as the piezoelectric field, the piezoelectric field can be greatly reduced. Note that the (11-22) plane has a greater effect of reducing the piezoelectric field than the (1-101) plane.
しかし、GaNは、温度や圧力等の成長条件によって形成されるファセット面が変化し、安定面でない(1−100)面や(11−20)面などの無極性面をフラット面として形成することが困難である。一方、(1−101)面や(11−22)面などの半極性面は、安定面である(0001)面に次ぐ準安定面として、比較的フラット面として形成され易い。 However, in GaN, the facet surface formed varies depending on growth conditions such as temperature and pressure, and nonpolar surfaces such as (1-100) surface and (11-20) surface that are not stable surfaces are formed as flat surfaces. Is difficult. On the other hand, semipolar surfaces such as the (1-101) plane and the (11-22) plane are relatively easy to form as a flat surface as a metastable surface next to the stable (0001) plane.
ここに、GaN結晶はSi(n11)面にC軸配向して成長する。このため、特定のファセット面にGaNを結晶成長させれば、GaNの成長軸を傾けることができる。例えば、Si基板において(311)面は(111)面に対して約58.5°傾斜している。一方、GaNにおける(0001)面と(11−22)面との角度差は58.4°である。このため、(311)Si基板の(111)面にGaNを結晶成長させれば、(11−22)面を主面として有するGaN結晶を直接得ることが可能となる。 Here, the GaN crystal grows with C-axis orientation on the Si (n11) plane. For this reason, if GaN is crystal-grown on a specific facet surface, the growth axis of GaN can be tilted. For example, in the Si substrate, the (311) plane is inclined about 58.5 ° with respect to the (111) plane. On the other hand, the angle difference between the (0001) plane and the (11-22) plane in GaN is 58.4 °. Therefore, if GaN is crystal-grown on the (111) plane of the (311) Si substrate, a GaN crystal having the (11-22) plane as the main surface can be obtained directly.
そこで、特定のファセット面が形成されるように基板を加工し、その加工基板のファセット面に特定の半極性面をもつGaN結晶を選択成長させることが試みられている。 Therefore, an attempt has been made to process a substrate so that a specific facet surface is formed, and selectively grow a GaN crystal having a specific semipolar surface on the facet surface of the processed substrate.
例えば、半極性面としての(1−101)面を主面として有するGaNを結晶成長させる方法として、7°オフの(001)Si基板を加工して(111)面を形成し、この(111面)にGaN結晶を選択成長させる技術が知られている(例えば、非特許文献1参照)。 For example, as a method for crystal growth of GaN having a (1-101) plane as a semipolar plane as a main plane, a (001) Si substrate of 7 ° off is processed to form a (111) plane, and this (111) A technique for selectively growing a GaN crystal on the surface) is known (for example, see Non-Patent Document 1).
この技術では、図5に示されるように、7°オフの(001)Si基板80上にSiO2膜81をスパッタリングにより堆積した後に、フォトリソグラフィーによりSi基板80の<−110>方向に沿うストライプパターンを形成する。そして、水酸化カリウム(KOH)溶液により基板表面を異方性エッチングすることで、<−110>方向に沿って延び、(111)面82a及び(−1−11)面82bの両側面を有する溝82を基板表面に形成する。次いで、(−1−11)面82bのみにSiO2膜83をスパッタリングにより形成する。こうして得られた加工基板に対してMOVPEを施し、(111)面82aにGaNを結晶成長させて、(1−101)面84aを主面として有するGaN膜84を得る。
In this technique, as shown in FIG. 5, after a SiO 2 film 81 is deposited on a (001)
ここに、(−1−11)面82bをSiO2膜83でマスキングするのは、溝82の両側面の(111)面82a及び(−1−11)面82bがいずれも、六方晶GaNが結晶成長し易い(n11)面だからである。すなわち、(−1−11)面82bに成長するGaN結晶と、(111)面82aに成長するGaN結晶とが干渉することによって、(111)面82aに結晶成長して得られるGaN膜84の結晶品質が低下することを防止すべく、(−1−11)面82bにGaN結晶を成長させないようにするためである。なお、溝82の底面82cは(001)面であり、六方晶GaNが結晶成長し易い(n11)面ではないため、SiO2膜83でマスキングしていない。
Here, the (−1-11)
また、半極性面としての(11−22)面を主面として有するGaNを結晶成長させる方法として、(311)Si基板を加工して(1−11)面を形成し、この(1−11)面にGaNを選択成長させる技術が知られている(例えば、非特許文献2参照)。 Further, as a method for crystal growth of GaN having a (11-22) plane as a semipolar plane as a main surface, (311) a Si substrate is processed to form a (1-11) plane, and this (1-11) ) A technique for selectively growing GaN on the surface is known (see, for example, Non-Patent Document 2).
この技術では、図6に示されるように、(311)Si基板90上にSiO2膜91をスパッタリングにより堆積した後に、フォトリソグラフィーによりSi基板90の<1−1−1>方向に沿うストライプパターンを形成する。なお、非特許文献2には(113)Si基板と記載されているが、(113)Si基板と(311)Si基板とは表現の仕方が異なるだけで同じものである。そして、水酸化カリウム(KOH)溶液により基板表面を異方性エッチングすることで、<1−1−1>方向に沿って延び、(1−11)面92a及び(−11−1)面92bの両側面と底面92cとを有する溝92を基板表面に形成する。次いで、底面92cにSiO2膜93をスパッタリングにより形成する。こうして得られた加工基板に対してMOVPEを施し、(1−11)面92aにGaNを結晶成長させて、(11−22)面94aを主面として有するGaN膜94を得る。
In this technique, as shown in FIG. 6, after a (311) SiO 2
ここに、底面92cをSiO2膜93でマスキングするのは、この底面92cが、六方晶GaNが結晶成長し易い(n11)面たる(311)面だからである。すなわち、底面92cに成長するGaN結晶と、(1−11)面92aに成長するGaN結晶とが干渉することによって、(1−11)面92aに結晶成長して得られるGaN膜94の結晶品質が低下することを防止すべく、底面92cにGaN結晶を成長させないようにするためである。
Here, the
一方、(−11−1)面92bも六方晶GaNが結晶成長し易い(n11)面である。このため、GaN膜94の結晶品質の低下を防止する観点からは、この(−11−1)面92bにもSiO2膜93をマスキングするのが望ましい。しかし、この(−11−1)面92bは斜め下向きの側面であるため、スパッタリングにより(−11−1)面92bにSiO2膜93を形成することは極めて困難である。このため、下向き側面たる(−11−1)面92bはSiO2膜93でマスキングしていない。
しかしながら、加工基板を用いてGaNを選択成長させる前記非特許文献1及び2に記載の従来技術では、特定のファセット面のみにGaN結晶を選択成長させることでファセット面に形成されるGaN膜の結晶品質の低下を防止すべく、特定のファセット面以外の面をスパッタリングによりマスキングしなければならない。このため、マスキングのためのスパッタリング工程が増えるという問題があった。 However, in the conventional techniques described in Non-Patent Documents 1 and 2 in which GaN is selectively grown using a processed substrate, a GaN film crystal formed on a facet surface by selectively growing a GaN crystal only on a specific facet surface. In order to prevent deterioration in quality, surfaces other than a specific facet surface must be masked by sputtering. For this reason, there existed a problem that the sputtering process for masking increased.
また、(311)Si基板90を加工して形成した(1−11)面92aに、(11−22)面を有するGaN結晶を選択成長させる前記非特許文献2に記載の従来技術では、溝92の(1−11)面92a及び(−11−1)面92bの両側面と底面((311)面)92cの全溝内面が、六方晶GaNが結晶成長し易い(n11)面となる。しかし、これらの溝内面のうち(−11−1)面92bは、斜め下向きの側面である。このため、この斜め下向きの(−11−1)面92bには、スパッタリングによりマスキングすることが極めて困難である。したがって、この(−11−1)面92bにもGaN結晶95が成長してしまい、このGaN結晶95が、(1−11)面92aに形成されたGaN膜94と干渉することで、GaN膜94の結晶品質が低下するという問題があった。
In the prior art described in Non-Patent Document 2, in which a GaN crystal having a (11-22) plane is selectively grown on a (1-11)
本発明は上記実情に鑑みてなされたものであり、ピエゾ電界の発生を低減させるのに有利な半極性窒化物半導体を加工基材に選択成長させる際に、マスキング技術を利用することなく特定のファセット面に結晶を選択成長させ、しかもその選択成長により形成された半極性窒化物半導体の結晶品質を高めることを解決すべき技術課題とするものである。 The present invention has been made in view of the above circumstances, and when a semipolar nitride semiconductor advantageous for reducing the generation of a piezoelectric field is selectively grown on a processing substrate, a specific technique is not used without using a masking technique. It is a technical problem to be solved to selectively grow crystals on the facet surface and to improve the crystal quality of the semipolar nitride semiconductor formed by the selective growth.
本発明者は、半極性窒化物半導体を加工基材に選択成長させる技術において、ピエゾ電界を低減させる効果が大きい、(11−22)面をもつ半極性GaNについて鋭意研究した。そして、(11−22)面をもつGaN結晶の選択成長に適する(311)Si基材をKOHにより異方性エッチングすれば、互いに平行に延びて対向する斜め上向き及び下向きの側面たる(1−11)面及び(−11−1)面を有する溝が形成されることに着目した。そして、この溝の幅d及び深さhを調整することで、斜め上向きの(1−11)面に窒化物半導体を優先的に結晶成長させうることを突き止め、本発明を完成した。 The present inventor has intensively studied semipolar GaN having a (11-22) plane, which has a large effect of reducing the piezoelectric field, in the technique of selectively growing a semipolar nitride semiconductor on a processed substrate. Then, if a (311) Si base material suitable for selective growth of a GaN crystal having a (11-22) plane is anisotropically etched with KOH, it is an obliquely upward and downward side surface extending in parallel and facing each other (1- 11) It was noted that a groove having a plane and a (-11-1) plane was formed. Then, by adjusting the width d and depth h of the groove, it was found that a nitride semiconductor could be preferentially grown on the obliquely upward (1-11) plane, and the present invention was completed.
なお、7°オフ(001)Si基板に対して(1−101)面をもつGaN結晶を選択成長させる技術では、溝の両側面が共に斜め上を向き、溝の幅が開口部に向かって徐々に広くなっている。このため、結晶成長時に原料が両側面に均等に供給されてしまい、一方の側面に窒化物半導体を優先的に結晶成長させることはできなかった。 In the technique of selectively growing a GaN crystal having a (1-101) plane with respect to a 7 ° off (001) Si substrate, both side surfaces of the groove face obliquely upward and the width of the groove faces the opening. It is getting wider gradually. For this reason, the raw material is evenly supplied to both side surfaces during crystal growth, and the nitride semiconductor cannot be preferentially grown on one side surface.
すなわち、上記課題を解決する本発明の窒化物半導体構造の製造方法は、(311)Si基材の(311)面に、互いに平行に延びて対向する斜め上向き及び斜め下向きの側面たる(1−11)面及び(−11−1)面を有し、かつ該(311)Si基材の<1−1−2>方向に沿って延びる複数の溝を形成する基材加工工程と、前記溝が形成された前記(311)基材の前記(311)面に窒化物半導体を結晶成長させて、(11−22)面を主面とする窒化物半導体膜を形成する結晶成長工程と、を備え、前記溝の幅dを20μm以下にし、かつ該溝の深さhを0.2μm以上にするとともに、該溝の幅d及び深さhの関係を1≦h/dに調整することにより、溝内面のうち前記(1−11)面に前記窒化物半導体を優先的に結晶成長させることを特徴とするものである。 That is, the method for manufacturing a nitride semiconductor structure of the present invention that solves the above-described problems is (311) a side surface of diagonally upward and diagonally downward facing the (311) surface of the Si substrate and extending parallel to each other and facing each other (1- 11) a substrate processing step for forming a plurality of grooves having a surface and a (-11-1) surface and extending along the <1-1-2> direction of the (311) Si substrate; A crystal growth step of growing a nitride semiconductor on the (311) plane of the (311) base material formed with a nitride semiconductor film having a (11-22) plane as a main surface; The groove width d is set to 20 μm or less, the groove depth h is set to 0.2 μm or more, and the relationship between the groove width d and the depth h is adjusted to 1 ≦ h / d. The nitride semiconductor is preferentially grown on the (1-11) surface of the groove inner surface. It is characterized by that.
本発明の窒化物半導体構造の製造方法では、基材加工工程で、互いに平行に延びて対向する斜め上向き及び斜め下向きの側面たる(1−11)面及び(−11−1)面を有し、かつ、特定の幅d及び特定の深さhを有する溝を形成する。そして、結晶成長工程で、このような溝に対して窒化物半導体を結晶成長させることで、溝内面のうち斜め上向きの(1−11)面に窒化物半導体を優先的に結晶成長させることができる。このため、斜め下向きの(−11−1)面及び底面に窒化物半導体が結晶成長することによる悪影響を受けない程度に、斜め上向きの(1−11)面への結晶成長を優先させることにより、結晶品質の高い窒化物半導体膜を得ることが可能となる。 In the method for manufacturing a nitride semiconductor structure according to the present invention, in the base material processing step, the (1-11) plane and the (-11-1) plane, which are diagonally upward and diagonally downward side surfaces that extend parallel to each other and face each other, are provided. And a groove having a specific width d and a specific depth h. In the crystal growth step, the nitride semiconductor is grown on such a groove, so that the nitride semiconductor can be preferentially grown on the (1-11) plane obliquely upward of the groove inner surface. it can. For this reason, by giving priority to crystal growth on the obliquely upward (1-11) plane to such an extent that it is not adversely affected by the crystal growth of the nitride semiconductor on the obliquely downward (-11-1) plane and bottom surface. Thus, it is possible to obtain a nitride semiconductor film with high crystal quality.
また、本発明の窒化物半導体構造の製造方法では、特定のファセット面への窒化物半導体の選択成長のために、マスキング技術を利用していないので、工程数を削減することができる。 Further, in the method for manufacturing a nitride semiconductor structure according to the present invention, the masking technique is not used for the selective growth of the nitride semiconductor on a specific facet surface, so that the number of steps can be reduced.
したがって、本発明の窒化物半導体構造の製造方法によれば、結晶品質の高い(11−22)面を主面とする窒化物半導体膜を簡単な工程で得ることができる。 Therefore, according to the method for manufacturing a nitride semiconductor structure of the present invention, a nitride semiconductor film having a (11-22) plane having a high crystal quality as a main surface can be obtained by a simple process.
前記基材加工工程では、前記溝の幅d及び深さhの関係を3/2≦h/dに調整することが好ましい。このように溝の幅d及び深さhの関係を3/2≦h/dに調整すれことにより、斜め上向きの(1−11)面への結晶成長をより確実に優先させることができ、結晶品質のより高い窒化物半導体膜を得ることが可能となる。このとき、溝の幅dを5μm以下にすることが好ましい。溝の幅dを5μm以下にし、かつ溝の幅d及び深さhの関係を3/2≦h/dに調整することにより、底面に結晶成長することを確実に阻止して、斜め上向きの(1−11)面にのみ結晶成長させることができ、完全な選択性を得ることが可能となる。 In the base material processing step, the relationship between the width d and the depth h of the groove is preferably adjusted to 3/2 ≦ h / d. Thus, by adjusting the relationship between the width d and the depth h of the groove to 3/2 ≦ h / d, it is possible to more reliably give priority to crystal growth on the obliquely upward (1-11) plane, A nitride semiconductor film with higher crystal quality can be obtained. At this time, the groove width d is preferably 5 μm or less. By making the groove width d 5 μm or less and adjusting the relationship between the groove width d and the depth h to 3/2 ≦ h / d, it is possible to reliably prevent crystal growth on the bottom surface and Crystals can be grown only on the (1-11) plane, and complete selectivity can be obtained.
前記結晶成長工程では、前記溝内面のうち前記(1−11)面のみに前記窒化物半導体を結晶成長させることが好ましい。(1−11)面のみに窒化物半導体を結晶成長させることにより、(−11−1)面や底面に結晶成長することによる悪影響を全く受けない、極めて結晶品質が高い窒化物半導体膜を得ることが可能となる。 In the crystal growth step, it is preferable that the nitride semiconductor is grown only on the (1-11) plane of the inner surface of the groove. By growing a nitride semiconductor only on the (1-11) plane, a nitride semiconductor film having an extremely high crystal quality that is not adversely affected by crystal growth on the (-11-1) plane or the bottom is obtained. It becomes possible.
本発明の窒化物半導体構造は、(311)面に<1−1−2>方向に沿って延びる複数の溝であって、該溝の幅dを20μm以下、該溝の深さhを0.2μm以上、及び、該溝の幅dに対する該溝の深さhの比(h/d)を1≦h/dとする該溝を有する(311)Si基材と、前記(311)Si基材の前記(311)面に形成された(11−22)面を主面とする窒化物半導体膜と、を備え、前記溝は、互いに平行に延びて対向する斜め上向き及び斜め下向きの側面たる(1−11)面及び(−11−1)面を有し、前記窒化物半導体膜は、溝内面のうち前記(1−11)面のみに窒化物半導体が結晶成長することで形成されていることを特徴とするものである。 The nitride semiconductor structure of the present invention is a plurality of grooves extending along the <1-1-2> direction on the (311) plane, the width d of the grooves being 20 μm or less, and the depth h of the grooves being 0. (311) Si substrate having 2 μm or more and the groove having a ratio (h / d) of the depth h of the groove to the width d of the groove of 1 ≦ h / d, and the (311) Si A nitride semiconductor film having a (11-22) plane as a main surface formed on the (311) plane of the substrate, and the grooves extend in parallel with each other and face diagonally upward and diagonally downward The nitride semiconductor film has a (1-11) plane and a (-11-1) plane, and the nitride semiconductor film is formed by crystal growth of the nitride semiconductor only on the (1-11) plane of the groove inner surface. It is characterized by that.
本発明の窒化物半導体構造では、斜め上向きの(1−11)面のみに窒化物半導体が結晶成長することで、(11−22)面を主面とする窒化物半導体膜が形成されている。このため、この窒化物半導体膜は、斜め下向きの(−11−1)面及び底面に窒化物半導体が結晶成長することによる悪影響を全く受けない、極めて高品質なものとなる。 In the nitride semiconductor structure of the present invention, the nitride semiconductor crystal grows only on the obliquely upward (1-11) plane, so that a nitride semiconductor film having the (11-22) plane as the main surface is formed. . For this reason, this nitride semiconductor film has extremely high quality without any adverse effects caused by crystal growth of the nitride semiconductor on the obliquely downward (-11-1) plane and bottom surface.
したがって、本発明の窒化物半導体構造を発光デバイスに適用すれば、ピエゾ電界の発生や結晶欠陥に基づく発光効率の低下を抑えることができる。 Therefore, when the nitride semiconductor structure of the present invention is applied to a light emitting device, it is possible to suppress the generation of a piezoelectric field and a decrease in light emission efficiency due to crystal defects.
以下、本発明の実施形態について説明する。 Hereinafter, embodiments of the present invention will be described.
本実施形態に係る窒化物半導体構造の製造方法は、基材加工工程と、結晶成長工程とを備えている。 The method for manufacturing a nitride semiconductor structure according to this embodiment includes a base material processing step and a crystal growth step.
基材加工工程では、(311)Si基材の(311)面に、(311)Si基材の<1−1−2>方向に沿って延びる複数の溝を形成する。 In the substrate processing step, a plurality of grooves extending along the <1-1-2> direction of the (311) Si substrate are formed on the (311) plane of the (311) Si substrate.
(311)Si基材の形状や大きさは特に限定されず、適宜設定可能である。 (311) The shape and size of the Si substrate are not particularly limited and can be set as appropriate.
(311)Si基材への溝の形成方法は特に限定されず、溶液中での化学反応を利用するウェットエッチング、反応性イオンエッチング(RIE)等のイオンビームを利用するドライエッチングの他、加工面において所定の平坦性を確保できるなら機械的加工を利用してもよい。ウェットエッチングとして、KOH、NaOH、CsOH、NH4OH、ヒドラジン、KOH、TMAHやEDP等を利用可能だが、コスト面や毒性の観点から、KOHを利用することが好ましい。 (311) The method of forming the groove on the Si substrate is not particularly limited, and processing other than wet etching using a chemical reaction in a solution, dry etching using an ion beam such as reactive ion etching (RIE), and the like. Mechanical processing may be used if a predetermined flatness can be ensured on the surface. As wet etching, KOH, NaOH, CsOH, NH 4 OH, hydrazine, KOH, TMAH, EDP and the like can be used, but KOH is preferably used from the viewpoint of cost and toxicity.
例えば、ウェットエッチングにより溝を形成する場合は、まず、(311)Si基材の(311)面にSiO2膜等よりなるマスクをスパッタリング等により形成する。なお、マスクの種類及び形成方法は特に限定されない。そして、フォトリソグラフィーにより、開口部が<1−1−2>方向に沿って延びる周期的ストライプパターンを形成する。次いで、この周期的ストライプパターンが形成された(311)Si基材をKOH溶液等に浸漬して、所定条件で異方性エッチングを行う。これにより、所定の幅d及び所定の深さhを有する複数の溝を形成する。 For example, when a groove is formed by wet etching, first, a mask made of a SiO 2 film or the like is formed on the (311) surface of the (311) Si substrate by sputtering or the like. Note that the type and formation method of the mask are not particularly limited. Then, a periodic stripe pattern in which the opening extends along the <1-1-2> direction is formed by photolithography. Next, the (311) Si substrate on which the periodic stripe pattern is formed is immersed in a KOH solution or the like, and anisotropic etching is performed under predetermined conditions. As a result, a plurality of grooves having a predetermined width d and a predetermined depth h are formed.
こうして形成された溝は、互いに平行に延びて対向する斜め上向き及び斜め下向きの側面たる(1−11)面及び(−11−1)面と、底面とを有するものとなる。 The groove formed in this way has a (1-11) plane and a (-11-1) plane, which are diagonally upward and diagonally downward side faces extending in parallel with each other, and a bottom surface.
このような溝形成においては、周期的ストライプパターンの開口幅を変えることで溝の幅dを調整することができ、また、エッチング条件(KOH溶液の濃度及び温度並びにKOH溶液への浸漬時間)を変えることで、溝の深さhを調整することができる。 In such groove formation, the groove width d can be adjusted by changing the opening width of the periodic stripe pattern, and the etching conditions (concentration and temperature of the KOH solution and immersion time in the KOH solution) can be adjusted. By changing, the depth h of the groove can be adjusted.
本実施形態に係る窒化物半導体構造の製造方法では、溝の幅dを20μm以下にし、かつ溝の深さhを0.2μm以上にする。 In the method for manufacturing a nitride semiconductor structure according to this embodiment, the groove width d is set to 20 μm or less, and the groove depth h is set to 0.2 μm or more.
溝の幅dが20μmを超えると、溝の幅d及び深さhの関係を如何に調整しても、溝内面のうち(1−11)面に窒化物半導体を優先的に結晶成長させることができなくなる。これは、結晶成長工程において気相中で原料は20μm程度以下しか動くことができないところ、溝の幅dが20μmを超えると、斜め下向きの(−11−1)面にも斜め上向きの(1−11)面と同様に原料が供給されてしまうからである。また、溝の幅dが20μmを超えると、斜め上向きの(1−11)面に成長する結晶を溝の幅方向全体に成長させること自体も困難になる。 When the groove width d exceeds 20 μm, the nitride semiconductor is preferentially crystal-grown on the (1-11) surface of the groove inner surface, no matter how the relationship between the groove width d and the depth h is adjusted. Can not be. This is because the raw material can move only about 20 μm or less in the vapor phase in the crystal growth step, but when the groove width d exceeds 20 μm, the diagonally downward (-11-1) plane is also inclined upward (1 This is because the raw material is supplied in the same manner as in the -11) plane. Further, when the groove width d exceeds 20 μm, it becomes difficult to grow the crystal growing on the obliquely upward (1-11) plane in the entire width direction of the groove.
ここに、溝の幅dの下限は、形成可能な範囲で適宜設定可能である。基板加工工程において、フォトリソグラフィーにより所定のストライプパターンを形成する場合は、その技術的観点より、数百nm程度とすることができる。 Here, the lower limit of the width d of the groove can be set as appropriate within a formable range. In the substrate processing step, when a predetermined stripe pattern is formed by photolithography, it can be set to about several hundred nm from the technical viewpoint.
溝の深さhが0.2μm未満になると、溝の幅d及び深さhの関係を如何に調整しても、溝内面のうち(1−11)面に窒化物半導体を優先的に結晶成長させることができなくなる。これは、結晶成長工程において底面に多くの原料が供給されるところ、底面に供給された原料が面内で拡散して両側面に均等に供給されるためと考えられる。また、基板加工工程において、ウェットエッチングを利用した異方性エッチングにより溝を形成する場合、溝の深さhが0.2μm未満になると、斜め上向きの側面たる(1−11)面と底面との境界部が角丸となって、所定の角度で傾斜した斜め上向きの側面(1−11)面を確実に形成することが困難となる。したがって、ウェットエッチングを利用した異方性エッチングにより溝を形成する場合、所定の角度で傾斜した斜め上向きの側面(1−11)面を確実に形成する観点からは、溝の深さhを0.3μm以上とすることが好ましく、0.5μm以上とすることがより好ましい。 When the groove depth h is less than 0.2 μm, the nitride semiconductor is preferentially crystallized on the (1-11) surface of the groove inner surface, no matter how the relationship between the groove width d and the depth h is adjusted. Can no longer grow. This is presumably because a large amount of raw material is supplied to the bottom surface in the crystal growth step, but the raw material supplied to the bottom surface diffuses in the plane and is evenly supplied to both side surfaces. Further, in the substrate processing step, when the groove is formed by anisotropic etching using wet etching, when the depth h of the groove is less than 0.2 μm, the (1-11) surface and the bottom surface which are obliquely upward side surfaces It becomes difficult to reliably form a diagonally upward side surface (1-11) inclined at a predetermined angle. Therefore, when the groove is formed by anisotropic etching using wet etching, the depth h of the groove is set to 0 from the viewpoint of reliably forming the obliquely upward side surface (1-11) inclined at a predetermined angle. It is preferably 3 μm or more, and more preferably 0.5 μm or more.
ここに、溝の幅dに対して溝の深さhが所定以上となる関係(溝の幅dに対する溝の深さhが、溝の底面に結晶成長することを確実に阻止することができるような関係)であれば、それ以上溝を深くしても意味がない。また、基板加工工程において、ウェットエッチングを利用した異方性エッチングにより溝を形成する場合、溝の深さを深くしすぎると、隣り合う溝の隔壁Si部が削られて極端に薄くなってしまう。したがって、溝の深さhの上限は、溝の底面に結晶成長することを確実に阻止することができ、かつ、隔壁Si部の厚さを所定以上に確保することができる程度に、適宜設定することができる。 Here, the relationship that the groove depth h is greater than or equal to a predetermined width with respect to the groove width d (the groove depth h with respect to the groove width d can reliably prevent crystal growth on the bottom surface of the groove. If it is such a relationship, it is meaningless to deepen the groove further. In addition, when forming a groove by anisotropic etching using wet etching in the substrate processing step, if the depth of the groove is excessively deep, the partition Si portion of the adjacent groove is scraped and becomes extremely thin. . Therefore, the upper limit of the depth h of the groove is appropriately set to such an extent that crystal growth on the bottom surface of the groove can be surely prevented and the thickness of the partition Si portion can be secured to a predetermined value or more. can do.
また、本実施形態に係る窒化物半導体構造の製造方法では、結晶成長工程で溝内面のうち(1−11)面に窒化物半導体を優先的に結晶成長させうるように、溝の幅d及び深さhの関係を1≦h/dに調整する。h/dが1より小さくなると(深さhの値が幅dの値よりも小さくなると)、底面にも原料が供給されてしまい、溝内面のうち(1−11)面に窒化物半導体を優先的に結晶成長させることができなくなる。 Further, in the method for manufacturing a nitride semiconductor structure according to the present embodiment, the groove width d and the groove semiconductor so that the nitride semiconductor can be preferentially grown on the (1-11) plane of the groove inner surface in the crystal growth step. The relationship of depth h is adjusted to 1 ≦ h / d. When h / d is smaller than 1 (the value of depth h is smaller than the value of width d), the raw material is also supplied to the bottom surface, and a nitride semiconductor is formed on the (1-11) surface of the groove inner surface. It becomes impossible to grow crystals preferentially.
溝内面のうち(1−11)面に窒化物半導体をより優先的に結晶成長させる観点より、溝の幅d及び深さhの関係を3/2≦h/dに調整することが好ましい。すなわち、溝の幅dに対して深さhを相対的により深くすることにより、(1−11)面に窒化物半導体をより優先的に結晶成長させることができ、好ましい。 From the viewpoint of preferentially growing a nitride semiconductor on the (1-11) plane of the groove inner surface, it is preferable to adjust the relationship between the width d and the depth h of the groove to 3/2 ≦ h / d. That is, by making the depth h relatively deeper than the groove width d, the nitride semiconductor can be preferentially grown on the (1-11) plane, which is preferable.
また、溝内面のうち(1−11)面に窒化物半導体をより優先的に結晶成長させる観点より、溝の幅dを5μm以下にすることが好ましく、3μm以下にすることがより好ましく、1μm以下にすることが特に好ましい。同様の観点より、溝の深さhを1μm以上にすることが好ましく、2μm以上にすることがより好ましい。 Further, from the viewpoint of preferentially growing a nitride semiconductor on the (1-11) plane of the inner surface of the groove, the groove width d is preferably 5 μm or less, more preferably 3 μm or less, and 1 μm. The following is particularly preferable. From the same viewpoint, the depth h of the groove is preferably 1 μm or more, and more preferably 2 μm or more.
さらに、本実施形態に係る窒化物半導体構造の製造方法では、溝の幅d及び深さhの関係を3/2≦h/dに調整し、かつ、溝の幅dを5μm以下にすることが好ましい。こうすることで、結晶成長工程で、溝内面のうち(1−11)面のみに窒化物半導体を結晶成長させることができる。 Furthermore, in the method for manufacturing a nitride semiconductor structure according to the present embodiment, the relationship between the groove width d and the depth h is adjusted to 3/2 ≦ h / d, and the groove width d is set to 5 μm or less. Is preferred. By doing so, the nitride semiconductor can be crystal-grown only on the (1-11) plane of the groove inner surface in the crystal growth step.
本実施形態に係る窒化物半導体構造の製造方法では、(1−11)面に対する結晶成長の選択性をより向上させる観点より、基材加工工程を実施した後に、必要に応じて、熱酸化工程と、RIE処理工程とを実施してから、結晶成長工程を実施してもよい。 In the method for manufacturing a nitride semiconductor structure according to the present embodiment, from the viewpoint of further improving the selectivity of crystal growth with respect to the (1-11) plane, after performing the base material processing step, a thermal oxidation step is performed as necessary. Then, after performing the RIE treatment step, the crystal growth step may be performed.
熱酸化工程では、(311)Si基材を酸素含有雰囲気で加熱することにより、溝内面に熱酸化SiO2膜を形成する。このときの熱酸化の条件としては、溝内面、すなわち斜め上向き及び斜め下向きの側面たる(1−11)面及び(−11−1)面並びに底面の全体に所定の膜厚を有する熱酸化SiO2膜を形成することができるものであれば特に限定されない。例えば、使用ガス:O2又はH2O、温度:1000℃程度、酸化時間:10分〜3時間の条件で熱酸化することにより、膜厚:10〜200nmの熱酸化SiO2膜を形成することができる。 In the thermal oxidation step, (311) a Si substrate is heated in an oxygen-containing atmosphere to form a thermally oxidized SiO 2 film on the inner surface of the groove. The thermal oxidation conditions at this time include thermal oxidation SiO having a predetermined film thickness on the entire groove inner surface, that is, the (1-11) plane and (-11-1) plane, and the bottom surface, which are diagonally upward and diagonally downward side surfaces. There is no particular limitation as long as two films can be formed. For example, a thermally oxidized SiO 2 film having a film thickness of 10 to 200 nm is formed by thermal oxidation under conditions of gas used: O 2 or H 2 O, temperature: about 1000 ° C., oxidation time: 10 minutes to 3 hours. be able to.
RIE処理工程では、反応性イオンエッチングにより、(1−11)面に形成された熱酸化SiO2膜を除去する。このように(1−11)面に形成された熱酸化SiO2膜を除去してから結晶成長工程を実施することにより、(1−11)面に対する結晶成長の選択性を向上させることができる。また、(1−11)面に形成された熱酸化SiO2膜のみを除去し、底面の全体及び(−11−1)面に形成された熱酸化SiO2膜を残存させておけば、(1−11)面のみに確実に結晶成長させることができるので、(1−11)面に対する結晶成長の完全な選択性を得ることが可能となる。ただし、斜め上向き側面たる(1−11)面に形成された熱酸化SiO2膜以外に、底面に形成された熱酸化SiO2膜のうち(1−11)面に近い側の端部を部分的に除去してもよい。 In the RIE process, the thermally oxidized SiO 2 film formed on the (1-11) plane is removed by reactive ion etching. Thus, the selectivity of crystal growth with respect to the (1-11) plane can be improved by performing the crystal growth step after removing the thermally oxidized SiO 2 film formed on the (1-11) plane. . Further, if only the thermally oxidized SiO 2 film formed on the (1-11) plane is removed and the thermally oxidized SiO 2 film formed on the entire bottom surface and the (-11-1) plane is left, Since the crystal can be surely grown only on the (1-11) plane, it is possible to obtain complete selectivity of the crystal growth with respect to the (1-11) plane. However, in addition to the thermally oxidized SiO 2 film formed on the (1-11) plane which is an obliquely upward side surface, the end portion on the side close to the (1-11) plane in the thermally oxidized SiO 2 film formed on the bottom surface is partially May be removed.
RIE処理の条件としては、例えば、使用ガス:CF4、C4H8+O2+Ar、C5F8+O2+Ar、C3F6+O2+Ar、C4F8+CO、CHF3+O2又はCF4+H2、圧力:0.1〜10Pa、入射電力:10〜1000Wとすることができる。 As conditions for the RIE treatment, for example, gas used: CF 4 , C 4 H 8 + O 2 + Ar, C 5 F 8 + O 2 + Ar, C 3 F 6 + O 2 + Ar, C 4 F 8 + CO, CHF 3 + O 2 or CF 4 + H 2 , pressure: 0.1 to 10 Pa, incident power: 10 to 1000 W.
結晶成長工程では、溝が形成された(311)Si基材に窒化物半導体を結晶成長させて、(11−22)面を主面とする窒化物半導体膜を形成する。 In the crystal growth step, a nitride semiconductor crystal is grown on the (311) Si base material in which the groove is formed, thereby forming a nitride semiconductor film having the (11-22) plane as a main surface.
窒化物半導体の結晶成長の方法は特に限定されない。例えば、以下のようにして結晶成長させることができる。 The method of growing a nitride semiconductor crystal is not particularly limited. For example, the crystal can be grown as follows.
まず、必要に応じて中間層を形成する。中間層は、必ずしも必要なものではないが、例えばAlNのようにSiと結合力の強いAlを含む窒化物半導体よりなる中間層を窒化物半導体膜の下地層として形成することで、窒化物半導体膜とSi基材との結合力を高めることができる。なお、中間層は、有機金属気相成長法(MOVPE)、ハイドライド気相成長法(HVPE)や分子線エピタキシャル成長法(MBE)等により形成することができる。 First, an intermediate layer is formed as necessary. The intermediate layer is not necessarily required. For example, an intermediate layer made of a nitride semiconductor containing Al having a strong bonding force with Si, such as AlN, is formed as a base layer of the nitride semiconductor film. The bonding strength between the film and the Si substrate can be increased. The intermediate layer can be formed by metal organic vapor phase epitaxy (MOVPE), hydride vapor phase epitaxy (HVPE), molecular beam epitaxy (MBE), or the like.
次いで、窒化物半導体を結晶成長させる。この方法も特に限定されず、MOVPE、HVPEやMBE等を採用することができる。 Next, the nitride semiconductor is crystal-grown. This method is also not particularly limited, and MOVPE, HVPE, MBE, or the like can be employed.
なお、前記中間層を形成する場合は、中間層の結晶成長と、その上に形成する窒化物半導体膜の結晶成長とを連続して行うことが好ましい。 When the intermediate layer is formed, it is preferable to continuously perform crystal growth of the intermediate layer and crystal growth of the nitride semiconductor film formed thereon.
本実施形態で製造する窒化物半導体膜としては、InXAlYGaZN(X+Y+Z=1、0≦X<1、0≦Y<1、0<Z≦1)の組成とすることができ、InXAlYGaZN(X+Y+Z=1、0≦X≦0.3、0≦Y≦0.3、0.4<Z≦1)の組成を有することが好ましい。窒化物半導体膜におけるGaの含有量が多いほど、(1−11)面に対する結晶成長の選択性の点で有利となる。このため、窒化物半導体膜を形成する初期段階ではGaNを結晶成長させ、その後適宜In及び/又はAlを原料に加えて、Gaの他にIn及び/又はAlを含む窒化物半導体を結晶成長させることが好ましい。 As the nitride semiconductor film manufactured in this embodiment, In X Al Y Ga Z N (X + Y + Z = 1,0 ≦ X <1,0 ≦ Y <1,0 <Z ≦ 1) may be a composition of preferably has a composition of in X Al Y Ga Z N ( X + Y + Z = 1,0 ≦ X ≦ 0.3,0 ≦ Y ≦ 0.3,0.4 <Z ≦ 1). The greater the Ga content in the nitride semiconductor film, the more advantageous the crystal growth selectivity with respect to the (1-11) plane. For this reason, in the initial stage of forming the nitride semiconductor film, GaN is crystal-grown, and then In and / or Al is appropriately added to the raw material, and a nitride semiconductor containing In and / or Al in addition to Ga is crystal-grown. It is preferable.
本実施形態に係る結晶成長工程では、基材加工工程で特定形状の溝が形成されているので、この溝の(1−11)面に窒化物半導体を優先的に結晶成長させることができる。このため、(1−11)面に優先的に結晶成長させることで形成された窒化物半導体膜は、(−11−1)面及び底面に窒化物半導体が結晶成長することによる悪影響を受けない、結晶品質の高いものとなる。 In the crystal growth process according to the present embodiment, since a groove having a specific shape is formed in the base material processing process, a nitride semiconductor can be preferentially grown on the (1-11) plane of this groove. Therefore, the nitride semiconductor film formed by preferentially crystal growth on the (1-11) plane is not adversely affected by the crystal growth of the nitride semiconductor on the (-11-1) plane and the bottom surface. The crystal quality is high.
特に、溝内面のうち(1−11)面のみに窒化物半導体を結晶成長させることで窒化物半導体膜を形成した、本実施形態に係る窒化物半導体膜構造によれば、極めて高い結晶品質とすることができる。 In particular, according to the nitride semiconductor film structure according to the present embodiment in which a nitride semiconductor film is formed by crystal growth of a nitride semiconductor only on the (1-11) plane of the inner surface of the groove, the crystal quality is extremely high. can do.
以下、本発明の実施例について図面を参照しつつ具体的に説明する。 Embodiments of the present invention will be specifically described below with reference to the drawings.
(実施例1)
図1(e)の模式断面図に示される本実施例に係る窒化物半導体構造は、(311)Si基板10と、この(311)Si基板10上に形成された(11−22)面20aを主面とするGaN膜20と、を備えている。
Example 1
The nitride semiconductor structure according to this example shown in the schematic cross-sectional view of FIG. 1E includes a (311)
(311)Si基板10は、(311)面に<1−1−2>方向に沿って延びる複数の溝30を有している。
The (311)
この溝30は、互いに平行に延びて対向する斜め上向き及び斜め下向きの側面たる(1−11)面31及び(−11−1)面32と、底面33とを有している。なお、この底面33は、溝30が深いことから、(110)面となっている。また、(1−11)面31、(−11−1)面32及び底面((110)面)33は、いずれも六方晶GaNが結晶成長し易い(n11)面である。
The
溝30の幅(窓幅)dは1μmとされ、溝30の深さhは3μmとされている。したがって、溝の幅d及び深さhの関係は、h/d=3とされている。また、溝30のピッチ(隣り合う溝30の中心同士の間隔)pは2μmとされている。
The width (window width) d of the
そして、本実施例に係る窒化物半導体構造において、GaN膜20は、溝30の内面のうち斜め上向きの側面たる(1−11)面31のみに窒化物半導体が結晶成長することで形成されている。すなわち、溝30のうち斜め下向きの側面たる(−11−1)面32及び底面33には、窒化物半導体が結晶成長していない。
In the nitride semiconductor structure according to this example, the
以下、本実施例に係る窒化物半導体構造の製造方法について説明する。 Hereinafter, a method for manufacturing the nitride semiconductor structure according to this example will be described.
<基材加工工程>
まず、成長用基板として(311)Si基板10を準備した(図1(a)参照)。そして、(311)Si基板10の(311)面10aに、約70μm厚さのSiO2膜よりなるマスク11をスパッタリングにより形成した。
<Base material processing step>
First, a (311)
次に、フォトリソグラフィーにより、開口部12が<1−1−2>方向に沿って延びる周期的ストライプパターンを形成した(図1(b)参照)。なお、この周期的ストライプパターンにおいては、開口部12の窓幅:1μm、マスク幅:1μm、開口部12のピッチ(隣り合う開口部12の中心同士の間隔)p:2μmとした。
Next, a periodic stripe pattern in which the
次いで、この周期的ストライプパターンが形成された(311)Si基板10を、40℃のKOH溶液(濃度:25質量%)に10分間浸漬した。この異方性エッチングにより、幅dが1μm、深さhが3μmで、h/d=3の複数の溝30を(311)Si基板10の(311)面10aに形成した(図1(c)参照)。
Next, the (311)
<結晶成長工程>
このような溝が形成された(311)Si基材10に対して、以下のようにMOVPEを施し、窒化物半導体の結晶成長を行った。
<Crystal growth process>
MOVPE was applied to the (311)
<<AlN成長>>
まず、AlNの成長を行った。成長条件は、温度:1120℃、原料ガス:トリメチルアルミニウム(TMA)及びアンモニア(NH3)、TMAの供給量:3.84μmol/min、NH3の供給量:1リットル/min(0℃、1気圧)、キャリアガス:水素(H2)、H2の供給量:3リットル/min(0℃、1気圧)、成長時間:8分とした。これにより、(311)Si基材10の斜め上向き側面たる(1−11)面31に数十nm厚のAlN中間層を形成した。
<< AlN growth >>
First, AlN was grown. Growth conditions are as follows: temperature: 1120 ° C., source gas: trimethylaluminum (TMA) and ammonia (NH 3 ), TMA supply rate: 3.84 μmol / min, NH 3 supply rate: 1 liter / min (0 ° C., 1 ° C. Pressure), carrier gas: hydrogen (H 2 ), supply amount of H 2 : 3 l / min (0 ° C., 1 atm), growth time: 8 minutes. As a result, an AlN intermediate layer having a thickness of several tens of nm was formed on the (1-11)
<<GaN一次成長>>
続けて、GaNの一次成長を行った。成長条件は、温度:1100℃、原料ガス:トリメチルガリウム(TMG)及びアンモニア(NH3)、TMGの供給量:14.4μmol/min、NH3の供給量:2.5リットル/min(0℃、1気圧)、キャリアガス:水素(H2)、H2の供給量:3リットル/min(0℃、1気圧)、成長時間:10分とした。
<< GaN primary growth >>
Subsequently, primary growth of GaN was performed. Growth conditions are as follows: temperature: 1100 ° C., source gas: trimethyl gallium (TMG) and ammonia (NH 3 ), TMG supply rate: 14.4 μmol / min, NH 3 supply rate: 2.5 liter / min (0 ° C. 1 atm), carrier gas: hydrogen (H 2 ), H 2 supply rate: 3 liters / min (0 ° C., 1 atm), and growth time: 10 minutes.
このGaNの一次成長では、成長温度:1100℃、NH3の供給量:2.5リットル/min(0℃、1気圧)とすることで、GaNのストライプ方向<1−100>への成長速度を上げて、ストライプ結合を促進した。これにより、(311)Si基材10の斜め上向き側面たる(1−11)面31にGaNを結晶成長させて、GaN結晶部21を形成した(図1(d)参照)。
In the primary growth of GaN, the growth rate is 1100 ° C. and the supply amount of NH 3 is 2.5 liter / min (0 ° C., 1 atm), so that the growth rate in the GaN stripe direction <1-100> To promote stripe bonding. Thereby, (311) GaN was crystal-grown on the (1-11)
<<GaN二次成長>>
続けて、GaNの二次成長を行った。成長条件は、温度:1060℃、原料ガス:トリメチルガリウム(TMG)及びアンモニア(NH3)、TMGの供給量:14.4μmol/min、NH3の供給量:0.25リットル/min(0℃、1気圧)、キャリアガス:水素(H2)、H2の供給量:3リットル/min(0℃、1気圧)、成長時間:20分とした。
<< GaN secondary growth >>
Subsequently, secondary growth of GaN was performed. Growth conditions are as follows: temperature: 1060 ° C., source gas: trimethylgallium (TMG) and ammonia (NH 3 ), TMG supply rate: 14.4 μmol / min, NH 3 supply rate: 0.25 liter / min (0 ° C. 1 atm), carrier gas: hydrogen (H 2 ), supply amount of H 2 : 3 l / min (0 ° C., 1 atm), and growth time: 20 minutes.
このGaNの二次次成長では、成長温度:1060℃、NH3の供給量:0.25リットル/min(0℃、1気圧)と低下させることで、GaNの<0001>方向への成長速度を上げて、ストライプ同士の結合を促進した。これにより、膜厚2μmで平坦な(11−22)面20bを有するGaN膜20を形成した(図1(e)参照)。
In the secondary growth of GaN, the growth rate is 1060 ° C. and the supply amount of NH 3 is 0.25 liter / min (0 ° C., 1 atm), so that the growth rate of GaN in the <0001> direction. To promote the bonding between stripes. As a result, a
こうして得られたGaN膜20の結晶断面を観察した。その電子顕微鏡写真が図2に示されるように、斜め下向き側面たる(−11−1)面32及び底面((110)面)33からは、いずれも六方晶GaNが結晶成長し易い(n11)面であるにもかかわらず、GaNの結晶成長が見られなかった。また、得られたGaN膜20には積層欠陥等の結晶欠陥が認められなかった。
The crystal cross section of the
さらに、GaN膜20をCL(カソードルミネッセンス)にて評価した結果、低転位領域が形成されていることがわかった。これは、(311)Si基板10とGaNとの接触面積が小さく、かつ転位が(311)Si基板10とGaNとの界面付近で曲げられたために、GaN膜20の表面には転位が伝搬しなかったためと考えられる。
Furthermore, as a result of evaluating the
したがって、本実施例により、極めて高品質なGaN膜20が得られることが確認できた。
Therefore, it was confirmed that an extremely high
(実施例2)
前記基材加工工程で、前記周期的ストライプパターンにおいて、開口部12の窓幅:2μm、開口部12のピッチ(隣り合う開口部12の中心同士の間隔)p:3μmと変更すること以外は、前記実施例1と同様の方法により、窒化物半導体構造を製造した。
(Example 2)
In the base material processing step, in the periodic stripe pattern, except that the window width of the
したがって、本実施例の窒化物半導体構造においては、溝30の幅dが2μmとされており、溝の幅d及び深さhの関係は、h/d=3/2とされている。また、溝30のピッチ(隣り合う溝30の中心同士の間隔)pは3μmとされている。
Therefore, in the nitride semiconductor structure of this example, the width d of the
この窒化物半導体構造におけるGaN膜20の結晶断面を観察した。その電子顕微鏡写真が図3に示されるように、底面((110)面)33にはGaNの結晶成長が見られなかった。一方、下向き側面たる(−11−1)面32には、GaN結晶の成長が少し認められた。しかし、この下向き側面たる(−11−1)面32へのGaN結晶の成長は、上向き側面たる(1−11)面31に結晶成長したGaN結晶とほとんど干渉しない程度のものであった。このため、GaN膜20には積層欠陥等の結晶欠陥が認められなかった。
The crystal cross section of the
(比較例1)
前記基材加工工程で、異方性エッチングにおける浸漬時間を2.5分に変更すること以外は、前記実施例1と同様の方法により、窒化物半導体構造を製造した。
(Comparative Example 1)
A nitride semiconductor structure was manufactured by the same method as in Example 1 except that the immersion time in anisotropic etching was changed to 2.5 minutes in the base material processing step.
したがって、比較例1の窒化物半導体構造においては、溝30の深さhが300nmとされており、溝の幅d及び深さhの関係は、h/d=3/10とされている。
Therefore, in the nitride semiconductor structure of Comparative Example 1, the depth h of the
この窒化物半導体構造におけるGaN膜20の結晶断面を観察した。その電子顕微鏡写真が図4に示されるように、(1−11)面31、(−11−1)面32及び底面33の全ての面からGaNが結晶成長しており、また、GaN膜20には平坦な(11−22)面20aが形成されなかった。
The crystal cross section of the
このような結果となったのは、GaNの一次成長において、(1−11)面31、(−11−1)面32及び底面33の全ての面からGaNが同時に結晶成長したためである。
The reason for this was that GaN was crystal-grown simultaneously from all the (1-11)
10…(311)Si基板 10a…(311)面
11…マスク(SiO2膜) 12…開口部
20…GaN膜(窒化物半導体膜) 20a…(11−22)面
21…GaN結晶部 30…溝
31…(1−11)面 32…(−11−1)面
33…底面
10 ... (311)
Claims (5)
前記溝が形成された前記(311)基材の前記(311)面に窒化物半導体を結晶成長させて、(11−22)面を主面とする窒化物半導体膜を形成する結晶成長工程と、を備え、
前記溝の幅dを20μm以下にし、かつ該溝の深さhを0.2μm以上にするとともに、該溝の幅d及び深さhの関係を1≦h/dに調整することにより、溝内面のうち前記(1−11)面に前記窒化物半導体を優先的に結晶成長させることを特徴とする窒化物半導体構造の製造方法。 (311) The (311) plane of the Si substrate has (1-11) plane and (-11-1) plane which are diagonally upward and diagonally downward side faces extending in parallel to each other, and (311) ) A substrate processing step for forming a plurality of grooves extending along the <1-1-2> direction of the Si substrate;
A crystal growth step of crystal-growing a nitride semiconductor on the (311) plane of the (311) base material in which the groove is formed to form a nitride semiconductor film having a (11-22) plane as a main surface; With
By setting the groove width d to 20 μm or less and the groove depth h to 0.2 μm or more, and adjusting the relationship between the groove width d and depth h to 1 ≦ h / d, A method of manufacturing a nitride semiconductor structure, wherein the nitride semiconductor is preferentially crystal-grown on the (1-11) surface of the inner surface.
前記(311)Si基材の前記(311)面に形成された(11−22)面を主面とする窒化物半導体膜と、を備え、
前記溝は、互いに平行に延びて対向する斜め上向き及び斜め下向きの側面たる(1−11)面及び(−11−1)面を有し、
前記窒化物半導体膜は、溝内面のうち前記(1−11)面のみに窒化物半導体が結晶成長することで形成されていることを特徴とする窒化物半導体構造。 A plurality of grooves extending along the <1-1-2> direction on the (311) plane, wherein the width d of the groove is 20 μm or less, the depth h of the groove is 0.2 μm or more, and (311) Si substrate having the groove with a ratio (h / d) of the depth h of the groove to the width d of 1 ≦ h / d ;
A nitride semiconductor film having a (11-22) plane as a main surface formed on the (311) plane of the (311) Si base,
The groove has a (1-11) plane and a (-11-1) plane, which are diagonally upward and diagonally downward side surfaces extending in parallel with each other and facing each other.
The nitride semiconductor film is formed by crystal growth of a nitride semiconductor only on the (1-11) plane of the groove inner surface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007151792A JP4913674B2 (en) | 2007-06-07 | 2007-06-07 | Nitride semiconductor structure and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007151792A JP4913674B2 (en) | 2007-06-07 | 2007-06-07 | Nitride semiconductor structure and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008305977A JP2008305977A (en) | 2008-12-18 |
JP4913674B2 true JP4913674B2 (en) | 2012-04-11 |
Family
ID=40234424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007151792A Expired - Fee Related JP4913674B2 (en) | 2007-06-07 | 2007-06-07 | Nitride semiconductor structure and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4913674B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102208497A (en) * | 2011-04-22 | 2011-10-05 | 中山大学 | Preparation method of semi-polarity or nonpolar GaN composite substrate on silicon substrate |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2008344986A1 (en) * | 2008-01-02 | 2009-07-09 | Blue Himmel Solar Pty Ltd | A method of selectively doping a semiconductor material for fabricating a solar cell |
JP5375392B2 (en) * | 2009-07-15 | 2013-12-25 | 住友電気工業株式会社 | Gallium nitride based semiconductor optical device and method for fabricating gallium nitride based semiconductor optical device |
EP2743981A1 (en) * | 2009-10-30 | 2014-06-18 | Imec | Method of manufacturing an integrated semiconductor substrate structure |
JP5678653B2 (en) | 2010-12-28 | 2015-03-04 | 三菱化学株式会社 | Method for producing hexagonal semiconductor plate crystal |
TWI425666B (en) | 2011-04-27 | 2014-02-01 | Univ Nat Central | Growth of semi - polarized nitrides |
CN102214557A (en) * | 2011-04-28 | 2011-10-12 | 中山大学 | Preparation method for semi-polar non-polar GaN self-support substrate |
JP6013743B2 (en) * | 2012-02-27 | 2016-10-25 | 株式会社トクヤマ | Manufacturing method of semiconductor device |
WO2013145404A1 (en) | 2012-03-28 | 2013-10-03 | 株式会社豊田中央研究所 | Laminated substate of silicon single crystal and group iii nitride single crystal with off angle |
GB2527045B (en) * | 2014-06-09 | 2018-12-19 | Seren Photonics Ltd | Fabrication of semi-polar crystal structures |
JP6211999B2 (en) * | 2014-06-25 | 2017-10-11 | 株式会社東芝 | Nitride semiconductor layer, nitride semiconductor device, and method of manufacturing nitride semiconductor layer |
JP5962782B2 (en) * | 2015-01-05 | 2016-08-03 | 三菱化学株式会社 | Method for producing hexagonal semiconductor plate crystal |
WO2016132746A1 (en) * | 2015-02-20 | 2016-08-25 | 国立大学法人名古屋大学 | THIN-FILM SUBSTRATE, SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR, DEPOSITION APPARATUS, DEPOSITION METHOD AND GaN TEMPLATE |
JP6374071B2 (en) * | 2017-08-30 | 2018-08-15 | 株式会社東芝 | Nitride semiconductor layer, nitride semiconductor device, and method of manufacturing nitride semiconductor layer |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4381397B2 (en) * | 2000-10-04 | 2009-12-09 | 三洋電機株式会社 | Nitride semiconductor device and method for forming nitride semiconductor |
JP3985488B2 (en) * | 2001-10-09 | 2007-10-03 | ソニー株式会社 | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device |
JP2003249451A (en) * | 2002-02-22 | 2003-09-05 | Mitsubishi Electric Corp | Forming method for epitaxial thin film |
JP4462289B2 (en) * | 2007-05-18 | 2010-05-12 | ソニー株式会社 | Semiconductor layer growth method and semiconductor light emitting device manufacturing method |
-
2007
- 2007-06-07 JP JP2007151792A patent/JP4913674B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102208497A (en) * | 2011-04-22 | 2011-10-05 | 中山大学 | Preparation method of semi-polarity or nonpolar GaN composite substrate on silicon substrate |
Also Published As
Publication number | Publication date |
---|---|
JP2008305977A (en) | 2008-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4913674B2 (en) | Nitride semiconductor structure and manufacturing method thereof | |
JP5406871B2 (en) | Method of manufacturing nitride semiconductor structure and light emitting diode | |
US9412586B2 (en) | Method for producing a template for epitaxial growth having a sapphire (0001) substrate, an initial-stage A1N layer and laterally overgrown A1XGAYN (0001) layer | |
US8383493B2 (en) | Production of semiconductor devices | |
JP3987660B2 (en) | Nitride semiconductor structure, manufacturing method thereof, and light emitting device | |
JP4696285B2 (en) | R-plane sapphire substrate, epitaxial substrate and semiconductor device using the same, and manufacturing method thereof | |
JP5638198B2 (en) | Laser diode orientation on miscut substrates | |
US20160380153A1 (en) | Substrate, method of preparing the same, and light-emitting diode using the substrate | |
KR20060112685A (en) | Group iii nitride semiconductor multilayer structure | |
JP4016062B2 (en) | Nitride semiconductor structure, manufacturing method thereof, and light emitting device | |
JP4944738B2 (en) | Manufacturing method of GaN semiconductor substrate | |
JP2008214132A (en) | Group iii nitride semiconductor thin film, group iii nitride semiconductor light-emitting element, and method for manufacturing group iii nitride semiconductor thin film | |
GB2470097A (en) | Epitaxial overgrowth | |
JP4924498B2 (en) | Nitride-based semiconductor light-emitting device, epitaxial wafer, and method for manufacturing nitride-based semiconductor light-emitting device | |
JP3987879B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
JP5080820B2 (en) | Nitride semiconductor structure, manufacturing method thereof, and light emitting device | |
JP4363415B2 (en) | Crystal film, crystal substrate and semiconductor device | |
JP3950471B2 (en) | Nitride semiconductor structure, manufacturing method thereof, and light emitting device | |
JP5075692B2 (en) | Group III nitride semiconductor substrate forming substrate | |
KR20130093976A (en) | Iii-v nitride semiconductor device, substrate and method for manufacturing the same | |
KR20130037265A (en) | Method for preparing group iii-nitride substrate removed stacking fault | |
JP5869064B2 (en) | Epitaxial growth template and manufacturing method thereof | |
KR20090098950A (en) | Iii-group nitride semiconductor thin film, iii-group nitride semiconductor light emitting device and fabrication method of iii-group nitride semiconductor thin film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120119 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150127 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |