JP3987660B2 - Nitride semiconductor structure and its manufacturing method and a light emitting element - Google Patents

Nitride semiconductor structure and its manufacturing method and a light emitting element Download PDF

Info

Publication number
JP3987660B2
JP3987660B2 JP21611099A JP21611099A JP3987660B2 JP 3987660 B2 JP3987660 B2 JP 3987660B2 JP 21611099 A JP21611099 A JP 21611099A JP 21611099 A JP21611099 A JP 21611099A JP 3987660 B2 JP3987660 B2 JP 3987660B2
Authority
JP
Japan
Prior art keywords
groove
nitride semiconductor
embodiment
substrate
direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP21611099A
Other languages
Japanese (ja)
Other versions
JP2000106455A (en
Inventor
有三 津田
貴之 湯浅
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP21663998 priority Critical
Priority to JP10-216639 priority
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP21611099A priority patent/JP3987660B2/en
Publication of JP2000106455A publication Critical patent/JP2000106455A/en
Application granted granted Critical
Publication of JP3987660B2 publication Critical patent/JP3987660B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、窒化物半導体構造に関し、結晶成長用基板と格子定数または熱膨張係数の異なる窒化物半導体を結晶成長用基板上に高品質に成長させた窒化物半導体構造とその製法および窒化物半導体構造を用いて形成された発光素子に関する。 The present invention relates to a nitride semiconductor structure, their preparation and nitride semiconductor crystal substrate for growing a different nitride semiconductor having a lattice constant or thermal expansion coefficient was grown to a high quality crystal growth substrate a nitride semiconductor structure structure for the light emitting element formed by using a.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
従来より、青色発光ダイオード(青色LED)または青色レーザダイオード(青色LD)の形成材料として窒化物半導体が用いられている。 Conventionally, nitride semiconductor is used as the material for forming the blue light-emitting diode (blue LED) or a blue laser diode (blue LD). 窒化物半導体は、有機金属気相成長法(MOCVD法)、ハイドライド気相成長法(HVPE法)または分子線エピタキシャル成長法(MBE法)によって基板上に成長されている。 Nitride semiconductors, metal organic chemical vapor deposition (MOCVD), is grown on the substrate by hydride vapor phase epitaxy (HVPE) or molecular beam epitaxy (MBE). 一般に、半導体成長は、結晶成長させるべき半導体と同種の基板もしくは半導体と格子定数および熱膨張係数の近い基板を利用する。 In general, semiconductor growth utilizes substrate close to that of the substrate or semiconductor with lattice constant and thermal expansion coefficient of the semiconductor of the same kind to be grown.
【0003】 [0003]
現行の技術では形成する窒化物半導体と同種の適切な大きさの窒化物半導体基板を作製できないことから、窒化物半導体基板の代用としてサファイア基板、SiC基板、スピネル基板等が使用されている。 From the inability of fabricating a nitride semiconductor and the nitride semiconductor substrate of the appropriate size of the same kind to be formed in the current technology, a sapphire substrate, SiC substrate, a spinel substrate or the like is used as a substitute of the nitride semiconductor substrate. 上記代用基板の1つであるサファイア基板は窒化物半導体との格子定数差または熱膨張係数差が大きいために、サファイア基板直上に結晶成長した窒化物半導体膜内には10 9 〜10 10 cm -2の貫通転位が存在することが知られている。 For a lattice constant difference or difference of thermal expansion coefficient between the sapphire substrate is a nitride semiconductor, which is one of the surrogate substrate is large, the crystal grown nitride semiconductor film directly on the sapphire substrate 10 9 ~10 10 cm - it is known that 2 of threading dislocations is present. 従って、代用基板直上に直接結晶成長させて、成長膜内の結晶欠陥または貫通転位密度の少ない良好な窒化物半導体結晶を得ることは困難であった。 Therefore, by crystal growth directly directly surrogate substrate, it is difficult to obtain a crystal defect or threading dislocation density less good nitride semiconductor crystal in the growing film. ここで、本明細書中の貫通転位とは、特に結晶内部もしくは結晶間の界面で発生した転位が基板表面まで到達したものと定義する。 Here, the threading dislocation herein specifically dislocations generated at the interface between crystal internal or crystals are defined as having reached the substrate surface.
【0004】 [0004]
現在、サファイア基板直上に結晶欠陥または貫通転位密度を低減させるべく窒化物半導体膜製造方法として、マスクパターンを用いた選択成長方法が利用されている。 Currently, as the nitride semiconductor layer manufacturing method in order to reduce crystal defects or the threading dislocation density directly above the sapphire substrate, a selective growth method using a mask pattern is utilized.
【0005】 [0005]
従来技術による窒化物半導体の選択成長を利用した窒化物半導体膜製造方法について説明する。 Nitride using a nitride semiconductor selective growth according to the prior art semiconductor film manufacturing method will be described.
【0006】 [0006]
サファイア基板直上に第1層目の窒化物半導体膜を、MOCVD装置を用いて形成する。 A first layer of nitride semiconductor film directly on a sapphire substrate, formed by using a MOCVD apparatus. これを第1工程とする。 This is the first step. 上記第1工程の後、第1層の窒化物半導体膜直上に化学気相成長(CVD)法を用いてSiO 2層を蒸着する。 After the first step, depositing a SiO 2 layer using chemical vapor deposition (CVD) nitride semiconductor film directly on the first layer. これを第2工程とする。 This is the second step. 続いて、SiO 2層に従来のリソグラフィー技術を用いて周期的開口パターンを形成し、これを第3工程とする。 Subsequently, a periodic aperture pattern using conventional lithographic techniques in the SiO 2 layer, the At the third step. 上記第3工程を含むサファイア基板をHVPE装置内に搬送し、第4工程となる第2層目の窒化物半導体厚膜層を成長する。 Conveying the sapphire substrate including the third step in the HVPE apparatus to grow a second layer nitride semiconductor thick film layer serving as a fourth step. 上記の成長工程を経過することによって、第4工程で形成した第2層目の窒化物半導体厚膜層内には、結晶品質を低下させる一つの要因である貫通転位密度が約6×10 6 cm -2程度にまで低減した(第58回応用物理学会学術講演会講演予稿集2p−Q−15、No1(1997)p266またはJpn.J.Appl.Phys.Vol.36(1997)pp.L899)。 By the expiration of said growth step, the second layer of the nitride semiconductor thick film layer formed in the fourth step, the threading dislocation density of about 6 × 10 which is one factor of lowering the crystal quality 6 cm was reduced to about 2 (58th applied physics Society Lecture Preprint 2p-Q-15, No1 ( 1997) p266 or Jpn.J.Appl.Phys.Vol.36 (1997) pp.L899 ). これは、第3工程で形成したSiO 2マスクパターン上に形成した窒化物半導体結晶の選択成長のためである。 This is because the formed nitride semiconductor crystal of selective growth SiO 2 mask pattern on which is formed in the third step. 即ち、マスクパターン直上に結晶成長した第2層目の窒化物半導体厚膜層は、SiO 2層よって形成された部分には成長し難く、開口部には結晶成長し易いという窒化物半導体結晶の選択成長性を有している。 That is, the second layer of nitride semiconductor thick film layer which is grown directly on the mask pattern, the portion formed by the SiO 2 layer difficult to grow, in the opening of the nitride semiconductor crystal of easily grown It has a selective growth potential.
【0007】 [0007]
このことにより、第2層目の窒化物半導体厚膜層の初期成長は主に開口部で成長し始め、SiO 2層の最表面に達した時点で基板に対して垂直方向の成長と、マスク(SiO 2層)を埋めるような横方向への成長(ラテラル成長)とが始まる。 Thus, growth in a direction perpendicular to the substrate at the initial growth of the second layer of the nitride semiconductor thick film layer mainly started to grow at the opening, it reaches the outermost surface of the SiO 2 layer, the mask growth in the lateral direction such as to fill the (SiO 2 layer) (lateral growth) and starts. このラテラル成長はマスクを下地として成長しているのではなく、開口部で成長した窒化物半導体結晶を核として成長しているため格子定数不整合による影響を受け難い。 The lateral growth rather than growing the mask as a base, hardly a nitride semiconductor crystal grown in the openings influenced by the lattice constant mismatch for growing as a nucleus. また、第1層目の窒化物半導体層中に発生した貫通転位はマスクの開口部を通して第2層目の窒化物半導体厚膜層内に浸入するが、上記ラテラル成長のため横方向に進路を変える。 Although threading dislocations generated in the first layer of nitride semiconductor layer is penetrating into the second layer of the nitride semiconductor thick film layer through the openings in the mask, the path in the lateral direction for the lateral growth change. よって、最表面に到達する貫通転位は減少し、貫通転位密度の低い結晶が得られる。 Accordingly, threading dislocations reaching the outermost surface decreases, less crystals threading dislocation density.
【0008】 [0008]
また、第58回応用物理学会学術講演会講演予稿集2p−Q−14、No1(1997)p265の報告例にあるように、サファイア基板直上に直接SiO 2のマスクパターンを設けて、MOCVD法によりGaN単結晶膜を選択成長させてもよい。 In addition, as shown in the reported cases of the 58th Society of Applied Physics Lecture Preprint 2p-Q-14, No1 ( 1997) p265, by providing a mask pattern of direct SiO 2 immediately above the sapphire substrate, by MOCVD GaN single crystal film may be selectively grown. 上記報告例の場合、第1工程は省略され、第2工程から第4工程によって形成される。 For the reported cases, the first step is omitted, is formed by the fourth step from the second step. 上記手法の結果、サファイア基板直上に形成されたGaN単結晶膜内(SiO 2マスクの開口部上)の貫通転位密度は10 9 〜10 10 cm -2であるのに対し、SiO 2直上のそれは10 5 〜10 6 cm -2に減少していることが報告された。 Result of the above technique, the threading dislocation density of the sapphire substrate directly to form a GaN single crystal film (over the opening of the SiO 2 mask) whereas a 10 9 ~10 10 cm -2, it directly above SiO 2 it has been reported that reduced to 10 5 ~10 6 cm -2.
【0009】 [0009]
上記窒化物半導体膜製造方法によって窒化物半導体膜内の貫通転位を低減し、窒化物半導体膜直上に形成した窒化物半導体発光素子の発光特性および品質の改善が期待された。 It said the nitride semiconductor film manufacturing method to reduce threading dislocations in the nitride semiconductor film, the improvement of the light emission characteristics and quality of the nitride semiconductor light emitting element formed immediately above the nitride semiconductor film is expected.
【0010】 [0010]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
上記窒化物半導体膜製造技術によって窒化物半導体膜内の貫通転位を低減することが可能となったが、貫通転位密度の少ない上記手法の窒化物半導体膜を形成するためには少なくとも3工程の成長膜過程を要する。 Although it is possible to reduce threading dislocations in the nitride semiconductor film by the nitride semiconductor film fabrication technology, the growth of at least three steps in order to form a nitride semiconductor film of less the method of threading dislocation density It takes a membrane process. しかも第1工程から第2工程、または第2工程から第4工程へと製造装置を変更する必要がある。 Moreover it is necessary to change the manufacturing apparatus to the fourth step from the second step or second step, from the first step. 特に上記第1工程から第4工程を行う方法では2段階の結晶成長を余儀なくされる。 Particularly in the method of performing the fourth step from the first step it is forced to crystal growth of the two stages. 一般に成長中断を伴う再成長の場合、結晶表面の不純物が問題になる。 In general, when a regrowth with growth interruption, the impurity of the crystal surface is problematic. 上記の手法では更に第2工程で形成したSiO 2蒸着層をパターン加工するため、よりいっそう不純物等の混入が懸念される。 To patterning the SiO 2 deposition layer is further formed in the second step in the above method, further incorporation of such impurities is concerned. また、一般に第2層目の窒化物半導体厚膜層として利用されるGaN層は、約1000℃の成長温度で結晶成長を行うため、第3工程のSiO 2層によって構成されたマスクパターンは熱的損傷を受ける。 In general GaN layer is used as the second layer nitride semiconductor thick film layer of, for performing crystal growth at a growth temperature of about 1000 ° C., a mask pattern provided by the SiO 2 layer in the third step is hot subject to damage. 熱的損傷を受けたマスクパターンの構成要素であるSiまたはO 2は窒化物半導体膜に悪影響をもたらすことが発明者らの研究により分かった。 Si or O 2 which is a component of the mask pattern which has received the thermal damage may result in adverse effects on the nitride semiconductor film was found by research of the inventors.
【0011】 [0011]
窒化物半導体膜製造法によって作製された窒化物半導体膜直上に窒化物半導体発光素子構造を作製した場合、上記マスクパターンの熱的損傷により発生した不純物が窒化物半導体発光素子構造の光を発生する活性層内に影響する。 If to produce a fabricated nitride semiconductor layer nitride semiconductor light emitting device structure directly above the nitride semiconductor layer manufacturing method, impurities generated by thermal damage of the mask pattern to generate light of nitride semiconductor light emitting device structure influence in the active layer. この影響は、発光素子の発光効率の低下と個々の発光素子の発光効率のばらつきによる製品の信頼性低下を招くと共に、窒化物半導体発光素子生産の歩留まりを低下させている。 This effect, together with leads to decrease in reliability of the product by variation of the light emission efficiency of the reduction and the individual light emitting elements of the light emitting efficiency of the light-emitting element, thereby reducing the yield of the nitride semiconductor light-emitting device production.
【0012】 [0012]
【発明を解決するための手段】 SUMMARY OF THE INVENTION
本発明に係る窒化物半導体構造は、同一材料からなる凹部及び凸部が形成され、前記凹部及び凸部に同一の窒化物半導体膜が成長する成長面を有する単一部材の基板と、前記成長面上に形成された前記窒化物半導体膜とを有し、前記凹部にて空洞を有することを特徴とする。 Nitride semiconductor structure according to the present invention, the recess and convex portions made of the same material is formed, a substrate of a single member having a growth surface of the recess and the same nitride semiconductor film on the convex portion grows, the growth and a said nitride semiconductor film formed on the surface, and having a cavity in the recess. さらに、前記窒化物半導体膜は、窒化物半導体バッファ層と、前記窒化物半導体バッファ層上に成長した窒化物半導体膜からなっていてもよい。 Further, the nitride semiconductor film, and the nitride semiconductor buffer layer may be made of a nitride semiconductor film grown on the nitride semiconductor buffer layer.
【0013】 [0013]
本発明に係る窒化物半導体構造は、前記凹部と凸部は、複数の平行な溝を基板の成長面に設けることによって構成されている。 The present invention two related nitride thing semiconductor structure leaves, the recess door convex part leaf, multiple field parallel name groove wo substrate mounting growth surface similar provision ancient city Niyotte configured hand there. このような構成によって、基板と結晶成長すべき第1層の窒化物半導体膜との間の格子定数差または熱膨張係数差によって生じた歪みは、下記の方法によって緩和することができる。 With this configuration, distortion caused by the difference in lattice constant or thermal expansion coefficient difference between the nitride semiconductor film of the first layer to be crystal growth substrate can be mitigated by the following method.
【0014】 [0014]
本発明に係る窒化物半導体構造は、前記溝の幅bが10μm以下であり、溝の深さhがh≧0.2×bであり、かつ、隣り合う溝の中心線間の距離が20μm以下であることを特徴とする。 Nitride semiconductor structure according to the present invention, the width b of the groove is at 10μm or less, the depth h of the groove is that h ≧ 0.2 × b, and the distance between the center lines of adjacent grooves 20μm characterized in that it is less. 本発明に係る窒化物半導体構造は、前記溝の幅bが10μm以下であり、溝の深さhがh≧bであり、かつ、隣り合う溝の中心線間の距離が20μm以下であることを特徴とする。 Nitride semiconductor structure according to the present invention, the width b of the groove is at 10μm or less, the depth h of the groove is that h ≧ b, and the distance between the center lines of adjacent grooves is 20μm or less the features.
【0015】 [0015]
本発明に係る窒化物半導体構造は、前記溝が、前記窒化物半導体膜に対して <1−100>方向に沿って形成されていることを特徴とする。 Nitride semiconductor structure according to the present invention, the groove, characterized in that it is formed along a <1-100> direction with respect to the nitride semiconductor film. 本発明に係る窒化物半導体構造は、前記溝が、前記基板の劈開面あるいはエッチング安定面の方向に沿って形成されていることを特徴とする。 Nitride semiconductor structure according to the present invention, the groove, characterized in that it is formed along the direction of the cleavage plane or etching stable plane of the substrate.
【0016】 [0016]
発明に係る窒化物半導体構造は、少なくとも前記基板の成長面は窒化物半導体からなり、前記溝は、前記窒化物半導体に対して< 11− 20> 方向もしくは<1−100>方向に沿って設けられていることを特徴とする。 Nitride semiconductor structure according to the present invention, at least the growth surface of the substrate is made of nitride semiconductor, the groove, along the <11-20> direction or the <1-100> direction with respect to the nitride semiconductor film and it is provided Te. また、本発明の窒化物半導体構造は、前記溝の底部の窒化物半導体が多結晶であることを特徴とする。 Further, the nitride semiconductor structure of the present invention is characterized in that the nitride semiconductor at the bottom of the groove is polycrystalline.
【0017】 [0017]
本発明に係る窒化物半導体構造の製造方法は、単一部材の基板に同一材料からなる凹部と凸部、もしくは同一材料からなる平行な複数の溝を有する成長面を形成する工程と、前記基板の成長面に、 同一の窒化物半導体膜を成長させることによって、前記凹部もしくは溝にて空洞を有するようにする工程とを、順次に行うことを特徴とする。 A process for fabrication of a nitride semiconductor structure according to the present invention includes the steps of forming concave and convex portions made of the same material on a substrate of a single member, or a growth surface having a plurality of parallel grooves of the same material, the substrate to the growth surface, by growing the same nitride semiconductor film, and a step to have a cavity in the recess or groove, and carrying out sequentially.
【0018】 [0018]
さらに、本発明に係る発光素子は、上記窒化物半導体構造と、前記窒化物半導体構造上に形成された窒化物半導体からなる活性層を有する発光素子構造とからなることを特徴とする。 Furthermore, the light-emitting element according to the present invention is characterized by comprising a light emitting device structure having an active layer made of the above-described nitride semiconductor structure, the formed nitride semiconductor on the nitride semiconductor structure.
【0019】 [0019]
本発明に係る発光素子は、前記発光素子構造に設けられたリッジストライプ構造が、前記窒化物半導体構造中の凹部の中央線から横方向に少なくとも1μm以上の位置の、上方に設けられ、かつ、リッジストライプの方向が少なくとも1つの溝の方向と平行であることを特徴とする。 Light emitting device according to the present invention, the ridge stripe structure provided in the light emitting device structure, at least 1μm or more positions in the lateral direction from the center line of the recessed portion of the nitride semiconductor structure, provided above, and, direction of the ridge stripe, characterized in that it is parallel to the direction of the at least one groove.
【0020】 [0020]
以下に、本発明の原理について図8を用いて説明する。 Hereinafter, the principle of the present invention will be described with reference to FIG.
【0021】 [0021]
図8において、加工構造基板100には溝115の形成された基板であり、溝115の形成により基板表面に現れた凸部(平坦部)114を有する。 8, the sheet structure substrate 100 is a substrate formed of the groove 115 has a convex portion (the flat portion) 114 appearing on the substrate surface by the formation of grooves 115. 加工構造基板100上には窒化物半導体膜が形成されている。 On the work structure substrate 100 is a nitride semiconductor film is formed. 凸部上の窒化物半導体層123が形成されることはもとより、溝上の窒化物半導体層124にも形成されており、溝115内部には窒化物半導体の形成されない空洞部116を有する。 The nitride semiconductor layer 123 on the convex portion is formed as well, are formed in the nitride semiconductor layer 124 of the-groove, the inner groove 115 has a hollow portion 116 is not formed of a nitride semiconductor. また、溝115の底部にも窒化物半導体125が堆積している。 Further, the nitride semiconductor 125 in the bottom of the groove 115 is deposited.
【0022】 [0022]
このように、溝付き基板を用いることによって、溝115と凸部114との段差により、溝115に窒化物半導体125が埋まるよりも先に溝115の両隣り凸部114直上に結晶成長した凸部上の窒化物半導体膜123がラテラル成長して結合する。 Thus, convex by using a grooved substrate, the difference in level between the groove 115 and the convex portion 114, and crystal growth directly neighboring Ritotsu portion 114 of groove 115 before the nitride semiconductor 125 is buried in the groove 115 nitride semiconductor film 123 on the parts are attached to lateral growth. このため、溝部115の直上にも溝上の窒化物半導体膜124が形成する。 Therefore, nitride semiconductor film 124-grooves also immediately above the groove portion 115 is formed. このことにより、溝部115上には窒化物半導体膜が成長していない空洞部116が形成される。 Thus, on the groove 115 cavity 116 the nitride semiconductor film is not grown are formed. 凸部114からラテラル成長してできた溝上の窒化物半導体膜124は加工構造基板100からの影響(格子定数差または熱膨張係数差による応力歪み)を全く受けず、従って、凸部114に形成された窒化物半導体膜123は窒化物半導体膜124と加工構造基板100との間に生じた格子定数差または熱膨張係数差による応力歪みを、基板からの影響を全く受けていない窒化物半導体膜124によって緩和することができる。 Nitride semiconductor film 124-groove which Deki by lateral growth from the convex portion 114 without being influenced from the processing structure substrate 100 (the stress strain due to the lattice constant difference or thermal expansion coefficient difference) at all, therefore, a convex portion 114 has been nitride semiconductor film 123 is a stress strain due to the lattice constant difference or thermal expansion coefficient difference caused between the nitride semiconductor film 124 and the processing structure substrate 100, not at all influenced by the substrate nitride semiconductor film it can be alleviated by 124. 横方向への結晶成長を利用したこと、および、このように応力の影響を軽減しつつ結晶成長が行われることにより、基板から結晶表面に向かって縦方向に伸びる貫通転位を単に平坦な表面上に結晶成長する場合よりも減らすことができる。 We tried out crystal growth in the lateral direction, and, by this way the influence alleviate while crystal growth of stress takes place, on just a flat surface threading dislocations extending in the longitudinal direction towards the crystal surface from the substrate it can be reduced than in the case of crystal growth. さらには、このような応力の緩和に伴って、厚膜の窒化物半導体膜を形成してもクラックの発生を抑制でき、従来困難であった厚膜の窒化物半導体膜を作製することができた。 Furthermore, with the relaxation of such stress, even when forming a nitride semiconductor film of thick film can suppress the occurrence of cracks, it is possible to manufacture a nitride semiconductor film of conventionally difficult a thick film It was.
【0023】 [0023]
このような効果を窒化物半導体膜全体に渡って与えるためには、溝の密度がある程度高い必要がある。 Such effect to give throughout nitride semiconductor film may have a density of grooves requires somewhat high. 本発明者らの検討によれば、隣り合う溝の間隔(溝の中心線から隣の溝の中心線までの距離)を20μm以下にすれば、本発明の効果が得られた。 According to the studies of the present inventors, if the distance between the adjacent grooves (distance from the center line of the groove to the center line of the adjacent grooves) in 20μm or less, the effect of the present invention was obtained. 特に、基板と窒化物半導体膜との間の歪みは溝の密度に依存し、溝の密度が増加すればさらに高い歪み緩和効果が得られる。 In particular, the strain between the substrate and the nitride semiconductor film is dependent on the density of the grooves, a higher strain relieving effect if increased density of grooves is obtained. 隣り合う溝の間隔を20μm以上とすると、得られた窒化物半導体膜における貫通転位密度は平坦な基板上に形成したものと変わらなくなった。 When the distance between the adjacent grooves and above 20 [mu] m, the threading dislocation density in the resulting nitride semiconductor film was no longer the same as those formed on a flat substrate.
【0024】 [0024]
また空洞部116は、凸部114上の窒化物半導体膜123からのラテラル成長が、溝内部からの窒化物半導体125の成長を上回ることによって、形成されるものであるから、溝形状によって大きな影響を受けることになる。 The cavity 116, the lateral growth of the nitride semiconductor film 123 on the convex portion 114, by exceeding the growth of a nitride semiconductor 125 from the groove, since it is intended to be formed, a large effect by the groove shape It will be subject to. 本発明者らの検討では、溝幅bが10μm以下とし、溝の深さhをh≧0.2×bとすることが好ましいことが分かった。 The present invention Shah et al Roh study de blade, the groove width b moth 10μm squid door, and groove mounting depth is h wo h ≧ 0.2 × b door to the ancient capital moth preferred ancient city moth found other.
【0025】 [0025]
さらには、溝の深さhをh≧bの条件まで十分深くすれば、結晶成長時に溝底部では原料が供給されなくなり、窒化物半導体125の堆積がほとんどなくなるので、結晶成長条件によらず極めて容易に空洞部116が形成でき、また、上記応力歪み低減の効果を更に高めることができる。 Furthermore, if deep enough depth h of the groove to the condition of h ≧ b, the raw material is not supplied in the groove bottom at the time of crystal growth, since the deposition of the nitride semiconductor 125 is hardly very irrespective of the crystal growth conditions easily forming cavity 116, and can further enhance the effect of the stress strain reduction.
【0026】 [0026]
また、溝が窒化物半導体に対して<1−100>方向に沿って基板表面に形成されることによって、窒化物半導体のラテラル成長速度の大きい方向に対して垂直方向に溝を形成することになる。 Further, by the groove is formed on the surface of the substrate along the <1-100> direction with respect to the nitride semiconductor, to form a groove in a direction perpendicular to the large direction of the lateral growth rate of the nitride semiconductor Become. 従って、凸部上の窒化物半導体膜123からのラテラル成長をより促進することができ、本発明の効果を高めることができる。 Therefore, it is possible to promote the lateral growth of the nitride semiconductor film 123 on the convex portion, it is possible to enhance the effect of the present invention. 本発明者らの実験的見地によると、窒化物半導体であるGaNは、基板上では窒化物半導体(GaN)の[11−20]方向に伸びて成長(ラテラル成長)することが判明している。 According to the experimental aspect of the present inventors, the GaN is a nitride semiconductor, the substrate has been found to nitride semiconductor (GaN) [11-20] growth extends in the direction (lateral growth) .
【0027】 [0027]
また、溝の側壁が基板の劈開面を含むように溝を形成することによって、溝の加工が容易になるので、溝の形状を急峻にすることができ、従って溝115と凸部114の段差を明確にでき、また、溝幅に対して溝の深さの深い溝を容易に形成することができる。 Further, by the side walls of the groove to form a groove so as to include the cleavage plane of the substrate, the processing of the groove is facilitated, it is possible to sharpen the shape of the groove, thus the step of the groove 115 and the convex portion 114 clearly can, also, it is possible to easily form the deep grooves of depth of the groove relative to the groove width.
【0028】 [0028]
尚、本明細書において、溝は凹部の特異例であり、溝とは凹部が連続的に線状に並んだもののことを意味する。 In this specification, the groove is specific example of the recess, the groove means that the recess continuously those arranged linearly. 加工構造基板とは、基板表面に凹凸部あるいは溝部を形成した基板のことを意味する。 The sheet structure substrate means a substrate formed with the uneven portion or the groove portion on the substrate surface. また、基板の劈開方向とは、基板の劈開面に対して平行な方向を指す。 Moreover, the cleavage direction of the substrate, refers to a direction parallel to the cleavage plane of the substrate.
【0029】 [0029]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
以下に本発明を実施した形態を詳細に説明する。 The embodiment to which the present invention is described in detail below.
【0030】 [0030]
(実施の形態1) (Embodiment 1)
図1は、本実施の形態によって作製されたn型GaN膜を積層した窒化物半導体構造の構成図を示している。 Figure 1 shows a block diagram of a nitride semiconductor structure formed by stacking the n-type GaN film fabricated by the present embodiment. 本実施の形態1の窒化物半導体構造では、サファイア基板のC面上にサファイア基板の[11−20]方向(GaN膜に対しては[1−100]方向)に沿って溝部110を形成した加工構造基板100と、加工構造基板100の凸部114上にGaNバッファ層120を形成し、加工構造基板100全面にn型GaN膜121を9μm成長させた構造からなる。 In the nitride semiconductor structure of the first embodiment, to form a groove 110 along the ([1-100] direction with respect to GaN film) [11-20] direction of the sapphire substrate on a C plane of a sapphire substrate and processing structure substrate 100, on the convex portion 114 of the sheet structure substrate 100 to form a GaN buffer layer 120, made of n-type GaN layer 121 to the processing structure the entire surface of the substrate 100 from 9μm the grown structure.
【0031】 [0031]
まず、実施の形態1で使用した加工構造基板の作製方法について説明する。 First, a method for manufacturing a sheet structure substrate used in the first embodiment will be described. 成長用基板としてサファイア基板のC面を用いた。 Using the C-plane of the sapphire substrate as a growth substrate. 図2(a)は加工構造基板100の立体視図を、図2(b)は図2(a)の上面図を示している。 2 (a) is a stereoscopic view of the machining structure substrate 100, FIG. 2 (b) shows a top view of FIG. 2 (a). 図2中の加工構造基板100は以下のようにして作製した。 Sheet structure substrate 100 in FIG. 2 was prepared as follows. まず、サファイア基板表面にレジストを塗布し、紫外線露光によりレジストパターンを形成した。 First, a resist is applied to the sapphire substrate surface to form a resist pattern by ultraviolet exposure. 次に、上記露光により硬化した部分のみを残し、それ以外の部分をリフトオフする。 Then, leaving only a portion cured by the exposure, it is lifted off the other portions. これら、一連の操作は周知技術であるフォトリソグラフィー技術によるものである。 These series of operations is by photolithographic techniques which are well known techniques. レジストパターン付きサファイア基板をウエットエッチングした。 The sapphire substrate with the resist pattern was wet-etched. このとき、サファイア基板表面上に形成された溝部110は、幅b=6μm、深さh=2μmで、溝部と溝部の間隔(1周期)L=12μmである。 This Toki, a sapphire substrate surface on the two formed the other groove 110 blade, width b = 6μm, depth is h = 2μm out, the groove door groove field interval (1 cycle) L = 12μm out there. 溝部110の方向はサファイア基板に対して[11−20]方向に形成した。 Direction of the groove 110 is formed in the [11-20] direction with respect to the sapphire substrate. 一般に、サファイア基板のM面({1−100}面)はいくつかある劈開面の内の1つとして知られている。 In general, M plane of the sapphire substrate ({1-100} plane) is known as one of the cleavage plane are several. 従って、サファイア基板のC面はこの[11−20]方向に沿って劈開性を持つ。 Therefore, C-plane of the sapphire substrate has a cleavage along the [11-20] direction.
【0032】 [0032]
上述した加工構造基板100の製造方法は、上記フォトリソグラフィー技術の他に、スクライビング法、ワイヤーソー加工、放電加工、スパッタリング法、レーザ加工、サンドブラスト加工、フォーカスイオンビーム(FIB)法を用いてサファイア基板表面に溝部110を形成しても良い。 Method of manufacturing a sheet structure substrate 100 described above, in addition to the photolithographic technique, scribing method, wire sawing, electric discharge machining, sputtering, laser machining, sand blasting, sapphire using a focused ion beam (FIB) method substrate it may be formed a groove 110 on the surface. また、上記ウエットエッチングの代わりにドライエッチングを、露光に電子線またはレーザー光の干渉を利用したホログラフィー技術を使用しても良い。 Further, the dry etching in place of the wet etching, may be used holographic techniques utilizing interference of an electron beam or laser beam exposure.
【0033】 [0033]
本実施例では、溝の側壁の面が{1−100}面(M面)の劈開面(物理的加工により現れやすい面)であるが、他にも劈開面となる面方位としては、基板が六方晶系(サファイア基板を含む)の場合には{1−100}面(M面)、{01−20}面(R面)、あるいは基板が閃亜鉛鉱型あるいはダイアモンド構造型の場合には{110}面があり、このような面方位となる方向に溝を作製しても構わない。 In is a cleavage plane of the surface is {1-100} plane of the side wall of the groove (M plane) (physical processing by easily appear surface), as a plane orientation becomes even cleavage planes are other embodiment, the substrate There hexagonal {1-100} plane in the case of (including sapphire substrate) (M plane), {01-20} plane (R plane), or if the substrate is zinc blende or diamond-structure type It has {110} plane, but may also be formed with grooves in a direction in which such a plane orientation.
【0034】 [0034]
また、サファイア基板に対する{1−100}面は例えばケミカルエッチングした場合に現れやすい面(以下、エッチング安定面と記す)でもある。 Further, tends to appear a surface (hereinafter, referred to as etching stable plane) when {1-100} plane to the sapphire substrate was for example chemical etching is also. このようなエッチング安定面となる方向に溝を形成することによっても、溝の側面が急峻とすることができる。 Also by forming the groove in a direction to be such an etching stable surface, can be the side surface of the groove is steep. このようなエッチング安定面となる面方位としては、基板が六方晶系(サファイア基板を含む)の場合には{1−100}面(M面)、{11−20}面(A面)、{0001}面(C面)、{01−12}面(R面)、あるいは基板が立方晶系、特に閃亜鉛鉱型またはダイアモンド構造型の場合には{111}面、{001}面があり、このような面方位となる方向に溝を作製しても構わない。 Such surface orientation as the etching stable surface, the substrate is hexagonal {1-100} plane in the case of (including sapphire substrate) (M plane), {11-20} plane (A plane), {0001} plane (C plane), {01-12} plane (R plane), or the substrate is cubic, especially in the case of zinc blende or diamond structure type {111} plane, the {001} plane There, but may also be formed a groove in the direction in which such a plane orientation.
【0035】 [0035]
次に、加工構造基板100上にMOCVD装置を用いてn型GaN膜を結晶成長させて、窒化物半導体構造を作製する工程について説明する。 Next, the MOCVD apparatus is crystal-grown n-type GaN film by using on the work structure substrate 100, steps of fabricating a nitride semiconductor structure. 図1(図2)に示す加工構造基板100を有機溶媒で十分に洗浄し、MOCVD装置内にセッティングした。 Figure 1 a sheet structure substrate 100 shown in (Fig. 2) was sufficiently washed with an organic solvent, and setting in an MOCVD apparatus. n型GaN膜121の成長前に、H 2ガスフロー中、基板温度1025℃で、加工構造基板100を約10分間、サーマルクリーニングした。 Before the growth of the n-type GaN film 121, in H 2 gas flow at a substrate temperature of 1025 ° C., the sheet structure substrate 100 about 10 minutes and thermal cleaning. 次に、基板温度を550℃に下げ、III族原料としてTMG(トリメチルガリウム)10cc/minを、V族原料としてNH 3 5000cc/minを供給し、約20nmのGaNバッファ層120を成長させた。 Next, the substrate temperature is lowered to 550 ° C., as a group III raw material TMG and (trimethylgallium) 10 cc / min, supplying the NH 3 5000 cc / min as a group V raw material, was grown GaN buffer layer 120 of approximately 20 nm. この手法は、サファイア基板上にエピタキシャル成長させるための公知技術と同一である。 This approach is well known in the art identical for epitaxial growth on a sapphire substrate.
【0036】 [0036]
次に、基板温度を1000℃に昇温し、TMG(50cc)、NH 3 (5000cc)とドナー不純物であるSiH 4 (シラン)を供給し、n型GaN膜121を9μm成長した。 Next, the substrate temperature is raised to 1000 ° C., TMG (50 cc), supplying SiH 4 (silane) is NH 3 (5000 cc) as a donor impurity, and the n-type GaN film 121 and 9μm growth.
【0037】 [0037]
n型GaN膜121の厚みが3μmを越えた辺りから、基板表面に作製した溝部110が空洞部116を残したままn型GaN膜121で覆われ、平坦化し始めた。 From around the thickness of the n-type GaN film 121 exceeds 3 [mu] m, the groove 110 fabricated on the substrate surface is covered with the n-type GaN layer 121 while leaving a cavity 116, it began to flatten. さらに成長を続け、n型GaN膜121の厚みが9μmで貫通転位の密度は約10 7 cm -2程度になった。 Further growing the density of thick threading dislocations in 9μm the n-type GaN film 121 became about 10 7 cm -2.
【0038】 [0038]
また、サファイア基板C面上にエピタキシャル成長した窒化物半導体であるGaNの配向関係は、(0001)sapphire//(0001)GaN、[1−210]sapphire//[−1010]GaNであることが知られており、結局、サファイア基板に対して[11−20]方向に溝部を形成することは、GaNに関しては[1−100]方向に溝部110を形成したことになる。 Further, the GaN orientation relationship is nitride compound semiconductor epitaxially grown on a sapphire substrate C plane, (0001) sapphire // (0001 ) GaN, [1-210] sapphire // [- 1010] It is GaN is known is and, eventually forming a groove in the [11-20] direction with respect to the sapphire substrate will have to form a groove 110 in the [1-100] direction with respect to GaN. 従って、本実施の形態1の溝部は、基板の劈開方向かつ基板直上に結晶成長した窒化物半導体の<1−100>方向に沿って形成されていることになる。 Therefore, the groove of the first embodiment will be formed along the <1-100> direction of the nitride semiconductor was grown in the cleavage direction and the substrate directly above the substrate.
【0039】 [0039]
窒化物半導体(GaN)はサファイア基板のC面上内では窒化物半導体(GaN)の<11−20>方向に伸びてラテラル成長することから、本実施の形態1の溝部は、基板の劈開方向及び基板直上に結晶成長した窒化物半導体のラテラル成長の速度の速い方向に対して垂直な方向に沿って形成されている。 Nitride semiconductor (GaN) is the fact that lateral growth extending in the <11-20> direction of the nitride within the above C-plane of the sapphire substrate semiconductor (GaN), the groove of the first embodiment, the cleavage direction of the substrate and it is formed along the direction perpendicular to the fast direction of the speed of the crystal grown nitride semiconductor of lateral growth directly the substrate. 基板の劈開方向に沿って溝を形成することにより、溝加工が容易になり、側壁の切り立った溝形状とすることによって急峻な段差を実現でき、また、ラテラル成長方向の速い方向に対して垂直な溝が形成されたことによって、空洞が生成されやすくなった。 By forming a groove along the cleavage direction of the substrate, facilitates the grooving, it can be realized steep step by a groove shape in which steep the side walls, also perpendicular to the fast direction of lateral growth direction by groove is formed such, cavity was easily generated. 従って、形成された窒化物半導体膜121の応力歪みによる結晶の高品質化及び窒化物半導体膜121内にクラック防止に寄与する。 Thus, contributing to prevent cracks in the formed high-quality crystal by the stress distortion of the nitride semiconductor layer 121 and the nitride semiconductor film 121.
【0040】 [0040]
本実施の形態1において加工構造基板上に形成した溝の周期を溝の深さh≧0.2×溝幅bを満たすことによってn型GaN膜121はその膜と加工構造基板110との間に生じた格子定数差または熱膨張係数差による応力歪みを緩和することができ、厚膜窒化物半導体膜を形成したことによるクラック発生を防止することができる。 During the n-type GaN layer 121 by filling the depth h ≧ 0.2 × groove width b of the period of the grooves formed in the sheet structure on the substrate groove in Embodiment 1 and its film and sheet structure substrate 110 can relieve stress strain caused by the lattice constant difference or thermal expansion coefficient difference that occurred, it is possible to prevent cracks due to the formation of the thick film nitride semiconductor film. 溝幅を広くするか、溝の深さを浅くすることによって溝の深さh≧0.2×溝幅bの条件を満たさない場合には、成長初期において溝の内部が窒化物半導体膜で埋まり空洞ができず、横方向成長による効果や歪み低減効果を奏しない。 Or widening the groove width, if the condition is not satisfied depth h ≧ 0.2 × groove width b of the groove by reducing the depth of the groove, the groove in the initial growth of a nitride semiconductor film filled can not cavity, it does not bring out the effects and distortion reduction effect by the lateral growth. また、溝の間隔を長くしても上記で説明したように平坦なサファイア基板上に形成した場合と貫通転位密度が同程度になった。 Also, if the density of threading dislocations also increase the time between grooves formed on the flat sapphire substrate as described above becomes the same extent.
【0041】 [0041]
図1のn型GaN膜121の表面に現れた貫通転位密度を見積もるために、表面TEM(透過型電子顕微鏡)観察を行った。 To estimate the threading dislocation density appear on the surface of the n-type GaN film 121 of FIG. 1, a surface TEM (transmission electron microscope) was observed. その結果、成長膜表面に現れた貫通転位密度は約10 7 cm -2程度まで低減しており、これまでに報告された従来例とほぼ同程度か若干高い程度である。 As a result, the threading dislocation density appear on the growing film surface is reduced to about 10 7 cm -2, which is slightly higher extent or substantially the same as the conventional example is reported.
【0042】 [0042]
また、従来例では選択成長によるマスクパターンが窒化物半導体成長中に熱的損傷を受け、マスクパターンの構成要素が不純物として窒化物半導体成長膜内に影響をもたらしていた。 The mask pattern by selective growth in the prior art is subjected to thermal damage during the growth of the nitride semiconductor components of the mask pattern had brought affect the nitride semiconductor grown film as impurities. しかしながら、本実施の形態で作製された成長膜層内には上記の不純物となる構成要素は一切含まれておらず、窒化物半導体成長膜のフォトルミネッセンス(PL)測定によれば、窒化物半導体成長膜(GaN単膜)のバンド端付近の発光強度と不純物によるディープレベルからの発光強度との相対比を比較したところ、本実施の形態で得られた相対強度比はマスクパターンを利用したそれと比べて1桁以上改善されていた。 However, components made with the impurities in the manufactured grown film layers in this embodiment is not included at all, according to the photoluminescence (PL) measurements of the nitride semiconductor growth layer, a nitride semiconductor a comparison of the relative ratio of the emission intensity from the growing film (GaN single film) deep level due to the emission intensity and the impurity near the band edge, the relative intensity ratio obtained in this embodiment by using a mask pattern at the same compared to it had been improved by more than one order of magnitude. これは、本実施の形態で得られた窒化物半導体の成長膜が非常に高品質であることを示している。 This indicates that growth film of the resulting nitride semiconductor in this embodiment is a very high quality.
【0043】 [0043]
上記加工構造基板上に形成した溝の周期長Lは12μmであったが、その周期長Lをさらに短くすれば溝の密度が増加し、貫通転位密度の低減が可能となる。 Period length L of the grooves formed in the sheet structure on the substrate was the 12 [mu] m, the density of grooves is increased if further shorten the period length L, it is possible to reduce the threading dislocation density. また、本実施の形態1では溝幅6μmであったが、さらに溝幅を狭くしても構わない。 Although there was a groove width 6μm In the first embodiment, it may be further narrowed groove width. さらに、本実施の形態では溝の周期を一定としたが、溝の間隔を20μm以下にする限り、溝の周期は必ずしも一定である必要はない。 Further, in this embodiment it was a constant groove pitch, as long as the distance between the grooves in 20μm or less, the period of the grooves is not necessarily constant.
【0044】 [0044]
(実施の形態2) (Embodiment 2)
本実施の形態2は、実施の形態1の変形例であり、サファイア基板に形成する溝部のパターンを変更した以外は本質的に実施の形態1と同一である。 Embodiment 2 is a modification of the first embodiment, except that the pattern of grooves to be formed on the sapphire substrate is the same as Embodiment 1 essentially implemented. 図3に本実施の形態2によって構成された加工構造基板100を示す。 It shows the sheet structure substrate 100 constituted by the second embodiment in FIG.
【0045】 [0045]
本実施の形態2は、サファイア基板のC面上にサファイア基板の[11−20]と[−2110]方向に沿って溝部111を形成した加工構造基板100と、加工構造基板100直上にn型GaN膜を8μm成長させた構造からなる。 The present exemplary Roh form 2 leaves, sapphire substrate mounting C surface above two sapphire substrate placement [11-20] door [-2110] direction two along hand groove 111 wo formed other processing structure substrate 100 door, processing structure substrate 100 directly above two n type consisting of a GaN film from the structure, which was 8μm growth. 以下に、本実施の形態2で作製した加工構造基板100と加工構造基板100上に結晶成長したn型GaN膜について説明する。 The following describes the n-type GaN film crystal growth sheet structure substrate 100 and the processing structure substrate 100 manufactured in this second embodiment.
【0046】 [0046]
成長用基板としてサファイア基板のC面を用いた。 Using the C-plane of the sapphire substrate as a growth substrate. 図3の加工構造基板100はFIB技術を使用して作製した。 Sheet structure substrate 100 in FIG. 3 was produced using the FIB technology. サファイア基板表面上に形成された溝部111は、幅b=1μm、深さh=3μmで、溝の間隔の周期L=3μmである。 Groove 111 formed on the sapphire substrate surface, a width b = 1 [mu] m, a depth h = 3 [mu] m, the period L = 3 [mu] m of groove spacing. このときの溝部111の方向はサファイア基板に対して[11−20]と[−2110]方向である。 Direction of the groove 111 at this time is [-2110] direction and [11-20] with respect to the sapphire substrate.
【0047】 [0047]
次に、加工構造基板100にMOCVD装置を用いてn型GaN膜を結晶成長した。 It was then grown an n-type GaN film by using the MOCVD apparatus for machining structural substrate 100. 図3の加工構造基板100を有機溶媒にて十分に洗浄し、MOCVD装置内にセッティングした。 The sheet structure substrate 100 in FIG. 3 sufficiently washed with an organic solvent, and setting in an MOCVD apparatus. n型GaN膜成長前に、H 2ガスフロー中、基板温度1025℃で、加工構造基板100を約10分間、サーマルクリーニングした。 Before n-type GaN film growth, in H 2 gas flow at a substrate temperature of 1025 ° C., the sheet structure substrate 100 about 10 minutes and thermal cleaning. 次に、基板温度を500℃に下げ、III族原料としてTMA(トリメチルアルミニウム)20cc/minを、V族原料としてNH 3 5000cc/minを供給し、約50nmのAlNバッファ層を成長させた。 Next, the substrate temperature is lowered to 500 ° C., as the group III material TMA (trimethyl aluminum) 20 cc / min, supplying the NH 3 5000 cc / min as a group V raw material, was grown AlN buffer layer of approximately 50nm. この手法は、サファイア基板上にエピタキシャル成長させるための公知技術と同一である。 This approach is well known in the art identical for epitaxial growth on a sapphire substrate.
【0048】 [0048]
次に、基板温度を1000℃に昇温し、TMG(50cc)、NH 3 (5000cc)とドナー不純物であるSiH 4 (シラン)を供給し、n型GaN膜を8μm成長した。 Next, the substrate temperature is raised to 1000 ° C., TMG (50 cc), SiH 4 were supplied to a NH 3 (5000 cc) as a donor impurity (silane) was 8μm grow an n-type GaN film.
【0049】 [0049]
実施の形態1で述べたようにn型GaN膜の厚みが2μmを越えた辺りから、基板表面に作製した溝部111が空洞部を残したままGaN膜によって覆われ、n型GaN膜が平坦化し始めた。 From around the thickness exceeds 2μm of n-type GaN film as described in the first embodiment, the grooves 111 produced on the substrate surface is covered with the GaN film while leaving the cavity, the n-type GaN film is flattened I started. さらに成長を続け、n型GaN膜の厚みが8μm程度で貫通転位の密度は約10 5 〜10 6 cm -2程度になった。 Further growing the density of threading dislocations in the thickness 8μm about n-type GaN film was about 105 to about 6 cm -2. 窒化物半導体成長膜のバンド端付近からのPL発光強度は、実施の形態1と同じく非常に強く、かつ不純物によるディープレベルからの発光強度は極めて弱かった。 PL intensity from the vicinity of the band edge of the nitride semiconductor grown film, also very strong in the first embodiment, and the emission intensity from the deep level due to impurities was extremely weak. このことから、実施の形態1と同じく高品質のGaN単膜が形成された。 Therefore, also the high-quality GaN single layer formed in the first embodiment.
【0050】 [0050]
本実施の形態2では溝幅に対する溝の深さの相対的な深さが実施の形態1の場合よりも深くなっており、溝幅よりも溝の深さが大きくすることで気相成長時における原料ガスの溝内部への供給が極端に不十分になって、溝内部にほとんど結晶成長が起こらなくすることができた。 And relative depth of the depth of the groove with respect to the form 2, the groove width of this embodiment is deeper than that of the first embodiment, when the vapor phase growth by increasing the depth of the groove than the groove width supply to the grooves inside the raw material gas becomes extremely poor in, it was possible to not occur most crystal growth inside the groove.
【0051】 [0051]
また、本実施の形態では、溝の方向が複数の方向に形成されている。 Further, in the present embodiment, the direction of the grooves are formed in a plurality of directions. サファイア基板に対して<11−20>方向の溝は、サファイア基板のC面内に[11−20]、[−2110]、[1−210]の3種存在する。 <11-20> direction of the groove with respect to the sapphire substrate, [11-20] in the C-plane of the sapphire substrate, [- 2110], there are three kinds of [1-210]. 本実施例のように窒化物半導体がサファイア基板に対してC軸配向で結晶成長する場合、同様に、窒化物半導体のC面内に3種の方向が存在する。 If crystal growth in the C axis orientation nitride semiconductor relative to the sapphire substrate as in this embodiment, likewise, three directions are present in the C plane of the nitride semiconductor. 本実施の形態2で使用した加工構造基板は、3種の方向の内、2種を選択してサファイア基板のC面上に溝部111を形成したものである。 Sheet structure substrate used in the embodiment 2, among the three directions is obtained by forming the groove 111 on the C plane of a sapphire substrate by selecting the two. このことにより、加工構造基板上に結晶成長したGaNは、これら2種の方向の各々に対して垂直な方向にラテラル成長を促進させられている。 Thus, GaN was grown to the sheet structure on the substrate, it is to promote the lateral growth in the direction perpendicular to each of the two directions. また、本実施の形態2の溝の間隔の一周期は、実施の形態1の溝の間隔の一周期の半分と短くなっており、溝の密度を増加させている。 Also, one period of the interval of the grooves of the second embodiment is shorter half of one period of the groove spacing of the first embodiment, thereby increasing the density of grooves. 従って、実施の形態2で得られた貫通転位密度は実施の形態1のそれと比べて1桁程度改善されていた。 Therefore, the threading dislocation density obtained in the second embodiment was improved by about one order of magnitude than that of the first embodiment.
【0052】 [0052]
(実施の形態3) (Embodiment 3)
本実施の形態3は、実施の形態2の変形例であり、実施の形態2で記述したサファイア基板<11−20>の等価な3種全ての方向に沿って溝部を形成したものである。 Embodiment 3 is a modification of the second embodiment is obtained by forming a groove along an equivalent all three directions of the sapphire substrate <11-20> described in the second embodiment. 従って、窒化物半導体に関して3種の<1−100>方向全てを選択したことにも相当する。 Therefore, also it corresponds to that selected the three <1-100> direction all respect nitride semiconductor. 尚、本実施の形態3はサファイア基板に形成する溝部のパターンを変更した以外は実施の形態2と同一である。 Incidentally, the third embodiment except for changing the pattern of grooves to be formed on the sapphire substrate is the same as the second embodiment.
【0053】 [0053]
図4に本実施の形態3によって構成された加工構造基板100を示す。 Figure 4 shows the sheet structure substrate 100 constituted by the third embodiment. 本実施の形態3は、サファイア基板のC面上にサファイア基板の[11−20]、[−2110]と[1−210]方向に沿って溝部112を形成した加工構造基板100と、加工構造基板100直上にn型GaN膜を8μm成長させた構造からなる。 Embodiment 3 [11-20] sapphire substrate on a C plane of a sapphire substrate, - and [2110] and [1-210] sheet structure substrate 100 forming a groove 112 along the direction, the processing structure consisting structure with 8μm growing an n-type GaN film directly on the substrate 100. 以下に、本実施の形態3で作製した加工構造基板100について説明する。 The following describes the processing structure substrate 100 manufactured in the third embodiment. 成長用基板としてサファイア基板のC面を用いた。 Using the C-plane of the sapphire substrate as a growth substrate. 図4の加工構造基板100は実施形態2と同様にFIB技術を使用して作製した。 Sheet structure substrate 100 in FIG. 4 was produced using the same manner FIB technology as in Embodiment 2. サファイア基板表面上に形成された溝112は、幅b=1μm、深さh=2μmで、溝の間隔の一周期L=4μmである。 Grooves 112 formed on the sapphire substrate surface, a width b = 1 [mu] m, a depth h = 2 [mu] m, which is one period L = 4 [mu] m of groove spacing. このときの溝112の方向はサファイア基板に対して、[11−20]、[−2110]と[1−210]方向である。 Against the sapphire substrate is the direction of the groove 112 at this time, [11-20], - it is [2110] and [1-210] direction.
【0054】 [0054]
本実施の形態3では、結晶成長したGaNが全3種の方向の各々に対して垂直な方向にラテラル成長している。 In the third embodiment, GaN was grown has been laterally grown in a direction perpendicular to each of all three directions. また、実施の形態2と同様に溝部の深さhが溝部の幅bよりも長いことから、基板と窒化物半導体膜との間から生じた応力歪みを受け難くなる。 The depth h of the groove as in the second embodiment from longer than the width b of the groove, becomes less susceptible to stress-strain arising from between the substrate and the nitride semiconductor film.
【0055】 [0055]
本実施の形態3で得られた貫通転位密度ならびにPL発光強度による結果は実施の形態2のそれとほぼ同等であった。 Result of the threading dislocation density and PL intensity obtained in the third embodiment was substantially equal to that of the second embodiment. このことから、実施の形態2と同じく高品質のGaN単膜が形成され、また、クラックの発生も同様に抑制された。 Therefore, is formed similarly high quality GaN single film in the second embodiment, also, the occurrence of cracks were similarly inhibited.
【0056】 [0056]
(実施の形態4) (Embodiment 4)
本実施の形態4は、実施の形態1または実施の形態2の変形例であり、サファイア基板のC面をサファイア基板のM面に変更し、溝の方向を適宜選択したこと以外は同一である。 The embodiment 4 is a modification of the first embodiment or the second embodiment, by changing the C-plane of the sapphire substrate to the M plane of the sapphire substrate is the same except that selects the direction of the grooves appropriately . 以下に、本実施の形態4で作製した加工構造基板について説明する。 The following describes the processing structure substrate manufactured in the fourth embodiment.
【0057】 [0057]
サファイア基板M面と窒化物半導体であるGaNとのエピタキシャル関係は、(01−10)sapphire//(01−13)GaN、[0001]sapphire//[2−1−10]GaNである。 The epitaxial relationship between the GaN sapphire substrate M surface and the nitride semiconductor is a (01-10) sapphire // (01-13) GaN, [0001] sapphire // [2-1-10] GaN. 従って、M面サファイア基板に関して[0001]方向に{1−100}面を含む溝部を、あるいは[2−1−10]方向に沿って溝部を形成すると、前者の溝の方向はサファイア基板の劈開面であるM面({1−100}面)を含んでおり、後者の溝の方向はサファイア基板M面上に結晶成長したGaNのラテラル成長に対して垂直である。 Therefore, the groove including a {1-100} plane in the [0001] direction with respect to M-plane sapphire substrate, or [2-1-10] When forming the groove along the direction of the former groove direction of the sapphire substrate cleavage includes M surface is a surface ({1-100} plane), the direction of the latter grooves are perpendicular to the GaN lateral growth crystal growth on a sapphire substrate M surface. これらの方向を片方のみ、または両方をサファイア基板のM面上に形成し、これを加工構造基板とする。 These directions one only, or to form both on the M plane of the sapphire substrate, to do this the processing structure substrate. 片方向のみに溝部を形成した場合は実施の形態1に、両方向に溝部を形成した場合は実施の形態2に属する。 To the first embodiment when forming the groove only in one direction, the case of forming a groove in both belonging to the second embodiment.
【0058】 [0058]
本実施の形態4に即して溝部の幅b=2μm、深さh=3μm、溝の間隔の一周期L=5μmで、加工構造基板を作製し、窒化物半導体膜を10μm成長した。 Width b = 2 [mu] m of groove in line with the fourth embodiment, the depth h = 3 [mu] m, in one period L = 5 [mu] m of groove spacing, the sheet structure substrate produced was 10μm growing the nitride semiconductor film. 加工構造基板の溝部は片方向のみまたは両方向に形成した2種類について試作を行ったが、これらの貫通転位密度は共に10 6 〜10 7 cm -2程度であった。 Groove machining structural substrate was a development of the two formed only or in both directions unidirectional, these threading dislocation density were both 10 6 ~10 7 cm -2 order. この貫通転位密度の値は、これまでの従来例で報告されたマスクパターンを利用したそれと比べてほぼ同程度であった。 The value of the threading dislocation density was almost the same as compared with that using a mask pattern that has been reported in the prior art so far. 本実施の形態4では、上記実施の形態1〜3のように、基板の劈開面内の方向と窒化物半導体のラテラル成長に対して垂直方向とが一致していない。 In the fourth embodiment, as in the first to third embodiments, not consistent with the direction perpendicular to the direction of the nitride semiconductor of the lateral growth in the cleavage plane of the substrate. 実施の形態2または3に比べてその貫通転位密度が1桁程度悪くなった1つの要因として上記理由が考えられる。 The reason is considered as one factor that the threading dislocation density is deteriorated one order of magnitude compared to the second or third embodiment. PL発光強度に関しては上述の実施の形態1と同様に、窒化物半導体のバンド端付近の発光によるPL発光強度は非常に強く、不純物に起因したディープレベルからの発光強度は極めて弱かった。 Similar to the first embodiment described above with respect to the PL emission intensity, PL luminous intensity of light emitted near the band edge of the nitride semiconductor is very strong, the emission intensity from the deep levels due to impurities was very weak. また、クラックの発生も同様に抑制された。 Further, occurrence of cracks was also similarly suppressed.
【0059】 [0059]
(実施の形態5) (Embodiment 5)
本実施の形態5は、実施形態1〜3の変形例であり、サファイア基板のC面をサファイア基板のA面に変更した以外は同一である。 Embodiment 5 is a modification of the first to third embodiments, except that the C-plane of the sapphire substrate A plane of sapphire substrate are the same. 以下に、本実施の形態5で作製した加工構造基板について説明する。 The following describes the processing structure substrate manufactured in the fifth embodiment.
【0060】 [0060]
サファイア基板A面上に窒化物半導体であるGaNをエピタキシャル成長させた場合、窒化物半導体の結晶成長条件によってサファイア基板A面とGaNとの配向関係に以下の2種が存在する。 When the GaN is a nitride semiconductor on a sapphire substrate A surface is epitaxially grown, the following two are present in the orientation relationship between the sapphire substrate A plane and GaN by crystal growth conditions of the nitride semiconductor. 即ち、(2−1−10)sapphire//(0001)GaN、[0001]sapphire//[2−1−10]GaN、[01−10]sapphire//[01−10]GaNと、(2−1−10)sapphire//(0001)GaN、[0001]sapphire//[01−10]GaN、[01−10]sapphire//[2−1−10]GaNである。 That, (2-1-10) sapphire // (0001) GaN, [0001] sapphire // [2-1-10] GaN, [01-10] sapphire // [01-10] and GaN, (2 -1-10) sapphire // (0001) GaN, [0001] sapphire // [01-10] GaN, a [01-10] sapphire // [2-1-10] GaN. 前者の配向関係をエピタキシャル関係1、後者のそれをエピタキシャル関係2とする。 The epitaxial relationship 1 orientation relationship of the former, the latter it and epitaxial relation 2.
【0061】 [0061]
エピタキシャル関係1の場合、サファイア基板A面に関して[0001]方向とその[0001]方向と32.4°の方向に、あるいは[01−10]方向に沿って溝部を形成する。 For epitaxial relation 1, in the direction with respect to the sapphire substrate A surface [0001] direction and the [0001] direction and 32.4 °, or [01-10] to form a groove along the direction. 前者の2つの溝部の方向はサファイア基板の劈開面であるM面({1−100}面)とR面({01−12}面)をそれぞれ含んでおり、後者のそれはサファイア基板A面上に結晶成長したGaNのラテラル成長に対して垂直である。 Two directions of the groove of the former M surface is a cleavage plane of a sapphire substrate ({1-100} plane) and R plane ({01-12} plane) of which each contain the latter it is a sapphire substrate A plane double-crystal growth and other GaN field lateral growth Nitaishite vertical out there. これらの方向を各方向のみ、または組み合わせてサファイア基板のA面上に形成し、これを加工構造基板とする。 These directions each direction only, or in combination is formed on the A plane of the sapphire substrate, to do this the processing structure substrate.
【0062】 [0062]
片方向のみに溝部を形成した場合は実施の形態1に、これら溝部を組み合わせて形成した場合は実施の形態2または実施の形態3にそれぞれ属する。 To the first embodiment when forming the groove only in one direction, if formed by combining these grooves belonging respectively to Embodiment 2 or Embodiment 3. 本実施の形態5のサファイア基板A面かつエピタキシャル関係1によって得られた効果は実施の形態4と同等であった。 Effect obtained by the sapphire substrate surface A and an epitaxial relationship 1 according to the fifth embodiment were equivalent to that of the fourth embodiment. また、クラックも同様に抑制された。 Further, cracks were similarly inhibited.
【0063】 [0063]
次に、エピタキシャル関係2の場合、溝部をサファイア基板A面に関して[0001]方向に、またはその[0001]方向と32.4°の方向に沿って形成する。 Next, the case of epitaxial relation 2, in the [0001] direction of the groove with respect to the sapphire substrate A surface, or a [0001] formed along the direction of the direction and 32.4 °. 前者の溝部の方向はサファイア基板の劈開面であるM面({1−100}面)を含み、かつサファイア基板A面上に結晶成長したGaNのラテラル成長に対して垂直である。 Direction of the groove of the former includes a M-plane is a cleavage plane of a sapphire substrate ({1-100} plane) and perpendicular to the crystal grown GaN lateral growth on a sapphire substrate A surface. 従って、サファイア基板のC面を使用した実施の形態1と同じ効果が得られる。 Therefore, the same effect as in the first embodiment using the C-plane of the sapphire substrate can be obtained. 次に後者の溝部の方向は、サファイア基板の劈開面であるR面({01−12}面)を含んでいる。 Then the latter in the direction of the groove includes an R surface which is cleaved surface of the sapphire substrate ({01-12} plane). これらの方向の片方を、または両方をサファイア基板のA面上に形成し、これを加工構造基板とする。 The one of these directions, or to form both on the A plane of the sapphire substrate, to do this the processing structure substrate.
【0064】 [0064]
片方向のみに溝部を形成した場合は図2の実施の形態1に、これら溝部を組み合わせて形成した場合は実施の形態2または実施の形態3にそれぞれ属する。 To the first embodiment of FIG. 2 is the case of forming the groove only in one direction, if formed by combining these grooves belonging respectively to Embodiment 2 or Embodiment 3. 本実施の形態5のサファイア基板A面かつエピタキシャル関係2によって得られた効果は実施の形態1と同等であった。 Effect obtained by the sapphire substrate surface A and an epitaxial relationship 2 of the fifth embodiment was equivalent to the first embodiment. また、クラックも同様に抑制された。 Further, cracks were similarly inhibited.
【0065】 [0065]
(実施の形態6) (Embodiment 6)
本実施の形態6は、実施形態1の変形例であり、サファイア基板のC面をサファイア基板のR面に変更した以外は上記実施の形態と同一である。 Embodiment 6 is a modification of the embodiment 1, except that the C-plane of the sapphire substrate to the R plane of the sapphire substrate are the same as the above embodiment. 以下に、本実施の形態6で作製した加工構造基板について説明する。 The following describes the processing structure substrate manufactured in the sixth embodiment.
サファイア基板R面と窒化物半導体であるGaNとのエピタキシャル関係は、(011−2)sapphire//(2−1−10)GaN、[2−1−10]sapphire//[01−10]GaNである。 The epitaxial relationship between the GaN sapphire substrate R surface and the nitride semiconductor, (011-2) sapphire // (2-1-10) GaN, [2-1-10] sapphire // [01-10] GaN it is. 従って、サファイア基板R面に関して[2−1−10]方向に{1−100}面を含む溝部を形成する。 Thus, forming the groove containing the {1-100} plane in the 2-1-10] direction with respect to the sapphire substrate R-plane. 溝部の方向はサファイア基板の劈開面であるM面({1−100}面)を含んでいる。 Direction of the groove includes a M-plane is a cleavage plane of a sapphire substrate ({1-100} plane). 上記方向をサファイア基板のR面上に形成し、これを加工構造基板とする。 The direction is formed on the R plane of the sapphire substrate, to do this the processing structure substrate. 本実施の形態6によって得られた貫通転位密度は約10 7 〜10 8 cm -2程度で、一般的な従来技術であるマスクパターンを利用して得られたそれと比べて若干悪い程度であった。 Threading dislocation density obtained by the sixth embodiment is about 10 7 to 10 approximately 8 cm -2, was a degree slightly worse than obtained with it by using a mask pattern is a typical prior art . しかしながら、不純物に起因したPL発光強度は実施の形態1と同等であった。 However, PL luminous intensity due to impurities was equivalent to the first embodiment. また、クラックも同様に抑制された。 Further, cracks were similarly inhibited.
【0066】 [0066]
(実施の形態7) (Embodiment 7)
本実施の形態7は、実施形態1〜3の変形例であり、サファイア基板のC面を6H−SiC基板の(0001)面に変更した以外は上記実施の形態と同一である。 Seventh embodiment is a modification of the first to third embodiments, except that the C-plane of the sapphire substrate (0001) plane of 6H-SiC substrate is the same as the above embodiment. 以下に、本実施の形態7で作製した加工構造基板について説明する。 The following describes the processing structure substrate manufactured in Embodiment 7.
6H−SiC基板の(0001)面上に窒化物半導体であるGaNをエピタキシャル成長させた場合、6H−SiC基板(0001)面とGaNとのエピタキシャル関係は、(0001)6H−SiC//(0001)GaN、[2−1−10]6H−SiC//[2−1−10]GaN、[01−10]sapphire//[01−10]GaNである。 If the 6H-SiC substrate (0001) GaN is a nitride semiconductor on the surface by epitaxial growth, the epitaxial relationship between the 6H-SiC substrate (0001) face and GaN, (0001) 6H-SiC // (0001) GaN, [2-1-10] 6H-SiC // [2-1-10] GaN, a [01-10] sapphire // [01-10] GaN.
【0067】 [0067]
従って、溝を6H−SiC基板(0001)面に関して[2−1−10]方向に、あるいは[01−10]方向に沿って形成する。 Therefore, the [2-1-10] direction with respect to the grooves of the 6H-SiC substrate (0001) plane, or [01-10] formed along the direction. 前者の溝部の方向は6H−SiC基板(0001)面の劈開面である{1−100}面を含んでおり、後者のそれは6H−SiC基板(0001)面上に結晶成長したGaNのラテラル成長に対して垂直である。 The direction of the groove of the former is a cleavage plane of the 6H-SiC substrate (0001) plane {1-100} includes a surface, GaN lateral growth that of the latter was grown on 6H-SiC substrate (0001) on a surface it is perpendicular to. これらの方向の片方を、または両方を6H−SiC基板(0001)面上に形成し、これを加工構造基板とする。 The one of these directions, or 6H-SiC substrate (0001) both formed on the surface, to do this the processing structure substrate.
【0068】 [0068]
片方向のみに溝を形成した場合は実施の形態1に、これら溝部を組み合わせて形成した場合は実施の形態2または実施の形態3に属する。 To the first embodiment when forming the grooves only in one direction, the case of forming a combination of these grooves belonging to Embodiment 2 or Embodiment 3. 本実施の形態7で得られた加工構造基板による効果は実施の形態4と同等であった。 Effect by sheet structure substrate obtained in Embodiment 7 was comparable to that of the fourth embodiment.
【0069】 [0069]
(実施の形態8) (Embodiment 8)
本実施の形態8は、実施形態1から実施の形態3の変形例であり、サファイア基板のC面をMgAl 24 (マグネシアスピネル)基板の(111)面に変更した以外は上記実施の形態と同一である。 Embodiment 8, Embodiment is a modification of the embodiment 1 from embodiment 3, the above embodiment except that the C-plane of the sapphire substrate in MgAl 2 O 4 (magnesia spinel) substrate (111) surface it is the same as. 以下に、本実施の形態8で作製した加工構造基板について説明する。 The following describes the processing structure substrate manufactured in Embodiment 8.
【0070】 [0070]
MgAl 24基板の(111)面上に窒化物半導体であるGaNをエピタキシャル成長させた場合、 MgAl 24基板(111)面とGaNとのエピタキシャル関係は、(111)MgAl 2 O 4 //(0001)GaN、[−110]MgAl 2 O 4 //[2−1−10]GaN、[11−2]MgAl 2 O 4 //[01−10]GaNである。 When the GaN is a nitride semiconductor on a (111) plane of the MgAl 2 O 4 substrate is epitaxially grown, the epitaxial relationship between the MgAl 2 O 4 substrate (111) plane and GaN, (111) MgAl 2 O 4 // (0001) GaN, [- 110 ] MgAl 2 O 4 // [2-1-10] GaN, a [11-2] MgAl 2 O 4 // [01-10] GaN.
【0071】 [0071]
従って、MgAl 24基板の(111)面上に関して[−110]方向に{100}面を含む溝部を、あるいは[11−2]方向に沿って溝部を形成する。 Shitagatte, MgAl 2 O 4 substrate mounting (111) Menjo Nikanshite [110] direction similar {100} plane wo including groove wo, Aruiwa [11-2] direction two along hand groove wo formation to. 前者の溝部の方向はMgAl 24基板(111)面の劈開面である{100}面を含んでおり、後者のそれはMgAl 24基板(111)面上に結晶成長したGaNのラテラル成長に対して垂直である。 Direction of the groove of the former includes a {100} plane which is a cleavage plane of the MgAl 2 O 4 substrate (111) surface, the latter it is MgAl 2 O 4 substrate (111) crystal grown GaN lateral growth on the surface it is perpendicular to. これらの方向の片方を、または両方をMgAl 24基板(111)面上に形成し、これを加工構造基板とする。 These field direction Roh one wo, Matawa both wo MgAl 2 O 4 substrate (111) surface on the two formed, this wo processing structure board door to.
【0072】 [0072]
1方向のみに溝部を形成した場合は実施の形態1に、これら溝部を組み合わせて形成した場合は実施の形態2または実施の形態3にそれぞれ属する。 Only to the first embodiment when forming a groove in one direction, if formed by combining these grooves belonging respectively to Embodiment 2 or Embodiment 3. 本実施の形態8で得られた加工構造基板による効果は実施の形態4と同等であった。 Effect by sheet structure substrate obtained in Embodiment 8 was the same as the fourth embodiment.
【0073】 [0073]
(実施の形態9) (Embodiment 9)
図5(a)は、本実施の形態9によって作製されたGaN膜の構成図を示す。 5 (a) shows a block diagram of a GaN film fabricated by the ninth embodiment. 図5(b)は、本実施の形態9で作製するGaN膜の基板を示す図である。 5 (b) is a diagram showing a substrate of a GaN film manufactured in the ninth embodiment. 本実施の形態は、サファイア基板のC面上に無秩序に凹凸部113を形成した加工構造基板100と、加工構造基板直上にGaN膜122を30μm成長させた構造からなる。 This embodiment comprises a sheet structure substrate 100 formed with randomly uneven portion 113 on the C-plane of the sapphire substrate, consisting of structure with 30μm growing a GaN film 122 immediately above sheet structure substrate. 以下に、本実施の形態9で作製した加工構造基板100について説明すると共に、HVPE法を用いたGaN成長厚膜の作製方法について記述する。 Hereinafter, the described sheet structure substrate 100 manufactured in Embodiment 9 describes a method for manufacturing the GaN growth thick film using a HVPE method.
【0074】 [0074]
成長用基板としてサファイア基板のC面を使用した。 Using the C-plane of the sapphire substrate as a growth substrate. 図5(b)に示してある加工構造基板100は、Ar +イオンミリング法を用いてサファイア基板表面上に無秩序の凹凸部113を形成した。 FIG 5 (b) processing structure substrate 100 is shown in formed a disordered uneven portion 113 on the sapphire substrate surface using Ar + ions milling. この凹凸部113は、表面荒さ計測で平均高低差が約3μm、凹凸部の平均周期が約13μm程度であった。 The uneven portion 113 has an average height difference of about 3μm with a surface roughness measurement, the average period of the uneven portion was about 13 .mu.m.
【0075】 [0075]
次に、上記工程によって作製された凹凸部113を有する加工構造基板100上にGaN膜122の結晶成長を行う。 Next, the crystal growth of the GaN layer 122 on the sheet structure substrate 100 having an uneven portion 113 produced by the above process. まず、加工構造基板100を有機溶媒にて十分に洗浄し、HVPE装置内にセッティングした。 First, the processing structure substrate 100 sufficiently washed with an organic solvent, and setting in the HVPE apparatus. GaN膜122結晶成長前に、H 2ガスフロー中、基板温度1025℃で、加工構造基板100を約10分間、サーマルクリーニングした。 Before GaN layer 122 crystal growth, in H 2 gas flow at a substrate temperature of 1025 ° C., the sheet structure substrate 100 about 10 minutes and thermal cleaning. 次にGaN膜122を結晶成長させるために、V族ガスとしてNH 3ガスとキャリアH 2ガスをそれぞれ2000cc/min、10000cc/minで混合したガスを、III族ガスについてはHVPE装置内に予め約700℃の温度で保持されたGa金属上に、HClガス100cc/minを供給してGaとHClガスとの反応生成物であるIII族塩化物とキャリアH 2ガス1000cc/minとを混合したガスを、それぞれ加工構造基板100がセッティングされているHVPE成長槽に送り込み、GaN膜122を約30μm成長させた。 Then, to the crystal growth of GaN film 122, NH 3 gas and a carrier H 2 gas respectively as a group V gas 2000cc / min, a gas obtained by mixing 10000cc / min, the Group III gas beforehand about in the HVPE apparatus on Ga metal maintained at a temperature of 700 ° C., were mixed with HCl gas 100 cc / min by supplying a group III chlorides is the reaction product of Ga and HCl gas and a carrier H 2 gas 1000 cc / min gas the respective sheet structure substrate 100 is fed into a HVPE growth chamber being setting was about 30μm grow a GaN film 122. このようにして図5(a)に示すGaN膜が形成できる。 In this way, the GaN film shown in FIGS. 5 (a) can be formed.
【0076】 [0076]
GaN膜122の厚みが5μmを越えた辺りから、加工構造基板100表面に作製した凹凸部113が空洞部を残したままGaN膜122で覆われ、平坦化し始めた。 From around the thickness of the GaN layer 122 exceeds 5 [mu] m, uneven portions 113 fabricated in sheet structure substrate 100 surface is covered with the GaN film 122 leaving a cavity, it began to flatten. また、さらに成長を続け、GaN膜122の厚みが30μmで貫通転位の密度は約10 8 cm -2程度になった。 Still growing, the density of threading dislocations in the thickness of the GaN layer 122 is 30μm became about 10 8 cm -2. 基板表面を光学顕微鏡で観測したところクラックは発生していなかった。 Crack was observed substrate surface with an optical microscope did not occur. 本実施の形態9で得られたGaN膜中の貫通転位密度の値は、従来より報告されているマスクパターンを使用しないHVPE法を用いた厚膜成長方法のそれと同程度であった。 The value of the threading dislocation density of the GaN film obtained in the ninth embodiment, was comparable to that of a thick film growing method using the HVPE method without using a mask pattern that has been reported conventionally. しかしながら、直接サファイア基板上に結晶成長させた従来の厚膜成長方法に比べて、本実施の形態9の加工構造基板を使用して作製した成長膜には、その初期成長段階において成長膜表面にクラックは発生しておらず、同じ貫通転位密度を有していても成長厚膜の厚みは薄い。 However, as compared with conventional thick film growth method grown crystal directly sapphire substrate, the grown film prepared using a processing structure substrate of this embodiment 9, the growing film surface at the initial growth stage crack is not generated, the thickness of the grown thick may have the same threading dislocation density is thin.
【0077】 [0077]
以上、各実施の形態においては、形成される窒化物半導体としてGaNを例に説明したが、これを他の窒化物半導体、例えばAl x Ga y In 1-xy N(0≦x≦1、0≦y≦1)や、あるいは、Al x Ga y In 1-xy N(0≦x≦1、0≦y≦1)の構成元素の一部(組成比10%以下)をB、Cr、V、Ti、Nb、Ta、Zr、Sc、Tl、Gd、La、As、P、Sbなどの元素で置換した材料であっても良い。 Above, in each embodiment has been described with reference to GaN as an example as a nitride semiconductor to be formed, which other nitride semiconductor, e.g., Al x Ga y In 1-xy N (0 ≦ x ≦ 1,0 ≦ y ≦ 1) or, alternatively, Al x Ga y in 1- xy N (0 ≦ x ≦ 1,0 ≦ y ≦ 1) of the constituent elements some (composition ratio of 10% or less) B, Cr, V , Ti, Nb, Ta, Zr, Sc, Tl, Gd, La, As, P, may be a material obtained by substituting elements such as Sb.
【0078】 [0078]
(実施の形態10)図6は、本実施の形態10によって作製されたLD素子構造を示している 6 (Embodiment 10) shows the LD device structure made by the tenth embodiment. 本実施の形態では、実施形態2で作製されたn型GaN膜付き加工構造基板200直上に、MOCVD装置を用いて発光素子構造としてLD素子構造を作製した例である。 In this embodiment, immediately above the n-type GaN film-sheet structure substrate 200 manufactured by the embodiment 2, an example of manufacturing an LD device structure as a light emitting element structure using the MOCVD apparatus.
【0079】 [0079]
以下に、本実施の形態の半導体発光素子の製造方法について説明する。 Hereinafter, a method for manufacturing a semiconductor light-emitting element of this embodiment.
【0080】 [0080]
まず、実施の形態2で説明した方法で作製した窒化物半導体構造(加工構造基板と加工構造基板上のn型GaN膜)200をMOCVD装置に搬送し、1050℃でサーマルクリーニングを行った。 First, to transport the 200 (n-type GaN film on the work structure substrate and the processing structure substrate) and the nitride semiconductor structure manufactured by the method described in the second embodiment to the MOCVD apparatus was subjected to thermal cleaning at 1050 ° C.. MOCVD装置に装備されている原料ガスの内、V族原料ガスとしてNH 3ガスを、III族ガスとしてTMG(トリメチルガリウム)とドナー不純物としてSiH 4 (シラン)ガスを用い、成長温度1000℃で第1のSiドープn型GaN層201を窒化物半導体構造上に3μm成長させた。 Of the raw material gas is equipped in the MOCVD apparatus, the NH 3 gas as group V source gas, a SiH 4 (silane) gas as a donor impurity TMG (trimethyl gallium) as a group III gas, first at a growth temperature 1000 ° C. 1 of Si-doped n-type GaN layer 201 was 3μm grown on the nitride semiconductor structure.
【0081】 [0081]
続いて、第2のクラッド層を作製するために、原料ガスとしてNH 3 、TMGとTMA(トリメチルアルミニウム)を、ドナー不純物としてSiH 4ガスを用い、Siドープn型Al 0.1 Ga 0.9 N層202を0.4μm成長させた。 Subsequently, in order to produce a second cladding layer, NH 3 as raw material gases, TMG and TMA with (trimethyl aluminum), using the SiH 4 gas as a donor impurity, a Si-doped n-type Al 0.1 Ga 0.9 N layer 202 was 0.4μm growth.
【0082】 [0082]
次に、第3の光ガイド層を作製するために原料ガスとしてNH 3とTMGを、ドナー不純物としてSiH 4ガスを用い、Siドープn型GaN層203を0.1μm成長させた。 Then, the NH 3 and TMG as the raw material gas to produce a third light guide layer, using a SiH 4 gas as a donor impurity, and the Si-doped n-type GaN layer 203 is 0.1μm growth.
【0083】 [0083]
次に、第4の多重量子井戸活性層を作製するために原料ガスとしてNH 3 、TMGとTMI(トリメチルインジウム)を、ドナー不純物としてSiH 4ガスを用い、Siドープn型の多重量子井戸In 0.2 Ga 0.8 N(2nm)/In 0.05 Ga 0.95 N(3nm)層204を5周期作製した。 Next, NH 3, TMG and TMI (the trimethyl indium), using the SiH 4 gas as a donor impurity, a multiple quantum well In 0.2 of Si-doped n-type as the source gas to produce a fourth multi-quantum well active layer the Ga 0.8 N (2nm) / In 0.05 Ga 0.95 N (3nm) layer 204 was 5 cycles produced. 続いて、上記量子井戸活性層中のInが活性層直上の窒化物半導体層を成長中に蒸発してしまわないようにp型Al 0.2 Ga 0.8 N蒸発防止層205を30nm成長させた。 Then, In the quantum well active layer has a p-type Al 0.2 Ga 0.8 N evaporation preventing layer 205 so as not to evaporate during growing a nitride semiconductor layer directly active layer is 30nm growth.
【0084】 [0084]
次に、第5の光ガイド層を作製するために原料ガスとしてNH 3とTMGを、アクセプタ不純物としてEtCp 2 Mg(ビスエチルシクロペンタジエニルマグネシウム)を用い、Mgドープp型GaN層206を0.1μm成長させた。 Then, the NH 3 and TMG as the raw material gas to produce a fifth light guide layer, using EtCp 2 Mg (bis-ethyl-cyclopentadienyl magnesium) as an acceptor impurity, a Mg-doped p-type GaN layer 206 0 .1μm it is grown.
【0085】 [0085]
次に、第6のクラッド層を作製するために、原料ガスとしてNH 3 、TMGとTMAを、アクセプタ不純物としてEtCp 2 Mgガスを用い、Mgドープp型Al 0.1 Ga 0.9 N層207を0.4μm成長させた。 Next, in order to prepare a cladding layer of a 6, 0.4 .mu.m and NH 3, TMG and TMA as material gas, a EtCp 2 Mg gas as an acceptor impurity, a Mg-doped p-type Al 0.1 Ga 0.9 N layer 207 It was grown.
【0086】 [0086]
最後に第7のコンタクト層を作製するために、原料ガスとしてNH 3 、TMGとTMA(トリメチルアルミニウム)を、アクセプタ不純物としてEtCp 2 Mgガスを用い、Mgドープp型GaN層208を0.5μm成長させた。 The last two seventh field contact layer wo prepared to Tame two, the raw material gas Toshite NH 3, TMG door TMA (trimethyl aluminum) wo, acceptor impurity Toshite EtCp 2 Mg gas wo used, Mg-doped p-type GaN layer 208 wo 0.5μm growth It was.
【0087】 [0087]
さらに、LD素子化のために正電極210、負電極209をそれぞれMgドープp型GaN層208、Siドープn型GaN層201上に形成した。 Furthermore, to form the positive electrode 210, negative electrode 209 on the Mg-doped p-type GaN layer 208, Si-doped n-type GaN layer 201 respectively for LD device of. 上記LD素子構造のn型層とp型層の積層方法は、先にp型層を積層して、活性層、n型層を積層しても良い。 The method of laminating the n-type layer and the p-type layer of the LD element structure, by laminating a p-type layer above the active layer may be formed by laminating a n-type layer.
【0088】 [0088]
また、上記LD素子構造は、実施の形態2で作製した表面の平坦なn型GaN膜が付いた加工構造基板200を使用したが、実施の形態1、3〜9の方法で作製されたGaN膜を使用してもよい。 Also, the LD device structure, but using the processing structure substrate 200 with a flat n-type GaN film on the surface produced in the second embodiment, which is manufactured by the method of embodiment 1,3~9 GaN film may be used. さらには、各実施の形態でのGaN膜の形成と本実施の形態でのLD素子構造の作製を一装置内部で一貫して作製しても構わない。 Furthermore, it may be produced consistently fabrication of the LD element structure in the form of formation of GaN films and present in each embodiment in one device internally. あるいは、各実施の形態により得られたGaN膜から加工構造基板を除去したものを用いても構わない。 Alternatively, it may be used after removing the sheet structure substrate from the GaN film obtained by each embodiment.
【0089】 [0089]
本実施の形態10によって作製されたLD素子を50℃雰囲気下、2mW光出力の高温加速試験にかけたところ室温時使用換算で8000時間以上の連続発振寿命を確認した。 Under 50 ° C. atmosphere LD element fabricated by the tenth embodiment, it was confirmed 8000 hours of continuous oscillation life at room temperature when using terms was subjected to a high temperature acceleration test of 2mW light output. この連続発振寿命は、従来技術によって作製されたLD素子を同様の高温加速試験にかけて得られた寿命の約20%以上の向上であった。 The continuous oscillation life, was about 20% or more improvement in life resulting LD device fabricated by conventional techniques over the same high-temperature acceleration test. このような信頼性の高いLD素子が実現できたのは、上記実施の形態による転位密度の低減および不純物混入防止の効果によるものである。 This kind of highly reliable LD device can be realized is due to the effect of the reduction and adulteration prevention of dislocation density by the above-described embodiment.
【0090】 [0090]
(実施の形態11)図7は、本実施の形態11によって作製された発光素子構造としてLED素子構造を示す (Embodiment 11) FIG. 7 shows an LED element structure as a light emitting device structure made by the eleventh embodiment. 本実施の形態では、上記実施の形態で作製された窒化物半導体構造上に、MBE装置を用いてLED素子構造を作製した例について説明する。 In this embodiment, the fabricated nitride semiconductor structure on the above-mentioned embodiment, an example of manufacturing a LED device structure will be described with reference to MBE system.
【0091】 [0091]
実施の形態1で作製されたn型GaN膜付き加工構造基板300をMBE装置に搬送し、第1のn型GaN層301を2μm成長させた。 The n-type GaN film-sheet structure substrate 300 made in the first embodiment carry the MBE apparatus, and the first n-type GaN layer 301 is 2μm growth. 次に、第2のn型単一量子井戸In 0.45 Ga 0.55 N層302を4nm作製した。 Next, the second n-type single quantum well an In 0.45 Ga 0.55 N layer 302 and 4nm prepared. 続いて、上記量子井戸活性層中のInが活性層直上の窒化物半導体層を成長中に蒸発してしまわないようにp型Al 0.1 Ga 0.9 N蒸発防止層303を100nm成長させた。 Then, In the quantum well active layer has a p-type Al 0.1 Ga 0.9 N evaporation preventing layer 303 so as not to evaporate during growing a nitride semiconductor layer directly active layer is 100nm growth. 最後に、第3のp型GaNコンタクト層304を0.4μm成長させた。 Finally, the third p-type GaN contact layer 304 is 0.4μm growth.
【0092】 [0092]
さらに、LED素子化のため、正電極306、負電極305をそれぞれMgドープ第3のp型GaNコンタクト層304、第1のn型GaN層301上に形成した。 Furthermore, since the LED element of the positive electrode 306, respectively negative electrode 305 Mg-doped third p-type GaN contact layer 304 was formed on the first n-type GaN layer 301.
【0093】 [0093]
本実施の形態11によって作製されたLED素子の電子−光子変換効率を測定したところ、実用上問題ないと見なすことのできる5%以上の素子がウエハー全体の約88%以上存在し、従来技術によるLED素子歩留まり率を約13%アップすることができた。 Electronic LED element fabricated by the eleventh embodiment - where photon conversion efficiency was measured, 5% or more elements which can be regarded as no practical problem is present at least about 88% of the total wafer, according to the prior art the LED element yield rate could be about 13% up. また、同LED素子を1000時間後の信頼試験にかけたところ、試験開始時の97%以上の発光強度を得ることができた。 Further, when multiplied by the LED element reliability test after 1000 hours, it was possible to obtain 97% of the emission intensity at the start of the test. これにより実用上の信頼性も確保された。 Thus practical reliability is ensured. このような信頼性の高いLED素子が実現できたのは、上記実施の形態による転位密度の低減および不純物混入防止の効果、クラック防止の効果によるものである。 Such the high LED element reliability can be realized, the effect of reduction and adulteration prevention of dislocation density by the above-described embodiment, is due to the effect of crack prevention.
【0094】 [0094]
また、上記LED素子構造は、実施の形態1で作製したn型GaN膜が付いた加工構造基板300を使用したが、実施の形態2〜9の方法で作製されたGaN膜を使用してもよい。 Further, the LED element structure has been used the sheet structure substrate 300 with n-type GaN film produced in Embodiment 1, the use of GaN films produced by the method of Embodiment 2-9 of the embodiment good. さらには、各実施の形態でのGaN膜の形成と本実施の形態でのLD素子構造の作製を一装置内部で一貫して作製しても構わない。 Furthermore, it may be produced consistently fabrication of the LD element structure in the form of formation of GaN films and present in each embodiment in one device internally. あるいは、各実施の形態により得られたGaN膜から加工構造基板を除去したものを用いても構わない。 Alternatively, it may be used after removing the sheet structure substrate from the GaN film obtained by each embodiment.
【0095】 [0095]
(実施の形態12) (Embodiment 12)
図9(a)は、本実施の形態によって作製されたGaN膜405の構成図を示す。 9 (a) shows a block diagram of a GaN film 405 manufactured according to the present embodiment. また、図9(a)中の破線(GaN層402とGaN膜405との境界線)は図9(c)の溝403の凹凸形状に対応している。 Moreover, (the boundary line between the GaN layer 402 and the GaN layer 405) broken line in FIG. 9 (a) corresponds to the uneven shape of the groove 403 in FIG. 9 (c). 本実施の形態12は、サファイア基板400上に結晶成長したGaNバッファ層401、GaN層402、GaN層402上に形成された溝403、上記溝403によって生じた空洞部404とGaN膜405から構成されている。 Embodiment 12 of the present embodiment is, GaN buffer layer 401 grown on the sapphire substrate 400, GaN layer 402, a groove 403 formed on the GaN layer 402, composed of the cavity 404 and the GaN film 405 produced by the grooves 403 It is.
【0096】 [0096]
次に、本実施の形態12の作製方法について説明する。 Next, a method for manufacturing the present embodiment 12. 成長用基板はサファイア基板のC面を使用した。 Growth substrate was used as the C surface of the sapphire substrate. まず、サファイア基板400をMOCVD装置炉内に搬送し、基板温度1100℃、H 2雰囲気中で10分間サーマルクリーニングを行った。 First, to transport the sapphire substrate 400 to the MOCVD apparatus furnace, the substrate temperature 1100 ° C., was subjected to thermal cleaning 10 minutes in an H 2 atmosphere. 続いて、III族原料としてトリメチルガリウム(TMG)とV族原料としてアンモニア(NH 3 )を成長炉内に供給し、成長温度550℃でGaNバッファ層401を30nm成長した。 Subsequently, ammonia (NH 3) were supplied to the reactor in a V group material and trimethylgallium (TMG) as a group III material, a GaN buffer layer 401 was 30nm grown at a growth temperature of 550 ° C.. 上記成長は、GaNバッファ層以外にAlNバッファ層を使用しても良い。 It said growth may be used AlN buffer layer in addition to the GaN buffer layer. これらバッファ層の成長は窒化物半導体結晶成長における周知技術である。 Growth of these buffer layers are well known techniques in the nitride semiconductor crystal growth. GaNバッファ層401を成長した後、基板温度を1050℃まで昇温させて、GaN層402を3μm成長させた。 After growing the GaN buffer layer 401, the substrate temperature to 1050 ° C. and allowed to warm, and the GaN layer 402 is 3μm growth. 次に、GaN層402まで結晶成長した基板(以下、サファイア付きGaN基板と記す。)をMOCVD装置炉から取り出して、GaN層402面上にFIB法を用いてGaN結晶に対して<11−20>方向に溝403を形成した。 Next, the substrate (hereinafter, referred to as sapphire with GaN substrates.) Were grown until GaN layer 402 is taken out from the MOCVD apparatus furnace, <11-20 against GaN crystals using the FIB method GaN layer 402 on the surfaces of > to form a groove 403 in the direction. 溝403の側壁面はGaN結晶のへき開面である{1−100}面を含んでいる。 Side wall surface of the groove 403 includes a a cleavage plane of GaN crystal {1-100} plane. このときに形成された溝403の上面図と断面図をそれぞれ図9(b)と図9(c)に示している。 Shows a top view and a sectional view of a groove 403 formed in the case in FIGS 9 (b) and FIG. 9 (c). 図9に示されるように、成長面側にGaN膜が設けられた基板となっている。 As shown in FIG. 9, GaN film is a substrate provided on the growth surface side.
【0097】 [0097]
溝403は、幅b=5μm、深さh=2μmで、溝と溝の間隔(1周期)L=10μmである。 Groove 403 has a width b = 5 [mu] m, a depth h = 2 [mu] m, interval (1 cycle) of the groove and the groove is L = 10 [mu] m. このときの溝の幅bと溝の深さhとの関係は少なくともh≧0.2×bとする。 Relationship between the depth h of the width b and the groove of the groove at this time is at least h ≧ 0.2 × b.
【0098】 [0098]
上記手法によって形成された溝403を含むGaN層402上にGaN膜405をHVPE法を用いて200μm成長した。 The GaN film 405 on the GaN layer 402 including a groove 403 formed by the above method was 200μm grown using HVPE method. このGaN膜405の作成方法について下記に示す。 For creating this GaN film 405 below.
【0099】 [0099]
まず、上記サファイア付きGaN膜基板を有機溶媒にて十分に洗浄し、HVPE装置内に搬送する。 First, a GaN film substrate with the sapphire sufficiently washed with an organic solvent to be conveyed to the HVPE apparatus. 次にGaN膜405を結晶成長させるために、V族ガスとしてNH 3ガスとキャリアH 2ガスをそれぞれ2000cc/min、10000cc/minで混合したガスを、III族ガスについてはHVPE装置内に予め約700℃の温度で保持されたGa金属上に、HClガス100cc/minを供給してGaとHClガスとの反応生成物であるIII族塩化物とキャリアH 2ガス1000cc/minとを混合したガスを、それぞれHVPE成長炉に送り込み、GaN膜405を200μm成長させた。 Then, to the crystal growth of GaN film 405, NH 3 gas and a carrier H 2 gas respectively as a group V gas 2000cc / min, a gas obtained by mixing 10000cc / min, the Group III gas beforehand about in the HVPE apparatus on Ga metal maintained at a temperature of 700 ° C., were mixed with HCl gas 100 cc / min by supplying a group III chlorides is the reaction product of Ga and HCl gas and a carrier H 2 gas 1000 cc / min gas the respective feed the HVPE growth reactor, and the GaN film 405 is 200μm growth. GaN膜405は溝403を完全に埋没させて平滑に成長した。 GaN film 405 grew smoothly by completely buried groove 403. 光学顕微鏡でGaN膜405の表面観察を行ったところ、クラックは発生していなかった。 Was subjected to surface observation of the GaN film 405 by an optical microscope, cracks were not occurred. 本実施の形態12で得られたGaN膜405の貫通転位密度は約10 6 〜10 7 cm -2であった。 Threading dislocation density of the GaN film 405 obtained in the twelfth embodiment was about 10 6 ~10 7 cm -2. また、前記実施の形態同様にSiO 2等のマスクパターンを使用していないため、不純物の混入を防ぐことができた。 Further, since the similar form of the embodiment does not use a mask pattern of SiO 2 or the like, it was possible to prevent contamination of.
【0100】 [0100]
溝403の断面形状は矩形であったが、GaN膜405が成長する段階で{1−101}ファセット面が自己形成された(図9(d))。 The cross-sectional shape of the groove 403 has been a rectangular, {1-101} facets at the stage where the GaN film 405 is grown is self-formed (FIG. 9 (d)). これは{1−101}面がその他の面方位に比べてGaNの結晶成長速度の遅い面であるためである。 This is because {1-101} plane is slow surface crystal growth rate of the GaN compared to other plane directions. 本実施の形態12で溝403を<11−20>方向に形成したのは、窒化物半導体結晶(特にGaN結晶)に関して、{0001}面に比べて結晶成長速度の遅い{1−101}面を溝403の側壁面として出現させるためである。 The grooves 403 in the twelfth embodiment <11-20> was formed in a direction, with respect to nitride semiconductor crystal (in particular GaN crystal), {0001} slow crystal growth rate in comparison with the plane {1-101} plane the it is because to appear as a sidewall surface of the groove 403. 従って、窒化物半導体結晶の{1−101}面(あるいはファセット面として)が現れる方法であれば、上記溝の<11−20>方向に限るものではない。 Therefore, as long as the method {1-101} plane of the nitride semiconductor crystal (or as facet) appear, not limited to the <11-20> direction of the groove.
【0101】 [0101]
GaN膜405が溝403を埋没させていくプロセスについて観察した結果以下のことがわかった。 GaN film 405 has been found that the following results were observed for the process going to obscure the groove 403. GaN層402上に形成された溝403は、GaN膜405の成長とともに溝の深さが深くなった。 Grooves 403 formed on the GaN layer 402, the depth of the groove with the growth of GaN film 405 becomes deeper. これは、{0001}面での成長が{1−101}面での結晶成長よりも早いために溝が埋まらずに成長軸方向に成長が促進されたため、あたかも溝の深さが深くなったように見えるためである(図9(d))。 This is because the growth in the growth axis direction is promoted without bury grooves for faster than crystal growth at a growth is {1-101} plane in the {0001} plane, as if the depth of the grooves became deeper because look is as (Fig. 9 (d)). つまり、{1−101}面が他の面よりもGaNの結晶成長速度が遅いため(表面拡散長距離が長い)、{1−101}面に飛来してきたGa原子がGaNとなって取り込まれる前に{0001}面にGa原子が吐き出されてしまい、{0001}面上でN原子と結合してGaNが成長するものと考えられる。 That is, since the crystal growth rate of the GaN is slow (long surface diffusion long distance), the Ga atoms have been flying to the {1-101} plane taken in a GaN than other surfaces {1-101} plane would be the Ga atoms are discharged to the {0001} plane in front, it is considered that the growing GaN bonded to the N atom on the {0001} plane.
【0102】 [0102]
GaN膜405の結晶成長が進むにつれて{0001}面の成長面積が減少し、最終的には{1−101}ファセット面で囲まれた三角形状の凹凸形状を有する溝が形成される。 Growth area of ​​{0001} plane as the crystal growth proceeds decreases the GaN film 405, and finally a groove having a triangular uneven shape surrounded by {1-101} facets are formed. このときの構成を図9(d)の実線で示す。 Showing the structure of this case by a solid line in FIG. 9 (d). 図9(a)中の破線は図9(c)の溝403に対応している。 Broken line in FIG. 9 (a) corresponds to the groove 403 in FIG. 9 (c). さらにGaNの結晶成長が進むと吐き出し先となる{0001}面がないために({1−101}ファセット面しかないために)、今度は{1−101}ファセット面が結晶成長し始める。 Furthermore (for only {1-101} facets) because there is no crystal growth becomes a discharging destination proceeds {0001} plane of GaN, turn {1-101} facets begins to crystal growth. これは、{0001}面の成長が成長軸方向の成長であるのに対して、{1−101}ファセット面の成長は擬似的にラテラル方向(成長軸に対して横方向)への成長である。 This means that for the {0001} plane growth that the growth axis direction of growth, the growth of the {1-101} growth facet pseudo lateral (transverse to the growth axis) is there. この{1−101}ファセット面の成長が始まることによって溝部403が埋まり始める。 Begin filling the groove portion 403 by the growth of the {1-101} facets begins. しかしながら、{1−101}ファセット面で溝部が覆われるまで成長軸方向に成長が進んでいたため、溝の深さが溝403を形成したときの深さよりも深くなっていること(原料ガスが入り込みにくくなっている)と、溝部の両隣りからラテラル成長によって結晶成長してきたGaNは溝の中央で会合するが、若干の結晶配向関係の違いにより完全に結合せずに隙間が生じる。 However, {1-101} since the growth in the growth axis direction have reached the groove at the facets are covered, that (source gas is deeper than the depth at which the depth of the grooves has a groove 403 and it has) not easily enter, the GaN that has grown by lateral growth from Ri both sides of the groove is associated with the center of the groove, a gap is formed without completely bound by a slight difference in the crystal orientation relationship. この時の構成を図9(e)に示す。 The configuration at this time is shown in FIG. 9 (e). 図9(e)中の破線及び点線は、それぞれ図9(c)と図9(d)の構成図に対応している。 Dashed and dotted lines in FIG. 9 in (e) corresponds to the block diagram, respectively, of FIG 9 (c) and FIG. 9 (d). 以上の要因が空洞部404を形成するものとなる。 Becomes the more factors to form the cavity 404.
【0103】 [0103]
このようにして形成された空洞部404によって、前記実施例と同様に歪みの緩和が生じるものと考えられる。 This requirement similar to the hand-formed other cavity part 404 Niyotte, the embodiment door same two-distortion field relaxation moth produce things door possible. 貫通転位密度の低減に関しては上記空洞部以外に、ラテラル成長によって空洞部404が埋まる際に{1−101}ファセット面を境界面として貫通転位が成長軸方向から横軸方向に折れ曲がるためにGaN膜405最表面に到達する貫通転位密度が低減するものと考えられる。 In addition to the above cavity respect reducing the threading dislocation density, GaN film to threading dislocation of the {1-101} facet when filled cavity portion 404 by lateral growth as a boundary surface is bent from the growth axis direction in the horizontal direction 405 threading dislocation density that reaches the outermost surface is believed to reduce.
【0104】 [0104]
窒化物半導体膜上に形成された溝部の深さhが溝部の幅bに対してh≧bであるときは、溝部が十分に深く原料ガスが溝部の底部まで到達しないために、溝部が埋没することなく空洞部が形成される。 When the depth h of the groove formed in the nitride semiconductor film on is h ≧ b the width b of the groove, since the groove does not reach the bottom of deep enough material gas groove, the groove There cavity is formed without embedding. 従って、十分に溝の深さが深い場合は本実施の形態12ではなく、例えば実施の形態2または3と同様に空洞部が形成される。 Therefore, sufficient if the deeper rather than the twelfth embodiment of the groove, for example, cavities in the same manner as second or third embodiment is formed.
【0105】 [0105]
(実施の形態13) (Working Roh form 13)
本実施の形態13は、実施の形態12の溝方向を窒化物半導体結晶の<1−100>方向に変更した以外は実施の形態12と同様である。 Embodiment 13 of the present embodiment, except for changing the direction of the grooves embodiment 12 to <1-100> direction of the nitride semiconductor crystal is the same as the twelfth embodiment.
【0106】 [0106]
従って、実施の形態12と同様に、図9(a)〜(c)を用いて、本実施の形態を説明する。 Therefore, similarly to the twelfth embodiment, with reference to FIG. 9 (a) ~ (c), illustrating the present embodiment.
【0107】 [0107]
図9(a)は、サファイア基板400、GaNバッファ層401、GaN層402、GaN層402上に形成された溝403、前記溝403が形成されたGaN層402上にGaN膜405を積層させたとき、GaN膜405によって埋没されずに残った空洞部404と、GaN膜405から構成されている。 9 (a) is a sapphire substrate 400, GaN buffer layer 401, GaN layer 402 is formed on the GaN layer 402 has grooves 403, formed by laminating a GaN film 405 on the groove 403 is formed GaN layer 402 time, the cavity 404 remaining without being buried by GaN film 405, and a GaN film 405. ただし、図9(a)中の破線は、溝403の形状を示すために便宜上記載したものであり、GaN膜405を積層することによって、該破線で示す形状は消失する。 However, the broken lines in FIG. 9 (a) are those described for convenience to indicate the shape of the groove 403, by laminating a GaN film 405, a shape shown in 該破 line disappears.
【0108】 [0108]
次に、本実施の形態のGaN膜405の製造方法について説明する。 Next, a method for manufacturing the GaN film 405 of this embodiment. 成長用基板はサファイア基板のC面を使用した。 Growth substrate was used as the C surface of the sapphire substrate. まず、サファイア基板400をMOCVD装置炉に搬送し、基板温度1100℃、H 2雰囲気中で10分間サーマルクリーニングを行った。 First, to transport the sapphire substrate 400 to the MOCVD apparatus furnace, the substrate temperature 1100 ° C., was subjected to thermal cleaning 10 minutes in an H 2 atmosphere. 続いて、III族原料としてトリメチルガリウム(TMG)とV族原料としてアンモニア(NH 3 )を成長炉内に供給し、成長温度550℃でGaNバッファ層401を30nm成長した。 Subsequently, ammonia (NH 3) were supplied to the reactor in a V group material and trimethylgallium (TMG) as a group III material, a GaN buffer layer 401 was 30nm grown at a growth temperature of 550 ° C.. 上記成長は、GaNバッファ層以外にAlNバッファ層を使用しても良い。 It said growth may be used AlN buffer layer in addition to the GaN buffer layer. これらバッファ層の成長は窒化物半導体結晶成長における周知技術である。 Growth of these buffer layers are well known techniques in the nitride semiconductor crystal growth. GaNバッファ層401を成長した後、基板温度を1050℃まで昇温させて、GaN層402を2μm成長させた。 After growing the GaN buffer layer 401, the substrate temperature to 1050 ° C. and allowed to warm, and the GaN layer 402 is 2μm growth. 次に、GaN層402まで結晶成長した基板(以下、サファイア付きGaN基板と記す。)をMOCVD装置炉から取り出して、GaN層402面上に反応性イオンエッチング法を用いてGaN結晶に対して<1−100>方向に溝403を形成した。 Next, the crystal growth substrate (hereinafter, referred to as sapphire with GaN substrate.) To GaN layer 402 is taken out from the MOCVD apparatus furnace for GaN crystal by reactive ion etching in the GaN layer 402 on the surfaces of < 1-100> to form a groove 403 in the direction. 溝403の側壁面はGaN結晶の{11−20}面を含んでいる。 Side wall surface of the groove 403 includes a {11-20} plane of the GaN crystal. このときに形成された溝403の上面図と断面図をそれぞれ図9(b)と図9(c)に示している。 Shows a top view and a sectional view of a groove 403 formed in the case in FIGS 9 (b) and FIG. 9 (c). 図9に示されるように、成長面側にGaN膜が設けられた基板となっている。 As shown in FIG. 9, GaN film is a substrate provided on the growth surface side.
【0109】 [0109]
溝403は、幅b=3μm、深さh=1μmで、溝と溝の間隔(1周期)L=7μmである。 Groove 403 has a width b = 3 [mu] m, a depth h = 1 [mu] m, interval (1 cycle) of the groove and the groove is L = 7 [mu] m. このときの溝の幅bと溝の深さhとの関係は、h≧0.2×bを満たしている。 Relationship between the depth h of the width b and the groove of the groove at this time, meets h ≧ 0.2 × b.
【0110】 [0110]
上記手法によって形成された溝403を含むGaN層402上に、実施の形態12と同様に、HVPE法を用いてGaN膜405を80μm成長した。 On the GaN layer 402 including a groove 403 formed by the above method, similarly to the twelfth embodiment was 80μm grow a GaN film 405 by using the HVPE method. GaN膜405は溝403を埋没させて平滑に成長した。 GaN film 405 grew smoothly by buried groove 403. 光学顕微鏡でGaN膜405の表面観察を行ったところ、クラックは発生していなかった。 Was subjected to surface observation of the GaN film 405 by an optical microscope, cracks were not occurred. 本実施の形態13で得られたGaN膜405の貫通転位密度は約10 6 〜10 7 cm -2であった。 Threading dislocation density of the GaN film 405 obtained in this embodiment 13 was approximately 10 6 ~10 7 cm -2. また、前記実施の形態同様にSiO 2等のマスクパターンを使用していないため、不純物の混入を防ぐことができた。 Further, since the similar form of the embodiment does not use a mask pattern of SiO 2 or the like, it was possible to prevent contamination of.
【0111】 [0111]
溝403の断面形状は矩形であったが、GaN膜405が成長する段階で{11−2i}ファセット面が自己形成された。 The cross-sectional shape of the groove 403 is a rectangular but, {11-2i} facets at the stage where the GaN film 405 is grown is self-formed. ここで、iは、0≦i≦3である。 Here, i is 0 ≦ i ≦ 3. {11−2i}ファセット面が複数種存在するのは、成長条件によって、自己形成ファセット面が変化するからである。 The {11-2i} facet is present more species, depending on the growth conditions, since the self-forming facet plane changes. 本発明者らによる知見によれば、V族原料とIII族原料の分圧比に依存し、V族原料/III族原料が比較的高いと{11−20}ファセット面が形成されやすく、逆に低いと、{11−22}面や{11−23}面に類似したファセット面が現れる。 According to findings by the present inventors, depending on the partial pressure ratio of a group V material and group III source, and a group V material / III group material is comparatively high {11-20} facet is easily formed, conversely low when, appear facets similar to {11-22} plane or {11-23} plane.
【0112】 [0112]
このような、自己形成ファセット面が出現するのは、{11−2i}面が{0001}面に比べてGaNの結晶成長速度が遅いためである。 Such, the self-forming facets appear are due to the slow crystal growth rate of GaN as compared to {11-2I} plane {0001} plane. 特に、{11−20}ファセット面は、成長面{0001}に対して垂直であり、GaNの結晶成長速度も遅い。 In particular, {11-20} facet is perpendicular to the growth surface {0001}, GaN crystal growth rate is slow.
【0113】 [0113]
本実施の形態13で溝403を<1−100>方向に形成したのは、窒化物半導体結晶(特にGaN結晶)に関して、{0001}面に比べて結晶成長速度の遅い{11−2i}面(0≦i≦3)を溝403の側壁面として出現させるためである。 The had a groove 403 in the <1-100> direction in this embodiment 13, with respect to nitride semiconductor crystal (in particular GaN crystal), slow crystal growth rate compared to the {0001} plane {11-2I} plane is a (0 ≦ i ≦ 3) in order to emerge as a sidewall surface of the groove 403. 従って、窒化物半導体結晶の{11−2i}面(あるいはファセット面として)が現れる方法であれば、上記溝の<1−100>方向に限るものではない。 Therefore, as long as the method {11-2i} plane of the nitride semiconductor crystal (or as facet) appear, not limited to the <1-100> direction of the groove. GaN膜405が溝403を被覆していくプロセスについて観察した結果以下のことがわかった。 GaN film 405 has been found that the following results were observed for the process to continue to cover the groove 403.
【0114】 [0114]
GaN層402上に形成された溝403は、GaN膜405の成長とともに溝の深さが深くなった。 Grooves 403 formed on the GaN layer 402, the depth of the groove with the growth of GaN film 405 becomes deeper. これは、{0001}面での成長が{11−2i}面での結晶成長よりも早いために溝が埋まらずに成長軸方向に成長が促進されたため、あたかも溝の深さが深くなったように見えるためである。 This is because the growth in the growth axis direction is promoted without bury grooves for faster than crystal growth at a growth is {11-2I} plane in the {0001} plane, as if the depth of the grooves became deeper in order to appear to be. つまり、{11−2i}面が{0001}面よりもGaNの結晶成長速度が遅いため(表面拡散長距離が長い)、{11−2i}面に飛来してきたGa原子がGaNとなって取り込まれる前に{0001}面にGa原子が吐き出されてしまい、{0001}面上でN原子と結合してGaNが成長するものと考えられる。 That, {11-2I} plane {0001} For the crystal growth rate of the GaN is slower than surface (longer surface diffusion long distance), transferred in the Ga atoms and GaN that have been flying to the surface {11-2I} will be exhaled Ga atoms on the {0001} plane before, it is believed that the growing GaN bonded to the N atom on the {0001} plane. さらに詳細に調べたところ、本実施の形態で得られた上記溝の深さは、実施の形態12と比べて多少浅かった。 Examination more detail, the depth of the groove obtained in this embodiment was somewhat shallow in comparison with the twelfth embodiment. これは、実施の形態12の{1−101}ファセット面と比べると、{11−2i}ファセット面(0≦i≦3)のGaN結晶成長速度が速いため(表面拡散長距離が短い)、溝が深くなる前に埋まっていく(空洞部404が小さくなる)ためだと考えられる。 This is different from the {1-101} facets embodiment 12, {11-2I} facets (0 ≦ i ≦ 3) for fast GaN crystal growth rate of the (surface diffusion long distance short), groove is considered to be because going buried before deeper (hollow portion 404 decreases). 従って、溝403を<1−100>方向に形成した場合は、空洞部404を形成しにくい恐れがある。 Therefore, the case of forming the grooves 403 in the <1-100> direction, it may difficult to form a cavity 404. 前記解決方法として、溝403を<1−100>方向に形成した場合に限り、h≧0.2×bまたはh≧bの関係を満たしていても、溝の底部をサファイア基板まで掘り下げなければ良い。 As the solution, only the case of forming the grooves 403 in the <1-100> direction, even not satisfy the relation of h ≧ 0.2 × b or h ≧ b, unless dig the bottom of the groove to the sapphire substrate good. つまり、少なくとも窒化物半導体が溝403の底部に接していることが好ましい。 In other words, it is preferable that at least a nitride semiconductor is in contact with the bottom of the groove 403. 上記理由は定かではないが、このようにすることで、{11−2i}ファセット面に飛来したGa原子が溝の底部とGaN層402表面({0001}面)の両面に吐き出され、{11−2i}ファセット面の成長速度を抑えることができるのではないかと思われる。 Above-mentioned reason leaves clear out leaves no moth, this requirement similar to the ancient capital out, {11-2i} facets face similar flying and other Ga atoms moth groove Roh bottom part door GaN layer 402 surface ({0001} plane) Bruno both sides two exhaled, {11 -2i} it seems that it would be able to suppress the growth rate of the facet. 前記溝の底部に吐き出されたGa原子は溝の底部に成長してしまうものの、GaN層402表面に比べて、溝部はガスが入りにくいため、結果的に溝403の深さは深くなるものと考えられる。 Although Ga atoms discharged at the bottom of the groove would grow on the bottom of the groove, as compared to GaN layer 402 surface, the groove because the difficult to enter the gas, the depth of resulting in the grooves 403 and made deeper Conceivable. 一方、溝の底部がサファイアの場合、{11−2i}ファセット面から吐き出されたGa原子がサファイア上には付着しにくいことから再び{11−2i}ファセット面に戻りこむため、{11−2i}ファセット面の成長速度を抑えることができず、溝403の深さは前記に比べて非常に浅くなってしまい、空洞部404が殆ど形成されなかった。 Meanwhile, since the bottom of the groove may sapphire, Komu again returns to {11-2i} facet since it hardly adhere to the sapphire Ga atoms ejected from {11-2i} facets, {11-2I } can not be suppressed the growth rate of the facet, the depth of the groove 403 becomes very shallow compared to the hollow portion 404 is hardly formed.
【0115】 [0115]
上述した溝403が形成されたGaN層402上の成長は、GaN膜405の結晶成長が進むにつれて{0001}面の成長面積が減少し、最終的には{11−2i}ファセット面で囲まれた三角形状の凹凸形状を有する溝が形成される。 Growth on GaN layer 402 having a groove 403 described above are formed, the growth area of ​​the {0001} plane as the crystal growth proceeds decreases the GaN film 405, and finally enclosed in {11-2I} facets groove having a triangular uneven shape is formed. ただし、{11−20}ファセット面の場合は、矩形形状を維持したまま成長する。 However, in the case of {11-20} facet is grown while maintaining a rectangular shape.
【0116】 [0116]
上記ファセット形状のうち、溝の側壁面として{11−2i}ファセット面(0<i≦3)が出現した場合、上記三角形状の後、さらにGaNの結晶成長が進むと、吐き出し先となる{0001}面がないために、今度は{11−2i}ファセット面が結晶成長し始める。 Among the facet shape, if {11-2I} facet as a sidewall surface of the groove (0 <i ≦ 3) appeared, after the triangular, further crystal growth of GaN progresses, the discharging destination { since no 0001} plane, turn {11-2I} facets begins to crystal growth. これは、{0001}面の成長が成長軸方向の成長であるのに対して、{11−2i}ファセット面の成長は擬似的にラテラル方向(成長軸に対して横方向)への成長である。 This means that for the {0001} plane growth that is in the growth axis direction growth, the growth of the {11-2I} growth facet pseudo lateral (transverse to the growth axis) is there. この{11−2i}ファセット面の成長が始まることによって溝部403が埋まり始める。 Begin filling the groove portion 403 by the growth of the {11-2i} facets begins. しかしながら、{11−2i}ファセット面で溝部が覆われるまで成長軸方向に成長が進んでいたため、溝の深さが溝403を形成したときの深さよりも深くなっていること(原料ガスが入り込みにくくなっている)と、溝部の両隣りからラテラル成長によって結晶成長してきたGaNは溝の中央で会合するが、若干の結晶配向関係の違いにより完全に結合せずに隙間が生じる。 However, {11-2i} because the growth in the growth axis direction have reached the groove at the facets are covered, that is deeper than the depth at which the depth of the grooves has a groove 403 (the raw material gas is and it has) not easily enter, the GaN that has grown by lateral growth from Ri both sides of the groove is associated with the center of the groove, a gap is formed without completely bound by a slight difference in the crystal orientation relationship. 以上の要因が空洞部404を形成するものとなる。 Becomes the more factors to form the cavity 404.
【0117】 [0117]
一方、溝の側壁面として{11−20}ファセット面が出現した場合、矩形形状のまま結晶成長が進み、{0001}面の成長軸方向の成長と、{11−20}ファセット面のラテラル方向(成長軸に対して横方向)への成長が同じに起きる。 On the other hand, if the {11-20} facet as a sidewall surface of the groove has appeared, while the crystal growth of the rectangular proceeds, {0001} growth and the growth direction of the plane, {11-20} lateral facets growth to occur in the same (horizontal direction with respect to the growth axis). この{11−20}ファセット面の成長によって溝部403が埋まり始める。 Begin filling the groove portion 403 by the growth of the {11-20} facets. しかしながら、{11−20}ファセット面で溝部が覆われるまで成長軸方向の成長が進んでいたため、溝の深さが溝403を形成したときの深さよりも深くなっていること(原料ガスが入り込みにくくなっている)と、溝部の両隣りからラテラル成長によって結晶成長してきたGaNは溝の中央で会合するが、若干の結晶配向関係の違いにより完全に結合せずに隙間が生じる。 However, {11-20} because the growth axis direction growth have reached the groove at the facets are covered, that is deeper than the depth at which the depth of the grooves has a groove 403 (the raw material gas is and it has) not easily enter, the GaN that has grown by lateral growth from Ri both sides of the groove is associated with the center of the groove, a gap is formed without completely bound by a slight difference in the crystal orientation relationship. 以上の要因が空洞部404を形成するものとなる。 Becomes the more factors to form the cavity 404.
【0118】 [0118]
このようにして形成された空洞部404によって、前記実施例と同様に歪みの緩和が生じるものと考えられる。 This way the cavities 404 formed by, it is believed that the relaxation of the embodiment similar to the distortion caused. 貫通転位密度の低減に関しては上記空洞部以外に、ラテラル成長によって空洞部404が埋まる際に{11−2i}ファセット面を境界面として貫通転位が成長軸方向から横軸方向に折れ曲がるためにGaN膜405最表面に到達する貫通転位密度が低減するものと考えられる。 In addition to the above cavity respect reducing the threading dislocation density, GaN film to threading dislocation of {11-2i} facet when filled cavity portion 404 by lateral growth as a boundary surface is bent from the growth axis direction in the horizontal direction 405 threading dislocation density that reaches the outermost surface is believed to reduce.
【0119】 [0119]
窒化物半導体膜上に形成された溝部の深さhが溝部の幅bに対してh≧bであるときは、溝部が十分に深く原料ガスが溝部の底部まで到達しないために、溝部が埋没することなく空洞部が形成される。 When the depth h of the groove formed in the nitride semiconductor film on is h ≧ b the width b of the groove, since the groove does not reach the bottom of deep enough material gas groove, the groove There cavity is formed without embedding.
【0120】 [0120]
本実施の形態のように溝部の方向を<1−100>方向に形成した場合、実施の形態12で記述した<11−20>方向に形成したときと比べて、上記ラテラル成長速度は速く、GaN膜405の膜厚を厚く積まなくとも、平坦なGaN膜405を得ることができる。 If the direction of the groove as in the present embodiment is formed in the <1-100> direction, as compared with the time of forming the <11-20> direction described in Embodiment 12, the lateral growth rate is fast, without piled increase the thickness of the GaN film 405, it is possible to obtain a flat GaN film 405. また、ラテラル成長速度が速いので溝部の幅を広くすることができ、貫通転位密度をより一層低減することができる。 Further, since the lateral growth rate is high it is possible to widen the width of the groove, it is possible to further reduce the threading dislocation density.
【0121】 [0121]
本実施の形態の利用方法として、例えば、サファイア基板400を研磨機で剥ぎ取り、GaN膜405を取りだして、GaN基板として使用することもできる。 As usage of this embodiment, for example, stripped sapphire substrate 400 by a polishing machine, taken out a GaN film 405 can also be used as a GaN substrate.
あるいは、本実施の形態で得られたGaN膜405上に、実施の形態10または実施の形態11の発光素子を作製することによって、発光特性の優れた素子を作製することができる。 Alternatively, on the GaN layer 405 obtained in this embodiment, by making the light-emitting element of Embodiment 10 or Embodiment 11 Embodiment, it is possible to produce a superior elements of the light emitting characteristics.
【0122】 [0122]
特に、光を発する活性層を有する発光素子構造は、前記溝部の上方に形成した方が良い。 In particular, the light emitting device structure having an active layer that emits light, it is better to form above the groove. 例えば、窒化物半導体レーザダイオードの場合、前記溝部の上方に、リッジストライプの方向と前記溝部の方向とが、平行に形成されていることが好ましい。 For example, if the nitride semiconductor laser diode, above the groove, the direction of the direction of the ridge stripe the groove, which is preferably parallel to. さらに好ましくは、リッジストライプの形成位置が、前記溝部の中央線から少なくとも1μm離れた位置の上方部に、前記溝部の方向に沿って形成することである。 More preferably, the formation position of the ridge stripe, the upper portion of at least 1μm away from the center line of the groove, the is to form along the direction of the groove. 上記溝部の中央から1μm離したのは、溝部の中央部は、ラテラル成長の結果、GaN膜が会合する部分であって、多少貫通転位密度が高く、割れやすいためである。 Was isolated 1μm from the center of the groove, the central portion of the groove as a result of the lateral growth, a portion of the GaN film is associated, is because some threading dislocation density is high, easily broken. リッジストライプの方向は、レーザダイオードのミラー端面の形成を考慮すると、<1−100>方向が好ましく、従って、溝の形成方向もまた、<1−100>方向であることが好ましい。 Direction of the ridge stripe, considering the formation of a mirror facet of the laser diode, <1-100> direction is preferred, therefore, formation direction of the grooves is also preferably a <1-100> direction. 上記のように溝部より十分上方の位置にリッジストライプを形成することによって、発振寿命が長く、発振閾値電流密度の低いレーザダイオードを製造することができる。 By forming the ridge stripe sufficiently a position above the groove as described above, it is possible to oscillate a long life, to produce a low laser diode oscillation threshold current density. もちろん、上記GaN基板上に発光素子を形成しても良いし、発光素子を形成後、サファイア基板400を剥ぎ取っても良い。 Of course, it may be formed the light-emitting element is formed over the GaN substrate, after forming the light-emitting element may be peeled sapphire substrate 400.
【0123】 [0123]
本実施の形態で示した溝部の方向は、<1−100>方向から±5°以内であれば本実施の形態と同様の効果が得られる。 Direction of the groove shown in this embodiment, the same effect as in the present embodiment if it is within ± 5 ° from <1-100> directions. また、実施の形態12の溝部の方向においても<11−20>方向から±5°以内であれば、実施の形態12と同様の効果が得られる。 Further, if it is within ± 5 ° from the <11-20> direction in the direction of the groove portion of the embodiment 12, the same effect as embodiment 12 can be obtained. ただし、溝部の側壁面は、上記実施の形態で述べたファセット面と類似したファセット面が出現する。 However, the side wall surface of the groove, facet similar to the facet plane described in the above embodiment it appears.
【0124】 [0124]
(実施の形態14) (Embodiment 14)
本実施の形態14は、実施の形態12または実施の形態13の、溝部の底部を低温GaNバッファ層まで掘り下げて形成した以外は、実施の形態12または実施の形態13と同様である。 Embodiment 14 of the present embodiment, the form 12 or Embodiment 13 of the embodiment, except that formed by digging the bottom of the groove to the low-temperature GaN buffer layer is the same as in Embodiment 12 or Embodiment 13 of the present invention.
【0125】 [0125]
本実施の形態で作製されたGaN膜505の構造を図10(a)に示す。 The present exemplary Roh form de fabricated other GaN film 505 field structure wo Figure 10 (a) two shows.
図10(a)は、サファイア基板500、低温GaNバッファ層501、GaN層502、空洞部504、GaN膜505、多結晶GaN506から構成されている。 10 (a) is a sapphire substrate 500, a low temperature GaN buffer layer 501, GaN layer 502, the cavity 504, GaN layer 505, and a polycrystalline GaN506.
次に、本実施の形態の、GaN膜505の製造方法について説明する。 Then, in this embodiment, a method of manufacturing a GaN film 505 will be described. まず、サファイア基板500をMOCVD装置炉に搬送し、基板温度1100℃、H 2雰囲気中で10分間サーマルクリーニングを行った。 First, to transport the sapphire substrate 500 to the MOCVD apparatus furnace, the substrate temperature 1100 ° C., was subjected to thermal cleaning 10 minutes in an H 2 atmosphere. 続いて、III族原料としてトリメチルガリウム(TMG)とV族原料としてアンモニア(NH 3 )を成長炉内に供給し、成長温度550℃で低温GaNバッファ層501を30nm成長した。 Subsequently, ammonia (NH 3) were supplied to the reactor in a V group material and trimethylgallium (TMG) as a group III source was 30nm grow low-temperature GaN buffer layer 501 at a growth temperature of 550 ° C.. 上記成長は、低温GaNバッファ層以外に低温AlNバッファ層または低温Al x Ga 1-x Nバッファ層(0<x<1)を使用してもよい。 The growth may be used low-temperature AlN buffer layer or a low temperature Al x Ga 1-x N buffer layer in addition to the low-temperature GaN buffer layer (0 <x <1). ここで、低温窒化物半導体バッファ層とは、600℃以下の成長温度で窒化物半導体を成長した層のことを指すものとする。 Here, the low-temperature nitride semiconductor buffer layer, is intended to refer to a layer grown nitride semiconductor at 600 ° C. below the growth temperature.
【0126】 [0126]
また、前記低温バッファ層の結晶性は、非晶質である。 Further, the crystallinity of the low-temperature buffer layer is amorphous. 低温GaNバッファ層501を成長した後、基板温度を1050℃まで昇温させて、GaN層502を4μm成長させた。 After growing the low-temperature GaN buffer layer 501, the substrate temperature to 1050 ° C. and allowed to warm, and the GaN layer 502 is 4μm growth. このようにして作製した成長膜積層構造を図10(b)に示す。 The thus grown film laminate structure was produced in the shown in Figure 10 (b). 低温GaNバッファ層501は非晶質であったが、GaN層502を積層するために、成長温度を少なくとも1000℃以上に上げるため、非晶質から多結晶に変化する。 Although low-temperature GaN buffer layer 501 was amorphous, in order to laminate the GaN layer 502, to increase the growth temperature to at least 1000 ° C. or more, changes in polycrystalline amorphous. 従って、GaN層502成長後の低温GaNバッファ層は、その殆どが多結晶化している。 Thus, low-temperature GaN buffer layer of GaN layer 502 after the growth, most are polycrystalline.
【0127】 [0127]
次に、前記GaN層502まで結晶成長した基板を反応性イオンエッチング装置にセットし、GaN層502面上に溝503を形成した。 Then, the substrate was set was grown until the GaN layer 502 to a reactive ion etching apparatus, to form a groove 503 in the GaN layer 502 on the surfaces of. このときの溝の構成を図10(c)に示す。 The configuration of the groove at this time is shown in Figure 10 (c). 溝503は、幅b=8μm、深さh=3.99μmで、溝と溝の間隔(1周期)L=20μmである。 Groove 503 has a width b = 8 [mu] m, a depth h = 3.99μm, gap (1 cycle) of the groove and the groove is L = 20 [mu] m. このように溝503の底部が低温GaNバッファ層501に到達するように形成した。 Bottom of the thus groove 503 is formed so as to reach the low-temperature GaN buffer layer 501. 溝503の方向は実施の形態12または実施の形態13のように、<11−20>方向もしくは<1−100>方向に形成するのが好ましい。 As in Embodiment 12 or Embodiment 13 of the direction of the implementation groove 503, preferably formed in the <11-20> direction or the <1-100> direction.
【0128】 [0128]
上記手法によって形成された溝503を含むGaN層502上に、実施の形態12と同様に、HVPE法を用いてGaN膜505を300μm成長させた。 On the GaN layer 502 including a groove 503 formed by the above method, similarly to Embodiment 12, and the GaN film 505 by using the HVPE method was 300μm growth. その結果、GaN膜505は溝503を被覆して平滑に成長した。 As a result, GaN layer 505 is grown smooth by covering the groove 503. 光学顕微鏡でGaN膜505の表面観察を行ったところ、クラックは発生していなかった。 Was subjected to surface observation of the GaN film 505 by an optical microscope, cracks were not occurred. 本実施の形態14で得られたGaN膜505の貫通転位密度は約5×10 6 cm -2であった。 Threading dislocation density of the GaN film 505 obtained in the form 14 of the present embodiment was about 5 × 10 6 cm -2. また、前記実施の形態同様にSiO 2等のマスクパターンを使用していないため、不純物の混入を防ぐことができた。 Further, since the similar form of the embodiment does not use a mask pattern of SiO 2 or the like, it was possible to prevent contamination of.
【0129】 [0129]
GaN膜505が溝503を被覆していくプロセスについて観察した結果以下のことがわかった。 GaN film 505 has been found that the following results were observed for the process to continue to cover the groove 503. GaN層502上に形成された溝503は、GaN膜505の成長とともに溝の深さが深くなった。 Grooves 503 formed on the GaN layer 502, the depth of the groove with the growth of GaN film 505 becomes deeper. これは、溝503の底部の位置が低温GaNバッファ層まで達していて、該溝503の底部は多結晶のGaNから構成されているためである。 This is the position of the bottom of the groove 503 is not reached until the low-temperature GaN buffer layer, the bottom of the groove 503 is because it is composed of polycrystalline GaN. つまり、前記溝503以外のGaN層502の表面(凸部)には成長軸方向にGaN単結晶が成長するものの、前記溝部には、多結晶GaN506しか成長されず、あらゆる面方位を有する方向で成長が進み、溝503が埋まりにくくなって、結果的に空洞部504が形成される。 In other words, although the GaN single crystal in the growth axis direction in the surface (convex portion) of the GaN layer 502 other than the groove 503 is grown, the in groove, polycrystalline GaN506 only be grown in the direction having any plane orientation growth progresses, becomes a groove 503 is hardly filled, resulting in cavity 504 is formed. このようにして、溝部が埋まらずに成長軸方向に成長が促進されたため、あたかも溝の深さが深くなったように見える。 In this way, the growth in the growth axis direction without bury the groove portion is facilitated, though looks like groove depth becomes deeper.
【0130】 [0130]
以上のことから、空洞部504を形成する要因として以下のことが考えられる。 From the above, it is considered that the following factors for forming the cavity 504.
溝503以外のGaN層502の表面(凸部)は、{0001}面の成長軸方向の成長と、成長軸に対して横方向(ラテラル成長)への、結晶成長が同じに起きていて、前記ラテラル成長によって溝部503が被覆し始める。 The surface of the GaN layer 502 other than the trench 503 (convex portion), growth and growth axis direction of the {0001} plane, in the lateral direction to the growth axis (lateral growth), and crystal growth has occurred in the same, the groove portion 503 by lateral growth begins to coating. しかしながら、溝503は、多結晶GaN506のためになかなか埋まりにくく、その間、成長軸方向の成長が進んでいたため、溝の深さが溝503を形成したときの深さよりも深くなる(原料ガスが入り込みにくくなっている)。 However, the groove 503 is quite difficult filled for polycrystalline GaN506, during which the growth of the growth axis direction was going, deeper than the depth at which the depth of the grooves has a groove 503 (the raw material gas is It has become difficult to enter). さらに、溝部は多結晶であることから、GaN膜505とは連続的につながって成長することができず、溝503以外のGaN層502の表面(凸部)からのラテラル成長によってのみ溝部は被覆される。 Furthermore, since the groove is polycrystalline, it is not possible to grow continuously connected to the GaN film 505, only the groove by lateral growth from the surface of the GaN layer 502 other than the trench 503 (convex portion) coated It is.
【0131】 [0131]
また、多結晶GaN506は互いに異なる結晶方位から構成されているため、粒界状になっていて、微小な隙間が無数にできている。 Further, since the polycrystalline GaN506 is being composed of different crystal orientations to each other, they become the grain boundary shape, small gap is made countless. したがって、仮に、空洞部504が多結晶GaN506で埋まったとしても、多結晶GaN506の直上のGaN膜505は歪の緩和を受けることになる。 Thus, if a cavity section 504 even when filled with polycrystalline GaN506, GaN film 505 directly above the polycrystalline GaN506 will undergo relaxation of strain.
【0132】 [0132]
このようにして形成された空洞部504もしくは多結晶GaN506によって、前記実施例と同様に歪みの緩和が生じる。 This way, the formed cavity 504 or polycrystalline GaN506, similarly the strain relaxation occurs with the embodiment. 貫通転位密度の低減に関しては上記空洞部以外に、ラテラル成長によって空洞部504が埋まる際に、貫通転位が成長軸方向から横軸方向に折れ曲がるためにGaN膜505最表面に到達する貫通転位密度が低減するものと考えられる。 Threading dislocation density field reduction Nikanshite leaves the cavity part mussel two, lateral growth Niyotte cavity part 504 moth filled Sai two, threading dislocations moth growth axis direction scolded the horizontal axis direction similar bent reservoir two-GaN film 505 outermost surface two-reaching to the threading dislocation density moth It is considered to be reduced.
【0133】 [0133]
本実施の形態の利用方法として、例えば、サファイア基板500を研磨機で剥ぎ取り、300μmのGaN膜505を取りだして、GaN基板として使用することができる。 As usage of this embodiment, for example, stripped sapphire substrate 500 by a polishing machine, taken out a GaN film 505 of 300 [mu] m, can be used as a GaN substrate.
【0134】 [0134]
あるいは、本実施の形態で得られたGaN膜505上に、実施の形態10または実施の形態11の発光素子を作製することによって、発光特性の優れた素子を作製することができる。 Alternatively, on the GaN layer 505 obtained in this embodiment, by making the light-emitting element of Embodiment 10 or Embodiment 11 Embodiment, it is possible to produce a superior elements of the light emitting characteristics.
【0135】 [0135]
特に、光を発する活性層を有する素子は、前記溝部の上方に形成した方が良い。 In particular, the element having an active layer that emits light, it is better to form above the groove. 例えば、窒化物半導体レーザダイオードの場合、前記溝部の上方に、リッジストライプの方向と前記溝部の方向とが、平行に形成されていることが好ましい。 For example, if the nitride semiconductor laser diode, above the groove, the direction of the direction of the ridge stripe the groove, which is preferably parallel to. さらに好ましくは、リッジストライプが、前記溝部の中央線から横方向に少なくとも1μm離れた位置の上方に、前記溝部の方向に沿って形成することである。 More preferably, the ridge stripe, the upper position away at least 1μm laterally from the center line of the groove, the is to form along the direction of the groove.
【0136】 [0136]
上記溝部の中央線から1μm離したのは、溝部の中央線の位置は、ラテラル成長の結果、GaN膜が会合する部分であって、多少貫通転位密度が高く、割れやすいためであり、この領域上方にリッジストライプを形成することは好ましくない。 Was isolated 1μm from the center line of the groove, the position of the center line of the groove as a result of lateral growth, a portion of the GaN film is associated, it is because the slight threading dislocation density is high, easily broken, this region it is not preferable to form a ridge stripe upwards. リッジストライプの方向は、レーザダイオードのミラー端面の形成を考慮すると、<1−100>方向が好ましく、従って、溝の形成方向もまた、<1−100>方向であることが好ましい。 Direction of the ridge stripe, considering the formation of a mirror facet of the laser diode, <1-100> direction is preferred, therefore, formation direction of the grooves is also preferably a <1-100> direction. 上記位置にリッジストライプを形成することによって、発振寿命が長く、発振閾値電流密度の低いレーザダイオードを製造することができる。 The above position two ridge stripe wo form the ancient city Niyotte, oscillation life moth long, oscillation threshold current density mounting low laser diode wo production to the ancient city moth can. もちろん、上記GaN基板上に発光素子を形成しても良いし、発光素子を形成後、サファイア基板500を剥ぎ取っても良い。 Of course, it may be formed the light-emitting element is formed over the GaN substrate, after forming the light-emitting element may be peeled sapphire substrate 500.
【0137】 [0137]
本実施の形態では、溝部に多結晶GaN506が成長することによって空洞部504が形成されるため、溝の幅には、基本的に依存しないが、より効率良く空洞部504を形成するためには、溝の幅bと溝の深さhとの関係は、h≧0.2×b、もしくはh≧bであることがこのましい。 In this embodiment, since the hollow portion 504 is formed by polycrystalline GaN506 grows into the groove, the width of the groove, but not essentially depend, in order to form a more efficiently cavity 504 , the relationship between the depth h of the width b and the groove of the groove, preferred to be h ≧ 0.2 × b or h ≧ b,.
【0138】 [0138]
(実施の形態15) (Embodiment 15)
本実施の形態15は、実施の形態12の溝方向を窒化物半導体結晶の[11−20]と[−2110]方向の2方向に形成した以外は実施の形態12と同じである。 The present exemplary Roh form 15 teeth, carried out field form 12 field groove direction wo nitride thing semiconductor crystal field [11-20] door [-2110] direction Roh two directions similar form to other mussel leaves out the placement form 12 bets the same out there.
【0139】 [0139]
本実施の形態の、GaN膜の形成方法は、実施の形態12と同様の方法で作製した。 In this embodiment, the method of forming the GaN film was produced in the same manner as Embodiment 12. ただし、溝の方向は、窒化物半導体の[11−20]方向、[−2110]方向、[1−210]方向の3種ある方向のうち、2つを選択して溝形成した。 However, the direction of the grooves, [11-20] direction of the nitride semiconductor, [- 2110] direction, [1-210] of the direction in three directions, and the grooves formed by selecting two.
【0140】 [0140]
前記溝は、幅b=10μm、深さh=5μmで、溝と溝の間隔(1周期)L=15μmである。 The groove width b = 10 [mu] m, a depth h = 5 [mu] m, interval (1 cycle) of the groove and the groove is L = 15 [mu] m. また、サファイア基板上に成長したGaN層の厚みは6μmである。 The thickness of the GaN layer grown on a sapphire substrate is 6 [mu] m. このことにより貫通転位密度が約7×10 5 cm -2に低減した。 Threading dislocation density Thus was reduced to about 7 × 10 5 cm -2.
上記溝は、h≧0.2×bの関係を満たしているが、h≧bであってもよい。 The groove is satisfies the relationship of h ≧ 0.2 × b, may be a h ≧ b. また、実施の形態14のように、溝の底部の位置が、低温バッファ層まで到達するように溝形成しても良い。 Also, it carried out field form 14 field Yo two, groove Roh bottom part mounting position moth, low-temperature buffer layer Made arriving Yo second groove formed hand mourning good. さらに、互いの溝における、溝幅、溝の深さ、溝と溝との間隔を同一にしなくとも良い。 Further, in the groove of each other, the groove width, groove depth, it is not necessary to the same spacing between adjacent grooves.
【0141】 [0141]
(実施の形態16) (Embodiment 16)
本実施の形態16は、実施の形態12の溝方向を窒化物半導体結晶の[11−20]、[−2110]、[1−210]方向に形成した以外は実施の形態12と同じである。 Embodiment 16 of the present embodiment, the groove direction of the embodiment 12 of the nitride semiconductor crystal [11-20], [- 2110], is the same as Embodiment 12 except for forming the [1-210] direction .
【0142】 [0142]
本実施の形態の、GaN膜の形成方法は、実施の形態12と同様の方法で作製した。 In this embodiment, the method of forming the GaN film was produced in the same manner as Embodiment 12. ただし、溝の方向は、窒化物半導体の[11−20]方向、[−2110]方向、[1−210]方向の3種ある方向のうち、全てを選択して溝形成した。 However, the direction of the grooves, [11-20] direction of the nitride semiconductor, [- 2110] direction, [1-210] direction of the three one direction, and grooves formed by selecting all.
【0143】 [0143]
前記溝は、幅b=5μm、深さh=5.5μmで、溝と溝の間隔(1周期)L=10μmである。 The groove width b = 5 [mu] m, a depth h = 5.5 [mu] m, interval (1 cycle) of the groove and the groove is L = 10 [mu] m. また、サファイア基板上に成長したGaN層の厚みは6μmである。 The thickness of the GaN layer grown on a sapphire substrate is 6 [mu] m. このことにより貫通転位密度が約2×10 5 cm -2に低減した。 Threading dislocation density Thus was reduced to about 2 × 10 5 cm -2.
上記溝は、h≧bの関係を満たしているが、b>h≧0.2×bであってもよい。 The groove is satisfies the relationship of h ≧ b, may be b> h ≧ 0.2 × b. また、実施の形態14のように、溝の底部の位置が、低温バッファ層まで到達するように溝形成しても良い。 Also, as in the embodiment 14, the position of the bottom of the groove may be a groove formed so as to reach the low-temperature buffer layer. さらに、互いの溝における、溝幅、溝の深さ、溝と溝との間隔を同一にしなくとも良い。 Further, in the groove of each other, the groove width, groove depth, it is not necessary to the same spacing between adjacent grooves.
【0144】 [0144]
(実施の形態17) (Embodiment 17)
本実施の形態17は、実施の形態13の溝方向を窒化物半導体結晶の[1−100]と[10−10]方向に形成した以外は実施の形態13と同じである。 The present exemplary Roh form 17 teeth, carried out field form 13 field groove direction wo nitride thing semiconductor crystal field [1-100] door [10-10] direction similar form to other mussel blade carried Roh form 13 bets the same out there.
【0145】 [0145]
本実施の形態の、GaN膜の形成方法は、実施の形態13と同様の方法で作製した。 In this embodiment, the method of forming the GaN film was produced in the same manner as the thirteenth embodiment. ただし、溝の方向は、窒化物半導体の[1−100]方向、[10−10]方向、[01−10]方向の3種ある方向のうち、2つを選択して溝形成した。 However, the direction of the grooves, the nitride semiconductor of [1-100] direction, [10-10] direction, [01-10] of the direction in three directions, and the grooves formed by selecting two.
【0146】 [0146]
前記溝は、幅b=8μm、深さh=0.99μmで、溝と溝の間隔(1周期)L=16μmである。 The groove width b = 8 [mu] m, a depth h = 0.99 .mu.m, interval (1 cycle) of the groove and the groove is L = 16 [mu] m. また、サファイア基板上に成長した低温GaNバッファ層とGaN層の厚みは、それぞれ、30nm、1μmである。 The thickness of the low-temperature GaN buffer layer and a GaN layer grown on a sapphire substrate, respectively, 30 nm, is 1 [mu] m. このことにより貫通転位密度が約7×10 6 cm -2に低減した。 Threading dislocation density Thus was reduced to about 7 × 10 6 cm -2.
【0147】 [0147]
上記溝は、溝底部の位置が低温バッファ層まで到達するように溝形成しているが、h≧0.2×bの関係、もしくはh≧bの関係を満たしていてもよい。 The groove blade, the groove bottom part mounting position moth low-temperature buffer layer Made arriving Yo second groove formed hand are moth, h ≧ 0.2 × b Roh relationship, Moshikuwa h ≧ b Roh relationship wo meet hand have hand mourning good. さらに、互いの溝における、溝幅、溝の深さ、溝と溝との間隔を同一にしなくとも良い。 Further, in the groove of each other, the groove width, groove depth, it is not necessary to the same spacing between adjacent grooves.
【0148】 [0148]
(実施の形態18) (Embodiment 18)
本実施の形態18は、実施の形態13の溝方向を窒化物半導体結晶の[1−100]、[10−10]、[01−10]方向に形成した以外は実施の形態13と同じである。 Embodiment 18 of the present embodiment, the nitride semiconductor crystal groove direction of embodiment 13 [1-100], [10-10], the same as the thirteenth embodiment except for forming the [01-10] direction is there.
【0149】 [0149]
本実施の形態の、GaN膜の形成方法は、実施の形態13と同様の方法で作製した。 In this embodiment, the method of forming the GaN film was produced in the same manner as the thirteenth embodiment. ただし、溝の方向は、窒化物半導体の[1−100]方向、[10−10]方向、[01−10]方向の3種ある方向のうち、全てを選択して溝形成した。 However, the direction of the grooves, the nitride semiconductor of [1-100] direction, [10-10] direction, [01-10] of the direction in three directions, and the grooves formed by selecting all.
【0150】 [0150]
前記溝は、幅b=4μm、深さh=0.98μmで、溝と溝の間隔(1周期)L=10μmである。 The groove width b = 4 [mu] m, a depth h = 0.98 .mu.m, interval (1 cycle) of the groove and the groove is L = 10 [mu] m. また、サファイア基板上に成長した低温GaNバッファ層とGaN層の厚みは、それぞれ、30nm、1μmである。 The thickness of the low-temperature GaN buffer layer and a GaN layer grown on a sapphire substrate, respectively, 30 nm, is 1 [mu] m. このことにより貫通転位密度が約2×10 5 cm -2に低減した。 Threading dislocation density Thus was reduced to about 2 × 10 5 cm -2.
【0151】 [0151]
上記溝は、溝底部の位置が低温バッファ層まで到達するように溝形成されていて、かつh≧0.2×bの関係を満たしているが、h≧bの関係を満たしていてもよい。 The groove is being grooved so that the position of the groove bottom reaches the low-temperature buffer layer, and it satisfies the relationship of h ≧ 0.2 × b, may satisfy the relation of h ≧ b . さらに、互いの溝における、溝幅、溝の深さ、溝と溝との間隔を同一にしなくとも良い。 Further, in the groove of each other, the groove width, groove depth, it is not necessary to the same spacing between adjacent grooves.
【0152】 [0152]
(実施の形態19) (Embodiment 19)
本実施の形態19は、溝方向を<11−20>方向と<1−100>方向に形成した以外は、実施の形態12または実施の形態13と同じである。 Embodiment 19 of the present embodiment, except that the grooves were formed direction <11-20> direction and the <1-100> direction is the same as Embodiment 12 or Embodiment 13 of the present invention.
【0153】 [0153]
本実施の形態の、GaN膜の形成方法は、実施の形態12または実施の形態13と同様の方法で作製した。 In this embodiment, the method of forming the GaN film was produced in the same manner as Embodiment 12 or Embodiment 13 of the present invention. ただし、溝の方向は、窒化物半導体の<11−20>方向と<1−100>方向である。 However, the direction of the grooves is a <11-20> direction and the <1-100> direction of the nitride semiconductor. 前記溝は、幅b=2μm、深さh=1μmで、溝と溝の間隔(1周期)L=6μmである。 The groove width b = 2 [mu] m, a depth h = 1 [mu] m, interval (1 cycle) of the groove and the groove is L = 6 [mu] m. また、サファイア基板上に成長したGaN層の厚みは2μmである。 The thickness of the GaN layer grown on a sapphire substrate is 2 [mu] m. このことにより貫通転位密度が約5×10 5 cm -2に低減した。 Threading dislocation density Thus was reduced to about 5 × 10 5 cm -2.
【0154】 [0154]
上記溝は、h≧0.2×bの関係を満たしているが、h≧bであってもよい。 The groove blade, h ≧ 0.2 × b Roh relationship wo meet hand are moth, h ≧ b out a hand mourning good. また、実施の形態14のように、溝の底部の位置が、低温バッファ層まで到達するように溝形成しても良い。 Also, as in the embodiment 14, the position of the bottom of the groove may be a groove formed so as to reach the low-temperature buffer layer. さらに、互いの溝における、溝幅、溝の深さ、溝と溝との間隔を同一にしなくとも良い。 Further, in the groove of each other, the groove width, groove depth, it is not necessary to the same spacing between adjacent grooves.
【0155】 [0155]
【発明の効果】 【Effect of the invention】
以上のように、本発明を適用することにより、窒化物半導体と格子定数または熱膨張係数の異なる基板上に、結晶転位密度が少なく、厚膜の窒化物半導体膜を形成してもクラックがなく、かつ不純物混入の少ない高品質な窒化物半導体を、複雑な2段階成長を行うことなくエピタキシャル成長させることが可能となった。 As described above, by applying the present invention, different on a substrate of a nitride semiconductor and the lattice constant or thermal expansion coefficient, crystal dislocation density is small, no cracks to form a nitride semiconductor film of thick and less high-quality nitride semiconductor impurity contamination, it has become possible to epitaxially grow without complicated two-stage growth.
【0156】 [0156]
さらに、上記窒化物半導体膜の製法によって成長した高品質の窒化物半導体膜上に発光素子構造を作製した場合、歩留まり率が高く、非常に発光効率の高いLEDまたはLDを作製することができた。 Furthermore, in the case of manufacturing a light emitting device structure on the nitride semiconductor of high quality nitride grown by method of the semiconductor film, a high yield rate, it was possible to produce a high LED or LD very luminous efficiency .
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】本発明の実施の形態1の窒化物半導体を示す図である。 1 is a diagram showing a nitride semiconductor of a first embodiment of the present invention.
【図2】本発明の実施の形態1の加工構造基板を示す図である。 2 is a diagram showing a processing structure substrate according to the first embodiment of the present invention.
【図3】本発明の実施の形態2の加工構造基板を示す図である。 3 is a diagram showing a processing structure substrate according to the second embodiment of the present invention.
【図4】本発明の実施の形態3の加工構造基板を示す図である。 4 is a diagram showing a processing structure substrate of the third embodiment of the present invention.
【図5】本発明の実施の形態9の加工構造基板及び窒化物半導体を示す図である。 5 is a diagram showing a processing structure substrate and the nitride semiconductor of the ninth embodiment of the present invention.
【図6】本発明の実施の形態10のレーザダイオード素子構造を示す図ある。 There FIG showing a laser diode element structure of a tenth embodiment of the present invention; FIG.
【図7】本発明の実施の形態11の発光ダイオード素子構造を示す図である。 7 is a diagram showing a light-emitting diode device structure of Embodiment 11 of the present invention.
【図8】本発明における成長方法を説明する図である。 8 is a diagram for explaining a growth method of the present invention.
【図9】本発明の実施の形態12の窒化物半導体膜構造を示す図である。 9 is a diagram showing a nitride semiconductor film structure of Embodiment 12 of the present invention.
【図10】本発明の実施の形態14の窒化物半導体膜構造を示す図である。 10 is a diagram showing a nitride semiconductor film structure of Embodiment 14 of the present invention.
【符号の説明】 DESCRIPTION OF SYMBOLS
100 加工構造基板110 溝部111、112、115 溝113 凹凸部114 凸部116 空洞部120 GaNバッファ層121 n型GaN膜122 GaN膜123 凸部上の窒化物半導体膜124 溝上の窒化物半導体膜125 窒化物半導体200、300 窒化物半導体構造201 Siドープn型GaN層202 Siドープn型AlGaN層203 Siドープn型GaN層204 n型InGaN/InGaN多重量子井戸層205 p型AlGaN蒸発防止層206 Mgドープp型GaN層207 Mgドープp型Al 0.1 Ga 0.9 N層208 Mgドープp型GaN層209、305 負電極210、306 正電極301 第1のn型GaN層302 第2のn型単一量子井戸InGaN層303 p型AlGaN蒸発防止層304 第3のp 100 sheet structure substrate 110 grooves 111,112,115 groove 113 uneven portion 114 protrusion 116 cavity 120 nitride semiconductor film 125 of the nitride semiconductor films 124-groove of the GaN buffer layer 121 n-type GaN layer 122 GaN film 123 protrusions nitride semiconductor 200 and 300 nitride semiconductor structure 201 Si-doped n-type GaN layer 202 Si doped n-type AlGaN layer 203 Si doped n-type GaN layer 204 n-type InGaN / InGaN multiple quantum well layer 205 p-type AlGaN evaporation prevention layer 206 Mg doped p-type GaN layer 207 Mg-doped p-type Al 0.1 Ga 0.9 n layer 208 Mg-doped p-type GaN layer 209,305 negative electrode 210,306 positive electrode 301 first n-type GaN layer 302 and the second n-type single quantum well InGaN layer 303 p-type AlGaN evaporation preventing layer 304 third p 型GaNコンタクト層400 サファイア基板401 GaNバッファ層402 GaN層403 溝404 空洞部405 GaN膜500 サファイア基板501 低温GaNバッファ層502 GaN層503、504 空洞部505 GaN膜506 多結晶GaN -Type GaN contact layer 400 sapphire substrate 401 GaN buffer layer 402 GaN layer 403 groove 404 cavity 405 GaN film 500 sapphire substrate 501 low-temperature GaN buffer layer 502 GaN layer 503, 504 cavity 505 GaN film 506 of polycrystalline GaN

Claims (12)

  1. 同一材料からなる凹部及び凸部が形成され、前記凹部及び凸部に同一の窒化物半導体膜が成長する成長面を有する単一部材の基板と、 Concave and convex portions made of the same material is formed, a substrate of a single member having a growth surface of the recess and the same nitride semiconductor film on the convex portion grows,
    前記成長面上に形成された前記窒化物半導体膜とを有し、 And a said nitride semiconductor layer formed on the growth surface,
    前記凹部にて空洞を有することを特徴とする窒化物半導体構造。 Nitride semiconductor structure and having a cavity in the recess.
  2. 前記窒化物半導体膜は、 The nitride semiconductor film,
    窒化物半導体バッファ層と、 And the nitride semiconductor buffer layer,
    前記窒化物半導体バッファ層上に成長した窒化物半導体膜からなることを特徴とする請求項1に記載の窒化物半導体構造。 The nitride semiconductor structure according to claim 1, characterized in that a nitride semiconductor film grown on the nitride semiconductor buffer layer.
  3. 前記凹部及び凸部は、複数の平行な溝によって構成されていることを特徴とする請求項1又は請求項2に記載の窒化物半導体構造。 It said concave and convex portions, nitride semiconductor structure according to claim 1 or claim 2, characterized in that it is constituted by a plurality of parallel grooves.
  4. 前記溝の幅bが10μm以下であり、溝の深さhがh≧0.2×bであり、かつ、隣り合う溝の中心線間の距離が20μm以下であることを特徴とする請求項3に記載の窒化物半導体構造。 Claims width b of the groove is at 10μm or less, the depth h of the groove is h ≧ 0.2 × b, and the distance between the center lines of adjacent grooves is equal to or is 20μm or less the nitride semiconductor structure according to 3.
  5. 前記溝の幅bが10μm以下であり、溝の深さhがh≧bであり、かつ、隣り合う溝の中心線間の距離が20μm以下であることを特徴とする請求項3に記載の窒化物半導体構造。 Width b of the groove is at 10μm or less, the depth h of the groove is that h ≧ b, and the distance between the center lines of adjacent grooves according to claim 3, characterized in that at 20μm or less nitride semiconductor structure.
  6. 前記溝が、前記窒化物半導体膜に対して<1−100>方向に沿って形成されていることを特徴とする請求項3乃至5のいずれかに記載の窒化物半導体構造。 The groove, a nitride semiconductor structure according to any one of claims 3 to 5, characterized in that it is formed along a <1-100> direction with respect to the nitride semiconductor film.
  7. 前記溝が、前記基板の劈開面あるいはエッチング安定面の方向に沿って形成されていることを特徴とする請求項3乃至6のいずれかに記載の窒化物半導体構造。 The nitride semiconductor structure according to any one of claims 3 to 6 wherein the groove, characterized in that it is formed along the direction of the cleavage plane or etching stable plane of the substrate.
  8. 少なくとも前記基板の成長面は窒化物半導体からなり、前記溝は、前記窒化物半導体膜に対して<11−20>方向もしくは<1−100>方向に沿って設けられていることを特徴とする請求項3乃至5のいずれかに記載の窒化物半導体構造。 At least the growth surface of the substrate is made of nitride semiconductor, the groove, characterized in that provided along the <11-20> direction or the <1-100> direction with respect to the nitride semiconductor film the nitride semiconductor structure according to any one of claims 3 to 5.
  9. 前記溝の底部の窒化物半導体が多結晶であることを特徴とする請求項8に記載の窒化物半導体構造。 The nitride semiconductor structure according to claim 8, wherein the nitride semiconductor at the bottom of the groove is polycrystalline.
  10. 単一部材の基板に同一材料からなる凹部と凸部、もしくは同一材料からなる平行な複数の溝を有する成長面を形成する工程と、前記基板の成長面に同一の窒化物半導体膜を成長させることによって、前記凹部もしくは溝にて空洞を有するようにする工程とを、順次に行うことを特徴とする窒化物半導体構造の製造方法。 Single member substrate mounting two identical material scolded made recess door convex part, Moshikuwa same material scolded become parallel name multiple mounting groove wo have growth surface wo formation to process door, the substrate mounting growth surface similar to the same field nitride thing semiconductor film wo be grown it the fabrication of a nitride semiconductor structure and a step to have a cavity in the recess or groove, and carrying out sequentially.
  11. 請求項1乃至9のいずれかに記載の窒化物半導体構造と、前記窒化物半導体構造上に形成された窒化物半導体からなる活性層を有する発光素子構造とからなることを特徴とする発光素子。 And the nitride semiconductor structure according to any one of claims 1 to 9, the light emitting device characterized by comprising a light emitting device structure having an active layer made of the formed nitride semiconductor on the nitride semiconductor structure.
  12. 前記発光素子構造に設けられたリッジストライプ構造が、前記窒化物半導体構造中の凹部の中央線から横方向に少なくとも1μm以上の位置の、上方に設けられ、かつ、リッジストライプの方向が少なくとも1つの溝の方向と平行であることを特徴とする請求項11に記載の発光素子。 The ridge stripe structure provided in the light emitting device structure, at least 1μm or more positions in the lateral direction from the center line of the recessed portion of the nitride semiconductor structure, provided above, and the ridge stripe direction is at least one the light emitting device according to claim 11, characterized in that it is parallel to the direction of the grooves.
JP21611099A 1998-07-31 1999-07-30 Nitride semiconductor structure and its manufacturing method and a light emitting element Active JP3987660B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP21663998 1998-07-31
JP10-216639 1998-07-31
JP21611099A JP3987660B2 (en) 1998-07-31 1999-07-30 Nitride semiconductor structure and its manufacturing method and a light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21611099A JP3987660B2 (en) 1998-07-31 1999-07-30 Nitride semiconductor structure and its manufacturing method and a light emitting element

Publications (2)

Publication Number Publication Date
JP2000106455A JP2000106455A (en) 2000-04-11
JP3987660B2 true JP3987660B2 (en) 2007-10-10

Family

ID=26521242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21611099A Active JP3987660B2 (en) 1998-07-31 1999-07-30 Nitride semiconductor structure and its manufacturing method and a light emitting element

Country Status (1)

Country Link
JP (1) JP3987660B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9444009B2 (en) 2012-09-20 2016-09-13 Toyoda Gosei Co., Ltd. Group-III nitride compound semiconductor light emitting element, manufacturing method therefor and semiconductor light emitting device
CN106574398A (en) * 2014-07-24 2017-04-19 住友电气工业株式会社 Gallium nitride substrate

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
JP4766071B2 (en) * 1999-03-17 2011-09-07 三菱化学株式会社 The semiconductor substrate and manufacturing method thereof
US6940098B1 (en) 1999-03-17 2005-09-06 Mitsubishi Cable Industries, Ltd. Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
JP3587081B2 (en) 1999-05-10 2004-11-10 豊田合成株式会社 Iii Nitride semiconductor fabrication methods and iii-nitride semiconductor light emitting device
JP3555500B2 (en) 1999-05-21 2004-08-18 豊田合成株式会社 Iii nitride semiconductor and a manufacturing method thereof
US6133589A (en) * 1999-06-08 2000-10-17 Lumileds Lighting, U.S., Llc AlGaInN-based LED having thick epitaxial layer for improved light extraction
US7619261B2 (en) 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
JP4754057B2 (en) * 1999-10-06 2011-08-24 パナソニック株式会社 Semiconductor device and a semiconductor substrate and methods for their preparation
EP1104031B1 (en) 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
JP3455512B2 (en) 1999-11-17 2003-10-14 日本碍子株式会社 Epitaxial growth substrate and a method of manufacturing the same
JP2001185493A (en) 1999-12-24 2001-07-06 Toyoda Gosei Co Ltd Method of manufacturing group iii nitride-based compound semiconductor, and group iii nitride based compound semiconductor device
JP4432180B2 (en) 1999-12-24 2010-03-17 豊田合成株式会社 The method of manufacturing Iii nitride compound semiconductor, iii nitride compound semiconductor device and iii nitride compound semiconductor
JP2001267242A (en) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Group iii nitride-based compound semiconductor and method of manufacturing the same
WO2001069663A1 (en) 2000-03-14 2001-09-20 Toyoda Gosei Co., Ltd. Production method of iii nitride compound semiconductor and iii nitride compound semiconductor element
TW518767B (en) 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP2001313259A (en) 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Method for producing iii nitride based compound semiconductor substrate and semiconductor element
JP4741055B2 (en) * 2000-05-25 2011-08-03 ローム株式会社 Semiconductor light-emitting element
JP2001352133A (en) * 2000-06-05 2001-12-21 Sony Corp Semiconductor laser, semiconductor device, nitride-family iii-v group compound substrate, and their manufacturing method
JP4556300B2 (en) * 2000-07-18 2010-10-06 ソニー株式会社 Crystal growth method
DE10041285A1 (en) * 2000-08-22 2002-03-07 Univ Berlin Tech A process for the epitaxial growth of (indium, aluminum, gallium) nitride layers on foreign substrates
JP3556916B2 (en) * 2000-09-18 2004-08-25 三菱電線工業株式会社 The method of manufacturing a semiconductor substrate
JP4595198B2 (en) * 2000-12-15 2010-12-08 ソニー株式会社 The method of manufacturing a semiconductor light emitting device and a semiconductor light emitting element
JP4644942B2 (en) * 2001-01-18 2011-03-09 ソニー株式会社 Crystal film, a manufacturing method of a crystal substrate and a semiconductor device
WO2002064864A1 (en) 2001-02-14 2002-08-22 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
KR100771599B1 (en) 2001-02-23 2007-10-31 엘지전자 주식회사 method for growing nitride semiconductor film
JP3679720B2 (en) 2001-02-27 2005-08-03 三洋電機株式会社 Nitride-based semiconductor device and a nitride-based semiconductor method of forming
JP2002270970A (en) * 2001-03-08 2002-09-20 Sharp Corp Nitride semiconductor light emitting element
JP2002280314A (en) 2001-03-22 2002-09-27 Toyoda Gosei Co Ltd Manufacturing method of iii nitride compound semiconductor group, and the iii nitride compound semiconductor element based thereon
JP4646095B2 (en) * 2001-04-19 2011-03-09 シャープ株式会社 The semiconductor light emitting device and a manufacturing method thereof, and optical information recording reproducing apparatus
JP4854133B2 (en) * 2001-05-11 2012-01-18 シャープ株式会社 Nitride semiconductor laser device and the optical device including the same
JP3956941B2 (en) * 2001-06-15 2007-08-08 日亜化学工業株式会社 The nitride semiconductor light emitting device and a light emitting device using the same
JP5800452B2 (en) * 2001-07-24 2015-10-28 日亜化学工業株式会社 Semiconductor light-emitting element
JP4055503B2 (en) * 2001-07-24 2008-03-05 日亜化学工業株式会社 Semiconductor light-emitting element
JP4356723B2 (en) * 2001-07-24 2009-11-04 日亜化学工業株式会社 Fabrication of a nitride semiconductor light emitting device
JP2003051636A (en) * 2001-08-06 2003-02-21 Sony Corp Semiconductor device and manufacturing method therefor
JP4656782B2 (en) * 2001-09-12 2011-03-23 シャープ株式会社 Nitride semiconductor laser device and its semiconductor optical device
JP2003092426A (en) * 2001-09-18 2003-03-28 Nichia Chem Ind Ltd Nitride compound semiconductor light emitting element and its manufacturing method
JP3690326B2 (en) 2001-10-12 2005-08-31 豊田合成株式会社 The method of manufacturing Iii nitride compound semiconductor
DE60331490D1 (en) * 2002-05-15 2010-04-08 Panasonic Corp Semiconductor light emitting element
EP3166152A1 (en) 2003-08-19 2017-05-10 Nichia Corporation Semiconductor light emitting diode and method of manufacturing the same
JP5075318B2 (en) * 2004-02-24 2012-11-21 学校法人 名城大学 Nitride semiconductor substrate, a semiconductor device, a semiconductor light emitting device, a method of manufacturing a semiconductor photodiode and a nitride semiconductor substrate
KR100649494B1 (en) * 2004-08-17 2006-11-24 삼성전기주식회사 Fabrication method of light emitting diode incorporating laser surface treatment of substrate and light emitting diode fabricated thereby
JP4895488B2 (en) * 2004-08-26 2012-03-14 シャープ株式会社 Nitride semiconductor light emitting device, a method of manufacturing the same, and the wafer
US8368183B2 (en) 2004-11-02 2013-02-05 Sharp Kabushiki Kaisha Nitride semiconductor device
JP4696285B2 (en) * 2005-02-25 2011-06-08 京セラ株式会社 R-plane sapphire substrate and the epitaxial substrate and a semiconductor device using the same, and manufacturing method thereof
JP4858939B2 (en) * 2005-03-23 2012-01-18 国立大学法人静岡大学 The method of manufacturing a nitride thin film on sapphire substrate
JP2007012809A (en) * 2005-06-29 2007-01-18 Nitride Semiconductor Co Ltd GaN-BASED COMPOUND SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SAME
WO2007055262A1 (en) * 2005-11-09 2007-05-18 Mitsubishi Cable Industries, Ltd. Nitride semiconductor light-emitting diode device
JP4802315B2 (en) * 2006-01-24 2011-10-26 シャープ株式会社 Method of manufacturing the nitride semiconductor light emitting device
JP5060732B2 (en) * 2006-03-01 2012-10-31 ローム株式会社 Manufacturing method of the light emitting element and the light emitting element
JP2008047850A (en) * 2006-07-19 2008-02-28 Mitsubishi Cable Ind Ltd Nitride semiconductor light emitting diode
US9318327B2 (en) * 2006-11-28 2016-04-19 Cree, Inc. Semiconductor devices having low threading dislocations and improved light extraction and methods of making the same
JP4877144B2 (en) * 2007-08-10 2012-02-15 三菱化学株式会社 Method for manufacturing an epitaxial wafer
JP2008091942A (en) * 2007-11-22 2008-04-17 Mitsubishi Cable Ind Ltd Nitride semiconductor light emitting diode
JP5895908B2 (en) * 2008-01-29 2016-03-30 豊田合成株式会社 Iii nitride compound semiconductor, iii nitride compound semiconductor of the formed wafer and iii nitride compound semiconductor element
WO2009117849A1 (en) * 2008-03-26 2009-10-01 Lattice Power (Jiangxi) Corporation Semiconductor light-emitting device with a highly reflective ohmic-electrode
US8680581B2 (en) 2008-12-26 2014-03-25 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor and template substrate
JP5426178B2 (en) * 2009-01-13 2014-02-26 日本碍子株式会社 Method for producing Iii group metal nitride single crystal
JP5359740B2 (en) * 2009-09-29 2013-12-04 豊田合成株式会社 The method of manufacturing Iii nitride compound semiconductor
JP5170051B2 (en) * 2009-09-30 2013-03-27 豊田合成株式会社 The method of manufacturing Iii Nitride semiconductor
JP2011146589A (en) * 2010-01-15 2011-07-28 Stanley Electric Co Ltd Semiconductor light-emitting element and method of manufacturing the same
JP5598318B2 (en) * 2010-09-09 2014-10-01 信越半導体株式会社 Method of manufacturing a light emitting element
JP5875249B2 (en) * 2011-04-28 2016-03-02 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. Semiconductor substrate, a semiconductor device and a manufacturing method thereof
JP2013033794A (en) * 2011-08-01 2013-02-14 Nippon Telegr & Teleph Corp <Ntt> Solar cell and manufacturing method thereof
JP5622778B2 (en) 2012-03-23 2014-11-12 株式会社東芝 Oxide superconductor, and the orientation oxide thin film
JP5811009B2 (en) 2012-03-30 2015-11-11 豊田合成株式会社 Iii Nitride semiconductor fabrication methods and iii nitride semiconductor
JP2013063908A (en) * 2012-12-10 2013-04-11 Ngk Insulators Ltd Method for manufacturing group iii metal nitride single crystal and template substrate
JP6020357B2 (en) 2013-05-31 2016-11-02 豊田合成株式会社 Iii Nitride semiconductor fabrication methods and iii nitride semiconductor
JP2015060883A (en) * 2013-09-17 2015-03-30 トランスフォーム・ジャパン株式会社 Compound semiconductor device and manufacturing method of the same
WO2015194382A1 (en) * 2014-06-17 2015-12-23 エルシード株式会社 Method for manufacturing light emitting element and light emitting element
KR20170018802A (en) 2014-06-17 2017-02-20 엘시드 가부시끼가이샤 Method for manufacturing light emitting element and light emitting element
WO2016006801A1 (en) * 2014-07-11 2016-01-14 주식회사 소프트에피 Method of growing group iii-nitride semiconductor layer
JP5866044B1 (en) * 2014-11-13 2016-02-17 エルシード株式会社 Manufacturing method and light-emitting elements of the light emitting element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9444009B2 (en) 2012-09-20 2016-09-13 Toyoda Gosei Co., Ltd. Group-III nitride compound semiconductor light emitting element, manufacturing method therefor and semiconductor light emitting device
CN106574398A (en) * 2014-07-24 2017-04-19 住友电气工业株式会社 Gallium nitride substrate
CN106574398B (en) * 2014-07-24 2019-03-05 住友电气工业株式会社 Gallium nitride substrate

Also Published As

Publication number Publication date
JP2000106455A (en) 2000-04-11

Similar Documents

Publication Publication Date Title
US6756611B2 (en) Nitride semiconductor growth method, nitride semiconductor substrate, and nitride semiconductor device
US7674699B2 (en) III group nitride semiconductor substrate, substrate for group III nitride semiconductor device, and fabrication methods thereof
JP3815335B2 (en) The semiconductor light emitting device and a manufacturing method thereof
US8709843B2 (en) Method of manufacturing nitride semiconductor and nitride semiconductor element
US7553370B2 (en) Crystal growth method for nitride semiconductor and formation method for semiconductor device
US7560725B2 (en) Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices
US7956360B2 (en) Growth of planar reduced dislocation density M-plane gallium nitride by hydride vapor phase epitaxy
US7727331B2 (en) Crystal firm, crystal substrate, and semiconductor device
US7141444B2 (en) Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP4092927B2 (en) Iii nitride compound semiconductor, manufacturing method of iii nitride compound semiconductor device and iii nitride compound semiconductor substrate
JP4032538B2 (en) The method of manufacturing a semiconductor thin film and a semiconductor element
US7053420B2 (en) GaN group semiconductor light-emitting element with concave and convex structures on the substrate and a production method thereof
JP3036495B2 (en) The method of manufacturing a gallium nitride-based compound semiconductor
US6329667B1 (en) Nitride semiconductor light emitting device and manufacturing method thereof
KR100588439B1 (en) Semiconductor device and method for manufacturing the same, and semiconductor light emitting device
JP3139445B2 (en) Growth method and the GaN-based semiconductor film of GaN-based semiconductor
US20030119239A1 (en) Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP3911699B2 (en) The semiconductor light emitting device and a manufacturing method thereof
JP4201541B2 (en) Manufacturing method of preparation and iii nitride compound semiconductor light-emitting element of the semiconductor crystal
KR101332391B1 (en) Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy
US6830948B2 (en) Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device
KR100401898B1 (en) Base substrate for crystal growth and manufacturing method of substrate by using the same
CN100461340C (en) Method for manufacturing group III nitride compound semiconductor
JP4743214B2 (en) Semiconductor device and manufacturing method thereof
EP2164115A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070606

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070713

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130720

Year of fee payment: 6