JP2008214132A - Group iii nitride semiconductor thin film, group iii nitride semiconductor light-emitting element, and method for manufacturing group iii nitride semiconductor thin film - Google Patents

Group iii nitride semiconductor thin film, group iii nitride semiconductor light-emitting element, and method for manufacturing group iii nitride semiconductor thin film Download PDF

Info

Publication number
JP2008214132A
JP2008214132A JP2007054313A JP2007054313A JP2008214132A JP 2008214132 A JP2008214132 A JP 2008214132A JP 2007054313 A JP2007054313 A JP 2007054313A JP 2007054313 A JP2007054313 A JP 2007054313A JP 2008214132 A JP2008214132 A JP 2008214132A
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
nitride semiconductor
thin film
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007054313A
Other languages
Japanese (ja)
Inventor
Shiro Sakai
士郎 酒井
Yoshitaka Naoi
美貴 直井
Kenji Ikeda
賢司 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Tokushima NUC
Samsung Electro Mechanics Co Ltd
Original Assignee
University of Tokushima NUC
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Tokushima NUC, Samsung Electro Mechanics Co Ltd filed Critical University of Tokushima NUC
Priority to JP2007054313A priority Critical patent/JP2008214132A/en
Priority to KR1020070056854A priority patent/KR20080081790A/en
Publication of JP2008214132A publication Critical patent/JP2008214132A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high-quality group III nitride semiconductor thin film; and to provide a group III nitride semiconductor light-emitting element obtained by using the same. <P>SOLUTION: A GaN-layer 120 having a (11-20) plane (so-called a-plane) is epitaxially grown on a sapphire substrate 110 having a (1-102) plane (so-called r-plane) with an off-angle of -0.1 to 0.9° against C3 crystal axis by introducing trimethyl gallium at a flow rate of 200-500 μmol/min while controlling the temperature of the sapphire substrate 110 within a range of 1,100-1,400°C. Thereby, the high-quality group III nitride semiconductor thin film (a Plane GaN layer) can be obtained. Further, The group III nitride semiconductor light-emitting element is manufactured by using the group III nitride semiconductor thin film as a substrate. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、III族窒化物半導体薄膜、III族窒化物半導体発光素子、およびIII族窒化物半導体薄膜の製造方法に関し、特に、(11−20)面窒化ガリウム層(a面GaN層)を提供する技術に関する。   The present invention relates to a group III nitride semiconductor thin film, a group III nitride semiconductor light emitting device, and a method for manufacturing a group III nitride semiconductor thin film, and in particular, provides a (11-20) plane gallium nitride layer (a-plane GaN layer). Related to technology.

III族窒化物半導体、特に窒化ガリウム系化合物は、混晶比の調整によってエネルギーギャップを広範囲に制御することができる。例えば、AlxInyGa1-x-yN(0≦x≦1,0≦y≦1,x=y=0を含む)は、直接遷移型の半導体としてふるまい、そのエネルギーギャップは0.7〜0.8eVから6.2eVにわたる。これは、GaN系化合物を活性層として用いることにより、赤色から紫外までの可視領域のすべてを発光色として持つ発光素子を実現できることを意味する。 Group III nitride semiconductors, particularly gallium nitride compounds, can control the energy gap over a wide range by adjusting the mixed crystal ratio. For example, Al x In y Ga 1-xy N (including 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x = y = 0) behaves as a direct transition semiconductor, and its energy gap is 0.7 to It ranges from 0.8 eV to 6.2 eV. This means that by using a GaN-based compound as an active layer, a light-emitting element having all visible colors from red to ultraviolet can be realized.

窒化ガリウム系化合物をそのような発光素子に適用するには、製品形態や寿命の観点から、高品質かつ高発光効率の薄膜として提供することが求められる。ところが、窒化ガリウム系化合物は、六方晶系のウルツァイト(Wurtzite)構造を有しており、その格子定数は、他の主要な半導体(III−V族化合物半導体やII−VI族半導体など)と比べてかなり小さい値を示す。この極端に小さい格子定数は、基板結晶の格子定数との整合を困難にさせている。一般に、エピタキシャル成長させる結晶には、基板結晶との間における格子不整合や歪み(圧縮歪みや引っ張り歪み)などの原因によって転位が発生する。この転位は、転位欠陥となってエピタキシャル成長膜の品質を低下させる。よって、窒化ガリウム系化合物を成長するには、基板の選択が重要となる。   In order to apply a gallium nitride compound to such a light emitting element, it is required to provide it as a thin film with high quality and high luminous efficiency from the viewpoint of product form and life. However, gallium nitride compounds have a hexagonal Wurtzite structure, and their lattice constants are in comparison with other major semiconductors (such as III-V group compound semiconductors and II-VI group semiconductors). Shows a very small value. This extremely small lattice constant makes it difficult to match the lattice constant of the substrate crystal. In general, dislocations occur in a crystal to be epitaxially grown due to a lattice mismatch or strain (compression strain or tensile strain) with a substrate crystal. This dislocation becomes a dislocation defect and degrades the quality of the epitaxially grown film. Therefore, the selection of the substrate is important for growing the gallium nitride compound.

そこで、GaN系化合物を成長させる基板として、c面のサファイア基板がもっぱら使用されている。このサファイア基板にしても、GaNと15%近く格子定数がずれているため、実際には、格子不整合を緩和するために、サファイア基板と成長層との間にバッファ層が設けられている。現在に至っては、このバッファ層の品質如何がその上の成長層の品質を決定する要因とされており、工夫を凝らした種々のバッファ層が提案されている(例えば、特許文献1および2参照)。   Therefore, a c-plane sapphire substrate is exclusively used as a substrate for growing a GaN-based compound. Even in this sapphire substrate, the lattice constant is deviated by nearly 15% from that of GaN. Therefore, a buffer layer is actually provided between the sapphire substrate and the growth layer in order to alleviate the lattice mismatch. Up to now, the quality of the buffer layer is considered to be a factor for determining the quality of the growth layer thereon, and various buffer layers with various ideas have been proposed (see, for example, Patent Documents 1 and 2). ).

ところが、バッファ層を設けたとしても、サファイア等のc面を結晶基板として用いた場合には、成長層であるGaN系化合物(以下、GaN系成長膜と称する)はそのc軸方向に成長し、膜厚方向においてc軸の特性が顕著に表れる。GaN系化合物は、c軸方向にて強い圧電性を有しており、格子定数が異なる組成同士の界面のストレスは、いわゆる分極電場を生じさせる。ストレスのない理想的な活性層のバンドにおいては、電子と正孔の波動関数が略対称に存在する。しかし、格子定数の差によって圧縮歪みや引っ張り歪みが作用する場合には、分極電場の存在によって電子と正孔の波動関数間の距離が遠ざかる。これは、基板のc軸方向に成長したGaN系化合物の活性層の再結合効率が低下することを意味する。一方、この分極電場の影響による波動関数間の距離の減少は、発光波長の長波長化を招き、電圧印加の程度によって発光素子の波長が変わってしまうという問題も引き起こす。   However, even if a buffer layer is provided, when a c-plane such as sapphire is used as a crystal substrate, a GaN-based compound (hereinafter referred to as a GaN-based growth film) as a growth layer grows in the c-axis direction. In the film thickness direction, the c-axis characteristic appears remarkably. GaN-based compounds have strong piezoelectricity in the c-axis direction, and stress at the interface between compositions having different lattice constants generates a so-called polarization electric field. In an ideal active layer band without stress, the wave functions of electrons and holes exist approximately symmetrically. However, when compressive strain or tensile strain acts due to the difference in lattice constant, the distance between the wave functions of electrons and holes increases due to the presence of the polarization electric field. This means that the recombination efficiency of the active layer of the GaN-based compound grown in the c-axis direction of the substrate is lowered. On the other hand, a decrease in the distance between wave functions due to the influence of the polarization electric field leads to an increase in the emission wavelength, and causes a problem that the wavelength of the light emitting element changes depending on the degree of voltage application.

特許文献3は、このような問題を解決するために、分極電場の影響を受けない非極性a面窒化ガリウムの成長方法を提案している。   Patent Document 3 proposes a method for growing nonpolar a-plane gallium nitride that is not affected by a polarization electric field in order to solve such a problem.

特開平10−242586号公報Japanese Patent Laid-Open No. 10-242586 特開平9−227298号公報JP-A-9-227298 米国特許出願公開第2003/0198837号明細書US Patent Application Publication No. 2003/0198837

しかしながら、非極性a面窒化ガリウムは、その平面異方性のために、良質な膜として成長させることは容易ではない。具体的には、窒化ガリウムの結晶成長において、Ga面(0001)は、N面(000−1)よりも成長が速く、この非対称の成長によって薄膜上には多くの転位欠陥が発生する。   However, it is not easy to grow nonpolar a-plane gallium nitride as a high-quality film because of its planar anisotropy. Specifically, in the crystal growth of gallium nitride, the Ga plane (0001) grows faster than the N plane (000-1), and this asymmetric growth causes many dislocation defects on the thin film.

よって、非極性a面窒化ガリウムを用いた良質のGaN系成長膜の形成が期待されている。   Therefore, formation of a high-quality GaN-based growth film using nonpolar a-plane gallium nitride is expected.

上述した課題を解決し、目的を達成するために、本発明にかかるIII族窒化物半導体薄膜は、C3結晶軸に対して−0.9°〜−0.1°のオフ角を有する(1−102)面のサファイア基板と、前記サファイア基板上に位置し、(11−20)面の窒化ガリウムからなるエピタキシャル成長層と、を含むことを特徴としている。   In order to solve the above-described problems and achieve the object, the group III nitride semiconductor thin film according to the present invention has an off angle of −0.9 ° to −0.1 ° with respect to the C3 crystal axis (1 -102) plane sapphire substrate and an epitaxially grown layer made of gallium nitride (11-20) plane located on the sapphire substrate.

また、本発明にかかるIII族窒化物半導体発光素子は、上記したIII族窒化物半導体薄膜を下地として形成されたIII族窒化物からなる活性層を含んで構成されたことを特徴としている。   A group III nitride semiconductor light emitting device according to the present invention is characterized by including an active layer made of group III nitride formed with the above group III nitride semiconductor thin film as a base.

また、本発明にかかるIII族窒化物半導体薄膜の製造方法は、C3結晶軸に対して−0.9°〜−0.1°のオフ角を有する(1−102)面のサファイア基板をアニールする基板アニールステップと、前記サファイア基板の温度を1100℃〜1400℃の範囲内に制御しつつ、トリメチルガリウムを200〜500μmol/minの流量で導入することにより、前記サファイア基板上に(11−20)面の窒化ガリウムを成長させる窒化ガリウム形成ステップと、を含むことを特徴としている。   The method for producing a group III nitride semiconductor thin film according to the present invention anneals a (1-102) plane sapphire substrate having an off angle of -0.9 ° to -0.1 ° with respect to the C3 crystal axis. Substrate annealing step, and by introducing trimethylgallium at a flow rate of 200 to 500 μmol / min while controlling the temperature of the sapphire substrate within a range of 1100 ° C. to 1400 ° C., (11-20 And gallium nitride forming step for growing gallium nitride on the surface.

良質のa面窒化ガリウム薄膜を含むIII族窒化物半導体薄膜およびそれを下地として用いたIII族窒化物半導体発光素子を提供することができる。   It is possible to provide a group III nitride semiconductor thin film including a high-quality a-plane gallium nitride thin film and a group III nitride semiconductor light emitting device using the same as a base.

以下に、本発明にかかるIII族窒化物半導体薄膜、その製造方法、およびIII族窒化物半導体発光素子の実施の形態を図面に基づいて詳細に説明する。なお、図面は模式的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは現実のものとは異なる。また、図面間において同じ部分を指していても、互いの寸法や比率が異なって示されている場合もある。   Embodiments of a group III nitride semiconductor thin film, a method for producing the same, and a group III nitride semiconductor light emitting device according to the present invention will be described below in detail with reference to the drawings. The drawings are schematic, and the relationship between the thickness and width of each part, the size ratio between the parts, and the like are different from the actual ones. Moreover, even if it points to the same part between drawings, the dimension and ratio may mutually differ and are shown.

実施の形態1.
まず、実施の形態1にかかるIII族窒化物半導体薄膜およびその製造方法について説明する。実施の形態1にかかるIII族窒化物半導体薄膜は、C3結晶軸に対して−0.9°〜−0.1°のオフ角を有する(1−102)面(いわゆるr面)のサファイア基板の上に、(11−20)面(いわゆるa面)の窒化ガリウムが形成されていることを特徴としている。ここで、(1−102)中の「−1」は「1」上にバーが付されることを表す。本明細書中において、ミラー指数はこれと同様に表記される。
Embodiment 1 FIG.
First, the group III nitride semiconductor thin film according to the first embodiment and the manufacturing method thereof will be described. The group III nitride semiconductor thin film according to the first embodiment is a (1-102) plane (so-called r plane) sapphire substrate having an off angle of −0.9 ° to −0.1 ° with respect to the C3 crystal axis. (11-20) plane (so-called a plane) gallium nitride is formed thereon. Here, “−1” in (1-102) indicates that a bar is added on “1”. In this specification, the Miller index is expressed in the same way.

図1は、実施の形態1にかかるIII族窒化物半導体薄膜の断面模式図である。図1において、III族窒化物半導体薄膜100は、C3結晶軸に対して−0.9°〜−0.1°のオフ角を有するr面を基板面としたサファイア基板110と、サファイア基板110の上に形成されたノンドープのa面GaN層120とから構成される。ここで、C3結晶軸は、図2に示すように、r面のサファイア基板110のa軸方向であって且つサファイア基板110の中心を通る軸として定義される。   FIG. 1 is a schematic cross-sectional view of a group III nitride semiconductor thin film according to the first embodiment. In FIG. 1, a group III nitride semiconductor thin film 100 includes a sapphire substrate 110 having an r-plane having an off angle of −0.9 ° to −0.1 ° with respect to the C3 crystal axis, and a sapphire substrate 110. And a non-doped a-plane GaN layer 120 formed thereon. Here, the C3 crystal axis is defined as an axis passing through the center of the sapphire substrate 110 in the a-axis direction of the r-plane sapphire substrate 110 as shown in FIG.

このIII族窒化物半導体薄膜100は、発明者らの鋭意研究により、以下の製造方法によって得られた。図3は、その方法、すなわちa面GaN成長層形成工程を示すフローチャートである。   This group III nitride semiconductor thin film 100 was obtained by the following manufacturing method by the inventors' extensive research. FIG. 3 is a flowchart showing the method, that is, the a-plane GaN growth layer forming step.

まず、C3結晶軸に対して−0.9°〜−0.1°のオフ角を有するr面を基板面としたサファイア基板110を用意し、その表面を適当な溶液を用いて洗浄した後、MOCVD(有機金属化学的気相成長)装置の反応室内に投入した。反応室内の前工程として、基板温度を1150℃に制御し、適当な流量の水素雰囲気中で約10分間のアニールを行った(ステップS101)。なお、このr面のサファイア基板110は、実際には、C3結晶軸に対して−0.5°のオフ角を有した基板面であり、製造誤差上、±0.4°を見込んだものである。   First, after preparing a sapphire substrate 110 having an r-plane having an off-angle of −0.9 ° to −0.1 ° with respect to the C3 crystal axis as a substrate surface, and cleaning the surface with an appropriate solution. And put into the reaction chamber of the MOCVD (metal organic chemical vapor deposition) apparatus. As a pre-process in the reaction chamber, the substrate temperature was controlled to 1150 ° C., and annealing was performed for about 10 minutes in a hydrogen atmosphere at an appropriate flow rate (step S101). The r-plane sapphire substrate 110 is actually a substrate surface having an off angle of −0.5 ° with respect to the C3 crystal axis, and is expected to be ± 0.4 ° due to manufacturing errors. It is.

つぎに、そのサファイア基板110上にa面GaN層120を成長させるために、反応室内に、キャリアガスとして水素、窒素を導入し、原料ガスとしてNH3(アンモニア)とTMGa(トリメチルガリウム)を導入した。NH3は、基板温度を500℃まで加熱した後に導入を開始し、TMGaは、基板温度を1150℃まで加熱した後に導入を開始した。a面GaN層120の成長時間は50分とした。これにより、膜厚が9.5μmの良好なa面GaN薄膜が得られた(ステップS102)。TMGaの流量は約285μmol/minとした。 Next, in order to grow the a-plane GaN layer 120 on the sapphire substrate 110, hydrogen and nitrogen are introduced into the reaction chamber, and NH 3 (ammonia) and TMGa (trimethylgallium) are introduced as source gases. did. NH 3 was introduced after the substrate temperature was heated to 500 ° C., and TMGa was introduced after the substrate temperature was heated to 1150 ° C. The growth time of the a-plane GaN layer 120 was 50 minutes. Thereby, a good a-plane GaN thin film having a film thickness of 9.5 μm was obtained (step S102). The flow rate of TMGa was about 285 μmol / min.

上記したa面GaN層120の成膜条件は、発明者らの実験により得られた成膜速度(Growth rate)とTMGaの流量との関係を示すグラフに従っている。図4は、そのグラフであり、r面のサファイア基板の温度を1100℃と1150℃に制御した場合において、TMGaの流量を200〜500μmol/minに設定した際に得られるa面GaN層の膜厚を示している。このように、比較的高い制御温度ながらも、良い結果が得られるのは次の理由による。通常、基板温度の上昇とともに、成膜したGaN層がエッチングされてしまう。具体的には、約900℃でそのエッチングが始まる。しかしながら、発明者らは、約1050℃以上にあってはそのエッチングの程度は激しくないことを見いだした。具体的には、図4に示すように、r面のサファイア基板上では、約1100℃と1150℃の制御温度においては、ともに200〜500μmol/minのTMGaの流量でGaN層を成長させると、良好な結果が得られた。また、発明者らは、このTMGaの流量と成膜速度の関係が、1150℃以外にも、約1100℃以上の制御温度であれば同様な結果を示すということを見いだした。但し、制御温度が1400℃以上になると、サファイア基板のエッチングが始まるため、実質的には、1100℃〜1400℃が最適な制御温度となる。   The film formation conditions of the a-plane GaN layer 120 described above are in accordance with a graph showing the relationship between the film formation rate (Growth rate) obtained by the inventors' experiment and the flow rate of TMGa. FIG. 4 is a graph of the a-plane GaN layer obtained when the flow rate of TMGa is set to 200 to 500 μmol / min when the temperature of the r-plane sapphire substrate is controlled to 1100 ° C. and 1150 ° C. Indicates thickness. In this way, good results can be obtained with a relatively high control temperature for the following reason. Usually, as the substrate temperature rises, the deposited GaN layer is etched. Specifically, the etching starts at about 900 ° C. However, the inventors have found that the etching is not severe at temperatures above about 1050 ° C. Specifically, as shown in FIG. 4, when a GaN layer is grown on a r-plane sapphire substrate at a control temperature of about 1100 ° C. and 1150 ° C. with a TMGa flow rate of 200 to 500 μmol / min, Good results were obtained. In addition, the inventors have found that the relationship between the flow rate of TMGa and the film formation rate shows similar results when the control temperature is about 1100 ° C. or higher, in addition to 1150 ° C. However, since the etching of the sapphire substrate starts when the control temperature is 1400 ° C. or higher, the optimal control temperature is substantially 1100 ° C. to 1400 ° C.

図5は、上記方法により得られたa面GaN層120のX線ωスキャンデータを示すグラフである。図5に示すように、このa面GaN層120は、φ角依存性を示すものの、バッファ層の上に形成された従来のa面GaN層と比較して、位相が90°ずれている。また、(10−12)面に対するωスキャンによってオフ軸をを測定したところ、その最小値は1200arcsecであった。これは、バッファ層の上に形成された従来のa面GaN層のオフ軸(2000arcsec)よりもかなり小さい値である。これら結果は、上述した成膜条件によって得られたa面GaN層120が、転位や欠陥の少ない良質な薄膜であることを示している。   FIG. 5 is a graph showing X-ray ω scan data of the a-plane GaN layer 120 obtained by the above method. As shown in FIG. 5, the a-plane GaN layer 120 exhibits φ angle dependence, but is 90 ° out of phase with the conventional a-plane GaN layer formed on the buffer layer. Further, when the off axis was measured by ω scan on the (10-12) plane, the minimum value was 1200 arcsec. This is a value considerably smaller than the off-axis (2000 arcsec) of the conventional a-plane GaN layer formed on the buffer layer. These results indicate that the a-plane GaN layer 120 obtained by the above-described film formation conditions is a high-quality thin film with few dislocations and defects.

以上に説明したように、C3結晶軸に対して−0.9°〜−0.1°のオフ角を有するr面のサファイア基板を用意し、その基板の温度を1100℃〜1400℃の範囲内に制御しつつ、トリメチルガリウムを200〜500μmol/minの流量で導入することによって、r面のサファイア基板上に良質な窒化ガリウム薄膜を成長させることができる。   As described above, an r-plane sapphire substrate having an off angle of −0.9 ° to −0.1 ° with respect to the C3 crystal axis is prepared, and the temperature of the substrate is in the range of 1100 ° C. to 1400 ° C. By introducing trimethylgallium at a flow rate of 200 to 500 μmol / min while controlling the inside, a good-quality gallium nitride thin film can be grown on the r-plane sapphire substrate.

特に、TMGaよりも先にNH3を導入した場合に特に良好なa面GaN薄膜が得られたことは、発明者らの鋭意研究によるものである。具体的には、TMGaよりも3秒以上先行してNH3を導入した場合に、a面GaN薄膜において鏡面が得られ、それよりも遅れると、表面ピットが現れるということがわかった。さらに、発明者らは、a面GaN薄膜の膜厚を3μm以下とした場合には、表面ピットが現れ、それ以上とした場合に、鏡面が現れることを見いだした。この知見に基づいて、上記成長時間が設定された。 In particular, the inventors have earnestly studied that a particularly good a-plane GaN thin film was obtained when NH 3 was introduced prior to TMGa. Specifically, it was found that when NH 3 was introduced at least 3 seconds before TMGa, a mirror surface was obtained in the a-plane GaN thin film, and surface pits appeared after that. Furthermore, the inventors have found that when the thickness of the a-plane GaN thin film is 3 μm or less, surface pits appear, and when it is more than that, a mirror surface appears. Based on this finding, the growth time was set.

実施の形態2.
上述した実施の形態1にかかるIII族窒化物半導体薄膜は、LEDや半導体レーザなどのIII族窒化物半導体発光素子を構成する下地層として用いることができる。実施の形態2では、実施の形態1にかかるIII族窒化物半導体薄膜をLEDに適用した例を説明する。
Embodiment 2. FIG.
The group III nitride semiconductor thin film according to the first embodiment described above can be used as a base layer constituting a group III nitride semiconductor light emitting device such as an LED or a semiconductor laser. In the second embodiment, an example in which the group III nitride semiconductor thin film according to the first embodiment is applied to an LED will be described.

図6は、実施の形態2にかかるIII族窒化物半導体発光素子(LED)の模式断面図である。図6に示すIII族窒化物半導体発光素子200は、実施の形態1に示したサファイア基板110およびa面GaN層120にそれぞれ対応するサファイア基板201およびアンドープのa面GaN層202を下地とし、そのa面GaN層202の上に、n型コンタクト/クラッド層203、活性層204、p型クラッド層205、p型ブロック層206、p型コンタクト層207が順に積層された構造を有する。   FIG. 6 is a schematic cross-sectional view of a group III nitride semiconductor light emitting device (LED) according to the second embodiment. A group III nitride semiconductor light emitting device 200 shown in FIG. 6 is based on a sapphire substrate 201 and an undoped a-plane GaN layer 202 corresponding to the sapphire substrate 110 and a-plane GaN layer 120 shown in Embodiment 1, respectively. On the a-plane GaN layer 202, an n-type contact / cladding layer 203, an active layer 204, a p-type cladding layer 205, a p-type block layer 206, and a p-type contact layer 207 are sequentially laminated.

発明者らは、以下のような条件によって、III族窒化物半導体発光素子200のサンプルを得た。まず、実施の形態1に説明した方法に従って得たa面GaN層202の上に、n型コンタクト/クラッド層203を、GaNにSiをドープすることにより1150℃の制御温度で成長させた。つぎに、そのn型コンタクト/クラッド層203の上に、原料ガスであるGaとInを適当な流量で且つ730℃の制御温度で導入することにより、InGaNからなる活性層204を成長させた。つづいて、p型クラッド層205を、GaNにMgをドープすることにより1000℃の制御温度で成長させた。つぎに、p型ブロック層206をAlGaNにMgを注入することにより1150℃の制御温度で成長させた。そして、その上に、p型コンタクト層207を、GaNにMgをドープすることより1000℃の制御温度で成長させた。   The inventors obtained a sample of the group III nitride semiconductor light emitting device 200 under the following conditions. First, on the a-plane GaN layer 202 obtained according to the method described in the first embodiment, an n-type contact / cladding layer 203 was grown at a controlled temperature of 1150 ° C. by doping Si into GaN. Next, an active layer 204 made of InGaN was grown on the n-type contact / cladding layer 203 by introducing Ga and In as source gases at a suitable flow rate and a control temperature of 730 ° C. Subsequently, the p-type cladding layer 205 was grown at a controlled temperature of 1000 ° C. by doping GaN with Mg. Next, the p-type block layer 206 was grown at a control temperature of 1150 ° C. by injecting Mg into AlGaN. Then, a p-type contact layer 207 was grown at a controlled temperature of 1000 ° C. by doping Mg into GaN.

また、n型コンタクト/クラッド層203、活性層204、p型クラッド層205、p型ブロック層206、p型コンタクト層207は、n型コンタクト/クラッド層203の一部が露出するように、それぞれの一部がエッチングによって除去した。そして、露出したn型コンタクト/クラッド層203の表面にn型電極210を設けた。また、p型コンタクト層207上にはp型電極220を設けた。n型電極210はInを、p型電極220はNi(100Å)/Au(100Å)を、それぞれ電子ビームを用いて堆積させることにより形成される。このような構成によって、LEDを得た。   Further, the n-type contact / cladding layer 203, the active layer 204, the p-type cladding layer 205, the p-type blocking layer 206, and the p-type contact layer 207 are each exposed so that a part of the n-type contact / cladding layer 203 is exposed. A part of was removed by etching. Then, an n-type electrode 210 was provided on the exposed surface of the n-type contact / cladding layer 203. A p-type electrode 220 is provided on the p-type contact layer 207. The n-type electrode 210 is formed by depositing In, and the p-type electrode 220 is formed by depositing Ni (100Å) / Au (100Å) using an electron beam. With such a configuration, an LED was obtained.

得られたLEDについては、駆動電流20mAで発光波長420nmの出力2mWの発光が観測された。この比較的良好な発光特性は、下地のa面GaN層202が良好な薄膜であることの裏付けとなる。   With respect to the obtained LED, light emission with an output wavelength of 420 nm and an output of 2 mW was observed at a drive current of 20 mA. This relatively good light emission characteristic supports the fact that the underlying a-plane GaN layer 202 is a good thin film.

以上に説明したように、実施の形態2によれば、良質のa面GaN薄膜上にLEDを形成することによって、信頼性の高く、十分な発光強度の青色発光素子を提供することができる。   As described above, according to the second embodiment, a blue light-emitting element with high reliability and sufficient light emission intensity can be provided by forming an LED on a high-quality a-plane GaN thin film.

以上のように、本発明にかかるIII族窒化物半導体薄膜は、GaN系化合物を形成する下地層として有用であり、特に、III族窒化物半導体発光素子の構成要素として適している。   As described above, the group III nitride semiconductor thin film according to the present invention is useful as an underlayer for forming a GaN-based compound, and is particularly suitable as a component of a group III nitride semiconductor light emitting device.

実施の形態1にかかるIII族窒化物半導体薄膜の側面図である。1 is a side view of a group III nitride semiconductor thin film according to a first embodiment. C3結晶軸を定義する図である。It is a figure which defines a C3 crystal axis. a面GaN成長層形成工程を示すフローチャートである。It is a flowchart which shows an a surface GaN growth layer formation process. a面GaN層の成膜速度とTMGaの流量との関係を示すグラフである。It is a graph which shows the relationship between the film-forming speed | rate of an a-plane GaN layer, and the flow volume of TMGa. a面GaN層120のX線ωスキャンデータを示すグラフである。4 is a graph showing X-ray ω scan data of an a-plane GaN layer 120. 実施の形態2にかかるIII族窒化物半導体発光素子の模式断面図である。FIG. 3 is a schematic cross-sectional view of a group III nitride semiconductor light emitting device according to a second embodiment.

符号の説明Explanation of symbols

100 III族窒化物半導体薄膜
110,201 r面サファイア基板
120,202 a面GaN層
200 III族窒化物半導体発光素子
203 n型コンタクト/クラッド層
204 活性層
205 p型クラッド層
206 p型ブロック層
207 p型コンタクト層
210 n型電極
220 p型電極
100 Group III nitride semiconductor thin film 110, 201 r-plane sapphire substrate 120, 202 a-plane GaN layer 200 Group III nitride semiconductor light-emitting device 203 n-type contact / cladding layer 204 active layer 205 p-type cladding layer 206 p-type block layer 207 p-type contact layer 210 n-type electrode 220 p-type electrode

Claims (7)

C3結晶軸に対して−0.9°〜−0.1°のオフ角を有する(1−102)面のサファイア基板と、
前記サファイア基板上に位置し、(11−20)面の窒化ガリウムからなるエピタキシャル成長層と、
を含むことを特徴とするIII族窒化物半導体薄膜。
A (1-102) plane sapphire substrate having an off angle of -0.9 ° to -0.1 ° with respect to the C3 crystal axis;
An epitaxial growth layer located on the sapphire substrate and made of (11-20) plane gallium nitride;
A group III nitride semiconductor thin film comprising:
前記エピタキシャル成長層の膜厚は3μm以上であることを特徴とする請求項1に記載のIII族窒化物半導体薄膜。   2. The group III nitride semiconductor thin film according to claim 1, wherein the epitaxial growth layer has a thickness of 3 μm or more. C3結晶軸に対して−0.9°〜−0.1°のオフ角を有する(1−102)面のサファイア基板と、
前記サファイア基板上に位置し、(11−20)面の窒化ガリウムからなるエピタキシャル成長層と、
前記エピタキシャル成長層を下地として形成されたIII族窒化物からなる活性層と、
を含むことを特徴とするIII族窒化物半導体発光素子。
A (1-102) plane sapphire substrate having an off angle of -0.9 ° to -0.1 ° with respect to the C3 crystal axis;
An epitaxial growth layer located on the sapphire substrate and made of (11-20) plane gallium nitride;
An active layer made of group III nitride formed with the epitaxial growth layer as a base;
A group III nitride semiconductor light-emitting device comprising:
前記エピタキシャル成長層の膜厚は3μm以上であることを特徴とする請求項3に記載のIII族窒化物半導体発光素子。   4. The group III nitride semiconductor light-emitting device according to claim 3, wherein the epitaxial growth layer has a thickness of 3 μm or more. C3結晶軸に対して−0.9°〜−0.1°のオフ角を有する(1−102)面のサファイア基板をアニールする基板アニールステップと、
前記サファイア基板の温度を1100℃〜1400℃の範囲内に制御しつつ、トリメチルガリウムを200〜500μmol/minの流量で導入することにより、前記サファイア基板上に(11−20)面の窒化ガリウムを成長させる窒化ガリウム形成ステップと、
を含むことを特徴とするIII族窒化物半導体薄膜の製造方法。
A substrate annealing step of annealing a (1-102) plane sapphire substrate having an off angle of -0.9 ° to -0.1 ° with respect to the C3 crystal axis;
By introducing trimethylgallium at a flow rate of 200 to 500 μmol / min while controlling the temperature of the sapphire substrate within a range of 1100 ° C. to 1400 ° C., (11-20) plane gallium nitride is formed on the sapphire substrate. Growing gallium nitride forming step;
A method for producing a group III nitride semiconductor thin film comprising:
前記窒化ガリウム形成ステップは、前記トリメチルガリウムの導入の前に、NH3を導入することによって、前記窒化ガリウムを成長させることを特徴とする請求項5に記載のIII族窒化物半導体薄膜の製造方法。 6. The method for producing a group III nitride semiconductor thin film according to claim 5, wherein the gallium nitride forming step grows the gallium nitride by introducing NH 3 before introducing the trimethyl gallium. . 前記窒化ガリウム形成ステップは、前記窒化ガリウムの膜厚が3μm以上となる成長時間で前記トリメチルガリウムを導入することを特徴とする請求項5または6に記載のIII族窒化物半導体薄膜の製造方法。   7. The method for producing a group III nitride semiconductor thin film according to claim 5, wherein the gallium nitride forming step introduces the trimethyl gallium with a growth time in which the film thickness of the gallium nitride is 3 μm or more.
JP2007054313A 2007-03-05 2007-03-05 Group iii nitride semiconductor thin film, group iii nitride semiconductor light-emitting element, and method for manufacturing group iii nitride semiconductor thin film Pending JP2008214132A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007054313A JP2008214132A (en) 2007-03-05 2007-03-05 Group iii nitride semiconductor thin film, group iii nitride semiconductor light-emitting element, and method for manufacturing group iii nitride semiconductor thin film
KR1020070056854A KR20080081790A (en) 2007-03-05 2007-06-11 Iii-group nitrdie semiconductor thin film, iii-group nitrdie semiconductor light emitting device and fabrication method of iii-group nitrdie semiconductor thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007054313A JP2008214132A (en) 2007-03-05 2007-03-05 Group iii nitride semiconductor thin film, group iii nitride semiconductor light-emitting element, and method for manufacturing group iii nitride semiconductor thin film

Publications (1)

Publication Number Publication Date
JP2008214132A true JP2008214132A (en) 2008-09-18

Family

ID=39834626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007054313A Pending JP2008214132A (en) 2007-03-05 2007-03-05 Group iii nitride semiconductor thin film, group iii nitride semiconductor light-emitting element, and method for manufacturing group iii nitride semiconductor thin film

Country Status (2)

Country Link
JP (1) JP2008214132A (en)
KR (1) KR20080081790A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014078756A (en) * 2014-01-09 2014-05-01 Mitsubishi Chemicals Corp Nitride semiconductor
CN106504980A (en) * 2016-11-16 2017-03-15 复旦大学 A kind of preparation method of aluminum nitride single crystal film

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101660734B1 (en) * 2010-02-24 2016-09-28 엘지전자 주식회사 method for growing nitride semiconductor film
KR101954145B1 (en) * 2012-08-29 2019-03-05 엘지전자 주식회사 Non-polar substrate having hetero-structure and method for manufacturing the same, nitride-based light emitting device using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000201050A (en) * 1998-11-02 2000-07-18 Ngk Insulators Ltd Substrate for surface acoustic wave device and manufacture of the same
WO2005015618A1 (en) * 2003-08-12 2005-02-17 Nippon Telegraph And Telephone Corporation Substrate for nitride semiconductor growth
JP2006066787A (en) * 2004-08-30 2006-03-09 Kyocera Corp Sapphire substrate and light emitting device using it
JP2006279025A (en) * 2005-03-25 2006-10-12 Univ Of Tokushima Method of growing non-polar a-plane gallium nitride

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000201050A (en) * 1998-11-02 2000-07-18 Ngk Insulators Ltd Substrate for surface acoustic wave device and manufacture of the same
WO2005015618A1 (en) * 2003-08-12 2005-02-17 Nippon Telegraph And Telephone Corporation Substrate for nitride semiconductor growth
JP2006066787A (en) * 2004-08-30 2006-03-09 Kyocera Corp Sapphire substrate and light emitting device using it
JP2006279025A (en) * 2005-03-25 2006-10-12 Univ Of Tokushima Method of growing non-polar a-plane gallium nitride

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014078756A (en) * 2014-01-09 2014-05-01 Mitsubishi Chemicals Corp Nitride semiconductor
CN106504980A (en) * 2016-11-16 2017-03-15 复旦大学 A kind of preparation method of aluminum nitride single crystal film

Also Published As

Publication number Publication date
KR20080081790A (en) 2008-09-10

Similar Documents

Publication Publication Date Title
JP4888857B2 (en) Group III nitride semiconductor thin film and group III nitride semiconductor light emitting device
JP4539752B2 (en) Method for forming quantum well structure and method for manufacturing semiconductor light emitting device
US8148712B2 (en) Group III nitride compound semiconductor stacked structure
US7981713B2 (en) Group III-V nitride-based semiconductor substrate, group III-V nitride-based device and method of fabricating the same
JP4939014B2 (en) Group III nitride semiconductor light emitting device and method for manufacturing group III nitride semiconductor light emitting device
JPH1140893A (en) Semiconductor light emitting element and its manufacture
JP2011517099A (en) MOCVD growth technology for planar semipolar (Al, In, Ga, B) N-based light-emitting diodes
JP2007142437A (en) Semiconductor device and method of manufacturing same
JP2000232238A (en) Nitride semiconductor light-emitting element and manufacture thereof
JP2004319711A (en) Porous substrate for epitaxial growth and its manufacturing method, and method of manufacturing group iii nitride semiconductor substrate
JP4377600B2 (en) Laminated structure of group 3 nitride semiconductor, manufacturing method thereof, and group 3 nitride semiconductor device
JP4734786B2 (en) Gallium nitride compound semiconductor substrate and manufacturing method thereof
US8878211B2 (en) Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
JPH11233391A (en) Crystalline substrate, semiconductor device using the same and manufacture of the semiconductor device
JP2008214132A (en) Group iii nitride semiconductor thin film, group iii nitride semiconductor light-emitting element, and method for manufacturing group iii nitride semiconductor thin film
KR20150133637A (en) Semiconductor substrate, semiconductor substrate manufacturing method and semiconductor device
JP6242238B2 (en) Method for producing nitride semiconductor multi-element mixed crystal
JP2004014587A (en) Nitride compound semiconductor epitaxial wafer and light emitting element
JPH10289877A (en) Forming method of compound semiconductor and semiconductor device
JP2009231609A (en) Production method of semiconductor light-emitting element
JP2000332293A (en) Iii-v nitride semiconductor light emitting element and its manufacture
JP2020061510A (en) Substrate for semiconductor growth, semiconductor element, semiconductor light-emitting element, and method of manufacturing semiconductor element
JP4873705B2 (en) Method for forming indium gallium nitride (InGaN) epitaxial thin film having indium nitride (InN) or high indium composition
KR101250475B1 (en) Heterogeneous substrate having insulating material pattern and nitride-based semiconductor device using the same
JP2005045153A (en) Manufacturing method of nitride semiconductor, semiconductor wafer, and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100127

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20121126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130416