KR20080081790A - Iii-group nitrdie semiconductor thin film, iii-group nitrdie semiconductor light emitting device and fabrication method of iii-group nitrdie semiconductor thin film - Google Patents

Iii-group nitrdie semiconductor thin film, iii-group nitrdie semiconductor light emitting device and fabrication method of iii-group nitrdie semiconductor thin film Download PDF

Info

Publication number
KR20080081790A
KR20080081790A KR1020070056854A KR20070056854A KR20080081790A KR 20080081790 A KR20080081790 A KR 20080081790A KR 1020070056854 A KR1020070056854 A KR 1020070056854A KR 20070056854 A KR20070056854 A KR 20070056854A KR 20080081790 A KR20080081790 A KR 20080081790A
Authority
KR
South Korea
Prior art keywords
thin film
iii
semiconductor thin
sapphire substrate
nitride semiconductor
Prior art date
Application number
KR1020070056854A
Other languages
Korean (ko)
Inventor
켄지 이케다
요시키 나오이
시로 사카이
Original Assignee
삼성전기주식회사
토쿠시마 대학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사, 토쿠시마 대학 filed Critical 삼성전기주식회사
Publication of KR20080081790A publication Critical patent/KR20080081790A/en

Links

Images

Landscapes

  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

A III-group nitride semiconductor thin film, a III-group nitride semiconductor light emitting device, and a method of manufacturing the III-group nitride semiconductor thin film are provided to improve a light emitting speed of a blue LED by forming the LED on a desirable a-surface GaN thin film. A III-group nitride semiconductor thin film includes a sapphire substrate, an epitaxial growth layer(202), and an active layer(204). The (1-102)-surface sapphire substrate has an off-angle between -0.9 and -0.1 ° with respect to a C3 crystal axis. The epitaxial growth layer is arranged on the sapphire substrate and made of a (11-20)-surface gallium nitride. The active layer is made of a III-group nitride, which is formed by using the epitaxial growth layer as a base. A thickness of the epitaxial growth layer is greater than 3 mum. NH3 is introduced before trimethylgalium is introduced, such that the gallium nitride is grown.

Description

Ⅲ족 질화물 반도체 박막, Ⅲ족 질화물 반도체 발광소자 및 Ⅲ족 질화물 반도체 박막의 제조방법{III-GROUP NITRDIE SEMICONDUCTOR THIN FILM, III-GROUP NITRDIE SEMICONDUCTOR LIGHT EMITTING DEVICE AND FABRICATION METHOD OF III-GROUP NITRDIE SEMICONDUCTOR THIN FILM}III-GROUP NITRDIE SEMICONDUCTOR THIN FILM, III-GROUP NITRDIE SEMICONDUCTOR LIGHT EMITTING DEVICE AND FABRICATION METHOD OF III-GROUP NITRDIE SEMICONDUCTOR THIN FILM}

도1은 실시 형태1에 관한 III족 질화물 반도체 박막의 측면도이다.1 is a side view of a group III nitride semiconductor thin film according to the first embodiment.

도2는 C3결정축을 정의하는 도이다.2 is a diagram defining a C3 crystal axis.

도3은 a면 GaN 성장층 형성공정을 나타내는 순서도이다.3 is a flow chart showing a surface GaN growth layer forming process.

도4는 a면 GaN층의 성장속도와 TMGa의 유량과의 관계를 나타내는 그래프이다.4 is a graph showing the relationship between the growth rate of the a-plane GaN layer and the flow rate of TMGa.

도5는 a면 GaN층(120)의 X선ω스캔 데이터를 나타내는 그래프이다.FIG. 5 is a graph showing X-ray? Scan data of a plane GaN layer 120. FIG.

도6은 실시형태2에 관한 III족 질화물 반도체 발광소자의 모식단면도이다.FIG. 6 is a schematic sectional view of a group III nitride semiconductor light emitting device according to Embodiment 2. FIG.

<도면의 주요부분에 대한 부호설명><Code Description of Main Parts of Drawing>

100 III족 질화물 반도체 박막 110, 201 r면 사파이어 기판100 group III nitride semiconductor thin film 110, 201 r surface sapphire substrate

120, 202 a면GaN층 200 III족 질화물 반도체 발광소자120, 202 a-plane GaN layer 200 III group nitride semiconductor light emitting device

203 n형 콘택/클래드층 204 활성층203 n-type contact / clad layer 204 active layer

205 p형 클래드층 206 p형 블럭층205 p-type cladding layer 206 p-type block layer

207 p형 콘택층 210 n형 전극207 p-type contact layer 210 n-type electrode

220 p형 전극220 p-type electrode

본 발명은 III족 질화물 반도체 박막, III족 질화물 반도체 발광소자 및 III족 질화물 반도체 박막의 제조방법에 관한 것으로, 특히 (11-20)면 질화갈륨층(a면 GaN층)을 제공하는 기술에 관한 것이다.The present invention relates to a method for manufacturing a group III nitride semiconductor thin film, a group III nitride semiconductor light emitting device, and a group III nitride semiconductor thin film, and more particularly, to a technique for providing a (11-20) -plane gallium nitride layer (a-plane GaN layer). will be.

III족 질화물 반도체, 특히 질화갈륨계 화합물은 혼정비의 조정에 따라 에너지 갭을 광범위하게 제어할 수 있다. 예를 들어, AlxInyGa1-x-yN(0≤x≤1, 0≤y≤1, x=y=0을 포함한다)는 직접 천이형의 반도체로서 역할, 그 에너지 갭은 0.7∼0.8eV에서 6.2eV에 이른다. 이것은 GaN계 화합물을 활성층으로서 이용함에 따라, 적색에서 적외까지의 가시영역 모두를 발광색으로 갖는 발광소자를 실현할 수 있다는 것을 의미한다.Group III nitride semiconductors, especially gallium nitride compounds, can control the energy gap extensively by adjusting the mixing ratio. For example, Al x In y Ga 1-xy N (including 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and x = y = 0) serves as a direct transition type semiconductor with an energy gap of 0.7 to It ranges from 0.8eV to 6.2eV. This means that by using a GaN compound as the active layer, it is possible to realize a light emitting device having all of the visible region from red to infrared as the emission color.

질화갈륨계 화합물을 그러한 발광소자에 적용하는 데에는 제품 형태나 수명의 관점에서 고품질, 고발광 효율의 박막으로서 제공하는 것이 요구된다. 그러나, 질화갈륨계 화합물은 육방정계의 우르자이트(Wurtzite)구조를 갖고 있고, 그 격자상수는 다른 주요한 반도체(III-V족 화합물 반도체나 II-VI족 반도체 등)과 비교하 여 매우 작은 값을 나타낸다. 이 극단적으로 작은 격자상수는 기판결정의 격자상수와의 정합을 어렵게 하고 있다. 일반적으로 에피택셜 성장시키는 결정에는 기판 결정과의 사이에서의 격자부정합이나 휨(압축 휨이나 인장 휨) 등의 원인에 의해 전위가 발생한다. 이 전위는 전위결함이 되어 에피택셜 성장막의 품질을 저하시킨다. 따라서, 질화갈륨계 화합물을 성장하는데는 기판의 선택이 중요시된다.In order to apply a gallium nitride compound to such a light emitting element, it is required to provide it as a thin film of high quality and high luminous efficiency from a product form or a lifetime. However, gallium nitride-based compounds have hexagonal urtzite structure, and their lattice constants are very small compared to other major semiconductors (such as group III-V compound semiconductors and group II-VI semiconductors). Indicates. This extremely small lattice constant makes it difficult to match the lattice constant of the substrate crystal. Generally, dislocations occur in epitaxially grown crystals due to lattice mismatches and warpage (compression bending or tensile bending) with substrate crystals. This dislocation becomes a dislocation defect and degrades the quality of the epitaxial growth film. Therefore, selection of a substrate is important for growing a gallium nitride compound.

따라서, GaN계 화합물을 성장시키는 기판으로서, c면의 사파이어 기판이 전적으로 사용되고 있다. 이 사파이어 기판으로 하더라도 GaN과 15% 가까운 격자상수가 벗어나 있기 때문에, 실제로는 격자부정합을 완화하기 위해서는 사파이어 기판과 성장층 사이에 버퍼층이 형성되어 있다. 현재에 이르러서는, 어떻게 이 버퍼층의 품질이 그 위의 성장층의 품질을 결정하는 요인이 되며, 발명을 고안한 여러 가지 버퍼층이 제안되어 있다(예를 들어, 일본 특개평10-242586호 공보 및 일본 특개평9-227298호 참조).Therefore, as the substrate for growing the GaN compound, a c-plane sapphire substrate is used entirely. Even with this sapphire substrate, since the lattice constant close to 15% is GaN, the buffer layer is actually formed between the sapphire substrate and the growth layer to mitigate lattice mismatch. At present, how the quality of the buffer layer is a factor in determining the quality of the growth layer thereon, and various buffer layers inventing the invention have been proposed (for example, see Japanese Patent Application Laid-Open No. 10-242586 and See Japanese Patent Application Laid-Open No. 9-227298).

그러나, 버퍼층을 형성했다 하더라도 사파이어 등의 c면을 결정기판으로 사용하였을 경우에는 성장층인 GaN계 화합물(이하, GaN계 성장막이라 한다)은 그 c축 방향으로 성장하고, 막 두께 방향에서 c축의 특성이 현저하게 나타난다. GaN계 화합물은 c축 방향으로 강한 압전성을 갖고 있으며, 격자상수가 다른 조성끼리의 계면 스트레스는 소위 분극전장을 발생시킨다. 스트레스가 없는 이상적인 활성층의 밴드에서는 전자와 정공의 파동함수가 거의 대칭으로 존재한다. 그러나, 격자상수의 차에 의해 압축 휨이나 인장 휨이 작용하는 경우에는 분극 전장의 존재에 따라 전자와 정공의 파동함수의 거리가 멀어진다. 이것은 기판의 c축 방향으로 성장한 GaN계 화합물의 활성층의 재결합 효율이 저하는 것을 의미한다. 한편, 이 분극전장의 영향에 의한 파동 함수간의 거리 감소는 발광파장의 장파장화를 초래하고, 전압인가의 정도에 따라 발광소자의 성장이 변화해 버린다는 문제도 일으킨다.However, even when the buffer layer is formed, when the c plane such as sapphire is used as the crystal substrate, the GaN compound (hereinafter referred to as GaN-based growth film) as a growth layer grows in the c-axis direction and c in the film thickness direction. The characteristics of the axis are remarkable. GaN compounds have strong piezoelectricity in the c-axis direction, and interfacial stresses between compositions having different lattice constants generate so-called polarization electric fields. In the band of an ideal active layer without stress, the wave functions of electrons and holes are nearly symmetric. However, in the case where compressive bending or tensile bending acts due to the difference in lattice constant, the distance between the wave function of electrons and holes increases according to the presence of the polarization electric field. This means that the recombination efficiency of the active layer of the GaN compound grown in the c-axis direction of the substrate is lowered. On the other hand, the reduction in the distance between the wave functions due to the influence of the polarization electric field causes the long wavelength of the light emission wavelength, and also causes the problem that the growth of the light emitting element changes depending on the degree of voltage application.

미국 특허출원공개 제2003/0198837호 명세서는 이러한 문제를 해결하기 위해 분극전장의 영향을 받지 않는 비극성 a면 질화갈륨의 성장방법을 제안하고 있다.US Patent Application Publication No. 2003/0198837 discloses a method of growing nonpolar gallium nitride, which is not affected by polarization fields, to solve this problem.

하지만, 비극성 a면 질화갈륨은 그 평면이방성 때문에, 양질의 막으로서 성장시키는 것은 쉽지가 않다. 구체적으로는, 질화갈륨의 결정성장에 있어서, Ga면(0001)는 N면(000-1) 보다도 성장이 빠르고, 이 비대칭 성장에 따라 박막상에는 많은 전위결함이 발생한다.However, because of its planar anisotropy, nonpolar gallium nitride is not easy to grow as a good quality film. Specifically, in the crystal growth of gallium nitride, the Ga surface (0001) grows faster than the N surface (000-1), and many dislocation defects occur in the thin film phase due to this asymmetrical growth.

그러므로, 비극성 a면 질화갈륨을 사용한 양질의 GaN계 성장막의 형성이 기대되고 있다.Therefore, formation of a high quality GaN-based growth film using nonpolar a-plane gallium nitride is expected.

본 발명은 상술된 종래 기술의 문제를 해결하기 위한 것으로서, 그 목적은 비극성 a면 질화갈륨을 사용한 양질의 III족 질화물 반도체 박막을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and an object thereof is to provide a high quality group III nitride semiconductor thin film using nonpolar a-plane gallium nitride.

본 발명의 다른 목적은, 상기 질화물 박막을 이용한 III족 질화물 반도체 발광소자를 제공하는데 있다.Another object of the present invention is to provide a group III nitride semiconductor light emitting device using the nitride thin film.

본 발명의 또 다른 목적은, 상기한 양질의 III족 질화물 반도체 박막의 제조방법을 제공하는데 있다.It is still another object of the present invention to provide a method for producing the above-mentioned group III nitride semiconductor thin film.

상기한 기술적 과제를 달성하기 위해서, 본 발명의 일 측면에 따른 III족 질화물 반도체 박막은, C3결정축에 대해 -0.9°∼-0.1°의 오프각을 갖는 (1-102)면의 사파이어 기판, 상기 사파이어 기판상에 위치하고, (11-20)면의 질화갈륨으로 이루어진 에피택셜 성장층을 포함한다.In order to achieve the above technical problem, the group III nitride semiconductor thin film according to an aspect of the present invention, the (1-102) surface sapphire substrate having an off angle of -0.9 ° to -0.1 ° with respect to the C3 crystal axis, It is located on the sapphire substrate and comprises an epitaxial growth layer made of gallium nitride on the (11-20) plane.

또한, 본 발명의 다른 측면에 따른 III족 질화물 반도체 발광소자는 상기한 III족 질화물 반도체 박막을 베이스로서 형성된 III족 질화물로 이루어진 활성층을 포함하여 구성된다.In addition, the Group III nitride semiconductor light emitting device according to another aspect of the present invention comprises an active layer made of Group III nitride formed based on the Group III nitride semiconductor thin film.

나아가, 본 발명의 또 다른 측면에 따른 III족 질화물 반도체 박막의 제조방법은 C3결정축에 대해 -0.9°∼-0.1°의 오프 각을 갖는 (1-102) 면의 사파이어 기판을 어닐링하는 기판 어닐링 단계, 상기 사파이어 기판의 온도를 1100℃∼1400℃의 범위 내로 제어하면서, 트리메틸갈륨을 200∼500μmol/min의 유량으로 도입함으로써, 상기 사파이어 기판 상에 (11-20) 면의 질화갈륨을 성장시키는 질화갈륨 형성 단계를 포함한다.Furthermore, in the method of manufacturing a group III nitride semiconductor thin film according to another aspect of the present invention, the substrate annealing step of annealing a (1-102) surface sapphire substrate having an off angle of -0.9 ° to -0.1 ° with respect to the C3 crystal axis. Nitriding the gallium nitride on the (11-20) plane on the sapphire substrate by introducing trimethylgallium at a flow rate of 200 to 500 µmol / min while controlling the temperature of the sapphire substrate within the range of 1100 ° C to 1400 ° C. Gallium forming step.

이하, 본 발명에 관한 III족 질화물 반도체 박막, 그 제조방법, 및 III족 질화물 반도체 발광소자의 실시형태를 도면에 기초하여 상세하게 설명한다. EMBODIMENT OF THE INVENTION Hereinafter, embodiment of group III nitride semiconductor thin film which concerns on this invention, its manufacturing method, and group III nitride semiconductor light emitting element is described in detail based on drawing.

또한, 도면은 모식적인 것으로, 각 부분의 두께와 폭의 관계, 부분간의 크기 비율 등은 실제의 것과는 다르다. 또한, 도면 간에 있어서 같은 부분을 가리키고 있어도 서로 크기나 비율이 다르게 나타내어져 있는 경우도 있다.In addition, the figure is typical, and the relationship of the thickness and width of each part, the size ratio between parts, etc. differs from an actual thing. In addition, even if the same part is shown between drawings, the magnitude | size and the ratio may mutually differ.

제1 실시 형태First embodiment

먼저, 실시 형태 1에 관한 III족 질화물 반도체 박막 및 그 제조방법에 대해 설명한다. 실시 형태 1에 관한 III족 질화물 반도체 박막은 C3결정축에 대해 -0.9°∼-0.1°의 오프각을 갖는 (1-102)면(소위 r면)의 사파이어 기판상에 (11-20)면 (소위 a면)의 질화갈륨이 형성되어 있는 것을 특징으로 하고 있다. 여기서, (1-102) 중의 ‘-1’은 ‘1’상에 바(bar)가 부착되는 것을 나타낸다. 본 명세서 중에서, 미러 지수는 이와 동일하게 나타낸다.First, the group III nitride semiconductor thin film according to the first embodiment and a manufacturing method thereof will be described. The group III nitride semiconductor thin film according to the first embodiment has the (11-20) plane (on the (1--20) plane (so-called r plane) having an off angle of -0.9 ° to -0.1 ° with respect to the C3 crystal axis. So-called gallium nitride of a side) is formed. Here, '-1' in (1-102) indicates that a bar is attached on '1'. In the present specification, the mirror index is equally represented.

도1은 실시형태 1에 관한 III족 질화물 반도체 박막의 단면 모식도이다. 도1에서, III족 질화물 반도체 박막(100)은 C3 결정축에 대해 -0.9°∼-0.1°의 오프각을 갖는 r면을 기판면으로 한 사파이어 기판(110), 사파이어 기판(110) 상에 형성된 논 도프(non-doped)의 a면 GaN층(120)으로 구성된다. 여기서, C3 결정축은 도2에 나타내는 바와 같이, r면의 사파이어 기판(110)의 a축 방향으로, 사파이어 기판(110)의 중심을 통하는 축으로서 정의된다.1 is a schematic cross-sectional view of a group III nitride semiconductor thin film according to the first embodiment. In FIG. 1, the group III nitride semiconductor thin film 100 is formed on the sapphire substrate 110 and the sapphire substrate 110 having the r surface as the substrate surface having an off angle of -0.9 ° to -0.1 ° with respect to the C3 crystal axis. It is composed of a non-doped a-side GaN layer 120. Here, the C3 crystal axis is defined as an axis passing through the center of the sapphire substrate 110 in the a-axis direction of the sapphire substrate 110 on the r surface.

이 III족 질화물 반도체 박막(100)은 발명자들의 실험예에 대한 연구에 기초하여, 이하의 제조방법에 의해 얻어진다. 도3은 그 방법, 즉, a면 GaN성장층 형성 공정을 나타내는 순서도이다.This group III nitride semiconductor thin film 100 is obtained by the following manufacturing method based on the research of the inventors' experimental example. 3 is a flowchart showing the method, that is, the a-plane GaN growth layer forming process.

먼저, C3 결정축에 대해 -0.9°∼-0.1°의 오프각을 갖는 r면을 기판면으로 한 사파이어 기판(110)을 준비하고, 그 표면을 적당한 용액을 사용하여 세정한 후, MOCVD(유기금속화학적 기상성장) 장치의 반응실 내에 투입하였다. 반응실 내의 전공정으로서, 기판온도를 1150℃로 제어하고, 적당한 유량의 수소분위기 중에서 약10분간 어닐링을 실행하였다(단계S101). 또한, 이 r면의 사파이어 기판(110)은 실제로는 C3 결정축에 대해 -0.5°의 오프각을 갖는 기판면이고, 제조 오차상, ±0.4°℃를 예상한 것이다.First, a sapphire substrate 110 whose r surface has an off angle of -0.9 ° to -0.1 ° with respect to the C3 crystal axis is prepared, and the surface is washed with a suitable solution, followed by MOCVD (organic metal). Chemical vapor growth). As a pre-process in the reaction chamber, the substrate temperature was controlled to 1150 ° C., and annealing was performed for about 10 minutes in a hydrogen atmosphere of a suitable flow rate (step S101). In addition, this r surface sapphire substrate 110 is actually a substrate surface having an off angle of -0.5 ° with respect to the C3 crystal axis, and is expected to be ± 0.4 ° C due to manufacturing error.

이어, 그 사파이어 기판(110) 상에 a면 GaN층(120)을 성장시키기 위해서, 반응실 내에 캐리어가스로 수소, 질소를 도입하고, 원료가스로 NH3(암모니아)와 TMGa(트리메틸갈륨)를 도입하였다. NH3는 기판온도를 500℃까지 가열한 후에 도입을 개시하고, TMGa는 기판온도를 1150℃까지 가열한 후에 도입을 개시하였다. a면 GaN층 120의 성장시간은 50분으로 하였다. 이로써, 박막이 9.5 ㎛인 양호한 a면 GaN 박막이 얻어졌다(단계S102). TMGa의 유량은 약 285μmol/min으로 하였다.Subsequently, in order to grow the a-plane GaN layer 120 on the sapphire substrate 110, hydrogen and nitrogen were introduced into the reaction chamber as a carrier gas, and NH 3 (ammonia) and TMGa (trimethylgallium) were used as source gases. Introduced. NH 3 started introduction after heating the substrate temperature to 500 ° C., and TMGa started introduction after heating the substrate temperature to 1150 ° C. The growth time of the a-plane GaN layer 120 was 50 minutes. As a result, a good a-plane GaN thin film having a thin film of 9.5 mu m was obtained (step S102). The flow rate of TMGa was about 285 μmol / min.

상기한 a면 GaN층(120)의 성막조건은 발명자들의 실험에 의해 얻어진 성막속도(growth rate)와 TMGa의 유량과의 관계를 나타내는 그래프를 따르고 있다. 도4는 그 그래프이며, r면의 사파이어 기판 온도를 1100℃와 1150℃로 제어한 경우에 있어서, TMGa의 유량을 200∼500μmol/min으로 설정하였을 때에 얻어지는 a면 GaN층의 막 두께를 나타내고 있다. 이처럼 비교적 높은 제어온도이면서도 좋은 결과가 얻어지는 것은 다음의 이유에 따른다. The deposition conditions of the a-plane GaN layer 120 described above are in accordance with a graph showing the relationship between the growth rate obtained by the inventors' experiment and the flow rate of TMGa. Fig. 4 is a graph showing the film thickness of the a-plane GaN layer obtained when the flow rate of TMGa is set to 200 to 500 µmol / min when the sapphire substrate temperature of the r-plane is controlled to 1100 ° C and 1150 ° C. . This relatively high control temperature and good results are obtained for the following reasons.

통상, 기판온도의 상승과 함께 성장한 GaN층이 에칭된다. 구체적으로는, 약 900℃에서 그 에칭이 시작된다. 하지만, 발명자들은 약 1050℃ 이상에서는 그 에칭의 정도는 심하지 않은 것을 발견하였다. 구체적으로는, 도 4에 나타내는 바와 같이 r면의 사파이어 기판상에서는 약 1100℃ 와 1150℃의 제어온도에서는, 함께 200∼500μmol/min의 TMGa의 유량으로 GaN층을 성장시키면 양호한 결과가 얻어졌다. 또한, 발명자들은 이 TMGa의 유량과 성장속도의 관계가 1150℃ 이외에도 약1100℃ 이상의 제어온도이면 동일한 결과를 나타낸다는 것을 발견하였다. 단, 제어온도가 1400℃ 이상이 되면, 사파이어 기판의 에칭이 시작되기 때문에, 실질적으로는 1100℃∼1400 ℃가 최적인 제어온도가 된다.Usually, the GaN layer grown with the increase of substrate temperature is etched. Specifically, the etching starts at about 900 ° C. However, the inventors found that the degree of etching was not severe above about 1050 ° C. Specifically, as shown in FIG. 4, when the GaN layer was grown at a flow rate of 200-500 µmol / min TMGa together at a control temperature of about 1100 ° C. and 1150 ° C. on the r surface sapphire substrate, good results were obtained. In addition, the inventors have found that the relationship between the flow rate and the growth rate of the TMGa is the same as the control temperature of about 1100 ° C or more in addition to 1150 ° C. However, since the etching of a sapphire substrate starts when control temperature becomes 1400 degreeC or more, substantially 1100 degreeC-1400 degreeC will become an optimal control temperature.

도5는 상기 방법에 의해 얻어진 a면 GaN층(120)의 X선 ω스캔 데이터를 나타내는 그래프이다. 도 5에 나타낸 바와 같이, 이 a면 GaN층(120)은 φ각 의뢰성을 나타내지만, 버퍼층 위에 형성된 종래의 a면 GaN층과 비교하여, 위상이 90°벗어나 있다. 또한, (10-12)면에 대한 ω스캔에 의해 오프 축을 측정한 결과, 그 최소값은 1200 arcsec이었다. 이것은 버퍼층 위에 형성된 종래의 a면 GaN층의 오프층(2000 arcsec)보다도 상당히 작은 값이다. 이들 결과는 상술한 성막 조건에 따라 얻어진 a면 GaN층(120)이 전위나 결함이 적은 양질의 박막인 것을 나타내고 있다.Fig. 5 is a graph showing X-ray? Scan data of the a-plane GaN layer 120 obtained by the above method. As shown in FIG. 5, the a-plane GaN layer 120 exhibits φ angle requestability, but the phase is 90 ° off compared with the conventional a-plane GaN layer formed on the buffer layer. Further, the off axis was measured by ω scan on the (10-12) plane, and the minimum value was 1200 arcsec. This is considerably smaller than the off layer (2000 arcsec) of the conventional a-plane GaN layer formed on the buffer layer. These results show that the a-plane GaN layer 120 obtained according to the film forming conditions described above is a high quality thin film with few dislocations and defects.

이상에 설명한 바와 같이, C3결정축에 대해 -0.9°∼-0.1°오프각을 갖는 r면의 사파이어 기판을 준비하고, 그 기판의 온도를 1100℃∼1400℃의 범위 내로 제어하면서, 트리메틸갈륨을 200∼500μmol/min의 유량으로 도입함으로써, r면의 사 파이어 기판상에 양질의 질화갈륨 박막을 성장시킬 수 있다.As described above, trimethylgallium is 200 while preparing a sapphire substrate with an r surface having a -0.9 ° to -0.1 ° off angle with respect to the C3 crystal axis, and controlling the temperature of the substrate within the range of 1100 ° C to 1400 ° C. By introducing at a flow rate of ˜500 μmol / min, a high quality gallium nitride thin film can be grown on the sapphire substrate on the r surface.

특히, TMGa보다도 먼저 NH3를 도입한 경우에 특히 양호한 a면 GaN 박막이 얻어진 것은 발명자들의 예의 연구에 따른 것이다. 구체적으로는, TMGa보다도 3초 이상 선행하여 NH3를 도입한 경우에 a면 GaN 박막에서 경면이 얻어지고, 그보다도 늦어지면 표면 피트가 나타난다는 것을 알 수 있었다. 또한, 발명자들은 a면 GaN 박막의 막 두께를 3 ㎛ 이하로 하였을 경우에는 표면 피트가 나타나고, 그 이상으로 한 경우에 경면이 나타나는 것을 발견하였다. 이에 기초하여, 상기 성장시간이 설정되었다.In particular, it is in accordance with an example of the inventors that a particularly good a-plane GaN thin film is obtained when NH 3 is introduced before TMGa. Specifically, it was found that when NH 3 was introduced three seconds or more before TMGa, a mirror surface was obtained from the a-plane GaN thin film, and surface pits appeared later than that. In addition, the inventors found that surface pits appeared when the film thickness of the a-plane GaN thin film was 3 µm or less, and mirror surfaces appeared when the a-side GaN thin film was made larger. Based on this, the growth time was set.

제2 실시형태2nd Embodiment

상술한 제1 실시형태에 관한 III족 질화물 반도체 박막은 LED나 반도체 레이저 등의 III족 질화물 반도체 발광소자를 구성하는 베이스층으로 사용할 수 있다. 실시 형태2에는 실시형태1에 관한 III족 질화물 반도체 박막을 LED에 적용한 예를 설명한다.The group III nitride semiconductor thin film according to the first embodiment described above can be used as a base layer constituting a group III nitride semiconductor light emitting device such as an LED or a semiconductor laser. In Embodiment 2, an example in which a group III nitride semiconductor thin film according to Embodiment 1 is applied to an LED will be described.

도6은 실시형태2에 관한 III족 질화물 반도체 발광소자(LED)의 모식 단면도이다. 도6에 나타내는 III족 질화물 반도체 발광소자(200)는 실시형태1에 나타낸 사파이어 기판(110) 및 a면 GaN층(202)에 각각 대응하는 사파이어 기판(201) 및 언도프 a면 GaN층(202)을 베이스로 하고, 그 a면 GaN층(202)상에 n형 콘택/클래드층(203), 활성층(204), p형 클래드층(205), p형 블럭층(206), p형 콘택층(207)이 순서대로 적층된 구조를 갖는다.6 is a schematic cross-sectional view of a group III nitride semiconductor light emitting element (LED) according to the second embodiment. The group III nitride semiconductor light emitting device 200 shown in FIG. 6 includes a sapphire substrate 201 and an undoped a-plane GaN layer 202 corresponding to the sapphire substrate 110 and the a-plane GaN layer 202 shown in the first embodiment, respectively. ), The n-type contact / clad layer 203, the active layer 204, the p-type cladding layer 205, the p-type block layer 206, and the p-type contact on the a-plane GaN layer 202. The layer 207 has a stacked structure in order.

발명자들은 이하와 같은 조건에 따라, III족 질화물 반도체 발광소자(200)의 샘플을 얻었다. 먼저, 실시형태1에 설명한 방법에 따라서 얻은 a면 GaN층(202) 위에 n형 콘택/클래드층(203)을, GaN에 Si를 도프함에 따라 1150℃의 제어온도로 성장시켰다. 이어, 그 n형 콘택/클래드층(203) 위에 원료가스인 Ga와 In을 적당한 유량으로 , 730℃의 제어온도로 도입함으로써, InGaN으로 이루어진 활성층(204)을 성장시켰다. 계속하여, p형 클래드층(205)을 GaN에 Mg를 도프함에 따라 1000℃의 제어온도로 성장시켰다. 이어, p형 블럭층(206)을 AlGaN에 Mg를 주입함에 따라 1150℃의 제어온도로 성장시켰다. 그리고, 그 위에 p형 콘택층(207)을 GaN에 Mg를 도프함에 따라 1000℃의 제어온도로 성장시켰다.The inventors obtained a sample of the group III nitride semiconductor light emitting device 200 under the following conditions. First, an n-type contact / cladding layer 203 was grown on a surface GaN layer 202 obtained according to the method described in Embodiment 1 at a control temperature of 1150 ° C as Si was doped with GaN. Subsequently, Ga and In as source gases were introduced on the n-type contact / clad layer 203 at an appropriate flow rate at a control temperature of 730 ° C., whereby an active layer 204 made of InGaN was grown. Subsequently, the p-type cladding layer 205 was grown at a control temperature of 1000 ° C. by doping Mg to GaN. Subsequently, the p-type block layer 206 was grown at a control temperature of 1150 ° C by injecting Mg into AlGaN. Then, the p-type contact layer 207 was grown at a control temperature of 1000 DEG C by doping Mg into GaN.

또한, n형 콘택/클래드층(203), 활성층(204), p형 클래드층(205), p형 블럭층(206), p형 콘택층(207)은 n형 콘택/클래드층(203)의 일부가 노출하도록 각각의 일부가 에칭에 의해 제거되었다. 그리고, 노출한 n형 콘택/클래드층(203)의 표면에 n형 전극(210)을 설치하였다. 또한, p형 콘택층(207) 상에는 p형 전극(220)을 설치하였다. n형 전극(210)은 In을, p형 전극(220)은 Ni(100Å)/Au(100Å)를 각각 전자빔을 사용하여 추적시키는 것으로 형성된다. 이와 같은 구성에 따라 LED를 얻었다.In addition, the n-type contact / cladding layer 203, the active layer 204, the p-type cladding layer 205, the p-type block layer 206, and the p-type contact layer 207 are n-type contact / cladding layers 203. Each part was removed by etching so that a part of the was exposed. Then, the n-type electrode 210 was provided on the exposed n-type contact / clad layer 203. The p-type electrode 220 was provided on the p-type contact layer 207. The n-type electrode 210 is formed by tracking In and the p-type electrode 220 using Ni (100 kV) / Au (100 kV), respectively, using an electron beam. According to such a configuration, an LED was obtained.

얻어진 LED에 대해서는 구동전류 20 ㎃로 발광파장 420 ㎚의 출력 2 ㎽의 발광이 관측되었다. 이 비교적 양호한 발광특성은 베이스의 a면 GaN층(202)이 양호한 박막인 것의 뒷받침이 된다.With respect to the obtained LED, light emission with an output of 2 GHz with a light emission wavelength of 420 nm was observed with a driving current of 20 mA. This relatively good luminescence property supports that the base a-plane GaN layer 202 is a good thin film.

이상에 설명한 바와 같이, 제2 실시형태에 따르면, 양질의 a면 GaN박막 상에 LED를 형성함으로써, 신뢰성이 높고, 충분한 발광속도의 청색 발광소자를 제공할 수 있다.As described above, according to the second embodiment, by forming an LED on a high quality a-plane GaN thin film, a blue light emitting device with high reliability and sufficient light emission rate can be provided.

이상과 같이, 본 발명에 관한 III족 질화물 반도체 박막은 GaN계 화합물을 형성하는 베이스층으로서 유용하고, 특히 III족 질화물 반도체 발광소자의 구성요소로서 적합하다.As described above, the group III nitride semiconductor thin film according to the present invention is useful as a base layer for forming a GaN compound, and is particularly suitable as a component of a group III nitride semiconductor light emitting device.

상술된 바와 같이, 본 발명에 따르면, 양질의 a면 질화갈륨 박막을 포함하는 III족 질화물 반도체 박막 및 그것을 베이스로서 사용한 III족 질화물 반도체 발광소자를 제공할 수 있다.As described above, according to the present invention, it is possible to provide a group III nitride semiconductor thin film including a high quality a-plane gallium nitride thin film and a group III nitride semiconductor light emitting device using the same as a base.

Claims (7)

C3결정축에 대해 -0.9°∼-0.1°의 오프각을 갖는 (1-102)면의 사파이어 기판; 및A (1-102) plane sapphire substrate having an off angle of -0.9 ° to -0.1 ° with respect to the C3 crystal axis; And 상기 사파이어 기판상에 위치하고, (11-20)면의 질화갈륨으로 이루어진 에피택셜 성장층;을 포함하는 것을 특징으로 하는 III족 질화물 반도체 박막.A III-nitride semiconductor thin film, comprising: an epitaxial growth layer on the sapphire substrate, the epitaxial growth layer consisting of gallium nitride (11-20). 제1항에 있어서,The method of claim 1, 상기 에피택셜 성장층의 막 두께는 3 ㎛ 이상인 것을 특징으로 하는 III족 질화물 반도체 박막.A group III nitride semiconductor thin film, wherein the epitaxially grown layer has a thickness of 3 µm or more. C3결정축에 대해 -0.9°∼-0.1°의 오프 각을 갖는 (1-102) 면의 사파이어 기판;(1-102) sapphire substrate having an off angle of -0.9 ° to -0.1 ° with respect to the C3 crystal axis; 상기 사파이어 기판상에 위치하고, (11-20)면의 질화갈륨으로 이루어지는 에피택셜 성장층; 및An epitaxial growth layer on the sapphire substrate, the epitaxial growth layer comprising gallium nitride on a (11-20) plane; And 상기 에피택셜 성장층을 베이스로 하여 형성된 III족 질화물로 이루어지는 활성층;을 포함하는 것을 특징으로 하는 III족 질화물 반도체 발광소자.Group III nitride semiconductor light emitting device comprising a; an active layer made of a group III nitride formed based on the epitaxial growth layer. 제3항에 있어서,The method of claim 3, 상기 에피택셜 성장층의 막 두께는 3 ㎛ 이상인 것을 특징으로 하는 III족 질화물 반도체 발광소자.The III-nitride semiconductor light emitting device according to claim 1, wherein the epitaxial growth layer has a thickness of 3 µm or more. C3결정축에 대해 -0.9°∼-0.1°의 오프 각을 갖는 (1-102) 면의 사파이어 기판을 어닐링하는 기판 어닐링 단계; 및A substrate annealing step of annealing the (1-102) faceted sapphire substrate having an off angle of -0.9 ° to -0.1 ° with respect to the C3 crystal axis; And 상기 사파이어 기판의 온도를 1100℃∼1400℃의 범위내로 제어하면서, 트리메틸갈륨을 200∼500μmol/min의 유량으로 도입함으로써, 상기 사파이어 기판상에 (11-20) 면의 질화갈륨을 성장시키는 질화갈륨 형성 단계;를 포함하는 것을 특징으로 하는 III족 질화물 반도체 박막의 제조방법.Gallium nitride for growing (11-20) plane gallium nitride on the sapphire substrate by introducing trimethylgallium at a flow rate of 200 to 500 µmol / min while controlling the temperature of the sapphire substrate in the range of 1100 ° C to 1400 ° C. Forming step; method of manufacturing a III-nitride semiconductor thin film comprising a. 제5항에 있어서,The method of claim 5, 상기 질화갈륨 형성 단계는 상기 트리메틸갈륨의 도입 전에 NH3를 도입함으로써, 상기 질화갈륨을 성장시키는 것을 특징으로 하는 III족 질화물 반도체 박막의 제조방법.The gallium nitride forming step is a group III nitride semiconductor thin film, characterized in that for growing the gallium nitride by introducing NH 3 before the introduction of the trimethylgallium. 제5항 또는 제6항에 있어서,The method according to claim 5 or 6, 상기 질화갈륨 형성 단계는 상기 질화갈륨의 막 두께가 3 ㎛ 이상이 되는 성장시간에서 상기 트리메틸갈륨을 도입하는 것을 특징으로 하는 III족 질화물 반도체 박막의 제조방법.In the gallium nitride forming step, the trimethylgallium is introduced at a growth time such that the gallium nitride has a thickness of 3 μm or more.
KR1020070056854A 2007-03-05 2007-06-11 Iii-group nitrdie semiconductor thin film, iii-group nitrdie semiconductor light emitting device and fabrication method of iii-group nitrdie semiconductor thin film KR20080081790A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007054313A JP2008214132A (en) 2007-03-05 2007-03-05 Group iii nitride semiconductor thin film, group iii nitride semiconductor light-emitting element, and method for manufacturing group iii nitride semiconductor thin film
JPJP-P-2007-00054313 2007-03-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020090081537A Division KR20090098950A (en) 2009-08-31 2009-08-31 Iii-group nitride semiconductor thin film, iii-group nitride semiconductor light emitting device and fabrication method of iii-group nitride semiconductor thin film

Publications (1)

Publication Number Publication Date
KR20080081790A true KR20080081790A (en) 2008-09-10

Family

ID=39834626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070056854A KR20080081790A (en) 2007-03-05 2007-06-11 Iii-group nitrdie semiconductor thin film, iii-group nitrdie semiconductor light emitting device and fabrication method of iii-group nitrdie semiconductor thin film

Country Status (2)

Country Link
JP (1) JP2008214132A (en)
KR (1) KR20080081790A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110097004A (en) * 2010-02-24 2011-08-31 엘지전자 주식회사 Method for growing nitride semiconductor film
WO2014035021A1 (en) * 2012-08-29 2014-03-06 Lg Electronics Inc. Non-polar substrate having hetero-structure, method for manufacturing the same, and nitride-based light emitting device using the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5682716B2 (en) * 2014-01-09 2015-03-11 三菱化学株式会社 Nitride semiconductor
CN106504980A (en) * 2016-11-16 2017-03-15 复旦大学 A kind of preparation method of aluminum nitride single crystal film

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000201050A (en) * 1998-11-02 2000-07-18 Ngk Insulators Ltd Substrate for surface acoustic wave device and manufacture of the same
US7244520B2 (en) * 2003-08-12 2007-07-17 Nippon Telegraph And Telephone Corporation Substrate for nitride semiconductor growth
JP4936653B2 (en) * 2004-08-30 2012-05-23 京セラ株式会社 Sapphire substrate and light emitting device using the same
KR100593936B1 (en) * 2005-03-25 2006-06-30 삼성전기주식회사 Method of growing non-polar a-plane gallium nitride

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110097004A (en) * 2010-02-24 2011-08-31 엘지전자 주식회사 Method for growing nitride semiconductor film
WO2014035021A1 (en) * 2012-08-29 2014-03-06 Lg Electronics Inc. Non-polar substrate having hetero-structure, method for manufacturing the same, and nitride-based light emitting device using the same

Also Published As

Publication number Publication date
JP2008214132A (en) 2008-09-18

Similar Documents

Publication Publication Date Title
KR100826390B1 (en) Iii-nitride semiconductor thin film and iii--nitride semiconductor light emitting device
US7674699B2 (en) III group nitride semiconductor substrate, substrate for group III nitride semiconductor device, and fabrication methods thereof
US7687814B2 (en) Group III-nitride semiconductor thin film, method for fabricating the same, and group III-nitride semiconductor light emitting device
US20100081226A1 (en) A method of growing semiconductor heterostructures based on gallium nitride
US8030682B2 (en) Zinc-blende nitride semiconductor free-standing substrate, method for fabricating same, and light-emitting device employing same
US9397232B2 (en) Nitride semiconductor epitaxial substrate and nitride semiconductor device
JP2007142437A (en) Semiconductor device and method of manufacturing same
KR20100024899A (en) Method for producing nitride semiconductor optical device and eptaxial wafer
KR20080081790A (en) Iii-group nitrdie semiconductor thin film, iii-group nitrdie semiconductor light emitting device and fabrication method of iii-group nitrdie semiconductor thin film
KR101028585B1 (en) Hetero-substrate, ?-nitride semiconductor devices using the same and manufacturing method of thereof
JP2008135768A (en) Growing method of nitride-based group iii-v compound semiconductor layer and manufacturing method of semiconductor device
KR100773559B1 (en) Semiconductor device and method of fabricating the same
JPH11204885A (en) Growing method of nitride iii-v group compound semiconductor layer and manufacture of semiconductor layer
JP2000332293A (en) Iii-v nitride semiconductor light emitting element and its manufacture
KR20090098950A (en) Iii-group nitride semiconductor thin film, iii-group nitride semiconductor light emitting device and fabrication method of iii-group nitride semiconductor thin film
JP6001124B2 (en) Method for manufacturing nitride semiconductor epitaxial substrate and method for manufacturing nitride semiconductor device
US20050090032A1 (en) Method of manufacturing nitride semiconductor light emitting device
KR101250475B1 (en) Heterogeneous substrate having insulating material pattern and nitride-based semiconductor device using the same
JP2010010300A (en) Gallium nitride semiconductor light-emitting element and epitaxial wafer
JP6290321B2 (en) Method for manufacturing nitride semiconductor epitaxial substrate and method for manufacturing nitride semiconductor device
KR101135950B1 (en) A semiconductor and a fabrication method thereof
JP2006324440A (en) Method for manufacturing semiconductor light emitting device
KR20010076808A (en) III-Nitride Semiconductor device
KR20150103604A (en) Method for manufacturing non-polar nitride-based light emitting device
KR20090107928A (en) Method for forming quantum well structure and method for manufacturing semiconductor light emitting element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J801 Dismissal of trial

Free format text: REJECTION OF TRIAL FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090730

Effective date: 20091110