JP4910327B2 - Cold cathode field emission display and driving method of cold cathode field emission display - Google Patents

Cold cathode field emission display and driving method of cold cathode field emission display Download PDF

Info

Publication number
JP4910327B2
JP4910327B2 JP2005225216A JP2005225216A JP4910327B2 JP 4910327 B2 JP4910327 B2 JP 4910327B2 JP 2005225216 A JP2005225216 A JP 2005225216A JP 2005225216 A JP2005225216 A JP 2005225216A JP 4910327 B2 JP4910327 B2 JP 4910327B2
Authority
JP
Japan
Prior art keywords
electrode
cathode
anode
insulating layer
panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005225216A
Other languages
Japanese (ja)
Other versions
JP2007041272A (en
Inventor
範人 西本
弘之 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005225216A priority Critical patent/JP4910327B2/en
Publication of JP2007041272A publication Critical patent/JP2007041272A/en
Application granted granted Critical
Publication of JP4910327B2 publication Critical patent/JP4910327B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、冷陰極電界電子放出表示装置、及び、冷陰極電界電子放出表示装置の駆動方法に関する。   The present invention relates to a cold cathode field emission display and a driving method of the cold cathode field emission display.

現在主流の陰極線管(CRT)に代わる画像表示装置として、平面型(フラットパネル形式)の表示装置が種々検討されている。このような平面型の表示装置として、液晶表示装置(LCD)、エレクトロルミネッセンス表示装置(ELD)、プラズマ表示装置(PDP)を例示することができる。また、冷陰極電界電子放出素子(以下、電界放出素子と略称する場合がある)を備えたカソードパネルを組み込んだ冷陰極電界電子放出表示装置(以下、表示装置と略称する場合がある)の開発も進められており、高解像度、高輝度のカラー表示、及び、低消費電力の観点から注目を集めている。   As an image display device that can replace the mainstream cathode ray tube (CRT), various types of flat display devices have been studied. Examples of such a flat display device include a liquid crystal display device (LCD), an electroluminescence display device (ELD), and a plasma display device (PDP). Development of a cold cathode field emission display device (hereinafter sometimes abbreviated as a display device) incorporating a cathode panel provided with a cold cathode field electron emission device (hereinafter sometimes abbreviated as a field emission device). Are also attracting attention from the viewpoints of high resolution, high brightness color display, and low power consumption.

表示装置は、一般に、複数の電界放出素子を備えたカソードパネルCPと、電界放出素子から放出された電子との衝突により励起されて発光する蛍光体層を有するアノードパネルとが、高真空(例えば、1×10-3Pa以下)に維持された空間を介して対向配置された構成を有する。ここで、カソードパネルCPは、2次元マトリクス状に配列された各画素に対応した電子放出領域を有し、各電子放出領域には、1又は複数の電界放出素子が設けられている。電界放出素子として、スピント型、扁平型、エッジ型、平面型等を挙げることができる。 Generally, in a display device, a cathode panel CP having a plurality of field emission elements and an anode panel having a phosphor layer that emits light when excited by collision with electrons emitted from the field emission elements are in a high vacuum (for example, 1 × 10 −3 Pa or less). Here, the cathode panel CP has an electron emission region corresponding to each pixel arranged in a two-dimensional matrix, and each electron emission region is provided with one or a plurality of field emission elements. Examples of field emission devices include Spindt type, flat type, edge type, and planar type.

一例として、スピント型電界放出素子を有する表示装置の概念的な一部端面図を図13に示し、カソードパネルCP及びアノードパネルAPを分解したときのカソードパネルCPとアノードパネルAPの一部分の模式的な分解斜視図を図14に示す。この表示装置を構成するスピント型電界放出素子は、支持体10に形成されたカソード電極11と、支持体10及びカソード電極11上に形成された第1絶縁層12と、第1絶縁層12上に形成されたゲート電極13と、ゲート電極13に設けられた第2開口部14Bと、第1絶縁層12に設けられた第3開口部14Cと、第3開口部14Cの底部に位置するカソード電極11上に形成された円錐形の電子放出部15と、第1絶縁層12及びゲート電極13上に形成された第2絶縁層16と、第2絶縁層16上に形成された収束電極17と、第2絶縁層16に設けられた第1開口部14Aとから構成されている。尚、図14においては、収束電極17、第2絶縁層16及び第1開口部14Aの図示を省略している。   As an example, a conceptual partial end view of a display device having a Spindt-type field emission device is shown in FIG. 13, and a schematic view of a part of the cathode panel CP and the anode panel AP when the cathode panel CP and the anode panel AP are disassembled is shown. A simple exploded perspective view is shown in FIG. The Spindt-type field emission device constituting the display device includes a cathode electrode 11 formed on a support 10, a first insulating layer 12 formed on the support 10 and the cathode electrode 11, and a first insulating layer 12. Formed on the gate electrode 13, a second opening 14B provided in the gate electrode 13, a third opening 14C provided in the first insulating layer 12, and a cathode located at the bottom of the third opening 14C. A conical electron emission portion 15 formed on the electrode 11, a second insulating layer 16 formed on the first insulating layer 12 and the gate electrode 13, and a focusing electrode 17 formed on the second insulating layer 16. And a first opening 14 </ b> A provided in the second insulating layer 16. In FIG. 14, the focusing electrode 17, the second insulating layer 16, and the first opening 14A are not shown.

あるいは又、略平面状の電子放出部15Aを有する、所謂扁平型電界放出素子を有する表示装置の概念的な一部端面図を図15に示す。この電界放出素子は、支持体10上に形成されたカソード電極11と、支持体10及びカソード電極11上に形成された第1絶縁層12と、第1絶縁層12上に形成されたゲート電極13と、ゲート電極13に設けられた第2開口部14Bと、第1絶縁層12に設けられた第3開口部14Cと、第3開口部14Cの底部に位置するカソード電極11上に形成された電子放出部15Aと、第1絶縁層12及びゲート電極13上に形成された第2絶縁層16と、第2絶縁層16上に形成された収束電極17と、第2絶縁層16に設けられた第1開口部14Aとから構成されている。電子放出部15Aは、例えば、マトリックスに一部分が埋め込まれた多数のカーボン・ナノチューブから構成されている。   Alternatively, FIG. 15 shows a conceptual partial end view of a display device having a so-called flat type field emission device having a substantially planar electron emission portion 15A. The field emission device includes a cathode electrode 11 formed on a support 10, a first insulating layer 12 formed on the support 10 and the cathode electrode 11, and a gate electrode formed on the first insulating layer 12. 13, the second opening 14 </ b> B provided in the gate electrode 13, the third opening 14 </ b> C provided in the first insulating layer 12, and the cathode electrode 11 positioned at the bottom of the third opening 14 </ b> C. 15A provided in the second insulating layer 16, the second insulating layer 16 formed on the first insulating layer 12 and the gate electrode 13, the focusing electrode 17 formed on the second insulating layer 16, and the second insulating layer 16. The first opening portion 14A is formed. The electron emission portion 15A is composed of, for example, a large number of carbon nanotubes partially embedded in a matrix.

これらの表示装置において、カソード電極11は、第1方向(例えば、X方向)に延びる帯状であり、ゲート電極13は、第1方向とは異なる第2方向(例えば、Y方向)に延びる帯状である(図13〜図15参照)。一般に、カソード電極11とゲート電極13とは、これらの両電極11,13の射影像が互いに直交する方向に各々帯状に形成されている。帯状のカソード電極11と帯状のゲート電極13とが重複する重複領域が、電子放出領域EAであり、1サブピクセルに相当する。そして、係る電子放出領域EAが、カソードパネルCPの有効領域(実際の表示部分として機能する領域)内に、通常、2次元マトリクス状に配列されている。第2絶縁層16に設けられた第1開口部14Aは、電子放出領域EAを取り囲むように配設されている。   In these display devices, the cathode electrode 11 has a strip shape extending in the first direction (for example, the X direction), and the gate electrode 13 has a strip shape extending in the second direction (for example, the Y direction) different from the first direction. Yes (see FIGS. 13 to 15). In general, the cathode electrode 11 and the gate electrode 13 are each formed in a strip shape in a direction in which the projected images of the electrodes 11 and 13 are orthogonal to each other. An overlapping region where the strip-shaped cathode electrode 11 and the strip-shaped gate electrode 13 overlap is an electron emission region EA, which corresponds to one subpixel. The electron emission areas EA are normally arranged in a two-dimensional matrix within the effective area of the cathode panel CP (area that functions as an actual display portion). The first opening 14A provided in the second insulating layer 16 is disposed so as to surround the electron emission region EA.

一方、アノードパネルAPは、基板20上に所定のパターンを有する蛍光体層22(具体的には、赤色発光蛍光体層22R、緑色発光蛍光体層22G、及び、青色発光蛍光体層22B)が形成され、蛍光体層22がアノード電極24で覆われた構造を有する。尚、これらの蛍光体層22の間は、カーボン等の光吸収性材料から成る光吸収層(ブラックマトリックス)23で埋め込まれており、表示画像の色濁り、光学的クロストークの発生を防止している。図中、参照番号21は隔壁を表し、参照番号40はスペーサを表し、参照番号41はスペーサ40の表面に形成された帯電防止膜を表し、参照番号25はスペーサ保持部を表し、参照番号26は枠体を表す。図14においては、隔壁やスペーサ、スペーサ保持部の図示を省略した。   On the other hand, the anode panel AP has a phosphor layer 22 (specifically, a red light-emitting phosphor layer 22R, a green light-emitting phosphor layer 22G, and a blue light-emitting phosphor layer 22B) having a predetermined pattern on the substrate 20. The phosphor layer 22 is formed and covered with the anode electrode 24. Between these phosphor layers 22, a light absorbing layer (black matrix) 23 made of a light absorbing material such as carbon is embedded to prevent display image color turbidity and optical crosstalk. ing. In the figure, reference numeral 21 represents a partition wall, reference numeral 40 represents a spacer, reference numeral 41 represents an antistatic film formed on the surface of the spacer 40, reference numeral 25 represents a spacer holding portion, reference numeral 26 Represents a frame. In FIG. 14, illustration of the partition walls, the spacers, and the spacer holding portions is omitted.

アノード電極24は、蛍光体層22からの発光を反射させる反射膜としての機能の他、蛍光体層22から反跳した電子、あるいは、蛍光体層22から放出された2次電子(以下、これらの電子を総称して、後方散乱電子と呼ぶ)を反射させる反射膜としての機能、蛍光体層22の帯電防止といった機能を有する。また、隔壁21は、後方散乱電子が他の蛍光体層22に衝突し、所謂光学的クロストーク(色濁り)が発生することを防止する機能を有する。   The anode electrode 24 functions as a reflection film that reflects the light emitted from the phosphor layer 22, and rebounds from the phosphor layer 22 or secondary electrons emitted from the phosphor layer 22 (hereinafter referred to as these The electrons are collectively referred to as backscattered electrons) and have a function of preventing the phosphor layer 22 from being charged. The barrier rib 21 has a function of preventing so-called optical crosstalk (color turbidity) from occurring due to backscattered electrons colliding with another phosphor layer 22.

1サブピクセルは、カソードパネル側の電子放出領域EAと、これらの電界放出素子の一群に対面したアノードパネル側の蛍光体層22とによって構成されている。有効領域には、係る画素が、例えば数十万〜数百万個ものオーダーにて配列されている。尚、カラー表示の表示装置においては、1画素(1ピクセル)は、赤色発光サブピクセル、緑色発光サブピクセル、及び、青色発光サブピクセルの組から構成されている。   One subpixel is composed of an electron emission area EA on the cathode panel side and a phosphor layer 22 on the anode panel side facing a group of these field emission elements. In the effective area, such pixels are arranged on the order of hundreds of thousands to millions, for example. In a display device for color display, one pixel (one pixel) is composed of a set of a red light emitting subpixel, a green light emitting subpixel, and a blue light emitting subpixel.

そして、アノードパネルAPとカソードパネルCPとを、電子放出領域EAと蛍光体層22とが対向するように配置し、周縁部において枠体26を介して接合した後、カソードパネルCPに取り付けられたチップ管(図示せず)を介して、カソードパネルCPとアノードパネルAPによって挟まれた空間(より具体的には、カソードパネルCPとアノードパネルAPと枠体26とによって囲まれた空間)を排気し、チップ管を封じ切ることによって、表示装置を作製することができる。アノードパネルAPとカソードパネルCPと枠体26とによって囲まれた空間は高真空(例えば、1×10-3Pa以下)となっている。 Then, the anode panel AP and the cathode panel CP are arranged so that the electron emission region EA and the phosphor layer 22 face each other, and are joined to each other through the frame body 26 at the peripheral portion, and then attached to the cathode panel CP. A space sandwiched between the cathode panel CP and the anode panel AP (more specifically, a space surrounded by the cathode panel CP, the anode panel AP, and the frame body 26) is exhausted through a tip tube (not shown). Then, the display device can be manufactured by sealing the chip tube. A space surrounded by the anode panel AP, the cathode panel CP, and the frame body 26 is in a high vacuum (for example, 1 × 10 −3 Pa or less).

従って、アノードパネルAPとカソードパネルCPとの間にスペーサ40を配設しておかないと、大気圧によって表示装置が損傷を受けてしまう。従来のスペーサ40の表面には、通常、例えば、CrOxやCrAlxyといった遷移金属酸化物から成る帯電防止膜41が形成されている(例えば、特表2004−500688参照)。 Therefore, if the spacer 40 is not disposed between the anode panel AP and the cathode panel CP, the display device is damaged by the atmospheric pressure. An antistatic film 41 made of a transition metal oxide such as CrO x or CrAl x O y is usually formed on the surface of the conventional spacer 40 (see, for example, JP-T-2004-500688).

特表2004−500688Special table 2004-500688 特開2000−310970JP 2000-310970

図16及び図17に、スペーサ40の近傍に位置する1サブピクセルにおける電子あるいは電子ビームの軌道を模式的に示す。尚、図16及び図17にあっては、アノード電極や光吸収層(ブラックマトリックス)の図示を省略している。また、ゲート電極13は図面の紙面垂直方向(Y方向)に延び、カソード電極11は図面の紙面と平行な方向(X方向)に延びる。   FIGS. 16 and 17 schematically show the trajectories of electrons or electron beams in one subpixel located in the vicinity of the spacer 40. In FIG. 16 and FIG. 17, the anode electrode and the light absorption layer (black matrix) are not shown. The gate electrode 13 extends in the direction perpendicular to the drawing sheet (Y direction), and the cathode electrode 11 extends in the direction parallel to the drawing sheet (X direction).

図16に示すように、アノードパネルAPにおけるアノード電極(図16及び図17には図示せず)を通過し、蛍光体層22に衝突した電子の一部は、図17に示すように、蛍光体層22で後方散乱され、後方散乱電子の一部はスペーサ40に衝突する。その結果、表示装置を長時間に亙り駆動すると、スペーサ40に衝突した後方散乱電子は、遷移金属酸化物から成る帯電防止膜41を還元し、帯電防止膜41の電気抵抗値が変動するという問題が引き起こされる。そして、帯電防止膜41の電気抵抗値が変動すると、スペーサ40の近傍において電界に乱れが生じる結果、スペーサ40近傍に位置する1サブピクセルにおける電子ビームの軌道が変動、変化し、対向する蛍光体層22における電子ビーム到達位置が変化してしまい、表示装置の画質が劣化する。また、帯電防止膜41の低抵抗化した領域(図17においては、低抵抗領域で示す)は、表示装置の駆動時間の増加と共に、拡大し、最悪の場合、スペーサ40の絶縁破壊を引き起こすまでに至る。   As shown in FIG. 16, a part of the electrons that have passed through the anode electrode (not shown in FIGS. 16 and 17) in the anode panel AP and collided with the phosphor layer 22 are fluorescent as shown in FIG. The body layer 22 is backscattered and some of the backscattered electrons collide with the spacer 40. As a result, when the display device is driven for a long time, the backscattered electrons colliding with the spacer 40 reduce the antistatic film 41 made of a transition metal oxide, and the electric resistance value of the antistatic film 41 varies. Is caused. When the electric resistance value of the antistatic film 41 fluctuates, the electric field is disturbed in the vicinity of the spacer 40. As a result, the trajectory of the electron beam in one subpixel located in the vicinity of the spacer 40 fluctuates and changes, and the opposing phosphor The electron beam arrival position in the layer 22 changes, and the image quality of the display device deteriorates. In addition, the region of the antistatic film 41 in which the resistance is reduced (indicated by the low resistance region in FIG. 17) expands with an increase in the driving time of the display device. To.

また、通常では生じることはないものの、例外的に、表示装置を長時間に亙り駆動すると、ゲート電極13やカソード電極11と収束電極17との間にリークが発生し、ゲート電極13やカソード電極11と収束電極17との間にリーク電流が流れる虞がある。   In addition, although it does not usually occur, exceptionally, when the display device is driven for a long time, a leak occurs between the gate electrode 13 or the cathode electrode 11 and the converging electrode 17, and the gate electrode 13 or the cathode electrode There is a possibility that a leak current flows between the first electrode 11 and the focusing electrode 17.

電子放出素子を表面伝導型放出素子とした画像表示装置が、例えば、特開2000−310970から周知である。この画像表示装置にあっては、特開2000−310970の図31に示されるように、スペーサ3120の上面は、高電圧が印加されるメタルバック3119(アノード電極に相当する)に接合され、スペーサ3120の下面は、行配線3113上に設置されている(特開2000−310970の、例えば、段落番号[0027]及び段落番号[0064]参照)。そして、アノード電圧制御回路11から電流検知回路12を通してメタルバック3119には高電圧が印加されるが、電流検知回路12は、アノード電圧制御回路11から高電圧端子Hvに流れる電流値を検出しており、この電流検知回路12によってスペーサ3120に流れる電流が検出される(特開2000−310970の、例えば、段落番号[0072]参照)。表示パネルの駆動の際には、スペーサ3120の上面には高電圧が印加され、スペーサ3120の下面には走査電圧が印加される。従って、スペーサ電流を精度よく検出するためには、電子放出電流が発生していない期間、つまり、電子放出素子3112を駆動しない非表示期間であるフイールド信号間のブランキング時間にスペーサ電流の検出を行う必要がある(特開2000−310970の、例えば、段落番号[0074]参照)。   An image display device using a surface conduction electron-emitting device as an electron-emitting device is known from, for example, Japanese Patent Laid-Open No. 2000-310970. In this image display device, as shown in FIG. 31 of Japanese Patent Laid-Open No. 2000-310970, the upper surface of the spacer 3120 is bonded to a metal back 3119 (corresponding to an anode electrode) to which a high voltage is applied, and the spacer The lower surface of 3120 is installed on the row wiring 3113 (see, for example, paragraph number [0027] and paragraph number [0064] in Japanese Patent Laid-Open No. 2000-310970). A high voltage is applied from the anode voltage control circuit 11 to the metal back 3119 through the current detection circuit 12, and the current detection circuit 12 detects the value of the current flowing from the anode voltage control circuit 11 to the high voltage terminal Hv. Thus, the current flowing through the spacer 3120 is detected by the current detection circuit 12 (see, for example, paragraph [0072] of Japanese Patent Laid-Open No. 2000-310970). When the display panel is driven, a high voltage is applied to the upper surface of the spacer 3120 and a scanning voltage is applied to the lower surface of the spacer 3120. Therefore, in order to accurately detect the spacer current, the spacer current is detected during the blanking time between the field signals during the period in which the electron emission current is not generated, that is, the non-display period in which the electron emission element 3112 is not driven. (See, for example, paragraph number [0074] of Japanese Patent Laid-Open No. 2000-310970).

ところで、特開2000−310970に開示された画像表示装置にあっては、非表示期間であるフイールド信号間のブランキング時間にスペーサ電流の検出を行っているので、非表示期間よりも時間の長い表示期間において、スペーサ電流が変動した場合、その検出は不可能であるし、ゲート電極やカソード電極と収束電極との間にリーク電流が流れる場合のリーク電流の検出も不可能である。   By the way, in the image display device disclosed in Japanese Patent Laid-Open No. 2000-310970, since the spacer current is detected during the blanking time between the field signals that are in the non-display period, the time is longer than the non-display period. When the spacer current fluctuates during the display period, the detection is impossible, and the leak current cannot be detected when the leak current flows between the gate electrode or the cathode electrode and the focusing electrode.

従って、本発明の第1の目的は、表示動作時(表示期間中)においてもスペーサに流れる電流を検出し得る冷陰極電界電子放出表示装置の駆動方法、及び、表示動作時(表示期間中)においてもスペーサに流れる電流を検出し得る構造を有する冷陰極電界電子放出表示装置を提供することにある。また、本発明の第2の目的は、第1の目的に加え、ゲート電極及び/又はカソード電極と収束電極との間にリーク電流が流れる場合のリーク電流の検出を可能とする方法を提供することにある。   Accordingly, a first object of the present invention is to provide a method for driving a cold cathode field emission display device that can detect a current flowing through a spacer even during a display operation (during a display period), and during a display operation (during a display period). It is another object of the present invention to provide a cold cathode field emission display having a structure capable of detecting a current flowing through a spacer. In addition to the first object, the second object of the present invention provides a method that enables detection of a leak current when a leak current flows between the gate electrode and / or the cathode electrode and the focusing electrode. There is.

更には、本発明の第3の目的は、第1の目的に加え、表示動作時(表示期間中)においてもスペーサに流れる電流を検出し、その結果に基づき、冷陰極電界電子放出表示装置に配設されたスペーサの表面に形成された帯電防止膜の特性を、冷陰極電界電子放出表示装置の長時間に亙る表示動作、駆動によっても維持、保持し得る方法(云い換えれば、補正する方法)を備えた冷陰極電界電子放出表示装置の駆動方法を提供することにある。   In addition to the first object, the third object of the present invention is to detect the current flowing through the spacer during the display operation (during the display period), and based on the result, the cold cathode field emission display device. A method (in other words, a correction method) in which the characteristics of the antistatic film formed on the surface of the arranged spacer can be maintained and maintained even by the display operation and driving for a long time of the cold cathode field emission display device. And a driving method of a cold cathode field emission display device.

上記の第1の目的を達成するための本発明の冷陰極電界電子放出表示装置の駆動方法(以下、本発明の第1の態様に係る駆動方法と略称する場合がある)は、
カソードパネルと、蛍光体層及びアノード電極が設けられたアノードパネルとが、それらの周縁部で接合され、
カソードパネルとアノードパネルとによって挟まれた空間が真空状態となっており、
カソードパネルとアノードパネルとの間には、表面に帯電防止膜が形成された複数のスペーサが配設されており、
カソードパネルは、
(A)支持体、
(B)支持体上に形成され、第1の方向に延びる帯状の複数のカソード電極、
(C)カソード電極及び支持体上に形成された第1絶縁層、
(D)第1絶縁層上に形成され、第1の方向とは異なる第2の方向に延びる帯状の複数のゲート電極、
(E)ゲート電極及び第1絶縁層上に形成された第2絶縁層、
(F)第2絶縁層上に形成された収束電極、
(G)第2絶縁層に形成された第1開口部、ゲート電極に形成され、第1開口部と連通した第2開口部、及び、第1絶縁層に形成され、第2開口部に連通した第3開口部、並びに、
(H)第3開口部の底部に露出したカソード電極上に形成された電子放出部、
を具備し、
スペーサの上端部はアノード電極と接し、スペーサの下端部は収束電極と接する構造を有する冷陰極電界電子放出表示装置の駆動方法であって、
電子放出部からアノード電極に向けて電子が放出されている状態において、アノード電極からスペーサを経由して収束電極へと流れる電流I1を収束電極側において検出することを特徴とする。
The driving method of the cold cathode field emission display device of the present invention for achieving the above first object (hereinafter sometimes abbreviated as the driving method according to the first aspect of the present invention) is as follows:
A cathode panel and an anode panel provided with a phosphor layer and an anode electrode are joined at their peripheral portions,
The space between the cathode panel and the anode panel is in a vacuum state,
Between the cathode panel and the anode panel, a plurality of spacers having an antistatic film formed on the surface are disposed,
The cathode panel
(A) a support,
(B) a plurality of strip-shaped cathode electrodes formed on the support and extending in the first direction;
(C) a first insulating layer formed on the cathode electrode and the support;
(D) a plurality of strip-shaped gate electrodes formed on the first insulating layer and extending in a second direction different from the first direction;
(E) a second insulating layer formed on the gate electrode and the first insulating layer;
(F) a focusing electrode formed on the second insulating layer;
(G) A first opening formed in the second insulating layer, a second opening formed in the gate electrode and communicated with the first opening, and formed in the first insulating layer and communicated with the second opening. The third opening, and
(H) an electron emission portion formed on the cathode electrode exposed at the bottom of the third opening,
Comprising
The upper end of the spacer is in contact with the anode electrode, and the lower end of the spacer is a driving method of a cold cathode field emission display device having a structure in contact with the focusing electrode,
In the state where electrons are emitted from the electron emission portion toward the anode electrode, the current I 1 flowing from the anode electrode to the convergence electrode via the spacer is detected on the convergence electrode side.

本発明の第1の態様に係る駆動方法にあっては、電流I1の値に基づき、即ち、電流I1の値が或る電流閾値Ith-1を越えたならば、アノード電極への電圧印加状態を制御する構成とすることができる。ここで、アノード電極への電圧印加状態の制御には、アノード電極への電圧(アノード電圧VA)の印加を中止あるいは中断する形態、アノード電極へ印加する電圧(アノード電圧VA)を低下させる形態を例示することができる。 In the driving method according to the first aspect of the present invention, based on the value of the current I 1 , that is, if the value of the current I 1 exceeds a certain current threshold value I th−1 , The voltage application state can be controlled. Here, in order to control the voltage application state to the anode electrode, the application of the voltage (anode voltage V A ) to the anode electrode is stopped or interrupted, and the voltage (anode voltage V A ) applied to the anode electrode is decreased. The form can be exemplified.

上記の好ましい構成、形態を含む本発明の電流測定方法にあっては、上記の第2の目的を達成するために、電子放出部からアノード電極に向けて電子が放出されていない状態において、アノード電極からスペーサを経由して収束電極へと流れる電流I2を収束電極側において検出する構成とすることが好ましい。そして、この場合、電流I1の値と電流I2の値の差に基づき、即ち、値の差が或る電流閾値Ith-2を越えたならば、カソード電極及び/又はゲート電極への電圧印加状態を制御する構成とすることが好ましい。 In the current measuring method of the present invention including the above preferred configuration and configuration, in order to achieve the second object, the anode is not emitted from the electron emitting portion toward the anode electrode. It is preferable that the current I 2 flowing from the electrode to the focusing electrode via the spacer is detected on the focusing electrode side. In this case, based on the difference between the value of the current I 1 and the value of the current I 2 , that is, if the difference in value exceeds a certain current threshold value I th−2 , the connection to the cathode electrode and / or the gate electrode is performed. It is preferable that the voltage application state be controlled.

上記の第3の目的を達成するための本発明の冷陰極電界電子放出表示装置の駆動方法(以下、本発明の第2の態様に係る駆動方法と略称する場合がある)は、
カソードパネルと、蛍光体層及びアノード電極が設けられたアノードパネルとが、それらの周縁部で接合され、
カソードパネルとアノードパネルとによって挟まれた空間が真空状態となっており、
カソードパネルとアノードパネルとの間には、表面に帯電防止膜が形成された複数のスペーサが配設されており、
カソードパネルは、
(A)支持体、
(B)支持体上に形成され、第1の方向に延びる帯状の複数のカソード電極、
(C)カソード電極及び支持体上に形成された第1絶縁層、
(D)第1絶縁層上に形成され、第1の方向とは異なる第2の方向に延びる帯状の複数のゲート電極、
(E)ゲート電極及び第1絶縁層上に形成された第2絶縁層、
(F)第2絶縁層上に形成された収束電極、
(G)第2絶縁層に形成された第1開口部、ゲート電極に形成され、第1開口部と連通した第2開口部、及び、第1絶縁層に形成され、第2開口部に連通した第3開口部、並びに、
(H)第3開口部の底部に露出したカソード電極上に形成された電子放出部、
を具備し、
スペーサの上端部はアノード電極と接し、スペーサの下端部は収束電極と接する構造を有する冷陰極電界電子放出表示装置の駆動方法であって、
電子放出部からアノード電極に向けて電子が放出されている状態において、アノード電極からスペーサを経由して収束電極へと流れる電流I1を収束電極側において検出し、
電流I1の値に基づき、アノード電極に電圧を印加しない状態で、カソード電極に印加する電圧よりも高い電圧をゲート電極に印加し、ゲート電極に印加する電圧よりも高い電圧を収束電極に印加して、電子放出部から放出された電子を収束電極に衝突させ、収束電極から放出されたガスを帯電防止膜に吸着させることを特徴とする。
The driving method of the cold cathode field emission display device of the present invention for achieving the above third object (hereinafter sometimes referred to as the driving method according to the second aspect of the present invention) is as follows:
A cathode panel and an anode panel provided with a phosphor layer and an anode electrode are joined at their peripheral portions,
The space between the cathode panel and the anode panel is in a vacuum state,
Between the cathode panel and the anode panel, a plurality of spacers having an antistatic film formed on the surface are disposed,
The cathode panel
(A) a support,
(B) a plurality of strip-shaped cathode electrodes formed on the support and extending in the first direction;
(C) a first insulating layer formed on the cathode electrode and the support;
(D) a plurality of strip-shaped gate electrodes formed on the first insulating layer and extending in a second direction different from the first direction;
(E) a second insulating layer formed on the gate electrode and the first insulating layer;
(F) a focusing electrode formed on the second insulating layer;
(G) A first opening formed in the second insulating layer, a second opening formed in the gate electrode and communicated with the first opening, and formed in the first insulating layer and communicated with the second opening. The third opening, and
(H) an electron emission portion formed on the cathode electrode exposed at the bottom of the third opening,
Comprising
The upper end of the spacer is in contact with the anode electrode, and the lower end of the spacer is a driving method of a cold cathode field emission display device having a structure in contact with the focusing electrode,
In a state where electrons are emitted from the electron emission portion toward the anode electrode, a current I 1 flowing from the anode electrode to the convergence electrode via the spacer is detected on the convergence electrode side,
Based on the value of current I 1 , a voltage higher than the voltage applied to the cathode electrode is applied to the gate electrode without applying a voltage to the anode electrode, and a voltage higher than the voltage applied to the gate electrode is applied to the convergence electrode Then, the electrons emitted from the electron emission portion collide with the focusing electrode, and the gas released from the focusing electrode is adsorbed on the antistatic film.

本発明の第2の態様に係る駆動方法において、アノード電極に電圧を印加しない状態での、即ち、実動作を行っていない状態での、カソード電極に印加するカソード電圧V’C、ゲート電極に印加するゲート電圧V’G、収束電極に印加する収束電圧V’Fの関係の一例を以下の表1に例示する。 In the driving method according to the second aspect of the present invention, the cathode voltage V ′ C applied to the cathode electrode in the state where no voltage is applied to the anode electrode, that is, the state where no actual operation is performed, is applied to the gate electrode. An example of the relationship between the gate voltage V ′ G to be applied and the convergence voltage V ′ F applied to the convergence electrode is illustrated in Table 1 below.

[表1]
カソード電極に印加するカソード電圧V’C=0ボルト
ゲート電極に印加するゲート電圧V’G =30乃至35ボルト
収束電極に印加する収束電圧V’F =40乃至100ボルト
V’G−V’C=30乃至35ボルト
V’F−V’G=10乃至70ボルト
[Table 1]
Cathode voltage applied to the cathode electrode V ′ C = 0 volts Gate voltage applied to the gate electrode V ′ G = 30 to 35 volts Convergence voltage applied to the convergence electrode V ′ F = 40 to 100 volts V ′ G −V ′ C = 30 to 35 volts V ' F -V' G = 10 to 70 volts

上記の第1の目的を達成するための本発明の冷陰極電界電子放出表示装置(以下、表示装置と略称する場合がある)は、
カソードパネルと、蛍光体層及びアノード電極が設けられたアノードパネルとが、それらの周縁部で接合され、
カソードパネルとアノードパネルとによって挟まれた空間が真空状態となっており、
カソードパネルとアノードパネルとの間には、表面に帯電防止膜が形成された複数のスペーサが配設されており、
カソードパネルは、
(A)支持体、
(B)支持体上に形成され、第1の方向に延びる帯状の複数のカソード電極、
(C)カソード電極及び支持体上に形成された第1絶縁層、
(D)第1絶縁層上に形成され、第1の方向とは異なる第2の方向に延びる帯状の複数のゲート電極、
(E)ゲート電極及び第1絶縁層上に形成された第2絶縁層、
(F)第2絶縁層上に形成された収束電極、
(G)第2絶縁層に形成された第1開口部、ゲート電極に形成され、第1開口部と連通した第2開口部、及び、第1絶縁層に形成され、第2開口部に連通した第3開口部、並びに、
(H)第3開口部の底部に露出したカソード電極上に形成された電子放出部、
を具備し、
スペーサの上端部はアノード電極と接し、スペーサの下端部は収束電極と接する構造を有する冷陰極電界電子放出表示装置であって、
電子放出部からアノード電極に向けて電子が放出されている状態において、アノード電極からスペーサを経由して収束電極へと流れる電流I1を収束電極側において検出する電流検出手段を有することを特徴とする。
In order to achieve the first object, the cold cathode field emission display device of the present invention (hereinafter sometimes abbreviated as a display device) is provided.
A cathode panel and an anode panel provided with a phosphor layer and an anode electrode are joined at their peripheral portions,
The space between the cathode panel and the anode panel is in a vacuum state,
Between the cathode panel and the anode panel, a plurality of spacers having an antistatic film formed on the surface are disposed,
The cathode panel
(A) a support,
(B) a plurality of strip-shaped cathode electrodes formed on the support and extending in the first direction;
(C) a first insulating layer formed on the cathode electrode and the support;
(D) a plurality of strip-shaped gate electrodes formed on the first insulating layer and extending in a second direction different from the first direction;
(E) a second insulating layer formed on the gate electrode and the first insulating layer;
(F) a focusing electrode formed on the second insulating layer;
(G) A first opening formed in the second insulating layer, a second opening formed in the gate electrode and communicated with the first opening, and formed in the first insulating layer and communicated with the second opening. The third opening, and
(H) an electron emission portion formed on the cathode electrode exposed at the bottom of the third opening,
Comprising
A cold cathode field emission display having a structure in which the upper end of the spacer is in contact with the anode electrode and the lower end of the spacer is in contact with the focusing electrode,
In the state in which electrons are emitted from the electron emission portion toward the anode electrode, current detection means is provided for detecting current I 1 flowing from the anode electrode to the convergence electrode via the spacer on the convergence electrode side. To do.

本発明の表示装置にあっては、電子放出部からアノード電極に向けて電子が放出されていない状態において、アノード電極からスペーサを経由して収束電極へと流れる電流I2を、収束電極側において電流検出手段によって検出する構成とすることができ、これによって、上記の第2の目的を達成することができる。 In the display device of the present invention, the current I 2 that flows from the anode electrode to the focusing electrode via the spacer in the state where electrons are not emitted from the electron emitting portion toward the anode electrode is generated on the focusing electrode side. It can be set as the structure detected by an electric current detection means, Thereby, said 2nd objective can be achieved.

収束電極とは、第2開口部から放出され、アノード電極へ向かう放出電子の軌道を収束させ、以て、輝度の向上や隣接画素間の光学的クロストークの防止を可能とするための電極である。アノード電極とカソード電極との間の電位差が数キロボルトのオーダーであって、アノード電極とカソード電極との間の距離が比較的長い、所謂高電圧タイプの表示装置において、収束電極は特に有効である。表示装置の表示動作時(表示期間中)及び非表示動作時(非表示期間中)、即ち、実動作を行っている状態にあっては、収束電圧VFとして、例えば、0ボルトが、常時、収束電極に収束電極制御回路から印加される。 The converging electrode is an electrode for converging the trajectory of emitted electrons that are emitted from the second opening and directed toward the anode electrode, thereby improving luminance and preventing optical crosstalk between adjacent pixels. is there. The convergence electrode is particularly effective in a so-called high voltage type display device in which the potential difference between the anode electrode and the cathode electrode is on the order of several kilovolts and the distance between the anode electrode and the cathode electrode is relatively long. . During display operation (during display period) and non-display operation (during non-display period) of the display device, that is, during actual operation, for example, 0 V is always used as the convergence voltage V F. The focusing electrode is applied to the focusing electrode from the focusing electrode control circuit.

収束電極は、カソード電極とゲート電極とが重複する重複領域である電子放出領域に設けられた電子放出部あるいは電子放出領域を取り囲むように個別に形成されていてもよいし、例えば、電子放出部あるいは電子放出領域の所定の配列方向に沿って延在させてもよいし、あるいは又、電子放出部あるいは電子放出領域の全てを1つの収束電極で取り囲む構成としてもよく(即ち、収束電極を、表示装置としての実用上の機能を果たす中央部の表示領域である有効領域の全体を覆う薄い1枚のシート状の構造としてもよく)、これによって、複数の電子放出部あるいは電子放出領域に共通の収束効果を及ぼすことができる。   The focusing electrode may be individually formed so as to surround the electron emission region or the electron emission region provided in the electron emission region, which is an overlapping region where the cathode electrode and the gate electrode overlap, for example, Alternatively, the electron emission regions may extend along a predetermined arrangement direction, or alternatively, the electron emission region or the electron emission region may be surrounded by one convergence electrode (that is, the convergence electrode may be (It may be a thin sheet-like structure covering the entire effective area, which is the central display area that performs a practical function as a display device), and is thus common to a plurality of electron emission portions or electron emission areas. The convergence effect can be exerted.

以上に説明した種々の好ましい形態、構成を含む本発明の表示装置、あるいは、本発明の第1の態様、第2の態様に係る駆動方法(以下、これらを総称して、単に、本発明と呼ぶ場合がある)にあっては、電子放出部からアノード電極に向けて電子が放出されている状態において[表示装置の表示動作時(表示期間中)]、アノード電極からスペーサを経由して収束電極へと流れる電流I1を収束電極側において電流検出手段によって検出するが、具体的には、スペーサ及び帯電防止膜を構成する材料の電気抵抗値にも依るが、この電流I1は、スペーサそれ自体を流れ、あるいは又、帯電防止膜を流れ、あるいは又、スペーサそれ自体及び帯電防止膜を流れる。尚、スペーサそれ自体を流れ、あるいは又、帯電防止膜を流れ、あるいは又、スペーサそれ自体及び帯電防止膜を流れる電流を、スペーサ電流ISと呼ぶ。また、電子放出部からアノード電極に向けて電子が放出されていない状態において[表示装置の非表示動作時(非表示期間中)]、アノード電極からスペーサを経由して収束電極へと流れる電流I2を収束電極側において電流検出手段によって検出するが、具体的には、この電流I2も、スペーサそれ自体を流れ、あるいは又、帯電防止膜を流れ、あるいは又、スペーサそれ自体及び帯電防止膜を流れる。更には、ゲート電極と収束電極との間に第2絶縁層を介して、あるいは又、カソード電極と収束電極との間に第1絶縁層及び第2絶縁層を介して、リーク電流IRが発生した場合には、電流I1には、このリーク電流IRが含まれる。即ち、
1=IS+IR>I2
となる。一方、ゲート電極と収束電極との間に第2絶縁層を介してリーク電流IRが存在しない場合、あるいは又、カソード電極と収束電極との間に第1絶縁層及び第2絶縁層を介してリーク電流IRが存在しない場合には、理論的には、
1=IS=I2
である。
The display device of the present invention including the various preferred modes and configurations described above, or the driving methods according to the first and second modes of the present invention (hereinafter collectively referred to simply as the present invention) In some cases, the electrons are emitted from the electron emission portion toward the anode electrode [when the display device is in display operation (during the display period)], and converges from the anode electrode via the spacer. The current I 1 flowing to the electrode is detected by the current detection means on the convergence electrode side. Specifically, the current I 1 depends on the electric resistance value of the material constituting the spacer and the antistatic film, but this current I 1 It flows through itself or alternatively through an antistatic film, or alternatively it flows through the spacer itself and the antistatic film. Incidentally, the flow spacer itself, or alternatively, an antistatic film flow, or alternatively, the current flowing through the spacer itself and the antistatic layer, called a spacer current I S. Further, in a state where electrons are not emitted from the electron emission portion toward the anode electrode [during the non-display operation of the display device (during the non-display period)], the current I flowing from the anode electrode to the convergence electrode via the spacer 2 is detected by the current detection means on the focusing electrode side. Specifically, this current I 2 also flows through the spacer itself, or alternatively flows through the antistatic film, or alternatively, the spacer itself and the antistatic film. Flowing. Further, the leakage current I R is caused to pass through the second insulating layer between the gate electrode and the focusing electrode, or through the first insulating layer and the second insulating layer between the cathode electrode and the focusing electrode. If it occurs, the current I 1 includes this leakage current I R. That is,
I 1 = I S + I R > I 2
It becomes. On the other hand, if there is no leakage current I R through the second insulating layer between the gate electrode and the focus electrode, or also, through the first insulating layer and a second insulating layer between the cathode electrode and the focus electrode If there is no leakage current I R , theoretically,
I 1 = I S = I 2
It is.

本発明において、カソード電極はカソード電極制御回路に接続され、ゲート電極はゲート電極制御回路に接続され、収束電極は収束電極制御回路に接続され、アノード電極はアノード電極制御回路に接続されている。ここで、カソード電極制御回路、ゲート電極制御回路、収束電極制御回路、アノード電極制御回路は周知の回路から構成することができる。電流検出手段は、収束電極制御回路に設けられていてもよいし、収束電極制御回路とは別個に、収束電極に接続された状態で設けられていてもよく、これらの態様を含めるために、「アノード電極からスペーサを経由して収束電極へと流れる電流I1,I2を『収束電極側』において電流検出手段によって検出する」と表現した。電流検出手段は周知の回路から構成すればよい。 In the present invention, the cathode electrode is connected to the cathode electrode control circuit, the gate electrode is connected to the gate electrode control circuit, the convergence electrode is connected to the convergence electrode control circuit, and the anode electrode is connected to the anode electrode control circuit. Here, the cathode electrode control circuit, the gate electrode control circuit, the converging electrode control circuit, and the anode electrode control circuit can be composed of known circuits. The current detection means may be provided in the focusing electrode control circuit, or may be provided in a state of being connected to the focusing electrode separately from the focusing electrode control circuit. In order to include these aspects, “Currents I 1 and I 2 flowing from the anode electrode to the focusing electrode via the spacer are detected by the current detection means on the“ focusing electrode side ””. What is necessary is just to comprise an electric current detection means from a known circuit.

本発明において、電子放出部からアノード電極に向けて電子が放出されている状態とは、表示装置における表示動作時(表示期間中)を指し、具体的には、カソード電極には相対的に負電圧(カソード電圧VCであり、例えば、ビデオ信号に相当する、例えば0ボルト乃至10ボルトの信号)がカソード電極制御回路から印加され、ゲート電極には相対的に正電圧(ゲート電圧VGであり、例えば、走査信号に相当する、例えば40ボルトの信号)がゲート電極制御回路から印加され、収束電極には収束電極制御回路から相対的に負電圧(収束電圧VFであり、例えば、0ボルト)が印加され、アノード電極にはゲート電極よりも更に高い正電圧(アノード電圧VA)がアノード電極制御回路から印加された状態を意味する。尚、カソード電極にカソード電極制御回路から走査信号に相当するカソード電圧VC(例えば0ボルトの信号)を印加し、ゲート電極にゲート電極制御回路からビデオ信号に相当するゲート電圧VC(例えば30ボルト乃至40ボルトの信号)を印加してもよい。カソード電極とゲート電極との間に電圧を印加した際に生ずる電界により、量子トンネル効果に基づき電子放出部から電子が放出され、この電子がアノード電極に引き付けられ、例えば、アノード電極を通過して蛍光体層に衝突する。その結果、蛍光体層が励起されて発光し、所望の画像を得ることができる。つまり、この表示装置の動作は、基本的に、ゲート電極に印加されるゲート電圧VG、及びカソード電極に印加されるカソード電圧VCによって制御される。 In the present invention, the state in which electrons are emitted from the electron emission portion toward the anode electrode refers to the time of display operation (during the display period) in the display device. Specifically, the cathode electrode is relatively negative. A voltage (a cathode voltage V C , for example, a signal of 0 to 10 volts corresponding to a video signal, for example) is applied from the cathode electrode control circuit, and a relatively positive voltage (a gate voltage V G is applied to the gate electrode). There, for example, corresponds to a scanning signal, for example 40 volt signal) is applied from the gate electrode control circuit, the focusing electrode is relatively negative voltage (convergence voltage V F from the focusing electrode control circuit, for example, 0 Volt) is applied, and a positive voltage (anode voltage V A ) higher than that of the gate electrode is applied to the anode electrode from the anode electrode control circuit. A cathode voltage V C (for example, a 0 volt signal) corresponding to a scanning signal is applied to the cathode electrode from the cathode electrode control circuit, and a gate voltage V C (for example, 30) corresponding to a video signal from the gate electrode control circuit is applied to the gate electrode. (Voltage to 40 volt signal) may be applied. An electric field generated when a voltage is applied between the cathode electrode and the gate electrode causes an electron to be emitted from the electron emission portion based on the quantum tunnel effect, and the electron is attracted to the anode electrode, for example, passing through the anode electrode. Collides with the phosphor layer. As a result, the phosphor layer is excited to emit light, and a desired image can be obtained. That is, the operation of this display device is basically controlled by the gate voltage V G applied to the gate electrode and the cathode voltage V C applied to the cathode electrode.

また、電子放出部からアノード電極に向けて電子が放出されていない状態とは、表示装置における非表示動作時(非表示期間中)を指し、具体的には、アノード電極にはアノード電圧VAがアノード電極制御回路から印加され、収束電極には収束電極制御回路から収束電圧VFが印加されているが、カソード電極及びゲート電極は、例えば、接地された状態、あるいは、例えば、0ボルトが印加された状態を指す。 The state in which electrons are not emitted from the electron emission portion toward the anode electrode refers to a non-display operation (during a non-display period) in the display device. Specifically, the anode voltage V A is applied to the anode electrode. There is applied from the anode electrode control circuit, but the convergence voltage V F from the focusing electrode control circuit to the convergence electrode is applied, a cathode electrode and a gate electrode, for example, the state being grounded, or, for example, 0 volts Refers to the applied state.

通常、表示装置は線順次駆動される。具体的には、M本のゲート電極に走査信号を入力し、N本のカソード電極にビデオ信号(データ信号あるいは色信号と呼ばれる)を入力する構成にあっては、第m番目(m=1,2,3・・・,M−1)のゲート電極に走査信号を入力しながら、N本のカソード電極のそれぞれにビデオ信号を一度に入力する(表示動作時)。これによって、第m番目のゲート電極とN本のカソード電極が重複するN個の電子放出領域EAからの電子の放出状態が制御される。所定の時間、第m番目のゲート電極に走査信号を入力し、N本のカソード電極のそれぞれにビデオ信号を一度に入力した後、第m番目のゲート電極への走査信号の入力を停止し、N本のカソード電極のそれぞれへのビデオ信号の入力を停止する(非表示動作時)。次いで、第(m+1)番目のゲート電極に走査信号を入力し、N本のカソード電極のそれぞれにビデオ信号を一度に入力するといった操作を繰り返す。更には、第M番目のゲート電極への走査信号の入力が完了したならば、第1番目のゲート電極への走査信号の入力を行うが、この期間も非表示動作時(非表示期間中)である。そして、このような方式によれば、第何番目のゲート電極と収束電極との間にリーク電流IRが生じているかを判定することができる。 Usually, the display device is driven line-sequentially. Specifically, in a configuration in which a scanning signal is input to M gate electrodes and a video signal (referred to as a data signal or a color signal) is input to N cathode electrodes, the mth (m = 1). , 2, 3..., M−1), a video signal is input to each of the N cathode electrodes at one time while inputting a scanning signal (during display operation). Thus, the electron emission state from the N electron emission regions EA in which the mth gate electrode and the N cathode electrodes overlap is controlled. Input a scanning signal to the mth gate electrode for a predetermined time, input a video signal to each of the N cathode electrodes at once, and then stop inputting the scanning signal to the mth gate electrode, Input of video signals to each of the N cathode electrodes is stopped (during non-display operation). Next, the operation of inputting a scanning signal to the (m + 1) th gate electrode and inputting a video signal to each of the N cathode electrodes is repeated. Further, when the input of the scanning signal to the Mth gate electrode is completed, the scanning signal is input to the first gate electrode. This period is also during the non-display operation (during the non-display period). It is. According to such a method, it is possible to determine what number of gate electrode and the convergence electrode the leakage current I R is generated between.

あるいは又、M本のカソード電極に走査信号を入力し、N本のゲート電極にビデオ信号を入力する構成にあっては、第m番目(m=1,2,3・・・,M−1)のカソード電極に走査信号を入力しながら、N本のゲート電極のそれぞれにビデオ信号を一度に入力する(表示動作時)。これによって、第m番目のカソード電極とN本のゲート電極が重複するN個の電子放出領域EAからの電子の放出状態が制御される。所定の時間、第m番目のカソード電極に走査信号を入力し、N本のゲート電極のそれぞれにビデオ信号を一度に入力した後、第m番目のカソード電極への走査信号の入力を停止し、N本のゲート電極のそれぞれへのビデオ信号の入力を停止する(非表示動作時)。次いで、第(m+1)番目のカソード電極に走査信号を入力し、N本のゲート電極のそれぞれにビデオ信号を一度に入力するといった操作を繰り返す。更には、第M番目のカソード電極への走査信号の入力が完了したならば、第1番目のカソード電極への走査信号の入力を行うが、この期間も非表示動作時(非表示期間中)である。そして、このような方式によれば、第何番目のカソード電極と収束電極との間にリーク電流IRが生じているかを判定することができる。 Alternatively, in the configuration in which the scanning signal is input to the M cathode electrodes and the video signal is input to the N gate electrodes, the mth (m = 1, 2, 3,..., M−1) ), A video signal is input to each of the N gate electrodes at the same time (during display operation). Thus, the electron emission state from the N electron emission regions EA in which the mth cathode electrode and the N gate electrodes overlap is controlled. Input a scanning signal to the mth cathode electrode for a predetermined time, input a video signal to each of the N gate electrodes at once, and then stop inputting the scanning signal to the mth cathode electrode, Input of video signals to each of the N gate electrodes is stopped (during non-display operation). Next, an operation of inputting a scanning signal to the (m + 1) th cathode electrode and inputting a video signal to each of the N gate electrodes at a time is repeated. Further, when the input of the scanning signal to the Mth cathode electrode is completed, the scanning signal is input to the first cathode electrode. This period is also during the non-display operation (during the non-display period). It is. According to such a method, it is possible to determine what number of the cathode electrode and the convergence electrode the leakage current I R is generated between.

アノード電極制御回路の出力電圧であってアノード電極に印加されるアノード電圧VAは、通常、一定であり、例えば、5キロボルト〜15キロボルトとすることができ、アノード電圧VAは、実動作を行っている状態において、常時、アノード電極に印加される。あるいは又、VA/d(単位:キロボルト/mmであり、dは支持体と基板との間の距離であり、0.5mm≦d≦10mmを満足する)の値は、0.5以上20以下、好ましくは1以上10以下、一層好ましくは5以上10以下を満足することが望ましい。 The anode voltage V A of an output voltage of the anode electrode control circuit is applied to the anode electrode, generally constant, for example, can be 5 kV to 15 kV, the anode voltage V A is the actual operation In the current state, it is always applied to the anode electrode. Alternatively, the value of V A / d (unit: kilovolt / mm, d is the distance between the support and the substrate and satisfies 0.5 mm ≦ d ≦ 10 mm) is 0.5 or more and 20 Hereinafter, it is desirable to satisfy 1 or more and 10 or less, and more preferably 5 or more and 10 or less.

表示装置の表示動作時(表示期間中)、カソード電極に印加するカソード電圧VC及びゲート電極に印加するゲート電圧VGに関しては、階調制御方式として電圧変調方式を採用した場合、
(1)カソード電極に印加するカソード電圧VCを一定とし、ゲート電極に印加するゲート電圧VGを変化させる方式
(2)カソード電極に印加するカソード電圧VCを変化させ、ゲート電極に印加するゲート電圧VGを一定とする方式
(3)カソード電極に印加するカソード電圧VCを変化させ、且つ、ゲート電極に印加するゲート電圧VGも変化させる方式がある。
During the display operation of the display device (during the display period), with respect to the cathode voltage V C applied to the cathode electrode and the gate voltage V G applied to the gate electrode, when the voltage modulation method is adopted as the gradation control method,
(1) A system in which the cathode voltage V C applied to the cathode electrode is constant and the gate voltage V G applied to the gate electrode is changed. (2) The cathode voltage V C applied to the cathode electrode is changed and applied to the gate electrode. A system in which the gate voltage V G is constant (3) There is a system in which the cathode voltage V C applied to the cathode electrode is changed and the gate voltage V G applied to the gate electrode is also changed.

本発明において、収束電極の構成材料として、アルミニウム(Al)、クロム(Cr)、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、モリブデン(Mo)、銅(Cu)、金(Au)、銀(Ag)、チタン(Ti)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、鉄(Fe)、白金(Pt)、亜鉛(Zn)等の遷移金属を含む各種の金属;これらの金属元素を含む合金(例えばMoW)あるいは化合物(例えばTiN等の窒化物や、WSi2、MoSi2、TiSi2、TaSi2等のシリサイド);シリコン(Si)等の半導体;ダイヤモンド等の炭素薄膜;ITO(酸化インジウム−錫)、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができるし、収束電極の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、化学的気相成長法(CVD法)やイオンプレーティング法とエッチング法との組合せ;スクリーン印刷法;メッキ法(電気メッキ法や無電解メッキ法);リフトオフ法;レーザアブレーション法;ゾル−ゲル法等を挙げることができる。尚、本発明の第2の態様に係る駆動方法にあっては、収束電極を、真空蒸着法にて形成されたアルミニウム(Al)薄膜から成る構成とすることが、収束電極が比較的、多孔質な状態となり、ガスを吸着し易くなるが故に好ましい。 In the present invention, as the constituent material of the focusing electrode, aluminum (Al), chromium (Cr), tungsten (W), niobium (Nb), tantalum (Ta), molybdenum (Mo), copper (Cu), gold (Au) Various metals including transition metals such as silver (Ag), titanium (Ti), nickel (Ni), cobalt (Co), zirconium (Zr), iron (Fe), platinum (Pt), zinc (Zn); Alloys (eg, MoW) or compounds (eg, nitrides such as TiN, silicides such as WSi 2 , MoSi 2 , TiSi 2 , TaSi 2 ), semiconductors such as silicon (Si), carbons such as diamond Thin film: Examples of conductive metal oxides such as ITO (indium oxide-tin), indium oxide, and zinc oxide. As a method for forming a focusing electrode, for example, Deposition method such as child beam deposition method and hot filament deposition method, sputtering method, chemical vapor deposition method (CVD method), combination of ion plating method and etching method; screen printing method; plating method (electroplating method and no Electroplating method); lift-off method; laser ablation method; sol-gel method and the like. In the driving method according to the second aspect of the present invention, it is preferable that the focusing electrode is made of an aluminum (Al) thin film formed by a vacuum vapor deposition method. It is preferable because it becomes a high quality state and easily adsorbs gas.

本発明において、帯電防止膜は、金属酸化物から成ることが好ましく、クロム酸化物から成ることが一層好ましい。   In the present invention, the antistatic film is preferably made of a metal oxide, more preferably a chromium oxide.

但し、帯電防止膜を構成する材料はこれらに限定するものではなく、その他、グラファイト等の半金属、酸化物、ホウ化物、炭化物、硫化物、及び、窒化物等を用いることができる。例えば、グラファイト等の半金属及びMoSe2等の半金属元素を含む化合物、Nd23、LaxBa2-xCuO4、LaxBa2-xCuO4、Lax1-xCrO3等の酸化物、AlB2、TiB2等のホウ化物、SiC等の炭化物、MoS2、WS2等の硫化物、及び、BN、TiN、AlN等の窒化物等を挙げることができる。帯電防止膜は、単一の種類の材料から成るものであってもよいし、複数の種類の材料から成るものであってもよいし、単層構造であってもよいし、多層構造であってもよい。帯電防止膜は、スパッタリング法、真空蒸着法、CVD法等、周知の方法に基づき形成することができる。尚、帯電防止膜を構成する材料は、その2次電子放出係数が1に近いことが好ましい。 However, the material constituting the antistatic film is not limited to these, and other metal such as graphite, oxide, boride, carbide, sulfide, and nitride can be used. For example, compounds containing a metalloid element 2 such as a semi-metal and MoSe such as graphite, Nd 2 O 3, La x Ba 2-x CuO 4, La x Ba 2-x CuO 4, La x Y 1-x CrO 3 Oxides such as AlB 2 and TiB 2 , carbides such as SiC, sulfides such as MoS 2 and WS 2 , and nitrides such as BN, TiN, and AlN. The antistatic film may be composed of a single type of material, may be composed of a plurality of types of materials, may be a single layer structure, or may be a multilayer structure. May be. The antistatic film can be formed based on a known method such as a sputtering method, a vacuum deposition method, a CVD method, or the like. The material constituting the antistatic film preferably has a secondary electron emission coefficient close to 1.

カソードパネルとアノードパネルとによって挟まれた空間が真空状態となっているので、アノードパネルとカソードパネルとの間にスペーサを配設しておかないと、大気圧によって表示装置が損傷を受けてしまう。   Since the space between the cathode panel and the anode panel is in a vacuum state, the display device is damaged by atmospheric pressure unless a spacer is provided between the anode panel and the cathode panel. .

スペーサは、例えばセラミックスやガラスから構成することができる。スペーサをセラミックスから構成する場合、セラミックスとして、ムライトやアルミナ、チタン酸バリウム、チタン酸ジルコン酸鉛、ジルコニア、コーディオライト、硼珪酸塩バリウム、珪酸鉄、ガラスセラミックス材料、これらに、酸化チタンや酸化クロム、酸化鉄、酸化バナジウム、酸化ニッケルを添加したもの等を例示することができる。この場合、所謂グリーンシートを成形して、グリーンシートを焼成し、係るグリーンシート焼成品を切断することによってスペーサを製造することができる。また、スペーサを構成するガラスとして、ソーダライムガラスを挙げることができる。スペーサは、例えば、隔壁と隔壁との間に挟み込んで固定すればよく、あるいは又、例えば、アノードパネルにスペーサ保持部を形成し、スペーサ保持部によって固定すればよい。   The spacer can be made of ceramics or glass, for example. When the spacer is made of ceramics, the ceramics include mullite, alumina, barium titanate, lead zirconate titanate, zirconia, cordiolite, borosilicate barium, iron silicate, glass ceramic materials, titanium oxide and chromium oxide. Examples thereof include iron oxide, vanadium oxide, and nickel oxide added. In this case, the spacer can be manufactured by forming a so-called green sheet, firing the green sheet, and cutting the green sheet fired product. Moreover, soda-lime glass can be mentioned as glass which comprises a spacer. The spacer may be fixed by being sandwiched between the partition walls, for example. Alternatively, for example, a spacer holding part may be formed on the anode panel and fixed by the spacer holding part.

冷陰極電界電子放出素子(以下、電界放出素子と略称する場合がある)の型式は特に限定されず、スピント型電界放出素子(円錐形の電子放出部が、第3開口部の底部に位置するカソード電極の上に設けられた電界放出素子)や扁平型電界放出素子(略平面状の電子放出部が、第3開口部の底部に位置するカソード電極の上に設けられた電界放出素子)を挙げることができる。   The type of the cold cathode field emission device (hereinafter sometimes abbreviated as field emission device) is not particularly limited, and the Spindt type field emission device (conical electron emission portion is located at the bottom of the third opening). A field emission device provided on the cathode electrode) or a flat type field emission device (a field emission device in which a substantially planar electron emission portion is provided on the cathode electrode located at the bottom of the third opening). Can be mentioned.

カソード電極の射影像とゲート電極の射影像とは直交することが、即ち、カソード電極が延びる第1の方向とゲート電極が延びる第2の方向とは直交することが、表示装置の構造の簡素化といった観点から好ましい。そして、カソードパネルにおいて、カソード電極とゲート電極とが重複する重複領域は電子放出領域に該当し、電子放出領域が2次元マトリクス状に配列されており、各電子放出領域には、1又は複数の電界放出素子が設けられている。   The structure of the display device is simple because the projected image of the cathode electrode and the projected image of the gate electrode are orthogonal, that is, the first direction in which the cathode electrode extends and the second direction in which the gate electrode extends are orthogonal. It is preferable from the viewpoint of making it easier. In the cathode panel, an overlapping region where the cathode electrode and the gate electrode overlap corresponds to an electron emission region, and the electron emission regions are arranged in a two-dimensional matrix, and each electron emission region has one or more A field emission device is provided.

電界放出素子は、一般に、以下の方法で製造することができる。但し、収束電極の形成工程は除外している。
(1)支持体上にカソード電極を形成する工程、
(2)全面(支持体及びカソード電極上)に第1絶縁層を形成する工程、
(3)第1絶縁層上にゲート電極を形成する工程、
(4)カソード電極とゲート電極との重複領域におけるゲート電極及び第1絶縁層の部分に第2開口部及び第3開口部を形成し、第3開口部の底部にカソード電極を露出させる工程、
(5)第3開口部の底部に位置するカソード電極上に電子放出部を形成する工程。
A field emission device can be generally manufactured by the following method. However, the process of forming the focusing electrode is excluded.
(1) forming a cathode electrode on a support;
(2) forming a first insulating layer on the entire surface (on the support and the cathode electrode);
(3) forming a gate electrode on the first insulating layer;
(4) forming a second opening and a third opening in a portion of the gate electrode and the first insulating layer in the overlapping region of the cathode electrode and the gate electrode, and exposing the cathode electrode to the bottom of the third opening;
(5) A step of forming an electron emission portion on the cathode electrode located at the bottom of the third opening.

あるいは又、電界放出素子は、以下の方法で製造することもできる。但し、収束電極の形成工程は除外している。
(1)支持体上にカソード電極を形成する工程、
(2)カソード電極上に電子放出部を形成する工程、
(3)全面(支持体及び電子放出部上、あるいは、支持体、カソード電極及び電子放出部上)に第1絶縁層を形成する工程、
(4)第1絶縁層上にゲート電極を形成する工程、
(5)カソード電極とゲート電極との重複領域におけるゲート電極及び第1絶縁層の部分に第2開口部及び第3開口部を形成し、第3開口部の底部に電子放出部を露出させる工程。
Alternatively, the field emission device can be manufactured by the following method. However, the process of forming the focusing electrode is excluded.
(1) forming a cathode electrode on a support;
(2) forming an electron emission portion on the cathode electrode;
(3) forming a first insulating layer on the entire surface (on the support and the electron emission portion or on the support, the cathode electrode and the electron emission portion);
(4) forming a gate electrode on the first insulating layer;
(5) forming a second opening and a third opening in a portion of the gate electrode and the first insulating layer in a region where the cathode electrode and the gate electrode overlap, and exposing an electron emission portion at the bottom of the third opening .

カソード電極やゲート電極の構成材料として、クロム(Cr)、アルミニウム(Al)、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、モリブデン(Mo)、銅(Cu)、金(Au)、銀(Ag)、チタン(Ti)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、鉄(Fe)、白金(Pt)、亜鉛(Zn)等の遷移金属を含む各種の金属;これらの金属元素を含む合金(例えばMoW)あるいは化合物(例えばTiN等の窒化物や、WSi2、MoSi2、TiSi2、TaSi2等のシリサイド);シリコン(Si)等の半導体;ダイヤモンド等の炭素薄膜;ITO(酸化インジウム−錫)、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。また、これらの電極の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、CVD法やイオンプレーティング法とエッチング法との組合せ;スクリーン印刷法;メッキ法(電気メッキ法や無電解メッキ法);リフトオフ法;レーザアブレーション法;ゾル−ゲル法等を挙げることができる。スクリーン印刷法やメッキ法によれば、直接、例えば帯状のカソード電極やゲート電極を形成することが可能である。 As constituent materials of the cathode electrode and the gate electrode, chromium (Cr), aluminum (Al), tungsten (W), niobium (Nb), tantalum (Ta), molybdenum (Mo), copper (Cu), gold (Au), Various metals including transition metals such as silver (Ag), titanium (Ti), nickel (Ni), cobalt (Co), zirconium (Zr), iron (Fe), platinum (Pt), zinc (Zn); Alloys (eg, MoW) or compounds (eg, nitrides such as TiN, silicides such as WSi 2 , MoSi 2 , TiSi 2 , TaSi 2 ); semiconductors such as silicon (Si); carbon thin films such as diamond And conductive metal oxides such as ITO (indium oxide-tin), indium oxide, and zinc oxide. In addition, as a method for forming these electrodes, for example, a vapor deposition method such as an electron beam vapor deposition method or a hot filament vapor deposition method, a sputtering method, a combination of a CVD method, an ion plating method and an etching method; a screen printing method; Plating method and electroless plating method); lift-off method; laser ablation method; sol-gel method and the like. According to the screen printing method or the plating method, for example, a strip-like cathode electrode or gate electrode can be formed directly.

スピント型電界放出素子にあっては、電子放出部を構成する材料として、モリブデン、モリブデン合金、タングステン、タングステン合金、チタン、チタン合金、ニオブ、ニオブ合金、タンタル、タンタル合金、クロム、クロム合金、及び、不純物を含有するシリコン(ポリシリコンやアモルファスシリコン)から成る群から選択された少なくとも1種類の材料を挙げることができる。スピント型電界放出素子の電子放出部は、真空蒸着法の他、例えばスパッタリング法やCVD法によっても形成することができる。   In the Spindt-type field emission device, as the material constituting the electron emission portion, molybdenum, molybdenum alloy, tungsten, tungsten alloy, titanium, titanium alloy, niobium, niobium alloy, tantalum, tantalum alloy, chromium, chromium alloy, and And at least one material selected from the group consisting of silicon (polysilicon and amorphous silicon) containing impurities. The electron emission portion of the Spindt-type field emission device can be formed by, for example, a sputtering method or a CVD method in addition to the vacuum evaporation method.

扁平型電界放出素子にあっては、電子放出部を構成する材料として、カソード電極を構成する材料よりも仕事関数Φの小さい材料から構成することが好ましく、どのような材料を選択するかは、カソード電極を構成する材料の仕事関数、ゲート電極とカソード電極との間の電位差、要求される放出電子電流密度の大きさ等に基づいて決定すればよい。電界放出素子におけるカソード電極を構成する代表的な材料として、タングステン(Φ=4.55eV)、ニオブ(Φ=4.02〜4.87eV)、モリブデン(Φ=4.53〜4.95eV)、アルミニウム(Φ=4.28eV)、銅(Φ=4.6eV)、タンタル(Φ=4.3eV)、クロム(Φ=4.5eV)を例示することができる。電子放出部は、これらの材料よりも小さな仕事関数Φを有していることが好ましく、その値は概ね3eV以下であることが好ましい。係る材料として、炭素(Φ<1eV)、セシウム(Φ=2.14eV)、LaB6(Φ=2.66〜2.76eV)、BaO(Φ=1.6〜2.7eV)、SrO(Φ=1.25〜1.6eV)、Y23(Φ=2.0eV)、CaO(Φ=1.6〜1.86eV)、BaS(Φ=2.05eV)、TiN(Φ=2.92eV)、ZrN(Φ=2.92eV)を例示することができる。仕事関数Φが2eV以下である材料から電子放出部を構成することが、一層好ましい。尚、電子放出部を構成する材料は、必ずしも導電性を備えている必要はない。 In the flat field emission device, it is preferable that the material constituting the electron emission portion is composed of a material having a work function Φ smaller than that of the material constituting the cathode electrode. What is necessary is just to determine based on the work function of the material which comprises a cathode electrode, the electric potential difference between a gate electrode and a cathode electrode, the magnitude | size of the emission electron current density requested | required, etc. As typical materials constituting the cathode electrode in the field emission device, tungsten (Φ = 4.55 eV), niobium (Φ = 4.02 to 4.87 eV), molybdenum (Φ = 4.53 to 4.95 eV), Examples include aluminum (Φ = 4.28 eV), copper (Φ = 4.6 eV), tantalum (Φ = 4.3 eV), and chromium (Φ = 4.5 eV). The electron emission portion preferably has a work function Φ smaller than these materials, and the value is preferably approximately 3 eV or less. As such materials, carbon (Φ <1 eV), cesium (Φ = 2.14 eV), LaB 6 (Φ = 2.66-2.76 eV), BaO (Φ = 1.6-2.7 eV), SrO (Φ = 1.25 to 1.6 eV), Y 2 O 3 (Φ = 2.0 eV), CaO (Φ = 1.6 to 1.86 eV), BaS (Φ = 2.05 eV), TiN (Φ = 2. 92 eV) and ZrN (Φ = 2.92 eV). More preferably, the electron emission portion is made of a material having a work function Φ of 2 eV or less. In addition, the material which comprises an electron emission part does not necessarily need to be provided with electroconductivity.

あるいは又、扁平型電界放出素子において、電子放出部を構成する材料として、係る材料の2次電子利得δがカソード電極を構成する導電性材料の2次電子利得δよりも大きくなるような材料から適宜選択してもよい。即ち、銀(Ag)、アルミニウム(Al)、金(Au)、コバルト(Co)、銅(Cu)、モリブデン(Mo)、ニオブ(Nb)、ニッケル(Ni)、白金(Pt)、タンタル(Ta)、タングステン(W)、ジルコニウム(Zr)等の金属;ゲルマニウム(Ge)等の半導体;炭素やダイヤモンド等の無機単体;及び酸化アルミニウム(Al23)、酸化バリウム(BaO)、酸化ベリリウム(BeO)、酸化カルシウム(CaO)、酸化マグネシウム(MgO)、酸化錫(SnO2)、フッ化バリウム(BaF2)、フッ化カルシウム(CaF2)等の化合物の中から、適宜選択することができる。尚、電子放出部を構成する材料は、必ずしも導電性を備えている必要はない。 Alternatively, in the flat type field emission device, as a material constituting the electron emission portion, a material in which the secondary electron gain δ of the material is larger than the secondary electron gain δ of the conductive material constituting the cathode electrode is used. You may select suitably. That is, silver (Ag), aluminum (Al), gold (Au), cobalt (Co), copper (Cu), molybdenum (Mo), niobium (Nb), nickel (Ni), platinum (Pt), tantalum (Ta) ), Metals such as tungsten (W), zirconium (Zr); semiconductors such as germanium (Ge); inorganic simple substances such as carbon and diamond; and aluminum oxide (Al 2 O 3 ), barium oxide (BaO), beryllium oxide ( BeO), calcium oxide (CaO), magnesium oxide (MgO), tin oxide (SnO 2 ), barium fluoride (BaF 2 ), calcium fluoride (CaF 2 ) and other compounds can be selected as appropriate. . In addition, the material which comprises an electron emission part does not necessarily need to be provided with electroconductivity.

あるいは又、扁平型電界放出素子にあっては、特に好ましい電子放出部の構成材料として、炭素、より具体的にはアモルファスダイヤモンドやグラファイト、カーボン・ナノチューブ構造体、ZnOウィスカー、MgOウィスカー、SnO2ウィスカー、MnOウィスカー、Y23ウィスカー、NiOウィスカー、ITOウィスカー、In23ウィスカー、Al23ウィスカーを挙げることができる。電子放出部をこれらから構成する場合、5×106V/m以下の電界強度にて、表示装置に必要な放出電子電流密度を得ることができる。また、電子放出部を構成する材料が電気抵抗体であれば、各電子放出部から得られる放出電子電流を均一化することができ、よって、表示装置に組み込まれた場合の輝度ばらつきの抑制が可能となる。更に、これらの材料は、表示装置内の残留ガスのイオンによるスパッタ作用に対して極めて高い耐性を有するので、電界放出素子の長寿命化を図ることができる。 Alternatively, in the flat type field emission device, carbon, more specifically, amorphous diamond, graphite, carbon nanotube structure, ZnO whisker, MgO whisker, SnO 2 whisker is particularly preferable as a constituent material of the electron emission part. , MnO whiskers, Y 2 O 3 whiskers, NiO whiskers, ITO whiskers, In 2 O 3 whiskers, and Al 2 O 3 whiskers. When the electron emission portion is composed of these, the emission electron current density required for the display device can be obtained with an electric field strength of 5 × 10 6 V / m or less. In addition, if the material constituting the electron emission portion is an electrical resistor, the emission electron current obtained from each electron emission portion can be made uniform, and therefore, luminance variations when incorporated in a display device can be suppressed. It becomes possible. Furthermore, since these materials have extremely high resistance to the sputtering action by ions of residual gas in the display device, the lifetime of the field emission device can be extended.

カーボン・ナノチューブ構造体として、具体的には、カーボン・ナノチューブ及び/又はグラファイト・ナノファイバーを挙げることができる。より具体的には、カーボン・ナノチューブから電子放出部を構成してもよいし、グラファイト・ナノファイバーから電子放出部を構成してもよいし、カーボン・ナノチューブとグラファイト・ナノファイバーの混合物から電子放出部を構成してもよい。カーボン・ナノチューブやグラファイト・ナノファイバーは、巨視的には、粉末状であってもよいし、薄膜状であってもよいし、場合によっては、カーボン・ナノチューブ構造体は円錐状の形状を有していてもよい。カーボン・ナノチューブやグラファイト・ナノファイバーは、周知のアーク放電法やレーザアブレーション法といった物理的気相成長法(PVD法)、プラズマCVD法やレーザCVD法、熱CVD法、気相合成法、気相成長法といった各種のCVD法によって製造、形成することができる。   Specific examples of the carbon nanotube structure include carbon nanotubes and / or graphite nanofibers. More specifically, the electron emission part may be composed of carbon nanotubes, the electron emission part may be composed of graphite nanofibers, or the electron emission is performed from a mixture of carbon nanotubes and graphite nanofibers. You may comprise a part. Macroscopically, carbon nanotubes and graphite nanofibers may be in the form of powder or thin film. In some cases, the carbon nanotube structure has a conical shape. It may be. Carbon nanotubes and graphite nanofibers are well-known physical vapor deposition methods (PVD methods) such as arc discharge method and laser ablation method, plasma CVD method, laser CVD method, thermal CVD method, gas phase synthesis method, gas phase It can be manufactured and formed by various CVD methods such as a growth method.

第1絶縁層や第2絶縁層の構成材料として、SiO2、BPSG、PSG、BSG、AsSG、PbSG、SiON、SOG(スピンオングラス)、低融点ガラス、ガラスペーストといったSiO2系材料;SiN系材料;ポリイミド等の絶縁性樹脂を、単独あるいは適宜組み合わせて使用することができる。第1絶縁層や第2絶縁層の形成には、CVD法、塗布法、スパッタリング法、スクリーン印刷法等の公知のプロセスが利用できる。 As the constituent material of the first insulating layer and the second insulating layer, SiO 2, BPSG, PSG, BSG, AsSG, PbSG, SiON, SOG ( spin on glass), low-melting glass, SiO 2 based materials such glass paste; SiN-based material An insulating resin such as polyimide can be used alone or in appropriate combination. A known process such as a CVD method, a coating method, a sputtering method, or a screen printing method can be used to form the first insulating layer and the second insulating layer.

第2開口部(ゲート電極に形成された開口部)あるいは第3開口部(第1絶縁層に形成された開口部)の平面形状(支持体表面と平行な仮想平面で開口部を切断したときの形状)は、円形、楕円形、矩形、多角形、丸みを帯びた矩形、丸みを帯びた多角形等、任意の形状とすることができる。また、第1開口部(第2絶縁層に形成された開口部)の平面形状も、矩形、丸みを帯びた矩形、円形、楕円形、多角形、丸みを帯びた多角形等、任意の形状とすることができる。第2開口部の形成は、例えば、異方性エッチング、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができ、あるいは又、ゲート電極の形成方法に依っては、第2開口部を直接形成することもできる。第3開口部の形成あるいは第1開口部も、例えば、異方性エッチング、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができる。   When the opening is cut along a virtual plane parallel to the surface of the support (second opening (opening formed in the gate electrode)) or third opening (opening formed in the first insulating layer) Can be any shape such as a circle, an ellipse, a rectangle, a polygon, a rounded rectangle, or a rounded polygon. In addition, the planar shape of the first opening (the opening formed in the second insulating layer) can be any shape such as a rectangle, a rounded rectangle, a circle, an ellipse, a polygon, a rounded polygon, and the like. It can be. The formation of the second opening can be performed by, for example, anisotropic etching, isotropic etching, a combination of anisotropic etching and isotropic etching, or, depending on the method of forming the gate electrode, The second opening can also be formed directly. The formation of the third opening or the first opening can also be performed by, for example, anisotropic etching, isotropic etching, or a combination of anisotropic etching and isotropic etching.

電界放出素子においては、電界放出素子の構造に依存するが、1つの第3開口部内に1つの電子放出部が存在してもよいし、1つの第3開口部内に複数の電子放出部が存在してもよいし、ゲート電極に複数の第2開口部を設け、係る第2開口部と連通する1つの第3開口部を第1絶縁層に設け、第1絶縁層に設けられた1つの第3開口部内に1又は複数の電子放出部が存在してもよい。   In the field emission device, depending on the structure of the field emission device, one electron emission portion may exist in one third opening, or a plurality of electron emission portions exist in one third opening. Alternatively, a plurality of second openings may be provided in the gate electrode, one third opening communicating with the second opening may be provided in the first insulating layer, and one of the first openings provided in the first insulating layer may be provided. One or a plurality of electron emission portions may be present in the third opening.

電界放出素子において、カソード電極と電子放出部との間に抵抗体薄膜を形成してもよい。抵抗体薄膜を形成することによって、電界放出素子の動作安定化、電子放出特性の均一化を図ることができる。抵抗体薄膜を構成する材料として、シリコンカーバイド(SiC)やSiCNといったカーボン系抵抗体材料、SiN、アモルファスシリコン等の半導体抵抗体材料、酸化ルテニウム(RuO2)、酸化タンタル、窒化タンタル等の高融点金属酸化物を例示することができる。抵抗体薄膜の形成方法として、スパッタリング法や、CVD法やスクリーン印刷法を例示することができる。1つの電子放出部当たりの電気抵抗値は、概ね1×106〜1×1011Ω、好ましくは数十ギガΩとすればよい。 In the field emission device, a resistor thin film may be formed between the cathode electrode and the electron emission portion. By forming the resistor thin film, it is possible to stabilize the operation of the field emission device and make the electron emission characteristics uniform. As a material constituting the resistor thin film, a carbon resistor material such as silicon carbide (SiC) or SiCN, a semiconductor resistor material such as SiN or amorphous silicon, a high melting point such as ruthenium oxide (RuO 2 ), tantalum oxide, or tantalum nitride. A metal oxide can be illustrated. Examples of the method for forming the resistor thin film include a sputtering method, a CVD method, and a screen printing method. The electrical resistance value per one electron emitting portion may be approximately 1 × 10 6 to 1 × 10 11 Ω, preferably several tens of gigaΩ.

アノードパネルを構成する基板として、あるいは又、カソードパネルを構成する支持体として、ガラス基板、表面に絶縁膜が形成されたガラス基板、石英基板、表面に絶縁膜が形成された石英基板、表面に絶縁膜が形成された半導体基板を挙げることができるが、製造コスト低減の観点からは、ガラス基板、あるいは、表面に絶縁膜が形成されたガラス基板を用いることが好ましい。ガラス基板として、高歪点ガラス、ソーダガラス(Na2O・CaO・SiO2)、硼珪酸ガラス(Na2O・B23・SiO2)、フォルステライト(2MgO・SiO2)、鉛ガラス(Na2O・PbO・SiO2)を例示することができる。 As a substrate constituting an anode panel or as a support constituting a cathode panel, a glass substrate, a glass substrate with an insulating film formed on the surface, a quartz substrate, a quartz substrate with an insulating film formed on the surface, and a surface Examples of the semiconductor substrate include an insulating film. From the viewpoint of reducing manufacturing costs, it is preferable to use a glass substrate or a glass substrate having an insulating film formed on the surface. As a glass substrate, high strain point glass, soda glass (Na 2 O · CaO · SiO 2 ), borosilicate glass (Na 2 O · B 2 O 3 · SiO 2 ), forsterite (2MgO · SiO 2 ), lead glass (Na 2 O · PbO · SiO 2 ) can be exemplified.

アノードパネルにおけるアノード電極と蛍光体層の構成例として、
(1)基板上に、アノード電極を形成し、アノード電極の上に蛍光体層を形成する構成、
(2)基板上に、蛍光体層を形成し、蛍光体層上にアノード電極を形成する構成、
を挙げることができる。尚、(1)の構成において、蛍光体層の上に、アノード電極と導通した所謂メタルバック膜を形成してもよい。また、(2)の構成において、アノード電極の上にメタルバック膜を形成してもよい。
As a configuration example of the anode electrode and the phosphor layer in the anode panel,
(1) A configuration in which an anode electrode is formed on a substrate and a phosphor layer is formed on the anode electrode,
(2) A configuration in which a phosphor layer is formed on a substrate and an anode electrode is formed on the phosphor layer;
Can be mentioned. In the configuration (1), a so-called metal back film that is electrically connected to the anode electrode may be formed on the phosphor layer. In the configuration (2), a metal back film may be formed on the anode electrode.

アノード電極は、全体として1つのアノード電極から構成されていてもよいし、複数のアノード電極ユニットから構成されていてもよい。後者の場合、アノード電極ユニットとアノード電極ユニットとは抵抗体層によって電気的に接続されている必要がある。抵抗体層を構成する材料として、シリコンカーバイド(SiC)やSiCNといったカーボン系抵抗体材料;SiN系材料;酸化ルテニウム(RuO2)、酸化タンタル、窒化タンタル、酸化クロム、酸化チタン等の高融点金属酸化物;アモルファスシリコン等の半導体抵抗体材料を挙げることができる。抵抗体層のシート抵抗値として、1×10-1Ω/□乃至1×1010Ω/□、好ましくは1×103Ω/□乃至1×108Ω/□を例示することができる。アノード電極ユニットの数(Q)は2以上であればよく、例えば、直線状に配列された蛍光体層の列の総数をq列としたとき、Q=qとし、あるいは、q=k・Q(kは2以上の整数であり、好ましくは10≦k≦100、一層好ましくは20≦k≦50)としてもよいし、一定の間隔をもって配設されるスペーサの数に1を加えた数とすることができるし、ピクセルの数あるいはサブピクセルの数と一致した数、あるいは、ピクセルの数あるいはサブピクセルの数の整数分の一とすることもできる。また、各アノード電極ユニットの大きさは、アノード電極ユニットの位置に拘わらず同じとしてもよいし、アノード電極ユニットの位置に依存して異ならせてもよい。尚、アノード電極を全体として1つのアノード電極から構成する場合にあっても、また、アノード電極を複数のアノード電極ユニットから構成する場合にあっても、係るアノード電極全体の表面上に抵抗体層を形成してもよい。 The anode electrode may be composed of one anode electrode as a whole, or may be composed of a plurality of anode electrode units. In the latter case, the anode electrode unit and the anode electrode unit need to be electrically connected by a resistor layer. As the material constituting the resistor layer, carbon-based resistor materials such as silicon carbide (SiC) and SiCN; SiN-based materials; refractory metals such as ruthenium oxide (RuO 2 ), tantalum oxide, tantalum nitride, chromium oxide, and titanium oxide An oxide; a semiconductor resistor material such as amorphous silicon can be used. Examples of the sheet resistance value of the resistor layer include 1 × 10 −1 Ω / □ to 1 × 10 10 Ω / □, preferably 1 × 10 3 Ω / □ to 1 × 10 8 Ω / □. The number (Q) of anode electrode units may be two or more. For example, when the total number of rows of phosphor layers arranged in a straight line is q, Q = q or q = k · Q (K is an integer of 2 or more, preferably 10 ≦ k ≦ 100, more preferably 20 ≦ k ≦ 50), or a number obtained by adding 1 to the number of spacers arranged at a constant interval. It can also be a number that matches the number of pixels or sub-pixels, or an integer fraction of the number of pixels or sub-pixels. The size of each anode electrode unit may be the same regardless of the position of the anode electrode unit, or may vary depending on the position of the anode electrode unit. Note that, even when the anode electrode is composed of one anode electrode as a whole or when the anode electrode is composed of a plurality of anode electrode units, a resistor layer is formed on the surface of the entire anode electrode. May be formed.

アノード電極の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、イオンプレーティング法、レーザアブレーション法といった各種のPVD法;各種のCVD法;スクリーン印刷法;メタルマスク印刷法;リフトオフ法;ゾル−ゲル法等を挙げることができる。即ち、導電材料から成る導電材料層を形成し、リソグラフィ技術及びエッチング技術に基づき、この導電材料層をパターニングしてアノード電極を形成することができる。あるいは又、アノード電極のパターンを有するマスクやスクリーンを介して導電材料をPVD法やスクリーン印刷法に基づき形成することによって、アノード電極を得ることもできる。尚、抵抗体層も同様の方法で形成することができる。即ち、抵抗体材料から抵抗体層を形成し、リソグラフィ技術及びエッチング技術に基づきこの抵抗体層をパターニングしてもよいし、あるいは、抵抗体層のパターンを有するマスクやスクリーンを介して抵抗体材料のPVD法やスクリーン印刷法に基づく形成により、抵抗体層を得ることができる。基板上(あるいは基板上方)におけるアノード電極の平均厚さとして、5×10-8m(50nm)乃至5×10-7m(0.5μm)、好ましくは8×10-8m(80nm)乃至3×10-7m(0.3μm)を例示することができる。 As an anode electrode forming method, for example, various PVD methods such as an evaporation method such as an electron beam evaporation method and a hot filament evaporation method, a sputtering method, an ion plating method and a laser ablation method; various CVD methods; a screen printing method; a metal mask Examples thereof include printing methods; lift-off methods; sol-gel methods. That is, it is possible to form an anode electrode by forming a conductive material layer made of a conductive material and patterning the conductive material layer based on a lithography technique and an etching technique. Alternatively, the anode electrode can be obtained by forming a conductive material based on a PVD method or a screen printing method through a mask or screen having an anode electrode pattern. The resistor layer can also be formed by a similar method. That is, a resistor layer may be formed from a resistor material, and the resistor layer may be patterned based on a lithography technique and an etching technique, or the resistor material may be provided via a mask or screen having a resistor layer pattern. The resistor layer can be obtained by formation based on the PVD method or the screen printing method. The average thickness of the anode electrode on the substrate (or above the substrate) is 5 × 10 −8 m (50 nm) to 5 × 10 −7 m (0.5 μm), preferably 8 × 10 −8 m (80 nm) to An example is 3 × 10 −7 m (0.3 μm).

アノード電極の構成材料は、表示装置の構成によって適宜選択すればよい。即ち、表示装置が透過型(アノードパネルが表示面に相当する)であって、且つ、基板上にアノード電極と蛍光体層がこの順に積層されている場合には、基板は元より、アノード電極自身も透明である必要があり、ITO(インジウム錫酸化物)等の透明導電材料を用いる。一方、表示装置が反射型(カソードパネルが表示面に相当する)である場合、及び、透過型であっても基板上に蛍光体層とアノード電極とがこの順に積層されている場合には、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、金(Au)、銀(Ag)、チタン(Ti)、コバルト(Co)、ジルコニウム(Zr)、鉄(Fe)、白金(Pt)、亜鉛(Zn)等の金属;これらの金属元素を含む合金あるいは化合物(例えばTiN等の窒化物や、WSi2、MoSi2、TiSi2、TaSi2等のシリサイド);シリコン(Si)等の半導体;ダイヤモンド等の炭素薄膜;ITO(酸化インジウム−錫)、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。尚、抵抗体層を形成する場合、抵抗体層の抵抗値を変化させない導電材料からアノード電極を構成することが好ましく、例えば、抵抗体層をシリコンカーバイド(SiC)から構成した場合、アノード電極をモリブデン(Mo)から構成することが好ましい。 What is necessary is just to select the constituent material of an anode electrode suitably with the structure of a display apparatus. That is, when the display device is a transmissive type (the anode panel corresponds to the display surface) and the anode electrode and the phosphor layer are laminated in this order on the substrate, the substrate is not only the anode electrode. The device itself needs to be transparent, and a transparent conductive material such as ITO (indium tin oxide) is used. On the other hand, when the display device is of a reflective type (the cathode panel corresponds to the display surface) and when the phosphor layer and the anode electrode are laminated in this order on the substrate even in the transmissive type, Molybdenum (Mo), aluminum (Al), chromium (Cr), tungsten (W), niobium (Nb), tantalum (Ta), gold (Au), silver (Ag), titanium (Ti), cobalt (Co), Metals such as zirconium (Zr), iron (Fe), platinum (Pt), zinc (Zn); alloys or compounds containing these metal elements (eg, nitrides such as TiN, WSi 2 , MoSi 2 , TiSi 2 , TaSi silicides 2, etc.); a carbon film such as diamond; silicon (Si) semiconductor such as ITO (indium - tin), indium oxide, illustrates the electrically conductive metal oxides such as zinc oxide Door can be. When the resistor layer is formed, the anode electrode is preferably made of a conductive material that does not change the resistance value of the resistor layer. For example, when the resistor layer is made of silicon carbide (SiC), the anode electrode is It is preferable to comprise from molybdenum (Mo).

蛍光体層は、単色の蛍光体粒子から構成されていても、3原色の蛍光体粒子から構成されていてもよい。蛍光体層の配列様式はドット状である。具体的には、表示装置がカラー表示の場合、蛍光体層の配置、配列として、デルタ配列、ストライプ配列、ダイアゴナル配列、レクタングル配列を挙げることができる。即ち、直線状に配列された蛍光体層の1列は、全てが赤色発光単位蛍光体層で占められた列、緑色発光単位蛍光体層で占められた列、及び、青色発光単位蛍光体層で占められた列から構成されていてもよいし、赤色発光単位蛍光体層、緑色発光単位蛍光体層、及び、青色発光単位蛍光体層が順に配置された列から構成されていてもよい。ここで、単位蛍光体層とは、アノードパネル上において1つの輝点を生成する蛍光体層(蛍光体領域)であると定義する。また、1画素(1ピクセル)は、1つの赤色発光単位蛍光体層、1つの緑色発光単位蛍光体層、及び、1つの青色発光単位蛍光体層の集合から構成され、1サブピクセルは、1つの単位蛍光体層(1つの赤色発光単位蛍光体層、あるいは、1つの緑色発光単位蛍光体層、あるいは、1つの青色発光単位蛍光体層)から構成される。   The phosphor layer may be composed of single-color phosphor particles or may be composed of three primary color phosphor particles. The phosphor layer is arranged in a dot pattern. Specifically, when the display device performs color display, examples of the arrangement and arrangement of the phosphor layers include a delta arrangement, a stripe arrangement, a diagonal arrangement, and a rectangle arrangement. That is, one row of the phosphor layers arranged in a straight line includes a row in which all of the red light emitting unit phosphor layers are occupied, a row in which the green light emitting unit phosphor layer is occupied, and a blue light emitting unit phosphor layer. Or may be composed of a column in which a red light emitting unit phosphor layer, a green light emitting unit phosphor layer, and a blue light emitting unit phosphor layer are sequentially arranged. Here, the unit phosphor layer is defined as a phosphor layer (phosphor region) that generates one bright spot on the anode panel. One pixel (one pixel) is composed of a set of one red light emitting unit phosphor layer, one green light emitting unit phosphor layer, and one blue light emitting unit phosphor layer. It is composed of one unit phosphor layer (one red light emitting unit phosphor layer, one green light emitting unit phosphor layer, or one blue light emitting unit phosphor layer).

蛍光体層は、発光性結晶粒子(例えば、粒径5〜10nm程度の蛍光体粒子)から調製された発光性結晶粒子組成物を使用し、例えば、赤色の感光性の発光性結晶粒子組成物(赤色蛍光体スラリー)を全面に塗布し、露光、現像して、赤色発光蛍光体層を形成し、次いで、緑色の感光性の発光性結晶粒子組成物(緑色蛍光体スラリー)を全面に塗布し、露光、現像して、緑色発光蛍光体層を形成し、更に、青色の感光性の発光性結晶粒子組成物(青色蛍光体スラリー)を全面に塗布し、露光、現像して、青色発光蛍光体層を形成する方法にて形成することができる。あるいは又、赤色発光蛍光体スラリー、緑色発光蛍光体スラリー、青色発光蛍光体スラリーを順次塗布した後、各蛍光体スラリーを順次露光、現像して、各蛍光体層を形成してもよいし、スクリーン印刷法やインクジェット法、フロート塗布法、沈降塗布法、蛍光体フィルム転写法等により各蛍光体層を形成してもよい。基板上における蛍光体層の平均厚さは、限定するものではないが、3μm乃至20μm、好ましくは5μm乃至10μmであることが望ましい。   The phosphor layer uses a luminescent crystal particle composition prepared from luminescent crystal particles (for example, phosphor particles having a particle size of about 5 to 10 nm), for example, a red photosensitive luminescent crystal particle composition. (Red phosphor slurry) is applied to the entire surface, exposed and developed to form a red light emitting phosphor layer, and then a green photosensitive luminescent crystal particle composition (green phosphor slurry) is applied to the entire surface. Then, it is exposed to light and developed to form a green light emitting phosphor layer. Further, a blue photosensitive luminescent crystal particle composition (blue phosphor slurry) is applied to the entire surface, exposed to light and developed to emit blue light. It can be formed by a method of forming a phosphor layer. Alternatively, after sequentially applying the red light emitting phosphor slurry, the green light emitting phosphor slurry, and the blue light emitting phosphor slurry, each phosphor slurry may be sequentially exposed and developed to form each phosphor layer. Each phosphor layer may be formed by a screen printing method, an inkjet method, a float coating method, a sedimentation coating method, a phosphor film transfer method, or the like. The average thickness of the phosphor layer on the substrate is not limited, but is preferably 3 μm to 20 μm, preferably 5 μm to 10 μm.

発光性結晶粒子を構成する蛍光体材料としては、従来公知の蛍光体材料の中から適宜選択して用いることができる。カラー表示の場合、色純度がNTSCで規定される3原色に近く、3原色を混合した際の白バランスがとれ、残光時間が短く、3原色の残光時間がほぼ等しくなる蛍光体材料を組み合わせることが好ましい。赤色発光蛍光体層を構成する蛍光体材料として、(Y23:Eu)、(Y22S:Eu)、(Y3Al512:Eu)、(Y2SiO5:Eu)、(Zn3(PO42:Mn)を例示することができるが、中でも、(Y23:Eu)、(Y22S:Eu)を用いることが好ましい。また、緑色発光蛍光体層を構成する蛍光体材料として、(ZnSiO2:Mn)、(Sr4Si38Cl4:Eu)、(ZnS:Cu,Al)、(ZnS:Cu,Au,Al)、[(Zn,Cd)S:Cu,Al]、(Y3Al512:Tb)、(Y2SiO5:Tb)、[Y3(Al,Ga)512:Tb]、(ZnBaO4:Mn)、(GbBO3:Tb)、(Sr6SiO3Cl3:Eu)、(BaMgAl1423:Mn)、(ScBO3:Tb)、(Zn2SiO4:Mn)、(ZnO:Zn)、(Gd22S:Tb)、(ZnGa24:Mn)を例示することができるが、中でも、(ZnS:Cu,Al)、(ZnS:Cu,Au,Al)、[(Zn,Cd)S:Cu,Al]、(Y3Al512:Tb)、[Y3(Al,Ga)512:Tb]、(Y2SiO5:Tb)を用いることが好ましい。更には、青色発光蛍光体層を構成する蛍光体材料として、(Y2SiO5:Ce)、(CaWO4:Pb)、CaWO4、YP0.850.154、(BaMgAl1423:Eu)、(Sr227:Eu)、(Sr227:Sn)、(ZnS:Ag,Al)、(ZnS:Ag)、ZnMgO、ZnGaO4を例示することができるが、中でも、(ZnS:Ag)、(ZnS:Ag,Al)を用いることが好ましい。 The phosphor material constituting the luminescent crystal particles can be appropriately selected from conventionally known phosphor materials. In the case of color display, a phosphor material whose color purity is close to the three primary colors specified by NTSC, white balance is achieved when the three primary colors are mixed, the afterglow time is short, and the afterglow time of the three primary colors is almost equal. It is preferable to combine them. As phosphor materials constituting the red light emitting phosphor layer, (Y 2 O 3 : Eu), (Y 2 O 2 S: Eu), (Y 3 Al 5 O 12 : Eu), (Y 2 SiO 5 : Eu) ) And (Zn 3 (PO 4 ) 2 : Mn) can be exemplified, among which (Y 2 O 3 : Eu) and (Y 2 O 2 S: Eu) are preferably used. Further, as the phosphor material constituting the green light emitting phosphor layer, (ZnSiO 2 : Mn), (Sr 4 Si 3 O 8 Cl 4 : Eu), (ZnS: Cu, Al), (ZnS: Cu, Au, Al), [(Zn, Cd) S: Cu, Al], (Y 3 Al 5 O 12 : Tb), (Y 2 SiO 5 : Tb), [Y 3 (Al, Ga) 5 O 12 : Tb] , (ZnBaO 4 : Mn), (GbBO 3 : Tb), (Sr 6 SiO 3 Cl 3 : Eu), (BaMgAl 14 O 23 : Mn), (ScBO 3 : Tb), (Zn 2 SiO 4 : Mn) , (ZnO: Zn), (Gd 2 O 2 S: Tb), and (ZnGa 2 O 4 : Mn), (ZnS: Cu, Al), (ZnS: Cu, Au, Al), [(Zn, Cd ) S: Cu, Al], (Y 3 Al 5 O 12: Tb), [Y 3 (A , Ga) 5 O 12: Tb ], (Y 2 SiO 5: Tb) is preferably used. Further, as phosphor materials constituting the blue light emitting phosphor layer, (Y 2 SiO 5 : Ce), (CaWO 4 : Pb), CaWO 4 , YP 0.85 V 0.15 O 4 , (BaMgAl 14 O 23 : Eu) , (Sr 2 P 2 O 7 : Eu), (Sr 2 P 2 O 7 : Sn), (ZnS: Ag, Al), (ZnS: Ag), ZnMgO, and ZnGaO 4. , (ZnS: Ag), (ZnS: Ag, Al) are preferably used.

本発明において、蛍光体層から反跳した電子、あるいは、蛍光体層から放出された2次電子が他の蛍光体層に入射し、所謂光学的クロストーク(色濁り)が発生することを防止するために、あるいは又、蛍光体層から反跳した電子、あるいは、蛍光体層から放出された2次電子が隔壁を越えて他の蛍光体層に向かって侵入したとき、これらの電子が他の蛍光体層と衝突することを防止するために、隔壁が設けられていることが望ましい。   In the present invention, it is possible to prevent so-called optical crosstalk (color turbidity) from occurring when electrons recoiled from the phosphor layer or secondary electrons emitted from the phosphor layer enter another phosphor layer. In addition, when the electrons recoiled from the phosphor layer or the secondary electrons emitted from the phosphor layer enter the other phosphor layer beyond the barrier, In order to prevent collision with the phosphor layer, it is desirable that a partition wall be provided.

格子状の隔壁の形成方法として、スクリーン印刷法、ドライフィルム法、感光法、キャスティング法、サンドブラスト形成法を例示することができる。ここで、スクリーン印刷法とは、隔壁を形成すべき部分に対応するスクリーンの部分に開口が形成されており、スクリーン上の隔壁形成用材料をスキージを用いて開口を通過させ、基板上に隔壁形成用材料層を形成した後、係る隔壁形成用材料層を焼成する方法である。ドライフィルム法とは、基板上に感光性フィルムをラミネートし、露光及び現像によって隔壁形成予定部位の感光性フィルムを除去し、除去によって生じた開口に隔壁形成用材料を埋め込み、焼成する方法である。感光性フィルムは焼成によって燃焼、除去され、開口に埋め込まれた隔壁形成用材料が残り、隔壁となる。感光法とは、基板上に感光性を有する隔壁形成用材料層を形成し、露光及び現像によってこの隔壁形成用材料層をパターニングした後、焼成(硬化)を行う方法である。キャスティング法(型押し成形法)とは、ペースト状とした有機材料あるいは無機材料から成る隔壁形成用材料層を型(キャスト)から基板上に押し出すことで隔壁形成用材料層を形成した後、係る隔壁形成用材料層を焼成する方法である。サンドブラスト形成法とは、例えば、スクリーン印刷やメタルマスク印刷法、ロールコーター、ドクターブレード、ノズル吐出式コーター等を用いて隔壁形成用材料層を基板上に形成し、乾燥させた後、隔壁を形成すべき隔壁形成用材料層の部分をマスク層で被覆し、次いで、露出した隔壁形成用材料層の部分をサンドブラスト法によって除去する方法である。隔壁を形成した後、隔壁を研磨し、隔壁頂面の平坦化を図ってもよい。   Examples of the method for forming the lattice-shaped partition walls include a screen printing method, a dry film method, a photosensitive method, a casting method, and a sandblast forming method. Here, in the screen printing method, an opening is formed in a portion of the screen corresponding to a portion where a partition is to be formed, and the partition forming material on the screen is passed through the opening using a squeegee, and the partition is formed on the substrate. In this method, after the formation material layer is formed, the partition wall formation material layer is fired. The dry film method is a method of laminating a photosensitive film on a substrate, removing the photosensitive film at the part where the partition wall is to be formed by exposure and development, embedding the partition wall forming material in the opening generated by the removal, and baking. . The photosensitive film is burned and removed by baking, and the partition wall-forming material embedded in the openings remains to form partition walls. The photosensitive method is a method in which a barrier rib-forming material layer having photosensitivity is formed on a substrate, the barrier rib-forming material layer is patterned by exposure and development, and then fired (cured). The casting method (embossing molding method) refers to a method for forming a partition wall forming material layer by extruding a partition wall forming material layer made of a paste-like organic material or inorganic material onto a substrate from a mold (cast). In this method, the partition wall forming material layer is fired. The sand blast forming method is, for example, forming a partition wall forming material layer on a substrate using a screen printing or metal mask printing method, a roll coater, a doctor blade, a nozzle discharge type coater, etc. In this method, the part of the partition wall forming material layer to be covered is covered with a mask layer, and then the exposed part of the partition wall forming material layer is removed by sandblasting. After the partition wall is formed, the partition wall may be polished to flatten the top surface of the partition wall.

隔壁形成用材料として、例えば、感光性ポリイミド樹脂や、酸化コバルト等の金属酸化物により黒色に着色した鉛ガラス、SiO2、低融点ガラスペーストを例示することができる。隔壁の表面(頂面及び側面)には、隔壁に電子ビームが衝突して隔壁からガスが放出されることを防止するための層(例えば、SiNから成る)を形成してもよい。 Examples of the partition wall forming material include photosensitive polyimide resin, lead glass colored with a metal oxide such as cobalt oxide, SiO 2 , and a low melting point glass paste. On the surface (top surface and side surface) of the partition wall, a layer (for example, made of SiN) for preventing an electron beam from colliding with the partition wall and releasing gas from the partition wall may be formed.

格子状の隔壁における蛍光体層を取り囲む部分の平面形状(隔壁側面の射影像の内側輪郭線に相当し、一種の開口領域である)として、矩形形状、円形形状、楕円形状、長円形状、三角形形状、五角形以上の多角形形状、丸みを帯びた三角形形状、丸みを帯びた矩形形状、丸みを帯びた多角形等を例示することができる。これらの平面形状(開口領域の平面形状)が2次元マトリクス状に配列されることにより、格子状の隔壁が形成される。この2次元マトリクス状の配列は、例えば井桁様に配列されるものでもよいし、千鳥様に配列されるものでもよい。   As a planar shape of the part surrounding the phosphor layer in the lattice-shaped partition wall (corresponding to the inner contour line of the projected image of the partition wall side surface and a kind of opening region), a rectangular shape, a circular shape, an elliptical shape, an oval shape, Examples include a triangular shape, a pentagonal or higher polygonal shape, a rounded triangular shape, a rounded rectangular shape, and a rounded polygon. By arranging these planar shapes (planar shapes of the opening regions) in a two-dimensional matrix, a lattice-like partition is formed. This two-dimensional matrix-like arrangement may be arranged, for example, like a cross or like a zigzag.

蛍光体層からの光を吸収する光吸収層が、隣り合う蛍光体層の間、あるいは、隔壁と基板との間に形成されていることが、表示画像のコントラスト向上といった観点から好ましい。ここで、光吸収層は、所謂ブラックマトリックスとして機能する。光吸収層を構成する材料として、蛍光体層からの光を99%以上吸収する材料を選択することが好ましい。このような材料として、カーボン、金属薄膜(例えば、クロム、ニッケル、アルミニウム、モリブデン等、あるいは、これらの合金)、金属酸化物(例えば、酸化クロム)、金属窒化物(例えば、窒化クロム)、耐熱性有機樹脂、ガラスペースト、黒色顔料や銀等の導電性粒子を含有するガラスペースト等の材料を挙げることができ、具体的には、感光性ポリイミド樹脂、酸化クロムや、酸化クロム/クロム積層膜を例示することができる。尚、酸化クロム/クロム積層膜においては、クロム膜が基板と接する。光吸収層は、例えば、真空蒸着法やスパッタリング法とエッチング法との組合せ、真空蒸着法やスパッタリング法、スピンコーティング法とリフトオフ法との組合せに、スクリーン印刷法、リソグラフィ技術等、使用する材料に依存して適宜選択された方法にて形成することができる。   The light absorption layer that absorbs light from the phosphor layer is preferably formed between adjacent phosphor layers or between the partition wall and the substrate from the viewpoint of improving the contrast of the display image. Here, the light absorption layer functions as a so-called black matrix. As a material constituting the light absorption layer, it is preferable to select a material that absorbs 99% or more of light from the phosphor layer. Such materials include carbon, metal thin films (eg, chromium, nickel, aluminum, molybdenum, etc., or alloys thereof), metal oxides (eg, chromium oxide), metal nitrides (eg, chromium nitride), heat resistance Materials such as photosensitive organic resins, glass pastes, glass pastes containing conductive particles such as black pigments and silver, and specifically, photosensitive polyimide resins, chromium oxides, and chromium oxide / chromium laminated films Can be illustrated. In the chromium oxide / chromium laminated film, the chromium film is in contact with the substrate. For example, the light absorption layer is a combination of a vacuum vapor deposition method, a sputtering method and an etching method, a vacuum vapor deposition method, a sputtering method, a combination of a spin coating method and a lift-off method, a screen printing method, a lithography technique, etc. It can be formed by a method appropriately selected depending on the method.

カソードパネルとアノードパネルとを周縁部において接合するが、接合は接着層を用いて行ってもよいし、あるいは、ガラスやセラミックス等の絶縁剛性材料から成る枠体と接着層とを併用して行ってもよい。枠体と接着層とを併用する場合には、枠体の高さを適宜選択することにより、接着層のみを使用する場合に比べ、カソードパネルとアノードパネルとの間の対向距離をより長く設定することが可能である。尚、接着層の構成材料としては、フリットガラスが一般的であるが、融点が120〜400゜C程度の所謂低融点金属材料を用いてもよい。係る低融点金属材料としては、In(インジウム:融点157゜C);インジウム−金系の低融点合金;Sn80Ag20(融点220〜370゜C)、Sn95Cu5(融点227〜370゜C)等の錫(Sn)系高温はんだ;Pb97.5Ag2.5(融点304゜C)、Pb94.5Ag5.5(融点304〜365゜C)、Pb97.5Ag1.5Sn1.0(融点309゜C)等の鉛(Pb)系高温はんだ;Zn95Al5(融点380゜C)等の亜鉛(Zn)系高温はんだ;Sn5Pb95(融点300〜314゜C)、Sn2Pb98(融点316〜322゜C)等の錫−鉛系標準はんだ;Au88Ga12(融点381゜C)等のろう材(以上の添字は全て原子%を表す)を例示することができる。 The cathode panel and the anode panel are joined at the peripheral edge. The joining may be performed using an adhesive layer, or a frame made of an insulating rigid material such as glass or ceramics and an adhesive layer are used in combination. May be. When using a frame and an adhesive layer together, the opposing distance between the cathode panel and the anode panel is set longer than when only the adhesive layer is used by appropriately selecting the height of the frame. Is possible. As a constituent material of the adhesive layer, frit glass is generally used, but a so-called low melting point metal material having a melting point of about 120 to 400 ° C. may be used. Such low melting point metal materials include In (indium: melting point 157 ° C.); indium-gold based low melting point alloy; Sn 80 Ag 20 (melting point 220 to 370 ° C.), Sn 95 Cu 5 (melting point 227 to 370 ° C.) C) tin (Sn) type high temperature solder such as Pb 97.5 Ag 2.5 (melting point 304 ° C.), Pb 94.5 Ag 5.5 (melting point 304 to 365 ° C.), Pb 97.5 Ag 1.5 Sn 1.0 (melting point 309 ° C.), etc. Lead (Pb) high temperature solder; zinc (Zn) high temperature solder such as Zn 95 Al 5 (melting point 380 ° C.); Sn 5 Pb 95 (melting point 300 to 314 ° C.), Sn 2 Pb 98 (melting point 316 to 322) Tin-lead standard solder such as ° C); brazing material such as Au 88 Ga 12 (melting point 381 ° C) (the above subscripts all represent atomic%).

カソードパネルとアノードパネルと枠体の三者を接合する場合、三者を同時に接合してもよいし、あるいは、第1段階でカソードパネル又はアノードパネルのいずれか一方と枠体とを接合し、第2段階でカソードパネル又はアノードパネルの他方と枠体とを接合してもよい。三者同時接合や第2段階における接合を高真空雰囲気中で行えば、カソードパネルとアノードパネルによって挟まれた空間は、接合と同時に高真空となる。あるいは、三者の接合終了後、空間を排気し、真空とすることもできる。接合後に排気を行う場合、接合時の雰囲気の圧力は常圧/減圧のいずれであってもよく、また、雰囲気を構成する気体は、大気であっても、あるいは窒素ガスや周期律表0族に属するガス(例えばArガス)を含む不活性ガスであってもよい。   When joining the three of the cathode panel, the anode panel and the frame, the three may be joined at the same time, or in the first stage, either the cathode panel or the anode panel and the frame are joined, In the second stage, the other of the cathode panel or the anode panel and the frame may be joined. If the three-party simultaneous bonding or the second stage bonding is performed in a high vacuum atmosphere, the space between the cathode panel and the anode panel becomes a high vacuum simultaneously with the bonding. Alternatively, the space can be evacuated and evacuated after the three members are joined. When exhausting after joining, the pressure of the atmosphere at the time of joining may be normal pressure / depressurized, and the gas constituting the atmosphere may be air, or nitrogen gas or group 0 of the periodic table An inert gas containing a gas belonging to (for example, Ar gas) may be used.

排気を行う場合、排気は、カソードパネル及び/又はアノードパネルに予め接続されたチップ管を通じて行うことができる。チップ管は、典型的にはガラス管を用いて構成され、カソードパネル及び/又はアノードパネルの無効領域(表示装置としての実用上の機能を果たす中央部の表示領域である有効領域を額縁状に包囲する領域)に設けられた貫通部の周囲に、フリットガラス又は上述の低融点金属材料を用いて接合され、空間が所定の真空度に達した後、熱融着によって封じ切られる。尚、封じ切りを行う前に、表示装置全体を一旦加熱してから降温させると、空間に残留ガスを放出させることができ、この残留ガスを排気により空間外へ除去することができるので好適である。   When exhaust is performed, exhaust can be performed through a tip tube connected in advance to the cathode panel and / or the anode panel. The tip tube is typically configured by using a glass tube, and an ineffective area of the cathode panel and / or the anode panel (the effective area, which is a display area in the central portion that performs a practical function as a display device) is framed. Around the through portion provided in the surrounding region), frit glass or the above-described low-melting-point metal material is joined, and after the space reaches a predetermined degree of vacuum, it is sealed off by thermal fusion. In addition, if the entire display device is once heated and then cooled down before sealing, it is possible to discharge residual gas into the space, and this residual gas can be removed out of the space by exhaust. is there.

本発明の第1の態様に係る駆動方法あるいは本発明の冷陰極電界電子放出表示装置にあっては、電子放出部からアノード電極に向けて電子が放出されている状態において、アノード電極からスペーサを経由して収束電極へと流れる電流I1を収束電極側において電流検出手段によって検出するので、冷陰極電界電子放出表示装置の表示動作時(表示期間中)においてもスペーサに流れる電流を検出することができる。従って、スペーサに流れる電流を高い精度で測定することができる。加えて、ゲート電極及び/又はカソード電極と収束電極との間にリーク電流が流れる場合のリーク電流を検出することもできる。そして、以上の結果として、スペーサに流れる電流の長期間に亙る変化や、ゲート電極及び/又はカソード電極と収束電極との間にリーク電流が発生していることを知ることができ、長期信頼性に優れた冷陰極電界電子放出表示装置を提供することができるし、冷陰極電界電子放出表示装置に損傷が発生する前に、所望の対処や対策をとることが可能となる。 In the driving method according to the first aspect of the present invention or the cold cathode field emission display device of the present invention, the spacer is removed from the anode electrode in a state where electrons are emitted from the electron emission portion toward the anode electrode. Since the current I 1 flowing to the focusing electrode via the focusing electrode side is detected by the current detection means, the current flowing through the spacer can be detected even during the display operation (during the display period) of the cold cathode field emission display. Can do. Therefore, the current flowing through the spacer can be measured with high accuracy. In addition, it is possible to detect a leakage current when a leakage current flows between the gate electrode and / or the cathode electrode and the focusing electrode. As a result of the above, it is possible to know that the current flowing through the spacer changes over a long period of time, and that a leakage current is generated between the gate electrode and / or the cathode electrode and the focusing electrode. It is possible to provide an excellent cold cathode field emission display, and to take desired measures and measures before the cold cathode field emission display is damaged.

これに加えて、本発明の第2の態様に係る駆動方法にあっては、更には、アノード電極に電圧を印加しない状態で、カソード電極に印加するカソード電圧V’Cよりも高いゲート電圧V’Gをゲート電極に印加し、ゲート電極に印加するゲート電圧V’Gよりも高い収束電圧V’Fを収束電極に印加して、電子放出部から放出された電子を収束電極に衝突させることで、収束電極からガスを放出させる。収束電極から放出されたこのガス[例えば、酸素ガス(O2)、水素ガス(H2)、メタンガス(CH4)、一酸化炭素ガス(CO)、二酸化炭素ガス(CO2)といった酸化作用を有するガス]は、帯電防止膜に吸着する。その結果、後方散乱電子の一部のスペーサへの衝突に起因して帯電防止膜が還元された状態にあったとしても、帯電防止膜は再び酸化されるので、帯電防止膜の電気抵抗値を、帯電防止膜が還元される前の状態(あるいは、帯電防止膜が還元される前の状態に近い状態)に戻す(補正する)ことができる。従って、スペーサ近傍において電界に乱れが生じることがなく、スペーサ近傍に位置する1サブピクセルにおける電子ビームの軌道が変動、変化し、対向する蛍光体層における電子ビーム到達位置が変化してしまい、冷陰極電界電子放出表示装置の画質が劣化するといった問題の発生を防止することができる。尚、帯電防止膜の特性維持(保持)とは、具体的には、帯電防止膜の電気抵抗値に変動、変化が発生したとしても、帯電防止膜の電気抵抗値を、変動、変化が発生する前の状態に出来る限り戻すこと(補正すること)を意味する。 In addition to this, in the driving method according to the second aspect of the present invention, the gate voltage V higher than the cathode voltage V ′ C applied to the cathode electrode in a state where no voltage is applied to the anode electrode. ' G is applied to the gate electrode, and a convergence voltage V' F higher than the gate voltage V ' G applied to the gate electrode is applied to the convergence electrode, so that electrons emitted from the electron emission portion collide with the convergence electrode. Then, gas is released from the focusing electrode. This gas released from the focusing electrode [for example, oxygen gas (O 2 ), hydrogen gas (H 2 ), methane gas (CH 4 ), carbon monoxide gas (CO), carbon dioxide gas (CO 2 ) Gas] adsorbs to the antistatic film. As a result, even if the antistatic film is in a reduced state due to collision of some of the backscattered electrons with the spacer, the antistatic film is oxidized again, so that the electric resistance value of the antistatic film is reduced. It is possible to return (correct) the state before the antistatic film is reduced (or the state close to the state before the antistatic film is reduced). Therefore, there is no disturbance in the electric field in the vicinity of the spacer, the trajectory of the electron beam in one subpixel located in the vicinity of the spacer fluctuates and changes, the electron beam arrival position in the opposing phosphor layer changes, and the cooling is reduced. It is possible to prevent the occurrence of the problem that the image quality of the cathode field emission display is deteriorated. Note that maintaining (holding) the characteristics of the antistatic film specifically means that even if the electric resistance value of the antistatic film fluctuates or changes, the electric resistance value of the antistatic film fluctuates or changes. It means returning (correcting) as much as possible to the state before the operation.

以下、図面を参照して、実施例に基づき本発明を説明する。   Hereinafter, the present invention will be described based on examples with reference to the drawings.

実施例1は、本発明の第1の態様に係る冷陰極電界電子放出表示装置の駆動方法(以下、駆動方法と略称する)、及び、本発明の冷陰極電界電子放出表示装置(以下、表示装置と略称する)に関する。実施例1あるいは後述する実施例2の表示装置の表示動作時(表示期間中)の概念図を図1の(A)に示し、非表示動作時(非表示期間中)の概念図を図1の(B)に示す。また、実施例1あるいは後述する実施例2の表示装置における電流検出手段の回路図を図2に示し、実施例1あるいは後述する実施例2の表示装置の模式的な一部端面図を図3あるいは図4に示す。   Example 1 is a method for driving a cold cathode field emission display device according to the first aspect of the present invention (hereinafter referred to as a driving method) and a cold cathode field electron emission display device according to the present invention (hereinafter referred to as display). (Abbreviated as device). FIG. 1A shows a conceptual diagram during a display operation (during a display period) of the display device of Example 1 or Example 2 described later, and FIG. 1 shows a conceptual diagram during a non-display operation (during a non-display period). (B). FIG. 2 shows a circuit diagram of the current detection means in the display device of Example 1 or Example 2 described later, and FIG. 3 is a schematic partial end view of the display device of Example 1 or Example 2 described later. Or it shows in FIG.

実施例1あるいは後述する実施例2の表示装置は、複数の冷陰極電界電子放出素子(以下、電界放出素子と略称する)が設けられたカソードパネルCPと、蛍光体層22及びアノード電極24が設けられたアノードパネルAPとが、それらの周縁部で接合され、カソードパネルCPとアノードパネルAPとによって挟まれた空間が真空状態(圧力:例えば10-3Pa以下)となっている。そして、カソードパネルCPとアノードパネルAPとの間には、表面に帯電防止膜41が形成されたスペーサ40が、複数、配設されている。尚、カソードパネルCP及びアノードパネルAPを分解したときのカソードパネルCPとアノードパネルAPの一部分の模式的な分解斜視図は、図14に示したと同様である。 In the display device of Example 1 or Example 2 described later, a cathode panel CP provided with a plurality of cold cathode field emission devices (hereinafter abbreviated as field emission devices), a phosphor layer 22 and an anode electrode 24 are provided. The provided anode panel AP is joined at the peripheral edge thereof, and the space between the cathode panel CP and the anode panel AP is in a vacuum state (pressure: for example, 10 −3 Pa or less). Between the cathode panel CP and the anode panel AP, a plurality of spacers 40 having antistatic films 41 formed on the surface are disposed. A schematic exploded perspective view of a part of the cathode panel CP and the anode panel AP when the cathode panel CP and the anode panel AP are disassembled is the same as that shown in FIG.

そして、カソードパネルCPは、図3あるいは図4に示すように、
(A)支持体10、
(B)支持体10上に形成され、第1の方向に延びる帯状の複数のカソード電極11、
(C)カソード電極11及び支持体10上に形成された第1絶縁層12、
(D)第1絶縁層12上に形成され、第1の方向とは異なる第2の方向に延びる帯状の複数のゲート電極13、
(E)ゲート電極13及び第1絶縁層12上に形成された第2絶縁層16、
(F)第2絶縁層16上に形成された収束電極17、
(G)第2絶縁層16に形成された第1開口部14A、ゲート電極13に形成され、第1開口部14Aと連通した第2開口部14B、及び、第1絶縁層12に形成され、第2開口部14Bに連通した第3開口部14C、並びに、
(H)第3開口部14Cの底部に露出したカソード電極11上に形成された電子放出部15,15A、
を具備する。
And as shown in FIG. 3 or FIG.
(A) Support 10,
(B) a plurality of strip-like cathode electrodes 11 formed on the support 10 and extending in the first direction;
(C) the first insulating layer 12 formed on the cathode electrode 11 and the support 10;
(D) a plurality of strip-shaped gate electrodes 13 formed on the first insulating layer 12 and extending in a second direction different from the first direction;
(E) a second insulating layer 16 formed on the gate electrode 13 and the first insulating layer 12,
(F) a focusing electrode 17 formed on the second insulating layer 16;
(G) formed in the first opening 14A formed in the second insulating layer 16, the second opening 14B formed in the gate electrode 13 and communicated with the first opening 14A, and the first insulating layer 12, A third opening 14C communicating with the second opening 14B, and
(H) Electron emission portions 15, 15A formed on the cathode electrode 11 exposed at the bottom of the third opening 14C,
It comprises.

尚、1つの冷陰極電界電子放出素子(以下、電界放出素子と略称する)は、
(b)支持体10上に形成され、第1の方向に延びる帯状のカソード電極11、
(c)支持体10及びカソード電極11上に形成された第1絶縁層12、
(d)第1絶縁層12上に形成され、第1の方向とは異なる第2の方向に延びるゲート電極13、
(e)ゲート電極13及び第1絶縁層12上に形成された第2絶縁層16、
(f)第2絶縁層16上に形成された収束電極17、
(g)第2絶縁層16に形成された第1開口部14A、ゲート電極13に形成され、第1開口部14Aと連通した第2開口部14B、及び、第1絶縁層12に形成され、第2開口部14Bに連通した第3開口部14C、並びに、
(h)第3開口部14Cの底部に露出したカソード電極11上に形成された電子放出部15,15A、
から成る。
One cold cathode field emission device (hereinafter abbreviated as field emission device)
(B) a strip-shaped cathode electrode 11 formed on the support 10 and extending in the first direction;
(C) a first insulating layer 12 formed on the support 10 and the cathode electrode 11;
(D) a gate electrode 13 formed on the first insulating layer 12 and extending in a second direction different from the first direction;
(E) a second insulating layer 16 formed on the gate electrode 13 and the first insulating layer 12;
(F) a focusing electrode 17 formed on the second insulating layer 16;
(G) formed in the first opening 14A formed in the second insulating layer 16, the second opening 14B formed in the gate electrode 13 and communicating with the first opening 14A, and the first insulating layer 12, A third opening 14C communicating with the second opening 14B, and
(H) Electron emission portions 15, 15A formed on the cathode electrode 11 exposed at the bottom of the third opening 14C;
Consists of.

ここで、図3に示した表示装置にあっては、電子放出部15は円錐形であり、この電子放出部15によって、スピント型電界放出素子が構成されている。一方、図4に示した表示装置にあっては、電子放出部15Aによって、扁平型電界放出素子が構成されており、電子放出部15Aは、例えば、マトリックスに一部が埋め込まれた多数のカーボン・ナノチューブから構成されている。電子放出部15,15Aにあっては、カソード電極11及びゲート電極13への電圧の印加によって電子放出が制御される。   Here, in the display device shown in FIG. 3, the electron emission portion 15 has a conical shape, and the electron emission portion 15 constitutes a Spindt-type field emission device. On the other hand, in the display device shown in FIG. 4, a flat field emission device is configured by the electron emission portion 15A. The electron emission portion 15A includes, for example, a large number of carbons partially embedded in a matrix.・ It consists of nanotubes. In the electron emission portions 15 and 15 </ b> A, electron emission is controlled by applying a voltage to the cathode electrode 11 and the gate electrode 13.

カソードパネルCPにおいて、カソード電極11は、第1方向(図3あるいは図4にX方向にて示す)に延びる帯状であり、ゲート電極13は、第1方向とは異なる第2方向(図3あるいは図4にY方向にて示す)に延びる帯状である。一般に、カソード電極11とゲート電極13とは、これらの両電極11,13の射影像が互いに直交する方向に各々帯状に形成されている。帯状のカソード電極11と帯状のゲート電極13とが重複する重複領域が、電子放出領域EAであり、1サブピクセルに相当する。そして、係る電子放出領域EAが、カソードパネルCPの有効領域内に、通常、2次元マトリクス状に配列されている。1サブピクセルに相当する電子放出領域EAには、1又は複数の電界放出素子が設けられている。   In the cathode panel CP, the cathode electrode 11 has a strip shape extending in the first direction (shown by the X direction in FIG. 3 or FIG. 4), and the gate electrode 13 has a second direction (FIG. 3 or FIG. 3) different from the first direction. This is a strip shape extending in the Y direction in FIG. In general, the cathode electrode 11 and the gate electrode 13 are each formed in a strip shape in a direction in which the projected images of the electrodes 11 and 13 are orthogonal to each other. An overlapping region where the strip-shaped cathode electrode 11 and the strip-shaped gate electrode 13 overlap is an electron emission region EA, which corresponds to one subpixel. The electron emission areas EA are usually arranged in a two-dimensional matrix within the effective area of the cathode panel CP. One or a plurality of field emission elements are provided in the electron emission area EA corresponding to one subpixel.

また、収束電極17は、第2絶縁層16上に、第2絶縁層16の全面を覆うように形成されており、即ち、収束電極17は、有効領域の全体を覆う薄い1枚のシート状の構造を有し、電界放出素子全体に共通の収束効果を及ぼす構造となっている。   Further, the focusing electrode 17 is formed on the second insulating layer 16 so as to cover the entire surface of the second insulating layer 16, that is, the focusing electrode 17 is formed as a thin sheet that covers the entire effective region. This structure has a converging effect common to the entire field emission device.

一方、アノードパネルAPは、基板20、並びに、この基板20上に形成された蛍光体層22(カラー表示の場合、赤色発光蛍光体層22R、緑色発光蛍光体層22G、青色発光蛍光体層22B)、及び、蛍光体層22を覆うアノード電極24から構成されている。即ち、アノードパネルAPは、より具体的には、基板20、基板20上に形成された隔壁21と隔壁21との間の基板20上に形成され、多数の蛍光体粒子から成る蛍光体層22(赤色発光蛍光体層22R、緑色発光蛍光体層22G、青色発光蛍光体層22B)、及び、蛍光体層22上に形成されたアノード電極24を備えている。アノード電極24は、有効領域を覆う薄い1枚のシート状であり、アノード電極制御回路35に接続されている。アノード電極24は、厚さ約70nmのアルミニウム(Al)から成り、隔壁21及び蛍光体層22を覆う状態で設けられている。蛍光体層22と蛍光体層22との間であって、隔壁21と基板20との間には、表示画像の色濁り、光学的クロストークの発生を防止するために、光吸収層(ブラックマトリックス)23が形成されている。   On the other hand, the anode panel AP includes a substrate 20 and a phosphor layer 22 formed on the substrate 20 (in the case of color display, a red light-emitting phosphor layer 22R, a green light-emitting phosphor layer 22G, and a blue light-emitting phosphor layer 22B). ) And an anode electrode 24 covering the phosphor layer 22. That is, the anode panel AP is more specifically formed on the substrate 20 and the substrate 20 between the partition walls 21 formed on the substrate 20 and the phosphor layer 22 made of a large number of phosphor particles. (A red light emitting phosphor layer 22R, a green light emitting phosphor layer 22G, a blue light emitting phosphor layer 22B), and an anode electrode 24 formed on the phosphor layer 22. The anode electrode 24 is in the form of a thin sheet that covers the effective area, and is connected to the anode electrode control circuit 35. The anode electrode 24 is made of aluminum (Al) having a thickness of about 70 nm, and is provided so as to cover the partition wall 21 and the phosphor layer 22. Between the phosphor layer 22 and the phosphor layer 22, and between the partition wall 21 and the substrate 20, a light absorption layer (black) is used to prevent the occurrence of color turbidity and optical crosstalk in the display image. Matrix) 23 is formed.

アノード電極24は、蛍光体層22からの発光を反射させる反射膜としての機能の他、蛍光体層22から反跳した電子、あるいは、蛍光体層22から放出された2次電子(以下、これらの電子を総称して、後方散乱電子と呼ぶ)を反射させる反射膜としての機能、蛍光体層22の帯電防止といった機能を有する。また、隔壁21は、後方散乱電子が他の蛍光体層22に衝突し、所謂光学的クロストーク(色濁り)が発生することを防止する機能を有する。   The anode electrode 24 functions as a reflection film that reflects the light emitted from the phosphor layer 22, and rebounds from the phosphor layer 22 or secondary electrons emitted from the phosphor layer 22 (hereinafter referred to as these The electrons are collectively referred to as backscattered electrons) and have a function of preventing the phosphor layer 22 from being charged. The barrier rib 21 has a function of preventing so-called optical crosstalk (color turbidity) from occurring due to backscattered electrons colliding with another phosphor layer 22.

隔壁21とスペーサ40と蛍光体層22の配置状態の一例を模式的に図5〜図10に示す。尚、図3あるいは図4に示すアノードパネルAPの模式的な一部端面図における蛍光体層等の配列を、図6あるいは図8に示す構成としている。また、図5〜図10においてはアノード電極の図示を省略している。隔壁21の平面形状としては、格子形状(井桁形状)、即ち、1サブピクセルに相当する、例えば平面形状が略矩形の蛍光体層22の四方を取り囲む形状(図5、図6、図7、図8参照)、あるいは、略矩形の(あるいは帯状の)蛍光体層22の対向する二辺と平行に延びる帯状形状を挙げることができる(図9及び図10参照)。尚、図9に示す蛍光体層22にあっては、蛍光体層22R,22G,22Bを、図9の上下方向に延びる帯状とすることもできる。隔壁21の一部は、スペーサ40を保持するためのスペーサ保持部25としても機能する。   An example of the arrangement | positioning state of the partition 21, the spacer 40, and the fluorescent substance layer 22 is typically shown in FIGS. The arrangement of the phosphor layers and the like in the schematic partial end view of the anode panel AP shown in FIG. 3 or FIG. 4 is configured as shown in FIG. 6 or FIG. Also, the anode electrode is not shown in FIGS. The planar shape of the partition wall 21 is a lattice shape (cross-beam shape), that is, a shape corresponding to one subpixel, for example, a shape surrounding the four sides of the phosphor layer 22 having a substantially rectangular planar shape (FIGS. 5, 6, 7, and 7). 8), or a belt-like shape extending in parallel with two opposing sides of the substantially rectangular (or belt-like) phosphor layer 22 (see FIGS. 9 and 10). In the phosphor layer 22 shown in FIG. 9, the phosphor layers 22R, 22G, and 22B can be formed in a strip shape extending in the vertical direction of FIG. A part of the partition wall 21 also functions as a spacer holding part 25 for holding the spacer 40.

1サブピクセルは、カソードパネル側の電子放出領域EAと、これらの電界放出素子の一群に対面したアノードパネル側の蛍光体層22とによって構成されている。有効領域には、係る画素が、例えば数十万〜数百万個ものオーダーにて配列されている。尚、カラー表示の表示装置においては、1画素(1ピクセル)は、赤色発光サブピクセル、緑色発光サブピクセル、及び、青色発光サブピクセルの組から構成されている。   One subpixel is composed of an electron emission area EA on the cathode panel side and a phosphor layer 22 on the anode panel side facing a group of these field emission elements. In the effective area, such pixels are arranged on the order of hundreds of thousands to millions, for example. In a display device for color display, one pixel (one pixel) is composed of a set of a red light emitting subpixel, a green light emitting subpixel, and a blue light emitting subpixel.

カソードパネルCPとアノードパネルAPとの間には、アルミナ(Al23,純度99.8重量%)から成るスペーサ40が配置されている。そして、スペーサ40の表面(側面の全て)には、膜厚2nm乃至10nmの金属酸化物、具体的には、クロム酸化物、より具体的には、CrOxから成る帯電防止膜41がスパッタリング法にて形成されている。スペーサ40の長さは100mm、高さは3mm、厚さは50μmである。そして、スペーサ40の上端部はアノード電極24と接し、スペーサ40の下端部は収束電極17と接している。具体的には、スペーサ40の頂面及び底面には、接触電極(図示せず)が設けられており、スペーサ40の頂面に設けられた接触電極はアノード電極24と接触し、スペーサ40の底面に設けられた接触電極は収束電極17と接触し、これによって、スペーサ40を所定の電位に保持することができる。 A spacer 40 made of alumina (Al 2 O 3 , purity 99.8% by weight) is disposed between the cathode panel CP and the anode panel AP. An antistatic film 41 made of a metal oxide having a film thickness of 2 nm to 10 nm, specifically chromium oxide, more specifically CrO x is formed on the surface (all side surfaces) of the spacer 40 by sputtering. It is formed by. The spacer 40 has a length of 100 mm, a height of 3 mm, and a thickness of 50 μm. The upper end portion of the spacer 40 is in contact with the anode electrode 24, and the lower end portion of the spacer 40 is in contact with the focusing electrode 17. Specifically, contact electrodes (not shown) are provided on the top and bottom surfaces of the spacer 40, and the contact electrodes provided on the top surface of the spacer 40 are in contact with the anode electrode 24. The contact electrode provided on the bottom surface comes into contact with the converging electrode 17, whereby the spacer 40 can be held at a predetermined potential.

実施例1あるいは後述する実施例2の表示装置において、カソード電極11はカソード電極制御回路31に接続され、ゲート電極13はゲート電極制御回路32に接続され、収束電極17は収束電極制御回路33に接続され、アノード電極24はアノード電極制御回路35に接続されている。更には、電子放出部15,15Aからアノード電極24に向けて電子が放出されている状態において[即ち、表示装置の表示動作時(表示期間中)]、アノード電極24からスペーサ40を経由して収束電極17へと流れる電流I1を収束電極側において検出する電流検出手段34が、収束電極制御回路33に設けられている。これらの制御回路、電流検出手段は周知の回路から構成すればよい。 In the display device of Example 1 or Example 2 described later, the cathode electrode 11 is connected to the cathode electrode control circuit 31, the gate electrode 13 is connected to the gate electrode control circuit 32, and the convergence electrode 17 is connected to the convergence electrode control circuit 33. The anode electrode 24 is connected to the anode electrode control circuit 35. Furthermore, in a state where electrons are emitted from the electron emission portions 15 and 15A toward the anode electrode 24 [that is, during the display operation of the display device (during the display period)], the anode electrode 24 passes through the spacer 40. The convergence electrode control circuit 33 is provided with current detection means 34 for detecting the current I 1 flowing to the convergence electrode 17 on the convergence electrode side. These control circuits and current detection means may be constituted by known circuits.

電流検出手段34は、例えば、抵抗素子Rと、比較器50と、比較値発生手段51とから構成されている。電流検出手段34は、更に、例えば、ラッチ回路52と、タイマー回路53と、オフ時間設定手段54と、NAND回路55と、アイソレーション回路56と、オン/オフドライバー57から構成されている構造とすることができる。比較器50の一方の入力端子部には、電流I1,I2が流れることによって抵抗素子Rの両端において発生した電圧が入力され、他方の入力端子部には、比較値(参照電圧)発生手段51から出力された比較値(参照電圧)が入力される。そして、比較器50の出力はラッチ回路52に入力される。ラッチ回路52の出力は、NAND回路55及びタイマー回路53に入力される。タイマー回路53は、オフ時間設定手段54によって制御され、アノード電極制御回路35とアノード電極24との間の電気的な接続を遮断する際の所定の時間が決定される。タイマー回路53の出力は、NAND回路55に入力される。NAND回路55の出力はオン/オフドライバー57に入力され、NAND回路55からの出力によって、オン/オフドライバー57が制御され、オン/オフドライバー57によってスイッチング回路36のオン/オフ動作が制御される。尚、NAND回路55とオン/オフドライバー57との間にはアイソレーション回路56が設けられており、その上流(抵抗素子R側)に配置された各種の回路(高圧が加わり得る回路)と、下流に配置された各種の回路(低圧が加わる回路)とを電気的に分離する。 The current detection unit 34 includes, for example, a resistance element R, a comparator 50, and a comparison value generation unit 51. The current detection unit 34 further includes, for example, a latch circuit 52, a timer circuit 53, an off time setting unit 54, a NAND circuit 55, an isolation circuit 56, and an on / off driver 57. can do. The voltage generated at both ends of the resistance element R due to the currents I 1 and I 2 flowing is input to one input terminal portion of the comparator 50, and a comparison value (reference voltage) is generated to the other input terminal portion. The comparison value (reference voltage) output from the means 51 is input. The output of the comparator 50 is input to the latch circuit 52. The output of the latch circuit 52 is input to the NAND circuit 55 and the timer circuit 53. The timer circuit 53 is controlled by the off-time setting means 54 and determines a predetermined time when the electrical connection between the anode electrode control circuit 35 and the anode electrode 24 is cut off. The output of the timer circuit 53 is input to the NAND circuit 55. The output of the NAND circuit 55 is input to an on / off driver 57. The on / off driver 57 is controlled by the output from the NAND circuit 55, and the on / off operation of the switching circuit 36 is controlled by the on / off driver 57. . An isolation circuit 56 is provided between the NAND circuit 55 and the on / off driver 57, and various circuits (circuits to which a high voltage can be applied) arranged upstream (resistor element R side); Various circuits (circuits to which a low voltage is applied) arranged downstream are electrically separated.

電流検出手段34を構成する抵抗素子Rに電流I1,I2が流れることによって、抵抗素子Rの両端に電圧が生じる。電流I1,I2が電流閾値(規定値)を超えた場合、即ち、これらの電圧の値が、比較値発生手段51における比較値(参照電圧)よりも高くなると、比較器50から信号「H」がラッチ回路52に出力され、ラッチ回路52の出力「H」がNAND回路55に入力される。更に、ラッチ回路52の出力「H」がタイマー回路53に入力され、タイマー回路53が動作し、タイマー回路53から信号「H」が出力される。その結果、NAND回路55からの出力は「L」となり、オン/オフドライバー57によって、スイッチング回路36はオフ状態となる。以上によって、例えば、アノード電極制御回路35からアノード電極24へのアノード電圧VAの供給を停止させることができる。尚、比較値発生手段51における比較値(参照電圧)は、表示装置の表示動作時(表示期間中)と、表示装置の非表示動作時(非表示期間中)とで、異ならせればよい。 When the currents I 1 and I 2 flow through the resistance element R constituting the current detection means 34, a voltage is generated across the resistance element R. When the currents I 1 and I 2 exceed the current threshold value (specified value), that is, when the value of these voltages becomes higher than the comparison value (reference voltage) in the comparison value generating means 51, the signal “ H ”is output to the latch circuit 52, and the output“ H ”of the latch circuit 52 is input to the NAND circuit 55. Further, the output “H” of the latch circuit 52 is input to the timer circuit 53, the timer circuit 53 operates, and the signal “H” is output from the timer circuit 53. As a result, the output from the NAND circuit 55 becomes “L” and the switching circuit 36 is turned off by the on / off driver 57. As described above, for example, the supply of the anode voltage V A from the anode electrode control circuit 35 to the anode electrode 24 can be stopped. The comparison value (reference voltage) in the comparison value generation means 51 may be different between the display operation of the display device (during the display period) and the non-display operation of the display device (during the non-display period).

アノード電極制御回路35の出力電圧であってアノード電極24に印加されるアノード電圧VAは、一定であり、例えば、5キロボルト〜15キロボルトとすることができ、アノード電圧VAは、実動作を行っている状態[表示動作時(表示期間中)及び非表示動作時(非表示期間中)]において、常時、アノード電極24に印加される。一方、表示装置の表示動作時(表示期間中)、カソード電極11に印加するカソード電圧VC及びゲート電極13に印加するゲート電圧VGに関しては、実施例1あるいは実施例2にあっては、カソード電極11に印加するカソード電圧VCを変化させ(例えば、0ボルトから10ボルト)、ゲート電極13に印加するゲート電圧VGを一定(例えば、40ボルト)とする方式とする。但し、この方式に限定するものではない。 The anode voltage V A applied to the anode electrode 24 an output voltage of the anode electrode control circuit 35 is constant, for example, can be 5 kV to 15 kV, the anode voltage V A is the actual operation In the current state [during display operation (during display period) and non-display operation (during non-display period)], the voltage is always applied to the anode electrode 24. On the other hand, during the display operation of the display device (during the display period), the cathode voltage V C applied to the cathode electrode 11 and the gate voltage V G applied to the gate electrode 13 are as in Example 1 or Example 2. The cathode voltage V C applied to the cathode electrode 11 is changed (for example, 0 to 10 volts), and the gate voltage V G applied to the gate electrode 13 is made constant (for example, 40 volts). However, the present invention is not limited to this method.

即ち、表示装置の表示動作時(表示期間中)、カソード電極11には相対的に負電圧であるカソード電圧VCがカソード電極制御回路31から印加され、ゲート電極13には相対的に正電圧であるゲート電圧VGがゲート電極制御回路32から印加され、収束電極17には収束電極制御回路33から相対的に負電圧である収束電圧VF(例えば、0ボルト)が印加され、アノード電極24にはゲート電極13よりも更に高い正電圧であるアノード電圧VAがアノード電極制御回路35から印加される。係る表示装置において表示を行う場合、例えば、カソード電極11にカソード電極制御回路31からビデオ信号を入力し、ゲート電極13にゲート電極制御回路32から走査信号を入力する。カソード電極11とゲート電極13との間に電圧を印加した際に生ずる電界により、量子トンネル効果に基づき電子放出部15,15Aから電子が放出され、この電子がアノード電極24に引き付けられ、アノード電極24を通過して蛍光体層22に衝突する。その結果、蛍光体層22が励起されて発光し、所望の画像を得ることができる。つまり、この表示装置の動作は、基本的に、ゲート電極13に印加されるゲート電圧VG、及びカソード電極11に印加されるカソード電圧VCによって制御される。 That is, during the display operation of the display device (during the display period), a cathode voltage V C that is a relatively negative voltage is applied from the cathode electrode control circuit 31 to the cathode electrode 11, and a relatively positive voltage is applied to the gate electrode 13. gate voltage V G is applied from the gate electrode control circuit 32 is, the convergence voltage V F (e.g., 0 volts) is a relatively negative voltage from the convergence electrode control circuit 33 to the focusing electrode 17 is applied, the anode electrode An anode voltage V A, which is a positive voltage higher than that of the gate electrode 13, is applied to the anode 24 from the anode electrode control circuit 35. When performing display in such a display device, for example, a video signal is input from the cathode electrode control circuit 31 to the cathode electrode 11, and a scanning signal is input from the gate electrode control circuit 32 to the gate electrode 13. Electrons are emitted from the electron emission portions 15 and 15A based on the quantum tunnel effect due to an electric field generated when a voltage is applied between the cathode electrode 11 and the gate electrode 13, and the electrons are attracted to the anode electrode 24. It passes through 24 and collides with the phosphor layer 22. As a result, the phosphor layer 22 is excited to emit light, and a desired image can be obtained. That is, the operation of this display device is basically controlled by the gate voltage V G applied to the gate electrode 13 and the cathode voltage V C applied to the cathode electrode 11.

そして、実施例1あるいは後述する実施例2にあっては、電子放出部15,15Aからアノード電極24に向けて電子が放出されている状態において、即ち、表示装置の表示動作時(表示期間中)、より具体的には、ゲート電極13にゲート電圧VGが印加され、しかも、カソード電極11にカソード電圧VCが印加されている状態において、アノード電極24からスペーサ40を経由して収束電極17へと電流I1が流れるが、より具体的には、アノード電極24からスペーサ40の表面に形成された帯電防止膜41を経由して収束電極17へと電流I1が流れる。そして、この電流I1を収束電極側において検出する。より具体的には、この電流I1を電流検出手段34によって検出する。尚、ゲート電極13と収束電極17との間に第2絶縁層16を介してリーク電流IRが発生した場合、あるいは又、カソード電極11と収束電極17との間に第1絶縁層12及び第2絶縁層16を介してリーク電流IRが発生した場合、電流I1には、このリーク電流IRが含まれる。即ち、帯電防止膜41を流れる電流をスペーサ電流ISとした場合、より正確には、I1=IS+IR である。 In Example 1 or Example 2 to be described later, electrons are emitted from the electron emitters 15 and 15A toward the anode electrode 24, that is, during the display operation of the display device (during the display period). More specifically, in a state where the gate voltage V G is applied to the gate electrode 13 and the cathode voltage V C is applied to the cathode electrode 11, the focusing electrode is passed from the anode electrode 24 via the spacer 40. to 17 current I 1 flows, but more specifically, a current I 1 flows from the anode electrode 24 to the focusing electrode 17 via the anti-charge film 41 formed on the surface of the spacer 40. Then, this current I 1 is detected on the focusing electrode side. More specifically, the current I 1 is detected by the current detection means 34. The first insulating layer 12 and between the second case the leakage current I R through the insulating layer 16 occurs Alternatively, the cathode electrode 11 and the focus electrode 17, between the gate electrode 13 and the focus electrode 17 When the leak current I R is generated through the second insulating layer 16, the current I 1 includes this leak current I R. That is, when the current flowing through the antistatic film 41 is the spacer current I S , more precisely, I 1 = I S + I R.

実施例1あるいは後述する実施例2にあっては、更に、電子放出部15,15Aからアノード電極24に向けて電子が放出されていない状態において、即ち、表示装置の非表示動作時(非表示期間中)、より具体的には、ゲート電極13にゲート電圧VGが印加されておらず、しかも、カソード電極11にカソード電圧VCが印加されていない状態において、アノード電極24からスペーサ40(より具体的には、帯電防止膜41)を経由して収束電極17へと流れる電流I2を収束電極側において検出する。より具体的には、この電流I2を電流検出手段34によって検出する。尚、電子放出部15,15Aからアノード電極24に向けて電子が放出されている状態においてゲート電極13と収束電極17との間に第2絶縁層16を介してリーク電流IRが発生している場合、あるいは、カソード電極11と収束電極17との間に第1絶縁層12及び第2絶縁層16を介してリーク電流IRが発生している場合であっても、電子放出部15,15Aからアノード電極24に向けて電子が放出されていない状態においては、ゲート電極13及びカソード電極11には電圧が何ら印加されていないので、リーク電流は流れない。従って、電流I2は、スペーサ電流ISそれ自体の値である。 In Example 1 or Example 2 to be described later, further, in a state where electrons are not emitted from the electron emission portions 15 and 15A toward the anode electrode 24, that is, during a non-display operation of the display device (non-display) More specifically, in the state where the gate voltage V G is not applied to the gate electrode 13 and the cathode voltage V C is not applied to the cathode electrode 11, the spacers 40 ( More specifically, the current I 2 flowing to the convergence electrode 17 via the antistatic film 41) is detected on the convergence electrode side. More specifically, the current I 2 is detected by the current detection means 34. Note that a leakage current I R is generated between the gate electrode 13 and the focusing electrode 17 through the second insulating layer 16 in a state where electrons are emitted from the electron emission portions 15 and 15A toward the anode electrode 24. Even when the leakage current I R is generated between the cathode electrode 11 and the focusing electrode 17 via the first insulating layer 12 and the second insulating layer 16, In the state where electrons are not emitted from 15A toward the anode electrode 24, no voltage is applied to the gate electrode 13 and the cathode electrode 11, so that no leakage current flows. Therefore, the current I 2 is the value of the spacer current I S itself.

従って、電流I1の値と電流I2の値の差(I1−I2)は、リーク電流IRの値を指す。 Therefore, the difference (I 1 −I 2 ) between the value of the current I 1 and the value of the current I 2 indicates the value of the leakage current I R.

実施例1にあっては、電流I1の値に基づき、即ち、電流I1の値が或る電流閾値Ith-1を越えたならば、アノード電極24へのアノード電圧VAの印加を制御する。具体的には、アノード電極24へのアノード電圧VAの印加を中止し(具体的には、例えば、スイッチング回路36はオフ状態とする)、あるいは又、アノード電極24と収束電極17との間に電流が流れ易い状態となったのでアノード電極へ印加するアノード電圧VAを低下させる。 In the first embodiment, based on the value of the current I 1 , that is, when the value of the current I 1 exceeds a certain current threshold value I th−1 , the application of the anode voltage V A to the anode electrode 24 is performed. Control. Specifically, application of the anode voltage V A to the anode electrode 24 is stopped (specifically, for example, the switching circuit 36 is turned off), or between the anode electrode 24 and the convergence electrode 17. Therefore, the anode voltage V A applied to the anode electrode is lowered.

また、実施例1にあっては、電流I1の値と電流I2の値の差に基づき、即ち、電流(I1−I2)の値が或る電流閾値Ith-2を越えたならば、カソード電極11への電圧印加状態を制御する。より具体的には、例えば、表示動作時(表示期間中)と、表示装置の非表示動作時(非表示期間中)カソード電極11に印加する電圧を増加させ、カソード電極11とゲート電極13との間の電位差を小さくする。 In the first embodiment, based on the difference between the value of the current I 1 and the value of the current I 2 , that is, the value of the current (I 1 −I 2 ) exceeds a certain current threshold I th−2 . Then, the voltage application state to the cathode electrode 11 is controlled. More specifically, for example, the voltage applied to the cathode electrode 11 is increased during the display operation (during the display period) and during the non-display operation of the display device (during the non-display period). Reduce the potential difference between.

以下、支持体等の模式的な一部端面図である図11の(A)、(B)、図12の(A)、(B)を参照して、実施例1あるいは後述する実施例2の表示装置の組立方法を説明する。   Hereinafter, with reference to FIGS. 11A and 11B and FIGS. 12A and 12B which are schematic partial end views of the support and the like, Example 1 or Example 2 described later will be described. A method for assembling the display device will be described.

先ず、例えば、スピント型電界放出素子を製造する。このスピント型電界放出素子は、基本的には、円錐形の電子放出部15を金属材料の垂直蒸着により形成する方法によって得ることができる。即ち、ゲート電極13に設けられた第2開口部14Bに対して蒸着粒子は垂直に入射するが、第2開口部14Bの開口端付近に形成されるオーバーハング状の堆積物による遮蔽効果を利用して、第3開口部14Cの底部に到達する蒸着粒子の量を漸減させ、円錐形の堆積物である電子放出部15を自己整合的に形成する。ここでは、不要なオーバーハング状の堆積物の除去を容易とするために、収束電極17、ゲート電極13及び第1絶縁層12上に剥離層18を予め形成しておく方法について説明する。尚、電界放出素子の製造方法を説明するための図面においては、便宜上、1つの電界放出素子のみを図示した。   First, for example, a Spindt-type field emission device is manufactured. This Spindt-type field emission device can be basically obtained by a method of forming the conical electron emission portion 15 by vertical vapor deposition of a metal material. That is, the vapor deposition particles are perpendicularly incident on the second opening 14B provided in the gate electrode 13, but use the shielding effect by the overhanging deposit formed near the opening end of the second opening 14B. Then, the amount of vapor deposition particles reaching the bottom of the third opening 14C is gradually reduced, and the electron emission portion 15 that is a conical deposit is formed in a self-aligning manner. Here, a method for forming the separation layer 18 in advance on the convergence electrode 17, the gate electrode 13, and the first insulating layer 12 in order to facilitate removal of unnecessary overhanging deposits will be described. In the drawings for explaining the manufacturing method of the field emission device, only one field emission device is shown for convenience.

[工程−100]
具体的には、先ず、例えばガラス基板から成る支持体10の上に、例えばポリシリコンから成るカソード電極用導電材料層をプラズマCVD法にて成膜した後、リソグラフィ技術及びドライエッチング技術に基づきカソード電極用導電材料層をパターニングして、帯状のカソード電極11を形成する。その後、全面にSiO2から成る第1絶縁層12をCVD法にて形成する。
[Step-100]
Specifically, first, a cathode electrode conductive material layer made of, for example, polysilicon is formed on the support 10 made of, for example, a glass substrate by a plasma CVD method, and then the cathode is formed based on the lithography technique and the dry etching technique. The conductive material layer for electrodes is patterned to form a strip-like cathode electrode 11. Thereafter, a first insulating layer 12 made of SiO 2 is formed on the entire surface by a CVD method.

[工程−110]
次に、第1絶縁層12上に、ゲート電極用導電材料層(例えば、クロム層)をスパッタリング法にて成膜し、次いで、ゲート電極用導電材料層をリソグラフィ技術及びドライエッチング技術にてパターニングすることによって、クロム(Cr)から成り、帯状のゲート電極13を得ることができる。帯状のカソード電極11は、図面の紙面左右方向に延び、帯状のゲート電極13は、図面の紙面垂直方向に延びている。
[Step-110]
Next, a gate electrode conductive material layer (for example, a chromium layer) is formed on the first insulating layer 12 by a sputtering method, and then the gate electrode conductive material layer is patterned by a lithography technique and a dry etching technique. By doing so, a strip-like gate electrode 13 made of chromium (Cr) can be obtained. The strip-shaped cathode electrode 11 extends in the left-right direction in the drawing, and the strip-shaped gate electrode 13 extends in the direction perpendicular to the drawing.

ゲート電極13を、真空蒸着法等のPVD法、CVD法、電気メッキ法や無電解メッキ法といったメッキ法、スクリーン印刷法、レーザアブレーション法、ゾル−ゲル法、リフトオフ法等の公知の薄膜形成と、必要に応じてエッチング技術との組合せによって形成してもよい。スクリーン印刷法やメッキ法によれば、直接、例えば帯状のゲート電極を形成することが可能である。   The gate electrode 13 is formed by a well-known thin film formation method such as a PVD method such as a vacuum deposition method, a CVD method, a plating method such as an electroplating method or an electroless plating method, a screen printing method, a laser ablation method, a sol-gel method, a lift-off method. If necessary, it may be formed by a combination with an etching technique. According to the screen printing method or the plating method, for example, a strip-shaped gate electrode can be directly formed.

[工程−120]
その後、ゲート電極13及び第1絶縁層12の上に、更に、ポリイミド樹脂から成る第2絶縁層16を設け、第2絶縁層16上に収束電極17を設ける。具体的には、例えば、感光性ポリイミド樹脂を全面に形成し、係る感光性ポリイミド樹脂を露光、現像、焼成することで、第1開口部14Aが設けられた第2絶縁層16を得ることができる。その後、支持体10を回転させながら、斜め真空蒸着法によって、第2絶縁層16上に、アルミニウム(Al)から成る収束電極17を形成する。収束電極17は、第1開口部14Aの上部側面まで延在する。次に、レジスト層を設け、エッチングによってゲート電極13に第2開口部14Bを形成し、更に、第1絶縁層12に第3開口部14Cを形成し、第3開口部14Cの底部にカソード電極11を露出させた後、レジスト層を除去する。こうして、図11の(A)に示す構造を得ることができる。
[Step-120]
Thereafter, a second insulating layer 16 made of polyimide resin is further provided on the gate electrode 13 and the first insulating layer 12, and a focusing electrode 17 is provided on the second insulating layer 16. Specifically, for example, the second insulating layer 16 provided with the first opening 14A can be obtained by forming a photosensitive polyimide resin on the entire surface and exposing, developing, and baking the photosensitive polyimide resin. it can. Thereafter, a focusing electrode 17 made of aluminum (Al) is formed on the second insulating layer 16 by an oblique vacuum deposition method while rotating the support 10. The focusing electrode 17 extends to the upper side surface of the first opening 14A. Next, a resist layer is provided, a second opening 14B is formed in the gate electrode 13 by etching, a third opening 14C is formed in the first insulating layer 12, and a cathode electrode is formed at the bottom of the third opening 14C. After exposing 11, the resist layer is removed. Thus, the structure shown in FIG. 11A can be obtained.

[工程−130]
次に、支持体10を回転させながらゲート電極13上を含む第1絶縁層12上、及び、収束電極17上にニッケル(Ni)を斜め真空蒸着することにより、剥離層18を形成する(図11の(B)参照)。このとき、支持体10の法線に対する蒸着粒子の入射角を十分に大きく選択することにより(例えば、入射角65度〜85度)、第3開口部14Cの底部にニッケルを殆ど堆積させることなく、収束電極17、ゲート電極13及び第1絶縁層12の上に剥離層18を形成することができる。剥離層18は、第2開口部14Bの開口端から庇状に張り出しており、これによって第2開口部14Bが実質的に縮径される。
[Step-130]
Next, while rotating the support 10, nickel (Ni) is obliquely vacuum-deposited on the first insulating layer 12 including the gate electrode 13 and the focusing electrode 17, thereby forming the release layer 18 (see FIG. 11 (B)). At this time, by selecting a sufficiently large incident angle of the vapor deposition particles with respect to the normal of the support 10 (for example, an incident angle of 65 to 85 degrees), nickel is hardly deposited on the bottom of the third opening 14C. A release layer 18 can be formed on the focusing electrode 17, the gate electrode 13, and the first insulating layer 12. The release layer 18 protrudes in a bowl shape from the opening end of the second opening 14B, whereby the diameter of the second opening 14B is substantially reduced.

[工程−140]
次に、全面に例えば導電材料としてモリブデン(Mo)を垂直蒸着する(入射角3度〜10度)。このとき、図12の(A)に示すように、剥離層18上でオーバーハング形状を有する導電材料層19が成長するに伴い、第2開口部14Bの実質的な直径が次第に縮小されるので、第3開口部14Cの底部において堆積に寄与する蒸着粒子は、次第に第2開口部14Bの中央付近を通過するものに限られるようになる。その結果、第3開口部14Cの底部には円錐形の堆積物が形成され、この円錐形の堆積物が電子放出部15となる。
[Step-140]
Next, for example, molybdenum (Mo) is vertically deposited as an electrically conductive material on the entire surface (incident angle: 3 to 10 degrees). At this time, as shown in FIG. 12A, as the conductive material layer 19 having an overhang shape grows on the release layer 18, the substantial diameter of the second opening 14B is gradually reduced. The vapor deposition particles that contribute to the deposition at the bottom of the third opening 14C are gradually limited to those that pass near the center of the second opening 14B. As a result, a conical deposit is formed at the bottom of the third opening 14 </ b> C, and this conical deposit becomes the electron emission portion 15.

[工程−150]
その後、リフトオフ法にて剥離層18を収束電極17、ゲート電極13及び第1絶縁層12の表面から剥離し、収束電極17、ゲート電極13及び第1絶縁層12の上方の導電材料層19を選択的に除去する。こうして、図12の(B)に示す構造を有するスピント型電界放出素子を得ることができる。次いで、第1絶縁層12に設けられた第3開口部14Cの側壁面を等方的なエッチングによって後退させることが、ゲート電極13の開口端部を露出させるといった観点から、好ましい。尚、等方的なエッチングは、ケミカルドライエッチングのようにラジカルを主エッチング種として利用するドライエッチング、あるいはエッチング液を利用するウェットエッチングにより行うことができる。エッチング液としては、例えば49%フッ酸水溶液と純水の1:100(容積比)混合液を用いることができる。
[Step-150]
Thereafter, the peeling layer 18 is peeled off from the surfaces of the focusing electrode 17, the gate electrode 13 and the first insulating layer 12 by a lift-off method, and the conductive material layer 19 above the focusing electrode 17, the gate electrode 13 and the first insulating layer 12 is removed. Selectively remove. Thus, a Spindt field emission device having the structure shown in FIG. 12B can be obtained. Next, it is preferable that the side wall surface of the third opening 14 </ b> C provided in the first insulating layer 12 is retracted by isotropic etching from the viewpoint of exposing the opening end of the gate electrode 13. The isotropic etching can be performed by dry etching using radicals as a main etching species, such as chemical dry etching, or wet etching using an etchant. As the etchant, for example, a 1: 100 (volume ratio) mixed solution of 49% hydrofluoric acid aqueous solution and pure water can be used.

このようにして、電界放出素子が支持体10に複数、形成されて成るカソードパネルCPを得ることができる。一方、周知の方法に基づき、蛍光体層22、アノード電極24等が基板20に形成されて成るアノードパネルAPとを準備する。   In this manner, a cathode panel CP in which a plurality of field emission devices are formed on the support 10 can be obtained. On the other hand, an anode panel AP in which the phosphor layer 22, the anode electrode 24 and the like are formed on the substrate 20 is prepared based on a known method.

[工程−160]
そして、表示装置の組み立てを行う。具体的には、アノードパネルAPの有効領域に設けられたスペーサ保持部25にスペーサ40を取り付け、蛍光体層22と電子放出領域EAとが対向するようにアノードパネルAPとカソードパネルCPとを配置し、アノードパネルAPとカソードパネルCP(より具体的には、基板20と支持体10)とを、セラミックスやガラスから作製された枠体26を介して、周縁部において接合する。接合に際しては、枠体26とアノードパネルAPとの接合部位、及び、枠体26とカソードパネルCPとの接合部位にフリットガラスを塗布し、アノードパネルAPとカソードパネルCPと枠体26とを貼り合わせ、予備焼成にてフリットガラスを乾燥した後、約450゜Cで10〜30分の本焼成を行う。その後、アノードパネルAPとカソードパネルCPと枠体26とフリットガラス(図示せず)とによって囲まれた空間を貫通孔(図示せず)及びチップ管(図示せず)を通じて排気し、空間の圧力が10-5Pa程度に達した時点で、チップ管を加熱溶融により封じ切る。このようにして、アノードパネルAPとカソードパネルCPと枠体26とに囲まれた空間を真空にすることができる。
[Step-160]
Then, the display device is assembled. Specifically, the spacer 40 is attached to the spacer holding part 25 provided in the effective area of the anode panel AP, and the anode panel AP and the cathode panel CP are arranged so that the phosphor layer 22 and the electron emission area EA face each other. Then, the anode panel AP and the cathode panel CP (more specifically, the substrate 20 and the support body 10) are joined together at the peripheral edge via a frame body 26 made of ceramics or glass. At the time of joining, frit glass is applied to the joining portion between the frame body 26 and the anode panel AP and the joining portion between the frame body 26 and the cathode panel CP, and the anode panel AP, the cathode panel CP, and the frame body 26 are pasted. In addition, the frit glass is dried by preliminary baking, and then main baking is performed at about 450 ° C. for 10 to 30 minutes. Thereafter, the space surrounded by the anode panel AP, the cathode panel CP, the frame body 26, and the frit glass (not shown) is exhausted through a through hole (not shown) and a tip tube (not shown), and the pressure of the space When the pressure reaches about 10 −5 Pa, the tip tube is sealed by heating and melting. In this way, the space surrounded by the anode panel AP, the cathode panel CP, and the frame 26 can be evacuated.

あるいは又、例えば、枠体とアノードパネルAPとカソードパネルCPとの貼り合わせを高真空雰囲気中で行ってもよい。あるいは又、表示装置の構造に依っては、枠体無しで、接着層のみによってアノードパネルAPとカソードパネルCPとを貼り合わせてもよい。その後、必要な外部回路との配線接続を行い、実施例1あるいは後述する実施例2の表示装置を完成させる。   Alternatively, for example, the frame, the anode panel AP, and the cathode panel CP may be bonded together in a high vacuum atmosphere. Alternatively, depending on the structure of the display device, the anode panel AP and the cathode panel CP may be bonded together by using only an adhesive layer without a frame. Thereafter, wiring connection with necessary external circuits is performed, and the display device of Example 1 or Example 2 described later is completed.

実施例2は、本発明の第2の態様に係る駆動方法に関する。実施例2の表示装置の構成、構造は、実施例1において説明した表示装置の構成、構造と同様とすることができるので、詳細な説明は省略する。   Example 2 relates to a driving method according to a second aspect of the present invention. Since the configuration and structure of the display device according to the second embodiment can be the same as the configuration and structure of the display device described in the first embodiment, detailed description thereof is omitted.

実施例2の駆動方法にあっては、実施例1の駆動方法と同様にして、電子放出部15,15Aからアノード電極24に向けて電子が放出されている状態において、アノード電極24からスペーサ40(より具体的には、帯電防止膜41)を経由して収束電極17へと流れる電流I1を収束電極側において検出する。より具体的には、電流検出手段34によって電流I1を検出する。 In the driving method according to the second embodiment, in the same manner as the driving method according to the first embodiment, the electrons are emitted from the electron emission portions 15 and 15A toward the anode electrode 24. More specifically, the current I 1 flowing to the convergence electrode 17 via the antistatic film 41 is detected on the convergence electrode side. More specifically, the current I 1 is detected by the current detection means 34.

そして、電流I1の値に基づき、即ち、電流I1の値が或る電流閾値I’th-1を越えたならば、表示装置の実動作を中止し、即ち、表示動作及び非表示動作を中止し、アノード電極24にアノード電圧VAを印加しない状態で、カソード電極11に印加するカソード電圧V’Cよりも高いゲート電圧V’Gをゲート電極13に印加し、ゲート電極13に印加するゲート電圧V’Gよりも高い収束電圧V’Fを収束電極17に印加して、電子放出部15,15Aから放出された電子を収束電極17に衝突させ、収束電極17から放出されたガスを帯電防止膜41に吸着させる。カソード電極11に印加するカソード電圧V’C、ゲート電極13に印加するゲート電圧V’G、収束電極17に印加する収束電圧V’Fの関係の一例を以下の表2に例示する。 Then, based on the value of the current I 1, i.e., if the value of the current I 1 exceeds a certain current threshold I 'th-1, it stops the actual operation of the display device, i.e., the display operation and the non-display operation In the state where the anode voltage V A is not applied to the anode electrode 24, a gate voltage V ′ G higher than the cathode voltage V ′ C applied to the cathode electrode 11 is applied to the gate electrode 13 and applied to the gate electrode 13. A convergence voltage V ′ F higher than the gate voltage V ′ G to be applied is applied to the convergence electrode 17 to cause the electrons emitted from the electron emission portions 15 and 15A to collide with the convergence electrode 17 and to be emitted from the convergence electrode 17. Is adsorbed to the antistatic film 41. Table 2 below illustrates an example of the relationship among the cathode voltage V ′ C applied to the cathode electrode 11, the gate voltage V ′ G applied to the gate electrode 13, and the convergence voltage V ′ F applied to the convergence electrode 17.

[表2]
カソード電極に印加したカソード電圧V’C=0ボルト
ゲート電極に印加したゲート電圧V’G =30〜35ボルト
収束電極に印加した収束電圧V’F =40〜70ボルト
アノード電極に印加したアノード電圧V’A=0キロボルト
[Table 2]
Cathode voltage applied to cathode electrode V ′ C = 0 volt Gate voltage applied to gate electrode V ′ G = 30 to 35 volt convergent voltage applied to converged electrode V ′ F = 40 to 70 volt Anode voltage applied to anode electrode V ' A = 0 kilovolt

このような各電極11,13,17への電圧の印加によって、電子放出部15,15Aから電子が放出され、この電子は収束電極17に衝突する。この電子の収束電極17への衝突によって、収束電極17から酸化作用を有するガス[例えば、酸素ガス(O2)、水素ガス(H2)、メタンガス(CH4)、一酸化炭素ガス(CO)、二酸化炭素ガス(CO2)]が放出され、放出されたガスが帯電防止膜41に吸着する。そして、蛍光体層22からの後方散乱電子の一部のスペーサ40(より具体的には、帯電防止膜41)への衝突に起因して帯電防止膜41が還元された状態にあったとしても、帯電防止膜41は再びこのガスによって酸化されるので、帯電防止膜41の電気抵抗値を、帯電防止膜41が還元される前の状態(あるいは、帯電防止膜41が還元される前の状態に近い状態)に戻す(補正する)ことができる。従って、スペーサ40の近傍において電界に乱れが生じることがなく、スペーサ40の近傍に位置する1サブピクセルにおける電子ビームの軌道が変動、変化し、対向する蛍光体層22における電子ビーム到達位置が変化してしまい、表示装置の画質が劣化するといった問題の発生を防止することができる。 By applying a voltage to each of the electrodes 11, 13, 17, electrons are emitted from the electron emission portions 15, 15 A, and the electrons collide with the convergence electrode 17. Due to the collision of the electrons with the focusing electrode 17, a gas having an oxidizing action [for example, oxygen gas (O 2 ), hydrogen gas (H 2 ), methane gas (CH 4 ), carbon monoxide gas (CO) from the focusing electrode 17. , Carbon dioxide gas (CO 2 )] is released, and the released gas is adsorbed to the antistatic film 41. Even if the antistatic film 41 is in a reduced state due to the collision of some of the backscattered electrons from the phosphor layer 22 with the spacer 40 (more specifically, the antistatic film 41). Since the antistatic film 41 is oxidized again by this gas, the electric resistance value of the antistatic film 41 is changed to a state before the antistatic film 41 is reduced (or a state before the antistatic film 41 is reduced). Can be restored (corrected). Therefore, the electric field is not disturbed in the vicinity of the spacer 40, the trajectory of the electron beam in one subpixel located in the vicinity of the spacer 40 varies and changes, and the electron beam arrival position in the opposing phosphor layer 22 changes. Therefore, it is possible to prevent the occurrence of a problem that the image quality of the display device deteriorates.

以上、本発明を、好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例にて説明した冷陰極電界電子放出表示装置、カソードパネルやアノードパネル、冷陰極電界電子放出素子の構成、構造は例示であり、適宜変更することができるし、アノードパネルやカソードパネル、冷陰極電界電子放出表示装置や冷陰極電界電子放出素子の製造方法も例示であり、適宜変更することができる。更には、アノードパネルやカソードパネルの製造において使用した各種材料も例示であり、適宜変更することができる。冷陰極電界電子放出表示装置においては、専らカラー表示を例にとり説明したが、単色表示とすることもできる。   As mentioned above, although this invention was demonstrated based on the preferable Example, this invention is not limited to these Examples. The configurations and structures of the cold cathode field emission display, cathode panel and anode panel, and cold cathode field emission device described in the embodiments are examples, and can be changed as appropriate. The manufacturing method of the cathode field emission display device and the cold cathode field emission device is also an example, and can be appropriately changed. Furthermore, various materials used in the manufacture of the anode panel and the cathode panel are also examples, and can be changed as appropriate. In the cold cathode field emission display, the color display has been described as an example, but a single color display may be used.

実施例においては、収束電極17を、有効領域の全体を覆う薄い1枚のシート状の構造としたが、代替的に、例えば、収束電極17を、電気的に相互に独立した複数の収束電極ユニットの集合体から構成し、各収束電極ユニットに1つのスペーサが配設されている構成とすることもでき、これによって、例えば、どのスペーサを流れるスペーサ電流が増加したかを調べることができる。   In the embodiment, the converging electrode 17 has a thin sheet-like structure covering the entire effective area. Alternatively, for example, the converging electrode 17 includes a plurality of converging electrodes that are electrically independent from each other. It is also possible to adopt a configuration in which each unit is composed of a group of units and one spacer is disposed in each focusing electrode unit, whereby, for example, it is possible to examine which spacer current has increased through which spacer.

電界放出素子においては、専ら1つの第3開口部に1つの電子放出部が対応する形態を説明したが、電界放出素子の構造に依っては、1つの第3開口部に複数の電子放出部が対応した形態、あるいは、複数の第3開口部に1つの電子放出部が対応する形態とすることもできる。あるいは又、ゲート電極に複数の第2開口部を設け、第1絶縁層に係る複数の第2開口部に連通した第3開口部を設け、1又は複数の電子放出部を設ける形態とすることもできる。   In the field emission device, the configuration in which one electron emission portion corresponds to one third opening has been described. However, depending on the structure of the field emission device, a plurality of electron emission portions may be provided in one third opening. Or a configuration in which one electron emission portion corresponds to a plurality of third openings. Alternatively, a plurality of second openings are provided in the gate electrode, a third opening connected to the plurality of second openings in the first insulating layer is provided, and one or a plurality of electron emission portions are provided. You can also.

収束電極は、実施例1にて説明した方法にて形成するだけでなく、例えば、厚さ数十μmの42%Ni−Feアロイから成る金属板の両面に、例えばSiO2から成る絶縁膜を形成した後、各画素に対応した領域にパンチングやエッチングすることによって第1開口部を形成することで収束電極を作製することもできる。そして、カソードパネル、金属板、アノードパネルを積み重ね、両パネルの外周部に枠体を配置し、加熱処理を施すことによって、金属板の一方の面に形成された絶縁膜と第1絶縁層12とを接着させ、金属板の他方の面に形成された絶縁膜とアノードパネルAPとを接着し、これらの部材を一体化させ、その後、真空封入することで、冷陰極電界電子放出表示装置を完成させることもできる。 The focusing electrode is not only formed by the method described in the first embodiment, but, for example, an insulating film made of, for example, SiO 2 is formed on both surfaces of a metal plate made of 42% Ni—Fe alloy having a thickness of several tens of μm. After the formation, the converging electrode can be manufactured by forming the first opening by punching or etching the region corresponding to each pixel. Then, by stacking the cathode panel, the metal plate, and the anode panel, arranging the frame on the outer periphery of both panels, and performing heat treatment, the insulating film and the first insulating layer 12 formed on one surface of the metal plate. Are bonded to each other, the insulating film formed on the other surface of the metal plate and the anode panel AP are bonded, these members are integrated, and then vacuum-encapsulated, whereby the cold cathode field emission display device is obtained. It can also be completed.

図1の(A)及び(B)は、実施例1あるいは実施例2の冷陰極電界電子放出表示装置の表示動作時(表示期間中)及び非表示動作時(非表示期間中)における電流の流れ等を概念的に示す図である。1A and 1B show currents during the display operation (during the display period) and the non-display operation (during the non-display period) of the cold cathode field emission display of Example 1 or Example 2. FIG. It is a figure which shows a flow etc. notionally. 図2は、電流検出手段の回路図である。FIG. 2 is a circuit diagram of the current detection means. 図3は、スピント型冷陰極電界電子放出素子を有する実施例1あるいは実施例2の冷陰極電界電子放出表示装置の概念的な一部端面図である。FIG. 3 is a conceptual partial end view of the cold cathode field emission display device of Example 1 or Example 2 having a Spindt type cold cathode field emission device. 図4は、扁平型冷陰極電界電子放出素子を有する実施例1あるいは実施例2の冷陰極電界電子放出表示装置の概念的な一部端面図である。FIG. 4 is a conceptual partial end view of the cold cathode field emission display device of Example 1 or Example 2 having a flat type cold cathode field emission device. 図5は、冷陰極電界電子放出表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体層の配置を模式的に示す配置図である。FIG. 5 is a layout diagram schematically showing the layout of the barrier ribs, spacers, and phosphor layers in the anode panel constituting the cold cathode field emission display. 図6は、冷陰極電界電子放出表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体層の配置を模式的に示す配置図である。FIG. 6 is an arrangement diagram schematically showing the arrangement of the barrier ribs, spacers and phosphor layers in the anode panel constituting the cold cathode field emission display. 図7は、冷陰極電界電子放出表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体層の配置を模式的に示す配置図である。FIG. 7 is a layout diagram schematically showing the layout of the barrier ribs, spacers, and phosphor layers in the anode panel constituting the cold cathode field emission display. 図8は、冷陰極電界電子放出表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体層の配置を模式的に示す配置図である。FIG. 8 is a layout diagram schematically showing the layout of the barrier ribs, spacers, and phosphor layers in the anode panel constituting the cold cathode field emission display. 図9は、冷陰極電界電子放出表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体層の配置を模式的に示す配置図である。FIG. 9 is a layout diagram schematically showing the layout of barrier ribs, spacers, and phosphor layers in an anode panel constituting a cold cathode field emission display. 図10は、冷陰極電界電子放出表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体層の配置を模式的に示す配置図である。FIG. 10 is a layout diagram schematically showing the layout of barrier ribs, spacers and phosphor layers in an anode panel constituting a cold cathode field emission display. 図11の(A)及び(B)は、スピント型冷陰極電界電子放出素子の製造方法を説明するための支持体等の模式的な一部端面図である。FIGS. 11A and 11B are schematic partial end views of a support and the like for explaining a method for manufacturing a Spindt-type cold cathode field emission device. 図12の(A)、(B)及び(C)は、図11の(B)に引き続き、スピント型冷陰極電界電子放出素子の製造方法を説明するための支持体等の模式的な一部端面図である。FIGS. 12A, 12B, and 12C are schematic partial views of a support and the like for explaining a method of manufacturing a Spindt-type cold cathode field emission device following FIG. 11B. It is an end view. 図13は、スピント型冷陰極電界電子放出素子を有する従来の冷陰極電界電子放出表示装置の概念的な一部端面図である。FIG. 13 is a conceptual partial end view of a conventional cold cathode field emission display having a Spindt-type cold cathode field emission device. 図14は、冷陰極電界電子放出表示装置を構成するカソードパネル及びアノードパネルを分解したときのカソードパネルとアノードパネルの一部分の模式的な分解斜視図である。FIG. 14 is a schematic exploded perspective view of a part of the cathode panel and the anode panel when the cathode panel and the anode panel constituting the cold cathode field emission display device are disassembled. 図15は、扁平型冷陰極電界電子放出素子を有する従来の冷陰極電界電子放出表示装置の概念的な一部端面図である。FIG. 15 is a conceptual partial end view of a conventional cold cathode field emission display having a flat type cold cathode field emission device. 図16は、スペーサの近傍における電子ビームの軌道を模式的に示す図である。FIG. 16 is a diagram schematically showing the trajectory of the electron beam in the vicinity of the spacer. 図17は、スペーサの近傍における電子ビームの軌道を模式的に示す図である。FIG. 17 is a diagram schematically showing the trajectory of the electron beam in the vicinity of the spacer.

符号の説明Explanation of symbols

AP・・・アノードパネル、CP・・・カソードパネル、EA・・・電子放出領域、10・・・支持体、11・・・カソード電極、12・・・第1絶縁層、13・・・ゲート電極、14A・・・第1開口部、14B・・・第2開口部、14C・・・第3開口部、15,15A・・・電子放出部、16・・・第2絶縁層、17・・・収束電極、18・・・剥離層、19・・・導電材料層、20・・・基板、21・・・隔壁、22,22R,22G,22B・・・蛍光体層、23・・・光吸収層(ブラックマトリックス)、24・・・アノード電極、25・・・スペーサ保持部、26・・・枠体、31・・・カソード電極制御回路、32・・・ゲート電極制御回路、33・・・収束電極制御回路、34・・・電流検出手段、35・・・アノード電極制御回路、36・・・スイッチング回路、40・・・スペーサ、41・・・帯電防止膜、R・・・抵抗素子、50・・・比較器、51・・・比較値発生手段、52・・・ラッチ回路、53・・・タイマー回路、54・・・オフ時間設定手段、55・・・NAND回路、56・・・アイソレーション回路、57・・・オン/オフドライバー
AP ... anode panel, CP ... cathode panel, EA ... electron emission region, 10 ... support, 11 ... cathode electrode, 12 ... first insulating layer, 13 ... gate Electrode, 14A ... 1st opening, 14B ... 2nd opening, 14C ... 3rd opening, 15, 15A ... Electron emission part, 16 ... 2nd insulating layer, 17 * ..Converging electrode, 18 ... peeling layer, 19 ... conductive material layer, 20 ... substrate, 21 ... partition, 22, 22R, 22G, 22B ... phosphor layer, 23 ... Light absorption layer (black matrix), 24 ... anode electrode, 25 ... spacer holding part, 26 ... frame, 31 ... cathode electrode control circuit, 32 ... gate electrode control circuit, 33 ..Converging electrode control circuit 34 ... Current detection means 35 ... Anode power Control circuit 36 ... Switching circuit 40 ... Spacer 41 ... Antistatic film R ... Resistance element 50 ... Comparator 51 ... Comparison value generating means 52 ... -Latch circuit, 53 ... Timer circuit, 54 ... Off time setting means, 55 ... NAND circuit, 56 ... Isolation circuit, 57 ... On / off driver

Claims (7)

カソードパネルと、蛍光体層及びアノード電極が設けられたアノードパネルとが、それらの周縁部で接合され、
カソードパネルとアノードパネルとによって挟まれた空間が真空状態となっており、
カソードパネルとアノードパネルとの間には、表面に帯電防止膜が形成された複数のスペーサが配設されており、
カソードパネルは、
(A)支持体、
(B)支持体上に形成され、第1の方向に延びる帯状の複数のカソード電極、
(C)カソード電極及び支持体上に形成された第1絶縁層、
(D)第1絶縁層上に形成され、第1の方向とは異なる第2の方向に延びる帯状の複数のゲート電極、
(E)ゲート電極及び第1絶縁層上に形成された第2絶縁層、
(F)第2絶縁層上に形成された収束電極、
(G)第2絶縁層に形成された第1開口部、ゲート電極に形成され、第1開口部と連通した第2開口部、及び、第1絶縁層に形成され、第2開口部に連通した第3開口部、並びに、
(H)第3開口部の底部に露出したカソード電極上に形成された電子放出部、
を具備し、
スペーサの上端部はアノード電極と接し、スペーサの下端部は収束電極と接する構造を有する冷陰極電界電子放出表示装置の駆動方法であって、
電子放出部からアノード電極に向けて電子が放出されている状態において、アノード電極からスペーサを経由して収束電極へと流れる電流I1を収束電極側において検出することを特徴とする冷陰極電界電子放出表示装置の駆動方法。
A cathode panel and an anode panel provided with a phosphor layer and an anode electrode are joined at their peripheral portions,
The space between the cathode panel and the anode panel is in a vacuum state,
Between the cathode panel and the anode panel, a plurality of spacers having an antistatic film formed on the surface are disposed,
The cathode panel
(A) a support,
(B) a plurality of strip-shaped cathode electrodes formed on the support and extending in the first direction;
(C) a first insulating layer formed on the cathode electrode and the support;
(D) a plurality of strip-shaped gate electrodes formed on the first insulating layer and extending in a second direction different from the first direction;
(E) a second insulating layer formed on the gate electrode and the first insulating layer;
(F) a focusing electrode formed on the second insulating layer;
(G) A first opening formed in the second insulating layer, a second opening formed in the gate electrode and communicated with the first opening, and formed in the first insulating layer and communicated with the second opening. The third opening, and
(H) an electron emission portion formed on the cathode electrode exposed at the bottom of the third opening,
Comprising
The upper end of the spacer is in contact with the anode electrode, and the lower end of the spacer is a driving method of a cold cathode field emission display device having a structure in contact with the focusing electrode,
Cold cathode field electron, wherein current I 1 flowing from the anode electrode to the focusing electrode via the spacer is detected on the focusing electrode side in a state where electrons are emitted from the electron emitting portion toward the anode electrode Driving method of emission display device.
電流I1の値に基づき、アノード電極への電圧印加状態を制御することを特徴とする請求項1に記載の冷陰極電界電子放出表示装置の駆動方法。 Based on the value of the current I 1, the driving method of a cold cathode field emission display according to claim 1, characterized in that for controlling the voltage application state to the anode electrode. 電子放出部からアノード電極に向けて電子が放出されていない状態において、アノード電極からスペーサを経由して収束電極へと流れる電流I2を収束電極側において検出することを特徴とする請求項1に記載の冷陰極電界電子放出表示装置の駆動方法。 2. The current I 2 flowing from the anode electrode through the spacer to the focusing electrode in a state where electrons are not emitted from the electron emitting portion toward the anode electrode is detected on the focusing electrode side. A driving method of the cold cathode field emission display according to claim. 電流I1の値と電流I2の値の差に基づき、カソード電極及び/又はゲート電極への電圧印加状態を制御することを特徴とする請求項3に記載の冷陰極電界電子放出表示装置の駆動方法。 Based on the difference between the values and the current I 2 of the current I 1, in claim 3, characterized in that for controlling the voltage application state to the cathode electrode and / or gate electrodes of the cold cathode field emission display according Driving method. カソードパネルと、蛍光体層及びアノード電極が設けられたアノードパネルとが、それらの周縁部で接合され、
カソードパネルとアノードパネルとによって挟まれた空間が真空状態となっており、
カソードパネルとアノードパネルとの間には、表面に帯電防止膜が形成された複数のスペーサが配設されており、
カソードパネルは、
(A)支持体、
(B)支持体上に形成され、第1の方向に延びる帯状の複数のカソード電極、
(C)カソード電極及び支持体上に形成された第1絶縁層、
(D)第1絶縁層上に形成され、第1の方向とは異なる第2の方向に延びる帯状の複数のゲート電極、
(E)ゲート電極及び第1絶縁層上に形成された第2絶縁層、
(F)第2絶縁層上に形成された収束電極、
(G)第2絶縁層に形成された第1開口部、ゲート電極に形成され、第1開口部と連通した第2開口部、及び、第1絶縁層に形成され、第2開口部に連通した第3開口部、並びに、
(H)第3開口部の底部に露出したカソード電極上に形成された電子放出部、
を具備し、
スペーサの上端部はアノード電極と接し、スペーサの下端部は収束電極と接する構造を有する冷陰極電界電子放出表示装置の駆動方法であって、
電子放出部からアノード電極に向けて電子が放出されている状態において、アノード電極からスペーサを経由して収束電極へと流れる電流I1を収束電極側において検出し、
電流I1の値に基づき、アノード電極に電圧を印加しない状態で、カソード電極に印加する電圧よりも高い電圧をゲート電極に印加し、ゲート電極に印加する電圧よりも高い電圧を収束電極に印加して、電子放出部から放出された電子を収束電極に衝突させ、収束電極から放出されたガスを帯電防止膜に吸着させることを特徴とする冷陰極電界電子放出表示装置の駆動方法。
A cathode panel and an anode panel provided with a phosphor layer and an anode electrode are joined at their peripheral portions,
The space between the cathode panel and the anode panel is in a vacuum state,
Between the cathode panel and the anode panel, a plurality of spacers having an antistatic film formed on the surface are disposed,
The cathode panel
(A) a support,
(B) a plurality of strip-shaped cathode electrodes formed on the support and extending in the first direction;
(C) a first insulating layer formed on the cathode electrode and the support;
(D) a plurality of strip-shaped gate electrodes formed on the first insulating layer and extending in a second direction different from the first direction;
(E) a second insulating layer formed on the gate electrode and the first insulating layer;
(F) a focusing electrode formed on the second insulating layer;
(G) A first opening formed in the second insulating layer, a second opening formed in the gate electrode and communicated with the first opening, and formed in the first insulating layer and communicated with the second opening. The third opening, and
(H) an electron emission portion formed on the cathode electrode exposed at the bottom of the third opening,
Comprising
The upper end of the spacer is in contact with the anode electrode, and the lower end of the spacer is a driving method of a cold cathode field emission display device having a structure in contact with the focusing electrode,
In a state where electrons are emitted from the electron emission portion toward the anode electrode, a current I 1 flowing from the anode electrode to the convergence electrode via the spacer is detected on the convergence electrode side,
Based on the value of current I 1 , a voltage higher than the voltage applied to the cathode electrode is applied to the gate electrode without applying a voltage to the anode electrode, and a voltage higher than the voltage applied to the gate electrode is applied to the convergence electrode Then, a method for driving a cold cathode field emission display device, wherein electrons emitted from the electron emission portion collide with a focusing electrode, and gas released from the focusing electrode is adsorbed to an antistatic film.
カソードパネルと、蛍光体層及びアノード電極が設けられたアノードパネルとが、それらの周縁部で接合され、
カソードパネルとアノードパネルとによって挟まれた空間が真空状態となっており、
カソードパネルとアノードパネルとの間には、表面に帯電防止膜が形成された複数のスペーサが配設されており、
カソードパネルは、
(A)支持体、
(B)支持体上に形成され、第1の方向に延びる帯状の複数のカソード電極、
(C)カソード電極及び支持体上に形成された第1絶縁層、
(D)第1絶縁層上に形成され、第1の方向とは異なる第2の方向に延びる帯状の複数のゲート電極、
(E)ゲート電極及び第1絶縁層上に形成された第2絶縁層、
(F)第2絶縁層上に形成された収束電極、
(G)第2絶縁層に形成された第1開口部、ゲート電極に形成され、第1開口部と連通した第2開口部、及び、第1絶縁層に形成され、第2開口部に連通した第3開口部、並びに、
(H)第3開口部の底部に露出したカソード電極上に形成された電子放出部、
を具備し、
スペーサの上端部はアノード電極と接し、スペーサの下端部は収束電極と接する構造を有する冷陰極電界電子放出表示装置であって、
電子放出部からアノード電極に向けて電子が放出されている状態において、アノード電極からスペーサを経由して収束電極へと流れる電流I1を収束電極側において検出する電流検出手段を有することを特徴とする冷陰極電界電子放出表示装置。
A cathode panel and an anode panel provided with a phosphor layer and an anode electrode are joined at their peripheral portions,
The space between the cathode panel and the anode panel is in a vacuum state,
Between the cathode panel and the anode panel, a plurality of spacers having an antistatic film formed on the surface are disposed,
The cathode panel
(A) a support,
(B) a plurality of strip-shaped cathode electrodes formed on the support and extending in the first direction;
(C) a first insulating layer formed on the cathode electrode and the support;
(D) a plurality of strip-shaped gate electrodes formed on the first insulating layer and extending in a second direction different from the first direction;
(E) a second insulating layer formed on the gate electrode and the first insulating layer;
(F) a focusing electrode formed on the second insulating layer;
(G) A first opening formed in the second insulating layer, a second opening formed in the gate electrode and communicated with the first opening, and formed in the first insulating layer and communicated with the second opening. The third opening, and
(H) an electron emission portion formed on the cathode electrode exposed at the bottom of the third opening,
Comprising
A cold cathode field emission display having a structure in which the upper end of the spacer is in contact with the anode electrode and the lower end of the spacer is in contact with the focusing electrode,
In the state in which electrons are emitted from the electron emission portion toward the anode electrode, current detection means is provided for detecting current I 1 flowing from the anode electrode to the convergence electrode via the spacer on the convergence electrode side. A cold cathode field emission display.
電子放出部からアノード電極に向けて電子が放出されていない状態において、アノード電極からスペーサを経由して収束電極へと流れる電流I2を、収束電極側において電流検出手段によって検出することを特徴とする請求項6に記載の冷陰極電界電子放出表示装置。
In the state where electrons are not emitted from the electron emission portion toward the anode electrode, the current I 2 flowing from the anode electrode to the convergence electrode via the spacer is detected by the current detection means on the convergence electrode side. The cold cathode field emission display according to claim 6.
JP2005225216A 2005-08-03 2005-08-03 Cold cathode field emission display and driving method of cold cathode field emission display Expired - Fee Related JP4910327B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005225216A JP4910327B2 (en) 2005-08-03 2005-08-03 Cold cathode field emission display and driving method of cold cathode field emission display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005225216A JP4910327B2 (en) 2005-08-03 2005-08-03 Cold cathode field emission display and driving method of cold cathode field emission display

Publications (2)

Publication Number Publication Date
JP2007041272A JP2007041272A (en) 2007-02-15
JP4910327B2 true JP4910327B2 (en) 2012-04-04

Family

ID=37799314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005225216A Expired - Fee Related JP4910327B2 (en) 2005-08-03 2005-08-03 Cold cathode field emission display and driving method of cold cathode field emission display

Country Status (1)

Country Link
JP (1) JP4910327B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5367343B2 (en) * 2008-11-11 2013-12-11 ソニー株式会社 Cold cathode field emission display
JP5208789B2 (en) * 2009-02-04 2013-06-12 ノリタケ伊勢電子株式会社 Method for driving fluorescent display tube and fluorescent display tube
JP5191411B2 (en) * 2009-01-30 2013-05-08 ノリタケ伊勢電子株式会社 Driving method of fluorescent display tube

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235369A (en) * 1999-02-16 2000-08-29 Canon Inc Method and device for displaying image

Also Published As

Publication number Publication date
JP2007041272A (en) 2007-02-15

Similar Documents

Publication Publication Date Title
JP2007095649A (en) Flat-panel display
JP2007311093A (en) Flat display device and spacer
JP5066859B2 (en) Flat panel display
JP4910327B2 (en) Cold cathode field emission display and driving method of cold cathode field emission display
JP4806968B2 (en) Cold cathode field emission display
JP4844042B2 (en) Flat panel display
JP2008041422A (en) Flat type display apparatus and spacer
JP4802583B2 (en) Manufacturing method of spacer
JP5040081B2 (en) Flat panel display
JP4736537B2 (en) Flat panel display
JP5355900B2 (en) Flat panel display
JP4466496B2 (en) Spacer and flat display device
JP4934996B2 (en) Method for manufacturing flat display device
JP5345326B2 (en) Flat panel display
JP2005142003A (en) Display panel and display device
JP4797423B2 (en) Flat panel display
JP4228968B2 (en) Cathode panel for cold cathode field emission display and cold cathode field emission display
JP4561491B2 (en) Method for manufacturing anode panel for flat display device, manufacturing method for flat display device, and flat display device
JP5150314B2 (en) Method for manufacturing anode panel and method for forming phosphor region
JP5097572B2 (en) Spacer mounting method and flat panel display manufacturing method
JP4765397B2 (en) Electron emission panel and flat display device
JP2007115625A (en) Flat display device
JP2008004280A (en) Flat panel display device
JP2007149410A (en) Flat display device
JP2007294168A (en) Flat display device and spacer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120102

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees