JP4806968B2 - Cold cathode field emission display - Google Patents

Cold cathode field emission display Download PDF

Info

Publication number
JP4806968B2
JP4806968B2 JP2005157016A JP2005157016A JP4806968B2 JP 4806968 B2 JP4806968 B2 JP 4806968B2 JP 2005157016 A JP2005157016 A JP 2005157016A JP 2005157016 A JP2005157016 A JP 2005157016A JP 4806968 B2 JP4806968 B2 JP 4806968B2
Authority
JP
Japan
Prior art keywords
electrode
cathode
field emission
anode
panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005157016A
Other languages
Japanese (ja)
Other versions
JP2006330560A (en
Inventor
邦彦 長嶺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005157016A priority Critical patent/JP4806968B2/en
Publication of JP2006330560A publication Critical patent/JP2006330560A/en
Application granted granted Critical
Publication of JP4806968B2 publication Critical patent/JP4806968B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、冷陰極電界電子放出表示装置に配設されたスペーサの表面に形成された帯電防止膜の特性維持方法に関する。   The present invention relates to a method for maintaining the characteristics of an antistatic film formed on the surface of a spacer provided in a cold cathode field emission display.

現在主流の陰極線管(CRT)に代わる画像表示装置として、平面型(フラットパネル形式)の表示装置が種々検討されている。このような平面型の表示装置として、液晶表示装置(LCD)、エレクトロルミネッセンス表示装置(ELD)、プラズマ表示装置(PDP)を例示することができる。また、冷陰極電界電子放出素子(以下、電界放出素子と略称する場合がある)を備えたカソードパネルを組み込んだ冷陰極電界電子放出表示装置(以下、表示装置と略称する場合がある)の開発も進められており、高解像度、高輝度のカラー表示、及び、低消費電力の観点から注目を集めている。   As an image display device that can replace the mainstream cathode ray tube (CRT), various types of flat display devices have been studied. Examples of such a flat display device include a liquid crystal display device (LCD), an electroluminescence display device (ELD), and a plasma display device (PDP). Development of a cold cathode field emission display device (hereinafter sometimes abbreviated as a display device) incorporating a cathode panel provided with a cold cathode field electron emission device (hereinafter sometimes abbreviated as a field emission device). Are also attracting attention from the viewpoints of high resolution, high brightness color display, and low power consumption.

表示装置は、一般に、複数の電界放出素子を備えたカソードパネルCPと、電界放出素子から放出された電子との衝突により励起されて発光する蛍光体層を有するアノードパネルとが、高真空(例えば、1×10-3Pa以下)に維持された空間を介して対向配置された構成を有する。ここで、カソードパネルCPは、2次元マトリックス状に配列された各画素に対応した電子放出領域を有し、各電子放出領域には、1又は複数の電界放出素子が設けられている。電界放出素子として、スピント型、扁平型、エッジ型、平面型等を挙げることができる。 Generally, in a display device, a cathode panel CP having a plurality of field emission elements and an anode panel having a phosphor layer that emits light when excited by collision with electrons emitted from the field emission elements are in a high vacuum (for example, 1 × 10 −3 Pa or less). Here, the cathode panel CP has electron emission regions corresponding to the respective pixels arranged in a two-dimensional matrix, and each electron emission region is provided with one or a plurality of field emission elements. Examples of field emission devices include Spindt type, flat type, edge type, and planar type.

一例として、スピント型電界放出素子を有する表示装置の概念的な一部端面図を図1に示し、カソードパネルCP及びアノードパネルAPを分解したときのカソードパネルCPとアノードパネルAPの一部分の模式的な分解斜視図を図2に示す。この表示装置を構成するスピント型電界放出素子は、支持体10に形成されたカソード電極11と、支持体10及びカソード電極11上に形成された第1絶縁層12と、第1絶縁層12上に形成されたゲート電極13と、ゲート電極13に設けられた第2開口部14Bと、第1絶縁層12に設けられた第3開口部14Cと、第3開口部14Cの底部に位置するカソード電極11上に形成された円錐形の電子放出部15と、第1絶縁層12及びゲート電極13上に形成された第2絶縁層16と、第2絶縁層16上に形成された収束電極17と、第2絶縁層16及び収束電極17に設けられた第1開口部14Aとから構成されている。尚、図2においては、収束電極17、第2絶縁層16及び第1開口部14Aの図示を省略している。   As an example, a conceptual partial end view of a display device having a Spindt-type field emission device is shown in FIG. 1, and a schematic view of a part of the cathode panel CP and the anode panel AP when the cathode panel CP and the anode panel AP are disassembled. A simple exploded perspective view is shown in FIG. The Spindt-type field emission device constituting the display device includes a cathode electrode 11 formed on a support 10, a first insulating layer 12 formed on the support 10 and the cathode electrode 11, and a first insulating layer 12. Formed on the gate electrode 13, a second opening 14B provided in the gate electrode 13, a third opening 14C provided in the first insulating layer 12, and a cathode located at the bottom of the third opening 14C. A conical electron emission portion 15 formed on the electrode 11, a second insulating layer 16 formed on the first insulating layer 12 and the gate electrode 13, and a focusing electrode 17 formed on the second insulating layer 16. And a first opening 14A provided in the second insulating layer 16 and the focusing electrode 17. In FIG. 2, the focusing electrode 17, the second insulating layer 16, and the first opening 14A are not shown.

あるいは又、略平面状の電子放出部15Aを有する、所謂扁平型電界放出素子を有する表示装置の概念的な一部端面図を図3に示す。この電界放出素子は、支持体10上に形成されたカソード電極11と、支持体10及びカソード電極11上に形成された第1絶縁層12と、第1絶縁層12上に形成されたゲート電極13と、ゲート電極13に設けられた第2開口部14Bと、第1絶縁層12に設けられた第3開口部14Cと、第3開口部14Cの底部に位置するカソード電極11上に形成された電子放出部15Aと、第1絶縁層12及びゲート電極13上に形成された第2絶縁層16と、第2絶縁層16上に形成された収束電極17と、第2絶縁層16及び収束電極17に設けられた第1開口部14Aとから構成されている。電子放出部15Aは、例えば、マトリックスに一部分が埋め込まれた多数のカーボン・ナノチューブから構成されている。   Alternatively, FIG. 3 shows a conceptual partial end view of a display device having a so-called flat field emission device having a substantially planar electron emission portion 15A. The field emission device includes a cathode electrode 11 formed on a support 10, a first insulating layer 12 formed on the support 10 and the cathode electrode 11, and a gate electrode formed on the first insulating layer 12. 13, the second opening 14 </ b> B provided in the gate electrode 13, the third opening 14 </ b> C provided in the first insulating layer 12, and the cathode electrode 11 positioned at the bottom of the third opening 14 </ b> C. 15A, the second insulating layer 16 formed on the first insulating layer 12 and the gate electrode 13, the converging electrode 17 formed on the second insulating layer 16, the second insulating layer 16 and the converging The first opening 14 </ b> A provided in the electrode 17 is configured. The electron emission portion 15A is composed of, for example, a large number of carbon nanotubes partially embedded in a matrix.

これらの表示装置において、カソード電極11は、第1方向(例えば、X方向)に延びる帯状であり、ゲート電極13は、第1方向とは異なる第2方向(例えば、Y方向)に延びる帯状である(図1〜図3参照)。一般に、カソード電極11とゲート電極13とは、これらの両電極11,13の射影像が互いに直交する方向に各々帯状に形成されている。帯状のカソード電極11と帯状のゲート電極13とが重複する重複領域が、電子放出領域EAであり、1サブピクセルに相当する。そして、係る電子放出領域EAが、カソードパネルCPの有効領域(実際の表示部分として機能する領域)内に、通常、2次元マトリックス状に配列されている。第2絶縁層16及び収束電極17に設けられた第1開口部14Aは、電子放出領域EAを取り囲むように配設されている。   In these display devices, the cathode electrode 11 has a strip shape extending in the first direction (for example, the X direction), and the gate electrode 13 has a strip shape extending in the second direction (for example, the Y direction) different from the first direction. (See FIGS. 1 to 3). In general, the cathode electrode 11 and the gate electrode 13 are each formed in a strip shape in a direction in which the projected images of both the electrodes 11 and 13 are orthogonal to each other. An overlapping region where the strip-shaped cathode electrode 11 and the strip-shaped gate electrode 13 overlap is an electron emission region EA, which corresponds to one subpixel. The electron emission areas EA are normally arranged in a two-dimensional matrix within the effective area of the cathode panel CP (area that functions as an actual display portion). The first opening 14A provided in the second insulating layer 16 and the focusing electrode 17 is disposed so as to surround the electron emission region EA.

一方、アノードパネルAPは、基板20上に所定のパターンを有する蛍光体層22(具体的には、赤色発光蛍光体層22R、緑色発光蛍光体層22G、及び、青色発光蛍光体層22B)が形成され、蛍光体層22がアノード電極24で覆われた構造を有する。尚、これらの蛍光体層22の間は、カーボン等の光吸収性材料から成る光吸収層(ブラック・マトリックス)23で埋め込まれており、表示画像の色濁り、光学的クロストークの発生を防止している。図中、参照番号21は隔壁を表し、参照番号40はスペーサを表し、参照番号41はスペーサ40の表面に形成された帯電防止膜を表し、参照番号25はスペーサ保持部を表し、参照番号26は枠体を表す。図2においては、隔壁やスペーサ、スペーサ保持部の図示を省略した。   On the other hand, the anode panel AP has a phosphor layer 22 (specifically, a red light-emitting phosphor layer 22R, a green light-emitting phosphor layer 22G, and a blue light-emitting phosphor layer 22B) having a predetermined pattern on the substrate 20. The phosphor layer 22 is formed and covered with the anode electrode 24. The phosphor layers 22 are embedded with a light absorbing layer (black matrix) 23 made of a light absorbing material such as carbon to prevent display image color turbidity and optical crosstalk. is doing. In the figure, reference numeral 21 represents a partition wall, reference numeral 40 represents a spacer, reference numeral 41 represents an antistatic film formed on the surface of the spacer 40, reference numeral 25 represents a spacer holding portion, reference numeral 26 Represents a frame. In FIG. 2, illustration of the partition walls, the spacers, and the spacer holding portions is omitted.

アノード電極24は、蛍光体層22からの発光を反射させる反射膜としての機能の他、蛍光体層22から反跳した電子、あるいは、蛍光体層22から放出された2次電子(以下、これらの電子を総称して、後方散乱電子と呼ぶ)を反射させる反射膜としての機能、蛍光体層22の帯電防止といった機能を有する。また、隔壁21は、後方散乱電子が他の蛍光体層22に衝突し、所謂光学的クロストーク(色濁り)が発生することを防止する機能を有する。   The anode electrode 24 functions as a reflection film that reflects the light emitted from the phosphor layer 22, and rebounds from the phosphor layer 22 or secondary electrons emitted from the phosphor layer 22 (hereinafter referred to as these The electrons are collectively referred to as backscattered electrons) and have a function of preventing the phosphor layer 22 from being charged. The barrier rib 21 has a function of preventing so-called optical crosstalk (color turbidity) from occurring due to backscattered electrons colliding with another phosphor layer 22.

1サブピクセルは、カソードパネル側の電子放出領域EAと、これらの電界放出素子の一群に対面したアノードパネル側の蛍光体層22とによって構成されている。有効領域には、係る画素が、例えば数十万〜数百万個ものオーダーにて配列されている。尚、カラー表示の表示装置においては、1画素(1ピクセル)は、赤色発光サブピクセル、緑色発光サブピクセル、及び、青色発光サブピクセルの組から構成されている。   One subpixel is composed of an electron emission area EA on the cathode panel side and a phosphor layer 22 on the anode panel side facing a group of these field emission elements. In the effective area, such pixels are arranged on the order of hundreds of thousands to millions, for example. In a display device for color display, one pixel (one pixel) is composed of a set of a red light emitting subpixel, a green light emitting subpixel, and a blue light emitting subpixel.

そして、アノードパネルAPとカソードパネルCPとを、電子放出領域EAと蛍光体層22とが対向するように配置し、周縁部において枠体26を介して接合した後、カソードパネルCPに取り付けられたチップ管(図示せず)を介して、カソードパネルCPとアノードパネルAPによって挟まれた空間(より具体的には、カソードパネルCPとアノードパネルAPと枠体26とによって囲まれた空間)を排気し、チップ管を封じ切ることによって、表示装置を作製することができる。アノードパネルAPとカソードパネルCPと枠体26とによって囲まれた空間は高真空(例えば、1×10-3Pa以下)となっている。 Then, the anode panel AP and the cathode panel CP are arranged so that the electron emission region EA and the phosphor layer 22 face each other, and are joined to each other through the frame body 26 at the peripheral portion, and then attached to the cathode panel CP. A space sandwiched between the cathode panel CP and the anode panel AP (more specifically, a space surrounded by the cathode panel CP, the anode panel AP, and the frame body 26) is exhausted through a tip tube (not shown). Then, the display device can be manufactured by sealing the chip tube. A space surrounded by the anode panel AP, the cathode panel CP, and the frame body 26 is in a high vacuum (for example, 1 × 10 −3 Pa or less).

従って、アノードパネルAPとカソードパネルCPとの間にスペーサ40を配設しておかないと、大気圧によって表示装置が損傷を受けてしまう。従来のスペーサ40の表面には、通常、例えば、CrOxやCrAlxyといった遷移金属酸化物から成る帯電防止膜41が形成されている(例えば、特表2004−500688号公報参照)。 Therefore, if the spacer 40 is not disposed between the anode panel AP and the cathode panel CP, the display device is damaged by the atmospheric pressure. An antistatic film 41 made of a transition metal oxide such as CrO x or CrAl x O y is usually formed on the surface of the conventional spacer 40 (see, for example, JP-T-2004-500688).

図12及び図13に、スペーサ40の近傍に位置する1サブピクセルにおける電子あるいは電子ビームの軌道を模式的に示す。尚、図12及び図13にあっては、アノード電極や光吸収層(ブラックマトリックス)の図示を省略している。また、ゲート電極13は図面の紙面垂直方向(図12及び図13のY方向)に延び、カソード電極11は図面の紙面と平行な方向(図12及び図13のX方向)に延びる。   12 and 13 schematically show the trajectories of electrons or electron beams in one subpixel located in the vicinity of the spacer 40. FIG. In FIG. 12 and FIG. 13, the anode electrode and the light absorption layer (black matrix) are not shown. Further, the gate electrode 13 extends in a direction perpendicular to the drawing sheet (Y direction in FIGS. 12 and 13), and the cathode electrode 11 extends in a direction parallel to the drawing sheet (X direction in FIGS. 12 and 13).

図12に示すように、アノードパネルAPにおけるアノード電極(図示せず)を通過し、蛍光体層22に衝突した電子の一部は、図13に示すように、蛍光体層22で後方散乱され、後方散乱電子の一部はスペーサ40に衝突する。   As shown in FIG. 12, some of the electrons that have passed through an anode electrode (not shown) in the anode panel AP and collided with the phosphor layer 22 are back-scattered by the phosphor layer 22 as shown in FIG. Some of the backscattered electrons collide with the spacer 40.

特表2004−500688号公報JP-T-2004-500688

ところで、このような後方散乱電子によって、以下に説明する問題が引き起こされる。即ち、図13に示したように、スペーサ40の近傍において、後方散乱電子の一部はスペーサ40に衝突する。その結果、表示装置を長時間に亙り表示動作(駆動)させると、スペーサ40に衝突した後方散乱電子は、遷移金属酸化物から成る帯電防止膜41を還元し、帯電防止膜41の電気抵抗値が変動するという問題が引き起こされる。そして、帯電防止膜41の電気抵抗値が変動すると、スペーサ40の近傍において電界に乱れが生じる結果、スペーサ40近傍に位置する1サブピクセルにおける電子ビームの軌道が変動、変化し、対向する蛍光体層22における電子ビーム到達位置が変化してしまい、表示装置の画質が劣化する。また、帯電防止膜41の低抵抗化した領域(図13においては、低抵抗領域で示す)は、表示装置の表示動作(駆動)時間の増加と共に、拡大し、最悪の場合、スペーサ40の絶縁破壊を引き起こすまでに至る。   By the way, the problems described below are caused by such backscattered electrons. That is, as shown in FIG. 13, some of the backscattered electrons collide with the spacer 40 in the vicinity of the spacer 40. As a result, when the display device is operated (driven) for a long time, the backscattered electrons colliding with the spacer 40 reduce the antistatic film 41 made of a transition metal oxide, and the electric resistance value of the antistatic film 41 is reduced. Causes the problem of fluctuating. When the electric resistance value of the antistatic film 41 fluctuates, the electric field is disturbed in the vicinity of the spacer 40. As a result, the trajectory of the electron beam in one subpixel located in the vicinity of the spacer 40 fluctuates and changes, and the opposing phosphor The electron beam arrival position in the layer 22 changes, and the image quality of the display device deteriorates. Further, the region of the antistatic film 41 in which the resistance is reduced (indicated by the low resistance region in FIG. 13) expands as the display operation (drive) time of the display device increases, and in the worst case, the insulation of the spacer 40 Until it causes destruction.

従って、本発明の目的は、冷陰極電界電子放出表示装置に配設されたスペーサの表面に形成された帯電防止膜の特性を、冷陰極電界電子放出表示装置の長時間に亙る表示動作、駆動によっても維持、保持し得る方法(云い換えれば、補正する方法)を提供することにある。   Accordingly, an object of the present invention is to display the characteristics of the antistatic film formed on the surface of the spacer disposed in the cold cathode field emission display device so as to display and drive the cold cathode field emission display device over a long period of time. It is to provide a method (in other words, a correction method) that can be maintained and held by the above.

上記の目的を達成するための本発明の冷陰極電界電子放出表示装置に配設されたスペーサの表面に形成された帯電防止膜の特性維持方法(以下、単に、本発明と呼ぶ場合がある)は、
複数の冷陰極電界電子放出素子が設けられたカソードパネルと、蛍光体層及びアノード電極が設けられたアノードパネルとが、それらの周縁部で接合され、
カソードパネルとアノードパネルとによって挟まれた空間が真空状態となっており、
カソードパネルとアノードパネルとの間には、表面に帯電防止膜が形成されたスペーサが、複数、配設されており、
冷陰極電界電子放出素子は、
(A)支持体上に形成されたカソード電極、
(B)支持体及びカソード電極上に形成された第1絶縁層、
(C)第1絶縁層上に形成されたゲート電極、
(D)ゲート電極及び第1絶縁層上に形成された第2絶縁層、
(E)第2絶縁層上に形成された収束電極、
(F)収束電極及び第2絶縁層に形成された第1開口部、ゲート電極に形成され、第1開口部と連通した第2開口部、及び、第1絶縁層に形成され、第2開口部に連通した第3開口部、並びに、
(G)第3開口部の底部に露出したカソード電極上に形成された電子放出部、
から成る冷陰極電界電子放出表示装置における帯電防止膜の特性維持方法であって、
アノード電極に電圧を印加しない状態で、カソード電極に印加する電圧VCよりも高い電圧VGをゲート電極に印加し、ゲート電極に印加する電圧VGよりも高い電圧VFを収束電極に印加して、電子放出部から放出された電子を収束電極に衝突させ、収束電極から放出されたガスを帯電防止膜に吸着させることを特徴とする。
In order to achieve the above object, a method for maintaining the characteristics of an antistatic film formed on the surface of a spacer disposed in a cold cathode field emission display device of the present invention (hereinafter sometimes simply referred to as the present invention) Is
A cathode panel provided with a plurality of cold cathode field emission devices and an anode panel provided with a phosphor layer and an anode electrode are joined at the periphery thereof,
The space between the cathode panel and the anode panel is in a vacuum state,
Between the cathode panel and the anode panel, a plurality of spacers having an antistatic film formed on the surface are disposed,
Cold cathode field emission device
(A) a cathode electrode formed on a support;
(B) a first insulating layer formed on the support and the cathode electrode;
(C) a gate electrode formed on the first insulating layer;
(D) a second insulating layer formed on the gate electrode and the first insulating layer;
(E) a focusing electrode formed on the second insulating layer;
(F) a first opening formed in the focusing electrode and the second insulating layer; a second opening formed in the gate electrode and communicating with the first opening; and a second opening formed in the first insulating layer. A third opening communicating with the part, and
(G) an electron emission portion formed on the cathode electrode exposed at the bottom of the third opening,
A method for maintaining the characteristics of an antistatic film in a cold cathode field emission display comprising:
In a state where no voltage is applied to the anode electrode, a voltage V G higher than the voltage V C applied to the cathode electrode is applied to the gate electrode, and a voltage V F higher than the voltage V G applied to the gate electrode is applied to the convergence electrode. Then, the electrons emitted from the electron emission portion collide with the focusing electrode, and the gas released from the focusing electrode is adsorbed on the antistatic film.

ここで、収束電極とは、第2開口部から放出され、アノード電極へ向かう放出電子の軌道を収束させ、以て、輝度の向上や隣接画素間の光学的クロストークの防止を可能とするための電極である。アノード電極とカソード電極との間の電位差が数キロボルトのオーダーであって、アノード電極とカソード電極との間の距離が比較的長い、所謂高電圧タイプの冷陰極電界電子放出表示装置において、収束電極は特に有効である。冷陰極電界電子放出表示装置の表示動作時、ゲート電極に印加される電圧VGよりも低い電圧VF(例えば、0ボルト)が、収束電極に収束電極制御回路から印加される。 Here, the focusing electrode is used to converge the trajectory of emitted electrons that are emitted from the second opening and travel toward the anode electrode, thereby making it possible to improve luminance and prevent optical crosstalk between adjacent pixels. Electrode. In a so-called high-voltage type cold cathode field emission display device in which the potential difference between the anode electrode and the cathode electrode is on the order of several kilovolts and the distance between the anode electrode and the cathode electrode is relatively long, the focusing electrode Is particularly effective. During the display operation of the cold cathode field emission display device, a voltage V F (for example, 0 V) lower than the voltage V G applied to the gate electrode is applied to the focusing electrode from the focusing electrode control circuit.

収束電極(より具体的には、第1開口部)は、カソード電極とゲート電極とが重複する重複領域である電子放出領域に設けられた電子放出部あるいは電子放出領域を取り囲むように個別に形成されていてもよいし、例えば、電子放出部あるいは電子放出領域の所定の配列方向に沿って延在させてもよいし、あるいは又、電子放出部あるいは電子放出領域の全てを1つの収束電極で取り囲む構成としてもよく(即ち、収束電極を、冷陰極電界電子放出表示装置としての実用上の機能を果たす中央部の表示領域である有効領域の全体を覆う薄い1枚のシート状の構造としてもよく)、これによって、複数の電子放出部あるいは電子放出領域に共通の収束効果を及ぼすことができる。   The focusing electrode (more specifically, the first opening) is individually formed so as to surround the electron emission portion or the electron emission region provided in the electron emission region which is an overlapping region where the cathode electrode and the gate electrode overlap. For example, the electron emission part or the electron emission region may be extended along a predetermined arrangement direction, or all of the electron emission part or the electron emission region may be formed by one focusing electrode. It is also possible to have a configuration that surrounds (that is, the focusing electrode may be a thin sheet-like structure covering the entire effective area, which is the central display area that performs a practical function as a cold cathode field emission display) Well, this can have a common convergence effect on multiple electron emitters or electron emission regions.

本発明において、収束電極は、真空蒸着法にて形成されたアルミニウム(Al)薄膜から成る構成とすることが、収束電極が比較的、多孔質な状態となり、ガスを吸着し易くなるが故に好ましい。但し、このような構成に限定されるものではなく、その他、収束電極の構成材料として、クロム(Cr)、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、モリブデン(Mo)、銅(Cu)、金(Au)、銀(Ag)、チタン(Ti)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、鉄(Fe)、白金(Pt)、亜鉛(Zn)等の遷移金属を含む各種の金属;これらの金属元素を含む合金(例えばMoW)あるいは化合物(例えばTiN等の窒化物や、WSi2、MoSi2、TiSi2、TaSi2等のシリサイド);シリコン(Si)等の半導体;ダイヤモンド等の炭素薄膜;ITO(酸化インジウム−錫)、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができるし、収束電極の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、化学的気相成長法(CVD法)やイオンプレーティング法とエッチング法との組合せ;スクリーン印刷法;メッキ法(電気メッキ法や無電解メッキ法);リフトオフ法;レーザアブレーション法;ゾル−ゲル法等を挙げることができる。 In the present invention, the focusing electrode is preferably composed of an aluminum (Al) thin film formed by a vacuum deposition method because the focusing electrode is relatively porous and easily adsorbs gas. . However, it is not limited to such a configuration, and other constituent materials for the focusing electrode include chromium (Cr), tungsten (W), niobium (Nb), tantalum (Ta), molybdenum (Mo), copper ( Transitions such as Cu), gold (Au), silver (Ag), titanium (Ti), nickel (Ni), cobalt (Co), zirconium (Zr), iron (Fe), platinum (Pt), zinc (Zn) Various metals including metals; alloys (such as MoW) or compounds including these metal elements (such as nitrides such as TiN, silicides such as WSi 2 , MoSi 2 , TiSi 2 , TaSi 2 ); silicon (Si), etc. Examples of semiconductors: Carbon thin films such as diamond; conductive metal oxides such as ITO (indium oxide-tin), indium oxide, and zinc oxide; For example, a deposition method such as an electron beam deposition method or a hot filament deposition method, a sputtering method, a chemical vapor deposition method (CVD method), a combination of an ion plating method and an etching method; a screen printing method; a plating method ( Electroplating method or electroless plating method); lift-off method; laser ablation method; sol-gel method.

上述の好ましい構成を含む本発明において、帯電防止膜は、金属酸化物から成ることが好ましく、クロム酸化物から成ることが一層好ましい。   In the present invention including the above-described preferred configuration, the antistatic film is preferably made of a metal oxide, and more preferably made of a chromium oxide.

但し、帯電防止膜を構成する材料はこれらに限定するものではなく、その他、グラファイト等の半金属、酸化物、ホウ化物、炭化物、硫化物、及び、窒化物等を用いることができる。例えば、グラファイト等の半金属及びMoSe2等の半金属元素を含む化合物、Nd23、LaxBa2-xCuO4、LaxBa2-xCuO4、Lax1-xCrO3等の酸化物、AlB2、TiB2等のホウ化物、SiC等の炭化物、MoS2、WS2等の硫化物、及び、BN、TiN、AlN等の窒化物等を挙げることができる。帯電防止膜は、単一の種類の材料から成るものであってもよいし、複数の種類の材料から成るものであってもよいし、単層構造であってもよいし、多層構造であってもよい。帯電防止膜は、スパッタリング法、真空蒸着法、CVD法等、周知の方法に基づき形成することができる。尚、帯電防止膜を構成する材料は、その2次電子放出係数が1に近いことが好ましい。 However, the material constituting the antistatic film is not limited to these, and other metal such as graphite, oxide, boride, carbide, sulfide, and nitride can be used. For example, compounds containing a metalloid element 2 such as a semi-metal and MoSe such as graphite, Nd 2 O 3, La x Ba 2-x CuO 4, La x Ba 2-x CuO 4, La x Y 1-x CrO 3 Oxides such as AlB 2 and TiB 2 , carbides such as SiC, sulfides such as MoS 2 and WS 2 , and nitrides such as BN, TiN, and AlN. The antistatic film may be composed of a single type of material, may be composed of a plurality of types of materials, may be a single layer structure, or may be a multilayer structure. May be. The antistatic film can be formed based on a known method such as a sputtering method, a vacuum deposition method, a CVD method, or the like. The material constituting the antistatic film preferably has a secondary electron emission coefficient close to 1.

カソードパネルとアノードパネルとによって挟まれた空間が真空状態となっているので、アノードパネルとカソードパネルとの間にスペーサを配設しておかないと、大気圧によって冷陰極電界電子放出表示装置が損傷を受けてしまう。   Since the space between the cathode panel and the anode panel is in a vacuum state, if a spacer is not provided between the anode panel and the cathode panel, the cold cathode field emission display device can be operated by atmospheric pressure. It will be damaged.

スペーサは、例えばセラミックスやガラスから構成することができる。スペーサをセラミックスから構成する場合、セラミックスとして、ムライトやアルミナ、チタン酸バリウム、チタン酸ジルコン酸鉛、ジルコニア、コーディオライト、硼珪酸塩バリウム、珪酸鉄、ガラスセラミックス材料、これらに、酸化チタンや酸化クロム、酸化鉄、酸化バナジウム、酸化ニッケルを添加したもの等を例示することができる。この場合、所謂グリーンシートを成形して、グリーンシートを焼成し、係るグリーンシート焼成品を切断することによってスペーサを製造することができる。また、スペーサを構成するガラスとして、ソーダライムガラスを挙げることができる。スペーサは、例えば、隔壁と隔壁との間に挟み込んで固定すればよく、あるいは又、例えば、アノードパネルにスペーサ保持部を形成し、スペーサ保持部によって固定すればよい。   The spacer can be made of ceramics or glass, for example. When the spacer is made of ceramics, the ceramics include mullite, alumina, barium titanate, lead zirconate titanate, zirconia, cordiolite, borosilicate barium, iron silicate, glass ceramic materials, titanium oxide and chromium oxide. Examples thereof include iron oxide, vanadium oxide, and nickel oxide added. In this case, the spacer can be manufactured by forming a so-called green sheet, firing the green sheet, and cutting the green sheet fired product. Moreover, soda-lime glass can be mentioned as glass which comprises a spacer. The spacer may be fixed by being sandwiched between the partition walls, for example. Alternatively, for example, a spacer holding part may be formed on the anode panel and fixed by the spacer holding part.

本発明における帯電防止膜の特性維持(保持)とは、具体的には、帯電防止膜の電気抵抗値に変動、変化が発生したとしても、帯電防止膜の電気抵抗値を、変動、変化が発生する前の状態に出来る限り戻すこと(補正すること)を意味する。   Specifically, maintaining (holding) the characteristics of the antistatic film in the present invention means that the electric resistance value of the antistatic film varies or changes even if the electric resistance value of the antistatic film fluctuates or changes. This means returning (correcting) as much as possible to the state before it occurred.

アノード電極に電圧を印加しない状態での、即ち、表示動作(実動作)をしていない状態での、カソード電極に印加する電圧VC、ゲート電極に印加する電圧VG、収束電極に印加する電圧VFの関係の一例を以下の表1に例示する。 The voltage V C applied to the cathode electrode, the voltage V G applied to the gate electrode, and the convergence electrode in a state where no voltage is applied to the anode electrode, that is, in a state where display operation (actual operation) is not performed. An example of the relationship of the voltage V F is illustrated in Table 1 below.

[表1]
カソード電極に印加する電圧VC=0ボルト
ゲート電極に印加する電圧VG =30乃至35ボルト
収束電極に印加する電圧VF =40乃至100ボルト
G−VC=30乃至35ボルト
F−VG=10乃至70ボルト
[Table 1]
Voltage applied to cathode electrode V C = 0 volts Voltage applied to gate electrode V G = 30 to 35 volts Voltage applied to focusing electrode V F = 40 to 100 volts V G −V C = 30 to 35 volts V F − V G = 10 to 70 volts

本発明の冷陰極電界電子放出表示装置に配設されたスペーサの表面に形成された帯電防止膜の特性維持方法の実行は、冷陰極電界電子放出表示装置が表示動作(実動作)をしていない状態で行うが、具体的には、例えば、冷陰極電界電子放出表示装置の電源切断操作を行った直後、電源が切断される前に、例えば、所定のスケジュールに従って、本発明を実行すればよい。   The method of maintaining the characteristics of the antistatic film formed on the surface of the spacer disposed in the cold cathode field emission display device of the present invention is performed when the cold cathode field emission display device performs a display operation (actual operation). More specifically, for example, immediately after the power-off operation of the cold cathode field emission display device and before the power is turned off, for example, according to a predetermined schedule, Good.

冷陰極電界電子放出素子(以下、電界放出素子と略称する場合がある)の型式は特に限定されず、スピント型電界放出素子(円錐形の電子放出部が、第3開口部の底部に位置するカソード電極の上に設けられた電界放出素子)や扁平型電界放出素子(略平面状の電子放出部が、第3開口部の底部に位置するカソード電極の上に設けられた電界放出素子)を挙げることができる。   The type of the cold cathode field emission device (hereinafter sometimes abbreviated as field emission device) is not particularly limited, and the Spindt type field emission device (conical electron emission portion is located at the bottom of the third opening). A field emission device provided on the cathode electrode) or a flat type field emission device (a field emission device in which a substantially planar electron emission portion is provided on the cathode electrode located at the bottom of the third opening). Can be mentioned.

カソード電極の射影像とゲート電極の射影像とは直交することが、即ち、カソード電極が延びる第1の方向とゲート電極が延びる第2の方向とは直交することが、冷陰極電界電子放出表示装置の構造の簡素化といった観点から好ましい。そして、カソードパネルにおいて、カソード電極とゲート電極とが重複する重複領域は電子放出領域に該当し、電子放出領域が2次元マトリックス状に配列されており、各電子放出領域には、1又は複数の電界放出素子が設けられている。   The cathode cathode projected image and the gate electrode projected image are orthogonal to each other, that is, the first direction in which the cathode electrode extends and the second direction in which the gate electrode extends are orthogonal to each other. This is preferable from the viewpoint of simplifying the structure of the apparatus. In the cathode panel, an overlapping region where the cathode electrode and the gate electrode overlap corresponds to an electron emission region, and the electron emission regions are arranged in a two-dimensional matrix, and each electron emission region includes one or more A field emission device is provided.

電界放出素子は、一般に、以下の方法で製造することができる。但し、収束電極の形成工程は除外している。
(1)支持体上にカソード電極を形成する工程、
(2)全面(支持体及びカソード電極上)に第1絶縁層を形成する工程、
(3)第1絶縁層上にゲート電極を形成する工程、
(4)カソード電極とゲート電極との重複領域におけるゲート電極及び第1絶縁層の部分に第2開口部及び第3開口部を形成し、第3開口部の底部にカソード電極を露出させる工程、
(5)第3開口部の底部に位置するカソード電極上に電子放出部を形成する工程。
A field emission device can be generally manufactured by the following method. However, the process of forming the focusing electrode is excluded.
(1) forming a cathode electrode on a support;
(2) forming a first insulating layer on the entire surface (on the support and the cathode electrode);
(3) forming a gate electrode on the first insulating layer;
(4) forming a second opening and a third opening in a portion of the gate electrode and the first insulating layer in the overlapping region of the cathode electrode and the gate electrode, and exposing the cathode electrode to the bottom of the third opening;
(5) A step of forming an electron emission portion on the cathode electrode located at the bottom of the third opening.

あるいは又、電界放出素子は、以下の方法で製造することもできる。但し、収束電極の形成工程は除外している。
(1)支持体上にカソード電極を形成する工程、
(2)カソード電極上に電子放出部を形成する工程、
(3)全面(支持体及び電子放出部上、あるいは、支持体、カソード電極及び電子放出部上)に第1絶縁層を形成する工程、
(4)第1絶縁層上にゲート電極を形成する工程、
(5)カソード電極とゲート電極との重複領域におけるゲート電極及び第1絶縁層の部分に第2開口部及び第3開口部を形成し、第3開口部の底部に電子放出部を露出させる工程。
Alternatively, the field emission device can be manufactured by the following method. However, the process of forming the focusing electrode is excluded.
(1) forming a cathode electrode on a support;
(2) forming an electron emission portion on the cathode electrode;
(3) forming a first insulating layer on the entire surface (on the support and the electron emission portion or on the support, the cathode electrode and the electron emission portion);
(4) forming a gate electrode on the first insulating layer;
(5) forming a second opening and a third opening in a portion of the gate electrode and the first insulating layer in a region where the cathode electrode and the gate electrode overlap, and exposing an electron emission portion at the bottom of the third opening .

カソード電極やゲート電極の構成材料として、クロム(Cr)、アルミニウム(Al)、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、モリブデン(Mo)、銅(Cu)、金(Au)、銀(Ag)、チタン(Ti)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、鉄(Fe)、白金(Pt)、亜鉛(Zn)等の遷移金属を含む各種の金属;これらの金属元素を含む合金(例えばMoW)あるいは化合物(例えばTiN等の窒化物や、WSi2、MoSi2、TiSi2、TaSi2等のシリサイド);シリコン(Si)等の半導体;ダイヤモンド等の炭素薄膜;ITO(酸化インジウム−錫)、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。また、これらの電極の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、CVD法やイオンプレーティング法とエッチング法との組合せ;スクリーン印刷法;メッキ法(電気メッキ法や無電解メッキ法);リフトオフ法;レーザアブレーション法;ゾル−ゲル法等を挙げることができる。スクリーン印刷法やメッキ法によれば、直接、例えば帯状のカソード電極やゲート電極を形成することが可能である。 As constituent materials of the cathode electrode and the gate electrode, chromium (Cr), aluminum (Al), tungsten (W), niobium (Nb), tantalum (Ta), molybdenum (Mo), copper (Cu), gold (Au), Various metals including transition metals such as silver (Ag), titanium (Ti), nickel (Ni), cobalt (Co), zirconium (Zr), iron (Fe), platinum (Pt), zinc (Zn); Alloys (eg, MoW) or compounds (eg, nitrides such as TiN, silicides such as WSi 2 , MoSi 2 , TiSi 2 , TaSi 2 ); semiconductors such as silicon (Si); carbon thin films such as diamond And conductive metal oxides such as ITO (indium oxide-tin), indium oxide, and zinc oxide. In addition, as a method for forming these electrodes, for example, a vapor deposition method such as an electron beam vapor deposition method or a hot filament vapor deposition method, a sputtering method, a combination of a CVD method, an ion plating method and an etching method; a screen printing method; Plating method and electroless plating method); lift-off method; laser ablation method; sol-gel method and the like. According to the screen printing method or the plating method, for example, a strip-like cathode electrode or gate electrode can be formed directly.

スピント型電界放出素子にあっては、電子放出部を構成する材料として、モリブデン、モリブデン合金、タングステン、タングステン合金、チタン、チタン合金、ニオブ、ニオブ合金、タンタル、タンタル合金、クロム、クロム合金、及び、不純物を含有するシリコン(ポリシリコンやアモルファスシリコン)から成る群から選択された少なくとも1種類の材料を挙げることができる。スピント型電界放出素子の電子放出部は、真空蒸着法の他、例えばスパッタリング法やCVD法によっても形成することができる。   In the Spindt-type field emission device, as the material constituting the electron emission portion, molybdenum, molybdenum alloy, tungsten, tungsten alloy, titanium, titanium alloy, niobium, niobium alloy, tantalum, tantalum alloy, chromium, chromium alloy, and And at least one material selected from the group consisting of silicon (polysilicon and amorphous silicon) containing impurities. The electron emission portion of the Spindt-type field emission device can be formed by, for example, a sputtering method or a CVD method in addition to the vacuum evaporation method.

扁平型電界放出素子にあっては、電子放出部を構成する材料として、カソード電極を構成する材料よりも仕事関数Φの小さい材料から構成することが好ましく、どのような材料を選択するかは、カソード電極を構成する材料の仕事関数、ゲート電極とカソード電極との間の電位差、要求される放出電子電流密度の大きさ等に基づいて決定すればよい。電界放出素子におけるカソード電極を構成する代表的な材料として、タングステン(Φ=4.55eV)、ニオブ(Φ=4.02〜4.87eV)、モリブデン(Φ=4.53〜4.95eV)、アルミニウム(Φ=4.28eV)、銅(Φ=4.6eV)、タンタル(Φ=4.3eV)、クロム(Φ=4.5eV)を例示することができる。電子放出部は、これらの材料よりも小さな仕事関数Φを有していることが好ましく、その値は概ね3eV以下であることが好ましい。係る材料として、炭素(Φ<1eV)、セシウム(Φ=2.14eV)、LaB6(Φ=2.66〜2.76eV)、BaO(Φ=1.6〜2.7eV)、SrO(Φ=1.25〜1.6eV)、Y23(Φ=2.0eV)、CaO(Φ=1.6〜1.86eV)、BaS(Φ=2.05eV)、TiN(Φ=2.92eV)、ZrN(Φ=2.92eV)を例示することができる。仕事関数Φが2eV以下である材料から電子放出部を構成することが、一層好ましい。尚、電子放出部を構成する材料は、必ずしも導電性を備えている必要はない。 In the flat field emission device, it is preferable that the material constituting the electron emission portion is composed of a material having a work function Φ smaller than that of the material constituting the cathode electrode. What is necessary is just to determine based on the work function of the material which comprises a cathode electrode, the electric potential difference between a gate electrode and a cathode electrode, the magnitude | size of the emission electron current density requested | required, etc. As typical materials constituting the cathode electrode in the field emission device, tungsten (Φ = 4.55 eV), niobium (Φ = 4.02 to 4.87 eV), molybdenum (Φ = 4.53 to 4.95 eV), Examples include aluminum (Φ = 4.28 eV), copper (Φ = 4.6 eV), tantalum (Φ = 4.3 eV), and chromium (Φ = 4.5 eV). The electron emission portion preferably has a work function Φ smaller than these materials, and the value is preferably approximately 3 eV or less. As such materials, carbon (Φ <1 eV), cesium (Φ = 2.14 eV), LaB 6 (Φ = 2.66-2.76 eV), BaO (Φ = 1.6-2.7 eV), SrO (Φ = 1.25 to 1.6 eV), Y 2 O 3 (Φ = 2.0 eV), CaO (Φ = 1.6 to 1.86 eV), BaS (Φ = 2.05 eV), TiN (Φ = 2. 92 eV) and ZrN (Φ = 2.92 eV). More preferably, the electron emission portion is made of a material having a work function Φ of 2 eV or less. In addition, the material which comprises an electron emission part does not necessarily need to be provided with electroconductivity.

あるいは又、扁平型電界放出素子において、電子放出部を構成する材料として、係る材料の2次電子利得δがカソード電極を構成する導電性材料の2次電子利得δよりも大きくなるような材料から適宜選択してもよい。即ち、銀(Ag)、アルミニウム(Al)、金(Au)、コバルト(Co)、銅(Cu)、モリブデン(Mo)、ニオブ(Nb)、ニッケル(Ni)、白金(Pt)、タンタル(Ta)、タングステン(W)、ジルコニウム(Zr)等の金属;ゲルマニウム(Ge)等の半導体;炭素やダイヤモンド等の無機単体;及び酸化アルミニウム(Al23)、酸化バリウム(BaO)、酸化ベリリウム(BeO)、酸化カルシウム(CaO)、酸化マグネシウム(MgO)、酸化錫(SnO2)、フッ化バリウム(BaF2)、フッ化カルシウム(CaF2)等の化合物の中から、適宜選択することができる。尚、電子放出部を構成する材料は、必ずしも導電性を備えている必要はない。 Alternatively, in the flat type field emission device, as a material constituting the electron emission portion, a material in which the secondary electron gain δ of the material is larger than the secondary electron gain δ of the conductive material constituting the cathode electrode is used. You may select suitably. That is, silver (Ag), aluminum (Al), gold (Au), cobalt (Co), copper (Cu), molybdenum (Mo), niobium (Nb), nickel (Ni), platinum (Pt), tantalum (Ta) ), Metals such as tungsten (W), zirconium (Zr); semiconductors such as germanium (Ge); inorganic simple substances such as carbon and diamond; and aluminum oxide (Al 2 O 3 ), barium oxide (BaO), beryllium oxide ( BeO), calcium oxide (CaO), magnesium oxide (MgO), tin oxide (SnO 2 ), barium fluoride (BaF 2 ), calcium fluoride (CaF 2 ) and other compounds can be selected as appropriate. . In addition, the material which comprises an electron emission part does not necessarily need to be provided with electroconductivity.

あるいは又、扁平型電界放出素子にあっては、特に好ましい電子放出部の構成材料として、炭素、より具体的にはアモルファスダイヤモンドやグラファイト、カーボン・ナノチューブ構造体、ZnOウィスカー、MgOウィスカー、SnO2ウィスカー、MnOウィスカー、Y23ウィスカー、NiOウィスカー、ITOウィスカー、In23ウィスカー、Al23ウィスカーを挙げることができる。電子放出部をこれらから構成する場合、5×106V/m以下の電界強度にて、冷陰極電界電子放出表示装置に必要な放出電子電流密度を得ることができる。また、電子放出部を構成する材料が電気抵抗体であれば、各電子放出部から得られる放出電子電流を均一化することができ、よって、冷陰極電界電子放出表示装置に組み込まれた場合の輝度ばらつきの抑制が可能となる。更に、これらの材料は、冷陰極電界電子放出表示装置内の残留ガスのイオンによるスパッタ作用に対して極めて高い耐性を有するので、電界放出素子の長寿命化を図ることができる。 Alternatively, in the flat type field emission device, carbon, more specifically, amorphous diamond, graphite, carbon nanotube structure, ZnO whisker, MgO whisker, SnO 2 whisker is particularly preferable as a constituent material of the electron emission part. , MnO whiskers, Y 2 O 3 whiskers, NiO whiskers, ITO whiskers, In 2 O 3 whiskers, and Al 2 O 3 whiskers. When the electron emission portion is composed of these, the emission electron current density required for the cold cathode field emission display device can be obtained with an electric field intensity of 5 × 10 6 V / m or less. Further, if the material constituting the electron emission portion is an electric resistor, the emission electron current obtained from each electron emission portion can be made uniform, and accordingly, when incorporated in a cold cathode field emission display device. Luminance variation can be suppressed. Furthermore, since these materials have extremely high resistance to the sputtering effect by ions of residual gas in the cold cathode field emission display, the lifetime of the field emission device can be extended.

カーボン・ナノチューブ構造体として、具体的には、カーボン・ナノチューブ及び/又はグラファイト・ナノファイバーを挙げることができる。より具体的には、カーボン・ナノチューブから電子放出部を構成してもよいし、グラファイト・ナノファイバーから電子放出部を構成してもよいし、カーボン・ナノチューブとグラファイト・ナノファイバーの混合物から電子放出部を構成してもよい。カーボン・ナノチューブやグラファイト・ナノファイバーは、巨視的には、粉末状であってもよいし、薄膜状であってもよいし、場合によっては、カーボン・ナノチューブ構造体は円錐状の形状を有していてもよい。カーボン・ナノチューブやグラファイト・ナノファイバーは、周知のアーク放電法やレーザアブレーション法といった物理的気相成長法(PVD法)、プラズマCVD法やレーザCVD法、熱CVD法、気相合成法、気相成長法といった各種のCVD法によって製造、形成することができる。   Specific examples of the carbon nanotube structure include carbon nanotubes and / or graphite nanofibers. More specifically, the electron emission part may be composed of carbon nanotubes, the electron emission part may be composed of graphite nanofibers, or the electron emission is performed from a mixture of carbon nanotubes and graphite nanofibers. You may comprise a part. Macroscopically, carbon nanotubes and graphite nanofibers may be in the form of powder or thin film. In some cases, the carbon nanotube structure has a conical shape. It may be. Carbon nanotubes and graphite nanofibers are well-known physical vapor deposition methods (PVD methods) such as arc discharge method and laser ablation method, plasma CVD method, laser CVD method, thermal CVD method, gas phase synthesis method, gas phase It can be manufactured and formed by various CVD methods such as a growth method.

第1絶縁層や第2絶縁層の構成材料として、SiO2、BPSG、PSG、BSG、AsSG、PbSG、SiON、SOG(スピンオングラス)、低融点ガラス、ガラスペーストといったSiO2系材料;SiN系材料;ポリイミド等の絶縁性樹脂を、単独あるいは適宜組み合わせて使用することができる。第1絶縁層や第2絶縁層の形成には、CVD法、塗布法、スパッタリング法、スクリーン印刷法等の公知のプロセスが利用できる。 As the constituent material of the first insulating layer and the second insulating layer, SiO 2, BPSG, PSG, BSG, AsSG, PbSG, SiON, SOG ( spin on glass), low-melting glass, SiO 2 based materials such glass paste; SiN-based material An insulating resin such as polyimide can be used alone or in appropriate combination. A known process such as a CVD method, a coating method, a sputtering method, or a screen printing method can be used to form the first insulating layer and the second insulating layer.

第2開口部(ゲート電極に形成された開口部)あるいは第3開口部(第1絶縁層に形成された開口部)の平面形状(支持体表面と平行な仮想平面で開口部を切断したときの形状)は、円形、楕円形、矩形、多角形、丸みを帯びた矩形、丸みを帯びた多角形等、任意の形状とすることができる。また、第1開口部(第2絶縁層に形成された開口部)の平面形状も、矩形、丸みを帯びた矩形、円形、楕円形、多角形、丸みを帯びた多角形等、任意の形状とすることができる。第2開口部の形成は、例えば、異方性エッチング、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができ、あるいは又、ゲート電極の形成方法に依っては、第2開口部を直接形成することもできる。第3開口部の形成あるいは第1開口部も、例えば、異方性エッチング、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができる。   When the opening is cut along a virtual plane parallel to the surface of the support (second opening (opening formed in the gate electrode)) or third opening (opening formed in the first insulating layer) Can be any shape such as a circle, an ellipse, a rectangle, a polygon, a rounded rectangle, or a rounded polygon. In addition, the planar shape of the first opening (the opening formed in the second insulating layer) can be any shape such as a rectangle, a rounded rectangle, a circle, an ellipse, a polygon, a rounded polygon, and the like. It can be. The formation of the second opening can be performed by, for example, anisotropic etching, isotropic etching, a combination of anisotropic etching and isotropic etching, or, depending on the method of forming the gate electrode, The second opening can also be formed directly. The formation of the third opening or the first opening can also be performed by, for example, anisotropic etching, isotropic etching, or a combination of anisotropic etching and isotropic etching.

電界放出素子においては、電界放出素子の構造に依存するが、1つの第3開口部内に1つの電子放出部が存在してもよいし、1つの第3開口部内に複数の電子放出部が存在してもよいし、ゲート電極に複数の第2開口部を設け、係る第2開口部と連通する1つの第3開口部を第1絶縁層に設け、第1絶縁層に設けられた1つの第3開口部内に1又は複数の電子放出部が存在してもよい。   In the field emission device, depending on the structure of the field emission device, one electron emission portion may exist in one third opening, or a plurality of electron emission portions exist in one third opening. Alternatively, a plurality of second openings may be provided in the gate electrode, one third opening communicating with the second opening may be provided in the first insulating layer, and one of the first openings provided in the first insulating layer may be provided. One or a plurality of electron emission portions may be present in the third opening.

電界放出素子において、カソード電極と電子放出部との間に抵抗体薄膜を形成してもよい。抵抗体薄膜を形成することによって、電界放出素子の動作安定化、電子放出特性の均一化を図ることができる。抵抗体薄膜を構成する材料として、シリコンカーバイド(SiC)やSiCNといったカーボン系抵抗体材料、SiN、アモルファスシリコン等の半導体抵抗体材料、酸化ルテニウム(RuO2)、酸化タンタル、窒化タンタル等の高融点金属酸化物を例示することができる。抵抗体薄膜の形成方法として、スパッタリング法や、CVD法やスクリーン印刷法を例示することができる。1つの電子放出部当たりの電気抵抗値は、概ね1×106〜1×1011Ω、好ましくは数十ギガΩとすればよい。 In the field emission device, a resistor thin film may be formed between the cathode electrode and the electron emission portion. By forming the resistor thin film, it is possible to stabilize the operation of the field emission device and make the electron emission characteristics uniform. As a material constituting the resistor thin film, a carbon-based resistor material such as silicon carbide (SiC) or SiCN, a semiconductor resistor material such as SiN or amorphous silicon, a high melting point such as ruthenium oxide (RuO 2 ), tantalum oxide, or tantalum nitride. A metal oxide can be illustrated. Examples of the method for forming the resistor thin film include a sputtering method, a CVD method, and a screen printing method. The electrical resistance value per one electron emitting portion may be approximately 1 × 10 6 to 1 × 10 11 Ω, preferably several tens of gigaΩ.

冷陰極電界電子放出表示装置にあっては、カソード電極及びゲート電極に印加された電圧によって生じた強電界が電子放出部に加わる結果、量子トンネル効果により電子放出部から電子が放出される。そして、この電子は、アノードパネルに設けられたアノード電極によってアノードパネルへと引き付けられ、蛍光体層に衝突する。そして、蛍光体層への電子の衝突の結果、蛍光体層が発光し、画像として認識することができる。   In the cold cathode field emission display, a strong electric field generated by a voltage applied to the cathode electrode and the gate electrode is applied to the electron emission portion, and as a result, electrons are emitted from the electron emission portion by the quantum tunnel effect. The electrons are attracted to the anode panel by the anode electrode provided on the anode panel, and collide with the phosphor layer. As a result of the collision of electrons with the phosphor layer, the phosphor layer emits light and can be recognized as an image.

冷陰極電界電子放出表示装置において、カソード電極はカソード電極制御回路に接続され、ゲート電極はゲート電極制御回路に接続され、収束電極は収束電極制御回路に接続され、アノード電極はアノード電極制御回路に接続されている。尚、これらの制御回路は周知の回路から構成することができる。表示動作(実動作)時、アノード電極制御回路の出力電圧であってアノード電極に印加されるアノード電圧VAは、通常、一定であり、例えば、5キロボルト〜15キロボルトとすることができる。あるいは又、VA/d(単位:キロボルト/mmであり、dは支持体と基板との間の距離であり、0.5mm≦d≦10mmを満足する)の値は、0.5以上20以下、好ましくは1以上10以下、一層好ましくは5以上10以下を満足することが望ましい。 In the cold cathode field emission display, the cathode electrode is connected to the cathode electrode control circuit, the gate electrode is connected to the gate electrode control circuit, the focusing electrode is connected to the focusing electrode control circuit, and the anode electrode is connected to the anode electrode control circuit. It is connected. Note that these control circuits can be constituted by known circuits. During the display operation (actual operation), the anode voltage VA that is the output voltage of the anode electrode control circuit and is applied to the anode electrode is usually constant, and can be set to, for example, 5 kilovolts to 15 kilovolts. Alternatively, the value of V A / d (unit: kilovolt / mm, d is the distance between the support and the substrate and satisfies 0.5 mm ≦ d ≦ 10 mm) is 0.5 or more and 20 Hereinafter, it is desirable to satisfy 1 or more and 10 or less, and more preferably 5 or more and 10 or less.

冷陰極電界電子放出表示装置の実動作時、カソード電極に印加する電圧VC及びゲート電極に印加する電圧VGに関しては、階調制御方式として電圧変調方式を採用した場合、
(1)カソード電極に印加する電圧VCを一定とし、ゲート電極に印加する電圧VGを変化させる方式
(2)カソード電極に印加する電圧VCを変化させ、ゲート電極に印加する電圧VGを一定とする方式
(3)カソード電極に印加する電圧VCを変化させ、且つ、ゲート電極に印加する電圧VGも変化させる方式がある。
In the actual operation of the cold cathode field emission display device, regarding the voltage V C applied to the cathode electrode and the voltage V G applied to the gate electrode, when the voltage modulation method is adopted as the gradation control method,
(1) A method of changing the voltage V G applied to the gate electrode while keeping the voltage V C applied to the cathode electrode constant (2) A voltage V G applied to the gate electrode by changing the voltage V C applied to the cathode electrode (3) There is a method in which the voltage V C applied to the cathode electrode is changed and the voltage V G applied to the gate electrode is also changed.

アノードパネルを構成する基板として、あるいは又、カソードパネルを構成する支持体として、ガラス基板、表面に絶縁膜が形成されたガラス基板、石英基板、表面に絶縁膜が形成された石英基板、表面に絶縁膜が形成された半導体基板を挙げることができるが、製造コスト低減の観点からは、ガラス基板、あるいは、表面に絶縁膜が形成されたガラス基板を用いることが好ましい。ガラス基板として、高歪点ガラス、ソーダガラス(Na2O・CaO・SiO2)、硼珪酸ガラス(Na2O・B23・SiO2)、フォルステライト(2MgO・SiO2)、鉛ガラス(Na2O・PbO・SiO2)を例示することができる。 As a substrate constituting an anode panel or as a support constituting a cathode panel, a glass substrate, a glass substrate with an insulating film formed on the surface, a quartz substrate, a quartz substrate with an insulating film formed on the surface, and a surface Examples of the semiconductor substrate include an insulating film. From the viewpoint of reducing manufacturing costs, it is preferable to use a glass substrate or a glass substrate having an insulating film formed on the surface. As a glass substrate, high strain point glass, soda glass (Na 2 O · CaO · SiO 2 ), borosilicate glass (Na 2 O · B 2 O 3 · SiO 2 ), forsterite (2MgO · SiO 2 ), lead glass (Na 2 O · PbO · SiO 2 ) can be exemplified.

アノードパネルにおけるアノード電極と蛍光体層の構成例として、
(1)基板上に、アノード電極を形成し、アノード電極の上に蛍光体層を形成する構成、
(2)基板上に、蛍光体層を形成し、蛍光体層上にアノード電極を形成する構成、
を挙げることができる。尚、(1)の構成において、蛍光体層の上に、アノード電極と導通した所謂メタルバック膜を形成してもよい。また、(2)の構成において、アノード電極の上にメタルバック膜を形成してもよい。
As a configuration example of the anode electrode and the phosphor layer in the anode panel,
(1) A configuration in which an anode electrode is formed on a substrate and a phosphor layer is formed on the anode electrode,
(2) A configuration in which a phosphor layer is formed on a substrate and an anode electrode is formed on the phosphor layer;
Can be mentioned. In the configuration (1), a so-called metal back film that is electrically connected to the anode electrode may be formed on the phosphor layer. In the configuration (2), a metal back film may be formed on the anode electrode.

アノード電極は、全体として1つのアノード電極から構成されていてもよいし、複数のアノード電極ユニットから構成されていてもよい。後者の場合、アノード電極ユニットとアノード電極ユニットとは抵抗体層によって電気的に接続されている必要がある。抵抗体層を構成する材料として、シリコンカーバイド(SiC)やSiCNといったカーボン系抵抗体材料;SiN系材料;酸化ルテニウム(RuO2)、酸化タンタル、窒化タンタル、酸化クロム、酸化チタン等の高融点金属酸化物;アモルファスシリコン等の半導体抵抗体材料を挙げることができる。抵抗体層のシート抵抗値として、1×10-1Ω/□乃至1×1010Ω/□、好ましくは1×103Ω/□乃至1×108Ω/□を例示することができる。アノード電極ユニットの数(Q)は2以上であればよく、例えば、直線状に配列された蛍光体層の列の総数をq列としたとき、Q=qとし、あるいは、q=k・Q(kは2以上の整数であり、好ましくは10≦k≦100、一層好ましくは20≦k≦50)としてもよいし、一定の間隔をもって配設されるスペーサの数に1を加えた数とすることができるし、ピクセルの数あるいはサブピクセルの数と一致した数、あるいは、ピクセルの数あるいはサブピクセルの数の整数分の一とすることもできる。また、各アノード電極ユニットの大きさは、アノード電極ユニットの位置に拘わらず同じとしてもよいし、アノード電極ユニットの位置に依存して異ならせてもよい。尚、アノード電極を全体として1つのアノード電極から構成する場合にあっても、また、アノード電極を複数のアノード電極ユニットから構成する場合にあっても、係るアノード電極全体の表面上に抵抗体層を形成してもよい。 The anode electrode may be composed of one anode electrode as a whole, or may be composed of a plurality of anode electrode units. In the latter case, the anode electrode unit and the anode electrode unit need to be electrically connected by a resistor layer. As the material constituting the resistor layer, carbon-based resistor materials such as silicon carbide (SiC) and SiCN; SiN-based materials; refractory metals such as ruthenium oxide (RuO 2 ), tantalum oxide, tantalum nitride, chromium oxide, and titanium oxide An oxide; a semiconductor resistor material such as amorphous silicon can be used. Examples of the sheet resistance value of the resistor layer include 1 × 10 −1 Ω / □ to 1 × 10 10 Ω / □, preferably 1 × 10 3 Ω / □ to 1 × 10 8 Ω / □. The number (Q) of anode electrode units may be two or more. For example, when the total number of rows of phosphor layers arranged in a straight line is q, Q = q or q = k · Q (K is an integer of 2 or more, preferably 10 ≦ k ≦ 100, more preferably 20 ≦ k ≦ 50), or a number obtained by adding 1 to the number of spacers arranged at a constant interval. It can also be a number that matches the number of pixels or sub-pixels, or an integer fraction of the number of pixels or sub-pixels. The size of each anode electrode unit may be the same regardless of the position of the anode electrode unit, or may vary depending on the position of the anode electrode unit. Note that, even when the anode electrode is composed of one anode electrode as a whole or when the anode electrode is composed of a plurality of anode electrode units, a resistor layer is formed on the surface of the entire anode electrode. May be formed.

アノード電極の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、イオンプレーティング法、レーザアブレーション法といった各種のPVD法;各種のCVD法;スクリーン印刷法;メタルマスク印刷法;リフトオフ法;ゾル−ゲル法等を挙げることができる。即ち、導電材料から成る導電材料層を形成し、リソグラフィ技術及びエッチング技術に基づき、この導電材料層をパターニングしてアノード電極を形成することができる。あるいは又、アノード電極のパターンを有するマスクやスクリーンを介して導電材料をPVD法やスクリーン印刷法に基づき形成することによって、アノード電極を得ることもできる。尚、抵抗体層も同様の方法で形成することができる。即ち、抵抗体材料から抵抗体層を形成し、リソグラフィ技術及びエッチング技術に基づきこの抵抗体層をパターニングしてもよいし、あるいは、抵抗体層のパターンを有するマスクやスクリーンを介して抵抗体材料のPVD法やスクリーン印刷法に基づく形成により、抵抗体層を得ることができる。基板上(あるいは基板上方)におけるアノード電極の平均厚さとして、5×10-8m(50nm)乃至5×10-7m(0.5μm)、好ましくは8×10-8m(80nm)乃至3×10-7m(0.3μm)を例示することができる。 As an anode electrode forming method, for example, various PVD methods such as an evaporation method such as an electron beam evaporation method and a hot filament evaporation method, a sputtering method, an ion plating method and a laser ablation method; various CVD methods; a screen printing method; a metal mask Examples thereof include printing methods; lift-off methods; sol-gel methods. That is, it is possible to form an anode electrode by forming a conductive material layer made of a conductive material and patterning the conductive material layer based on a lithography technique and an etching technique. Alternatively, the anode electrode can be obtained by forming a conductive material based on a PVD method or a screen printing method through a mask or screen having an anode electrode pattern. The resistor layer can also be formed by a similar method. That is, a resistor layer may be formed from a resistor material, and the resistor layer may be patterned based on a lithography technique and an etching technique, or the resistor material may be provided via a mask or screen having a resistor layer pattern. The resistor layer can be obtained by formation based on the PVD method or the screen printing method. The average thickness of the anode electrode on the substrate (or above the substrate) is 5 × 10 −8 m (50 nm) to 5 × 10 −7 m (0.5 μm), preferably 8 × 10 −8 m (80 nm) to An example is 3 × 10 −7 m (0.3 μm).

アノード電極の構成材料は、冷陰極電界電子放出表示装置の構成によって適宜選択すればよい。即ち、冷陰極電界電子放出表示装置が透過型(アノードパネルが表示面に相当する)であって、且つ、基板上にアノード電極と蛍光体層がこの順に積層されている場合には、基板は元より、アノード電極自身も透明である必要があり、ITO(インジウム錫酸化物)等の透明導電材料を用いる。一方、冷陰極電界電子放出表示装置が反射型(カソードパネルが表示面に相当する)である場合、及び、透過型であっても基板上に蛍光体層とアノード電極とがこの順に積層されている場合には、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、金(Au)、銀(Ag)、チタン(Ti)、コバルト(Co)、ジルコニウム(Zr)、鉄(Fe)、白金(Pt)、亜鉛(Zn)等の金属;これらの金属元素を含む合金あるいは化合物(例えばTiN等の窒化物や、WSi2、MoSi2、TiSi2、TaSi2等のシリサイド);シリコン(Si)等の半導体;ダイヤモンド等の炭素薄膜;ITO(酸化インジウム−錫)、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。尚、抵抗体層を形成する場合、抵抗体層の抵抗値を変化させない導電材料からアノード電極を構成することが好ましく、例えば、抵抗体層をシリコンカーバイド(SiC)から構成した場合、アノード電極をモリブデン(Mo)から構成することが好ましい。 The constituent material of the anode electrode may be appropriately selected according to the configuration of the cold cathode field emission display. That is, when the cold cathode field emission display is a transmission type (the anode panel corresponds to the display surface), and the anode electrode and the phosphor layer are laminated in this order on the substrate, the substrate is Originally, the anode electrode itself needs to be transparent, and a transparent conductive material such as ITO (indium tin oxide) is used. On the other hand, when the cold cathode field emission display is of a reflective type (the cathode panel corresponds to the display surface), and even if it is a transmissive type, the phosphor layer and the anode electrode are laminated in this order on the substrate. In the case of molybdenum (Mo), aluminum (Al), chromium (Cr), tungsten (W), niobium (Nb), tantalum (Ta), gold (Au), silver (Ag), titanium (Ti), Metals such as cobalt (Co), zirconium (Zr), iron (Fe), platinum (Pt), zinc (Zn); alloys or compounds containing these metal elements (for example, nitrides such as TiN, WSi 2 , MoSi 2, TiSi 2, silicides such as TaSi 2); thin carbon film such as diamond; silicon (Si) semiconductor such as ITO (indium - tin), indium oxide, conductive metal such as zinc oxide It can be exemplified oxides. When the resistor layer is formed, the anode electrode is preferably made of a conductive material that does not change the resistance value of the resistor layer. For example, when the resistor layer is made of silicon carbide (SiC), the anode electrode is It is preferable to comprise from molybdenum (Mo).

蛍光体層は、単色の蛍光体粒子から構成されていても、3原色の蛍光体粒子から構成されていてもよい。蛍光体層の配列様式はドット状である。具体的には、冷陰極電界電子放出表示装置がカラー表示の場合、蛍光体層の配置、配列として、デルタ配列、ストライプ配列、ダイアゴナル配列、レクタングル配列を挙げることができる。即ち、直線状に配列された蛍光体層の1列は、全てが赤色発光単位蛍光体層で占められた列、緑色発光単位蛍光体層で占められた列、及び、青色発光単位蛍光体層で占められた列から構成されていてもよいし、赤色発光単位蛍光体層、緑色発光単位蛍光体層、及び、青色発光単位蛍光体層が順に配置された列から構成されていてもよい。ここで、単位蛍光体層とは、アノードパネル上において1つの輝点を生成する蛍光体層(蛍光体領域)であると定義する。また、1画素(1ピクセル)は、1つの赤色発光単位蛍光体層、1つの緑色発光単位蛍光体層、及び、1つの青色発光単位蛍光体層の集合から構成され、1サブピクセルは、1つの単位蛍光体層(1つの赤色発光単位蛍光体層、あるいは、1つの緑色発光単位蛍光体層、あるいは、1つの青色発光単位蛍光体層)から構成される。   The phosphor layer may be composed of single-color phosphor particles or may be composed of three primary color phosphor particles. The phosphor layer is arranged in a dot pattern. Specifically, when the cold cathode field emission display device performs color display, examples of the arrangement and arrangement of the phosphor layers include a delta arrangement, a stripe arrangement, a diagonal arrangement, and a rectangle arrangement. That is, one row of the phosphor layers arranged in a straight line includes a row in which all of the red light emitting unit phosphor layers are occupied, a row in which the green light emitting unit phosphor layer is occupied, and a blue light emitting unit phosphor layer. Or may be composed of a column in which a red light emitting unit phosphor layer, a green light emitting unit phosphor layer, and a blue light emitting unit phosphor layer are sequentially arranged. Here, the unit phosphor layer is defined as a phosphor layer (phosphor region) that generates one bright spot on the anode panel. One pixel (one pixel) is composed of a set of one red light emitting unit phosphor layer, one green light emitting unit phosphor layer, and one blue light emitting unit phosphor layer. It is composed of one unit phosphor layer (one red light emitting unit phosphor layer, one green light emitting unit phosphor layer, or one blue light emitting unit phosphor layer).

蛍光体層は、発光性結晶粒子(例えば、粒径5〜10nm程度の蛍光体粒子)から調製された発光性結晶粒子組成物を使用し、例えば、赤色の感光性の発光性結晶粒子組成物(赤色蛍光体スラリー)を全面に塗布し、露光、現像して、赤色発光蛍光体層を形成し、次いで、緑色の感光性の発光性結晶粒子組成物(緑色蛍光体スラリー)を全面に塗布し、露光、現像して、緑色発光蛍光体層を形成し、更に、青色の感光性の発光性結晶粒子組成物(青色蛍光体スラリー)を全面に塗布し、露光、現像して、青色発光蛍光体層を形成する方法にて形成することができる。あるいは又、赤色発光蛍光体スラリー、緑色発光蛍光体スラリー、青色発光蛍光体スラリーを順次塗布した後、各蛍光体スラリーを順次露光、現像して、各蛍光体層を形成してもよいし、スクリーン印刷法やインクジェット法、フロート塗布法、沈降塗布法、蛍光体フィルム転写法等により各蛍光体層を形成してもよい。基板上における蛍光体層の平均厚さは、限定するものではないが、3μm乃至20μm、好ましくは5μm乃至10μmであることが望ましい。   The phosphor layer uses a luminescent crystal particle composition prepared from luminescent crystal particles (for example, phosphor particles having a particle size of about 5 to 10 nm), for example, a red photosensitive luminescent crystal particle composition. (Red phosphor slurry) is applied to the entire surface, exposed and developed to form a red light emitting phosphor layer, and then a green photosensitive luminescent crystal particle composition (green phosphor slurry) is applied to the entire surface. Then, it is exposed to light and developed to form a green light emitting phosphor layer. Further, a blue photosensitive luminescent crystal particle composition (blue phosphor slurry) is applied to the entire surface, exposed to light and developed to emit blue light. It can be formed by a method of forming a phosphor layer. Alternatively, after sequentially applying the red light emitting phosphor slurry, the green light emitting phosphor slurry, and the blue light emitting phosphor slurry, each phosphor slurry may be sequentially exposed and developed to form each phosphor layer. Each phosphor layer may be formed by a screen printing method, an inkjet method, a float coating method, a sedimentation coating method, a phosphor film transfer method, or the like. The average thickness of the phosphor layer on the substrate is not limited, but is preferably 3 μm to 20 μm, preferably 5 μm to 10 μm.

発光性結晶粒子を構成する蛍光体材料としては、従来公知の蛍光体材料の中から適宜選択して用いることができる。カラー表示の場合、色純度がNTSCで規定される3原色に近く、3原色を混合した際の白バランスがとれ、残光時間が短く、3原色の残光時間がほぼ等しくなる蛍光体材料を組み合わせることが好ましい。赤色発光蛍光体層を構成する蛍光体材料として、(Y23:Eu)、(Y22S:Eu)、(Y3Al512:Eu)、(Y2SiO5:Eu)、(Zn3(PO42:Mn)を例示することができるが、中でも、(Y23:Eu)、(Y22S:Eu)を用いることが好ましい。また、緑色発光蛍光体層を構成する蛍光体材料として、(ZnSiO2:Mn)、(Sr4Si38Cl4:Eu)、(ZnS:Cu,Al)、(ZnS:Cu,Au,Al)、[(Zn,Cd)S:Cu,Al]、(Y3Al512:Tb)、(Y2SiO5:Tb)、[Y3(Al,Ga)512:Tb]、(ZnBaO4:Mn)、(GbBO3:Tb)、(Sr6SiO3Cl3:Eu)、(BaMgAl1423:Mn)、(ScBO3:Tb)、(Zn2SiO4:Mn)、(ZnO:Zn)、(Gd22S:Tb)、(ZnGa24:Mn)を例示することができるが、中でも、(ZnS:Cu,Al)、(ZnS:Cu,Au,Al)、[(Zn,Cd)S:Cu,Al]、(Y3Al512:Tb)、[Y3(Al,Ga)512:Tb]、(Y2SiO5:Tb)を用いることが好ましい。更には、青色発光蛍光体層を構成する蛍光体材料として、(Y2SiO5:Ce)、(CaWO4:Pb)、CaWO4、YP0.850.154、(BaMgAl1423:Eu)、(Sr227:Eu)、(Sr227:Sn)、(ZnS:Ag,Al)、(ZnS:Ag)、ZnMgO、ZnGaO4を例示することができるが、中でも、(ZnS:Ag)、(ZnS:Ag,Al)を用いることが好ましい。 The phosphor material constituting the luminescent crystal particles can be appropriately selected from conventionally known phosphor materials. In the case of color display, a phosphor material whose color purity is close to the three primary colors specified by NTSC, white balance is achieved when the three primary colors are mixed, the afterglow time is short, and the afterglow time of the three primary colors is almost equal. It is preferable to combine them. As phosphor materials constituting the red light emitting phosphor layer, (Y 2 O 3 : Eu), (Y 2 O 2 S: Eu), (Y 3 Al 5 O 12 : Eu), (Y 2 SiO 5 : Eu) ) And (Zn 3 (PO 4 ) 2 : Mn) can be exemplified, among which (Y 2 O 3 : Eu) and (Y 2 O 2 S: Eu) are preferably used. Further, as the phosphor material constituting the green light emitting phosphor layer, (ZnSiO 2 : Mn), (Sr 4 Si 3 O 8 Cl 4 : Eu), (ZnS: Cu, Al), (ZnS: Cu, Au, Al), [(Zn, Cd) S: Cu, Al], (Y 3 Al 5 O 12 : Tb), (Y 2 SiO 5 : Tb), [Y 3 (Al, Ga) 5 O 12 : Tb] , (ZnBaO 4 : Mn), (GbBO 3 : Tb), (Sr 6 SiO 3 Cl 3 : Eu), (BaMgAl 14 O 23 : Mn), (ScBO 3 : Tb), (Zn 2 SiO 4 : Mn) , (ZnO: Zn), (Gd 2 O 2 S: Tb), and (ZnGa 2 O 4 : Mn), (ZnS: Cu, Al), (ZnS: Cu, Au, Al), [(Zn, Cd ) S: Cu, Al], (Y 3 Al 5 O 12: Tb), [Y 3 (A , Ga) 5 O 12: Tb ], (Y 2 SiO 5: Tb) is preferably used. Further, as phosphor materials constituting the blue light emitting phosphor layer, (Y 2 SiO 5 : Ce), (CaWO 4 : Pb), CaWO 4 , YP 0.85 V 0.15 O 4 , (BaMgAl 14 O 23 : Eu) , (Sr 2 P 2 O 7 : Eu), (Sr 2 P 2 O 7 : Sn), (ZnS: Ag, Al), (ZnS: Ag), ZnMgO, and ZnGaO 4. , (ZnS: Ag), (ZnS: Ag, Al) are preferably used.

本発明において、蛍光体層から反跳した電子、あるいは、蛍光体層から放出された2次電子が他の蛍光体層に入射し、所謂光学的クロストーク(色濁り)が発生することを防止するために、あるいは又、蛍光体層から反跳した電子、あるいは、蛍光体層から放出された2次電子が隔壁を越えて他の蛍光体層に向かって侵入したとき、これらの電子が他の蛍光体層と衝突することを防止するために、隔壁が設けられていることが望ましい。   In the present invention, it is possible to prevent so-called optical crosstalk (color turbidity) from occurring when electrons recoiled from the phosphor layer or secondary electrons emitted from the phosphor layer enter another phosphor layer. In addition, when the electrons recoiled from the phosphor layer or the secondary electrons emitted from the phosphor layer enter the other phosphor layer beyond the barrier, In order to prevent collision with the phosphor layer, it is desirable that a partition wall be provided.

格子状の隔壁の形成方法として、スクリーン印刷法、ドライフィルム法、感光法、キャスティング法、サンドブラスト形成法を例示することができる。ここで、スクリーン印刷法とは、隔壁を形成すべき部分に対応するスクリーンの部分に開口が形成されており、スクリーン上の隔壁形成用材料をスキージを用いて開口を通過させ、基板上に隔壁形成用材料層を形成した後、係る隔壁形成用材料層を焼成する方法である。ドライフィルム法とは、基板上に感光性フィルムをラミネートし、露光及び現像によって隔壁形成予定部位の感光性フィルムを除去し、除去によって生じた開口に隔壁形成用材料を埋め込み、焼成する方法である。感光性フィルムは焼成によって燃焼、除去され、開口に埋め込まれた隔壁形成用材料が残り、隔壁となる。感光法とは、基板上に感光性を有する隔壁形成用材料層を形成し、露光及び現像によってこの隔壁形成用材料層をパターニングした後、焼成(硬化)を行う方法である。キャスティング法(型押し成形法)とは、ペースト状とした有機材料あるいは無機材料から成る隔壁形成用材料層を型(キャスト)から基板上に押し出すことで隔壁形成用材料層を形成した後、係る隔壁形成用材料層を焼成する方法である。サンドブラスト形成法とは、例えば、スクリーン印刷やメタルマスク印刷法、ロールコーター、ドクターブレード、ノズル吐出式コーター等を用いて隔壁形成用材料層を基板上に形成し、乾燥させた後、隔壁を形成すべき隔壁形成用材料層の部分をマスク層で被覆し、次いで、露出した隔壁形成用材料層の部分をサンドブラスト法によって除去する方法である。隔壁を形成した後、隔壁を研磨し、隔壁頂面の平坦化を図ってもよい。   Examples of the method for forming the lattice-shaped partition walls include a screen printing method, a dry film method, a photosensitive method, a casting method, and a sandblast forming method. Here, in the screen printing method, an opening is formed in a portion of the screen corresponding to a portion where a partition is to be formed, and the partition forming material on the screen is passed through the opening using a squeegee, and the partition is formed on the substrate. In this method, after the formation material layer is formed, the partition wall formation material layer is fired. The dry film method is a method of laminating a photosensitive film on a substrate, removing the photosensitive film at the part where the partition wall is to be formed by exposure and development, embedding the partition wall forming material in the opening generated by the removal, and baking. . The photosensitive film is burned and removed by baking, and the partition wall-forming material embedded in the openings remains to form partition walls. The photosensitive method is a method in which a barrier rib-forming material layer having photosensitivity is formed on a substrate, the barrier rib-forming material layer is patterned by exposure and development, and then fired (cured). The casting method (embossing molding method) refers to a method for forming a partition wall forming material layer by extruding a partition wall forming material layer made of a paste-like organic material or inorganic material onto a substrate from a mold (cast). In this method, the partition wall forming material layer is fired. The sand blast forming method is, for example, forming a partition wall forming material layer on a substrate using a screen printing or metal mask printing method, a roll coater, a doctor blade, a nozzle discharge type coater, etc. In this method, the part of the partition wall forming material layer to be covered is covered with a mask layer, and then the exposed part of the partition wall forming material layer is removed by sandblasting. After the partition wall is formed, the partition wall may be polished to flatten the top surface of the partition wall.

隔壁形成用材料として、例えば、感光性ポリイミド樹脂や、酸化コバルト等の金属酸化物により黒色に着色した鉛ガラス、SiO2、低融点ガラスペーストを例示することができる。隔壁の表面(頂面及び側面)には、隔壁に電子ビームが衝突して隔壁からガスが放出されることを防止するための層(例えば、SiNから成る)を形成してもよい。 Examples of the partition wall forming material include photosensitive polyimide resin, lead glass colored with a metal oxide such as cobalt oxide, SiO 2 , and a low melting point glass paste. On the surface (top surface and side surface) of the partition wall, a layer (for example, made of SiN) for preventing an electron beam from colliding with the partition wall and releasing gas from the partition wall may be formed.

格子状の隔壁における蛍光体層を取り囲む部分の平面形状(隔壁側面の射影像の内側輪郭線に相当し、一種の開口領域である)として、矩形形状、円形形状、楕円形状、長円形状、三角形形状、五角形以上の多角形形状、丸みを帯びた三角形形状、丸みを帯びた矩形形状、丸みを帯びた多角形等を例示することができる。これらの平面形状(開口領域の平面形状)が2次元マトリックス状に配列されることにより、格子状の隔壁が形成される。この2次元マトリックス状の配列は、例えば井桁様に配列されるものでもよいし、千鳥様に配列されるものでもよい。   As a planar shape of the part surrounding the phosphor layer in the lattice-shaped partition wall (corresponding to the inner contour line of the projected image of the partition wall side surface and a kind of opening region), a rectangular shape, a circular shape, an elliptical shape, an oval shape, Examples include a triangular shape, a pentagonal or higher polygonal shape, a rounded triangular shape, a rounded rectangular shape, and a rounded polygon. By arranging these planar shapes (planar shapes of the opening regions) in a two-dimensional matrix, a grid-like partition is formed. This two-dimensional matrix-like arrangement may be arranged, for example, like a cross or like a zigzag.

蛍光体層からの光を吸収する光吸収層が、隣り合う蛍光体層の間、あるいは、隔壁と基板との間に形成されていることが、表示画像のコントラスト向上といった観点から好ましい。ここで、光吸収層は、所謂ブラック・マトリックスとして機能する。光吸収層を構成する材料として、蛍光体層からの光を99%以上吸収する材料を選択することが好ましい。このような材料として、カーボン、金属薄膜(例えば、クロム、ニッケル、アルミニウム、モリブデン等、あるいは、これらの合金)、金属酸化物(例えば、酸化クロム)、金属窒化物(例えば、窒化クロム)、耐熱性有機樹脂、ガラスペースト、黒色顔料や銀等の導電性粒子を含有するガラスペースト等の材料を挙げることができ、具体的には、感光性ポリイミド樹脂、酸化クロムや、酸化クロム/クロム積層膜を例示することができる。尚、酸化クロム/クロム積層膜においては、クロム膜が基板と接する。光吸収層は、例えば、真空蒸着法やスパッタリング法とエッチング法との組合せ、真空蒸着法やスパッタリング法、スピンコーティング法とリフトオフ法との組合せに、スクリーン印刷法、リソグラフィ技術等、使用する材料に依存して適宜選択された方法にて形成することができる。   The light absorption layer that absorbs light from the phosphor layer is preferably formed between adjacent phosphor layers or between the partition wall and the substrate from the viewpoint of improving the contrast of the display image. Here, the light absorption layer functions as a so-called black matrix. As a material constituting the light absorption layer, it is preferable to select a material that absorbs 99% or more of light from the phosphor layer. Such materials include carbon, metal thin films (eg, chromium, nickel, aluminum, molybdenum, etc., or alloys thereof), metal oxides (eg, chromium oxide), metal nitrides (eg, chromium nitride), heat resistance Materials such as photosensitive organic resins, glass pastes, glass pastes containing conductive particles such as black pigments and silver, and specifically, photosensitive polyimide resins, chromium oxides, and chromium oxide / chromium laminated films Can be illustrated. In the chromium oxide / chromium laminated film, the chromium film is in contact with the substrate. For example, the light absorption layer is a combination of a vacuum vapor deposition method, a sputtering method and an etching method, a vacuum vapor deposition method, a sputtering method, a combination of a spin coating method and a lift-off method, a screen printing method, a lithography technique, etc. It can be formed by a method appropriately selected depending on the method.

カソードパネルとアノードパネルとを周縁部において接合するが、接合は接着層を用いて行ってもよいし、あるいは、ガラスやセラミックス等の絶縁剛性材料から成る枠体と接着層とを併用して行ってもよい。枠体と接着層とを併用する場合には、枠体の高さを適宜選択することにより、接着層のみを使用する場合に比べ、カソードパネルとアノードパネルとの間の対向距離をより長く設定することが可能である。尚、接着層の構成材料としては、フリットガラスが一般的であるが、融点が120〜400゜C程度の所謂低融点金属材料を用いてもよい。係る低融点金属材料としては、In(インジウム:融点157゜C);インジウム−金系の低融点合金;Sn80Ag20(融点220〜370゜C)、Sn95Cu5(融点227〜370゜C)等の錫(Sn)系高温はんだ;Pb97.5Ag2.5(融点304゜C)、Pb94.5Ag5.5(融点304〜365゜C)、Pb97.5Ag1.5Sn1.0(融点309゜C)等の鉛(Pb)系高温はんだ;Zn95Al5(融点380゜C)等の亜鉛(Zn)系高温はんだ;Sn5Pb95(融点300〜314゜C)、Sn2Pb98(融点316〜322゜C)等の錫−鉛系標準はんだ;Au88Ga12(融点381゜C)等のろう材(以上の添字は全て原子%を表す)を例示することができる。 The cathode panel and the anode panel are joined at the peripheral edge. The joining may be performed using an adhesive layer, or a frame made of an insulating rigid material such as glass or ceramics and an adhesive layer are used in combination. May be. When using a frame and an adhesive layer together, the opposing distance between the cathode panel and the anode panel is set longer than when only the adhesive layer is used by appropriately selecting the height of the frame. Is possible. As a constituent material of the adhesive layer, frit glass is generally used, but a so-called low melting point metal material having a melting point of about 120 to 400 ° C. may be used. Such low melting point metal materials include In (indium: melting point 157 ° C.); indium-gold based low melting point alloy; Sn 80 Ag 20 (melting point 220 to 370 ° C.), Sn 95 Cu 5 (melting point 227 to 370 ° C.) C) tin (Sn) type high temperature solder such as Pb 97.5 Ag 2.5 (melting point 304 ° C.), Pb 94.5 Ag 5.5 (melting point 304 to 365 ° C.), Pb 97.5 Ag 1.5 Sn 1.0 (melting point 309 ° C.), etc. Lead (Pb) high temperature solder; zinc (Zn) high temperature solder such as Zn 95 Al 5 (melting point 380 ° C.); Sn 5 Pb 95 (melting point 300 to 314 ° C.), Sn 2 Pb 98 (melting point 316 to 322) Tin-lead standard solder such as ° C); brazing material such as Au 88 Ga 12 (melting point 381 ° C) (the above subscripts all represent atomic%).

カソードパネルとアノードパネルと枠体の三者を接合する場合、三者を同時に接合してもよいし、あるいは、第1段階でカソードパネル又はアノードパネルのいずれか一方と枠体とを接合し、第2段階でカソードパネル又はアノードパネルの他方と枠体とを接合してもよい。三者同時接合や第2段階における接合を高真空雰囲気中で行えば、カソードパネルとアノードパネルによって挟まれた空間は、接合と同時に高真空となる。あるいは、三者の接合終了後、空間を排気し、真空とすることもできる。接合後に排気を行う場合、接合時の雰囲気の圧力は常圧/減圧のいずれであってもよく、また、雰囲気を構成する気体は、大気であっても、あるいは窒素ガスや周期律表0族に属するガス(例えばArガス)を含む不活性ガスであってもよい。   When joining the three of the cathode panel, the anode panel and the frame, the three may be joined at the same time, or in the first stage, either the cathode panel or the anode panel and the frame are joined, In the second stage, the other of the cathode panel or the anode panel and the frame may be joined. If the three-party simultaneous bonding or the second stage bonding is performed in a high vacuum atmosphere, the space between the cathode panel and the anode panel becomes a high vacuum simultaneously with the bonding. Alternatively, the space can be evacuated and evacuated after the three members are joined. When exhausting after joining, the pressure of the atmosphere at the time of joining may be normal pressure / depressurized, and the gas constituting the atmosphere may be air, or nitrogen gas or group 0 of the periodic table An inert gas containing a gas belonging to (for example, Ar gas) may be used.

排気を行う場合、排気は、カソードパネル及び/又はアノードパネルに予め接続されたチップ管を通じて行うことができる。チップ管は、典型的にはガラス管を用いて構成され、カソードパネル及び/又はアノードパネルの無効領域(冷陰極電界電子放出表示装置としての実用上の機能を果たす中央部の表示領域である有効領域を額縁状に包囲する領域)に設けられた貫通部の周囲に、フリットガラス又は上述の低融点金属材料を用いて接合され、空間が所定の真空度に達した後、熱融着によって封じ切られる。尚、封じ切りを行う前に、冷陰極電界電子放出表示装置全体を一旦加熱してから降温させると、空間に残留ガスを放出させることができ、この残留ガスを排気により空間外へ除去することができるので好適である。   When exhaust is performed, exhaust can be performed through a tip tube connected in advance to the cathode panel and / or the anode panel. The tip tube is typically configured by using a glass tube, and an ineffective area of the cathode panel and / or the anode panel (a display area in the central portion that performs a practical function as a cold cathode field emission display device) It is joined to the periphery of the through-hole provided in the frame-like region) using frit glass or the above-mentioned low melting point metal material, and after the space has reached a predetermined degree of vacuum, it is sealed by thermal fusion. Cut off. In addition, if the entire cold cathode field emission display is once heated and then cooled before sealing, the residual gas can be released into the space, and the residual gas can be removed out of the space by exhaust. This is preferable.

本発明にあっては、アノード電極に電圧を印加しない状態で、カソード電極に印加する電圧VCよりも高い電圧VGをゲート電極に印加し、ゲート電極に印加する電圧VGよりも高い電圧VFを収束電極に印加して、電子放出部から放出された電子を収束電極に衝突させることで、収束電極からガスを放出させる。収束電極から放出されたこのガス[例えば、酸素ガス(O2)、水素ガス(H2)、メタンガス(CH4)、一酸化炭素ガス(CO)、二酸化炭素ガス(CO2)]の内、酸化作用を有するガスが帯電防止膜に吸着すると、後方散乱電子の一部のスペーサへの衝突に起因して帯電防止膜が還元された状態にあったとしても、帯電防止膜は再び酸化されるので、帯電防止膜の電気抵抗値を、帯電防止膜が還元される前の状態(あるいは、帯電防止膜が還元される前の状態に近い状態)に戻す(補正する)ことができる。従って、スペーサ近傍において電界に乱れが生じることがなく、スペーサ近傍に位置する1サブピクセルにおける電子ビームの軌道が変動、変化し、対向する蛍光体層における電子ビーム到達位置が変化してしまい、冷陰極電界電子放出表示装置の画質が劣化するといった問題の発生を防止することができる。 In the present invention, in a state where no voltage is applied to the anode electrode, a voltage V G higher than the voltage V C applied to the cathode electrode is applied to the gate electrode, and a voltage higher than the voltage V G applied to the gate electrode. by applying a V F in the focusing electrode, by colliding electrons emitted from the electron emission portion in the focusing electrode, thereby releasing the gas from the focusing electrode. Of the gases released from the focusing electrode [for example, oxygen gas (O 2 ), hydrogen gas (H 2 ), methane gas (CH 4 ), carbon monoxide gas (CO), carbon dioxide gas (CO 2 )] When the gas having an oxidizing action is adsorbed on the antistatic film, the antistatic film is oxidized again even if the antistatic film is in a reduced state due to collision of some of the backscattered electrons with the spacer. Therefore, the electrical resistance value of the antistatic film can be returned (corrected) to a state before the antistatic film is reduced (or a state close to the state before the antistatic film is reduced). Therefore, there is no disturbance in the electric field in the vicinity of the spacer, the trajectory of the electron beam in one subpixel located in the vicinity of the spacer fluctuates and changes, the electron beam arrival position in the opposing phosphor layer changes, and the cooling is reduced. It is possible to prevent the occurrence of the problem that the image quality of the cathode field emission display is deteriorated.

以下、図面を参照して、実施例に基づき本発明を説明する。   Hereinafter, the present invention will be described based on examples with reference to the drawings.

実施例1は、本発明の冷陰極電界電子放出表示装置(以下、表示装置と略称する)に配設されたスペーサの表面に形成された帯電防止膜の特性維持方法(以下、帯電防止膜特性維持方法と略称する場合がある)に関する。   Example 1 is a method for maintaining the characteristics of an antistatic film formed on the surface of a spacer disposed in a cold cathode field emission display device (hereinafter abbreviated as a display device) of the present invention (hereinafter referred to as antistatic film characteristics). It may be abbreviated as a maintenance method).

模式的な一部端面図を図1あるいは図3に示したように、実施例1の表示装置は、複数の冷陰極電界電子放出素子(以下、電界放出素子と略称する)が設けられたカソードパネルCPと、蛍光体層22及びアノード電極24が設けられたアノードパネルAPとが、それらの周縁部で接合され、カソードパネルCPとアノードパネルAPとによって挟まれた空間が真空状態(圧力:例えば10-3Pa以下)となっている。そして、カソードパネルCPとアノードパネルAPとの間には、表面に帯電防止膜41が形成されたスペーサ40が、複数、配設されている。尚、カソードパネルCP及びアノードパネルAPを分解したときのカソードパネルCPとアノードパネルAPの一部分の模式的な分解斜視図は、図2に示したと同様である。 As shown in the schematic partial end view of FIG. 1 or FIG. 3, the display device of Example 1 is a cathode provided with a plurality of cold cathode field emission devices (hereinafter abbreviated as field emission devices). The panel CP and the anode panel AP provided with the phosphor layer 22 and the anode electrode 24 are joined at their peripheral portions, and the space between the cathode panel CP and the anode panel AP is in a vacuum state (pressure: for example, 10 −3 Pa or less). Between the cathode panel CP and the anode panel AP, a plurality of spacers 40 having antistatic films 41 formed on the surface are disposed. A schematic exploded perspective view of a part of the cathode panel CP and the anode panel AP when the cathode panel CP and the anode panel AP are disassembled is the same as that shown in FIG.

そして、電界放出素子は、
(A)支持体10上に形成され、第1の方向に延びる帯状のカソード電極11、
(B)支持体10及びカソード電極11上に形成された第1絶縁層12、
(C)第1絶縁層12上に形成され、第1の方向とは異なる第2の方向に延びるゲート電極13、
(D)ゲート電極13及び第1絶縁層12上に形成された第2絶縁層16、
(E)第2絶縁層16上に形成された収束電極17、
(F)収束電極17及び第2絶縁層16に形成された第1開口部14A、ゲート電極13に形成され、第1開口部14Aと連通した第2開口部14B、及び、第1絶縁層12に形成され、第2開口部14Bに連通した第3開口部14C、並びに、
(G)第3開口部14Cの底部に露出したカソード電極11上に形成された電子放出部15,15A、
から成る。
And the field emission device is
(A) A strip-shaped cathode electrode 11 formed on the support 10 and extending in the first direction;
(B) a first insulating layer 12 formed on the support 10 and the cathode electrode 11;
(C) a gate electrode 13 formed on the first insulating layer 12 and extending in a second direction different from the first direction;
(D) a second insulating layer 16 formed on the gate electrode 13 and the first insulating layer 12,
(E) a focusing electrode 17 formed on the second insulating layer 16;
(F) The first opening 14A formed in the focusing electrode 17 and the second insulating layer 16, the second opening 14B formed in the gate electrode 13 and communicated with the first opening 14A, and the first insulating layer 12 A third opening 14C formed in communication with the second opening 14B, and
(G) Electron emission portions 15, 15A formed on the cathode electrode 11 exposed at the bottom of the third opening 14C;
Consists of.

ここで、図1に示した表示装置にあっては、電子放出部15は円錐形であり、この電子放出部15によって、スピント型電界放出素子が構成されている。一方、図3に示した表示装置にあっては、電子放出部15Aによって、扁平型電界放出素子が構成されており、電子放出部15Aは、例えば、マトリックスに一部が埋め込まれた多数のカーボン・ナノチューブから構成されている。電子放出部15,15Aにあっては、カソード電極11及びゲート電極13への電圧の印加によって電子放出が制御される。   Here, in the display device shown in FIG. 1, the electron emission portion 15 has a conical shape, and the electron emission portion 15 constitutes a Spindt-type field emission device. On the other hand, in the display device shown in FIG. 3, a flat field emission device is configured by the electron emission portion 15A. The electron emission portion 15A includes, for example, a large number of carbons partially embedded in a matrix.・ It consists of nanotubes. In the electron emission portions 15 and 15 </ b> A, electron emission is controlled by applying a voltage to the cathode electrode 11 and the gate electrode 13.

カソードパネルCPにおいて、カソード電極11は、第1方向(図1あるいは図3にX方向にて示す)に延びる帯状であり、ゲート電極13は、第1方向とは異なる第2方向(図1あるいは図3にY方向にて示す)に延びる帯状である。一般に、カソード電極11とゲート電極13とは、これらの両電極11,13の射影像が互いに直交する方向に各々帯状に形成されている。帯状のカソード電極11と帯状のゲート電極13とが重複する重複領域が、電子放出領域EAであり、1サブピクセルに相当する。そして、係る電子放出領域EAが、カソードパネルCPの有効領域内に、通常、2次元マトリックス状に配列されている。1サブピクセルに相当する電子放出領域EAには、1又は複数の電界放出素子が設けられている。   In the cathode panel CP, the cathode electrode 11 has a strip shape extending in the first direction (shown by the X direction in FIG. 1 or FIG. 3), and the gate electrode 13 has a second direction (FIG. 1 or FIG. 1) different from the first direction. This is a strip shape extending in the Y direction in FIG. In general, the cathode electrode 11 and the gate electrode 13 are each formed in a strip shape in a direction in which the projected images of both the electrodes 11 and 13 are orthogonal to each other. An overlapping region where the strip-shaped cathode electrode 11 and the strip-shaped gate electrode 13 overlap is an electron emission region EA, which corresponds to one subpixel. The electron emission areas EA are usually arranged in a two-dimensional matrix within the effective area of the cathode panel CP. One or a plurality of field emission elements are provided in the electron emission area EA corresponding to one subpixel.

また、収束電極17は、第2絶縁層16上に、第2絶縁層16の全面を覆うように形成されており、電界放出素子全体に共通の収束効果を及ぼす構造となっている。   The focusing electrode 17 is formed on the second insulating layer 16 so as to cover the entire surface of the second insulating layer 16, and has a structure that exerts a common focusing effect on the entire field emission device.

一方、アノードパネルAPは、基板20、並びに、この基板20上に形成された蛍光体層22(カラー表示の場合、赤色発光蛍光体層22R、緑色発光蛍光体層22G、青色発光蛍光体層22B)、及び、蛍光体層22を覆うアノード電極24から構成されている。即ち、アノードパネルAPは、より具体的には、基板20、基板20上に形成された隔壁21と隔壁21との間の基板20上に形成され、多数の蛍光体粒子から成る蛍光体層22(赤色発光蛍光体層22R、緑色発光蛍光体層22G、青色発光蛍光体層22B)、及び、蛍光体層22上に形成されたアノード電極24を備えている。アノード電極24は、有効領域を覆う薄い1枚のシート状であり、アノード電極制御回路34に接続されている。アノード電極24は、厚さ約70nmのアルミニウム(Al)から成り、隔壁21及び蛍光体層22を覆う状態で設けられている。蛍光体層22と蛍光体層22との間であって、隔壁21と基板20との間には、表示画像の色濁り、光学的クロストークの発生を防止するために、光吸収層(ブラック・マトリックス)23が形成されている。   On the other hand, the anode panel AP includes a substrate 20 and a phosphor layer 22 formed on the substrate 20 (in the case of color display, a red light-emitting phosphor layer 22R, a green light-emitting phosphor layer 22G, and a blue light-emitting phosphor layer 22B). ) And an anode electrode 24 covering the phosphor layer 22. That is, the anode panel AP is more specifically formed on the substrate 20 and the substrate 20 between the partition walls 21 formed on the substrate 20 and the phosphor layer 22 made of a large number of phosphor particles. (A red light emitting phosphor layer 22R, a green light emitting phosphor layer 22G, a blue light emitting phosphor layer 22B), and an anode electrode 24 formed on the phosphor layer 22. The anode electrode 24 is in the form of a thin sheet that covers the effective area, and is connected to the anode electrode control circuit 34. The anode electrode 24 is made of aluminum (Al) having a thickness of about 70 nm, and is provided so as to cover the partition wall 21 and the phosphor layer 22. Between the phosphor layer 22 and the phosphor layer 22, and between the partition wall 21 and the substrate 20, a light absorption layer (black) is used to prevent the occurrence of color turbidity and optical crosstalk in the display image. A matrix 23 is formed.

アノード電極24は、蛍光体層22からの発光を反射させる反射膜としての機能の他、蛍光体層22から反跳した電子、あるいは、蛍光体層22から放出された2次電子(以下、これらの電子を総称して、後方散乱電子と呼ぶ)を反射させる反射膜としての機能、蛍光体層22の帯電防止といった機能を有する。また、隔壁21は、後方散乱電子が他の蛍光体層22に衝突し、所謂光学的クロストーク(色濁り)が発生することを防止する機能を有する。   The anode electrode 24 functions as a reflection film that reflects the light emitted from the phosphor layer 22, and rebounds from the phosphor layer 22 or secondary electrons emitted from the phosphor layer 22 (hereinafter referred to as these The electrons are collectively referred to as backscattered electrons) and have a function of preventing the phosphor layer 22 from being charged. The barrier rib 21 has a function of preventing so-called optical crosstalk (color turbidity) from occurring due to backscattered electrons colliding with another phosphor layer 22.

隔壁21とスペーサ40と蛍光体層22の配置状態の一例を模式的に図4〜図9に示す。尚、図1あるいは図3に示すアノードパネルAPの模式的な一部端面図における蛍光体層等の配列を、図5あるいは図7に示す構成としている。また、図4〜図9においてはアノード電極の図示を省略している。隔壁21の平面形状としては、格子形状(井桁形状)、即ち、1サブピクセルに相当する、例えば平面形状が略矩形の蛍光体層22の四方を取り囲む形状(図4、図5、図6、図7参照)、あるいは、略矩形の(あるいは帯状の)蛍光体層22の対向する二辺と平行に延びる帯状形状を挙げることができる(図8及び図9参照)。尚、図8に示す蛍光体層22にあっては、蛍光体層22R,22G,22Bを、図8の上下方向に延びる帯状とすることもできる。隔壁21の一部は、スペーサ40を保持するためのスペーサ保持部25としても機能する。   An example of the arrangement state of the barrier rib 21, the spacer 40, and the phosphor layer 22 is schematically shown in FIGS. The arrangement of the phosphor layers and the like in the schematic partial end view of the anode panel AP shown in FIG. 1 or FIG. 3 has the configuration shown in FIG. 5 or FIG. Also, the anode electrode is not shown in FIGS. The planar shape of the partition wall 21 is a lattice shape (cross-beam shape), that is, a shape corresponding to one subpixel, for example, a shape surrounding the four sides of the phosphor layer 22 having a substantially rectangular shape (FIGS. 4, 5, 6, and 6). 7), or a belt-like shape extending in parallel with two opposite sides of the substantially rectangular (or belt-like) phosphor layer 22 (see FIGS. 8 and 9). In the phosphor layer 22 shown in FIG. 8, the phosphor layers 22R, 22G, and 22B can be formed in a strip shape extending in the vertical direction in FIG. A part of the partition wall 21 also functions as a spacer holding part 25 for holding the spacer 40.

1サブピクセルは、カソードパネル側の電子放出領域EAと、これらの電界放出素子の一群に対面したアノードパネル側の蛍光体層22とによって構成されている。有効領域には、係る画素が、例えば数十万〜数百万個ものオーダーにて配列されている。尚、カラー表示の表示装置においては、1画素(1ピクセル)は、赤色発光サブピクセル、緑色発光サブピクセル、及び、青色発光サブピクセルの組から構成されている。   One subpixel is composed of an electron emission area EA on the cathode panel side and a phosphor layer 22 on the anode panel side facing a group of these field emission elements. In the effective area, such pixels are arranged on the order of hundreds of thousands to millions, for example. In a display device for color display, one pixel (one pixel) is composed of a set of a red light emitting subpixel, a green light emitting subpixel, and a blue light emitting subpixel.

カソードパネルCPとアノードパネルAPとの間には、アルミナ(Al23,純度99.8重量%)から成るスペーサ40が配置されており、スペーサ40の表面(側面の全て)には、膜厚2nm〜10nmμmの金属酸化物、具体的には、クロム酸化物から成る帯電防止膜41がスパッタリング法にて形成されている。スペーサ40の長さは100mm、高さは3mm、厚さは50μmである。スペーサ40の頂面及び底面には、接触電極(図示せず)が設けられている。スペーサ40の頂面に設けられた接触電極はアノード電極24と接触し、スペーサ40の底面に設けられた接触電極は収束電極17と接触し、これによって、スペーサ40を所定の電位に保持することができる。 A spacer 40 made of alumina (Al 2 O 3 , purity 99.8 wt%) is disposed between the cathode panel CP and the anode panel AP, and a film is formed on the surface (all of the side surfaces) of the spacer 40. An antistatic film 41 made of a metal oxide having a thickness of 2 nm to 10 nm μm, specifically a chromium oxide, is formed by a sputtering method. The spacer 40 has a length of 100 mm, a height of 3 mm, and a thickness of 50 μm. Contact electrodes (not shown) are provided on the top and bottom surfaces of the spacer 40. The contact electrode provided on the top surface of the spacer 40 is in contact with the anode electrode 24, and the contact electrode provided on the bottom surface of the spacer 40 is in contact with the focusing electrode 17, thereby holding the spacer 40 at a predetermined potential. Can do.

実施例1の表示装置において、カソード電極11はカソード電極制御回路31に接続され、ゲート電極13はゲート電極制御回路32に接続され、収束電極17は収束電極制御回路33に接続され、アノード電極24はアノード電極制御回路34に接続されている。これらの制御回路は周知の回路から構成することができる。表示装置の実動作時、アノード電極制御回路34の出力電圧VAは、通常、一定であり、例えば、5キロボルト〜15キロボルトとすることができる。一方、表示装置の実動作時、カソード電極11に印加する電圧VC及びゲート電極13に印加する電圧VGに関しては、
(1)カソード電極11に印加する電圧VCを一定とし、ゲート電極13に印加する電圧VGを変化させる方式
(2)カソード電極11に印加する電圧VCを変化させ、ゲート電極13に印加する電圧VGを一定とする方式
(3)カソード電極11に印加する電圧VCを変化させ、且つ、ゲート電極13に印加する電圧VGも変化させる方式
のいずれを採用してもよい。
In the display device of Example 1, the cathode electrode 11 is connected to the cathode electrode control circuit 31, the gate electrode 13 is connected to the gate electrode control circuit 32, the focusing electrode 17 is connected to the focusing electrode control circuit 33, and the anode electrode 24. Are connected to the anode electrode control circuit 34. These control circuits can be constituted by known circuits. During actual operation of the display device, the output voltage V A of the anode electrode control circuit 34 is normally constant, and can be, for example, 5 kilovolts to 15 kilovolts. On the other hand, regarding the voltage V C applied to the cathode electrode 11 and the voltage V G applied to the gate electrode 13 during actual operation of the display device,
(1) A method in which the voltage V C applied to the cathode electrode 11 is constant and the voltage V G applied to the gate electrode 13 is changed. (2) The voltage V C applied to the cathode electrode 11 is changed and applied to the gate electrode 13. the voltage V G for changing the voltage V C applied to the method (3) a cathode electrode 11, constant, and may employ any method to change the voltage V G applied to the gate electrode 13.

表示装置の実動作時、カソード電極11には相対的に負電圧がカソード電極制御回路31から印加され、ゲート電極13には相対的に正電圧がゲート電極制御回路32から印加され、収束電極17には収束電極制御回路33から相対的に負電圧(例えば、0ボルト)が印加され、アノード電極24にはゲート電極13よりも更に高い正電圧がアノード電極制御回路34から印加される。係る表示装置において表示を行う場合、例えば、カソード電極11にカソード電極制御回路31から走査信号を入力し、ゲート電極13にゲート電極制御回路32からビデオ信号を入力する。尚、カソード電極11にカソード電極制御回路31からビデオ信号を入力し、ゲート電極13にゲート電極制御回路32から走査信号を入力してもよい。カソード電極11とゲート電極13との間に電圧を印加した際に生ずる電界により、量子トンネル効果に基づき電子放出部15,15Aから電子が放出され、この電子がアノード電極24に引き付けられ、アノード電極24を通過して蛍光体層22に衝突する。その結果、蛍光体層22が励起されて発光し、所望の画像を得ることができる。つまり、この表示装置の動作は、基本的に、ゲート電極13に印加される電圧VG、及びカソード電極11に印加される電圧VCによって制御される。 During actual operation of the display device, a relatively negative voltage is applied to the cathode electrode 11 from the cathode electrode control circuit 31, and a relatively positive voltage is applied to the gate electrode 13 from the gate electrode control circuit 32. A relatively negative voltage (for example, 0 volts) is applied from the focusing electrode control circuit 33, and a positive voltage higher than that of the gate electrode 13 is applied to the anode electrode 24 from the anode electrode control circuit 34. When performing display in such a display device, for example, a scanning signal is input to the cathode electrode 11 from the cathode electrode control circuit 31, and a video signal is input to the gate electrode 13 from the gate electrode control circuit 32. Note that a video signal may be input to the cathode electrode 11 from the cathode electrode control circuit 31, and a scanning signal may be input to the gate electrode 13 from the gate electrode control circuit 32. Electrons are emitted from the electron emission portions 15 and 15A based on the quantum tunnel effect due to an electric field generated when a voltage is applied between the cathode electrode 11 and the gate electrode 13, and the electrons are attracted to the anode electrode 24. It passes through 24 and collides with the phosphor layer 22. As a result, the phosphor layer 22 is excited to emit light, and a desired image can be obtained. That is, the operation of this display device is basically controlled by the voltage V G applied to the gate electrode 13 and the voltage V C applied to the cathode electrode 11.

実施例1の帯電防止膜特性維持方法(帯電防止膜の特性補正方法)にあっては、アノード電極24に電圧を印加しない状態で、即ち、表示動作(実動作)をしていない状態で、カソード電極11に印加する電圧VCよりも高い電圧VGをゲート電極13に印加し、ゲート電極13に印加する電圧VGよりも高い電圧VFを収束電極17に印加する。カソード電極11に印加する電圧VC、ゲート電極13に印加する電圧VG、収束電極17に印加する電圧VFの関係の一例を以下の表2に例示する。 In the antistatic film characteristic maintaining method (antistatic film characteristic correcting method) of Example 1, the voltage is not applied to the anode electrode 24, that is, the display operation (actual operation) is not performed. A voltage V G higher than the voltage V C applied to the cathode electrode 11 is applied to the gate electrode 13, and a voltage V F higher than the voltage V G applied to the gate electrode 13 is applied to the convergence electrode 17. An example of the relationship between the voltage V C applied to the cathode electrode 11, the voltage V G applied to the gate electrode 13, and the voltage V F applied to the convergence electrode 17 is illustrated in Table 2 below.

[表2]
カソード電極に印加した電圧VC=0ボルト
ゲート電極に印加した電圧VG =30乃至35ボルト
収束電極に印加した電圧VF =40乃至70ボルト
アノード電極に印加した電圧VA=0キロボルト
[Table 2]
Voltage applied to cathode electrode V C = 0 volts Voltage applied to gate electrode V G = 30 to 35 volts Voltage applied to focusing electrode V F = 40 to 70 volts Voltage applied to anode electrode V A = 0 kilovolt

このような各電極11,13,17への電圧の印加によって、電子放出部15,15Aから電子が放出され、この電子は収束電極17に衝突する。この電子の収束電極17への衝突によって、収束電極17からガス[例えば、酸素ガス(O2)、水素ガス(H2)、メタンガス(CH4)、一酸化炭素ガス(CO)、二酸化炭素ガス(CO2)]が放出され、これらのガスの内、酸化作用を有するガスが帯電防止膜41に吸着する。そして、蛍光体層22からの後方散乱電子の一部のスペーサ40(より具体的には、帯電防止膜41)への衝突に起因して帯電防止膜41が還元された状態にあったとしても、帯電防止膜41は再びこのガスによって酸化されるので、帯電防止膜41の電気抵抗値を、帯電防止膜41が還元される前の状態(あるいは、帯電防止膜41が還元される前の状態に近い状態)に戻す(補正する)ことができる。従って、スペーサ40の近傍において電界に乱れが生じることがなく、スペーサ40の近傍に位置する1サブピクセルにおける電子ビームの軌道が変動、変化し、対向する蛍光体層22における電子ビーム到達位置が変化してしまい、表示装置の画質が劣化するといった問題の発生を防止することができる。 By applying a voltage to each of the electrodes 11, 13, 17, electrons are emitted from the electron emission portions 15, 15 A, and the electrons collide with the convergence electrode 17. Due to the collision of the electrons with the focusing electrode 17, the gas [for example, oxygen gas (O 2 ), hydrogen gas (H 2 ), methane gas (CH 4 ), carbon monoxide gas (CO), carbon dioxide gas is emitted from the focusing electrode 17. (CO 2 )] is released, and among these gases, a gas having an oxidizing action is adsorbed on the antistatic film 41. Even if the antistatic film 41 is in a reduced state due to the collision of some of the backscattered electrons from the phosphor layer 22 with the spacer 40 (more specifically, the antistatic film 41). Since the antistatic film 41 is oxidized again by this gas, the electric resistance value of the antistatic film 41 is changed to a state before the antistatic film 41 is reduced (or a state before the antistatic film 41 is reduced). Can be restored (corrected). Therefore, the electric field is not disturbed in the vicinity of the spacer 40, the trajectory of the electron beam in one subpixel located in the vicinity of the spacer 40 varies and changes, and the electron beam arrival position in the opposing phosphor layer 22 changes. Therefore, it is possible to prevent the occurrence of a problem that the image quality of the display device deteriorates.

表示装置を試作し、以下の表3に示す条件にて、所定の時間、表示装置を実動作させた。   A display device was prototyped, and the display device was actually operated for a predetermined time under the conditions shown in Table 3 below.

[表3]
アノード電極に印加した電圧VA=9キロボルト
カソード電極に印加した電圧VC=0ボルト
ゲート電極に印加した電圧VG =30乃至35ボルト
収束電極に印加した電圧VF =0ボルト
[Table 3]
Voltage applied to the anode electrode V A = 9 kilovolts Voltage applied to the cathode electrode V C = 0 volts Voltage applied to the gate electrode V G = 30 to 35 volts Voltage applied to the converging electrode V F = 0 volts

スペーサ40に隣接するサブピクセルにおいて、実動作開始時、電子放出領域EAから放出された電子ビームが、この電子放出領域EAに対向する蛍光体層22と衝突したときの電子ビームの重心点(蛍光体層22が最も明るく光る点)を原点とした。そして、所定時間の実動作時間(印加時間)が経過した後、電子放出領域EAから放出された電子ビームが、この電子放出領域EAに対向する蛍光体層22と衝突したときの電子ビームの重心点から前述した原点までの距離(表4においては、「補正前距離」で示す)を測定した。   In the subpixel adjacent to the spacer 40, when the actual operation starts, the electron beam emitted from the electron emission area EA collides with the phosphor layer 22 facing the electron emission area EA (the center of gravity of the electron beam (fluorescence). The point at which the body layer 22 shines brightest) was taken as the origin. Then, after the elapse of a predetermined actual operation time (application time), the center of gravity of the electron beam when the electron beam emitted from the electron emission area EA collides with the phosphor layer 22 facing the electron emission area EA. The distance from the point to the above-described origin (in Table 4, indicated by “pre-correction distance”) was measured.

次いで、表2に示した電圧を各電極11,13,17,24に、1時間、印加した。その後、表3に示した電圧を各電極11,13,17,24に再び印加し、再び、電子放出領域EAから放出された電子ビームが、この電子放出領域EAに対向する蛍光体層22と衝突したときの電子ビームの重心点から前述した原点までの距離(表4においては、「補正後距離」で示す)を測定した。   Subsequently, the voltage shown in Table 2 was applied to each electrode 11, 13, 17, 24 for 1 hour. Thereafter, the voltage shown in Table 3 is applied again to each of the electrodes 11, 13, 17, and 24, and the electron beam emitted from the electron emission area EA again and the phosphor layer 22 facing the electron emission area EA The distance from the center of gravity of the electron beam at the time of collision to the above-described origin (in Table 4, indicated by “corrected distance”) was measured.

測定結果を、以下の表4に示す。尚、補正前距離及び補正後距離の単位は「μm」である。   The measurement results are shown in Table 4 below. The unit of the distance before correction and the distance after correction is “μm”.

[表4]
測定点 補正前距離 補正後距離
1 22.2 1.0
2 12.8 −0.9
3 12.8 −0.2
4 12.3 0.8
5 11.3 0.3
6 12.4 0.4
7 13.7 1.3
8 7.5 −0.8
9 7.0 −0.5
10 3.8 −1.1
11 5.1 −0.3
12 5.2 −0.7
[Table 4]
Measurement point Distance before correction Distance after correction 1 22.2 1.0
2 12.8 -0.9
3 12.8 -0.2
4 12.3 0.8
5 11.3 0.3
6 12.4 0.4
7 13.7 1.3
8 7.5 -0.8
9 7.0 -0.5
10 3.8 -1.1
11 5.1 -0.3
12 5.2 -0.7

表4から、実施例1の帯電防止膜特性維持方法を実行することによって、スペーサ40の近傍に位置する1サブピクセルにおける電子ビームの軌道を、実動作開始時の状態に近い状態に戻す(補正する)ことができることが判る。   From Table 4, by executing the antistatic film property maintaining method of Example 1, the trajectory of the electron beam in one subpixel located in the vicinity of the spacer 40 is returned to a state close to the state at the start of actual operation (correction). You can).

以下、支持体等の模式的な一部端面図である図10の(A)、(B)、図11の(A)、(B)を参照して、実施例1の表示装置の組立方法を説明する。   Hereinafter, with reference to FIGS. 10A and 10B and FIGS. 11A and 11B, which are schematic partial end views of the support and the like, a method for assembling the display device of Example 1 will be described below. Will be explained.

先ず、例えば、スピント型電界放出素子を製造する。このスピント型電界放出素子は、基本的には、円錐形の電子放出部15を金属材料の垂直蒸着により形成する方法によって得ることができる。即ち、ゲート電極13に設けられた第2開口部14Bに対して蒸着粒子は垂直に入射するが、第2開口部14Bの開口端付近に形成されるオーバーハング状の堆積物による遮蔽効果を利用して、第3開口部14Cの底部に到達する蒸着粒子の量を漸減させ、円錐形の堆積物である電子放出部15を自己整合的に形成する。ここでは、不要なオーバーハング状の堆積物の除去を容易とするために、収束電極17、ゲート電極13及び第1絶縁層12上に剥離層18を予め形成しておく方法について説明する。尚、電界放出素子の製造方法を説明するための図面においては、便宜上、1つの電界放出素子のみを図示した。   First, for example, a Spindt-type field emission device is manufactured. This Spindt-type field emission device can be basically obtained by a method of forming the conical electron emission portion 15 by vertical vapor deposition of a metal material. That is, the vapor deposition particles are perpendicularly incident on the second opening 14B provided in the gate electrode 13, but use the shielding effect by the overhanging deposit formed near the opening end of the second opening 14B. Then, the amount of vapor deposition particles reaching the bottom of the third opening 14C is gradually reduced, and the electron emission portion 15 that is a conical deposit is formed in a self-aligning manner. Here, a method for forming the separation layer 18 in advance on the convergence electrode 17, the gate electrode 13, and the first insulating layer 12 in order to facilitate removal of unnecessary overhanging deposits will be described. In the drawings for explaining the manufacturing method of the field emission device, only one field emission device is shown for convenience.

[工程−100]
具体的には、先ず、例えばガラス基板から成る支持体10の上に、例えばポリシリコンから成るカソード電極用導電材料層をプラズマCVD法にて成膜した後、リソグラフィ技術及びドライエッチング技術に基づきカソード電極用導電材料層をパターニングして、帯状のカソード電極11を形成する。その後、全面にSiO2から成る第1絶縁層12をCVD法にて形成する。
[Step-100]
Specifically, first, a cathode electrode conductive material layer made of, for example, polysilicon is formed on the support 10 made of, for example, a glass substrate by a plasma CVD method, and then the cathode is formed based on the lithography technique and the dry etching technique. The conductive material layer for electrodes is patterned to form a strip-like cathode electrode 11. Thereafter, a first insulating layer 12 made of SiO 2 is formed on the entire surface by a CVD method.

[工程−110]
次に、第1絶縁層12上に、ゲート電極用導電材料層(例えば、クロム層)をスパッタリング法にて成膜し、次いで、ゲート電極用導電材料層をリソグラフィ技術及びドライエッチング技術にてパターニングすることによって、クロム(Cr)から成り、帯状のゲート電極13を得ることができる。帯状のカソード電極11は、図面の紙面左右方向に延び、帯状のゲート電極13は、図面の紙面垂直方向に延びている。
[Step-110]
Next, a gate electrode conductive material layer (for example, a chromium layer) is formed on the first insulating layer 12 by a sputtering method, and then the gate electrode conductive material layer is patterned by a lithography technique and a dry etching technique. By doing so, a strip-like gate electrode 13 made of chromium (Cr) can be obtained. The strip-shaped cathode electrode 11 extends in the left-right direction in the drawing, and the strip-shaped gate electrode 13 extends in the direction perpendicular to the drawing.

ゲート電極13を、真空蒸着法等のPVD法、CVD法、電気メッキ法や無電解メッキ法といったメッキ法、スクリーン印刷法、レーザアブレーション法、ゾル−ゲル法、リフトオフ法等の公知の薄膜形成と、必要に応じてエッチング技術との組合せによって形成してもよい。スクリーン印刷法やメッキ法によれば、直接、例えば帯状のゲート電極を形成することが可能である。   The gate electrode 13 is formed by a well-known thin film formation method such as a PVD method such as a vacuum deposition method, a CVD method, a plating method such as an electroplating method or an electroless plating method, a screen printing method, a laser ablation method, a sol-gel method, a lift-off method. If necessary, it may be formed by a combination with an etching technique. According to the screen printing method or the plating method, for example, a strip-shaped gate electrode can be directly formed.

[工程−120]
その後、ゲート電極13及び第1絶縁層12の上に、更に、ポリイミド樹脂から成る第2絶縁層16を設け、第2絶縁層16上に収束電極17を設ける。具体的には、例えば、感光性ポリイミド樹脂を全面に形成し、係る感光性ポリイミド樹脂を露光、現像、焼成することで、第1開口部14Aが設けられた第2絶縁層16を得ることができる。その後、支持体10を回転させながら、斜め真空蒸着法によって、第2絶縁層16上に、アルミニウム(Al)から成る収束電極17を形成する。収束電極17は、第1開口部14Aの上部側面まで延在する。次に、レジスト層を設け、エッチングによってゲート電極13に第2開口部14Bを形成し、更に、第1絶縁層12に第3開口部14Cを形成し、第3開口部14Cの底部にカソード電極11を露出させた後、レジスト層を除去する。こうして、図10の(A)に示す構造を得ることができる。
[Step-120]
Thereafter, a second insulating layer 16 made of polyimide resin is further provided on the gate electrode 13 and the first insulating layer 12, and a focusing electrode 17 is provided on the second insulating layer 16. Specifically, for example, the second insulating layer 16 provided with the first opening 14A can be obtained by forming a photosensitive polyimide resin on the entire surface and exposing, developing, and baking the photosensitive polyimide resin. it can. Thereafter, a focusing electrode 17 made of aluminum (Al) is formed on the second insulating layer 16 by an oblique vacuum deposition method while rotating the support 10. The focusing electrode 17 extends to the upper side surface of the first opening 14A. Next, a resist layer is provided, a second opening 14B is formed in the gate electrode 13 by etching, a third opening 14C is formed in the first insulating layer 12, and a cathode electrode is formed at the bottom of the third opening 14C. After exposing 11, the resist layer is removed. Thus, the structure shown in FIG. 10A can be obtained.

[工程−130]
次に、支持体10を回転させながらゲート電極13上を含む第1絶縁層12上、及び、収束電極17上にニッケル(Ni)を斜め真空蒸着することにより、剥離層18を形成する(図10の(B)参照)。このとき、支持体10の法線に対する蒸着粒子の入射角を十分に大きく選択することにより(例えば、入射角65度〜85度)、第3開口部14Cの底部にニッケルを殆ど堆積させることなく、収束電極17、ゲート電極13及び第1絶縁層12の上に剥離層18を形成することができる。剥離層18は、第2開口部14Bの開口端から庇状に張り出しており、これによって第2開口部14Bが実質的に縮径される。
[Step-130]
Next, while rotating the support 10, nickel (Ni) is obliquely vacuum-deposited on the first insulating layer 12 including the gate electrode 13 and the focusing electrode 17, thereby forming the release layer 18 (see FIG. 10 (B)). At this time, by selecting a sufficiently large incident angle of the vapor deposition particles with respect to the normal of the support 10 (for example, an incident angle of 65 to 85 degrees), nickel is hardly deposited on the bottom of the third opening 14C. A release layer 18 can be formed on the focusing electrode 17, the gate electrode 13, and the first insulating layer 12. The release layer 18 protrudes in a bowl shape from the opening end of the second opening 14B, whereby the diameter of the second opening 14B is substantially reduced.

[工程−140]
次に、全面に例えば導電材料としてモリブデン(Mo)を垂直蒸着する(入射角3度〜10度)。このとき、図11の(A)に示すように、剥離層18上でオーバーハング形状を有する導電材料層19が成長するに伴い、第2開口部14Bの実質的な直径が次第に縮小されるので、第3開口部14Cの底部において堆積に寄与する蒸着粒子は、次第に第2開口部14Bの中央付近を通過するものに限られるようになる。その結果、第3開口部14Cの底部には円錐形の堆積物が形成され、この円錐形の堆積物が電子放出部15となる。
[Step-140]
Next, for example, molybdenum (Mo) is vertically deposited as an electrically conductive material on the entire surface (incident angle: 3 to 10 degrees). At this time, as shown in FIG. 11A, as the conductive material layer 19 having an overhang shape grows on the release layer 18, the substantial diameter of the second opening 14B is gradually reduced. The vapor deposition particles that contribute to the deposition at the bottom of the third opening 14C are gradually limited to those that pass near the center of the second opening 14B. As a result, a conical deposit is formed at the bottom of the third opening 14 </ b> C, and this conical deposit becomes the electron emission portion 15.

[工程−150]
その後、リフトオフ法にて剥離層18を収束電極17、ゲート電極13及び第1絶縁層12の表面から剥離し、収束電極17、ゲート電極13及び第1絶縁層12の上方の導電材料層19を選択的に除去する。次いで、第1絶縁層12に設けられた第3開口部14Cの側壁面を等方的なエッチングによって後退させることが、ゲート電極13の開口端部を露出させるといった観点から、好ましい。尚、等方的なエッチングは、ケミカルドライエッチングのようにラジカルを主エッチング種として利用するドライエッチング、あるいはエッチング液を利用するウェットエッチングにより行うことができる。エッチング液としては、例えば49%フッ酸水溶液と純水の1:100(容積比)混合液を用いることができる。こうして、図11の(B)に示す構造を有するスピント型電界放出素子を得ることができる。
[Step-150]
Thereafter, the peeling layer 18 is peeled off from the surfaces of the focusing electrode 17, the gate electrode 13 and the first insulating layer 12 by a lift-off method, and the conductive material layer 19 above the focusing electrode 17, the gate electrode 13 and the first insulating layer 12 is removed. Selectively remove. Next, it is preferable that the side wall surface of the third opening 14 </ b> C provided in the first insulating layer 12 is retracted by isotropic etching from the viewpoint of exposing the opening end of the gate electrode 13. The isotropic etching can be performed by dry etching using radicals as a main etching species, such as chemical dry etching, or wet etching using an etchant. As the etchant, for example, a 1: 100 (volume ratio) mixed solution of 49% hydrofluoric acid aqueous solution and pure water can be used. In this way, a Spindt field emission device having the structure shown in FIG. 11B can be obtained.

このようにして、電界放出素子が支持体10に複数、形成されて成るカソードパネルCPを得ることができる。一方、周知の方法に基づき、蛍光体層22、アノード電極24等が基板20に形成されて成るアノードパネルAPとを準備する。   In this manner, a cathode panel CP in which a plurality of field emission devices are formed on the support 10 can be obtained. On the other hand, an anode panel AP in which the phosphor layer 22, the anode electrode 24 and the like are formed on the substrate 20 is prepared based on a known method.

[工程−160]
そして、表示装置の組み立てを行う。具体的には、アノードパネルAPの有効領域に設けられたスペーサ保持部25にスペーサ40を取り付け、蛍光体層22と電子放出領域EAとが対向するようにアノードパネルAPとカソードパネルCPとを配置し、アノードパネルAPとカソードパネルCP(より具体的には、基板20と支持体10)とを、セラミックスやガラスから作製された枠体26を介して、周縁部において接合する。接合に際しては、枠体26とアノードパネルAPとの接合部位、及び、枠体26とカソードパネルCPとの接合部位にフリットガラスを塗布し、アノードパネルAPとカソードパネルCPと枠体26とを貼り合わせ、予備焼成にてフリットガラスを乾燥した後、約450゜Cで10〜30分の本焼成を行う。その後、アノードパネルAPとカソードパネルCPと枠体26とフリットガラス(図示せず)とによって囲まれた空間を貫通孔(図示せず)及びチップ管(図示せず)を通じて排気し、空間の圧力が10-5Pa程度に達した時点で、チップ管を加熱溶融により封じ切る。このようにして、アノードパネルAPとカソードパネルCPと枠体26とに囲まれた空間を真空にすることができる。
[Step-160]
Then, the display device is assembled. Specifically, the spacer 40 is attached to the spacer holding part 25 provided in the effective area of the anode panel AP, and the anode panel AP and the cathode panel CP are arranged so that the phosphor layer 22 and the electron emission area EA face each other. Then, the anode panel AP and the cathode panel CP (more specifically, the substrate 20 and the support body 10) are joined together at the peripheral edge via a frame body 26 made of ceramics or glass. At the time of joining, frit glass is applied to the joining portion between the frame body 26 and the anode panel AP and the joining portion between the frame body 26 and the cathode panel CP, and the anode panel AP, the cathode panel CP, and the frame body 26 are pasted. In addition, the frit glass is dried by preliminary baking, and then main baking is performed at about 450 ° C. for 10 to 30 minutes. Thereafter, the space surrounded by the anode panel AP, the cathode panel CP, the frame body 26, and the frit glass (not shown) is exhausted through a through hole (not shown) and a tip tube (not shown), and the pressure of the space When the pressure reaches about 10 −5 Pa, the tip tube is sealed by heating and melting. In this way, the space surrounded by the anode panel AP, the cathode panel CP, and the frame 26 can be evacuated.

あるいは又、例えば、枠体とアノードパネルAPとカソードパネルCPとの貼り合わせを高真空雰囲気中で行ってもよい。あるいは又、表示装置の構造に依っては、枠体無しで、接着層のみによってアノードパネルAPとカソードパネルCPとを貼り合わせてもよい。その後、必要な外部回路との配線接続を行い、実施例1の表示装置を完成させる。   Alternatively, for example, the frame, the anode panel AP, and the cathode panel CP may be bonded together in a high vacuum atmosphere. Alternatively, depending on the structure of the display device, the anode panel AP and the cathode panel CP may be bonded together by using only an adhesive layer without a frame. Thereafter, wiring connection with necessary external circuits is performed, and the display device of Example 1 is completed.

以上、本発明を、好ましい実施例に基づき説明したが、本発明はこの実施例に限定されるものではない。実施例にて説明した冷陰極電界電子放出表示装置、カソードパネルやアノードパネル、冷陰極電界電子放出素子の構成、構造は例示であり、適宜変更することができるし、アノードパネルやカソードパネル、冷陰極電界電子放出表示装置や冷陰極電界電子放出素子の製造方法も例示であり、適宜変更することができる。更には、アノードパネルやカソードパネルの製造において使用した各種材料も例示であり、適宜変更することができる。冷陰極電界電子放出表示装置においては、専らカラー表示を例にとり説明したが、単色表示とすることもできる。   As mentioned above, although this invention was demonstrated based on the preferable Example, this invention is not limited to this Example. The configurations and structures of the cold cathode field emission display, cathode panel and anode panel, and cold cathode field emission device described in the embodiments are examples, and can be changed as appropriate. The manufacturing method of the cathode field emission display device and the cold cathode field emission device is also an example, and can be appropriately changed. Furthermore, various materials used in the manufacture of the anode panel and the cathode panel are also examples, and can be changed as appropriate. In the cold cathode field emission display, the color display has been described as an example, but a single color display may be used.

電界放出素子においては、専ら1つの第3開口部に1つの電子放出部が対応する形態を説明したが、電界放出素子の構造に依っては、1つの第3開口部に複数の電子放出部が対応した形態、あるいは、複数の第3開口部に1つの電子放出部が対応する形態とすることもできる。あるいは又、ゲート電極に複数の第2開口部を設け、第1絶縁層に係る複数の第2開口部に連通した複数の第3開口部を設け、1又は複数の電子放出部を設ける形態とすることもできる。   In the field emission device, the configuration in which one electron emission portion corresponds to one third opening has been described. However, depending on the structure of the field emission device, a plurality of electron emission portions may be provided in one third opening. Or a configuration in which one electron emission portion corresponds to a plurality of third openings. Alternatively, the gate electrode is provided with a plurality of second openings, the plurality of third openings connected to the plurality of second openings of the first insulating layer is provided, and one or a plurality of electron emission portions are provided. You can also

収束電極は、実施例1にて説明した方法にて形成するだけでなく、例えば、厚さ数十μmの42%Ni−Feアロイから成る金属板の両面に、例えばSiO2から成る絶縁膜を形成した後、各画素に対応した領域にパンチングやエッチングすることによって第1開口部を形成することで収束電極を作製することもできる。そして、カソードパネル、金属板、アノードパネルを積み重ね、両パネルの外周部に枠体を配置し、加熱処理を施すことによって、金属板の一方の面に形成された絶縁膜と第1絶縁層12とを接着させ、金属板の他方の面に形成された絶縁膜とアノードパネルAPとを接着し、これらの部材を一体化させ、その後、真空封入することで、冷陰極電界電子放出表示装置を完成させることもできる。 The focusing electrode is not only formed by the method described in the first embodiment, but, for example, an insulating film made of, for example, SiO 2 is formed on both surfaces of a metal plate made of 42% Ni—Fe alloy having a thickness of several tens of μm. After the formation, the converging electrode can be manufactured by forming the first opening by punching or etching the region corresponding to each pixel. Then, by stacking the cathode panel, the metal plate, and the anode panel, arranging the frame on the outer periphery of both panels, and performing heat treatment, the insulating film and the first insulating layer 12 formed on one surface of the metal plate. Are bonded to each other, the insulating film formed on the other surface of the metal plate and the anode panel AP are bonded, these members are integrated, and then vacuum-encapsulated, whereby the cold cathode field emission display device is obtained. It can also be completed.

図1は、スピント型冷陰極電界電子放出素子を有する冷陰極電界電子放出表示装置の概念的な一部端面図である。FIG. 1 is a conceptual partial end view of a cold cathode field emission display having a Spindt type cold cathode field emission device. 図2は、冷陰極電界電子放出表示装置を構成するカソードパネル及びアノードパネルを分解したときのカソードパネルとアノードパネルの一部分の模式的な分解斜視図である。FIG. 2 is a schematic exploded perspective view of a part of the cathode panel and the anode panel when the cathode panel and the anode panel constituting the cold cathode field emission display device are disassembled. 図3は、扁平型冷陰極電界電子放出素子を有する冷陰極電界電子放出表示装置の概念的な一部端面図である。FIG. 3 is a conceptual partial end view of a cold cathode field emission display having a flat type cold cathode field emission device. 図4は、冷陰極電界電子放出表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体層の配置を模式的に示す配置図である。FIG. 4 is a layout diagram schematically showing the layout of barrier ribs, spacers, and phosphor layers in an anode panel constituting a cold cathode field emission display. 図5は、冷陰極電界電子放出表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体層の配置を模式的に示す配置図である。FIG. 5 is a layout diagram schematically showing the layout of the barrier ribs, spacers, and phosphor layers in the anode panel constituting the cold cathode field emission display. 図6は、冷陰極電界電子放出表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体層の配置を模式的に示す配置図である。FIG. 6 is an arrangement diagram schematically showing the arrangement of the barrier ribs, spacers and phosphor layers in the anode panel constituting the cold cathode field emission display. 図7は、冷陰極電界電子放出表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体層の配置を模式的に示す配置図である。FIG. 7 is a layout diagram schematically showing the layout of the barrier ribs, spacers, and phosphor layers in the anode panel constituting the cold cathode field emission display. 図8は、冷陰極電界電子放出表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体層の配置を模式的に示す配置図である。FIG. 8 is a layout diagram schematically showing the layout of the barrier ribs, spacers, and phosphor layers in the anode panel constituting the cold cathode field emission display. 図9は、冷陰極電界電子放出表示装置を構成するアノードパネルにおける隔壁、スペーサ及び蛍光体層の配置を模式的に示す配置図である。FIG. 9 is a layout diagram schematically showing the layout of barrier ribs, spacers, and phosphor layers in an anode panel constituting a cold cathode field emission display. 図10の(A)及び(B)は、スピント型冷陰極電界電子放出素子の製造方法を説明するための支持体等の模式的な一部端面図である。10A and 10B are schematic partial end views of a support and the like for explaining a method of manufacturing a Spindt-type cold cathode field emission device. 図11の(A)、(B)及び(C)は、図10の(B)に引き続き、スピント型冷陰極電界電子放出素子の製造方法を説明するための支持体等の模式的な一部端面図である。(A), (B), and (C) of FIG. 11 are schematic partial views of a support and the like for explaining a method of manufacturing a Spindt-type cold cathode field emission device, following (B) of FIG. It is an end view. 図12は、スペーサの近傍における電子ビームの軌道を模式的に示す図である。FIG. 12 is a diagram schematically showing the trajectory of the electron beam in the vicinity of the spacer. 図13は、スペーサの近傍における電子ビームの軌道を模式的に示す図である。FIG. 13 is a diagram schematically showing the trajectory of the electron beam in the vicinity of the spacer.

符号の説明Explanation of symbols

AP・・・アノードパネル、CP・・・カソードパネル、EA・・・電子放出領域、10・・・支持体、11・・・カソード電極、12・・・第1絶縁層、13・・・ゲート電極、14A・・・第1開口部、14B・・・第2開口部、14C・・・第3開口部、15,15A・・・電子放出部、16・・・第2絶縁層、17・・・収束電極、18・・・剥離層、19・・・導電材料層、20・・・基板、21・・・隔壁、22,22R,22G,22B・・・蛍光体層、23・・・光吸収層(ブラック・マトリックス)、24・・・アノード電極、25・・・スペーサ保持部、26・・・枠体、31・・・カソード電極制御回路、32・・・ゲート電極制御回路、33・・・収束電極制御回路、34・・・アノード電極制御回路、40・・・スペーサ、41・・・帯電防止膜
AP ... anode panel, CP ... cathode panel, EA ... electron emission region, 10 ... support, 11 ... cathode electrode, 12 ... first insulating layer, 13 ... gate Electrode, 14A ... 1st opening, 14B ... 2nd opening, 14C ... 3rd opening, 15, 15A ... Electron emission part, 16 ... 2nd insulating layer, 17 * ..Converging electrode, 18 ... peeling layer, 19 ... conductive material layer, 20 ... substrate, 21 ... partition, 22, 22R, 22G, 22B ... phosphor layer, 23 ... Light absorption layer (black matrix), 24... Anode electrode, 25... Spacer holding part, 26... Frame, 31. ... Converging electrode control circuit, 34 ... Anode electrode control circuit, 40 ... Pacer, 41 ... antistatic film

Claims (4)

複数の冷陰極電界電子放出素子が設けられたカソードパネルと、蛍光体層及びアノード電極が設けられたアノードパネルとが、それらの周縁部で枠体を介して接合され、
カソードパネルとアノードパネルとによって挟まれた空間が真空状態となっており、
カソードパネルとアノードパネルとの間には、表面に帯電防止膜が形成されたスペーサが、複数、配設されており、
冷陰極電界電子放出素子は、
(A)支持体上に形成されたカソード電極、
(B)支持体及びカソード電極上に形成された第1絶縁層、
(C)第1絶縁層上に形成されたゲート電極、
(D)ゲート電極及び第1絶縁層上に形成された第2絶縁層、
(E)第2絶縁層上に形成された収束電極、
(F)収束電極及び第2絶縁層に形成された第1開口部、ゲート電極に形成され、第1開口部と連通した第2開口部、及び、第1絶縁層に形成され、第2開口部に連通した第3開口部、並びに、
(G)第3開口部の底部に露出したカソード電極上に形成された電子放出部、
から成る冷陰極電界電子放出表示装置であって、
アノード電極に電圧を印加しない状態で、カソード電極に印加する電圧よりも高い電圧をゲート電極に印加し、ゲート電極に印加する電圧よりも高い電圧を収束電極に印加して、電子放出部から放出された電子を収束電極に衝突させ、収束電極から放出された酸化作用を有するガスを帯電防止膜に吸着させることで帯電防止膜は酸化される冷陰極電界電子放出表示装置。
A cathode panel provided with a plurality of cold cathode field emission devices and an anode panel provided with a phosphor layer and an anode electrode are joined together via a frame at the periphery thereof.
The space between the cathode panel and the anode panel is in a vacuum state,
Between the cathode panel and the anode panel, a plurality of spacers having an antistatic film formed on the surface are disposed,
Cold cathode field emission device
(A) a cathode electrode formed on a support;
(B) a first insulating layer formed on the support and the cathode electrode;
(C) a gate electrode formed on the first insulating layer;
(D) a second insulating layer formed on the gate electrode and the first insulating layer;
(E) a focusing electrode formed on the second insulating layer;
(F) a first opening formed in the focusing electrode and the second insulating layer; a second opening formed in the gate electrode and communicating with the first opening; and a second opening formed in the first insulating layer. A third opening communicating with the part, and
(G) an electron emission portion formed on the cathode electrode exposed at the bottom of the third opening,
A cold cathode field emission display comprising a,
With no voltage applied to the anode electrode, a voltage higher than the voltage applied to the cathode electrode is applied to the gate electrode, and a voltage higher than the voltage applied to the gate electrode is applied to the converging electrode to emit from the electron emitter. electrons to collide with the focusing electrode, the cold cathode field emission display antistatic film Rukoto adsorbed onto the antistatic layer of the gas to be oxidized with the released oxidizing action from the focusing electrode.
収束電極は、真空蒸着法にて形成されたアルミニウム薄膜から成る請求項1に記載の冷陰極電界電子放出表示装置。 2. The cold cathode field emission display according to claim 1, wherein the focusing electrode is made of an aluminum thin film formed by a vacuum deposition method . 帯電防止膜は、金属酸化物から成る請求項1に記載の冷陰極電界電子放出表示装置。 Antistatic film, a cold cathode field emission display according to claim 1 comprising a metal oxide. 帯電防止膜は、クロム酸化物から成る請求項3に記載の冷陰極電界電子放出表示装置。 Antistatic film, a cold cathode field emission display according to claim 3 consisting of chromium oxide.
JP2005157016A 2005-05-30 2005-05-30 Cold cathode field emission display Expired - Fee Related JP4806968B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005157016A JP4806968B2 (en) 2005-05-30 2005-05-30 Cold cathode field emission display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005157016A JP4806968B2 (en) 2005-05-30 2005-05-30 Cold cathode field emission display

Publications (2)

Publication Number Publication Date
JP2006330560A JP2006330560A (en) 2006-12-07
JP4806968B2 true JP4806968B2 (en) 2011-11-02

Family

ID=37552281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005157016A Expired - Fee Related JP4806968B2 (en) 2005-05-30 2005-05-30 Cold cathode field emission display

Country Status (1)

Country Link
JP (1) JP4806968B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251102A (en) * 2009-04-15 2010-11-04 Canon Inc Image display device
JP2021173925A (en) 2020-04-28 2021-11-01 日亜化学工業株式会社 Wavelength conversion member and method of manufacturing light-emitting device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001076648A (en) * 1999-09-01 2001-03-23 Matsushita Electric Ind Co Ltd Image display and its manufacture
JP2001110301A (en) * 1999-10-12 2001-04-20 Sony Corp Cold-cathode field-electron emission element and its manufacturing method, and cold-cathode field-electron emission display unit and its manufacturing method
JP3684173B2 (en) * 2000-06-30 2005-08-17 キヤノン株式会社 Manufacturing method of image display device

Also Published As

Publication number Publication date
JP2006330560A (en) 2006-12-07

Similar Documents

Publication Publication Date Title
JP4449835B2 (en) Method for manufacturing anode panel for flat panel display device
JP2007095649A (en) Flat-panel display
JP4131238B2 (en) Display panel and display device
JP5066859B2 (en) Flat panel display
JP4910327B2 (en) Cold cathode field emission display and driving method of cold cathode field emission display
JP4806968B2 (en) Cold cathode field emission display
JP4894223B2 (en) Flat panel display
JP5040081B2 (en) Flat panel display
JP4844042B2 (en) Flat panel display
JP4802583B2 (en) Manufacturing method of spacer
JP4736537B2 (en) Flat panel display
JP4305144B2 (en) Method of assembling a cold cathode field emission display
JP4934996B2 (en) Method for manufacturing flat display device
JP2005142003A (en) Display panel and display device
JP5355900B2 (en) Flat panel display
JP4466496B2 (en) Spacer and flat display device
JP4228968B2 (en) Cathode panel for cold cathode field emission display and cold cathode field emission display
JP4765397B2 (en) Electron emission panel and flat display device
JP2005044705A (en) Cold cathode field electron emission display device
JP4561491B2 (en) Method for manufacturing anode panel for flat display device, manufacturing method for flat display device, and flat display device
JP2008004280A (en) Flat panel display device
JP5150314B2 (en) Method for manufacturing anode panel and method for forming phosphor region
JP5345324B2 (en) Cold cathode field emission display
JP4797423B2 (en) Flat panel display
JP5345326B2 (en) Flat panel display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110719

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees