JP4466496B2 - Spacer and flat display device - Google Patents

Spacer and flat display device Download PDF

Info

Publication number
JP4466496B2
JP4466496B2 JP2005211023A JP2005211023A JP4466496B2 JP 4466496 B2 JP4466496 B2 JP 4466496B2 JP 2005211023 A JP2005211023 A JP 2005211023A JP 2005211023 A JP2005211023 A JP 2005211023A JP 4466496 B2 JP4466496 B2 JP 4466496B2
Authority
JP
Japan
Prior art keywords
panel
spacer
oxide
display device
phosphor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005211023A
Other languages
Japanese (ja)
Other versions
JP2007027026A (en
Inventor
敦司 関
直彦 鈴村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005211023A priority Critical patent/JP4466496B2/en
Publication of JP2007027026A publication Critical patent/JP2007027026A/en
Application granted granted Critical
Publication of JP4466496B2 publication Critical patent/JP4466496B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、例えば、文字や画像等の情報を表示する平面型表示装置において使用されるスペーサ、並びに、係るスペーサが組み込まれた平面型表示装置に関する。   The present invention relates to a spacer used in, for example, a flat display device that displays information such as characters and images, and a flat display device incorporating such a spacer.

現在主流の陰極線管(CRT)に代わる画像表示装置として、平面型(フラットパネル形式)の表示装置が種々検討されている。このような平面型の表示装置として、液晶表示装置(LCD)、エレクトロルミネッセンス表示装置(ELD)、プラズマ表示装置(PDP)を例示することができる。また、電子放出素子を組み込んだ平面型表示装置の開発も進められている。ここで、電子放出素子として、冷陰極電界電子放出素子、金属/絶縁膜/金属型素子(MIM素子とも呼ばれる)、表面伝導型電子放出素子が知られており、これらの冷陰極電子源から構成された電子放出素子を組み込んだ平面型表示装置は、高解像度、高輝度のカラー表示、及び、低消費電力の観点から注目を集めている。   As an image display device that can replace the mainstream cathode ray tube (CRT), various types of flat display devices have been studied. Examples of such a flat display device include a liquid crystal display device (LCD), an electroluminescence display device (ELD), and a plasma display device (PDP). Development of a flat display device incorporating an electron-emitting device is also underway. Here, as the electron-emitting device, a cold cathode field electron-emitting device, a metal / insulating film / metal-type device (also called MIM device), and a surface conduction electron-emitting device are known. The flat display device incorporating the electron-emitting device is attracting attention from the viewpoint of high resolution, high luminance color display, and low power consumption.

冷陰極電界電子放出素子を組み込んだ平面型表示装置である冷陰極電界電子放出表示装置(以下、表示装置と略称する場合がある)は、一般に、2次元マトリクス状に配列された各画素に対応した電子放出領域を有するカソードパネルと、電子放出領域から放出された電子との衝突により励起されて発光する蛍光体層を有するアノードパネルとが、真空層を介して対向配置された構成を有する。電子放出領域には、通常、1又は複数の冷陰極電界電子放出素子(以下、電界放出素子と略称する場合がある)が設けられている。電界放出素子として、スピント型、扁平型、エッジ型、平面型等を挙げることができる。   A cold cathode field emission display device (hereinafter sometimes abbreviated as a display device), which is a flat display device incorporating a cold cathode field emission device, generally corresponds to each pixel arranged in a two-dimensional matrix. The cathode panel having the electron emission region and the anode panel having a phosphor layer that emits light when excited by collision with electrons emitted from the electron emission region are arranged to face each other through a vacuum layer. The electron emission region is usually provided with one or a plurality of cold cathode field emission devices (hereinafter sometimes abbreviated as field emission devices). Examples of field emission devices include Spindt type, flat type, edge type, and planar type.

一例として、スピント型電界放出素子を有する表示装置の概念的な一部端面図を図4に示し、カソードパネルCP及びアノードパネルAPを分解したときのカソードパネルCPとアノードパネルAPの一部分の模式的な分解斜視図を図5に示す。この表示装置を構成するスピント型電界放出素子は、支持体10上に形成されたカソード電極11と、支持体10及びカソード電極11上に形成された絶縁層12と、絶縁層12上に形成されたゲート電極13と、ゲート電極13及び絶縁層12に設けられた開口部14(ゲート電極13に設けられた第1開口部14A、及び、絶縁層12に設けられた第2開口部14B)と、開口部14の底部に位置するカソード電極11上に形成された円錐形の電子放出部15から構成されている。   As an example, a conceptual partial end view of a display device having a Spindt-type field emission device is shown in FIG. 4, and a schematic view of a part of the cathode panel CP and the anode panel AP when the cathode panel CP and the anode panel AP are disassembled. A simple exploded perspective view is shown in FIG. The Spindt-type field emission device constituting this display device is formed on a cathode electrode 11 formed on a support 10, an insulating layer 12 formed on the support 10 and the cathode electrode 11, and an insulating layer 12. The gate electrode 13 and the opening 14 provided in the gate electrode 13 and the insulating layer 12 (the first opening 14A provided in the gate electrode 13 and the second opening 14B provided in the insulating layer 12). And a conical electron emission portion 15 formed on the cathode electrode 11 located at the bottom of the opening 14.

あるいは又、略平面状の電子放出部15Aを有する、所謂扁平型電界放出素子を有する表示装置の概念的な一部端面図を図6に示す。この扁平型電界放出素子は、支持体10上に形成されたカソード電極11と、支持体10及びカソード電極11上に形成された絶縁層12と、絶縁層12上に形成されたゲート電極13と、ゲート電極13及び絶縁層12に設けられた開口部14(ゲート電極13に設けられた第1開口部14A、及び、絶縁層12に設けられた第2開口部14B)と、開口部14の底部に位置するカソード電極11上に形成された電子放出部15Aから構成されている。電子放出部15Aは、例えば、マトリックスに一部分が埋め込まれた多数のカーボン・ナノチューブから構成されている。   Alternatively, FIG. 6 shows a conceptual partial end view of a display device having a so-called flat type field emission device having a substantially planar electron emission portion 15A. This flat field emission device includes a cathode electrode 11 formed on a support 10, an insulating layer 12 formed on the support 10 and the cathode electrode 11, and a gate electrode 13 formed on the insulating layer 12. The opening 14 provided in the gate electrode 13 and the insulating layer 12 (the first opening 14A provided in the gate electrode 13 and the second opening 14B provided in the insulating layer 12), and the opening 14 It comprises an electron emission portion 15A formed on the cathode electrode 11 located at the bottom. The electron emission portion 15A is composed of, for example, a large number of carbon nanotubes partially embedded in a matrix.

これらの表示装置において、カソード電極11は、第1方向(図4〜図6においてY軸方向)に延びる帯状であり、ゲート電極13は、第1方向とは異なる第2方向(図4〜図6においてX軸方向)に延びる帯状である。一般に、カソード電極11とゲート電極13とは、これらの両電極11,13の射影像が互いに直交する方向に各々帯状に形成されている。帯状のカソード電極11と帯状のゲート電極13とが重複する重複領域が、電子放出領域EAであり、1サブピクセルの領域に相当する。そして、係る電子放出領域EAが、カソードパネルCPの有効領域(表示装置の表示領域に対応する領域)内に、通常、2次元マトリックス状に配列されている。   In these display devices, the cathode electrode 11 has a strip shape extending in the first direction (Y-axis direction in FIGS. 4 to 6), and the gate electrode 13 has a second direction (FIGS. 4 to 4) different from the first direction. 6 in the X-axis direction). In general, the cathode electrode 11 and the gate electrode 13 are each formed in a strip shape in a direction in which the projected images of both the electrodes 11 and 13 are orthogonal to each other. An overlapping region where the strip-shaped cathode electrode 11 and the strip-shaped gate electrode 13 overlap is an electron emission region EA, which corresponds to a region of one subpixel. The electron emission areas EA are usually arranged in a two-dimensional matrix within the effective area of the cathode panel CP (area corresponding to the display area of the display device).

一方、アノードパネルAPは、基板20上に所定のパターンを有する蛍光体層22(具体的には、赤色発光蛍光体層22R、緑色発光蛍光体層22G、及び、青色発光蛍光体層22B)が形成され、蛍光体層22がアノード電極24で覆われた構造を有する。尚、これらの蛍光体層22の間は、カーボン等の光吸収性材料から成る光吸収層(ブラックマトリックス)23で埋め込まれており、表示画像の色濁り、光学的クロストークの発生を防止している。尚、図中、参照番号21は隔壁を表し、参照番号40は例えば板状のスペーサを表し、参照番号25はスペーサ保持部を表し、参照番号26は枠体を表し、参照番号16は収束電極を表し、参照番号17は層間絶縁層を表す。図5及び図6においては、隔壁やスペーサ、スペーサ保持部、収束電極の図示を省略した。   On the other hand, the anode panel AP has a phosphor layer 22 (specifically, a red light-emitting phosphor layer 22R, a green light-emitting phosphor layer 22G, and a blue light-emitting phosphor layer 22B) having a predetermined pattern on the substrate 20. The phosphor layer 22 is formed and covered with the anode electrode 24. Between these phosphor layers 22, a light absorbing layer (black matrix) 23 made of a light absorbing material such as carbon is embedded to prevent display image color turbidity and optical crosstalk. ing. In the figure, reference numeral 21 represents a partition, reference numeral 40 represents a plate-like spacer, reference numeral 25 represents a spacer holding part, reference numeral 26 represents a frame, reference numeral 16 represents a converging electrode, and so on. Reference numeral 17 represents an interlayer insulating layer. In FIGS. 5 and 6, illustration of the partition walls, the spacers, the spacer holding portion, and the focusing electrode is omitted.

アノード電極24は、蛍光体層22からの発光を反射させる反射膜としての機能の他、蛍光体層22から反跳した電子、あるいは、蛍光体層22から放出された2次電子(以下、これらの電子を総称して、後方散乱電子と呼ぶ)を反射させる反射膜としての機能、蛍光体層22の帯電防止といった機能を有する。また、隔壁21は、後方散乱電子が他の蛍光体層22に衝突し、所謂光学的クロストーク(色濁り)が発生することを防止する機能を有する。   The anode electrode 24 functions as a reflection film that reflects the light emitted from the phosphor layer 22, and rebounds from the phosphor layer 22 or secondary electrons emitted from the phosphor layer 22 (hereinafter referred to as these The electrons are collectively referred to as backscattered electrons) and have a function of preventing the phosphor layer 22 from being charged. The barrier rib 21 has a function of preventing so-called optical crosstalk (color turbidity) from occurring due to backscattered electrons colliding with another phosphor layer 22.

1サブピクセルは、カソードパネル側の電子放出領域EAと、これらの電界放出素子の一群に対面したアノードパネル側の蛍光体層22とによって構成されている。カラー表示の表示装置の場合には、1画素(1ピクセル)は、1つの赤色発光蛍光体層、1つの緑色発光蛍光体層、及び、1つの青色発光蛍光体層の集合から構成されている。有効領域には、係る画素が、例えば数十万〜数百万個ものオーダーにて配列されている。   One subpixel is composed of an electron emission area EA on the cathode panel side and a phosphor layer 22 on the anode panel side facing a group of these field emission elements. In the case of a color display device, one pixel (one pixel) is composed of a set of one red-emitting phosphor layer, one green-emitting phosphor layer, and one blue-emitting phosphor layer. . In the effective area, such pixels are arranged on the order of hundreds of thousands to millions, for example.

そして、アノードパネルAPとカソードパネルCPとを、電子放出領域EAと蛍光体層22とが対向するように配置し、周縁部において枠体26を介して接合した後、排気し、封止することによって、表示装置を作製することができる。アノードパネルAPとカソードパネルCPと枠体26とによって囲まれた空間は高真空(例えば、1×10-3Pa以下)となっている。 Then, the anode panel AP and the cathode panel CP are arranged so that the electron emission area EA and the phosphor layer 22 face each other, joined at the peripheral portion via the frame body 26, and then exhausted and sealed. Thus, a display device can be manufactured. A space surrounded by the anode panel AP, the cathode panel CP, and the frame body 26 is in a high vacuum (for example, 1 × 10 −3 Pa or less).

従って、アノードパネルAPとカソードパネルCPとの間にスペーサ40を配設しておかないと、大気圧によって表示装置が損傷を受けてしまう。スペーサ40は、スペーサ基材40Aと、スペーサ基材40Aの側面上に設けられた帯電防止膜40Bとから成る。これらについては後述する。   Therefore, if the spacer 40 is not disposed between the anode panel AP and the cathode panel CP, the display device is damaged by the atmospheric pressure. The spacer 40 includes a spacer base 40A and an antistatic film 40B provided on the side surface of the spacer base 40A. These will be described later.

カソード電極11には相対的に負電圧がカソード電極制御回路31から印加され、ゲート電極13には相対的に正電圧がゲート電極制御回路32から印加され、収束電極16には収束電極制御回路(図示せず)から相対的に負電圧(例えば、0ボルト)が印加され、アノード電極24にはゲート電極13よりも更に高い正電圧がアノード電極制御回路33から印加される。係る表示装置において表示を行う場合、例えば、カソード電極11にカソード電極制御回路31から走査信号を入力し、ゲート電極13にゲート電極制御回路32からビデオ信号を入力する。あるいは、カソード電極11にカソード電極制御回路31からビデオ信号を入力し、ゲート電極13にゲート電極制御回路32から走査信号を入力する。カソード電極11とゲート電極13との間に電圧を印加した際に生ずる電界により、量子トンネル効果に基づき電子放出部15,15Aから電子が放出され、この電子がアノード電極24に引き付けられ、アノード電極24を通過して蛍光体層22に衝突する。その結果、蛍光体層22が励起されて発光し、所望の画像を得ることができる。つまり、この冷陰極電界電子放出表示装置の動作は、基本的に、ゲート電極13に印加される電圧、及び、カソード電極11に印加される電圧によって制御される。   A relatively negative voltage is applied to the cathode electrode 11 from the cathode electrode control circuit 31, a relatively positive voltage is applied to the gate electrode 13 from the gate electrode control circuit 32, and a focusing electrode control circuit ( A relatively negative voltage (for example, 0 volts) is applied from an anode electrode control circuit 33, and a higher positive voltage than that of the gate electrode 13 is applied to the anode electrode 24. When performing display in such a display device, for example, a scanning signal is input to the cathode electrode 11 from the cathode electrode control circuit 31, and a video signal is input to the gate electrode 13 from the gate electrode control circuit 32. Alternatively, a video signal is input from the cathode electrode control circuit 31 to the cathode electrode 11, and a scanning signal is input from the gate electrode control circuit 32 to the gate electrode 13. Electrons are emitted from the electron emission portions 15 and 15A based on the quantum tunnel effect due to an electric field generated when a voltage is applied between the cathode electrode 11 and the gate electrode 13, and the electrons are attracted to the anode electrode 24. It passes through 24 and collides with the phosphor layer 22. As a result, the phosphor layer 22 is excited to emit light, and a desired image can be obtained. That is, the operation of the cold cathode field emission display is basically controlled by the voltage applied to the gate electrode 13 and the voltage applied to the cathode electrode 11.

図7の(A)〜(B)に、スペーサ40の近傍に位置する画素における電子ビームの軌道を模式的に示す。尚、図7の(A)〜(B)にあっては、アノード電極や光吸収層(ブラックマトリックス)の図示を省略した。   7A and 7B schematically show the trajectory of the electron beam in the pixel located in the vicinity of the spacer 40. FIG. In FIGS. 7A to 7B, the anode electrode and the light absorption layer (black matrix) are not shown.

図7の(A)に示すように、電子放出部15から放出された電子は、蛍光体層22に向かう。しかし、スペーサ40の近傍の電子放出部15から電子が放出される際に、一部の電子が、スペーサ40における側面部の表面に衝突することがある。また、アノードパネルAPにおけるアノード電極(図示せず)を通過し、蛍光体層22に衝突した電子の一部は、蛍光体層22で後方散乱され、後方散乱電子の一部はスペーサ40に衝突する。スペーサ40に電子が衝突すると、その表面から2次電子が放出される。スペーサ40に衝突する電子とスペーサから放出される2次電子の量に差がある場合には、スペーサ40が帯電して電子の軌道に影響を与える。このため、2次電子放出係数が1に近い材料から成る帯電防止膜、例えばCr23等から成る帯電防止膜40Bが、スペーサ基材40Aの側面上に設けられている。 As shown in FIG. 7A, the electrons emitted from the electron emission part 15 go to the phosphor layer 22. However, when electrons are emitted from the electron emitting portion 15 near the spacer 40, some electrons may collide with the surface of the side surface portion of the spacer 40. Further, a part of the electrons that have passed through an anode electrode (not shown) in the anode panel AP and collided with the phosphor layer 22 are backscattered by the phosphor layer 22, and a part of the backscattered electrons collide with the spacer 40. To do. When electrons collide with the spacer 40, secondary electrons are emitted from the surface. When there is a difference between the amount of electrons colliding with the spacer 40 and the amount of secondary electrons emitted from the spacer, the spacer 40 is charged and affects the trajectory of the electrons. Therefore, an antistatic film made of a material having a secondary electron emission coefficient close to 1, for example, an antistatic film 40B made of Cr 2 O 3 or the like is provided on the side surface of the spacer base 40A.

スペーサ基材40Aは、例えば、セラミックやガラスから成る。セラミックとして、ムライトやアルミナ、チタン酸バリウム等が知られており、例えば特表2003−524280号公報等に種々の材料が開示されている。また、帯電防止膜を構成する材料(2次電子放出係数が1に近い材料)として、グラファイト等の半金属、酸化物、ホウ化物、炭化物、硫化物、及び、窒化物等が知られており、例えば特表2004−500688号公報等に種々の材料が開示されている。   The spacer base 40A is made of, for example, ceramic or glass. As the ceramic, mullite, alumina, barium titanate, and the like are known, and various materials are disclosed in, for example, JP-T-2003-524280. In addition, as materials constituting the antistatic film (materials whose secondary electron emission coefficient is close to 1), semimetals such as graphite, oxides, borides, carbides, sulfides, and nitrides are known. For example, various materials are disclosed in Japanese Patent Publication No. 2004-500688.

特表2003−524280号公報Special table 2003-524280 gazette 特表2004−500688号公報JP-T-2004-500688

ところで、長時間に亘りスペーサ40に電子が衝突することによって、スペーサ40が変質を起こし、その電気抵抗特性が変化することがある。先に述べたように、スペーサ基材40Aの側面上に、帯電防止膜40Bとして例えばCr23から成る金属酸化膜が設けられているとき、この金属酸化膜が電子の衝突により還元され、その電気抵抗が変動する場合がある。スペーサ40の電気抵抗特性が変化すると、スペーサ40付近の電界が変化し、電子ビーム軌道が湾曲する(図7の(B)参照)。これにより、表示装置のスペーサ40近傍の画素における輝度特性も変化する。 By the way, when electrons collide with the spacer 40 for a long time, the spacer 40 may be altered and its electric resistance characteristic may be changed. As described above, when a metal oxide film made of, for example, Cr 2 O 3 is provided on the side surface of the spacer base material 40A as the antistatic film 40B, the metal oxide film is reduced by electron collision, The electrical resistance may fluctuate. When the electric resistance characteristic of the spacer 40 changes, the electric field in the vicinity of the spacer 40 changes and the electron beam trajectory is curved (see FIG. 7B). Thereby, the luminance characteristics of the pixels in the vicinity of the spacer 40 of the display device also change.

スペーサ40の電気抵抗特性の変動は、通常、表示装置の動作時間に応じて大きくなる。従って、上述した電子ビーム軌道の湾曲も、表示装置の動作時間に応じて、その程度が大きくなる。これに伴い、表示装置のスペーサ40近傍の画素における輝度特性は、経時変化を示す。一方、スペーサ40から離れた画素については、上記の現象は生じない。このため、表示装置の表示画面において、スペーサ40に沿った画素に相対的な輝度変化が生じ、表示画面の均一性が悪化する。   The variation in the electrical resistance characteristics of the spacer 40 usually increases according to the operation time of the display device. Therefore, the degree of the above-described curvature of the electron beam trajectory increases depending on the operation time of the display device. Accordingly, the luminance characteristics of the pixels in the vicinity of the spacer 40 of the display device change with time. On the other hand, the above phenomenon does not occur with respect to the pixels away from the spacer 40. For this reason, in the display screen of the display device, a relative luminance change occurs in the pixels along the spacers 40, and the uniformity of the display screen is deteriorated.

従って、本発明の目的は、スペーサに沿った画素の相対的な輝度変化を軽減することができる、平面型表示装置において使用されるスペーサ、並びに、係るスペーサが組み込まれた平面型表示装置を提供することにある。   Accordingly, an object of the present invention is to provide a spacer used in a flat display device capable of reducing a relative luminance change of pixels along the spacer, and a flat display device incorporating such a spacer. There is to do.

上記の目的を達成するための本発明のスペーサは、電子を放出する電子放出源が支持体に複数、形成されて成る第1パネルと、電子放出源から放出された電子が衝突する蛍光体層及びアノード電極が基板に形成されて成る第2パネルとが、それらの周縁部において接合され、第1パネルと第2パネルとによって挟まれた空間が真空に保持される平面型表示装置において使用され、第1パネルと第2パネル側端との間に配置されるスペーサである。   In order to achieve the above object, the spacer of the present invention comprises a first panel in which a plurality of electron emission sources for emitting electrons are formed on a support, and a phosphor layer on which electrons emitted from the electron emission source collide. And a second panel in which an anode electrode is formed on a substrate, are joined at their peripheral portions, and is used in a flat display device in which a space sandwiched between the first panel and the second panel is maintained in a vacuum. The spacer is disposed between the first panel and the second panel side end.

また、上記の目的を達成するための本発明の平面型表示装置は、電子を放出する電子放出源が支持体に複数、形成されて成る第1パネルと、電子放出源から放出された電子が衝突する蛍光体層及びアノード電極が基板に形成されて成る第2パネルとが、それらの周縁部において接合され、スペーサが第1パネルと第2パネル側端との間に配置され、第1パネルと第2パネルとによって挟まれた空間が真空に保持される平面型表示装置である。   In order to achieve the above object, the flat display device of the present invention includes a first panel in which a plurality of electron emission sources that emit electrons are formed on a support, and electrons emitted from the electron emission sources. The colliding phosphor layer and the second panel in which the anode electrode is formed on the substrate are joined at the peripheral portion thereof, and the spacer is disposed between the first panel and the second panel side end. And the second panel are flat display devices in which a space is maintained in a vacuum.

そして、本発明のスペーサ、あるいは、本発明の平面型表示装置に組み込まれるスペーサは、スペーサ基材と、該スペーサ基材の側面上に設けられた帯電防止膜とから成り、帯電防止膜は、(A)クロム酸化物、マンガン酸化物、及び、亜鉛酸化物から成る群から選択された少なくとも1種類の金属酸化物(以下、便宜上、第1の金属酸化物と呼ぶ場合がある)、並びに、(B)チタン酸化物、及び、インジウム酸化物から成る群から選択された少なくとも1種類の金属酸化物(以下、便宜上、第2の金属酸化物と呼ぶ場合がある)から成ることを特徴とする。帯電防止膜は、スペーサ基材の側面上に直接設けられていてもよいし、例えば、密着性改善用等の下地膜がスペーサ基材の上に形成されており、下地膜の上に帯電防止膜が形成されていてもよい。   The spacer of the present invention or the spacer incorporated in the flat display device of the present invention comprises a spacer base material and an antistatic film provided on the side surface of the spacer base material. (A) at least one metal oxide selected from the group consisting of chromium oxide, manganese oxide, and zinc oxide (hereinafter sometimes referred to as the first metal oxide for convenience), and (B) It is characterized by comprising at least one metal oxide selected from the group consisting of titanium oxide and indium oxide (hereinafter sometimes referred to as second metal oxide for convenience). . The antistatic film may be provided directly on the side surface of the spacer base material. For example, a base film for improving adhesion is formed on the spacer base material, and the antistatic film is formed on the base film. A film may be formed.

本発明のスペーサ、あるいは、本発明の平面型表示装置(以下、これらを総称して、単に、本発明と呼ぶ場合がある)において、帯電防止膜を構成する(第1の金属酸化物,第2の金属酸化物)の組み合わせとして、(クロム酸化物,チタン酸化物)、(クロム酸化物,インジウム酸化物)、(マンガン酸化物,チタン酸化物)、(マンガン酸化物,インジウム酸化物)、(亜鉛酸化物,チタン酸化物)あるいは(亜鉛酸化物,インジウム酸化物)を挙げることができるが、中でも、(第1の金属酸化物,第2の金属酸化物)の組み合わせとして、(クロム酸化物,チタン酸化物)あるいは(クロム酸化物,インジウム酸化物)の組み合わせが好ましい。   In the spacer of the present invention or the flat display device of the present invention (hereinafter, these may be collectively referred to simply as the present invention), an antistatic film is formed (first metal oxide, (Chromium oxide, titanium oxide), (chromium oxide, indium oxide), (manganese oxide, titanium oxide), (manganese oxide, indium oxide), (Zinc oxide, Titanium oxide) or (Zinc oxide, Indium oxide) can be mentioned. Among them, as a combination of (first metal oxide, second metal oxide), (chromium oxide) Or a combination of (chromium oxide, indium oxide).

本発明において、帯電防止膜の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、イオンプレーティング法、レーザアブレーション法といった各種のPVD法;プラズマCVD法やレーザCVD法、熱CVD法、気相合成法、気相成長法といった各種のCVD法;スクリーン印刷法;ゾル・ゲル法等を挙げることができる。   In the present invention, as an antistatic film forming method, for example, various PVD methods such as an evaporation method such as an electron beam evaporation method and a hot filament evaporation method, a sputtering method, an ion plating method, and a laser ablation method; a plasma CVD method and a laser CVD method. Various CVD methods such as a method, a thermal CVD method, a vapor phase synthesis method, and a vapor phase growth method; a screen printing method; a sol-gel method, and the like.

本発明において、スペーサ基材は、例えば、セラミックやガラスから成る態様とすることができる。セラミックとして、ムライト等のケイ酸アルミニウム化合物やアルミナ等の酸化アルミニウム、チタン酸バリウム、チタン酸ジルコン酸鉛、ジルコニア(酸化ジルコニウム)、コーディオライト、硼珪酸塩バリウム、珪酸鉄、ガラスセラミック材料、これらに、酸化チタンや酸化クロム、酸化マグネシウム、酸化鉄、酸化バナジウム、酸化ニッケルを添加したもの等を例示することができるし、例えば、特表2003−524280号公報等に記載されている材料を用いることもできる。また、ガラスとして、ソーダライムガラスや低アルカリガラス、無アルカリガラス、高歪点ガラス等を挙げることができる。スペーサ基材の形状は、板状であってもよいし、柱状であってもよい。柱状のスペーサ基材をその長手方向と直交する仮想平面で切断したときの断面形状は、例えば略円形であってもよいし、十字形であってもよい。   In this invention, a spacer base material can be made into the aspect which consists of ceramics or glass, for example. As ceramics, aluminum silicate compounds such as mullite, aluminum oxide such as alumina, barium titanate, lead zirconate titanate, zirconia (zirconium oxide), cordiolite, barium borosilicate, iron silicate, glass ceramic materials, etc. Examples include titanium oxide, chromium oxide, magnesium oxide, iron oxide, vanadium oxide, nickel oxide added, and the like, for example, using materials described in JP-T-2003-524280, etc. You can also. Examples of the glass include soda lime glass, low alkali glass, non-alkali glass, and high strain point glass. The shape of the spacer base material may be a plate shape or a column shape. The cross-sectional shape when the columnar spacer base material is cut along a virtual plane orthogonal to the longitudinal direction thereof may be, for example, a substantially circular shape or a cross shape.

ここで、平面型表示装置を冷陰極電界電子放出表示装置とする場合、冷陰極電界電子放出素子(以下、電界放出素子と略称する)は、
(a)支持体上に形成され、第1の方向に延びる帯状のカソード電極、
(b)カソード電極及び支持体上に形成された絶縁層、
(c)絶縁層上に形成され、第1の方向とは異なる第2の方向に延びる帯状のゲート電極、
(d)カソード電極とゲート電極の重複する重複領域に位置するゲート電極及び絶縁層の部分に設けられ、底部にカソード電極が露出した開口部、及び、
(e)開口部の底部に露出したカソード電極上に設けられた電子放出部、
から成る。
Here, when the flat display device is a cold cathode field emission display device, a cold cathode field emission device (hereinafter abbreviated as a field emission device) is:
(A) a strip-shaped cathode electrode formed on the support and extending in the first direction;
(B) an insulating layer formed on the cathode electrode and the support;
(C) a strip-shaped gate electrode formed on the insulating layer and extending in a second direction different from the first direction;
(D) an opening provided in a portion of the gate electrode and the insulating layer located in an overlapping region where the cathode electrode and the gate electrode overlap, and an exposed portion of the cathode electrode at the bottom; and
(E) an electron emission portion provided on the cathode electrode exposed at the bottom of the opening,
Consists of.

電界放出素子の型式は特に限定されず、スピント型電界放出素子(円錐形の電子放出部が、開口部の底部に位置するカソード電極の上に設けられた電界放出素子)や扁平型電界放出素子(略平面の電子放出部が、開口部の底部に位置するカソード電極の上に設けられた電界放出素子)等を挙げることができる。   The type of the field emission device is not particularly limited, and a Spindt-type field emission device (a field emission device in which a conical electron emission portion is provided on the cathode electrode positioned at the bottom of the opening) or a flat type field emission device (A field emission device in which a substantially planar electron emission portion is provided on a cathode electrode positioned at the bottom of the opening).

カソード電極の射影像とゲート電極の射影像とは直交することが、即ち、第1の方向と第2の方向とは直交することが、冷陰極電界電子放出表示装置の構造の簡素化といった観点から好ましい。第1の方向をX軸方向、第2の方向をY軸方向としてもよいし、第1の方向をY軸方向、第2の方向をX軸方向としてもよい。そして、第1パネルにおいては、電子放出領域が2次元マトリックス状に配列されており、各電子放出領域には、1又は複数の電界放出素子が設けられている。   From the viewpoint of simplifying the structure of the cold cathode field emission display, the projected image of the cathode electrode and the projected image of the gate electrode are orthogonal, that is, the first direction and the second direction are orthogonal. To preferred. The first direction may be the X-axis direction, the second direction may be the Y-axis direction, the first direction may be the Y-axis direction, and the second direction may be the X-axis direction. In the first panel, the electron emission regions are arranged in a two-dimensional matrix, and each electron emission region is provided with one or a plurality of field emission elements.

電界放出素子は、一般に、以下の方法で製造することができる。
(1)支持体上にカソード電極を形成する工程、
(2)全面(支持体及びカソード電極上)に絶縁層を形成する工程、
(3)絶縁層上にゲート電極を形成する工程、
(4)カソード電極とゲート電極との重複領域におけるゲート電極及び絶縁層の部分に開口部を形成し、開口部の底部にカソード電極を露出させる工程、
(5)開口部の底部に位置するカソード電極上に電子放出部を形成する工程。
A field emission device can be generally manufactured by the following method.
(1) forming a cathode electrode on a support;
(2) forming an insulating layer on the entire surface (on the support and the cathode electrode);
(3) forming a gate electrode on the insulating layer;
(4) forming an opening in a portion of the gate electrode and the insulating layer in a region where the cathode electrode and the gate electrode overlap, and exposing the cathode electrode at the bottom of the opening;
(5) A step of forming an electron emission portion on the cathode electrode located at the bottom of the opening.

あるいは又、電界放出素子は、以下の方法で製造することもできる。
(1)支持体上にカソード電極を形成する工程、
(2)カソード電極上に電子放出部を形成する工程、
(3)全面(支持体及び電子放出部上、あるいは、支持体、カソード電極及び電子放出部上)に絶縁層を形成する工程、
(4)絶縁層上にゲート電極を形成する工程、
(5)カソード電極とゲート電極との重複領域におけるゲート電極及び絶縁層の部分に開口部を形成し、開口部の底部に電子放出部を露出させる工程。
Alternatively, the field emission device can be manufactured by the following method.
(1) forming a cathode electrode on a support;
(2) forming an electron emission portion on the cathode electrode;
(3) forming an insulating layer on the entire surface (on the support and the electron emission portion or on the support, the cathode electrode and the electron emission portion);
(4) forming a gate electrode on the insulating layer;
(5) A step of forming an opening in a portion of the gate electrode and the insulating layer in the overlapping region of the cathode electrode and the gate electrode, and exposing the electron emission portion at the bottom of the opening.

電界放出素子には収束電極が備えられていてもよい。即ち、例えばゲート電極及び絶縁層上には更に層間絶縁層が設けられ、層間絶縁層上に収束電極が設けられている電界放出素子、あるいは又、ゲート電極の上方に収束電極が設けられている電界放出素子とすることもできる。ここで、収束電極とは、開口部から放出され、アノード電極へ向かう放出電子の軌道を収束させ、以て、輝度の向上や隣接画素間の光学的クロストークの防止を可能とするための電極である。アノード電極とカソード電極との間の電位差が数キロボルトのオーダーであって、アノード電極とカソード電極との間の距離が比較的長い、所謂高電圧タイプの冷陰極電界電子放出表示装置において、収束電極は特に有効である。収束電極には、収束電極制御回路からアノード電圧に比べて相対的な負電圧(例えば、0ボルト)が印加される。収束電極は、必ずしも各電界放出素子毎に設けられている必要はなく、例えば、電界放出素子の所定の配列方向に沿って延在させることにより、複数の電界放出素子に共通の収束効果を及ぼすこともできる。   The field emission device may be provided with a focusing electrode. That is, for example, a field emission element in which an interlayer insulating layer is further provided on the gate electrode and the insulating layer, and a focusing electrode is provided on the interlayer insulating layer, or a focusing electrode is provided above the gate electrode. It can also be a field emission device. Here, the focusing electrode is an electrode for converging the trajectory of emitted electrons that are emitted from the opening and directed toward the anode electrode, thereby improving the luminance and preventing optical crosstalk between adjacent pixels. It is. In a so-called high-voltage type cold cathode field emission display device in which the potential difference between the anode electrode and the cathode electrode is on the order of several kilovolts and the distance between the anode electrode and the cathode electrode is relatively long, the focusing electrode Is particularly effective. A negative voltage (for example, 0 volt) relative to the anode voltage is applied to the focusing electrode from the focusing electrode control circuit. The focusing electrode is not necessarily provided for each field emission element. For example, by extending the field emission elements along a predetermined arrangement direction of the field emission elements, a convergence effect common to a plurality of field emission elements is exerted. You can also

スピント型電界放出素子にあっては、電子放出部を構成する材料として、モリブデン、モリブデン合金、タングステン、タングステン合金、チタン、チタン合金、ニオブ、ニオブ合金、タンタル、タンタル合金、クロム、クロム合金、及び、不純物を含有するシリコン(ポリシリコンやアモルファスシリコン)から成る群から選択された少なくとも1種類の材料を挙げることができる。スピント型電界放出素子の電子放出部は、真空蒸着法の他、例えばスパッタリング法やCVD法によっても形成することができる。   In the Spindt-type field emission device, as the material constituting the electron emission portion, molybdenum, molybdenum alloy, tungsten, tungsten alloy, titanium, titanium alloy, niobium, niobium alloy, tantalum, tantalum alloy, chromium, chromium alloy, and And at least one material selected from the group consisting of silicon (polysilicon and amorphous silicon) containing impurities. The electron emission portion of the Spindt-type field emission device can be formed by, for example, a sputtering method or a CVD method in addition to the vacuum evaporation method.

扁平型電界放出素子にあっては、電子放出部を構成する材料として、カソード電極を構成する材料よりも仕事関数Φの小さい材料から構成することが好ましく、どのような材料を選択するかは、カソード電極を構成する材料の仕事関数、ゲート電極とカソード電極との間の電位差、要求される放出電子電流密度の大きさ等に基づいて決定すればよい。電界放出素子におけるカソード電極を構成する代表的な材料として、タングステン(Φ=4.55eV)、ニオブ(Φ=4.02〜4.87eV)、モリブデン(Φ=4.53〜4.95eV)、アルミニウム(Φ=4.28eV)、銅(Φ=4.6eV)、タンタル(Φ=4.3eV)、クロム(Φ=4.5eV)を例示することができる。電子放出部は、これらの材料よりも小さな仕事関数Φを有していることが好ましく、その値は概ね3eV以下であることが好ましい。係る材料として、炭素(Φ<1eV)、セシウム(Φ=2.14eV)、LaB6(Φ=2.66〜2.76eV)、BaO(Φ=1.6〜2.7eV)、SrO(Φ=1.25〜1.6eV)、Y23(Φ=2.0eV)、CaO(Φ=1.6〜1.86eV)、BaS(Φ=2.05eV)、TiN(Φ=2.92eV)、ZrN(Φ=2.92eV)を例示することができる。仕事関数Φが2eV以下である材料から電子放出部を構成することが、一層好ましい。尚、電子放出部を構成する材料は、必ずしも導電性を備えている必要はない。 In the flat field emission device, it is preferable that the material constituting the electron emission portion is composed of a material having a work function Φ smaller than that of the material constituting the cathode electrode. What is necessary is just to determine based on the work function of the material which comprises a cathode electrode, the electric potential difference between a gate electrode and a cathode electrode, the magnitude | size of the emission electron current density requested | required, etc. As typical materials constituting the cathode electrode in the field emission device, tungsten (Φ = 4.55 eV), niobium (Φ = 4.02 to 4.87 eV), molybdenum (Φ = 4.53 to 4.95 eV), Examples include aluminum (Φ = 4.28 eV), copper (Φ = 4.6 eV), tantalum (Φ = 4.3 eV), and chromium (Φ = 4.5 eV). The electron emission portion preferably has a work function Φ smaller than these materials, and the value is preferably approximately 3 eV or less. As such materials, carbon (Φ <1 eV), cesium (Φ = 2.14 eV), LaB 6 (Φ = 2.66-2.76 eV), BaO (Φ = 1.6-2.7 eV), SrO (Φ = 1.25 to 1.6 eV), Y 2 O 3 (Φ = 2.0 eV), CaO (Φ = 1.6 to 1.86 eV), BaS (Φ = 2.05 eV), TiN (Φ = 2. 92 eV) and ZrN (Φ = 2.92 eV). More preferably, the electron emission portion is made of a material having a work function Φ of 2 eV or less. In addition, the material which comprises an electron emission part does not necessarily need to be provided with electroconductivity.

あるいは又、扁平型電界放出素子において、電子放出部を構成する材料として、係る材料の2次電子利得δがカソード電極を構成する導電性材料の2次電子利得δよりも大きくなるような材料から適宜選択してもよい。即ち、銀(Ag)、アルミニウム(Al)、金(Au)、コバルト(Co)、銅(Cu)、モリブデン(Mo)、ニオブ(Nb)、ニッケル(Ni)、白金(Pt)、タンタル(Ta)、タングステン(W)、ジルコニウム(Zr)等の金属;ゲルマニウム(Ge)等の半導体;炭素やダイヤモンド等の無機単体;及び酸化アルミニウム(Al23)、酸化バリウム(BaO)、酸化ベリリウム(BeO)、酸化カルシウム(CaO)、酸化マグネシウム(MgO)、酸化錫(SnO2)、フッ化バリウム(BaF2)、フッ化カルシウム(CaF2)等の化合物の中から、適宜選択することができる。尚、電子放出部を構成する材料は、必ずしも導電性を備えている必要はない。 Alternatively, in the flat type field emission device, as a material constituting the electron emission portion, a material in which the secondary electron gain δ of the material is larger than the secondary electron gain δ of the conductive material constituting the cathode electrode is used. You may select suitably. That is, silver (Ag), aluminum (Al), gold (Au), cobalt (Co), copper (Cu), molybdenum (Mo), niobium (Nb), nickel (Ni), platinum (Pt), tantalum (Ta) ), Metals such as tungsten (W), zirconium (Zr); semiconductors such as germanium (Ge); inorganic simple substances such as carbon and diamond; and aluminum oxide (Al 2 O 3 ), barium oxide (BaO), beryllium oxide ( BeO), calcium oxide (CaO), magnesium oxide (MgO), tin oxide (SnO 2 ), barium fluoride (BaF 2 ), calcium fluoride (CaF 2 ) and other compounds can be selected as appropriate. . In addition, the material which comprises an electron emission part does not necessarily need to be provided with electroconductivity.

あるいは又、扁平型電界放出素子にあっては、特に好ましい電子放出部の構成材料として、炭素、より具体的にはアモルファスダイヤモンドやグラファイト、カーボン・ナノチューブ構造体、ZnOウィスカー、MgOウィスカー、SnO2ウィスカー、MnOウィスカー、Y23ウィスカー、NiOウィスカー、ITOウィスカー、In23ウィスカー、Al23ウィスカーを挙げることができる。電子放出部をこれらから構成する場合、5×106V/m以下の電界強度にて、冷陰極電界電子放出表示装置に必要な放出電子電流密度を得ることができる。また、電子放出部を構成する材料が電気抵抗体であれば、各電子放出部から得られる放出電子電流を均一化することができ、よって、冷陰極電界電子放出表示装置に組み込まれた場合の輝度ばらつきの抑制が可能となる。更に、これらの材料は、冷陰極電界電子放出表示装置内の残留ガスのイオンによるスパッタ作用に対して極めて高い耐性を有するので、電界放出素子の長寿命化を図ることができる。 Alternatively, in the flat type field emission device, carbon, more specifically, amorphous diamond, graphite, carbon nanotube structure, ZnO whisker, MgO whisker, SnO 2 whisker is particularly preferable as a constituent material of the electron emission part. , MnO whiskers, Y 2 O 3 whiskers, NiO whiskers, ITO whiskers, In 2 O 3 whiskers, and Al 2 O 3 whiskers. When the electron emission portion is composed of these, the emission electron current density required for the cold cathode field emission display device can be obtained with an electric field intensity of 5 × 10 6 V / m or less. Further, if the material constituting the electron emission portion is an electric resistor, the emission electron current obtained from each electron emission portion can be made uniform, and accordingly, when incorporated in a cold cathode field emission display device. Luminance variation can be suppressed. Furthermore, since these materials have extremely high resistance to the sputtering effect by ions of residual gas in the cold cathode field emission display, the lifetime of the field emission device can be extended.

カーボン・ナノチューブ構造体として、具体的には、カーボン・ナノチューブ及び/又はグラファイト・ナノファイバーを挙げることができる。より具体的には、カーボン・ナノチューブから電子放出部を構成してもよいし、グラファイト・ナノファイバーから電子放出部を構成してもよいし、カーボン・ナノチューブとグラファイト・ナノファイバーの混合物から電子放出部を構成してもよい。カーボン・ナノチューブやグラファイト・ナノファイバーは、巨視的には、粉末状であってもよいし、薄膜状であってもよいし、場合によっては、カーボン・ナノチューブ構造体は円錐状の形状を有していてもよい。カーボン・ナノチューブやグラファイト・ナノファイバーは、周知のアーク放電法やレーザアブレーション法といったPVD法、プラズマCVD法やレーザCVD法、熱CVD法、気相合成法、気相成長法といった各種のCVD法によって製造、形成することができる。   Specific examples of the carbon nanotube structure include carbon nanotubes and / or graphite nanofibers. More specifically, the electron emission part may be composed of carbon nanotubes, the electron emission part may be composed of graphite nanofibers, or the electron emission is performed from a mixture of carbon nanotubes and graphite nanofibers. You may comprise a part. Macroscopically, carbon nanotubes and graphite nanofibers may be in the form of powder or thin film. In some cases, the carbon nanotube structure has a conical shape. It may be. Carbon nanotubes and graphite nanofibers are produced by various CVD methods such as the well-known arc discharge method and laser ablation method, such as PVD method, plasma CVD method, laser CVD method, thermal CVD method, vapor phase synthesis method, and vapor phase growth method. Can be manufactured and formed.

カソード電極、ゲート電極、収束電極の構成材料として、アルミニウム(Al)、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、モリブデン(Mo)、クロム(Cr)、銅(Cu)、金(Au)、銀(Ag)、チタン(Ti)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、鉄(Fe)、白金(Pt)、亜鉛(Zn)等の金属;これらの金属元素を含む合金(例えばMoW)あるいは化合物(例えばTiN等の窒化物や、WSi2、MoSi2、TiSi2、TaSi2等のシリサイド);シリコン(Si)等の半導体;ダイヤモンド等の炭素薄膜;ITO(酸化インジウム−錫)、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。また、これらの電極の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、CVD法やイオンプレーティング法とエッチング法との組合せ;スクリーン印刷法;メッキ法(電気メッキ法や無電解メッキ法);リフトオフ法;レーザアブレーション法;ゾル・ゲル法等を挙げることができる。スクリーン印刷法やメッキ法によれば、直接、例えば帯状のカソード電極やゲート電極を形成することが可能である。 The constituent materials of the cathode electrode, gate electrode, and focusing electrode are aluminum (Al), tungsten (W), niobium (Nb), tantalum (Ta), molybdenum (Mo), chromium (Cr), copper (Cu), gold ( Metals such as Au), silver (Ag), titanium (Ti), nickel (Ni), cobalt (Co), zirconium (Zr), iron (Fe), platinum (Pt), zinc (Zn); these metal elements Alloys (eg, MoW) or compounds (eg, nitrides such as TiN, silicides such as WSi 2 , MoSi 2 , TiSi 2 , TaSi 2 ); semiconductors such as silicon (Si); carbon thin films such as diamond; ITO ( Examples thereof include conductive metal oxides such as indium oxide-tin oxide, indium oxide, and zinc oxide. In addition, as a method for forming these electrodes, for example, a vapor deposition method such as an electron beam vapor deposition method or a hot filament vapor deposition method, a sputtering method, a combination of a CVD method, an ion plating method and an etching method; a screen printing method; Plating method or electroless plating method); lift-off method; laser ablation method; sol-gel method. According to the screen printing method or the plating method, for example, a strip-like cathode electrode or gate electrode can be formed directly.

絶縁層や層間絶縁層の構成材料として、SiO2、BPSG、PSG、BSG、AsSG、PbSG、SiON、SiN、SOG(スピンオングラス)、低融点ガラス、ガラスペーストといったSiO2系材料;SiN系材料;ポリイミド等の絶縁性樹脂を、単独あるいは適宜組み合わせて使用することができる。絶縁層や層間絶縁層の形成には、CVD法、塗布法、スパッタリング法、スクリーン印刷法等の公知のプロセスが利用できる。 As a material for constituting the insulating layer and the interlayer insulating layer, SiO 2, BPSG, PSG, BSG, AsSG, PbSG, SiON, SiN, SOG ( spin on glass), low-melting glass, SiO 2 based materials such glass paste; SiN-based materials; Insulating resins such as polyimide can be used alone or in appropriate combination. For forming the insulating layer or the interlayer insulating layer, a known process such as a CVD method, a coating method, a sputtering method, or a screen printing method can be used.

第1開口部(ゲート電極に形成された開口部)あるいは第2開口部(絶縁層に形成された開口部)の平面形状(支持体表面と平行な仮想平面で開口部を切断したときの形状)は、円形、楕円形、矩形、多角形、丸みを帯びた矩形、丸みを帯びた多角形等、任意の形状とすることができる。第1開口部の形成は、例えば、異方性エッチング、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができ、あるいは又、ゲート電極の形成方法に依っては、第1開口部を直接形成することもできる。第2開口部の形成も、例えば、異方性エッチング、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができる。   Planar shape of the first opening (opening formed in the gate electrode) or the second opening (opening formed in the insulating layer) (shape when the opening is cut in a virtual plane parallel to the support surface) ) Can be any shape such as a circle, an ellipse, a rectangle, a polygon, a rounded rectangle, a rounded polygon. The formation of the first opening can be performed by, for example, anisotropic etching, isotropic etching, a combination of anisotropic etching and isotropic etching, or, depending on the method of forming the gate electrode, The first opening can also be formed directly. The second opening can also be formed by, for example, anisotropic etching, isotropic etching, or a combination of anisotropic etching and isotropic etching.

電界放出素子においては、電界放出素子の構造に依存するが、1つの開口部内に1つの電子放出部が存在してもよいし、1つの開口部内に複数の電子放出部が存在してもよいし、ゲート電極に複数の第1開口部を設け、係る第1開口部と連通する1つの第2開口部を絶縁層に設け、絶縁層に設けられた1つの第2開口部内に1又は複数の電子放出部が存在してもよい。   In the field emission device, depending on the structure of the field emission device, one electron emission portion may exist in one opening, or a plurality of electron emission portions may exist in one opening. In addition, a plurality of first openings are provided in the gate electrode, one second opening communicating with the first opening is provided in the insulating layer, and one or more are provided in one second opening provided in the insulating layer. There may be an electron emission portion.

電界放出素子において、カソード電極と電子放出部との間に抵抗体層を設けてもよい。抵抗体層を設けることによって、電界放出素子の動作安定化、電子放出特性の均一化を図ることができる。抵抗体層を構成する材料として、シリコンカーバイド(SiC)やSiCNといったカーボン系材料、SiN、アモルファスシリコン等の半導体材料、酸化ルテニウム(RuO2)、酸化タンタル、窒化タンタル等の高融点金属酸化物を例示することができる。抵抗体層の形成方法として、スパッタリング法や、CVD法やスクリーン印刷法を例示することができる。1つの画素当たりの電気抵抗値は、概ね1×104〜1×109Ω、好ましくは数十メガΩとすればよい。 In the field emission device, a resistor layer may be provided between the cathode electrode and the electron emission portion. By providing the resistor layer, it is possible to stabilize the operation of the field emission device and make the electron emission characteristics uniform. As a material constituting the resistor layer, a carbon-based material such as silicon carbide (SiC) or SiCN, a semiconductor material such as SiN or amorphous silicon, or a refractory metal oxide such as ruthenium oxide (RuO 2 ), tantalum oxide, or tantalum nitride. It can be illustrated. Examples of the method for forming the resistor layer include a sputtering method, a CVD method, and a screen printing method. The electrical resistance value per pixel is approximately 1 × 10 4 to 1 × 10 9 Ω, preferably several tens of megaΩ.

第1パネルを構成する支持体として、あるいは又、第2パネルを構成する基板として、ガラス基板、表面に絶縁膜が形成されたガラス基板、石英基板、表面に絶縁膜が形成された石英基板、表面に絶縁膜が形成された半導体基板を挙げることができるが、製造コスト低減の観点からは、ガラス基板、あるいは、表面に絶縁膜が形成されたガラス基板を用いることが好ましい。ガラス基板として、高歪点ガラス、低アルカリガラス、無アルカリガラス、ソーダガラス(Na2O・CaO・SiO2)、硼珪酸ガラス(Na2O・B23・SiO2)、フォルステライト(2MgO・SiO2)、鉛ガラス(Na2O・PbO・SiO2)を例示することができる。 As a support constituting the first panel or as a substrate constituting the second panel, a glass substrate, a glass substrate with an insulating film formed on the surface, a quartz substrate, a quartz substrate with an insulating film formed on the surface, A semiconductor substrate having an insulating film formed on the surface can be given, but from the viewpoint of reducing manufacturing costs, it is preferable to use a glass substrate or a glass substrate having an insulating film formed on the surface. As glass substrates, high strain point glass, low alkali glass, non-alkali glass, soda glass (Na 2 O · CaO · SiO 2 ), borosilicate glass (Na 2 O · B 2 O 3 · SiO 2 ), forsterite ( 2MgO · SiO 2 ) and lead glass (Na 2 O · PbO · SiO 2 ) can be exemplified.

第2パネルを構成するアノード電極と蛍光体層の構成例として、(1)基板上に、アノード電極を形成し、アノード電極の上に蛍光体層を形成する構成、(2)基板上に、蛍光体層を形成し、蛍光体層上にアノード電極を形成する構成、を挙げることができる。尚、(1)の構成において、蛍光体層の上に、アノード電極と導通した所謂メタルバック膜を形成してもよい。また、(2)の構成において、アノード電極の上にメタルバック膜を形成してもよい。   Examples of configurations of the anode electrode and the phosphor layer constituting the second panel include (1) a configuration in which an anode electrode is formed on a substrate and a phosphor layer is formed on the anode electrode, and (2) on the substrate. The structure which forms a fluorescent substance layer and forms an anode electrode on a fluorescent substance layer can be mentioned. In the configuration (1), a so-called metal back film that is electrically connected to the anode electrode may be formed on the phosphor layer. In the configuration (2), a metal back film may be formed on the anode electrode.

アノード電極は、全体として1つのアノード電極から構成されていてもよいし、複数のアノード電極ユニットから構成されていてもよい。後者の場合、アノード電極ユニットとアノード電極ユニットとは抵抗体膜によって電気的に接続されていることが好ましい。抵抗体膜を構成する材料として、シリコンカーバイド(SiC)やSiCNといったカーボン系材料;SiN系材料;酸化ルテニウム(RuO2)、酸化タンタル、窒化タンタル、酸化クロム、酸化チタン等の高融点金属酸化物;アモルファスシリコン等の半導体材料を挙げることができる。抵抗体膜のシート抵抗値として、1×10-1Ω/□乃至1×1010Ω/□、好ましくは1×103Ω/□乃至1×108Ω/□を例示することができる。アノード電極ユニットの数(An)は2以上であればよく、例えば、直線状に配列された蛍光体層の列の総数をα列としたとき、An=αとし、あるいは、α=β・An(βは2以上の整数であり、好ましくは10≦β≦100、一層好ましくは20≦β≦50)としてもよいし、一定の間隔をもって配設されるスペーサの数に1を加えた数とすることができるし、ピクセルの数あるいはサブピクセルの数と一致した数、あるいは、ピクセルの数あるいはサブピクセルの数の整数分の一とすることもできる。また、各アノード電極ユニットの大きさは、アノード電極ユニットの位置に拘わらず同じとしてもよいし、アノード電極ユニットの位置に依存して異ならせてもよい。 The anode electrode may be composed of one anode electrode as a whole, or may be composed of a plurality of anode electrode units. In the latter case, it is preferable that the anode electrode unit and the anode electrode unit are electrically connected by a resistor film. Resistor films are made of carbon-based materials such as silicon carbide (SiC) and SiCN; SiN-based materials; refractory metal oxides such as ruthenium oxide (RuO 2 ), tantalum oxide, tantalum nitride, chromium oxide, and titanium oxide. A semiconductor material such as amorphous silicon. Examples of the sheet resistance value of the resistor film include 1 × 10 −1 Ω / □ to 1 × 10 10 Ω / □, preferably 1 × 10 3 Ω / □ to 1 × 10 8 Ω / □. The number of anode electrode units (An) may be two or more. For example, when the total number of rows of phosphor layers arranged in a straight line is α column, An = α or α = β · An (Β is an integer of 2 or more, preferably 10 ≦ β ≦ 100, more preferably 20 ≦ β ≦ 50), or a number obtained by adding 1 to the number of spacers arranged at a certain interval. It can also be a number that matches the number of pixels or sub-pixels, or an integer fraction of the number of pixels or sub-pixels. The size of each anode electrode unit may be the same regardless of the position of the anode electrode unit, or may be different depending on the position of the anode electrode unit.

アノード電極(アノード電極ユニットを包含する)は、導電材料層を用いて形成すればよい。導電材料層の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、イオンプレーティング法、レーザアブレーション法といった各種のPVD法;各種のCVD法;スクリーン印刷法;リフトオフ法;ゾル・ゲル法等を挙げることができる。即ち、導電材料から成る導電材料層を形成し、リソグラフィ技術及びエッチング技術に基づき、この導電材料層をパターニングしてアノード電極を形成することができる。あるいは又、アノード電極のパターンを有するマスクやスクリーンを介して導電材料をPVD法やスクリーン印刷法に基づき形成することによって、アノード電極を得ることもできる。尚、抵抗体膜も同様の方法で形成することができる。即ち、抵抗体材料から抵抗体膜を形成し、リソグラフィ技術及びエッチング技術に基づきこの抵抗体膜をパターニングしてもよいし、あるいは、抵抗体膜のパターンを有するマスクやスクリーンを介して抵抗体材料のPVD法やスクリーン印刷法に基づく形成により、抵抗体膜を得ることができる。基板上(あるいは基板上方)におけるアノード電極の平均厚さとして、3×10-8m(30nm)乃至1×10-6m(1μm)、好ましくは5×10-8m(50nm)乃至4×10-7m(400nm)を例示することができる。 The anode electrode (including the anode electrode unit) may be formed using a conductive material layer. As a method for forming the conductive material layer, for example, various PVD methods such as an evaporation method such as an electron beam evaporation method and a hot filament evaporation method, a sputtering method, an ion plating method, and a laser ablation method; various CVD methods; a screen printing method; Sol-gel method and the like. That is, it is possible to form an anode electrode by forming a conductive material layer made of a conductive material and patterning the conductive material layer based on a lithography technique and an etching technique. Alternatively, the anode electrode can be obtained by forming a conductive material based on a PVD method or a screen printing method through a mask or screen having an anode electrode pattern. The resistor film can also be formed by the same method. That is, a resistor film may be formed from a resistor material, and the resistor film may be patterned based on lithography technology and etching technology, or the resistor material may be provided via a mask or screen having a resistor film pattern. A resistor film can be obtained by formation based on the PVD method or the screen printing method. The average thickness of the anode electrode on the substrate (or above the substrate) is 3 × 10 −8 m (30 nm) to 1 × 10 −6 m (1 μm), preferably 5 × 10 −8 m (50 nm) to 4 ×. 10 -7 m (400 nm) can be exemplified.

アノード電極の構成材料は、平面型表示装置の構成によって適宜選択すればよい。即ち、平面型表示装置が透過型(第2パネルが表示面に相当する)であって、且つ、基板上にアノード電極と蛍光体層がこの順に積層されている場合には、基板は元より、アノード電極自身も透明である必要があり、ITO(インジウム錫酸化物)等の透明導電材料を用いる。一方、平面型表示装置が反射型(第1パネルが表示面に相当する)である場合、及び、透過型であっても基板上に蛍光体層とアノード電極とがこの順に積層されている場合には、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、金(Au)、銀(Ag)、チタン(Ti)、コバルト(Co)、ジルコニウム(Zr)、鉄(Fe)、白金(Pt)、亜鉛(Zn)等の金属;これらの金属元素を含む合金あるいは化合物(例えばTiN等の窒化物や、WSi2、MoSi2、TiSi2、TaSi2等のシリサイド);シリコン(Si)等の半導体;ダイヤモンド等の炭素薄膜;ITO(酸化インジウム−錫)、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。尚、抵抗体膜を形成する場合、抵抗体膜の抵抗値を変化させない導電材料からアノード電極を構成することが好ましく、例えば、抵抗体膜をシリコンカーバイド(SiC)から構成した場合、アノード電極をモリブデン(Mo)から構成することが好ましい。 The constituent material of the anode electrode may be appropriately selected according to the configuration of the flat display device. That is, when the flat display device is a transmissive type (the second panel corresponds to the display surface) and the anode electrode and the phosphor layer are laminated in this order on the substrate, the substrate is originally The anode electrode itself needs to be transparent, and a transparent conductive material such as ITO (indium tin oxide) is used. On the other hand, when the flat display device is of a reflective type (the first panel corresponds to the display surface) and when the phosphor layer and the anode electrode are laminated in this order on the substrate even if it is of a transmissive type Include molybdenum (Mo), aluminum (Al), chromium (Cr), tungsten (W), niobium (Nb), tantalum (Ta), gold (Au), silver (Ag), titanium (Ti), cobalt ( Co), zirconium (Zr), iron (Fe), platinum (Pt), zinc (Zn), etc .; alloys or compounds containing these metal elements (for example, nitrides such as TiN, WSi 2 , MoSi 2 , TiSi 2, silicides such as TaSi 2); thin carbon film such as diamond; silicon (Si) semiconductor such as ITO (indium - tin), to illustrate indium oxide, a conductive metal oxide such as zinc oxide It is possible. When the resistor film is formed, the anode electrode is preferably made of a conductive material that does not change the resistance value of the resistor film. For example, when the resistor film is made of silicon carbide (SiC), the anode electrode is It is preferable to comprise from molybdenum (Mo).

蛍光体層は、単色の蛍光体粒子から構成されていてもよいし、複数色(例えば赤色、緑色、青色の3原色)の蛍光体粒子から構成されていてもよい。また、蛍光体層の配列様式は、ドット状であっても、帯状であってもよい。   The phosphor layer may be composed of single-color phosphor particles or may be composed of phosphor particles of a plurality of colors (for example, three primary colors of red, green, and blue). Moreover, the arrangement | sequence form of a fluorescent substance layer may be dot shape, or may be strip | belt shape.

平面型表示装置がカラー表示の場合、直線状に配列された蛍光体層の1列は、全てが赤色発光蛍光体層で占められた列、緑色発光蛍光体層で占められた列、及び、青色発光蛍光体層で占められた列から構成されていてもよいし、赤色発光蛍光体層、緑色発光蛍光体層、及び、青色発光蛍光体層が順に配置された列から構成されていてもよい。ここで、蛍光体層とは、第2パネル上において1つの輝点を生成する蛍光体層であると定義する。また、1画素(1ピクセル)は、1つの赤色発光蛍光体層、1つの緑色発光蛍光体層、及び、1つの青色発光蛍光体層の集合から構成され、1サブピクセルは、1つの蛍光体層(1つの赤色発光蛍光体層、あるいは、1つの緑色発光蛍光体層、あるいは、1つの青色発光蛍光体層)から構成される。更には、アノード電極ユニットにおける1サブピクセルに相当する大きさとは、1つの蛍光体層を囲むアノード電極ユニットの大きさを意味する。   When the flat display device is in color display, one row of the phosphor layers arranged in a straight line is a row that is entirely occupied by the red light emitting phosphor layer, a row that is occupied by the green light emitting phosphor layer, and It may be composed of a row occupied by the blue light emitting phosphor layer, or may be composed of a row in which the red light emitting phosphor layer, the green light emitting phosphor layer, and the blue light emitting phosphor layer are sequentially arranged. Good. Here, the phosphor layer is defined as a phosphor layer that generates one bright spot on the second panel. Further, one pixel (one pixel) is composed of a set of one red light emitting phosphor layer, one green light emitting phosphor layer, and one blue light emitting phosphor layer, and one subpixel is one phosphor. It is composed of layers (one red-emitting phosphor layer, one green-emitting phosphor layer, or one blue-emitting phosphor layer). Furthermore, the size corresponding to one subpixel in the anode electrode unit means the size of the anode electrode unit surrounding one phosphor layer.

蛍光体層は、発光性結晶粒子(例えば、粒径2〜10nm程度の蛍光体粒子)から調製された発光性結晶粒子組成物を使用し、例えば、赤色の感光性の発光性結晶粒子組成物(赤色蛍光体スラリー)を全面に塗布し、露光、現像して、赤色発光蛍光体層を形成し、次いで、緑色の感光性の発光性結晶粒子組成物(緑色蛍光体スラリー)を全面に塗布し、露光、現像して、緑色発光蛍光体層を形成し、更に、青色の感光性の発光性結晶粒子組成物(青色蛍光体スラリー)を全面に塗布し、露光、現像して、青色発光蛍光体層を形成する方法にて形成することができる。あるいは、赤色、緑色、青色各色毎に印刷法により形成する事もできる。又、パネルと蛍光体層との間にカラーフィルターが形成されていてもよい。基板上における蛍光体層の平均厚さは、限定するものではないが、3μm乃至20μm、好ましくは5μm乃至10μmであることが望ましい。   The phosphor layer uses a luminescent crystal particle composition prepared from luminescent crystal particles (for example, phosphor particles having a particle size of about 2 to 10 nm), for example, a red photosensitive luminescent crystal particle composition. (Red phosphor slurry) is applied to the entire surface, exposed and developed to form a red light emitting phosphor layer, and then a green photosensitive luminescent crystal particle composition (green phosphor slurry) is applied to the entire surface. Then, it is exposed to light and developed to form a green light emitting phosphor layer. Further, a blue photosensitive luminescent crystal particle composition (blue phosphor slurry) is applied to the entire surface, exposed to light and developed to emit blue light. It can be formed by a method of forming a phosphor layer. Alternatively, it can be formed by a printing method for each color of red, green, and blue. A color filter may be formed between the panel and the phosphor layer. The average thickness of the phosphor layer on the substrate is not limited, but is preferably 3 μm to 20 μm, preferably 5 μm to 10 μm.

発光性結晶粒子を構成する蛍光体材料としては、従来公知の蛍光体材料の中から適宜選択して用いることができる。カラー表示の場合、色純度がNTSCで規定される3原色に近く、3原色を混合した際の白バランスがとれ、残光時間が短く、3原色の残光時間がほぼ等しくなる蛍光体材料を組み合わせることが好ましい。赤色発光蛍光体層を構成する蛍光体材料として、(Y23:Eu)、(Y22S:Eu)、(Y3Al512:Eu)、(Y2SiO5:Eu)、(Zn3(PO42:Mn)を例示することができるが、中でも、(Y23:Eu)、(Y22S:Eu)を用いることが好ましい。また、緑色発光蛍光体層を構成する蛍光体材料として、(ZnSiO2:Mn)、(Sr4Si38Cl4:Eu)、(ZnS:Cu,Al)、(ZnS:Cu,Au,Al)、[(Zn,Cd)S:Cu,Al]、(Y3Al512:Tb)、(Y2SiO5:Tb)、[Y3(Al,Ga)512:Tb]、(ZnBaO4:Mn)、(GbBO3:Tb)、(Sr6SiO3Cl3:Eu)、(BaMgAl1423:Mn)、(ScBO3:Tb)、(Zn2SiO4:Mn)、(ZnO:Zn)、(Gd22S:Tb)、(ZnGa24:Mn)を例示することができるが、中でも、(ZnS:Cu,Al)、(ZnS:Cu,Au,Al)、[(Zn,Cd)S:Cu,Al]、(Y3Al512:Tb)、[Y3(Al,Ga)512:Tb]、(Y2SiO5:Tb)を用いることが好ましい。更には、青色発光蛍光体層を構成する蛍光体材料として、(Y2SiO5:Ce)、(CaWO4:Pb)、CaWO4、YP0.850.154、(BaMgAl1423:Eu)、(Sr227:Eu)、(Sr227:Sn)、(ZnS:Ag,Al)、(ZnS:Ag)、ZnMgO、ZnGaO4を例示することができるが、中でも、(ZnS:Ag)、(ZnS:Ag,Al)を用いることが好ましい。 The phosphor material constituting the luminescent crystal particles can be appropriately selected from conventionally known phosphor materials. In the case of color display, a phosphor material whose color purity is close to the three primary colors specified by NTSC, white balance is achieved when the three primary colors are mixed, the afterglow time is short, and the afterglow time of the three primary colors is almost equal. It is preferable to combine them. As phosphor materials constituting the red light emitting phosphor layer, (Y 2 O 3 : Eu), (Y 2 O 2 S: Eu), (Y 3 Al 5 O 12 : Eu), (Y 2 SiO 5 : Eu) ) And (Zn 3 (PO 4 ) 2 : Mn) can be exemplified, among which (Y 2 O 3 : Eu) and (Y 2 O 2 S: Eu) are preferably used. Further, as the phosphor material constituting the green light emitting phosphor layer, (ZnSiO 2 : Mn), (Sr 4 Si 3 O 8 Cl 4 : Eu), (ZnS: Cu, Al), (ZnS: Cu, Au, Al), [(Zn, Cd) S: Cu, Al], (Y 3 Al 5 O 12 : Tb), (Y 2 SiO 5 : Tb), [Y 3 (Al, Ga) 5 O 12 : Tb] , (ZnBaO 4 : Mn), (GbBO 3 : Tb), (Sr 6 SiO 3 Cl 3 : Eu), (BaMgAl 14 O 23 : Mn), (ScBO 3 : Tb), (Zn 2 SiO 4 : Mn) , (ZnO: Zn), (Gd 2 O 2 S: Tb), and (ZnGa 2 O 4 : Mn), (ZnS: Cu, Al), (ZnS: Cu, Au, Al), [(Zn, Cd ) S: Cu, Al], (Y 3 Al 5 O 12: Tb), [Y 3 (A , Ga) 5 O 12: Tb ], (Y 2 SiO 5: Tb) is preferably used. Further, as phosphor materials constituting the blue light emitting phosphor layer, (Y 2 SiO 5 : Ce), (CaWO 4 : Pb), CaWO 4 , YP 0.85 V 0.15 O 4 , (BaMgAl 14 O 23 : Eu) , (Sr 2 P 2 O 7 : Eu), (Sr 2 P 2 O 7 : Sn), (ZnS: Ag, Al), (ZnS: Ag), ZnMgO, and ZnGaO 4. , (ZnS: Ag), (ZnS: Ag, Al) are preferably used.

第2パネルには、更に、蛍光体層から反跳した電子、あるいは、蛍光体層から放出された二次電子が他の蛍光体層に入射し、所謂光学的クロストーク(色濁り)が発生することを防止するための、あるいは又、蛍光体層から反跳した電子、あるいは、蛍光体層から放出された二次電子が隔壁を越えて他の蛍光体層に向かって侵入したとき、これらの電子が他の蛍光体層と衝突することを防止するための、隔壁が、複数、設けられていることが好ましい。   In the second panel, electrons recoiled from the phosphor layer or secondary electrons emitted from the phosphor layer enter another phosphor layer, and so-called optical crosstalk (color turbidity) is generated. When the electrons recoiled from the phosphor layer or the secondary electrons emitted from the phosphor layer enter the other phosphor layers through the barrier ribs, It is preferable that a plurality of barrier ribs are provided for preventing the electrons of this from colliding with other phosphor layers.

隔壁の平面形状としては、格子形状(井桁形状)、即ち、1サブピクセルに相当する、例えば平面形状が略矩形(ドット状)の蛍光体層の四方を取り囲む形状を挙げることができ、あるいは、略矩形あるいは帯状の蛍光体層の対向する二辺と平行に延びる帯状形状を挙げることができる。隔壁を格子形状とする場合、1つの蛍光体層の領域の四方を連続的に取り囲む形状としてもよいし、不連続に取り囲む形状としてもよい。隔壁を帯状形状とする場合、連続した形状としてもよいし、不連続な形状としてもよい。隔壁を形成した後、隔壁を研磨し、隔壁の頂面の平坦化を図ってもよい。   Examples of the planar shape of the barrier ribs include a lattice shape (cross-beam shape), that is, a shape corresponding to one subpixel, for example, a shape surrounding the four sides of the phosphor layer having a substantially rectangular shape (dot shape), or A belt-like shape extending in parallel with two opposing sides of the substantially rectangular or belt-like phosphor layer can be exemplified. In the case where the partition walls are formed in a lattice shape, the shape may be a shape that continuously surrounds one side of the region of one phosphor layer, or a shape that discontinuously surrounds. When the partition wall has a strip shape, it may have a continuous shape or a discontinuous shape. After the partition wall is formed, the partition wall may be polished to flatten the top surface of the partition wall.

隔壁の形成方法として、スクリーン印刷法、ドライフィルム法、感光法、サンドブラスト形成法を例示することができる。ここで、スクリーン印刷法とは、隔壁を形成すべき部分に対応するスクリーンの部分に開口が形成されており、スクリーン上の隔壁形成用材料をスキージを用いて開口を通過させ、基板上に隔壁形成用材料層を形成した後、係る隔壁形成用材料層を焼成する方法である。ドライフィルム法とは、基板上に感光性フィルムをラミネートし、露光及び現像によって隔壁形成予定部位の感光性フィルムを除去し、除去によって生じた開口に隔壁形成用の材料を埋め込み、焼成する方法である。感光性フィルムは焼成によって燃焼、除去され、開口に埋め込まれた隔壁形成用の材料が残り、隔壁となる。感光法とは、基板上に感光性を有する隔壁形成用材料層を形成し、露光及び現像によってこの隔壁形成用材料層をパターニングした後、焼成を行う方法である。サンドブラスト形成法とは、例えば、スクリーン印刷やロールコーター、ドクターブレード、ノズル吐出式コーター等を用いて隔壁形成用材料層を基板上に形成し、乾燥させた後、隔壁を形成すべき隔壁形成用材料層の部分をマスク層で被覆し、次いで、露出した隔壁形成用材料層の部分をサンドブラスト法によって除去する方法である。   Examples of the partition wall forming method include a screen printing method, a dry film method, a photosensitive method, and a sandblast forming method. Here, in the screen printing method, an opening is formed in a portion of the screen corresponding to a portion where a partition is to be formed, and the partition forming material on the screen is passed through the opening using a squeegee, and the partition is formed on the substrate. In this method, after the formation material layer is formed, the partition wall formation material layer is fired. The dry film method is a method of laminating a photosensitive film on a substrate, removing the photosensitive film at the part where the partition wall is to be formed by exposure and development, embedding a material for forming the partition wall in the opening formed by the removal, and baking. is there. The photosensitive film is burned and removed by baking, and the partition wall-forming material embedded in the openings remains to form partition walls. The photosensitive method is a method in which a barrier rib-forming material layer having photosensitivity is formed on a substrate, the barrier rib-forming material layer is patterned by exposure and development, and then fired. The sand blast forming method is, for example, for forming partition walls on which a partition wall forming material layer is formed on a substrate by using screen printing, a roll coater, a doctor blade, a nozzle discharge type coater or the like and dried. In this method, the material layer portion is covered with a mask layer, and then the exposed partition wall forming material layer portion is removed by sandblasting.

蛍光体層からの光を吸収する光吸収層が隔壁と基板との間に形成されていることが、表示画像のコントラスト向上といった観点から好ましい。ここで、光吸収層は、所謂ブラックマトリックスとして機能する。光吸収層を構成する材料として、蛍光体層からの光を90%以上吸収する材料を選択することが好ましい。このような材料として、カーボン、金属薄膜(例えば、クロム、ニッケル、アルミニウム、モリブデン等、あるいは、これらの合金)、金属酸化物(例えば、酸化クロム)、金属窒化物(例えば、窒化クロム)、耐熱性有機樹脂、ガラスペースト、黒色顔料や銀等の導電性粒子を含有するガラスペースト等の材料を挙げることができ、具体的には、感光性ポリイミド樹脂、酸化クロムや、酸化クロム/クロム積層膜を例示することができる。尚、酸化クロム/クロム積層膜においては、クロム膜が基板と接する。光吸収層は、例えば、真空蒸着法やスパッタリング法とエッチング法との組合せ、真空蒸着法やスパッタリング法、スピンコーティング法とリフトオフ法との組合せに、スクリーン印刷法、リソグラフィ技術等、使用する材料に依存して適宜選択された方法にて形成することができる。   A light absorption layer that absorbs light from the phosphor layer is preferably formed between the partition wall and the substrate from the viewpoint of improving the contrast of the display image. Here, the light absorption layer functions as a so-called black matrix. As the material constituting the light absorption layer, it is preferable to select a material that absorbs 90% or more of light from the phosphor layer. Such materials include carbon, metal thin films (eg, chromium, nickel, aluminum, molybdenum, etc., or alloys thereof), metal oxides (eg, chromium oxide), metal nitrides (eg, chromium nitride), heat resistance Materials such as photosensitive organic resins, glass pastes, glass pastes containing conductive particles such as black pigments and silver, and specifically, photosensitive polyimide resins, chromium oxides, and chromium oxide / chromium laminated films Can be illustrated. In the chromium oxide / chromium laminated film, the chromium film is in contact with the substrate. For example, the light absorption layer is a combination of a vacuum vapor deposition method, a sputtering method and an etching method, a vacuum vapor deposition method, a sputtering method, a combination of a spin coating method and a lift-off method, a screen printing method, a lithography technique, etc. It can be formed by a method appropriately selected depending on the method.

冷陰極電界電子放出表示装置にあっては、カソード電極及びゲート電極に印加された電圧によって生じた強電界が電子放出部に加わる結果、量子トンネル効果により電子放出部から電子が放出される。そして、この電子は、第2パネルに設けられたアノード電極によって第2パネルへと引き付けられ、蛍光体層に衝突する。そして、蛍光体層への電子の衝突の結果、蛍光体層が発光し、画像として認識することができる。   In the cold cathode field emission display, a strong electric field generated by a voltage applied to the cathode electrode and the gate electrode is applied to the electron emission portion, and as a result, electrons are emitted from the electron emission portion by the quantum tunnel effect. The electrons are attracted to the second panel by the anode electrode provided on the second panel, and collide with the phosphor layer. As a result of the collision of electrons with the phosphor layer, the phosphor layer emits light and can be recognized as an image.

冷陰極電界電子放出表示装置において、カソード電極はカソード電極制御回路に接続され、ゲート電極はゲート電極制御回路に接続され、アノード電極はアノード電極制御回路に接続されている。尚、これらの制御回路は周知の回路から構成することができる。実作動時、アノード電極制御回路の出力電圧vAは、通常、一定であり、例えば、5キロボルト〜12キロボルトとすることができる。あるいは又、第2パネルと第1パネルとの間の距離をd(但し、0.5mm≦d≦10mm)としたとき、vA/d(単位:キロボルト/mm)の値は、0.5以上20以下、好ましくは1以上10以下、一層好ましくは4以上9以下を満足することが望ましい。 In the cold cathode field emission display, the cathode electrode is connected to the cathode electrode control circuit, the gate electrode is connected to the gate electrode control circuit, and the anode electrode is connected to the anode electrode control circuit. Note that these control circuits can be constituted by known circuits. During actual operation, the output voltage v A of the anode electrode control circuit is normally constant, and can be, for example, 5 kilovolts to 12 kilovolts. Alternatively, when the distance between the second panel and the first panel is d (where 0.5 mm ≦ d ≦ 10 mm), the value of v A / d (unit: kilovolt / mm) is 0.5 It is desirable to satisfy 20 or more, preferably 1 or more and 10 or less, more preferably 4 or more and 9 or less.

冷陰極電界電子放出表示装置の実動作時、カソード電極に印加する電圧vC及びゲート電極に印加する電圧vGに関しては、階調制御方式として電圧変調方式を採用した場合、
(1)カソード電極に印加する電圧vCを一定とし、ゲート電極に印加する電圧vGを変化させる方式
(2)カソード電極に印加する電圧vCを変化させ、ゲート電極に印加する電圧vGを一定とする方式
(3)カソード電極に印加する電圧vCを変化させ、且つ、ゲート電極に印加する電圧vGも変化させる方式がある。
In the actual operation of the cold cathode field emission display device, regarding the voltage v C applied to the cathode electrode and the voltage v G applied to the gate electrode, when the voltage modulation method is adopted as the gradation control method,
(1) A method of changing the voltage v G applied to the gate electrode while keeping the voltage v C applied to the cathode electrode constant (2) A voltage v G applied to the gate electrode by changing the voltage v C applied to the cathode electrode (3) There is a method in which the voltage v C applied to the cathode electrode is changed and the voltage v G applied to the gate electrode is also changed.

第1パネルと第2パネルとを周縁部において接合するが、接合は接着層を用いて行ってもよいし、あるいは、ガラスやセラミック等の絶縁剛性材料から成る枠体と接着層とを併用して行ってもよい。枠体と接着層とを併用する場合には、枠体の高さを適宜選択することにより、接着層のみを使用する場合に比べ、第1パネルと第2パネルとの間の対向距離をより長く設定することが可能である。尚、接着層の構成材料としては、フリットガラスが一般的であるが、融点が120〜400゜C程度の所謂低融点金属材料を用いてもよい。係る低融点金属材料としては、In(インジウム:融点157゜C);インジウム−金系の低融点合金;Sn80Ag20(融点220〜370゜C)、Sn95Cu5(融点227〜370゜C)等の錫(Sn)系高温はんだ;Pb97.5Ag2.5(融点304゜C)、Pb94.5Ag5.5(融点304〜365゜C)、Pb97.5Ag1.5Sn1.0(融点309゜C)等の鉛(Pb)系高温はんだ;Zn95Al5(融点380゜C)等の亜鉛(Zn)系高温はんだ;Sn5Pb95(融点300〜314゜C)、Sn2Pb98(融点316〜322゜C)等の錫−鉛系標準はんだ;Au88Ga12(融点381゜C)等のろう材(以上の添字は全て原子%を表す)を例示することができる。 The first panel and the second panel are joined at the periphery, but the joining may be performed using an adhesive layer, or a frame body made of an insulating rigid material such as glass or ceramic and an adhesive layer are used in combination. You may go. When the frame and the adhesive layer are used in combination, the distance between the first panel and the second panel can be further increased by appropriately selecting the height of the frame as compared with the case where only the adhesive layer is used. It can be set longer. As a constituent material of the adhesive layer, frit glass is generally used, but a so-called low melting point metal material having a melting point of about 120 to 400 ° C. may be used. Such low melting point metal materials include In (indium: melting point 157 ° C.); indium-gold based low melting point alloy; Sn 80 Ag 20 (melting point 220 to 370 ° C.), Sn 95 Cu 5 (melting point 227 to 370 ° C.) C) tin (Sn) type high temperature solder such as Pb 97.5 Ag 2.5 (melting point 304 ° C.), Pb 94.5 Ag 5.5 (melting point 304 to 365 ° C.), Pb 97.5 Ag 1.5 Sn 1.0 (melting point 309 ° C.), etc. Lead (Pb) high temperature solder; zinc (Zn) high temperature solder such as Zn 95 Al 5 (melting point 380 ° C.); Sn 5 Pb 95 (melting point 300 to 314 ° C.), Sn 2 Pb 98 (melting point 316 to 322) Tin-lead standard solder such as ° C); brazing material such as Au 88 Ga 12 (melting point 381 ° C) (the above subscripts all represent atomic%).

第1パネルと第2パネルと枠体の三者を接合する場合、三者を同時に接合してもよいし、あるいは、第1段階で第1パネル又は第2パネルのいずれか一方と枠体とを接合し、第2段階で第1パネル又は第2パネルの他方と枠体とを接合してもよい。三者同時接合や第2段階における接合を高真空雰囲気中で行えば、第1パネルと第2パネルと枠体と接着層とにより囲まれた空間は、接合と同時に真空となる。あるいは、三者の接合終了後、第1パネルと第2パネルと枠体と接着層とによって囲まれた空間を排気し、真空とすることもできる。接合後に排気を行う場合、接合時の雰囲気の圧力は常圧/減圧のいずれであってもよく、また、雰囲気を構成する気体は、大気であっても、あるいは窒素ガスや周期律表0族に属するガス(例えばArガス)を含む不活性ガスであってもよい。   When joining the first panel, the second panel, and the frame, the three parties may be joined at the same time, or in the first stage, either the first panel or the second panel and the frame. And the other of the first panel or the second panel and the frame may be joined in the second stage. If the three-party simultaneous bonding or the second stage bonding is performed in a high vacuum atmosphere, the space surrounded by the first panel, the second panel, the frame body, and the adhesive layer becomes a vacuum simultaneously with the bonding. Alternatively, after the three members are joined, the space surrounded by the first panel, the second panel, the frame, and the adhesive layer can be evacuated to create a vacuum. When exhausting after joining, the pressure of the atmosphere at the time of joining may be normal pressure / depressurized, and the gas constituting the atmosphere may be air, or nitrogen gas or group 0 of the periodic table An inert gas containing a gas belonging to (for example, Ar gas) may be used.

排気を行う場合、排気は、第1パネル及び/又は第2パネルに予め接続されたチップ管を通じて行うことができる。チップ管は、典型的にはガラス管を用いて構成され、第1パネル及び/又は第2パネルの無効領域(平面型表示装置としての実用上の機能を果たす中央部の表示領域である有効領域を額縁状に包囲する領域)に設けられた貫通部の周囲に、フリットガラス又は上述の低融点金属材料を用いて接合され、空間が所定の真空度に達した後、熱融着によって封じ切られる。尚、封じ切りを行う前に、平面型表示装置全体を一旦加熱してから降温させると、空間に残留ガスを放出させることができ、この残留ガスを排気により空間外へ除去することができるので好適である。又、チップ管は金属で形成されていてもよい。この場合には、封じ切りを、チップ管を圧着することにより行うことができる。   When exhaust is performed, exhaust can be performed through a tip tube connected in advance to the first panel and / or the second panel. The tip tube is typically configured by using a glass tube, and an invalid area of the first panel and / or the second panel (an effective area that is a display area in the center portion that performs a practical function as a flat display device) Is bonded to the periphery of the through-hole provided in the frame-like area) using frit glass or the above-mentioned low-melting-point metal material, and after the space reaches a predetermined degree of vacuum, it is sealed by thermal fusion. It is done. If the entire flat display device is once heated and then cooled down before sealing, the residual gas can be released into the space, and the residual gas can be removed out of the space by exhaust. Is preferred. The tip tube may be made of metal. In this case, sealing can be performed by crimping the tip tube.

本発明のスペーサ、あるいは、本発明の平面型表示装置にあっては、スペーサ近傍の電界分布の経時変化を少なくすることができる。従って、スペーサに沿った画素に発生する相対的な輝度変化を軽減することができる。これにより、経時変化による表示画面の均一性の悪化を抑制することができる。   In the spacer of the present invention or the flat display device of the present invention, the temporal change in the electric field distribution in the vicinity of the spacer can be reduced. Accordingly, it is possible to reduce a relative luminance change that occurs in the pixels along the spacer. Thereby, the deterioration of the uniformity of the display screen due to a change with time can be suppressed.

以下、図面を参照して、実施例に基づき本発明を説明する。   Hereinafter, the present invention will be described based on examples with reference to the drawings.

実施例のスペーサ、及び、平面型表示装置の概念的な一部端面図を、図1に示す。実施例における平面型表示装置は冷陰極電界電子放出表示装置(以下、表示装置と略称する)であり、この表示装置を構成する第1パネル(カソードパネルCP)及び第2パネル(アノードパネルAP)は、図4及び図5あるいは図6を参照して説明した表示装置におけるカソードパネルCP及びアノードパネルAPと同じ構成、構造を有する。即ち、実施例の表示装置にあっては、電子を放出する電子放出源に相当するスピント型電界放出素子や扁平型電界放出素子が支持体10に複数、形成されて成る第1パネル(カソードパネルCP)と、電子放出源(スピント型電界放出素子や扁平型電界放出素子)から放出された電子が衝突する蛍光体層22及びアノード電極24が基板20に形成されて成る第2パネル(アノードパネルAP)とが、それらの周縁部において接合され、スペーサ140が第1パネル(カソードパネルCP)と第2パネル(アノードパネルAP)との間に配置され、第1パネル(カソードパネルCP)と第2パネル(アノードパネルAP)とによって挟まれた空間が真空に保持されている。これらの構成、動作、及び、作用については、背景技術で説明したと同様であるので、ここでは説明を省略する。尚、以下の説明においては、第1パネルをカソードパネルCPと呼び、第2パネルをアノードパネルAPと呼ぶ。   FIG. 1 shows a conceptual partial end view of the spacer and the flat display device of the example. The flat display device in the embodiment is a cold cathode field emission display device (hereinafter abbreviated as a display device), and a first panel (cathode panel CP) and a second panel (anode panel AP) constituting the display device. Has the same configuration and structure as the cathode panel CP and the anode panel AP in the display device described with reference to FIG. 4 and FIG. 5 or FIG. That is, in the display device of the embodiment, a first panel (cathode panel) formed by forming a plurality of Spindt type field emission elements and flat type field emission elements corresponding to an electron emission source for emitting electrons on the support 10. CP) and a second panel (anode panel) in which a phosphor layer 22 and an anode electrode 24 on which electrons emitted from an electron emission source (Spindt type field emission device or flat type field emission device) collide are formed on the substrate 20. AP) are joined at their peripheral portions, and a spacer 140 is disposed between the first panel (cathode panel CP) and the second panel (anode panel AP), and the first panel (cathode panel CP) and the first panel (cathode panel CP). A space sandwiched between two panels (anode panel AP) is maintained in a vacuum. Since these configurations, operations, and actions are the same as those described in the background art, description thereof is omitted here. In the following description, the first panel is called a cathode panel CP, and the second panel is called an anode panel AP.

実施例のスペーサ140は、カソードパネルCPとアノードパネルAPとの間に配置されるスペーサであって、スペーサ基材140Aと、スペーサ基材140Aの側面上に設けられた帯電防止膜140Bとから成る。帯電防止膜140Bは、(A)クロム酸化物、マンガン酸化物、及び、亜鉛酸化物から成る群から選択された少なくとも1種類の金属酸化物(第1の金属酸化物)、並びに、(B)チタン酸化物、及び、インジウム酸化物から成る群から選択された少なくとも1種類の金属酸化物(第2の金属酸化物)から成る。   The spacer 140 according to the embodiment is a spacer disposed between the cathode panel CP and the anode panel AP, and includes a spacer base material 140A and an antistatic film 140B provided on the side surface of the spacer base material 140A. . The antistatic film 140B includes (A) at least one metal oxide (first metal oxide) selected from the group consisting of chromium oxide, manganese oxide, and zinc oxide, and (B) It consists of at least one metal oxide (second metal oxide) selected from the group consisting of titanium oxide and indium oxide.

以下、図1〜図3を参照して、実施例のスペーサの製造方法、及び、実施例の表示装置の製造方法を説明する。図2は、実施例のスペーサ及び平面型表示装置の製造工程図である。   Hereinafter, with reference to FIGS. 1-3, the manufacturing method of the spacer of an Example and the manufacturing method of the display apparatus of an Example are demonstrated. FIG. 2 is a manufacturing process diagram of the spacer and the flat display device of the embodiment.

[工程−100]
先ず、例えばアクリル系エマルジョンやポリビニルアルコール(PVA)、ポリエチレングリコール等の有機材料から成るバインダーと、粉末状のセラミック材料との混合物を含むスラリーを調製する(図2の[工程−100]参照)。尚、必要な場合には、更に、粉末状の金属酸化物材料を加えてもよい。実施例におけるスラリーを構成するセラミック材料、及び、金属酸化物材料を表1に掲げる。これらの材料を、例えば、例えば、界面活性剤を含むトルエンやメチルエチルケトンから成る分散媒と混合して、スラリーを調製する。
[Step-100]
First, a slurry containing a mixture of a binder made of an organic material such as acrylic emulsion, polyvinyl alcohol (PVA), polyethylene glycol, and the like and a powdered ceramic material is prepared (see [Step-100] in FIG. 2). If necessary, a powdered metal oxide material may be further added. Table 1 lists the ceramic materials and metal oxide materials that make up the slurry in the examples. These materials are mixed with, for example, a dispersion medium made of toluene or methyl ethyl ketone containing a surfactant to prepare a slurry.

[工程−110]
次いで、周知の方法により、スラリーに含まれる混合物をグリーンシートに賦形する(図2の[工程−110]参照)。実施例では、スラリーをドクターブレード法にて担持フィルム上に塗布し、スラリーを乾燥させることで、グリーンシートを得ることができる。
[Step-110]
Next, the mixture contained in the slurry is shaped into a green sheet by a known method (see [Step-110] in FIG. 2). In the examples, the green sheet can be obtained by applying the slurry onto the support film by the doctor blade method and drying the slurry.

[工程−120]
その後、グリーンシートに焼成処理を施し、セラミック板を得る(図2の[工程−120]参照)。焼成処理により、グリーンシート中のバインダーが除去されると共に、グリーンシートが焼結される。また、焼成処理により、グリーンシートに含まれる金属酸化物材料が還元され、導電性金属酸化物(より具体的には、実施例では、TiOx(1<x<2))、あるいは、金属(より具体的には、実施例では、モリブデン(Mo))となる。これにより、導電性金属酸化物あるいは金属を含むセラミック板を得ることができる。
[Step-120]
Thereafter, the green sheet is fired to obtain a ceramic plate (see [Step-120] in FIG. 2). By the baking treatment, the binder in the green sheet is removed and the green sheet is sintered. In addition, the metal oxide material contained in the green sheet is reduced by the baking treatment, so that the conductive metal oxide (more specifically, in the embodiment, TiO x (1 <x <2)) or metal ( More specifically, in the embodiment, molybdenum (Mo)). Thereby, a ceramic plate containing a conductive metal oxide or metal can be obtained.

[工程−130]
次いで、金属を含むセラミック板を切断することにより、スペーサ基材140Aを得る(図2の[工程−130]参照)。実施例において、スペーサ基材140Aの寸法を、
長手方向(図1においてX方向)に約150mm、
厚さ方向(図1においてY方向)に約100μm
高さ方向(図1においてZ方向)に約2mm、
としたが、これらに限定するものではない。尚、スペーサ基材140Aの比抵抗を、表1に示す。
[Step-130]
Next, the ceramic base plate containing metal is cut to obtain a spacer base material 140A (see [Step-130] in FIG. 2). In the embodiment, the dimension of the spacer base material 140A is
About 150 mm in the longitudinal direction (X direction in FIG. 1),
About 100 μm in the thickness direction (Y direction in FIG. 1)
About 2 mm in the height direction (Z direction in FIG. 1),
However, it is not limited to these. The specific resistance of the spacer base material 140A is shown in Table 1.

[工程−140]
その後、第1の金属酸化物及び第2の金属酸化物から成る帯電防止膜140Bを、スペーサ基材140Aの側面上に形成する(図2の[工程−140]参照)。スペーサ基材の表面の帯電防止膜140Bの組成を、表1に掲げる。実施例においては、スパッタリング法を用いて帯電防止膜140Bを形成するが、これに限定するものではない。スパッタリング法に用いるターゲットの構造あるいは組成を説明する。ターゲットは、第1の金属酸化物と第2の金属酸化物との混合物である。このターゲットの製造方法を説明する。粒子状の第1の金属酸化物と粒子状の第2の金属酸化物とを混合し、一般的な真空ホットプレス法によって焼結することにより、スパッタリング法に用いるターゲットを製造することができる。このターゲットを用いて、下記の表2に例示する条件にて帯電防止膜140Bを形成する。実施例においては、膜厚が約4nmの帯電防止膜140Bを形成する。尚、ターゲットの構造やスパッタリング条件等にもよるが、スパッタリング法により形成される帯電防止膜140Bにおける第1の金属酸化物と第2の金属酸化物との比率は、ターゲットにおける第1の金属酸化物と第2の金属酸化物との比率と略等しい値を示す。
[Step-140]
Thereafter, an antistatic film 140B made of the first metal oxide and the second metal oxide is formed on the side surface of the spacer base material 140A (see [Step-140] in FIG. 2). Table 1 shows the composition of the antistatic film 140B on the surface of the spacer substrate. In the embodiment, the antistatic film 140B is formed by sputtering, but the present invention is not limited to this. The structure or composition of the target used for the sputtering method will be described. The target is a mixture of a first metal oxide and a second metal oxide. A method for manufacturing this target will be described. A target used for the sputtering method can be manufactured by mixing the particulate first metal oxide and the particulate second metal oxide and sintering the mixture by a general vacuum hot press method. Using this target, an antistatic film 140B is formed under the conditions exemplified in Table 2 below. In the embodiment, the antistatic film 140B having a film thickness of about 4 nm is formed. The ratio of the first metal oxide and the second metal oxide in the antistatic film 140B formed by the sputtering method depends on the structure of the target and the sputtering conditions. The value is substantially equal to the ratio between the product and the second metal oxide.

上記の[工程−100]〜[工程−140]によって、スペーサ基材140Aと帯電防止膜140Bとから成る実施例のスペーサ140を製造することができる。   Through the above [Step-100] to [Step-140], the spacer 140 of the embodiment including the spacer base material 140A and the antistatic film 140B can be manufactured.

[工程−150]
次いで、図1に示す表示装置の組立を行う。具体的には、スペーサ140を介して、蛍光体層22と電子放出領域EAとが対向するようにアノードパネルAPとカソードパネルCPとを配置する。アノードパネルAPとカソードパネルCP(より具体的には、支持体10と基板20)とを、例えば枠体26を介して、周縁部において接合する。接合に際しては、枠体26とアノードパネルAPとの接合部位、及び枠体26とカソードパネルCPとの接合部位にフリットガラスを塗布し、予備焼成にてフリットガラスを乾燥した後、アノードパネルAPとカソードパネルCPと枠体とを貼り合わせ、約450゜Cで10〜30分の本焼成を行う。その後、アノードパネルAPとカソードパネルCPと枠体26と接着層とによって囲まれた空間を、貫通孔(図示せず)及びチップ管(図示せず)を通じて排気し、空間の圧力が10-4Pa程度に達した時点でチップ管を加熱溶融や圧接により封じ切る。このようにして、アノードパネルAPとカソードパネルCPと枠体26とに囲まれた空間を真空にすることができる。その後、必要な外部回路との配線を行い、実施例の表示装置を完成させることができる。
[Step-150]
Next, the display device shown in FIG. 1 is assembled. Specifically, the anode panel AP and the cathode panel CP are arranged so that the phosphor layer 22 and the electron emission region EA face each other with the spacer 140 interposed therebetween. The anode panel AP and the cathode panel CP (more specifically, the support body 10 and the substrate 20) are joined together at the peripheral edge via, for example, the frame body 26. At the time of joining, frit glass is applied to the joining part between the frame body 26 and the anode panel AP, and the joining part between the frame body 26 and the cathode panel CP, and after the frit glass is dried by pre-baking, the anode panel AP and The cathode panel CP and the frame are bonded, and the main baking is performed at about 450 ° C. for 10 to 30 minutes. Thereafter, the space surrounded by the anode panel AP, the cathode panel CP, the frame body 26 and the adhesive layer is exhausted through a through hole (not shown) and a tip tube (not shown), and the pressure in the space is 10 −4. When the pressure reaches about Pa, the tip tube is sealed by heat melting or pressure welding. In this way, the space surrounded by the anode panel AP, the cathode panel CP, and the frame 26 can be evacuated. Thereafter, wiring with necessary external circuits is performed, and the display device of the embodiment can be completed.

実施例の表示装置を用いて、スペーサ140近傍の画素における輝度特性の経時変化を測定した。具体的には、カラー表示の表示装置を用いて、表示領域全面に白色を表示して、スペーサ140近傍の画素(実施例においては1サブピクセル)について、以下に説明する方法により、輝度重心の測定を行なった。尚、表示装置の駆動条件を、アノードパネルAPとカソードパネルCPとの間の電圧を約10kVとし、この電圧とアノードパネルに流れる電流量の実効値から計算される電力が略20Wとなるように設定した。また、比較のために、表1に掲げた組成を有するスラリーから製造されたスペーサ基材、及び、表1に掲げた組成を有する帯電防止膜から成るスペーサ(以下、比較例のスペーサと呼ぶ場合がある)を組み込んだカラー表示の表示装置(以下、比較例の表示装置と呼ぶ場合がある)とを用いて、同様に輝度重心の測定を行った。尚、この比較例のスペーサを、上記の[工程−100]〜[工程−140]に準じて製造した。具体的には、実施例のスペーサの帯電防止膜を、[工程−140]において、第2の金属酸化物を含まない(即ち、第1の金属酸化物であるCr23のみから成る)ターゲットを用いて形成した。 Using the display device of the example, the change over time in the luminance characteristics of the pixels near the spacer 140 was measured. Specifically, using a display device for color display, white is displayed on the entire display area, and the pixel in the vicinity of the spacer 140 (one sub-pixel in the embodiment) is subjected to the luminance centroid by the method described below. Measurements were made. The driving condition of the display device is such that the voltage between the anode panel AP and the cathode panel CP is about 10 kV, and the power calculated from this voltage and the effective value of the current flowing through the anode panel is about 20 W. Set. For comparison, a spacer substrate made of a slurry having the composition listed in Table 1 and a spacer made of an antistatic film having the composition listed in Table 1 (hereinafter referred to as a comparative spacer) The luminance gravity center was measured in the same manner using a display device with a color display (hereinafter sometimes referred to as a display device of a comparative example). In addition, the spacer of this comparative example was manufactured according to said [process-100]-[process-140]. Specifically, the antistatic film of the spacer of the example does not contain the second metal oxide in [Step-140] (that is, composed of only Cr 2 O 3 which is the first metal oxide). It was formed using a target.

先ず、図3の(A)〜(B)を参照して、輝度重心の求め方について説明する。図3の(A)は、スペーサ140の近傍に位置する画素(実施例においては1サブピクセル)における電子ビームの軌道を模式的に示した図である。図3の(B)は、図3の(A)に示す状態において、蛍光体層22の輝度分布を模式的に示した図である。通常、蛍光体層22の周囲部の輝度は、蛍光体層22の中央部の輝度よりも、相対的に低くなる傾向がある。図3の(B)における破線は、蛍光体層22における輝度の等高線を模式的に示したものである。図3の(B)に示すように、蛍光体層22の右上端部を原点(0,0)とし、蛍光体層22上の点(xi,yj)における輝度がL(xi,yj)で与えられるとき、以下の式(1)、式(2)により、輝度の重心の座標(XC,YC)を求めることができる。 First, with reference to FIGS. 3A to 3B, a method of obtaining the luminance gravity center will be described. FIG. 3A is a diagram schematically showing an electron beam trajectory in a pixel (one subpixel in the embodiment) located in the vicinity of the spacer 140. FIG. 3B is a diagram schematically showing the luminance distribution of the phosphor layer 22 in the state shown in FIG. Usually, the brightness of the peripheral part of the phosphor layer 22 tends to be relatively lower than the brightness of the central part of the phosphor layer 22. A broken line in FIG. 3B schematically shows a luminance contour line in the phosphor layer 22. As shown in FIG. 3B, the upper right end of the phosphor layer 22 is the origin (0, 0), and the luminance at the point (x i , y j ) on the phosphor layer 22 is L (x i , y j ), the coordinates (X C , Y C ) of the barycenter of luminance can be obtained by the following equations (1) and (2).

Figure 0004466496
Figure 0004466496

Figure 0004466496
Figure 0004466496

測定対象となる画素について、表示装置の動作直後の輝度重心(以下、初期状態の輝度重心と呼ぶことがある)と、動作状態で所定時間が経過した後の輝度重心(以下、経時変化後の輝度重心と呼ぶことがある)を測定した。具体的には、点灯直後の表示装置の測定対象となる画素について、その内部の輝度の分布を、CCDカメラ等により測定した。その測定結果を用いて、輝度L(xi,yj)を求めることができる。次いで、求めた輝度L(xi,yj)を用いて、初期状態の輝度重心の座標(XCS,YCS)を計算した。次いで、表示装置を動作状態で所定時間が経過した後、上記と同様の手順により、経時変化後の輝度重心の座標(XCT,YCT)を計算した。 For the pixel to be measured, the luminance centroid immediately after the operation of the display device (hereinafter sometimes referred to as the initial luminance centroid) and the luminance centroid after the predetermined time has elapsed in the operational state (hereinafter referred to as the time-dependent change). (Sometimes called luminance center of gravity). Specifically, the luminance distribution inside the pixel to be measured by the display device immediately after lighting was measured with a CCD camera or the like. Using the measurement result, the luminance L (x i , y j ) can be obtained. Next, the coordinates (X CS , Y CS ) of the luminance center of gravity in the initial state were calculated using the obtained luminance L (x i , y j ). Next, after a predetermined time has passed in the operating state of the display device, the coordinates (X CT , Y CT ) of the luminance center of gravity after the change with time are calculated by the same procedure as above.

初期状態の輝度重心の座標(XCS,YCS)と、経時変化後の輝度重心の座標(XCT,YCT)とを用いて、輝度重心の位置変化量が求まる。具体的には、両者の輝度重心の間の距離を計算で求めればよい。実施例の表示装置、比較例の表示装置とについて、上記の作業を行い、スペーサ近傍に位置する画素の輝度重心が5μm移動するまでの動作時間を算出した。結果を、表1に示す。 By using the coordinates (X CS , Y CS ) of the luminance centroid in the initial state and the coordinates (X CT , Y CT ) of the luminance centroid after the change with time, the position change amount of the luminance centroid is obtained. Specifically, the distance between the luminance centroids may be calculated. With respect to the display device of the example and the display device of the comparative example, the above operation was performed, and the operation time until the luminance gravity center of the pixel located near the spacer moved by 5 μm was calculated. The results are shown in Table 1.

表1に示すように、実施例の表示装置では、輝度重心の位置変化が、比較例の表示装置における輝度重心の位置変化よりも遅い。従って、実施例のスペーサを表示装置に用いることによって、スペーサに沿った画素の相対的な輝度変化を軽減することができる。   As shown in Table 1, in the display device of the example, the change in position of the luminance centroid is slower than the change in position of the luminance centroid in the display device of the comparative example. Therefore, by using the spacer of the embodiment in the display device, it is possible to reduce the relative luminance change of the pixels along the spacer.

このように、実施例のスペーサを用いることにより輝度重心の位置変化が遅くなるが、これは、チタン酸化物やインジウム酸化物が、帯電防止膜に蓄積される帯電の除去を促進する効果として説明できる。発明者らの行った実験により、スペーサ近傍の画素の輝度重心の移動は、動作時間の増加に伴うスペーサの表面抵抗の経時変化によるものであることが判明している。更に、スペーサ表面の帯電の量が大きいほど、スペーサ表面の抵抗の経時変化が相対的に速くなることも判明している。一方、チタン酸化物やインジウム酸化物は、帯電防止膜の抵抗値を下げる効果がある。従って、帯電防止膜に蓄積される帯電の除去が促されることにより、表面抵抗の経時変化が抑制されると考えられる。   Thus, the use of the spacer of the embodiment slows down the change in the position of the luminance center of gravity. This is because titanium oxide and indium oxide are effective in promoting the removal of charge accumulated in the antistatic film. it can. According to experiments conducted by the inventors, it has been found that the movement of the luminance center of gravity of the pixels in the vicinity of the spacer is due to a change in the surface resistance of the spacer with the lapse of time. It has also been found that the greater the amount of charge on the spacer surface, the faster the change in resistance of the spacer surface with time. On the other hand, titanium oxide and indium oxide have the effect of lowering the resistance value of the antistatic film. Therefore, it is considered that the temporal change of the surface resistance is suppressed by promoting the removal of the charge accumulated in the antistatic film.

[表1]

Figure 0004466496
[Table 1]
Figure 0004466496

[表2]
[スパッタリング法による帯電防止膜の成膜条件]
スペーサ基材温度 :25゜C
成膜速度 :0.2nm/秒
圧力 :0.5Pa
プロセスガス :Ar
スパッタ方法 :RFスパッタ
[Table 2]
[Conditions for forming antistatic film by sputtering method]
Spacer base material temperature: 25 ° C
Deposition rate: 0.2 nm / second Pressure: 0.5 Pa
Process gas: Ar
Sputtering method: RF sputtering

以上、本発明を、好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例にて説明した平面型表示装置、第1パネルや第2パネル、冷陰極電界電子放出表示装置や冷陰極電界電子放出素子の構成、構造は例示であり、適宜変更することができるし、第1パネルや第2パネル、冷陰極電界電子放出表示装置や冷陰極電界電子放出素子の製造方法も例示であり、適宜変更することができる。更には、第1パネルや第2パネルの製造において使用した各種材料も例示であり、適宜変更することができる。表示装置においては、専らカラー表示を例にとり説明したが、単色表示とすることもできる。   As mentioned above, although this invention was demonstrated based on the preferable Example, this invention is not limited to these Examples. The configurations and structures of the flat display device, the first panel and the second panel, the cold cathode field emission display device and the cold cathode field emission device described in the embodiments are examples, and can be changed as appropriate. The manufacturing method of the first panel, the second panel, the cold cathode field emission display device, or the cold cathode field emission device is also an example, and can be changed as appropriate. Furthermore, the various materials used in manufacture of the 1st panel and the 2nd panel are illustrations, and can be changed suitably. The display device has been described by taking color display as an example, but it may also be a single color display.

電界放出素子においては、専ら1つの開口部に1つの電子放出部が対応する形態を説明したが、電界放出素子の構造に依っては、1つの開口部に複数の電子放出部が対応した形態、あるいは、複数の開口部に1つの電子放出部が対応する形態とすることもできる。あるいは又、ゲート電極に複数の第1開口部を設け、絶縁層に係る複数の第1開口部に連通した複数の第2開口部を設け、1又は複数の電子放出部を設ける形態とすることもできる。   In the field emission device, a mode in which one electron emission portion corresponds to one opening has been described. However, depending on the structure of the field emission device, a mode in which a plurality of electron emission portions correspond to one opening. Alternatively, one electron emission portion may correspond to a plurality of openings. Alternatively, a plurality of first openings are provided in the gate electrode, a plurality of second openings connected to the plurality of first openings related to the insulating layer are provided, and one or a plurality of electron emission portions are provided. You can also.

表面伝導型電子放出素子と通称される素子から電子放出源を構成することもできる。この表面伝導型電子放出素子は、例えばガラスから成る支持体上に酸化錫(SnO2)、金(Au)、酸化インジウム(In23)/酸化錫(SnO2)、カーボン、酸化パラジウム(PdO)等の導電材料から成り、微小面積を有し、所定の間隔(ギャップ)を開けて配された一対の電極がマトリックス状に形成されて成る。それぞれの電極の上には炭素薄膜が形成されている。そして、一対の電極の内の一方の電極に行方向配線が接続され、一対の電極の内の他方の電極に列方向配線が接続された構成を有する。一対の電極に電圧を印加することによって、ギャップを挟んで向かい合った炭素薄膜に電界が加わり、炭素薄膜から電子が放出される。係る電子を第2パネル上の蛍光体層に衝突させることによって、蛍光体層が励起されて発光し、所望の画像を得ることができる。あるいは又、金属/絶縁膜/金属型素子から電子放出源を構成することもできる。 An electron emission source can be constituted by an element commonly called a surface conduction electron-emitting element. This surface conduction electron-emitting device is formed on a support made of glass, for example, tin oxide (SnO 2 ), gold (Au), indium oxide (In 2 O 3 ) / tin oxide (SnO 2 ), carbon, palladium oxide ( A pair of electrodes made of a conductive material such as (PdO), having a small area and arranged with a predetermined gap (gap) are formed in a matrix. A carbon thin film is formed on each electrode. The row direction wiring is connected to one electrode of the pair of electrodes, and the column direction wiring is connected to the other electrode of the pair of electrodes. By applying a voltage to the pair of electrodes, an electric field is applied to the carbon thin films facing each other across the gap, and electrons are emitted from the carbon thin film. By causing the electrons to collide with the phosphor layer on the second panel, the phosphor layer is excited to emit light, and a desired image can be obtained. Alternatively, the electron emission source can be constituted by a metal / insulating film / metal type element.

図1は、実施例の平面型表示装置(冷陰極電界電子放出表示装置)の概念的な一部端面図である。FIG. 1 is a conceptual partial end view of a flat panel display (cold cathode field emission display) according to an embodiment. 図2は、実施例のスペーサ及び平面型表示装置(冷陰極電界電子放出表示装置)の製造工程図である。FIG. 2 is a manufacturing process diagram of the spacer and the flat display device (cold cathode field emission display) of the embodiment. 図3の(A)は、スペーサの近傍に位置する画素(実施例においては1サブピクセル)における電子ビームの軌道を模式的に示した図であり、図3の(B)は、図3の(A)に示す状態において、蛍光体層の輝度分布を模式的に示した図である。FIG. 3A is a diagram schematically showing the trajectory of the electron beam in a pixel (in the embodiment, one subpixel) located in the vicinity of the spacer, and FIG. 3B is a diagram of FIG. In the state shown to (A), it is the figure which showed typically the luminance distribution of the fluorescent substance layer. 図4は、スピント型電界放出素子を有する従来の冷陰極電界電子放出表示装置の概念的な一部端面図である。FIG. 4 is a conceptual partial end view of a conventional cold cathode field emission display having a Spindt-type field emission device. 図5は、カソードパネル及びアノードパネルを分解したときのカソードパネルとアノードパネルの一部分の模式的な分解斜視図である。FIG. 5 is a schematic exploded perspective view of a part of the cathode panel and the anode panel when the cathode panel and the anode panel are disassembled. 図6は、所謂扁平型の冷陰極電界放出素子を有する冷陰極電界電子放出表示装置の概念的な一部端面図である。FIG. 6 is a conceptual partial end view of a cold cathode field emission display having a so-called flat-type cold cathode field emission device. 図7の(A)〜(B)は、スペーサの近傍に位置する画素における電子ビームの軌道を模式的に示した図である。7A to 7B are diagrams schematically showing the trajectory of the electron beam in the pixel located in the vicinity of the spacer.

符号の説明Explanation of symbols

CP・・・カソードパネル、AP・・・アノードパネル、10・・・支持体、11・・・カソード電極、12・・・絶縁層、13・・・ゲート電極、14,14A,14B・・・開口部、15,15A・・・電子放出部、16・・・収束電極、17・・・層間絶縁層、18・・・剥離層、19・・・導電材料層、20・・・基板、21・・・隔壁、22,22R,22G,22B・・・蛍光体層、23・・・ブラックマトリックス、24・・・アノード電極、25・・・スペーサ保持部、26・・・枠体、31・・・カソード電極制御回路、32・・・ゲート電極制御回路、33・・・アノード電極制御回路、40・・・スペーサ、40A・・・スペーサ基材、40B・・・帯電防止膜、140・・・スペーサ、140A・・・スペーサ基材、140B・・・帯電防止膜
CP ... cathode panel, AP ... anode panel, 10 ... support, 11 ... cathode electrode, 12 ... insulating layer, 13 ... gate electrode, 14, 14A, 14B ... Opening part, 15, 15A ... Electron emission part, 16 ... Converging electrode, 17 ... Interlayer insulating layer, 18 ... Release layer, 19 ... Conductive material layer, 20 ... Substrate, 21 ..., partition walls, 22, 22R, 22G, 22B ... phosphor layer, 23 ... black matrix, 24 ... anode electrode, 25 ... spacer holding part, 26 ... frame, 31 ..Cathode electrode control circuit, 32 ... Gate electrode control circuit, 33 ... Anode electrode control circuit, 40 ... Spacer, 40A ... Spacer base material, 40B ... Antistatic film, 140・ Spacer, 140A ... Spacer base material 140B ··· antistatic film

Claims (2)

電子を放出する電子放出源が支持体に複数、形成されて成る第1パネルと、電子放出源から放出された電子が衝突する蛍光体層及びアノード電極が基板に形成されて成る第2パネルとが、それらの周縁部において接合され、第1パネルと第2パネルとによって挟まれた空間が真空に保持される平面型表示装置において使用され、第1パネルと第2パネルとの間に配置されるスペーサであって、
スペーサは、スペーサ基材と、該スペーサ基材の側面上に設けられた帯電防止膜とから成り、
帯電防止膜は、
クロム酸化物及びインジウム酸化物から成り、又は、
マンガン酸化物及びチタン酸化物から成り、又は、
マンガン酸化物及びインジウム酸化物から成り、又は、
亜鉛酸化物及びチタン酸化物から成り、又は、
亜鉛酸化物及びインジウム酸化物から成ることを特徴とするスペーサ。
A first panel in which a plurality of electron emission sources for emitting electrons are formed on a support; a second panel in which a phosphor layer and an anode electrode with which electrons emitted from the electron emission source collide are formed on a substrate; Are used in a flat panel display device in which a space sandwiched between the first panel and the second panel is held in a vacuum, and is disposed between the first panel and the second panel. A spacer,
The spacer comprises a spacer base material and an antistatic film provided on the side surface of the spacer base material,
Antistatic film is
Consisting of chromium oxide and indium oxide, or
Consisting of manganese oxide and titanium oxide, or
Consisting of manganese oxide and indium oxide, or
Consisting of zinc oxide and titanium oxide, or
A spacer comprising zinc oxide and indium oxide .
電子を放出する電子放出源が支持体に複数、形成されて成る第1パネルと、電子放出源から放出された電子が衝突する蛍光体層及びアノード電極が基板に形成されて成る第2パネルとが、それらの周縁部において接合され、スペーサが第1パネルと第2パネルとの間に配置され、第1パネルと第2パネルとによって挟まれた空間が真空に保持される平面型表示装置であって、
スペーサは、スペーサ基材と、該スペーサ基材の側面上に設けられた帯電防止膜とから成り、
帯電防止膜は、
クロム酸化物及びインジウム酸化物から成り、又は、
マンガン酸化物及びチタン酸化物から成り、又は、
マンガン酸化物及びインジウム酸化物から成り、又は、
亜鉛酸化物及びチタン酸化物から成り、又は、
亜鉛酸化物及びインジウム酸化物から成ることを特徴とする平面型表示装置。
A first panel in which a plurality of electron emission sources for emitting electrons are formed on a support; a second panel in which a phosphor layer and an anode electrode with which electrons emitted from the electron emission source collide are formed on a substrate; Are flat panel display devices that are joined at their peripheral portions, a spacer is disposed between the first panel and the second panel, and a space sandwiched between the first panel and the second panel is maintained in a vacuum. There,
The spacer comprises a spacer base material and an antistatic film provided on the side surface of the spacer base material,
Antistatic film is
Consisting of chromium oxide and indium oxide, or
Consisting of manganese oxide and titanium oxide, or
Consisting of manganese oxide and indium oxide, or
Consisting of zinc oxide and titanium oxide, or
A flat display device comprising zinc oxide and indium oxide .
JP2005211023A 2005-07-21 2005-07-21 Spacer and flat display device Active JP4466496B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005211023A JP4466496B2 (en) 2005-07-21 2005-07-21 Spacer and flat display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005211023A JP4466496B2 (en) 2005-07-21 2005-07-21 Spacer and flat display device

Publications (2)

Publication Number Publication Date
JP2007027026A JP2007027026A (en) 2007-02-01
JP4466496B2 true JP4466496B2 (en) 2010-05-26

Family

ID=37787512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005211023A Active JP4466496B2 (en) 2005-07-21 2005-07-21 Spacer and flat display device

Country Status (1)

Country Link
JP (1) JP4466496B2 (en)

Also Published As

Publication number Publication date
JP2007027026A (en) 2007-02-01

Similar Documents

Publication Publication Date Title
JP2007311093A (en) Flat display device and spacer
JP5373289B2 (en) Processing method of flat display device
JP5066859B2 (en) Flat panel display
JP5318445B2 (en) Flat panel display
JP4678196B2 (en) Spacer selection method and flat panel display manufacturing method
JP4910327B2 (en) Cold cathode field emission display and driving method of cold cathode field emission display
JP4802583B2 (en) Manufacturing method of spacer
JP2009020184A (en) Method for driving flat display device
JP4844042B2 (en) Flat panel display
JP4806968B2 (en) Cold cathode field emission display
JP4466496B2 (en) Spacer and flat display device
JP5514421B2 (en) Flat display device and spacer
JP4797423B2 (en) Flat panel display
JP4736537B2 (en) Flat panel display
JP5002950B2 (en) Flat display device, spacer, and manufacturing method thereof
JP4561491B2 (en) Method for manufacturing anode panel for flat display device, manufacturing method for flat display device, and flat display device
JP4934996B2 (en) Method for manufacturing flat display device
JP4997202B2 (en) Flat display device and spacer
JP4765397B2 (en) Electron emission panel and flat display device
JP2005142003A (en) Display panel and display device
JP2007109498A (en) Flat display device and spacer
JP5150314B2 (en) Method for manufacturing anode panel and method for forming phosphor region
JP5373344B2 (en) Flat display device and spacer
JP2007294168A (en) Flat display device and spacer
JP4228968B2 (en) Cathode panel for cold cathode field emission display and cold cathode field emission display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3