JP2008041422A - Flat type display apparatus and spacer - Google Patents

Flat type display apparatus and spacer Download PDF

Info

Publication number
JP2008041422A
JP2008041422A JP2006214126A JP2006214126A JP2008041422A JP 2008041422 A JP2008041422 A JP 2008041422A JP 2006214126 A JP2006214126 A JP 2006214126A JP 2006214126 A JP2006214126 A JP 2006214126A JP 2008041422 A JP2008041422 A JP 2008041422A
Authority
JP
Japan
Prior art keywords
spacer
panel
antistatic
anode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006214126A
Other languages
Japanese (ja)
Inventor
Masanaga Tanaka
正長 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006214126A priority Critical patent/JP2008041422A/en
Publication of JP2008041422A publication Critical patent/JP2008041422A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a flat type display apparatus reducing relative variation in luminance in picture elements along a spacer. <P>SOLUTION: The flat type display apparatus has a cathode panel CP and an anode panel AP joined in their periphery parts, a plate type spacer 40 installed between the cathode panel CP and the anode panel AP and a space between the cathode panel CP and the anode panel AP is retained to be a vacuum. When a longitudinal direction of the space is made direction X, a thickness direction is direction Y and a height direction is direction Z, the spacer 40 is formed by a spacer base material 50 and an electrification preventing film 60 formed on a side surface part 51 of the spacer base material 50 which is plane XZ. The electrification preventing film 60 is composed of a plurality of electrification preventing regions 61 separated by separating regions 62. When the electrification preventing film 60 is cut off by an arbitrary virtual plane YZ, a cross section of the separating region 62 is included in the cross section of the electrification preventing film 60. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、平面型表示装置において使用されるスペーサ、及び、係るスペーサが組み込まれた平面型表示装置に関する。   The present invention relates to a spacer used in a flat display device and a flat display device in which such a spacer is incorporated.

陰極線管(CRT)に代わる画像表示装置として、平面型(フラットパネル形式)の表示装置が種々検討されている。このような平面型の表示装置として、液晶表示装置(LCD)、エレクトロルミネッセンス表示装置(ELD)、プラズマ表示装置(PDP)を例示することができる。また、電子放出素子を組み込んだ平面型表示装置の開発も進められている。ここで、電子放出素子として、冷陰極電界電子放出素子、金属/絶縁膜/金属型素子(MIM素子とも呼ばれる)、表面伝導型電子放出素子が知られており、これらの電子放出源としての電子放出素子を組み込んだ平面型表示装置は、高解像度、高輝度のカラー表示、及び、低消費電力の観点から注目を集めている。   As an image display device that replaces a cathode ray tube (CRT), various types of flat panel display devices have been studied. Examples of such a flat display device include a liquid crystal display device (LCD), an electroluminescence display device (ELD), and a plasma display device (PDP). Development of a flat display device incorporating an electron-emitting device is also underway. Here, cold cathode field emission devices, metal / insulating film / metal type devices (also called MIM devices), and surface conduction electron emission devices are known as electron emission devices. A flat display device incorporating an emitting element has attracted attention from the viewpoint of high resolution, high luminance color display, and low power consumption.

電子放出源としての冷陰極電界電子放出素子を組み込んだ平面型表示装置である冷陰極電界電子放出表示装置(以下、単に、表示装置と略称する場合がある)は、一般に、2次元マトリックス状に配列された各画素(カラー表示の場合には、各サブピクセル)に対応した電子放出領域を有するカソードパネルと、電子放出領域から放出された電子との衝突により励起されて発光する蛍光体層を有するアノードパネルとが、真空に保持された空間を介して対向配置された構成を有する。電子放出領域には、通常、1又は複数の冷陰極電界電子放出素子(以下、電界放出素子と略称する場合がある)が設けられている。電界放出素子として、スピント型、扁平型、エッジ型、平面型等を挙げることができる。   A cold cathode field emission display device (hereinafter, simply referred to as a display device), which is a flat display device incorporating a cold cathode field emission device as an electron emission source, generally has a two-dimensional matrix shape. A cathode panel having an electron emission region corresponding to each of the arranged pixels (in the case of color display, each subpixel) and a phosphor layer that emits light when excited by collision with electrons emitted from the electron emission region The anode panel which has has the structure arrange | positioned facing through the space hold | maintained in the vacuum. The electron emission region is usually provided with one or a plurality of cold cathode field emission devices (hereinafter sometimes abbreviated as field emission devices). Examples of field emission devices include Spindt type, flat type, edge type, and planar type.

一例として、スピント型電界放出素子を有する表示装置の概念的な一部端面図を図15に示し、カソードパネルCP及びアノードパネルAPを分解したときのカソードパネルCPとアノードパネルAPの一部分の模式的な分解斜視図を図16に示す。この表示装置を構成するスピント型電界放出素子は、支持体10上に形成されたカソード電極11と、支持体10及びカソード電極11上に形成された絶縁層12と、絶縁層12上に形成されたゲート電極13と、ゲート電極13及び絶縁層12に設けられた開口部14(ゲート電極13に設けられた第1開口部14A、及び、絶縁層12に設けられた第2開口部14B)と、開口部14の底部に位置するカソード電極11上に形成された円錐形の電子放出部15から構成されている。   As an example, a conceptual partial end view of a display device having a Spindt-type field emission device is shown in FIG. 15, and a schematic view of a part of the cathode panel CP and the anode panel AP when the cathode panel CP and the anode panel AP are disassembled. A simple exploded perspective view is shown in FIG. The Spindt-type field emission device constituting this display device is formed on a cathode electrode 11 formed on a support 10, an insulating layer 12 formed on the support 10 and the cathode electrode 11, and an insulating layer 12. The gate electrode 13 and the opening 14 provided in the gate electrode 13 and the insulating layer 12 (the first opening 14A provided in the gate electrode 13 and the second opening 14B provided in the insulating layer 12). And a conical electron emission portion 15 formed on the cathode electrode 11 located at the bottom of the opening 14.

この表示装置において、カソード電極11は、第1の方向(図15及び図16においてY方向)に延びている。ゲート電極13は、第1の方向とは異なる第2の方向(図15及び図16においてX方向)に延びている。一般に、カソード電極11とゲート電極13とは、これらの両電極11,13の射影像が互いに直交する方向に、各々帯状に形成されている。帯状のカソード電極11と帯状のゲート電極13とが重複する重複領域が、電子放出領域EAであり、1サブピクセルの領域に相当する。そして、係る電子放出領域EAが、カソードパネルCPの有効領域(表示装置の表示領域に対応する領域)内に、通常、2次元マトリックス状に配列されている。   In this display device, the cathode electrode 11 extends in the first direction (Y direction in FIGS. 15 and 16). The gate electrode 13 extends in a second direction (X direction in FIGS. 15 and 16) different from the first direction. In general, the cathode electrode 11 and the gate electrode 13 are each formed in a strip shape in a direction in which the projected images of both the electrodes 11 and 13 are orthogonal to each other. An overlapping region where the strip-shaped cathode electrode 11 and the strip-shaped gate electrode 13 overlap is an electron emission region EA, which corresponds to a region of one subpixel. The electron emission areas EA are usually arranged in a two-dimensional matrix within the effective area of the cathode panel CP (area corresponding to the display area of the display device).

一方、アノードパネルAPは、基板20上に所定のパターンを有する蛍光体層22(具体的には、赤色発光蛍光体層22R、緑色発光蛍光体層22G、及び、青色発光蛍光体層22B)が形成され、蛍光体層22がアノード電極24で覆われた構造を有する。尚、これらの蛍光体層22の間は、カーボン等の光吸収性材料から成る光吸収層(ブラックマトリックス)23で埋め込まれており、表示画像の色濁り、光学的クロストークの発生を防止している。図中、参照番号21は隔壁を表し、参照番号140は板状のスペーサを表し、参照番号25はスペーサ保持部を表し、参照番号26は接合部材を表し、参照番号16は層間絶縁層を表し、参照番号17は収束電極を表す。尚、図16においては、隔壁やスペーサ、スペーサ保持部、収束電極、層間絶縁層の図示を省略した。   On the other hand, the anode panel AP has a phosphor layer 22 (specifically, a red light-emitting phosphor layer 22R, a green light-emitting phosphor layer 22G, and a blue light-emitting phosphor layer 22B) having a predetermined pattern on the substrate 20. The phosphor layer 22 is formed and covered with the anode electrode 24. Between these phosphor layers 22, a light absorbing layer (black matrix) 23 made of a light absorbing material such as carbon is embedded to prevent display image color turbidity and optical crosstalk. ing. In the figure, reference numeral 21 represents a partition, reference numeral 140 represents a plate-like spacer, reference numeral 25 represents a spacer holding portion, reference numeral 26 represents a bonding member, and reference numeral 16 represents an interlayer insulating layer. Reference numeral 17 represents a focusing electrode. In FIG. 16, the illustration of the partition walls, the spacers, the spacer holding portion, the converging electrode, and the interlayer insulating layer is omitted.

アノード電極24は、蛍光体層22からの発光を反射させる反射膜としての機能の他、蛍光体層22の帯電防止といった機能を有する。また、隔壁21は、蛍光体層22から反跳した電子、あるいは、蛍光体層22から放出された2次電子(以下、これらの電子を総称して、後方散乱電子と呼ぶ)が他の蛍光体層22に衝突し、所謂光学的クロストーク(色濁り)が発生することを防止する機能を有する。   The anode electrode 24 has a function of preventing charging of the phosphor layer 22 in addition to a function as a reflection film that reflects light emitted from the phosphor layer 22. Further, the barrier rib 21 is configured such that electrons recoiled from the phosphor layer 22 or secondary electrons emitted from the phosphor layer 22 (hereinafter, these electrons are collectively referred to as backscattered electrons) are used as other fluorescence. It has a function of preventing so-called optical crosstalk (color turbidity) from colliding with the body layer 22.

1サブピクセルは、カソードパネル側の電子放出領域EAと、これらの電子放出領域EAに対面したアノードパネル側の蛍光体層22とによって構成されている。カラー表示の表示装置の場合には、1画素(1ピクセル)は、1つの赤色発光蛍光体層、1つの緑色発光蛍光体層、及び、1つの青色発光蛍光体層の集合から構成されている。有効領域には、係る画素が、例えば数十万〜数百万個ものオーダーにて配列されている。   One sub-pixel is composed of an electron emission area EA on the cathode panel side and a phosphor layer 22 on the anode panel side facing these electron emission areas EA. In the case of a color display device, one pixel (one pixel) is composed of a set of one red-emitting phosphor layer, one green-emitting phosphor layer, and one blue-emitting phosphor layer. . In the effective area, such pixels are arranged on the order of hundreds of thousands to millions, for example.

そして、アノードパネルAPとカソードパネルCPとを、電子放出領域EAと蛍光体層22とが対向するように配置し、周縁部において接合部材26を介して接合した後、排気し、封止することによって、表示装置を作製することができる。アノードパネルAPとカソードパネルCPと接合部材26とによって囲まれた空間は高真空(例えば、1×10-3Pa以下)となっている。 Then, the anode panel AP and the cathode panel CP are arranged so that the electron emission region EA and the phosphor layer 22 face each other, and joined at the peripheral portion via the joining member 26, and then exhausted and sealed. Thus, a display device can be manufactured. A space surrounded by the anode panel AP, the cathode panel CP, and the bonding member 26 is in a high vacuum (for example, 1 × 10 −3 Pa or less).

従って、アノードパネルAPとカソードパネルCPとの間にスペーサ140を配置しておかないと、大気圧によって表示装置が損傷を受けてしまう。スペーサ140は、スペーサ基材150と、スペーサ基材150の側面部上に設けられた帯電防止膜160とから成る。   Therefore, unless the spacer 140 is disposed between the anode panel AP and the cathode panel CP, the display device is damaged by the atmospheric pressure. The spacer 140 includes a spacer base 150 and an antistatic film 160 provided on the side surface of the spacer base 150.

カソード電極11には相対的に負電圧がカソード電極制御回路31から印加され、ゲート電極13には相対的に正電圧がゲート電極制御回路32から印加され、収束電極17には収束電極制御回路(図示せず)から相対的に負電圧(例えば、0ボルト)が印加され、アノード電極24にはゲート電極13よりも更に高い正電圧がアノード電極制御回路33から印加される。係る表示装置において表示を行う場合、例えば、カソード電極11にカソード電極制御回路31から走査信号を入力し、ゲート電極13にゲート電極制御回路32からビデオ信号を入力する。あるいは、カソード電極11にカソード電極制御回路31からビデオ信号を入力し、ゲート電極13にゲート電極制御回路32から走査信号を入力する。カソード電極11とゲート電極13との間に電圧を印加した際に生ずる電界により、量子トンネル効果に基づき電子放出部15から電子が放出され、この電子がアノード電極24に引き付けられ、アノード電極24を通過して蛍光体層22に衝突する。その結果、蛍光体層22が励起されて発光し、所望の画像を得ることができる。つまり、この冷陰極電界電子放出表示装置の動作は、基本的に、ゲート電極13に印加される電圧、及び、カソード電極11に印加される電圧によって制御される。   A relatively negative voltage is applied to the cathode electrode 11 from the cathode electrode control circuit 31, a relatively positive voltage is applied to the gate electrode 13 from the gate electrode control circuit 32, and a convergence electrode control circuit ( A relatively negative voltage (for example, 0 volts) is applied from an anode electrode control circuit 33, and a higher positive voltage than that of the gate electrode 13 is applied to the anode electrode 24. When performing display in such a display device, for example, a scanning signal is input to the cathode electrode 11 from the cathode electrode control circuit 31, and a video signal is input to the gate electrode 13 from the gate electrode control circuit 32. Alternatively, a video signal is input from the cathode electrode control circuit 31 to the cathode electrode 11, and a scanning signal is input from the gate electrode control circuit 32 to the gate electrode 13. Electrons are emitted from the electron emitter 15 based on the quantum tunnel effect due to an electric field generated when a voltage is applied between the cathode electrode 11 and the gate electrode 13, and the electrons are attracted to the anode electrode 24. It passes and collides with the phosphor layer 22. As a result, the phosphor layer 22 is excited to emit light, and a desired image can be obtained. That is, the operation of the cold cathode field emission display is basically controlled by the voltage applied to the gate electrode 13 and the voltage applied to the cathode electrode 11.

スペーサ140を構成するスペーサ基材150は、ムライトやアルミナ、チタン酸バリウム等のセラミック、あるいは、ガラス等の剛性材料から成る。スペーサ140は、その両端が、それぞれ、アノード電極24と、収束電極17とに接している。従って、スペーサ140の両端間には、アノード電極24に印加される電圧と、収束電極17に印加される電圧との電位差(電圧)が加わる。尚、表示装置の形式によっては、スペーサ140のカソードパネル側は、他の電極、例えばゲート電極13と接することもある。この場合には、スペーサ140の両端間には、アノード電極24に印加される電圧と、ゲート電極13に印加される電圧との電位差(電圧)が加わる。従って、スペーサ140に過大な電流が流れないように、スペーサ140は基本的に高電気抵抗であることが必要とされる。   The spacer base material 150 constituting the spacer 140 is made of a rigid material such as mullite, ceramics such as alumina and barium titanate, or glass. Both ends of the spacer 140 are in contact with the anode electrode 24 and the focusing electrode 17, respectively. Therefore, a potential difference (voltage) between the voltage applied to the anode electrode 24 and the voltage applied to the focusing electrode 17 is applied between both ends of the spacer 140. Depending on the type of the display device, the cathode panel side of the spacer 140 may be in contact with another electrode, for example, the gate electrode 13. In this case, a potential difference (voltage) between the voltage applied to the anode electrode 24 and the voltage applied to the gate electrode 13 is applied between both ends of the spacer 140. Therefore, the spacer 140 is basically required to have a high electric resistance so that an excessive current does not flow through the spacer 140.

図17の(A)及び(B)に、スペーサ140の近傍に位置する画素における電子ビームの軌道を模式的に示す。尚、図17、あるいは後述する図18、図6、図7の(A)、(B)においては、隔壁21やスペーサ保持部25、層間絶縁層16の図示を省略し、収束電極17を、直接、絶縁層12上に形成しているように図示しているが、実際には、収束電極17は層間絶縁層16上に形成されている。図17の(A)に示すように、電子放出部15から放出された電子は、蛍光体層22に向かう。アノードパネルAPにおけるアノード電極24を通過し、蛍光体層22に衝突した電子に起因して、先に述べたように後方散乱電子が生成する。そして、後方散乱電子の一部はスペーサ140の側面に衝突する(図17の(B)参照)。スペーサ140の側面に電子が衝突すると、その表面から2次電子が放出される。スペーサ140に衝突する電子の量とスペーサ140から放出される2次電子の量との間に差がある場合には、スペーサ140が帯電して電子の軌道に影響を与え、例えば、スペーサ140に沿った画素に輝度変化が生ずる。このため、2次電子放出係数が1に近い材料から成る帯電防止膜160が、スペーサ基材150の側面部上に設けられている。帯電防止膜160を構成する材料(2次電子放出係数が1に近い材料)として、グラファイト等の半金属、CrOxといった酸化物、ホウ化物、炭化物、硫化物、及び、窒化物等の種々の材料が知られており、例えば、特表2004−500688号公報に種々の材料が開示されている。 17A and 17B schematically show the trajectory of the electron beam in the pixel located in the vicinity of the spacer 140. FIG. In FIG. 17, or FIGS. 18, 6, and 7 (B) described later, the partition wall 21, the spacer holding portion 25, and the interlayer insulating layer 16 are not shown, and the focusing electrode 17 is Although it is illustrated as being formed directly on the insulating layer 12, the focusing electrode 17 is actually formed on the interlayer insulating layer 16. As shown in FIG. 17A, the electrons emitted from the electron emission portion 15 go to the phosphor layer 22. Backscattered electrons are generated as described above due to the electrons that have passed through the anode electrode 24 in the anode panel AP and collided with the phosphor layer 22. A part of the backscattered electrons collides with the side surface of the spacer 140 (see FIG. 17B). When electrons collide with the side surface of the spacer 140, secondary electrons are emitted from the surface. If there is a difference between the amount of electrons colliding with the spacer 140 and the amount of secondary electrons emitted from the spacer 140, the spacer 140 is charged and affects the trajectory of the electrons. A change in luminance occurs in the pixels along. For this reason, the antistatic film 160 made of a material having a secondary electron emission coefficient close to 1 is provided on the side surface of the spacer base material 150. Various materials such as semimetals such as graphite, oxides such as CrO x , borides, carbides, sulfides, and nitrides can be used as materials constituting the antistatic film 160 (materials whose secondary electron emission coefficient is close to 1). Materials are known. For example, various materials are disclosed in JP-T-2004-500688.

スペーサ140が全体として完全な絶縁体であると、スペーサ140の側面における帯電はアノードパネル側あるいはカソードパネル側に流れることができず、スペーサ140に沿った画素に輝度変化が生ずる。従って、スペーサ140は、アノード電極24に印加される電圧と収束電極17に印加される電圧(場合によっては、ゲート電極13に印加される電圧)との電位差により過大な電流が流れず、且つ、スペーサ140の側面における帯電を支障なくアノードパネル側あるいはカソードパネル側に流すことができる程度に高電気抵抗であることが必要とされる。   When the spacer 140 is a complete insulator as a whole, the charge on the side surface of the spacer 140 cannot flow to the anode panel side or the cathode panel side, and a luminance change occurs in the pixels along the spacer 140. Therefore, in the spacer 140, an excessive current does not flow due to a potential difference between a voltage applied to the anode electrode 24 and a voltage applied to the focusing electrode 17 (in some cases, a voltage applied to the gate electrode 13), and The electrical resistance is required to be high enough to allow charging on the side surface of the spacer 140 to the anode panel side or the cathode panel side without hindrance.

特表2003−524280号公報Special table 2003-524280 gazette 特表2004−500688号公報JP-T-2004-500688

ところで、長時間に亙りスペーサ140の側面に後方散乱電子の一部が衝突することによって、スペーサ140近傍の電界分布が変化する場合がある。先に述べたように、スペーサ基材150の側面部上に、帯電防止膜160として例えばCrOxから成る金属酸化膜が設けられている場合、この金属酸化膜が電子の衝突により還元され、その電気抵抗値が変動(低下)する場合がある。帯電防止膜160の電気抵抗特性が変化すると、スペーサ140近傍の電界分布が変化し、電子ビーム軌道が湾曲する(図18参照)。これにより、表示装置のスペーサ140近傍の画素における輝度特性が変化してしまう。 By the way, the electric field distribution in the vicinity of the spacer 140 may change due to a part of the backscattered electrons colliding with the side surface of the spacer 140 for a long time. As described above, when a metal oxide film made of, for example, CrO x is provided as the antistatic film 160 on the side surface portion of the spacer base material 150, the metal oxide film is reduced by collision of electrons, The electrical resistance value may fluctuate (decrease). When the electric resistance characteristic of the antistatic film 160 changes, the electric field distribution near the spacer 140 changes and the electron beam trajectory is curved (see FIG. 18). As a result, the luminance characteristics of the pixels near the spacer 140 of the display device change.

帯電防止膜160の電気抵抗特性の変動(電気抵抗値の低下)は、通常、表示装置の動作時間に応じて大きくなる。従って、上述した電子ビーム軌道の湾曲も、表示装置の動作時間に応じて、その程度が大きくなる。これに伴い、表示装置のスペーサ140近傍の画素における輝度特性は、経時変化を示す。一方、スペーサ140から離れた画素については、上記の現象は生じない。このため、表示装置の表示画面において、スペーサ140に沿った画素に相対的な輝度変化が生じ、表示画面の均一性が悪化する。   The fluctuation of the electric resistance characteristic of the antistatic film 160 (decrease in the electric resistance value) usually increases with the operating time of the display device. Therefore, the degree of the above-described curvature of the electron beam trajectory increases depending on the operation time of the display device. Accordingly, the luminance characteristics of the pixels in the vicinity of the spacer 140 of the display device change with time. On the other hand, the above phenomenon does not occur with respect to the pixels away from the spacer 140. For this reason, in the display screen of the display device, a relative luminance change occurs in the pixels along the spacers 140, and the uniformity of the display screen is deteriorated.

従って、本発明の目的は、スペーサに沿った画素の相対的な輝度変化を軽減することができる平面型表示装置、並びに、平面型表示装置において使用されるスペーサを提供することにある。   Accordingly, an object of the present invention is to provide a flat panel display device capable of reducing a relative luminance change of pixels along the spacer, and a spacer used in the flat panel display device.

上記の目的を達成するための本発明の平面型表示装置は、電子を放出する電子放出領域が支持体に複数、形成されて成るカソードパネルと、電子放出領域から放出された電子が衝突する蛍光体層及びアノード電極が基板に形成されて成るアノードパネルとが、それらの周縁部において接合され、板状のスペーサがカソードパネルとアノードパネルとの間に配置され、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持された平面型表示装置である。   In order to achieve the above object, the flat display device according to the present invention includes a cathode panel in which a plurality of electron-emitting regions for emitting electrons are formed on a support, and a fluorescence in which electrons emitted from the electron-emitting regions collide with each other. The anode panel formed by forming the body layer and the anode electrode on the substrate is joined at the peripheral edge thereof, and a plate-like spacer is disposed between the cathode panel and the anode panel, and is sandwiched between the cathode panel and the anode panel. This is a flat display device in which the space is maintained in a vacuum.

また、上記の目的を達成するための本発明のスペーサは、電子を放出する電子放出領域が支持体に複数、形成されて成るカソードパネルと、電子放出領域から放出された電子が衝突する蛍光体層及びアノード電極が基板に形成されて成るアノードパネルとが、それらの周縁部において接合され、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持される平面型表示装置において使用され、カソードパネルとアノードパネルとの間に配置される板状のスペーサである。   In order to achieve the above object, the spacer of the present invention includes a cathode panel in which a plurality of electron emission regions for emitting electrons are formed on a support and a phosphor in which electrons emitted from the electron emission region collide. An anode panel having a layer and an anode electrode formed on a substrate is joined at the periphery thereof, and is used in a flat display device in which a space sandwiched between the cathode panel and the anode panel is maintained in a vacuum. It is a plate-shaped spacer arrange | positioned between a panel and an anode panel.

そして、本発明の平面型表示装置におけるスペーサ若しくは本発明のスペーサ(以下、これらのスペーサを総称して、本発明のスペーサ等と呼ぶ場合がある)は、スペーサの長手方向をX方向、厚さ方向をY方向、高さ方向をZ方向としたとき、
(A)スペーサ基材、及び、
(B)XZ平面に該当するスペーサ基材の側面部に形成された帯電防止膜、
から成り、
帯電防止膜は、分離領域によって分離された複数の帯電防止領域から構成されており、
帯電防止膜を任意の仮想YZ平面で切断したとき、帯電防止膜の断面には分離領域の断面が含まれることを特徴とする。
The spacer in the flat display device of the present invention or the spacer of the present invention (hereinafter, these spacers may be collectively referred to as the spacer of the present invention) is referred to as the X direction in the longitudinal direction and the thickness. When the direction is the Y direction and the height direction is the Z direction,
(A) a spacer substrate, and
(B) an antistatic film formed on the side surface of the spacer substrate corresponding to the XZ plane;
Consisting of
The antistatic film is composed of a plurality of antistatic regions separated by a separation region,
When the antistatic film is cut along an arbitrary virtual YZ plane, the cross section of the antistatic film includes the cross section of the separation region.

即ち、スペーサをX方向と垂直な如何なる仮想平面で切断した場合にあっても、帯電防止膜の断面には分離領域の断面が必ず含まれている。   That is, even when the spacer is cut along any virtual plane perpendicular to the X direction, the cross section of the antistatic film always includes the cross section of the separation region.

尚、スペーサあるいはスペーサ基材は6面を有しているが、以下の説明において、カソードパネルと接するスペーサあるいはスペーサ基材の面(XY平面の一方に該当する)を、スペーサの底面あるいはスペーサ基材の底面と呼び、アノードパネルと接するスペーサあるいはスペーサ基材の面(XY平面の他方に該当する)を、スペーサの頂面あるいはスペーサ基材の頂面と呼ぶ場合がある。更には、高さの基準を、スペーサの頂面あるいはスペーサ基材の頂面とし、スペーサあるいはスペーサ基材の高さをH0、N個(但し、Nは2以上の整数)の帯電防止領域のそれぞれの高さをHn(但し、n=1,2,3・・・N)とする。尚、第n番目の帯電防止領域におけるHnの値は、第n番目の帯電防止領域において、X方向に沿って、一定の値である場合もあるし、変化する値である場合もある。また、第1番目の帯電防止領域は、アノードパネルに最も近い所に位置し、第N番目の帯電防止領域は、アノードパネルに最も遠い所(カソードパネルに最も近い所)に位置する。 Although the spacer or spacer substrate has six surfaces, in the following description, the spacer or spacer substrate surface (corresponding to one of the XY planes) in contact with the cathode panel is the bottom surface of the spacer or the spacer substrate. The surface of the spacer or the spacer base material that contacts the anode panel (corresponding to the other of the XY planes) may be called the top surface of the spacer or the top surface of the spacer base material. Furthermore, the height reference is the top surface of the spacer or the top surface of the spacer base material, and the height of the spacer or spacer base material is H 0 , N (where N is an integer of 2 or more). Is set to H n (where n = 1, 2, 3... N). Note that the value of H n in the nth antistatic region may be a constant value or a variable value along the X direction in the nth antistatic region. The first antistatic region is located closest to the anode panel, and the Nth antistatic region is located farthest from the anode panel (closest to the cathode panel).

本発明のスペーサ等にあっては、一部若しくは全ての帯電防止領域の高さHは、限定するものではないが、スペーサ基材の高さH0の0.05倍以下(0<H/H0≦0.05)、更には、スペーサ基材の高さH0の0.025倍以下(0<H/H0≦0.025)とすることが好ましい。尚、帯電防止膜の全体を、このような高さの規定を満足する帯電防止領域が占めていてもよいし、カソードパネル側で接している分離領域が、後述するように、スペーサ基材の側面部のアノードパネル側に位置しているような帯電防止領域が、このような高さの規定を満足する構成としてもよい。このように、帯電防止膜を多数の小さな帯電防止領域に分割することで、或る帯電防止領域における電気抵抗値が変動したとしても、スペーサ全体の電気抵抗成分の変動に与える影響を一層小さくすることができ、電界分布の乱れを小さくすることができる。また、たとえ、帯電防止領域と帯電防止領域との間に短絡が発生した場合でも、その影響を小さくすることができ、電界分布の乱れを少なくすることができる。 In the spacer or the like of the present invention, the height H of some or all of the antistatic regions is not limited, but is 0.05 times or less the height H 0 of the spacer substrate (0 <H / H 0 ≦ 0.05), more preferably 0.025 times or less the height H 0 of the spacer base material (0 <H / H 0 ≦ 0.025). Note that the entire antistatic film may be occupied by an antistatic region that satisfies such a height regulation, and the separation region that is in contact with the cathode panel side, as will be described later, of the spacer base material. The antistatic region located on the side of the anode panel may satisfy such a height regulation. Thus, by dividing the antistatic film into a large number of small antistatic regions, even if the electric resistance value in a certain antistatic region varies, the influence on the variation of the electric resistance component of the entire spacer is further reduced. And disturbance of the electric field distribution can be reduced. In addition, even when a short circuit occurs between the antistatic region and the antistatic region, the influence can be reduced and disturbance of the electric field distribution can be reduced.

あるいは又、分離領域は、スペーサ基材の側面部のアノードパネル側に位置することが望ましい。一般に、後方散乱電子の一部は、アノードパネルにより近いスペーサの側面の部分に多く衝突するので、アノードパネルにより近いスペーサの側面の部分の上に形成された帯電防止領域の電気抵抗値の変化が大きい。従って、分離領域の位置をこのように規定することによって、或る帯電防止領域における電気抵抗値が変動したとしても、スペーサ全体の電気抵抗成分の変動に与える影響を一層小さくすることができる。   Alternatively, it is desirable that the separation region is located on the anode panel side of the side surface portion of the spacer base material. In general, some of the backscattered electrons collide with a portion of the side surface of the spacer closer to the anode panel, so that the change in the electric resistance value of the antistatic region formed on the side portion of the spacer closer to the anode panel large. Therefore, by defining the position of the separation region in this way, even if the electrical resistance value in a certain antistatic region varies, the influence on the variation of the electrical resistance component of the entire spacer can be further reduced.

ここで、分離領域がX方向に延びる幅を持った1本の直線あるいは曲線から構成されている場合、分離領域がスペーサ基材の側面部のアノードパネル側に位置するとは、分離領域のZ方向の中心の位置(X方向においては任意の位置である)をz1としたとき、例えば、0<z1/H0≦0.5、好ましくは、0<z1/H0≦0.4、より好ましくは、0<z1/H0≦0.3を満足することを意味する。 Here, when the separation region is composed of a single straight line or curve having a width extending in the X direction, the separation region is positioned on the anode panel side of the side surface portion of the spacer base material. When z 1 is the center position (which is an arbitrary position in the X direction), for example, 0 <z 1 / H 0 ≦ 0.5, preferably 0 <z 1 / H 0 ≦ 0.4 More preferably, it means that 0 <z 1 / H 0 ≦ 0.3 is satisfied.

一方、分離領域がX方向に延びる幅を持ったM本(但し、Mは2以上の整数)の直線あるいは曲線から構成されている場合、分離領域がスペーサ基材の側面部のアノードパネル側に位置するとは、アノードパネルに最も近い所に位置する第1番目の分離領域のZ方向の中心の位置(X方向においては任意の位置である)をz1としたとき、z1/H0が、例えば、上記の関係を満足することを意味する。尚、アノードパネルから最も遠い所に位置する第(N−1)番目の分離領域のZ方向の中心の位置(X方向においては任意の位置である)をz(N-1)としたとき、0<z(N-1)/H0≦0.8、好ましくは、0<z(N-1)/H0≦0.6を満足することが好ましい。 On the other hand, when the separation region is composed of M lines (where M is an integer of 2 or more) having a width extending in the X direction, the separation region is on the anode panel side of the side surface of the spacer base material. When the position of the center of the first separation region located closest to the anode panel in the Z direction (arbitrary position in the X direction) is z 1 , z 1 / H 0 is For example, it means that the above relationship is satisfied. When the center position in the Z direction of the (N-1) th separation region located farthest from the anode panel (arbitrary position in the X direction) is z (N-1) , 0 <z (N-1) / H 0 ≦ 0.8, preferably 0 <z (N−1) / H 0 ≦ 0.6 is satisfied.

以上に説明した好ましい形態、構成を含む本発明のスペーサ等にあっては、限定するものではないが、分離領域の延びる方向はX方向と略平行であること、即ち、分離領域は、X方向に延びる幅(Z方向に沿った長さ)を持った1本若しくはM本の略直線から構成されていることが望ましい。分離領域をこのような構成にすることで、スペーサの全長に亙り、電界分布の一層の均一化を図ることができる。   The spacer of the present invention including the preferred embodiment and configuration described above is not limited, but the extending direction of the separation region is substantially parallel to the X direction, that is, the separation region is in the X direction. It is desirable that it is composed of one or M substantially straight lines having a width (length along the Z direction) extending in the direction. With such a configuration of the separation region, the electric field distribution can be made more uniform over the entire length of the spacer.

ここで、「略平行」、「略直線」とは、帯電防止膜の形成時の分離領域の形成における製造バラツキによって、厳密な意味での平行、直線から逸脱した状態を包含することを意味する。以下の説明においても同様である。   Here, “substantially parallel” and “substantially straight line” mean including a state deviating from a parallel or straight line in a strict sense due to manufacturing variation in formation of the separation region during the formation of the antistatic film. . The same applies to the following description.

あるいは又、以上に説明した好ましい形態、構成を含む本発明のスペーサ等にあっては、帯電防止領域を仮想XY平面で切断したとき、この帯電防止領域の断面には第2の分離領域の断面が含まれる形態とすることができる。即ち、帯電防止領域をZ方向と垂直な仮想平面で切断した場合、帯電防止領域の断面には第2の分離領域の断面が含まれる。帯電防止膜の全体を、このような第2の分離領域を有する帯電防止領域が占めていてもよいし、カソードパネル側で接している分離領域が、上述したように、スペーサ基材の側面部のアノードパネル側に位置しているような帯電防止領域が、このような第2の分離領域を有する構成としてもよい。そして、この場合、限定するものではないが、分離領域の延びる方向はX方向と略平行であり、第2の分離領域の延びる方向はZ方向と略平行であること、即ち、分離領域は、X方向に延びる幅(Z方向に沿った長さ)を持った1本若しくはM本の略直線から構成されており、第2の分離領域は、Z方向に延びる幅(X方向に沿った長さ)を持った1本若しくはM’本(但し、M’は2以上の整数)の略直線から構成されていることが望ましい。Z方向に隣接する第2の分離領域は、Z方向に延びる仮想直線上に配置されている構成としてもよいし、配置されていない構成としてもよい。即ち、前者の構成にあっては、平面形状が矩形の帯電防止領域が2次元マトリックス状に配列されており、あるいは又、井桁状に配列されている。一方、後者の構成にあっては、平面形状が矩形の帯電防止領域が千鳥状に配列されている。帯電防止領域をこのような構成とすることで、帯電防止領域と帯電防止領域との間に短絡が発生した場合でも、その影響をより一層小さくすることができ、電界分布の乱れを一層少なくすることができる。   Alternatively, in the spacer of the present invention including the preferred embodiment and configuration described above, when the antistatic region is cut along the virtual XY plane, the cross section of the antistatic region is the cross section of the second separation region. May be included. That is, when the antistatic region is cut along a virtual plane perpendicular to the Z direction, the cross section of the antistatic region includes the cross section of the second separation region. The entire antistatic film may be occupied by the antistatic region having such a second separation region, and the separation region in contact with the cathode panel side is the side surface portion of the spacer base material as described above. Such an antistatic region located on the anode panel side may have such a second separation region. In this case, although not limited, the direction in which the separation region extends is substantially parallel to the X direction, and the direction in which the second separation region extends is substantially parallel to the Z direction. It consists of one or M substantially straight lines having a width (length along the Z direction) extending in the X direction, and the second separation region has a width (length along the X direction) extending in the Z direction. 1) or M ′ (where M ′ is an integer equal to or greater than 2). The second separation region adjacent in the Z direction may be configured on an imaginary straight line extending in the Z direction or may be configured not. That is, in the former configuration, the antistatic regions having a rectangular planar shape are arranged in a two-dimensional matrix, or are arranged in a grid pattern. On the other hand, in the latter configuration, the antistatic regions having a rectangular planar shape are arranged in a staggered manner. By adopting such a configuration for the antistatic region, even when a short circuit occurs between the antistatic region and the antistatic region, the effect can be further reduced, and the disturbance of the electric field distribution can be further reduced. be able to.

更には、以上に説明した好ましい形態、構成を含む本発明のスペーサ等にあっては、スペーサ基材の一方の側面部の面積をS0、一方の側面部における分離領域の総面積(尚、第2の分離領域が形成されている場合には、一方の側面部における分離領域と第2の分離領域の総面積)をS1としたとき、0<S1/S0≦0.3、好ましくは、0<S1/S0≦0.1、より好ましくは、0<S1/S0≦0.01を満足することが望ましい。 Furthermore, in the spacer of the present invention including the preferred embodiment and configuration described above, the area of one side surface portion of the spacer base material is S 0 , and the total area of the separation regions in one side surface portion (note that When the second isolation region is formed, 0 <S 1 / S 0 ≦ 0.3, where S 1 is the total area of the isolation region and the second isolation region on one side surface portion, Preferably, 0 <S 1 / S 0 ≦ 0.1, more preferably 0 <S 1 / S 0 ≦ 0.01 is satisfied.

1本の分離領域を取り上げたとき、係る分離領域の幅(Z方向に沿った長さ)は、X方向に沿って、一定であってもよいし、変化してもよい。また、各分離領域の幅(Z方向に沿った長さ)は、同じであってもよいし、異なっていてもよい。同様に、1本の第2の分離領域を取り上げたとき、係る第2の分離領域の幅(X方向に沿った長さ)は、Z方向に沿って、一定であってもよいし、変化してもよい。また、各第2の分離領域の幅(X方向に沿った長さ)は、同じであってもよいし、異なっていてもよい。   When one separation region is taken up, the width (length along the Z direction) of the separation region may be constant or may vary along the X direction. In addition, the width (length along the Z direction) of each separation region may be the same or different. Similarly, when one second separation region is taken up, the width (length along the X direction) of the second separation region may be constant or change along the Z direction. May be. Further, the width (length along the X direction) of each second separation region may be the same or different.

本発明のスペーサ等にあっては、スペーサ基材を、セラミックやガラス等の剛性材料から作製することができる。ここで、セラミック材料として、ムライト等のケイ酸アルミニウム化合物やアルミナ等の酸化アルミニウム、チタン酸バリウム、チタン酸ジルコン酸鉛、ジルコニア(酸化ジルコニウム)、コーディオライト、硼珪酸塩バリウム、珪酸鉄、ガラスセラミック材料、これらに、酸化チタンや酸化クロム、酸化マグネシウム、酸化鉄、酸化バナジウム、酸化ニッケルを添加したもの等を例示することができるし、例えば、特表2003−524280号公報に記載されている材料を用いることもできる。ガラス材料として、高歪点ガラス、低アルカリガラス、無アルカリガラス、ソーダガラス(Na2O・CaO・SiO2)、硼珪酸ガラス(Na2O・B23・SiO2)、フォルステライト(2MgO・SiO2)、鉛ガラス(Na2O・PbO・SiO2)を例示することができる。 In the spacer or the like of the present invention, the spacer substrate can be made from a rigid material such as ceramic or glass. Here, as ceramic materials, aluminum silicate compounds such as mullite, aluminum oxide such as alumina, barium titanate, lead zirconate titanate, zirconia (zirconium oxide), cordiolite, barium borosilicate, iron silicate, glass ceramic Examples of the material include those added with titanium oxide, chromium oxide, magnesium oxide, iron oxide, vanadium oxide, nickel oxide, and the like. For example, the materials described in JP 2003-524280 A Can also be used. Glass materials include high strain point glass, low alkali glass, alkali-free glass, soda glass (Na 2 O · CaO · SiO 2 ), borosilicate glass (Na 2 O · B 2 O 3 · SiO 2 ), forsterite ( 2MgO · SiO 2 ) and lead glass (Na 2 O · PbO · SiO 2 ) can be exemplified.

また、本発明のスペーサ等にあっては、帯電防止膜を構成する2次電子放出係数が1に近い材料として、グラファイト等の半金属、酸化物、ホウ化物、炭化物、硫化物、及び、窒化物等を挙げることができる。より具体的には、例えば、グラファイト等の半金属及びMoSex等の半金属元素を含む化合物、CrOx、NdOx、LaxBa2-xCuO4、LaxBa2-xCuO4、Lax1-xCrO3等の酸化物、AlBx、TiBx等のホウ化物、SiC等の炭化物、MoSx、WSx等の硫化物、及び、BN、TiN、AlN等の窒化物等を挙げることができるし、例えば、特表2004−500688号公報に記載されている材料等を用いることもできる。帯電防止膜が単層構造である場合には、その層が単一の種類の材料から成るものであってもよいし、その層が複数の種類の材料の混合物から成るものであってもよい。また、帯電防止膜は、複数層が積層した構造であってもよく、この場合には、各層は、単一の種類の材料から成るものであってもよいし、複数の種類の材料の混合物から成るものであってもよい。帯電防止膜を金属酸化物から構成する場合、帯電防止膜を構成する層を(第1の金属酸化物,第2の金属酸化物)の混合物から構成することもできる。(第1の金属酸化物,第2の金属酸化物)の組み合わせとして、(クロム酸化物,チタン酸化物)、(クロム酸化物,インジウム酸化物)、(マンガン酸化物,チタン酸化物)、(マンガン酸化物,インジウム酸化物)、(亜鉛酸化物,チタン酸化物)あるいは(亜鉛酸化物,インジウム酸化物)を挙げることができる。帯電防止膜は、スペーサ基材の側面部上に、直接、設けられていてもよいし、例えば、密着性改善用等の下地膜がスペーサ基材の上に形成されており、下地膜の上に帯電防止膜が形成されていてもよい。 In addition, in the spacer of the present invention, as a material having a secondary electron emission coefficient close to 1 constituting the antistatic film, a semimetal such as graphite, oxide, boride, carbide, sulfide, and nitriding And the like. More specifically, for example, compounds containing a metalloid element such as a semi-metal and MoSe x such as graphite, CrO x, NdO x, La x Ba 2-x CuO 4, La x Ba 2-x CuO 4, La x Y 1-x CrO 3 and other oxides, AlB x and TiB x and other borides, SiC and other carbides, MoS x and WS x and other sulfides, and BN, TiN, AlN and other nitrides For example, materials described in Japanese Patent Application Publication No. 2004-500688 can be used. When the antistatic film has a single layer structure, the layer may be composed of a single type of material, or the layer may be composed of a mixture of a plurality of types of materials. . Further, the antistatic film may have a structure in which a plurality of layers are laminated. In this case, each layer may be composed of a single type of material, or a mixture of a plurality of types of materials. It may consist of. When the antistatic film is made of a metal oxide, the layer constituting the antistatic film can be made of a mixture of (first metal oxide, second metal oxide). As combinations of (first metal oxide, second metal oxide), (chromium oxide, titanium oxide), (chromium oxide, indium oxide), (manganese oxide, titanium oxide), ( (Manganese oxide, indium oxide), (zinc oxide, titanium oxide) or (zinc oxide, indium oxide). The antistatic film may be provided directly on the side surface portion of the spacer base material. For example, a base film for improving adhesion or the like is formed on the spacer base material. An antistatic film may be formed on the surface.

帯電防止膜は、電子ビーム蒸着法や熱フィラメント蒸着法を含む蒸着法、スパッタリング法、イオンプレーティング法、レーザアブレーション法といった各種の物理的気相成長法(PVD法);各種の化学的気相成長(CVD)法等、周知の方法により形成(成膜)することができる。   The antistatic film is formed by various physical vapor deposition methods (PVD method) such as vapor deposition methods including electron beam vapor deposition method and hot filament vapor deposition method, sputtering method, ion plating method and laser ablation method; It can be formed (film formation) by a known method such as a growth (CVD) method.

スペーサ基材の側面部上に帯電防止膜を成膜する際に、例えばハードマスクを用い、スパッタリング法や蒸着法等に基づく成膜により、分離領域を形成することで、帯電防止領域を得ることができる。あるいは又、所謂リフトオフ法により帯電防止膜の一部を除去することにより、分離領域を形成することで、帯電防止領域を得ることもできる。あるいは又、帯電防止膜をスペーサ基材の側面部上に形成した後、エッチング技術やブラスト技術等によって、あるいは又、レーザの照射等によって、分離領域を形成することで、帯電防止領域を得ることもできる。更には、スペーサ基材の側面部に溝部を予め設けておき、スパッタリング法や蒸着法によって帯電防止膜を成膜することで、溝部において帯電防止膜に切れ目を生じさせ、その結果、分離領域を形成することで、帯電防止領域を得ることもできる。あるいは又、スペーサ基材の側面部に、熱膨張率がスペーサ基材を構成する材料の熱膨張率よりも小さい材料から成る帯電防止膜を成膜し、次いで、熱処理することで、スペーサ基材の熱膨張に起因して帯電防止膜にひび割れを生じさせ、その後、例えば超音波洗浄を行うことでひび割れの部分を除去し、分離領域を形成することで、帯電防止領域を得ることもできる。   When forming an antistatic film on the side surface of the spacer substrate, an antistatic area is obtained by forming a separation area by film formation based on, for example, a sputtering method or vapor deposition method using a hard mask. Can do. Alternatively, the antistatic region can be obtained by forming a separation region by removing a part of the antistatic film by a so-called lift-off method. Alternatively, after forming an antistatic film on the side surface of the spacer base material, an antistatic region is obtained by forming a separation region by an etching technique, a blast technique, or by laser irradiation. You can also. Furthermore, a groove portion is provided in advance on the side surface of the spacer base material, and an antistatic film is formed by sputtering or vapor deposition, thereby causing a break in the antistatic film in the groove portion. By forming it, an antistatic region can be obtained. Alternatively, the spacer base material is formed by forming an antistatic film made of a material having a thermal expansion coefficient smaller than that of the material constituting the spacer base material on the side surface portion of the spacer base material, and then performing a heat treatment. An antistatic region can be obtained by causing a crack in the antistatic film due to the thermal expansion of the film, and then removing the cracked portion by, for example, ultrasonic cleaning to form a separation region.

本発明のスペーサ等において、スペーサ基材をセラミック材料から構成する場合には、スペーサ基材を構成するセラミック基材を、例えば、
(a)セラミック粉末を分散質とし、バインダーを添加してグリーンシート用スラリーを調製し、
(b)グリーンシート用スラリーから、グリーンシートを得、その後、
(c)グリーンシートを焼成する、
ことにより得ることができる。スペーサ基材を構成するセラミック材料は、グリーンシート用スラリー内のセラミック粉末が焼結されることにより形成される。グリーンシート用スラリーの分散質となるセラミック粉末を構成する材料として、上述のスペーサ基材の説明において例示したと同様の材料を挙げることができる。尚、必要な場合には、スラリーに導電性付与材料を分散質として加えてもよい。導電性付与材料は、スラリー内にあっては、必ずしも導電性を示さなくてもよい。導電性付与材料は、グリーンシートの焼成の際に化学的組成が変化するものであってもよいし、焼成により化学的組成が変化しないものであってもよい。具体的には、グリーンシートを焼成することにより、グリーンシート内の導電性付与材料も焼成されるが、焼成された導電性付与材料が導電性を示すものであればよい。グリーンシート用スラリーの分散質となる導電性付与材料として、例えば、金や白金等の貴金属;モリブデン酸化物、ニオブ酸化物、タングステン酸化物、ニッケル酸化物等の金属酸化物;チタン炭化物、タングステン炭化物、ニッケル炭化物等の金属炭化物;モリブデン酸アンモニウム等の金属塩を挙げることができる。更には、これらの混合物であってもよい。また、グリーンシート用スラリーに添加されるバインダーを構成する材料として、有機系バインダー材料(例えば、アクリル系エマルジョンやポリビニルアルコール(PVA)、ポリエチレングリコール)あるいは無機系バインダー材料(例えば、水ガラス)を挙げることができる。
In the spacer or the like of the present invention, when the spacer substrate is composed of a ceramic material, the ceramic substrate constituting the spacer substrate is, for example,
(A) Using ceramic powder as a dispersoid, adding a binder to prepare a slurry for green sheets,
(B) A green sheet is obtained from the slurry for the green sheet, and then
(C) firing the green sheet;
Can be obtained. The ceramic material constituting the spacer substrate is formed by sintering the ceramic powder in the green sheet slurry. Examples of the material constituting the ceramic powder serving as the dispersoid of the green sheet slurry include the same materials as exemplified in the description of the spacer base material. If necessary, a conductivity-imparting material may be added to the slurry as a dispersoid. The conductivity-imparting material does not necessarily need to exhibit conductivity in the slurry. The conductivity-imparting material may have a chemical composition that changes when the green sheet is fired, or may have a chemical composition that does not change by firing. Specifically, by firing the green sheet, the conductivity-imparting material in the green sheet is also fired, but it is only necessary that the fired conductivity-imparting material exhibits conductivity. Examples of the conductivity imparting material used as the dispersoid of the slurry for the green sheet include noble metals such as gold and platinum; metal oxides such as molybdenum oxide, niobium oxide, tungsten oxide, and nickel oxide; titanium carbide, tungsten carbide Metal carbides such as nickel carbide; metal salts such as ammonium molybdate. Furthermore, a mixture thereof may be used. Examples of the material constituting the binder added to the green sheet slurry include organic binder materials (for example, acrylic emulsion, polyvinyl alcohol (PVA), polyethylene glycol) or inorganic binder materials (for example, water glass). be able to.

以上の好ましい構成、態様を含む本発明の平面型表示装置において、電子放出領域を構成する電子放出素子として、冷陰極電界電子放出素子(電界放出素子)、金属/絶縁膜/金属型素子(MIM素子)、表面伝導型電子放出素子を挙げることができる。また、以上の好ましい構成、態様を含む本発明の平面型表示装置を、1又は複数の冷陰極電界電子放出素子から構成された電子放出領域を有する冷陰極電界電子放出表示装置とすることができるし、あるいは又、金属/絶縁膜/金属型素子(MIM素子とも呼ばれる)から構成された電子放出領域を有する平面型表示装置、表面伝導型電子放出素子から構成された電子放出領域を有する平面型表示装置とすることもできる。   In the flat display device of the present invention including the above preferred configurations and aspects, cold cathode field emission devices (field emission devices), metal / insulating film / metal type devices (MIM) are used as the electron emission devices constituting the electron emission region. Device) and surface conduction electron-emitting devices. Further, the flat display device of the present invention including the above preferred configurations and aspects can be a cold cathode field emission display device having an electron emission region composed of one or a plurality of cold cathode field emission devices. Alternatively, a flat display device having an electron emission region composed of a metal / insulating film / metal type element (also referred to as an MIM element), and a flat type having an electron emission region composed of a surface conduction type electron emission element It can also be a display device.

平面型表示装置を冷陰極電界電子放出表示装置とする場合、電子放出領域を構成する冷陰極電界電子放出素子(以下、電界放出素子と略称する)は、カソードパネルに設けられており、
(a)支持体上に形成され、第1の方向に延びる帯状のカソード電極、
(b)カソード電極及び支持体上に形成された絶縁層、
(c)絶縁層上に形成され、第1の方向とは異なる第2の方向に延びる帯状のゲート電極、
(d)カソード電極とゲート電極の重複する重複領域に位置するゲート電極及び絶縁層の部分に設けられ、底部にカソード電極が露出した開口部、及び、
(e)開口部の底部に露出したカソード電極上に設けられた電子放出部、
から成る。
When the flat display device is a cold cathode field emission display device, a cold cathode field emission device (hereinafter abbreviated as a field emission device) constituting an electron emission region is provided in the cathode panel,
(A) a strip-shaped cathode electrode formed on the support and extending in the first direction;
(B) an insulating layer formed on the cathode electrode and the support;
(C) a strip-shaped gate electrode formed on the insulating layer and extending in a second direction different from the first direction;
(D) an opening provided in a portion of the gate electrode and the insulating layer located in an overlapping region where the cathode electrode and the gate electrode overlap, and an exposed portion of the cathode electrode at the bottom; and
(E) an electron emission portion provided on the cathode electrode exposed at the bottom of the opening,
Consists of.

ここで、電界放出素子の型式は特に限定されず、スピント型電界放出素子(円錐形の電子放出部が、開口部の底部に位置するカソード電極の上に設けられた電界放出素子)や、扁平型電界放出素子(略平面の電子放出部が、開口部の底部に位置するカソード電極の上に設けられた電界放出素子)を挙げることができる。   Here, the type of the field emission device is not particularly limited, and a Spindt-type field emission device (a field emission device in which a conical electron emission portion is provided on the cathode electrode located at the bottom of the opening) or a flat type Type field emission device (a field emission device in which a substantially planar electron emission portion is provided on the cathode electrode located at the bottom of the opening).

カソードパネルにおいて、カソード電極の射影像とゲート電極の射影像とは直交することが、即ち、第1の方向と第2の方向とは直交することが、冷陰極電界電子放出表示装置の構造の簡素化といった観点から好ましい。そして、カソード電極とゲート電極とが重複する重複領域が電子放出領域に該当し、電子放出領域がカソードパネルの有効領域に2次元マトリックス状に配列されており、各電子放出領域には、1又は複数の電界放出素子が設けられている。   In the cathode panel, the projection image of the cathode electrode and the projection image of the gate electrode are orthogonal to each other, that is, the first direction and the second direction are orthogonal to each other in the structure of the cold cathode field emission display device. It is preferable from the viewpoint of simplification. An overlapping region where the cathode electrode and the gate electrode overlap corresponds to an electron emission region, and the electron emission region is arranged in a two-dimensional matrix in the effective region of the cathode panel. A plurality of field emission elements are provided.

冷陰極電界電子放出表示装置にあっては、カソード電極及びゲート電極に印加された電圧によって生じた強電界が電子放出部に加わる結果、量子トンネル効果により電子放出部から電子が放出される。そして、この電子は、アノードパネルに設けられたアノード電極によってアノードパネルへと引き付けられ、蛍光体層に衝突する。そして、蛍光体層への電子の衝突の結果、蛍光体層が発光し、画像として認識することができる。   In the cold cathode field emission display, a strong electric field generated by a voltage applied to the cathode electrode and the gate electrode is applied to the electron emission portion, and as a result, electrons are emitted from the electron emission portion by the quantum tunnel effect. The electrons are attracted to the anode panel by the anode electrode provided on the anode panel, and collide with the phosphor layer. As a result of the collision of electrons with the phosphor layer, the phosphor layer emits light and can be recognized as an image.

冷陰極電界電子放出表示装置において、カソード電極はカソード電極制御回路に接続され、ゲート電極はゲート電極制御回路に接続され、アノード電極はアノード電極制御回路に接続されている。尚、これらの制御回路は周知の回路から構成することができる。実動作時、アノード電極制御回路からアノード電極に印加される電圧(アノード電圧)VAは、通常、一定であり、例えば、5キロボルト〜15キロボルトとすることができる。あるいは又、アノードパネルとカソードパネルとの間の距離をd0(但し、0.5mm≦d0≦10mm)としたとき、VA/d0(単位:キロボルト/mm)の値は、0.5以上20以下、好ましくは1以上10以下、一層好ましくは4以上8以下を満足することが望ましい。冷陰極電界電子放出表示装置の実動作時、カソード電極に印加する電圧VC及びゲート電極に印加する電圧VGに関しては、階調制御方式として電圧変調方式を採用することができる。 In the cold cathode field emission display, the cathode electrode is connected to the cathode electrode control circuit, the gate electrode is connected to the gate electrode control circuit, and the anode electrode is connected to the anode electrode control circuit. Note that these control circuits can be constituted by known circuits. During actual operation, the voltage (anode voltage) V A applied to the anode electrode from the anode electrode control circuit is normally constant, and can be, for example, 5 to 15 kilovolts. Alternatively, when the distance between the anode panel and the cathode panel is d 0 (where 0.5 mm ≦ d 0 ≦ 10 mm), the value of V A / d 0 (unit: kilovolt / mm) is 0. It is desirable to satisfy 5 or more and 20 or less, preferably 1 or more and 10 or less, and more preferably 4 or more and 8 or less. In actual operation of the cold cathode field emission display, the voltage modulation method can be adopted as the gradation control method for the voltage V C applied to the cathode electrode and the voltage V G applied to the gate electrode.

電界放出素子は、一般に、以下の方法で製造することができる。
(1)支持体上にカソード電極を形成する工程、
(2)全面(支持体及びカソード電極上)に絶縁層を形成する工程、
(3)絶縁層上にゲート電極を形成する工程、
(4)カソード電極とゲート電極との重複領域におけるゲート電極及び絶縁層の部分に開口部を形成し、開口部の底部にカソード電極を露出させる工程、
(5)開口部の底部に位置するカソード電極上に電子放出部を形成する工程。
A field emission device can be generally manufactured by the following method.
(1) forming a cathode electrode on a support;
(2) forming an insulating layer on the entire surface (on the support and the cathode electrode);
(3) forming a gate electrode on the insulating layer;
(4) forming an opening in a portion of the gate electrode and the insulating layer in a region where the cathode electrode and the gate electrode overlap, and exposing the cathode electrode at the bottom of the opening;
(5) A step of forming an electron emission portion on the cathode electrode located at the bottom of the opening.

あるいは又、電界放出素子は、以下の方法で製造することもできる。
(1)支持体上にカソード電極を形成する工程、
(2)カソード電極上に電子放出部を形成する工程、
(3)全面(支持体及び電子放出部上、あるいは、支持体、カソード電極及び電子放出部上)に絶縁層を形成する工程、
(4)絶縁層上にゲート電極を形成する工程、
(5)カソード電極とゲート電極との重複領域におけるゲート電極及び絶縁層の部分に開口部を形成し、開口部の底部に電子放出部を露出させる工程。
Alternatively, the field emission device can be manufactured by the following method.
(1) forming a cathode electrode on a support;
(2) forming an electron emission portion on the cathode electrode;
(3) forming an insulating layer on the entire surface (on the support and the electron emission portion or on the support, the cathode electrode and the electron emission portion);
(4) forming a gate electrode on the insulating layer;
(5) A step of forming an opening in a portion of the gate electrode and the insulating layer in the overlapping region of the cathode electrode and the gate electrode, and exposing the electron emission portion at the bottom of the opening.

電界放出素子には収束電極が備えられていてもよい。即ち、例えばゲート電極及び絶縁層上には更に層間絶縁層が設けられ、層間絶縁層上に収束電極が設けられている電界放出素子、あるいは又、ゲート電極の上方に収束電極が設けられている電界放出素子とすることもできる。ここで、収束電極とは、開口部から放出され、アノード電極へ向かう放出電子の軌道を収束させ、以て、輝度の向上や隣接画素間の光学的クロストークの防止を可能とするための電極である。アノード電極とカソード電極との間の電位差が数キロボルト以上のオーダーであって、アノード電極とカソード電極との間の距離が比較的長い、所謂高電圧タイプの冷陰極電界電子放出表示装置において、収束電極は特に有効である。収束電極には、収束電極制御回路から相対的な負電圧(例えば、0ボルト)が印加される。収束電極は、必ずしも、カソード電極とゲート電極とが重複する重複領域に設けられた電子放出部あるいは電子放出領域のそれぞれを取り囲むように個別に形成されている必要はなく、例えば、電子放出部あるいは電子放出領域の所定の配列方向に沿って延在させてもよいし、電子放出部あるいは電子放出領域の全てを1つの収束電極で取り囲む構成としてもよく(即ち、収束電極を、冷陰極電界電子放出表示装置としての実用上の機能を果たす中央部の表示領域である有効領域の全体を覆う薄い1枚のシート状の構造としてもよく)、これによって、複数の電子放出部あるいは電子放出領域に共通の収束効果を及ぼすことができる。   The field emission device may be provided with a focusing electrode. That is, for example, a field emission element in which an interlayer insulating layer is further provided on the gate electrode and the insulating layer, and a focusing electrode is provided on the interlayer insulating layer, or a focusing electrode is provided above the gate electrode. It can also be a field emission device. Here, the focusing electrode is an electrode for converging the trajectory of emitted electrons that are emitted from the opening and directed toward the anode electrode, thereby improving the luminance and preventing optical crosstalk between adjacent pixels. It is. In a so-called high voltage type cold cathode field emission display, the potential difference between the anode electrode and the cathode electrode is on the order of several kilovolts or more and the distance between the anode electrode and the cathode electrode is relatively long. The electrode is particularly effective. A relative negative voltage (for example, 0 volts) is applied to the focusing electrode from the focusing electrode control circuit. The focusing electrode does not necessarily have to be individually formed so as to surround each of the electron emission portion or the electron emission region provided in the overlapping region where the cathode electrode and the gate electrode overlap, for example, the electron emission portion or The electron emission region may be extended along a predetermined arrangement direction, or the electron emission portion or the electron emission region may be surrounded by one focusing electrode (that is, the focusing electrode may be a cold cathode field electron). It may be a thin sheet-like structure covering the entire effective area, which is the central display area that performs a practical function as an emission display device), thereby providing a plurality of electron emission areas or electron emission areas. A common convergence effect can be exerted.

スピント型電界放出素子にあっては、電子放出部を構成する材料として、モリブデン、モリブデン合金、タングステン、タングステン合金、チタン、チタン合金、ニオブ、ニオブ合金、タンタル、タンタル合金、クロム、クロム合金、及び、不純物を含有するシリコン(ポリシリコンやアモルファスシリコン)から成る群から選択された少なくとも1種類の材料を挙げることができる。スピント型電界放出素子の電子放出部は、真空蒸着法やスパッタリング法といった各種のPVD法や、各種のCVD法によって形成することができる。   In the Spindt-type field emission device, the material constituting the electron emission portion is molybdenum, molybdenum alloy, tungsten, tungsten alloy, titanium, titanium alloy, niobium, niobium alloy, tantalum, tantalum alloy, chromium, chromium alloy, and And at least one material selected from the group consisting of silicon (polysilicon and amorphous silicon) containing impurities. The electron emission portion of the Spindt-type field emission device can be formed by various PVD methods such as vacuum vapor deposition and sputtering, and various CVD methods.

扁平型電界放出素子にあっては、電子放出部を構成する材料として、カソード電極を構成する材料よりも仕事関数Φの小さい材料から構成することが好ましく、どのような材料を選択するかは、カソード電極を構成する材料の仕事関数、ゲート電極とカソード電極との間の電位差、要求される放出電子電流密度の大きさ等に基づいて決定すればよい。あるいは又、電子放出部を構成する材料として、係る材料の2次電子利得δがカソード電極を構成する導電性材料の2次電子利得δよりも大きくなるような材料から適宜選択してもよい。扁平型電界放出素子にあっては、特に好ましい電子放出部の構成材料として、炭素、より具体的にはアモルファスダイヤモンドやグラファイト、カーボン・ナノチューブ構造体(カーボン・ナノチューブ及び/又はグラファイト・ナノファイバー)、ZnOウィスカー、MgOウィスカー、SnO2ウィスカー、MnOウィスカー、Y23ウィスカー、NiOウィスカー、ITOウィスカー、In23ウィスカー、Al23ウィスカーを挙げることができる。尚、電子放出部を構成する材料は、必ずしも導電性を備えている必要はない。 In the flat field emission device, it is preferable that the material constituting the electron emission portion is composed of a material having a work function Φ smaller than that of the material constituting the cathode electrode. What is necessary is just to determine based on the work function of the material which comprises a cathode electrode, the electric potential difference between a gate electrode and a cathode electrode, the magnitude | size of the emission electron current density requested | required, etc. Alternatively, the material constituting the electron emission portion may be appropriately selected from materials in which the secondary electron gain δ of the material is larger than the secondary electron gain δ of the conductive material constituting the cathode electrode. In the flat type field emission device, carbon, more specifically, amorphous diamond or graphite, a carbon nanotube structure (carbon nanotube and / or graphite nanofiber), as a particularly preferable constituent material of the electron emission portion, Examples thereof include ZnO whiskers, MgO whiskers, SnO 2 whiskers, MnO whiskers, Y 2 O 3 whiskers, NiO whiskers, ITO whiskers, In 2 O 3 whiskers, and Al 2 O 3 whiskers. In addition, the material which comprises an electron emission part does not necessarily need to be provided with electroconductivity.

カソード電極、ゲート電極、収束電極の構成材料として、アルミニウム(Al)、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、モリブデン(Mo)、クロム(Cr)、銅(Cu)、金(Au)、銀(Ag)、チタン(Ti)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、鉄(Fe)、白金(Pt)、亜鉛(Zn)等の金属;これらの金属元素を含む合金(例えばMoW)あるいは化合物(例えばTiN等の窒化物や、WSi2、MoSi2、TiSi2、TaSi2等のシリサイド);シリコン(Si)等の半導体;ダイヤモンド等の炭素薄膜;ITO(酸化インジウム−錫)、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。また、これらの電極の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、CVD法やイオンプレーティング法とエッチング法との組合せ;スクリーン印刷法やインクジェット印刷法、メタルマスク印刷法といった各種印刷法;メッキ法(電気メッキ法や無電解メッキ法);リフトオフ法;レーザアブレーション法;ゾル−ゲル法等を挙げることができる。各種印刷法やメッキ法によれば、直接、例えば帯状のカソード電極やゲート電極を形成することが可能である。 The constituent materials of the cathode electrode, gate electrode, and focusing electrode are aluminum (Al), tungsten (W), niobium (Nb), tantalum (Ta), molybdenum (Mo), chromium (Cr), copper (Cu), gold ( Metals such as Au), silver (Ag), titanium (Ti), nickel (Ni), cobalt (Co), zirconium (Zr), iron (Fe), platinum (Pt), zinc (Zn); these metal elements Alloys (eg, MoW) or compounds (eg, nitrides such as TiN, silicides such as WSi 2 , MoSi 2 , TiSi 2 , TaSi 2 ); semiconductors such as silicon (Si); carbon thin films such as diamond; ITO ( Examples thereof include conductive metal oxides such as indium oxide-tin oxide, indium oxide, and zinc oxide. In addition, as a method for forming these electrodes, for example, a vapor deposition method such as an electron beam vapor deposition method or a hot filament vapor deposition method, a sputtering method, a combination of a CVD method, an ion plating method, and an etching method; Various printing methods such as a metal mask printing method; plating methods (electroplating method and electroless plating method); lift-off method; laser ablation method; sol-gel method and the like can be mentioned. According to various printing methods and plating methods, for example, a strip-like cathode electrode or gate electrode can be directly formed.

絶縁層や層間絶縁層の構成材料として、SiO2、BPSG、PSG、BSG、AsSG、PbSG、SiON、SOG(スピンオングラス)、低融点ガラス、ガラスペーストといったSiO2系材料;SiN系材料;ポリイミド等の絶縁性樹脂を、単独あるいは適宜組み合わせて使用することができる。絶縁層や層間絶縁層の形成には、CVD法、塗布法、スパッタリング法、各種印刷法等の公知のプロセスが利用できる。 As a material for constituting the insulating layer and the interlayer insulating layer, SiO 2, BPSG, PSG, BSG, AsSG, PbSG, SiON, SOG ( spin on glass), low-melting glass, SiO 2 based materials such glass paste; SiN-based materials; polyimide These insulating resins can be used alone or in appropriate combination. For forming the insulating layer or the interlayer insulating layer, a known process such as a CVD method, a coating method, a sputtering method, or various printing methods can be used.

第1開口部(ゲート電極に形成された開口部)あるいは第2開口部(絶縁層に形成された開口部)の平面形状(支持体表面と平行な仮想平面で開口部を切断したときの形状)は、円形、楕円形、矩形、多角形、丸みを帯びた矩形、丸みを帯びた多角形等、任意の形状とすることができる。第1開口部の形成は、例えば、異方性エッチング、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができ、あるいは又、ゲート電極の形成方法に依っては、第1開口部を、直接、形成することもできる。第2開口部の形成も、例えば、異方性エッチング、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができる。   Planar shape of the first opening (opening formed in the gate electrode) or the second opening (opening formed in the insulating layer) (shape when the opening is cut in a virtual plane parallel to the support surface) ) Can be any shape such as a circle, an ellipse, a rectangle, a polygon, a rounded rectangle, a rounded polygon. The formation of the first opening can be performed by, for example, anisotropic etching, isotropic etching, a combination of anisotropic etching and isotropic etching, or, depending on the method of forming the gate electrode, The first opening can also be formed directly. The second opening can also be formed by, for example, anisotropic etching, isotropic etching, or a combination of anisotropic etching and isotropic etching.

電界放出素子においては、電界放出素子の構造に依存するが、1つの開口部内に1つの電子放出部が存在してもよいし、1つの開口部内に複数の電子放出部が存在してもよいし、ゲート電極に複数の第1開口部を設け、係る第1開口部と連通する1つの第2開口部を絶縁層に設け、絶縁層に設けられた1つの第2開口部内に1又は複数の電子放出部が存在してもよい。   In the field emission device, depending on the structure of the field emission device, one electron emission portion may exist in one opening, or a plurality of electron emission portions may exist in one opening. In addition, a plurality of first openings are provided in the gate electrode, one second opening communicating with the first opening is provided in the insulating layer, and one or more are provided in one second opening provided in the insulating layer. There may be an electron emission portion.

電界放出素子において、カソード電極と電子放出部との間に抵抗体膜を設けてもよい。抵抗体膜を設けることによって、電界放出素子の動作安定化、電子放出特性の均一化を図ることができる。抵抗体膜を構成する材料として、シリコンカーバイド(SiC)やSiCNといったカーボン系材料、SiN、アモルファスシリコン等の半導体材料、酸化ルテニウム(RuO2)、酸化タンタル、窒化タンタル等の高融点金属酸化物や高融点金属窒化物を例示することができる。抵抗体膜の形成方法として、スパッタリング法や、CVD法、各種印刷法を例示することができる。1つの電子放出部当たりの電気抵抗値は、概ね1×106〜1×1011Ω、好ましくは数十ギガΩとすればよい。 In the field emission device, a resistor film may be provided between the cathode electrode and the electron emission portion. By providing the resistor film, the operation of the field emission device can be stabilized and the electron emission characteristics can be made uniform. The material constituting the resistor film includes carbon-based materials such as silicon carbide (SiC) and SiCN, semiconductor materials such as SiN and amorphous silicon, refractory metal oxides such as ruthenium oxide (RuO 2 ), tantalum oxide, and tantalum nitride, A refractory metal nitride can be exemplified. Examples of the method for forming the resistor film include a sputtering method, a CVD method, and various printing methods. The electrical resistance value per one electron emitting portion may be approximately 1 × 10 6 to 1 × 10 11 Ω, preferably several tens of gigaΩ.

カソードパネルを構成する支持体として、あるいは又、アノードパネルを構成する基板として、ガラス基板、表面に絶縁膜が形成されたガラス基板、石英基板、表面に絶縁膜が形成された石英基板、表面に絶縁膜が形成された半導体基板を挙げることができるが、製造コスト低減の観点からは、ガラス基板、あるいは、表面に絶縁膜が形成されたガラス基板を用いることが好ましい。ガラス基板として、高歪点ガラス、低アルカリガラス、無アルカリガラス、ソーダガラス(Na2O・CaO・SiO2)、硼珪酸ガラス(Na2O・B23・SiO2)、フォルステライト(2MgO・SiO2)、鉛ガラス(Na2O・PbO・SiO2)を例示することができる。 As a support constituting the cathode panel or as a substrate constituting the anode panel, a glass substrate, a glass substrate with an insulating film formed on the surface, a quartz substrate, a quartz substrate with an insulating film formed on the surface, and a surface Examples of the semiconductor substrate include an insulating film. From the viewpoint of reducing manufacturing costs, it is preferable to use a glass substrate or a glass substrate having an insulating film formed on the surface. As glass substrates, high strain point glass, low alkali glass, non-alkali glass, soda glass (Na 2 O · CaO · SiO 2 ), borosilicate glass (Na 2 O · B 2 O 3 · SiO 2 ), forsterite ( 2MgO · SiO 2 ) and lead glass (Na 2 O · PbO · SiO 2 ) can be exemplified.

平面型表示装置において、アノード電極と蛍光体層の構成例として、(1)基板上に、アノード電極を形成し、アノード電極の上に蛍光体層を形成する構成、(2)基板上に、蛍光体層を形成し、蛍光体層上にアノード電極を形成する構成、を挙げることができる。尚、(1)の構成において、蛍光体層の上に、アノード電極と導通した所謂メタルバック膜を形成してもよい。また、(2)の構成において、アノード電極の上にメタルバック膜を形成してもよい。   In the flat display device, examples of the configuration of the anode electrode and the phosphor layer include (1) a configuration in which the anode electrode is formed on the substrate and the phosphor layer is formed on the anode electrode, and (2) on the substrate. The structure which forms a fluorescent substance layer and forms an anode electrode on a fluorescent substance layer can be mentioned. In the configuration (1), a so-called metal back film that is electrically connected to the anode electrode may be formed on the phosphor layer. In the configuration (2), a metal back film may be formed on the anode electrode.

アノード電極は、全体として1つのアノード電極から構成されていてもよいし、複数のアノード電極ユニットから構成されていてもよい。後者の場合、アノード電極ユニットとアノード電極ユニットとはアノード電極抵抗体層によって電気的に接続されていることが望ましい。アノード電極抵抗体層を構成する材料として、カーボン、シリコンカーバイド(SiC)やSiCNといったカーボン系材料;SiN系材料;酸化ルテニウム(RuO2)、酸化タンタル、窒化タンタル、酸化クロム、酸化チタン等の高融点金属酸化物や高融点金属窒化物;アモルファスシリコン等の半導体材料;ITOを挙げることができる。また、SiC抵抗膜上に電気抵抗値の低いカーボン薄膜を積層するといった複数の膜の組み合わせにより、安定した所望のシート抵抗値を実現することも可能である。アノード電極抵抗体層のシート抵抗値として、1×10-1Ω/□乃至1×1010Ω/□、好ましくは1×103Ω/□乃至1×108Ω/□を例示することができる。アノード電極ユニットの数(Q)は2以上であればよく、例えば、直線状に配列された蛍光体層の列の総数をq列としたとき、Q=qとし、あるいは、q=k・Q(kは2以上の整数であり、好ましくは10≦k≦100、一層好ましくは20≦k≦50)としてもよいし、一定の間隔をもって配置されたスペーサ(あるいはスペーサ群)の数に1を加えた数とすることができるし、ピクセルの数あるいはサブピクセルの数と一致した数、あるいは、ピクセルの数あるいはサブピクセルの数の整数分の一とすることもできる。また、各アノード電極ユニットの大きさは、アノード電極ユニットの位置に拘わらず同じとしてもよいし、アノード電極ユニットの位置に依存して異ならせてもよい。全体として1つのアノード電極の上にアノード電極抵抗体層を形成してもよい。 The anode electrode may be composed of one anode electrode as a whole, or may be composed of a plurality of anode electrode units. In the latter case, it is desirable that the anode electrode unit and the anode electrode unit are electrically connected by an anode electrode resistor layer. The material constituting the anode electrode resistor layer includes carbon-based materials such as carbon, silicon carbide (SiC), and SiCN; SiN-based materials; ruthenium oxide (RuO 2 ), tantalum oxide, tantalum nitride, chromium oxide, titanium oxide, and the like. Examples thereof include melting point metal oxides and high melting point metal nitrides; semiconductor materials such as amorphous silicon; ITO. Moreover, it is also possible to realize a stable desired sheet resistance value by combining a plurality of films such as laminating a carbon thin film having a low electric resistance value on the SiC resistance film. Examples of the sheet resistance value of the anode electrode resistor layer include 1 × 10 −1 Ω / □ to 1 × 10 10 Ω / □, preferably 1 × 10 3 Ω / □ to 1 × 10 8 Ω / □. it can. The number (Q) of anode electrode units may be two or more. For example, when the total number of rows of phosphor layers arranged in a straight line is q, Q = q or q = k · Q (K is an integer of 2 or more, preferably 10 ≦ k ≦ 100, more preferably 20 ≦ k ≦ 50), or 1 for the number of spacers (or spacer groups) arranged at a constant interval. It can be an added number, or it can be a number that matches the number of pixels or subpixels, or an integer fraction of the number of pixels or subpixels. The size of each anode electrode unit may be the same regardless of the position of the anode electrode unit, or may vary depending on the position of the anode electrode unit. An anode electrode resistor layer may be formed on one anode electrode as a whole.

アノード電極(アノード電極ユニットを包含する)は、導電材料層を用いて形成すればよい。導電材料層の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、イオンプレーティング法、レーザアブレーション法といった各種PVD法;各種CVD法;各種印刷法;メタルマスク印刷法;リフトオフ法;ゾル−ゲル法等を挙げることができる。即ち、導電材料から成る導電材料層を形成し、リソグラフィ技術及びエッチング技術に基づき、この導電材料層をパターニングしてアノード電極を形成することができる。あるいは又、アノード電極のパターンを有するマスクやスクリーンを介して導電材料をPVD法や各種印刷法に基づき形成することによって、アノード電極を得ることもできる。尚、アノード電極抵抗体層も同様の方法で形成することができる。即ち、抵抗体材料からアノード電極抵抗体層を形成し、リソグラフィ技術及びエッチング技術に基づきこのアノード電極抵抗体層をパターニングしてもよいし、あるいは、アノード電極抵抗体層のパターンを有するマスクやスクリーンを介して抵抗体材料のPVD法や各種印刷法に基づく形成により、アノード電極抵抗体層を得ることができる。基板上(あるいは基板上方)におけるアノード電極の平均厚さ(後述するように隔壁を設ける場合、隔壁の頂面上におけるアノード電極の平均厚さ)として、3×10-8m(30nm)乃至5×10-7m(0.5μm)、好ましくは5×10-8m(50nm)乃至3×10-7m(0.3μm)を例示することができる。 The anode electrode (including the anode electrode unit) may be formed using a conductive material layer. As a method for forming the conductive material layer, for example, various deposition methods such as electron beam deposition and hot filament deposition, various PVD methods such as sputtering, ion plating, and laser ablation; various CVD methods; various printing methods; metal mask printing Lift-off method; sol-gel method and the like. That is, it is possible to form an anode electrode by forming a conductive material layer made of a conductive material and patterning the conductive material layer based on a lithography technique and an etching technique. Alternatively, the anode electrode can be obtained by forming a conductive material based on the PVD method or various printing methods through a mask or screen having a pattern of the anode electrode. The anode electrode resistor layer can also be formed by the same method. That is, an anode electrode resistor layer may be formed from a resistor material, and the anode electrode resistor layer may be patterned based on a lithography technique and an etching technique, or a mask or a screen having an anode electrode resistor layer pattern. The anode electrode resistor layer can be obtained by forming the resistor material through the PVD method and various printing methods. 3 × 10 −8 m (30 nm) to 5 as the average thickness of the anode electrode on the substrate (or above the substrate) (when the partition is provided as described later, the average thickness of the anode electrode on the top surface of the partition) Examples include x10 −7 m (0.5 μm), preferably 5 × 10 −8 m (50 nm) to 3 × 10 −7 m (0.3 μm).

アノード電極の構成材料として、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、金(Au)、銀(Ag)、チタン(Ti)、コバルト(Co)、ジルコニウム(Zr)、鉄(Fe)、白金(Pt)、亜鉛(Zn)等の金属;これらの金属元素を含む合金あるいは化合物(例えばTiN等の窒化物や、WSi2、MoSi2、TiSi2、TaSi2等のシリサイド);シリコン(Si)等の半導体;ダイヤモンド等の炭素薄膜;ITO(酸化インジウム−錫)、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。尚、アノード電極抵抗体層を形成する場合、アノード電極抵抗体層の電気抵抗値を変化させない導電材料からアノード電極を構成することが好ましく、例えば、アノード電極抵抗体層をシリコンカーバイド(SiC)から構成した場合、アノード電極をモリブデン(Mo)から構成することが好ましい。 As the constituent material of the anode electrode, molybdenum (Mo), aluminum (Al), chromium (Cr), tungsten (W), niobium (Nb), tantalum (Ta), gold (Au), silver (Ag), titanium (Ti) ), Cobalt (Co), zirconium (Zr), iron (Fe), platinum (Pt), zinc (Zn), etc .; alloys or compounds containing these metal elements (for example, nitrides such as TiN, WSi 2 Silicide such as MoSi 2 , TiSi 2 , TaSi 2 ); Semiconductor such as silicon (Si); Carbon thin film such as diamond; Conductive metal oxide such as ITO (indium oxide-tin oxide), indium oxide, zinc oxide can do. When the anode electrode resistor layer is formed, the anode electrode is preferably made of a conductive material that does not change the electric resistance value of the anode electrode resistor layer. For example, the anode electrode resistor layer is made of silicon carbide (SiC). When comprised, it is preferable to comprise an anode electrode from molybdenum (Mo).

蛍光体層は、単色の蛍光体粒子から構成されていても、3原色の蛍光体粒子から構成されていてもよい。蛍光体層の配列様式は、例えば、ドット状である。具体的には、平面型表示装置がカラー表示の場合、蛍光体層の配置、配列として、デルタ配列、ストライプ配列、ダイアゴナル配列、レクタングル配列を挙げることができる。即ち、直線状に配列された蛍光体層の1列は、全てが赤色発光蛍光体層で占められた列、緑色発光蛍光体層で占められた列、及び、青色発光蛍光体層で占められた列から構成されていてもよいし、赤色発光蛍光体層、緑色発光蛍光体層、及び、青色発光蛍光体層が順に配置された列から構成されていてもよい。ここで、蛍光体層とは、アノードパネル上において1つの輝点を生成する蛍光体領域であると定義する。また、1画素(1ピクセル)は、1つの赤色発光蛍光体層、1つの緑色発光蛍光体層、及び、1つの青色発光蛍光体層の集合から構成され、1サブピクセルは、1つの蛍光体層(1つの赤色発光蛍光体層、あるいは、1つの緑色発光蛍光体層、あるいは、1つの青色発光蛍光体層)から構成される。尚、隣り合う蛍光体層の間の隙間がコントラスト向上を目的とした光吸収層(ブラックマトリックス)で埋め込まれていてもよい。   The phosphor layer may be composed of single-color phosphor particles or may be composed of three primary color phosphor particles. The arrangement pattern of the phosphor layers is, for example, a dot shape. Specifically, when the flat display device is a color display, examples of the arrangement and arrangement of the phosphor layers include a delta arrangement, a stripe arrangement, a diagonal arrangement, and a rectangle arrangement. That is, one line of the phosphor layers arranged in a straight line is occupied by a line occupied by the red light emitting phosphor layer, a line occupied by the green light emitting phosphor layer, and a blue light emitting phosphor layer. It may be comprised from the row | line | column, and it may be comprised from the row | line | column in which the red light emission fluorescent substance layer, the green light emission fluorescent substance layer, and the blue light emission fluorescent substance layer were arrange | positioned in order. Here, the phosphor layer is defined as a phosphor region that generates one bright spot on the anode panel. Further, one pixel (one pixel) is composed of a set of one red light emitting phosphor layer, one green light emitting phosphor layer, and one blue light emitting phosphor layer, and one subpixel is one phosphor. It is composed of layers (one red-emitting phosphor layer, one green-emitting phosphor layer, or one blue-emitting phosphor layer). A gap between adjacent phosphor layers may be filled with a light absorption layer (black matrix) for the purpose of improving contrast.

蛍光体層は、発光性結晶粒子から調製された発光性結晶粒子組成物を使用し、例えば、赤色の感光性の発光性結晶粒子組成物(赤色発光蛍光体スラリー)を全面に塗布し、露光、現像して、赤色発光蛍光体層を形成し、次いで、緑色の感光性の発光性結晶粒子組成物(緑色発光蛍光体スラリー)を全面に塗布し、露光、現像して、緑色発光蛍光体層を形成し、更に、青色の感光性の発光性結晶粒子組成物(青色発光蛍光体スラリー)を全面に塗布し、露光、現像して、青色発光蛍光体層を形成する方法にて形成することができる。あるいは又、赤色発光蛍光体スラリー、緑色発光蛍光体スラリー、青色発光蛍光体スラリーを順次塗布した後、各蛍光体スラリーを順次露光、現像して、各蛍光体層を形成してもよいし、スクリーン印刷法やインクジェット印刷法、フロート塗布法、沈降塗布法、蛍光体フィルム転写法等により各蛍光体層を形成してもよい。基板上における蛍光体層の平均厚さは、限定するものではないが、3μm乃至20μm、好ましくは5μm乃至10μmであることが望ましい。発光性結晶粒子を構成する蛍光体材料としては、従来公知の蛍光体材料の中から適宜選択して用いることができる。カラー表示の場合、色純度がNTSCで規定される3原色に近く、3原色を混合した際の白バランスがとれ、残光時間が短く、3原色の残光時間がほぼ等しくなる蛍光体材料を組み合わせることが好ましい。   The phosphor layer uses a luminescent crystal particle composition prepared from luminescent crystal particles. For example, a red photosensitive luminescent crystal particle composition (red luminescent phosphor slurry) is applied to the entire surface and exposed. And developing to form a red light-emitting phosphor layer, and then applying a green photosensitive light-emitting crystal particle composition (green light-emitting phosphor slurry) to the entire surface, exposing and developing the green light-emitting phosphor. Then, a blue photosensitive luminescent crystal particle composition (blue light emitting phosphor slurry) is applied to the entire surface, exposed and developed to form a blue light emitting phosphor layer. be able to. Alternatively, after sequentially applying the red light emitting phosphor slurry, the green light emitting phosphor slurry, and the blue light emitting phosphor slurry, each phosphor slurry may be sequentially exposed and developed to form each phosphor layer. Each phosphor layer may be formed by a screen printing method, an ink jet printing method, a float coating method, a sedimentation coating method, a phosphor film transfer method, or the like. The average thickness of the phosphor layer on the substrate is not limited, but is preferably 3 μm to 20 μm, preferably 5 μm to 10 μm. The phosphor material constituting the luminescent crystal particles can be appropriately selected from conventionally known phosphor materials. In the case of color display, a phosphor material whose color purity is close to the three primary colors specified by NTSC, white balance is achieved when the three primary colors are mixed, the afterglow time is short, and the afterglow time of the three primary colors is almost equal. It is preferable to combine them.

蛍光体層からの光を吸収する光吸収層が、隣り合う蛍光体層の間、あるいは、隔壁と基板との間に形成されていることが、表示画像のコントラスト向上といった観点から好ましい。ここで、光吸収層は、所謂ブラックマトリックスとして機能する。光吸収層を構成する材料として、蛍光体層からの光を90%以上吸収する材料を選択することが好ましい。このような材料として、カーボン、金属薄膜(例えば、クロム、ニッケル、アルミニウム、モリブデン等、あるいは、これらの合金)、金属酸化物(例えば、酸化クロム)、金属窒化物(例えば、窒化クロム)、耐熱性有機樹脂、ガラスペースト、黒色顔料や銀等の導電性粒子を含有するガラスペースト等の材料を挙げることができ、具体的には、感光性ポリイミド樹脂、酸化クロムや、酸化クロム/クロム積層膜を例示することができる。尚、酸化クロム/クロム積層膜においては、クロム膜が基板と接する。光吸収層は、例えば、真空蒸着法やスパッタリング法とエッチング法との組合せ、真空蒸着法やスパッタリング法、スピンコーティング法とリフトオフ法との組合せ、各種印刷法、リソグラフィ技術等、使用する材料に依存して適宜選択された方法にて形成することができる。   The light absorption layer that absorbs light from the phosphor layer is preferably formed between adjacent phosphor layers or between the partition wall and the substrate from the viewpoint of improving the contrast of the display image. Here, the light absorption layer functions as a so-called black matrix. As the material constituting the light absorption layer, it is preferable to select a material that absorbs 90% or more of light from the phosphor layer. Such materials include carbon, metal thin films (eg, chromium, nickel, aluminum, molybdenum, etc., or alloys thereof), metal oxides (eg, chromium oxide), metal nitrides (eg, chromium nitride), heat resistance Materials such as photosensitive organic resins, glass pastes, glass pastes containing conductive particles such as black pigments and silver, and specifically, photosensitive polyimide resins, chromium oxides, and chromium oxide / chromium laminated films Can be illustrated. In the chromium oxide / chromium laminated film, the chromium film is in contact with the substrate. The light absorption layer depends on the material used, for example, a combination of vacuum deposition method, sputtering method and etching method, a combination of vacuum deposition method, sputtering method, spin coating method and lift-off method, various printing methods, lithography technology, etc. Thus, it can be formed by an appropriately selected method.

蛍光体層から反跳した電子、あるいは、蛍光体層から放出された2次電子が他の蛍光体層に入射し、所謂光学的クロストーク(色濁り)が発生することを防止するために、隔壁を設けることが好ましい。   In order to prevent the electrons recoiled from the phosphor layer or the secondary electrons emitted from the phosphor layer from entering other phosphor layers, so-called optical crosstalk (color turbidity) is generated. It is preferable to provide a partition wall.

隔壁の形成方法として、スクリーン印刷法、ドライフィルム法、感光法、キャスティング法、サンドブラスト形成法を例示することができる。ここで、スクリーン印刷法とは、隔壁を形成すべき部分に対応するスクリーンの部分に開口が形成されており、スクリーン上の隔壁形成用材料をスキージを用いて開口を通過させ、基板上に隔壁形成用材料層を形成した後、係る隔壁形成用材料層を焼成する方法である。ドライフィルム法とは、基板上に感光性フィルムをラミネートし、露光及び現像によって隔壁形成予定部位の感光性フィルムを除去し、除去によって生じた開口に隔壁形成用材料を埋め込み、焼成する方法である。感光性フィルムは焼成によって燃焼、除去され、開口に埋め込まれた隔壁形成用材料が残り、隔壁となる。感光法とは、基板上に感光性を有する隔壁形成用材料層を形成し、露光及び現像によってこの隔壁形成用材料層をパターニングした後、焼成(硬化)を行う方法である。キャスティング法(型押し成形法)とは、ペースト状とした有機材料あるいは無機材料から成る隔壁形成用材料層を型(キャスト)から基板上に押し出すことで隔壁形成用材料層を形成した後、係る隔壁形成用材料層を焼成する方法である。サンドブラスト形成法とは、例えば、スクリーン印刷やメタルマスク印刷法、ロールコーター、ドクターブレード、ノズル吐出式コーター等を用いて隔壁形成用材料層を基板上に形成し、乾燥させた後、隔壁を形成すべき隔壁形成用材料層の部分をマスク層で被覆し、次いで、露出した隔壁形成用材料層の部分をサンドブラスト法によって除去する方法である。隔壁を形成した後、隔壁を研磨し、隔壁頂面の平坦化を図ってもよい。   Examples of the partition wall forming method include a screen printing method, a dry film method, a photosensitive method, a casting method, and a sandblast forming method. Here, in the screen printing method, an opening is formed in a portion of the screen corresponding to a portion where a partition is to be formed, and the partition forming material on the screen is passed through the opening using a squeegee, and the partition is formed on the substrate. In this method, after the formation material layer is formed, the partition wall formation material layer is fired. The dry film method is a method of laminating a photosensitive film on a substrate, removing the photosensitive film at the part where the partition wall is to be formed by exposure and development, embedding the partition wall forming material in the opening generated by the removal, and baking. . The photosensitive film is burned and removed by baking, and the partition wall-forming material embedded in the openings remains to form partition walls. The photosensitive method is a method in which a barrier rib-forming material layer having photosensitivity is formed on a substrate, the barrier rib-forming material layer is patterned by exposure and development, and then fired (cured). The casting method (embossing molding method) refers to a method for forming a partition wall forming material layer by extruding a partition wall forming material layer made of a paste-like organic material or inorganic material onto a substrate from a mold (cast). In this method, the partition wall forming material layer is fired. The sand blast forming method is, for example, forming a partition wall forming material layer on a substrate using a screen printing or metal mask printing method, a roll coater, a doctor blade, a nozzle discharge type coater, etc. In this method, the part of the partition wall forming material layer to be covered is covered with a mask layer, and then the exposed part of the partition wall forming material layer is removed by sandblasting. After the partition wall is formed, the partition wall may be polished to flatten the top surface of the partition wall.

隔壁における蛍光体層を取り囲む部分の平面形状(隔壁側面の射影像の内側輪郭線に相当し、一種の開口領域である)として、矩形形状、円形形状、楕円形状、長円形状、三角形形状、五角形以上の多角形形状、丸みを帯びた三角形形状、丸みを帯びた矩形形状、丸みを帯びた多角形等を例示することができる。これらの平面形状(開口領域の平面形状)が2次元マトリックス状に配列されることにより、格子状の隔壁が形成される。この2次元マトリックス状の配列は、例えば井桁様に配列されるものでもよいし、千鳥様に配列されるものでもよい。   As the planar shape of the part surrounding the phosphor layer in the partition wall (corresponding to the inner contour line of the projected image of the partition wall side surface, which is a kind of opening region), rectangular shape, circular shape, elliptical shape, oval shape, triangular shape, Examples include pentagonal or more polygonal shapes, rounded triangular shapes, rounded rectangular shapes, rounded polygons, and the like. By arranging these planar shapes (planar shapes of the opening regions) in a two-dimensional matrix, a grid-like partition is formed. This two-dimensional matrix-like arrangement may be arranged, for example, like a cross or like a zigzag.

隔壁形成用材料として、例えば、感光性ポリイミド樹脂や、酸化コバルト等の金属酸化物により黒色に着色した鉛ガラス、SiO2、低融点ガラスペーストを例示することができる。隔壁の表面(頂面及び側面)には、隔壁に電子ビームが衝突して隔壁からガスが放出されることを防止するための保護層(例えば、SiO2、SiON、あるいは、AlNから成る)を形成してもよい。 Examples of the partition wall forming material include photosensitive polyimide resin, lead glass colored with a metal oxide such as cobalt oxide, SiO 2 , and a low melting point glass paste. A protective layer (for example, made of SiO 2 , SiON, or AlN) is provided on the surface (top surface and side surface) of the partition wall to prevent an electron beam from colliding with the partition wall and releasing gas from the partition wall. It may be formed.

スペーサは、例えば、アノードパネルに設けられた隔壁と隔壁との間に挟み込んで固定すればよく、あるいは又、例えば、アノードパネル及び/又はカソードパネルにスペーサ保持部を形成し、スペーサ保持部によって固定すればよい。あるいは又、スペーサとカソードパネル及び/又はアノードパネルとを、フリットガラスや低融点金属等によって固定することもできる。   For example, the spacer may be fixed by being sandwiched between partition walls provided in the anode panel, or, for example, a spacer holding portion may be formed on the anode panel and / or the cathode panel and fixed by the spacer holding portion. do it. Alternatively, the spacer and the cathode panel and / or the anode panel can be fixed by frit glass, a low melting point metal, or the like.

カソードパネルとアノードパネルとを周縁部において接合部材によって接合する場合、接合部材全体をフリットガラス等の接合材料から構成することもできるし、あるいは又、接合部材を、棒状あるいはフレーム状(枠状)であってガラスやセラミック等の剛性材料から成る枠体と、枠体のカソードパネル側の面上に設けられた接合材料層と、枠体のアノードパネル側の面上に設けられた接合材料層とから構成することもできる。枠体の高さを適宜選択することにより、接合部材全体を接合材料から構成する場合に比べ、カソードパネルとアノードパネルとの間の対向距離をより長く設定することが可能である。接合材料あるいは接合材料層を構成する材料として、B23−PbO系フリットガラスやSiO2−B23−PbO系フリットガラスといったフリットガラスが一般的であるが、融点が120〜400゜C程度の所謂低融点金属材料を用いてもよい。係る低融点金属材料としては、In(インジウム:融点157゜C);インジウム−金系の低融点合金;Sn80Ag20(融点220〜370゜C)、Sn95Cu5(融点227〜370゜C)等の錫(Sn)系高温はんだ;Pb97.5Ag2.5(融点304゜C)、Pb94.5Ag5.5(融点304〜365゜C)、Pb97.5Ag1.5Sn1.0(融点309゜C)等の鉛(Pb)系高温はんだ;Zn95Al5(融点380゜C)等の亜鉛(Zn)系高温はんだ;Sn5Pb95(融点300〜314゜C)、Sn2Pb98(融点316〜322゜C)等の錫−鉛系標準はんだ;Au88Ga12(融点381゜C)等のろう材(以上の添字は全て原子%を表す)を例示することができる。 When the cathode panel and the anode panel are joined to each other at the peripheral edge by a joining member, the entire joining member can be made of a joining material such as frit glass, or the joining member can be formed in a rod shape or a frame shape (frame shape). A frame made of a rigid material such as glass or ceramic, a bonding material layer provided on a surface of the frame on the cathode panel side, and a bonding material layer provided on a surface of the frame on the anode panel side It can also consist of. By appropriately selecting the height of the frame, it is possible to set the facing distance between the cathode panel and the anode panel longer than in the case where the entire joining member is made of a joining material. As a material constituting the bonding material or the bonding material layer, frit glass such as B 2 O 3 —PbO-based frit glass and SiO 2 —B 2 O 3 —PbO-based frit glass is generally used, but the melting point is 120 to 400 °. A so-called low melting point metal material of about C may be used. Such low melting point metal materials include In (indium: melting point 157 ° C.); indium-gold based low melting point alloy; Sn 80 Ag 20 (melting point 220 to 370 ° C.), Sn 95 Cu 5 (melting point 227 to 370 ° C.) C) tin (Sn) type high temperature solder such as Pb 97.5 Ag 2.5 (melting point 304 ° C.), Pb 94.5 Ag 5.5 (melting point 304 to 365 ° C.), Pb 97.5 Ag 1.5 Sn 1.0 (melting point 309 ° C.), etc. Lead (Pb) high temperature solder; zinc (Zn) high temperature solder such as Zn 95 Al 5 (melting point 380 ° C.); Sn 5 Pb 95 (melting point 300 to 314 ° C.), Sn 2 Pb 98 (melting point 316 to 322) Tin-lead standard solder such as ° C); brazing material such as Au 88 Ga 12 (melting point 381 ° C) (the above subscripts all represent atomic%).

カソードパネルとアノードパネルと接合部材の三者を接合する場合、三者を同時に接合してもよいし、あるいは、第1段階でカソードパネル又はアノードパネルのいずれか一方と接合部材とを接合し、第2段階でカソードパネル又はアノードパネルの他方と接合部材とを接合してもよい。三者同時接合や第2段階における接合を高真空雰囲気中で行えば、カソードパネルとアノードパネルと接合部材とにより囲まれた空間は、接合と同時に真空となる。あるいは、三者の接合終了後、カソードパネルとアノードパネルと接合部材とによって囲まれた空間を排気し、真空とすることもできる。接合後に排気を行う場合、接合時の雰囲気の圧力は常圧/減圧のいずれであってもよく、また、雰囲気を構成する気体は、大気であっても、あるいは窒素ガスや周期律表0族に属するガス(例えばArガス)を含む不活性ガスであってもよい。   When joining the three members of the cathode panel, the anode panel, and the joining member, the three members may be joined at the same time, or in the first stage, either the cathode panel or the anode panel and the joining member are joined, In the second stage, the other of the cathode panel or the anode panel and the joining member may be joined. If the three-party simultaneous bonding or the second stage bonding is performed in a high vacuum atmosphere, the space surrounded by the cathode panel, the anode panel, and the bonding member becomes a vacuum simultaneously with the bonding. Alternatively, after the three members are joined, the space surrounded by the cathode panel, the anode panel, and the joining member can be evacuated to create a vacuum. When exhausting after joining, the pressure of the atmosphere at the time of joining may be normal pressure / depressurized, and the gas constituting the atmosphere may be air, or nitrogen gas or group 0 of the periodic table An inert gas containing a gas belonging to (for example, Ar gas) may be used.

排気を行う場合、排気は、カソードパネル及び/又はアノードパネルに予め接続されたチップ管とも呼ばれる排気管を通じて行うことができる。排気管は、典型的にはガラス管、あるいは、低熱膨張率を有する金属や合金[例えば、ニッケル(Ni)を42重量%含有した鉄(Fe)合金や、ニッケル(Ni)を42重量%、クロム(Cr)を6重量%含有した鉄(Fe)合金]から成る中空管から構成され、カソードパネル及び/又はアノードパネルの無効領域(平面型表示装置としての実用上の機能を果たす中央部の表示領域である有効領域を額縁状に包囲する領域)に設けられた貫通部の周囲に、上述のフリットガラス又は低融点金属材料を用いて接合され、空間が所定の真空度に達した後、熱融着によって封じ切られ、あるいは又、圧着することにより封じられる。尚、封じる前に、平面型表示装置全体を一旦加熱してから降温させると、空間に残留ガスを放出させることができ、この残留ガスを排気により空間外へ除去することができるので好適である。   When exhaust is performed, the exhaust can be performed through an exhaust pipe called a tip pipe connected in advance to the cathode panel and / or the anode panel. The exhaust pipe is typically a glass pipe, or a metal or alloy having a low coefficient of thermal expansion [for example, an iron (Fe) alloy containing 42 wt% nickel (Ni), 42 wt% nickel (Ni), An iron (Fe) alloy containing 6% by weight of chromium (Cr)], and an ineffective region of the cathode panel and / or the anode panel (a central portion that performs a practical function as a flat display device) After the space has reached a predetermined degree of vacuum, it is joined to the periphery of the penetrating part provided in the frame surrounding the effective area, which is the display area, using the frit glass or the low melting point metal material. It can be sealed by thermal fusion, or it can be sealed by crimping. In addition, if the whole flat display device is once heated and then cooled before sealing, it is preferable because residual gas can be released into the space, and this residual gas can be removed out of the space by exhaust. .

本発明の平面型表示装置におけるスペーサ、あるいは、本発明のスペーサにあっては、帯電防止膜は、分離領域によって分離された複数の帯電防止領域から構成されており、しかも、帯電防止膜を任意の仮想YZ平面で切断したとき、帯電防止膜の断面には分離領域の断面が含まれる。従って、スペーサ全体は、例えば、あたかも、第1番目の帯電防止領域の電気抵抗成分、スペーサ基材の一部の電気抵抗成分、第2番目の帯電防止領域の電気抵抗成分、スペーサ基材の一部の電気抵抗成分、第3番目の帯電防止領域の電気抵抗成分、スペーサ基材の一部の電気抵抗成分、・・・が直列接続された状態と見做すことができる。従って、スペーサの側面に後方散乱電子の一部が衝突することによって、或る帯電防止領域における電気抵抗値が変動したとしても、スペーサ全体の電気抵抗成分の変動に与える影響を小さくすることができるので、スペーサ近傍の電界分布が変化し、電子ビーム軌道が湾曲するといった現象の発生を抑制することができる。その結果、平面型表示装置のスペーサ近傍の画素における輝度特性の変化を抑制することが可能となり、高い表示品質を有する平面型表示装置を提供することができる。   In the spacer in the flat display device of the present invention, or in the spacer of the present invention, the antistatic film is composed of a plurality of antistatic regions separated by the separation region, and the antistatic film is optional. When cutting along the virtual YZ plane, the cross section of the antistatic film includes the cross section of the separation region. Therefore, the entire spacer is, for example, as if the electrical resistance component of the first antistatic region, the electrical resistance component of a part of the spacer base material, the electrical resistance component of the second antistatic region, and one of the spacer base materials. It can be considered that the electrical resistance component of the portion, the electrical resistance component of the third antistatic region, the partial electrical resistance component of the spacer base material, and so on are connected in series. Therefore, even if the electrical resistance value in a certain antistatic region varies due to the collision of a part of backscattered electrons with the side surface of the spacer, the influence on the variation of the electrical resistance component of the entire spacer can be reduced. Therefore, it is possible to suppress the occurrence of the phenomenon that the electric field distribution near the spacer changes and the electron beam trajectory is curved. As a result, it is possible to suppress a change in luminance characteristics in pixels near the spacer of the flat display device, and it is possible to provide a flat display device having high display quality.

尚、本発明のもたらす効果は、スペーサの構造に依るものであり、スペーサを構成する材料に依存しない。従って、帯電防止膜の形成のために、高価な材料の使用や特殊な材料の開発を行う必要がなく、スペーサの製造プロセスの変更だけで実現可能である。しかも、帯電防止領域及び分離領域の形成は様々な方法で行うことが可能であり、必要とされる性能や設計に応じて最適な方法を選択することができ、安価で安定したスペーサの生産が可能となる。   The effect brought about by the present invention depends on the structure of the spacer and does not depend on the material constituting the spacer. Therefore, it is not necessary to use an expensive material or develop a special material for forming the antistatic film, and it can be realized only by changing the manufacturing process of the spacer. In addition, the formation of the antistatic region and the separation region can be performed by various methods, and an optimal method can be selected according to the required performance and design, so that inexpensive and stable spacer production is possible. It becomes possible.

以下、図面を参照して、実施例に基づき本発明を説明する。   Hereinafter, the present invention will be described based on examples with reference to the drawings.

実施例1は、本発明の平面型表示装置、及び、本発明のスペーサに関する。実施例1のスペーサの原理図(但し、斜視図)を図1の(A)に示し、原理図(但し、断面図)を図1の(B)に示す。また、実施例1の平面型表示装置の概念的な一部端面図を図3に示し、スペーサの模式的な斜視図及び断面図を図4の(A)及び(B)に示す。尚、図4の(A)においては、帯電防止領域を明示するために、帯電防止領域に斜線を付した。また、図4の(A)に示した帯電防止領域の数は実際の値と異なっている。実施例1の平面型表示装置は、背景技術において説明した表示装置と同様に、冷陰極電界電子放出表示装置(以下、表示装置と略称する)である。   Example 1 relates to the flat display device of the present invention and the spacer of the present invention. A principle diagram (however, a perspective view) of the spacer of Example 1 is shown in FIG. 1A, and a principle diagram (however, a cross-sectional view) is shown in FIG. FIG. 3 shows a conceptual partial end view of the flat display device of Example 1, and FIGS. 4A and 4B show schematic perspective views and cross-sectional views of the spacer. In FIG. 4A, the antistatic region is hatched to clearly indicate the antistatic region. Also, the number of antistatic regions shown in FIG. 4A is different from the actual value. The flat display device according to the first embodiment is a cold cathode field emission display device (hereinafter abbreviated as a display device), similarly to the display device described in the background art.

実施例1の表示装置における、カソードパネルCP及びアノードパネルAPを分解したときのカソードパネルCPとアノードパネルAPの一部分の模式的な分解斜視図は、図16に示したと同様である。   A schematic exploded perspective view of a part of the cathode panel CP and the anode panel AP when the cathode panel CP and the anode panel AP are disassembled in the display device of Example 1 is the same as that shown in FIG.

実施例1の表示装置は、電子を放出する電子放出領域EAが支持体10に複数、形成されて成るカソードパネルCPと、電子放出領域EAから放出された電子が衝突する蛍光体層22及びアノード電極24が基板20に形成されて成るアノードパネルAPとが、それらの周縁部において接合され、板状のスペーサ40がカソードパネルCPとアノードパネルAPとの間に配置され、カソードパネルCPとアノードパネルAPとによって挟まれた空間が真空に保持された表示装置である。   The display device of Example 1 includes a cathode panel CP in which a plurality of electron emission areas EA that emit electrons are formed on the support 10, a phosphor layer 22 and an anode on which electrons emitted from the electron emission areas EA collide. An anode panel AP in which the electrode 24 is formed on the substrate 20 is joined at the peripheral edge thereof, and a plate-like spacer 40 is disposed between the cathode panel CP and the anode panel AP. This is a display device in which a space sandwiched between APs is maintained in a vacuum.

そして、スペーサ40の長手方向をX方向、厚さ方向をY方向、高さ方向をZ方向としたとき、スペーサ40は、
(A)スペーサ基材50、及び、
(B)XZ平面に該当するスペーサ基材50の側面部51に形成された帯電防止膜60、
から成る。
When the longitudinal direction of the spacer 40 is the X direction, the thickness direction is the Y direction, and the height direction is the Z direction, the spacer 40 is
(A) the spacer substrate 50, and
(B) an antistatic film 60 formed on the side surface 51 of the spacer base material 50 corresponding to the XZ plane;
Consists of.

更には、帯電防止膜60は、分離領域62によって分離された複数の帯電防止領域61から構成されており、帯電防止膜60を任意の仮想YZ平面で切断したとき、帯電防止膜60の断面には分離領域62の断面が含まれている(図1の(A)及び(B)の原理図を参照)。   Further, the antistatic film 60 is composed of a plurality of antistatic regions 61 separated by a separation region 62, and when the antistatic film 60 is cut along an arbitrary virtual YZ plane, the antistatic film 60 has a cross section. Includes a cross section of the separation region 62 (see the principle diagram of FIGS. 1A and 1B).

ここで、実施例1にあっては、スペーサ基材50は酸化アルミニウムに酸化チタンを添加したものから成り、帯電防止膜60はCrOxから成る。そして、より具体的には、図4の(A)及び(B)に示すように、分離領域62の延びる方向はX方向と略平行であり、幅を持った19本の直線から構成されている。更には、分離領域62によって分離された帯電防止領域61の数は20(=N)である。帯電防止領域61nの高さHnは、スペーサ基材50の高さH0の0.05倍以下である。より具体的には、
n=0.04H0 (但し、n=1〜19)
n=0.05H0 (但し、n=20)
とした。また、分離領域62の幅(高さであり、Z方向に沿った長さ)を0.01H0とした。即ち、帯電防止膜60の全体を、0<H/H0≦0.05といった高さの規定を満足する帯電防止領域61が占めている。また、分離領域62は、スペーサ基材50の側面部51のアノードパネル側に位置する。アノードパネルに最も近い所に位置する第1番目の分離領域のZ方向の中心の位置をz1としたとき、
1/H0=0.045
である。尚、アノードパネルから最も遠い所に位置する第(N−1)番目(=第19番目)の分離領域のZ方向の中心の位置をz(N-1)としたとき、
(N-1)/H0=0.945
である。更には、スペーサ基材50の一方の側面部51の面積をS0、一方の側面部51における分離領域62の総面積をS1としたとき、
1/S0=0.19
である。
Here, in Example 1, the spacer base material 50 is made of aluminum oxide added with titanium oxide, and the antistatic film 60 is made of CrO x . More specifically, as shown in FIGS. 4A and 4B, the extending direction of the separation region 62 is substantially parallel to the X direction, and is composed of 19 straight lines having a width. Yes. Furthermore, the number of antistatic regions 61 separated by the separation region 62 is 20 (= N). The height H n of the antistatic region 61 n is not more than 0.05 times the height H 0 of the spacer base material 50. More specifically,
H n = 0.04H 0 (however, n = 1~19)
H n = 0.05H 0 (where n = 20)
It was. In addition, the width (height, the length along the Z direction) of the separation region 62 was set to 0.01H 0 . That is, the entire antistatic film 60 is occupied by the antistatic region 61 that satisfies the height regulation of 0 <H / H 0 ≦ 0.05. Further, the separation region 62 is located on the anode panel side of the side surface portion 51 of the spacer base material 50. When z 1 is the center position in the Z direction of the first separation region located closest to the anode panel,
z 1 / H 0 = 0.045
It is. When the position of the center in the Z direction of the (N-1) th (= 19th) separation region located farthest from the anode panel is z (N-1) ,
z (N-1) / H 0 = 0.945
It is. Furthermore, when the area of one side surface portion 51 of the spacer base material 50 is S 0 and the total area of the separation region 62 in the one side surface portion 51 is S 1 ,
S 1 / S 0 = 0.19
It is.

このようなスペーサ40にあっては、スペーサ40の側面に後方散乱電子の一部が衝突することによって、或る帯電防止領域61における電気抵抗値が変動したとしても、スペーサ40全体の電気抵抗成分の変動に与える影響を小さくすることができるので、スペーサ40の近傍の電界分布が変化し、電子ビーム軌道が湾曲するといった現象の発生を抑制することができる(図6あるいは図7の(A)の概念図を参照)。その結果、表示装置のスペーサ近傍の画素における輝度特性の変化を抑制することが可能となる。尚、帯電防止膜に分離領域を設けない場合、図7の(B)に概念図を示すように、電子ビーム軌道が湾曲するといった現象の発生を抑制することが困難となる。尚、図7の(A)及び(B)においては、帯電防止膜の一部分(抵抗変化領域)のみを図示している。   In such a spacer 40, even if a part of backscattered electrons collides with the side surface of the spacer 40 and the electric resistance value in a certain antistatic region 61 changes, the electric resistance component of the spacer 40 as a whole. Therefore, it is possible to suppress the occurrence of a phenomenon that the electric field distribution in the vicinity of the spacer 40 changes and the electron beam trajectory is curved ((A) in FIG. 6 or FIG. 7). See the conceptual diagram). As a result, it is possible to suppress changes in luminance characteristics in pixels near the spacer of the display device. If the separation region is not provided in the antistatic film, it is difficult to suppress the occurrence of a phenomenon that the electron beam trajectory is curved, as shown in the conceptual diagram of FIG. 7A and 7B show only a part of the antistatic film (resistance change region).

図3に示すように、実施例1におけるカソードパネルCPにあっては、カソード電極11は、第1の方向(Y方向)に延びる帯状であり、ゲート電極13は、第1の方向とは異なる第2の方向(X方向)に延びる帯状である。カソード電極11とゲート電極13とは、これらの両電極11,13の射影像が互いに直交する方向に各々帯状に形成されている。帯状のカソード電極11と帯状のゲート電極13とが重複する重複領域が、電子放出領域EAである。1サブピクセルに相当する電子放出領域EAには、複数の電界放出素子が設けられており、1サブピクセルに相当する電子放出領域EAが、カソードパネルCPの有効領域内に、2次元マトリックス状に配列されている。   As shown in FIG. 3, in the cathode panel CP according to the first embodiment, the cathode electrode 11 has a strip shape extending in the first direction (Y direction), and the gate electrode 13 is different from the first direction. It is a strip shape extending in the second direction (X direction). The cathode electrode 11 and the gate electrode 13 are each formed in a strip shape in a direction in which the projected images of both the electrodes 11 and 13 are orthogonal to each other. An overlapping region where the strip-shaped cathode electrode 11 and the strip-shaped gate electrode 13 overlap is an electron emission region EA. The electron emission area EA corresponding to one subpixel is provided with a plurality of field emission elements, and the electron emission areas EA corresponding to one subpixel are arranged in a two-dimensional matrix within the effective area of the cathode panel CP. It is arranged.

絶縁層12及びゲート電極13上には層間絶縁層16が形成され、その上に収束電極17が設けられている。収束電極17は、複数の電界放出素子に共通の収束効果を及ぼすことができる。層間絶縁層16には、第1開口部14Aに連通した第3開口部14Cが設けられている。カソードパネルCPの無効領域には、真空排気用の貫通孔(図示せず)が設けられており、この貫通孔には、真空排気後に封じ切られるチップ管とも呼ばれる排気管(図示せず)が取り付けられている。   An interlayer insulating layer 16 is formed on the insulating layer 12 and the gate electrode 13, and a focusing electrode 17 is provided thereon. The converging electrode 17 can exert a converging effect common to a plurality of field emission devices. The interlayer insulating layer 16 is provided with a third opening 14C that communicates with the first opening 14A. A through hole (not shown) for evacuation is provided in the ineffective region of the cathode panel CP, and an exhaust pipe (not shown) called a tip tube that is sealed after evacuation is provided in the through hole. It is attached.

実施例1において、電子放出領域EAを構成する電界放出素子は、スピント型電界放出素子から構成されている。スピント型電界放出素子は、
(a)支持体10に形成されたカソード電極11、
(b)支持体10及びカソード電極11上に形成された絶縁層12、
(c)絶縁層12上に形成されたゲート電極13、
(d)ゲート電極13及び絶縁層12に設けられた開口部14(ゲート電極13に設けられた第1開口部14A、及び、絶縁層12に設けられた第2開口部14B)、並びに、
(e)開口部14の底部に位置するカソード電極11上に形成された円錐形の電子放出部15、
から構成されている。
In Example 1, the field emission device constituting the electron emission region EA is composed of a Spindt type field emission device. Spindt-type field emission devices
(A) a cathode electrode 11 formed on the support 10;
(B) an insulating layer 12 formed on the support 10 and the cathode electrode 11;
(C) a gate electrode 13 formed on the insulating layer 12;
(D) the opening 14 provided in the gate electrode 13 and the insulating layer 12 (the first opening 14A provided in the gate electrode 13 and the second opening 14B provided in the insulating layer 12), and
(E) a conical electron emission portion 15 formed on the cathode electrode 11 located at the bottom of the opening 14;
It is composed of

実施例1において、アノードパネルAPは、基板20、並びに、この基板20上に形成された蛍光体層22、及び、蛍光体層22を覆うアノード電極24から構成されている。より具体的には、アノードパネルAPは、基板20、基板20上に形成された隔壁21と隔壁21との間の基板20上に形成され、多数の蛍光体粒子から成る蛍光体層22(赤色発光蛍光体層22R、緑色発光蛍光体層22G、青色発光蛍光体層22B)、及び、蛍光体層22上に形成されたアノード電極24を備えている。アノード電極24は、厚さ約0.3μmのアルミニウム(Al)から成り、有効領域を覆う薄い1枚のシート状であり、隔壁21及び蛍光体層22を覆う状態で設けられている。蛍光体層22と蛍光体層22との間であって、隔壁21と基板20との間には、表示画像の色濁り、光学的クロストークの発生を防止するために、光吸収層(ブラックマトリックス)23が形成されている。そして、カソードパネルCPとアノードパネルAPとによって挟まれた空間は真空(圧力:例えば10-3Pa以下)とされている。 In Example 1, the anode panel AP includes a substrate 20, a phosphor layer 22 formed on the substrate 20, and an anode electrode 24 that covers the phosphor layer 22. More specifically, the anode panel AP is formed on the substrate 20 and the substrate 20 between the partition walls 21 formed on the substrate 20 and the phosphor layer 22 (red color) made of a large number of phosphor particles. A light emitting phosphor layer 22R, a green light emitting phosphor layer 22G, a blue light emitting phosphor layer 22B), and an anode electrode 24 formed on the phosphor layer 22. The anode electrode 24 is made of aluminum (Al) having a thickness of about 0.3 μm, is in the form of a thin sheet that covers the effective area, and is provided so as to cover the partition wall 21 and the phosphor layer 22. Between the phosphor layer 22 and the phosphor layer 22, and between the partition wall 21 and the substrate 20, a light absorption layer (black) is used to prevent the occurrence of color turbidity and optical crosstalk in the display image. Matrix) 23 is formed. The space sandwiched between the cathode panel CP and the anode panel AP is evacuated (pressure: for example, 10 −3 Pa or less).

図5は、実施例1の表示装置における隔壁21とスペーサ40と蛍光体層22の配置状態を説明するための模式的な平面図である。図5においては、アノード電極24の図示を省略している。隔壁21の平面形状は、格子形状(井桁形状)、即ち、1サブピクセルに相当する、例えば平面形状が略矩形の蛍光体層22の四方を取り囲む形状である。隔壁21の一部は、スペーサ40を保持するためのスペーサ保持部25としても機能する。   FIG. 5 is a schematic plan view for explaining an arrangement state of the partition walls 21, the spacers 40, and the phosphor layer 22 in the display device according to the first embodiment. In FIG. 5, the anode electrode 24 is not shown. The planar shape of the barrier ribs 21 is a lattice shape (cross-beam shape), that is, a shape corresponding to one subpixel, for example, surrounding the four sides of the phosphor layer 22 having a substantially rectangular planar shape. A part of the partition wall 21 also functions as a spacer holding part 25 for holding the spacer 40.

1サブピクセルは、カソードパネル側の電子放出領域EAと、これらの電界放出素子の一群に対面したアノードパネル側の蛍光体層22とによって構成されている。有効領域には、画素(ピクセル)が、例えば数十万〜数百万個ものオーダーにて配列されている。尚、カラー表示の表示装置においては、1画素(1ピクセル)は、赤色発光サブピクセル、緑色発光サブピクセル、及び、青色発光サブピクセルの組から構成されている。   One subpixel is composed of an electron emission area EA on the cathode panel side and a phosphor layer 22 on the anode panel side facing a group of these field emission elements. In the effective area, pixels (pixels) are arranged in an order of several hundred thousand to several million, for example. In a display device for color display, one pixel (one pixel) is composed of a set of a red light emitting subpixel, a green light emitting subpixel, and a blue light emitting subpixel.

実施例1において、カソード電極11はカソード電極制御回路31に接続され、ゲート電極13はゲート電極制御回路32に接続され、収束電極17は収束電極制御回路(図示せず)に接続され、アノード電極24はアノード電極制御回路33に接続されている。これらの制御回路は周知の回路から構成することができる。表示装置の実動作時、アノード電極制御回路33からアノード電極24に印加されるアノード電圧VAは、通常、一定であり、例えば、5キロボルト〜15キロボルト、具体的には、例えば、9キロボルト(例えば、d0=2.0mm)とすることができる。一方、表示装置の実動作時、カソード電極11に印加する電圧VC及びゲート電極13に印加する電圧VGに関しては、
(1)カソード電極11に印加する電圧VCを一定とし、ゲート電極13に印加する電圧VGを変化させる方式
(2)カソード電極11に印加する電圧VCを変化させ、ゲート電極13に印加する電圧VGを一定とする方式
(3)カソード電極11に印加する電圧VCを変化させ、且つ、ゲート電極13に印加する電圧VGも変化させる方式
のいずれを採用してもよい。
In the first embodiment, the cathode electrode 11 is connected to the cathode electrode control circuit 31, the gate electrode 13 is connected to the gate electrode control circuit 32, the focusing electrode 17 is connected to the focusing electrode control circuit (not shown), and the anode electrode Reference numeral 24 denotes an anode electrode control circuit 33. These control circuits can be constituted by known circuits. During actual operation of the display device, the anode voltage V A applied from the anode electrode control circuit 33 to the anode electrode 24 is normally constant, for example, 5 to 15 kilovolts, specifically, for example, 9 kilovolts ( For example, d 0 = 2.0 mm). On the other hand, regarding the voltage V C applied to the cathode electrode 11 and the voltage V G applied to the gate electrode 13 during actual operation of the display device,
(1) A method in which the voltage V C applied to the cathode electrode 11 is constant and the voltage V G applied to the gate electrode 13 is changed. (2) The voltage V C applied to the cathode electrode 11 is changed and applied to the gate electrode 13. the voltage V G for changing the voltage V C applied to the method (3) a cathode electrode 11, constant, and may employ any method to change the voltage V G applied to the gate electrode 13.

表示装置の実動作時、カソード電極11には相対的に負電圧(VC)がカソード電極制御回路31から印加され、ゲート電極13には相対的に正電圧(VG)がゲート電極制御回路32から印加され、収束電極17には収束電極制御回路から例えば0ボルトが印加され、アノード電極24にはゲート電極13よりも更に高い正電圧(アノード電圧VA)がアノード電極制御回路33から印加される。係る表示装置において表示を行う場合、例えば、カソード電極11にカソード電極制御回路31から走査信号を入力し、ゲート電極13にゲート電極制御回路32からビデオ信号を入力する。尚、カソード電極11にカソード電極制御回路31からビデオ信号を入力し、ゲート電極13にゲート電極制御回路32から走査信号を入力してもよい。カソード電極11とゲート電極13との間に電圧を印加した際に生ずる電界により、量子トンネル効果に基づき電子放出部15から電子が放出され、この電子がアノード電極24に引き付けられ、アノード電極24を通過して蛍光体層22に衝突する。その結果、蛍光体層22が励起されて発光し、所望の画像を得ることができる。つまり、この表示装置の動作は、基本的に、ゲート電極13に印加される電圧VG、及び、カソード電極11に印加される電圧VCによって制御される。 During actual operation of the display device, a relatively negative voltage (V C ) is applied to the cathode electrode 11 from the cathode electrode control circuit 31, and a relatively positive voltage (V G ) is applied to the gate electrode 13 in the gate electrode control circuit. For example, 0 V is applied to the focusing electrode 17 from the focusing electrode control circuit, and a positive voltage (anode voltage V A ) higher than that of the gate electrode 13 is applied to the anode electrode 24 from the anode electrode control circuit 33. Is done. When performing display in such a display device, for example, a scanning signal is input to the cathode electrode 11 from the cathode electrode control circuit 31, and a video signal is input to the gate electrode 13 from the gate electrode control circuit 32. Note that a video signal may be input to the cathode electrode 11 from the cathode electrode control circuit 31, and a scanning signal may be input to the gate electrode 13 from the gate electrode control circuit 32. Electrons are emitted from the electron emitter 15 based on the quantum tunnel effect due to an electric field generated when a voltage is applied between the cathode electrode 11 and the gate electrode 13, and the electrons are attracted to the anode electrode 24. It passes and collides with the phosphor layer 22. As a result, the phosphor layer 22 is excited to emit light, and a desired image can be obtained. That is, the operation of this display device is basically controlled by the voltage V G applied to the gate electrode 13 and the voltage V C applied to the cathode electrode 11.

以下、実施例1のスペーサの製造方法、及び、実施例1の表示装置の製造方法の概要を説明する。   Hereinafter, the outline of the manufacturing method of the spacer of Example 1 and the manufacturing method of the display device of Example 1 will be described.

[工程−100]
先ず、セラミック粉末や導電性付与材料としての金属酸化物粉末を分散質とし、例えばアクリル系エマルジョンやポリビニルアルコール(PVA)等の有機材料から成るバインダーを添加してグリーンシート用スラリーを調製する。尚、例えば、界面活性剤を含む水等から成る分散媒と混合して、グリーンシート用スラリーを調製する。
[Step-100]
First, a ceramic powder or a metal oxide powder as a conductivity imparting material is used as a dispersoid, and a binder made of an organic material such as an acrylic emulsion or polyvinyl alcohol (PVA) is added to prepare a slurry for a green sheet. For example, the slurry for green sheets is prepared by mixing with a dispersion medium composed of water or the like containing a surfactant.

[工程−110]
次いで、グリーンシート用スラリーから、グリーンシートを得る。具体的には、調製したグリーンシート用スラリーをブレードコート法によってシート状とし、100゜Cで充分に乾燥させることで、グリーンシートを得ることができるが、これに限定するものではない。
[Step-110]
Next, a green sheet is obtained from the slurry for the green sheet. Specifically, the green sheet can be obtained by making the prepared slurry for green sheet into a sheet by a blade coating method and sufficiently drying at 100 ° C., but is not limited thereto.

[工程−120]
その後、グリーンシートに焼成処理を施し、板状のセラミック材料を得る。尚、グリーンシートは焼成処理により約20%程度縮む。例えば、グリーンシートをモリブデン製のセッターの上に載せ、1650゜C、窒素:水素=1:3の雰囲気下で、約1時間焼成することにより、板状のセラミック材料を得ることができるが、これに限定するものではない。
[Step-120]
Thereafter, the green sheet is fired to obtain a plate-shaped ceramic material. Note that the green sheet shrinks by about 20% by the baking treatment. For example, a plate-like ceramic material can be obtained by placing a green sheet on a molybdenum setter and firing it for about 1 hour in an atmosphere of 1650 ° C. and nitrogen: hydrogen = 1: 3. However, the present invention is not limited to this.

[工程−130]
次いで、板状のセラミック材料を切断し、スペーサ基材50を得る。実施例1において、スペーサ基材50の寸法を、長手方向(図3においてX方向)に150mm、厚さ方向(図3においてY方向)に0.1mm、高さ方向(図3においてZ方向)に2.0mmとしたが、これらに限定するものではない。
[Step-130]
Next, the plate-shaped ceramic material is cut to obtain the spacer base material 50. In Example 1, the dimensions of the spacer base material 50 are 150 mm in the longitudinal direction (X direction in FIG. 3), 0.1 mm in the thickness direction (Y direction in FIG. 3), and the height direction (Z direction in FIG. 3). However, it is not limited to these.

[工程−140]
その後、スペーサ基材50の側面部51の上に、分離領域62によって分離された複数の帯電防止領域61から構成され、2nm乃至20nmの膜厚の帯電防止膜60を形成する。具体的には、帯電防止領域61に対応する領域に開口部が設けられたメタルマスクを介在させた状態で、スパッタリング法に基づき、帯電防止膜60を成膜する。
[Step-140]
Thereafter, an antistatic film 60 having a thickness of 2 nm to 20 nm, which is composed of a plurality of antistatic regions 61 separated by the separation region 62, is formed on the side surface portion 51 of the spacer substrate 50. Specifically, the antistatic film 60 is formed on the basis of the sputtering method with a metal mask having an opening provided in a region corresponding to the antistatic region 61.

上記の[工程−100]〜[工程−140]によって、スペーサ基材50と帯電防止膜60とから成る実施例1のスペーサ40を製造することができる。   Through the above [Step-100] to [Step-140], the spacer 40 of Example 1 including the spacer base material 50 and the antistatic film 60 can be manufactured.

[工程−150]
次いで、表示装置の組立を行う。具体的には、スペーサ40を介して、蛍光体層22と電子放出領域EAとが対向するようにアノードパネルAPとカソードパネルCPとを配置する。アノードパネルAPとカソードパネルCP(より具体的には、支持体10と基板20)とを、接合部材26を介して、周縁部において接合する。例えば、接合部材26を枠体と接合材料層とから成る構成とする場合には、接合部材26を構成する枠体とアノードパネルAPとの接合部位、及び、枠体とカソードパネルCPとの接合部位にフリットガラスを塗布することにより、接合部材26を構成する接合材料層を形成し、予備焼成にてフリットガラスを乾燥した後、アノードパネルAPとカソードパネルCPと枠体とを貼り合わせ、約450゜Cで10〜30分の本焼成を行う。尚、焼成による酸化等を防ぐため、不活性ガス雰囲気中で本焼成を行うことが望ましい。その後、アノードパネルAPとカソードパネルCPと接合部材26とによって囲まれた空間を、貫通孔(図示せず)及び排気管(図示せず)を通じて排気し、空間の圧力が10-4Pa程度に達した時点で排気管を加熱溶融や圧接により封じ切る。このようにして、アノードパネルAPとカソードパネルCPと接合部材26とに囲まれた空間を真空にすることができる。その後、必要な外部回路との配線を行い、実施例1の表示装置を完成させることができる。
[Step-150]
Next, the display device is assembled. Specifically, the anode panel AP and the cathode panel CP are arranged so that the phosphor layer 22 and the electron emission region EA face each other with the spacer 40 interposed therebetween. The anode panel AP and the cathode panel CP (more specifically, the support body 10 and the substrate 20) are bonded to each other at the peripheral portion via the bonding member 26. For example, when the joining member 26 is composed of a frame and a joining material layer, the joining part between the frame constituting the joining member 26 and the anode panel AP, and the joining between the frame and the cathode panel CP. By applying frit glass to the part, a bonding material layer constituting the bonding member 26 is formed, and after the frit glass is dried by pre-baking, the anode panel AP, the cathode panel CP, and the frame are bonded to each other. The main baking is performed at 450 ° C. for 10 to 30 minutes. In addition, in order to prevent the oxidation etc. by baking, it is desirable to perform this baking in inert gas atmosphere. Thereafter, the space surrounded by the anode panel AP, the cathode panel CP, and the joining member 26 is exhausted through a through hole (not shown) and an exhaust pipe (not shown), so that the pressure in the space becomes about 10 −4 Pa. When it reaches, the exhaust pipe is sealed by heat melting or pressure welding. In this way, the space surrounded by the anode panel AP, the cathode panel CP, and the bonding member 26 can be evacuated. Thereafter, wiring with necessary external circuits is performed, and the display device of Example 1 can be completed.

実施例1における表示装置において、アノード電極24への印加電圧VAを6キロボルト乃至9キロボルトの範囲とし、スペーサ40に最も近接している電子放出領域EAとスペーサ40との間の距離が100μm以上、カソードパネルCPとアノードパネルAPとの距離d0が2mm以下の場合にあっては、電子ビーム軌道の変化は20μm以下となり、電子ビーム軌道の経時的な変化を視認することはできなかった。また、0<S1/S0≦0.3を満足しているので、アノード電極24への印加電圧VAを9キロボルトとし、スペーサ40に最も近接している電子放出領域EAとスペーサ40との間の距離が100μm以上、カソードパネルCPとアノードパネルAPとの距離d0が2mm以下の場合にあっては、表示装置の駆動電力を9ワット相当としたときと45ワット相当としたときの電子ビーム軌道の変化は20μm以下となり、スペーサの帯電に伴う電子ビームの軌道上における電界の変化に起因した電子ビームの位置ズレを視認することはできなかった。 In the display device according to the first embodiment, the voltage V A applied to the anode electrode 24 is in the range of 6 to 9 kilovolts, and the distance between the electron emission region EA closest to the spacer 40 and the spacer 40 is 100 μm or more. When the distance d 0 between the cathode panel CP and the anode panel AP was 2 mm or less, the change of the electron beam trajectory was 20 μm or less, and the change of the electron beam trajectory over time could not be visually recognized. Further, since 0 <S 1 / S 0 ≦ 0.3 is satisfied, the applied voltage V A to the anode electrode 24 is set to 9 kilovolts, and the electron emission region EA and the spacer 40 closest to the spacer 40 are And the distance d 0 between the cathode panel CP and the anode panel AP is 2 mm or less when the driving power of the display device is equivalent to 9 watts and 45 watts. The change of the electron beam trajectory was 20 μm or less, and the positional deviation of the electron beam due to the change of the electric field on the electron beam trajectory accompanying the charging of the spacer could not be visually confirmed.

実施例2は、実施例1の変形である。実施例1においては、スペーサ基材50の側面部51の上部から下部に亙り分離領域を設けたが、実施例2におけるスペーサ40においては、0<H/H0≦0.05を満足する帯電防止領域61を、スペーサ基材50の側面部51のアノードパネル側にのみ設けている。具体的には、図8の(A)に模式的な断面図を示し、図8の(B)に模式的な一部側面図を示すように、分離領域62の延びる方向はX方向と略平行であり、幅を持った10本の直線から構成されている。更には、分離領域62によって分離された帯電防止領域61の数は11(=N)である。尚、図8の(B)、あるいは、後述する図9の(B)、図10〜図13において、帯電防止領域61を明示するために、帯電防止領域61に斜線を付した。実施例2にあっては、カソードパネル側で接している分離領域62が、スペーサ基材50の側面部51のアノードパネル側に位置しているような帯電防止領域61n(n=1〜10)が、0<H/H0≦0.05といった高さの規定を満足する。即ち、第1番目から第10番目の帯電防止領域61n(n=1〜10)の高さHnは、スペーサ基材50の高さH0の0.05倍以下である。より具体的には、
n=0.04H0 (但し、n=1〜10)
n=0.50H0 (但し、n=11)
とした。また、分離領域62の幅(高さであり、Z方向に沿った長さ)を0.01H0とした。分離領域62は、スペーサ基材50の側面部51のアノードパネル側に位置する。アノードパネルに最も近い所に位置する第1番目の分離領域のZ方向の中心の位置をz1としたとき、
1/H0=0.045
である。尚、アノードパネルから最も遠い所に位置する第(N−1)番目(=第10番目)の分離領域のZ方向の中心の位置をz(N-1)としたとき、
(N-1)/H0=0.495
である。更には、スペーサ基材50の一方の側面部51の面積をS0、一方の側面部51における分離領域62の総面積をS1としたとき、
1/S0=0.10
である。
The second embodiment is a modification of the first embodiment. In the first embodiment, the separation region is provided from the upper portion to the lower portion of the side surface portion 51 of the spacer base member 50. However, in the spacer 40 in the second embodiment, the charging satisfying 0 <H / H 0 ≦ 0.05. The prevention region 61 is provided only on the anode panel side of the side surface portion 51 of the spacer base material 50. Specifically, as shown in a schematic cross-sectional view in FIG. 8A and a schematic partial side view in FIG. 8B, the extending direction of the separation region 62 is substantially the X direction. It is composed of ten straight lines that are parallel and have a width. Furthermore, the number of antistatic regions 61 separated by the separation region 62 is 11 (= N). In FIG. 8B, FIG. 9B described later, and FIGS. 10 to 13, the antistatic region 61 is hatched to clearly show the antistatic region 61. In Example 2, the antistatic region 61 n (n = 1 to 10) in which the separation region 62 in contact with the cathode panel side is located on the anode panel side of the side surface portion 51 of the spacer base material 50. ) Satisfies the height specification of 0 <H / H 0 ≦ 0.05. That is, the height H n of the first to tenth antistatic regions 61 n (n = 1 to 10) is not more than 0.05 times the height H 0 of the spacer base material 50. More specifically,
H n = 0.04H 0 (where n = 1 to 10)
H n = 0.50H 0 (where n = 11)
It was. In addition, the width (height, the length along the Z direction) of the separation region 62 was set to 0.01H 0 . The separation region 62 is located on the anode panel side of the side surface portion 51 of the spacer base material 50. When z 1 is the center position in the Z direction of the first separation region located closest to the anode panel,
z 1 / H 0 = 0.045
It is. When the center position in the Z direction of the (N-1) th (= 10th) separation region located farthest from the anode panel is z (N-1) ,
z (N-1) / H 0 = 0.495
It is. Furthermore, when the area of one side surface portion 51 of the spacer base material 50 is S 0 and the total area of the separation region 62 in the one side surface portion 51 is S 1 ,
S 1 / S 0 = 0.10
It is.

あるいは又、図9の(A)に模式的な断面図を示し、図9の(B)に模式的な一部側面図を示すように、分離領域62の延びる方向はX方向と略平行であり、幅を持った5本の直線から構成されている。更には、分離領域62によって分離された帯電防止領域61の数は6(=N)である。第1番目から第5番目の帯電防止領域61n(n=1〜5)の高さHnは、スペーサ基材50の高さH0の0.05倍以下である。より具体的には、
n=0.04H0 (但し、n=1〜5)
n=0.50H0 (但し、n=6)
とした。また、分離領域62の幅(高さであり、Z方向に沿った長さ)を0.01H0とした。分離領域62は、スペーサ基材50の側面部51のアノードパネル側に位置する。アノードパネルに最も近い所に位置する第1番目の分離領域のZ方向の中心の位置をz1としたとき、
1/H0=0.045
である。尚、アノードパネルから最も遠い所に位置する第(N−1)番目(=第5番目)の分離領域のZ方向の中心の位置をz(N-1)としたとき、
(N-1)/H0=0.245
である。更には、スペーサ基材50の一方の側面部51の面積をS0、一方の側面部51における分離領域62の総面積をS1としたとき、
1/S0=0.05
である。
Alternatively, as shown in a schematic cross-sectional view in FIG. 9A and a schematic partial side view in FIG. 9B, the extending direction of the separation region 62 is substantially parallel to the X direction. There are 5 straight lines with width. Furthermore, the number of antistatic regions 61 separated by the separation region 62 is 6 (= N). The height H n of the first to fifth antistatic regions 61 n (n = 1 to 5) is not more than 0.05 times the height H 0 of the spacer base material 50. More specifically,
H n = 0.04H 0 (where, n = 1 to 5)
H n = 0.50H 0 (where n = 6)
It was. In addition, the width (height, the length along the Z direction) of the separation region 62 was set to 0.01H 0 . The separation region 62 is located on the anode panel side of the side surface portion 51 of the spacer base material 50. When z 1 is the center position in the Z direction of the first separation region located closest to the anode panel,
z 1 / H 0 = 0.045
It is. When the position of the center in the Z direction of the (N-1) th (= 5th) separation region located farthest from the anode panel is z (N-1) ,
z (N-1) / H 0 = 0.245
It is. Furthermore, when the area of one side surface portion 51 of the spacer base material 50 is S 0 and the total area of the separation region 62 in the one side surface portion 51 is S 1 ,
S 1 / S 0 = 0.05
It is.

以上に説明した点を除き、実施例2のスペーサ40、カソードパネルCP、アノードパネルAP、表示装置は、実施例1のスペーサ40、カソードパネルCP、アノードパネルAP、表示装置と同じとすることができるので、詳細な説明は省略する。   Except for the points described above, the spacer 40, the cathode panel CP, the anode panel AP, and the display device of the second embodiment may be the same as the spacer 40, the cathode panel CP, the anode panel AP, and the display device of the first embodiment. Since it can, detailed explanation is omitted.

実施例3も、実施例1の変形である。実施例3においては、スペーサ40の原理図(但し、斜視図)を図2に示すように、帯電防止領域61を任意の仮想XY平面で切断したとき、この帯電防止領域61の断面には第2の分離領域63の断面が含まれている。また、分離領域62の延びる方向はX方向と略平行であり、第2の分離領域63の延びる方向はZ方向と略平行である。実施例3のスペーサにおける帯電防止領域61、分離領域62、第2の分離領域63のより具体的な配置状態を、図10〜図13の一部側面図に例示する。   The third embodiment is also a modification of the first embodiment. In the third embodiment, as shown in FIG. 2, the principle diagram of the spacer 40 (however, a perspective view), when the antistatic region 61 is cut along an arbitrary virtual XY plane, the cross section of the antistatic region 61 is A cross section of two separation regions 63 is included. Further, the extending direction of the separation region 62 is substantially parallel to the X direction, and the extending direction of the second separation region 63 is substantially parallel to the Z direction. A more specific arrangement state of the antistatic region 61, the separation region 62, and the second separation region 63 in the spacer of the third embodiment is illustrated in partial side views of FIGS.

具体的には、分離領域62は、X方向に延びる幅を持ったM本(但し、Mは2以上の整数)の略直線から構成されており、第2の分離領域63は、Z方向に延びる幅(X方向に沿った長さ)を持ったM’本(但し、M’は2以上の整数)の略直線から構成されている。   Specifically, the separation region 62 is configured by M substantially straight lines having a width extending in the X direction (where M is an integer of 2 or more), and the second separation region 63 is formed in the Z direction. It is composed of M ′ lines (where M ′ is an integer of 2 or more) substantially straight lines having an extending width (length along the X direction).

図10及び図11に示した例にあっては、Z方向に隣接する第2の分離領域63は、Z方向に延びる仮想直線上に配置されている。即ち、平面形状が矩形の帯電防止領域61が2次元マトリックス状に配列されており、あるいは又、井桁状に配列されている。ここで、図10に示した例においては、0<H/H0≦0.05を満足する帯電防止領域61において、スペーサ基材50の側面部51の上部から下部に亙り分離領域が設けられている。一方、図11に示した例においては、0<H/H0≦0.05を満足する帯電防止領域61は、スペーサ基材50の側面部51のアノードパネル側にのみ、配置されている。また、スペーサ基材50の側面部51のアノードパネル側に配置された帯電防止領域61に、第2の分離領域63が設けられている。 In the example illustrated in FIGS. 10 and 11, the second separation region 63 adjacent in the Z direction is disposed on a virtual straight line extending in the Z direction. In other words, the antistatic regions 61 having a rectangular planar shape are arranged in a two-dimensional matrix, or are arranged in a grid pattern. Here, in the example shown in FIG. 10, in the antistatic region 61 that satisfies 0 <H / H 0 ≦ 0.05, a separation region is provided from the upper side to the lower side of the side surface portion 51 of the spacer base material 50. ing. On the other hand, in the example shown in FIG. 11, the antistatic region 61 that satisfies 0 <H / H 0 ≦ 0.05 is disposed only on the anode panel side of the side surface portion 51 of the spacer base material 50. Further, a second separation region 63 is provided in the antistatic region 61 disposed on the anode panel side of the side surface portion 51 of the spacer base material 50.

一方、図12及び図13に示した例にあっては、Z方向に隣接する第2の分離領域63は、Z方向に延びる仮想直線上に配置されていない。即ち、平面形状が矩形の帯電防止領域61が千鳥状に配列されている。ここで、図12に示した例においては、0<H/H0≦0.05を満足する帯電防止領域61において、スペーサ基材50の側面部51の上部から下部に亙り分離領域が設けられている。一方、図13に示した例においては、0<H/H0≦0.05を満足する帯電防止領域61は、スペーサ基材50の側面部51のアノードパネル側にのみ、配置されている。また、スペーサ基材50の側面部51のアノードパネル側に配置された帯電防止領域61に、第2の分離領域63が設けられている。 On the other hand, in the example shown in FIGS. 12 and 13, the second separation region 63 adjacent in the Z direction is not arranged on an imaginary straight line extending in the Z direction. That is, the antistatic regions 61 having a rectangular planar shape are arranged in a staggered pattern. Here, in the example shown in FIG. 12, in the antistatic region 61 satisfying 0 <H / H 0 ≦ 0.05, a separation region is provided from the upper side to the lower side of the side surface portion 51 of the spacer base material 50. ing. On the other hand, in the example shown in FIG. 13, the antistatic region 61 that satisfies 0 <H / H 0 ≦ 0.05 is disposed only on the anode panel side of the side surface portion 51 of the spacer base material 50. Further, a second separation region 63 is provided in the antistatic region 61 disposed on the anode panel side of the side surface portion 51 of the spacer base material 50.

以上に説明した点を除き、実施例3のスペーサ40、カソードパネルCP、アノードパネルAP、表示装置は、実施例1のスペーサ40、カソードパネルCP、アノードパネルAP、表示装置と同じとすることができるので、詳細な説明は省略する。   Except for the points described above, the spacer 40, cathode panel CP, anode panel AP, and display device of the third embodiment may be the same as the spacer 40, cathode panel CP, anode panel AP, and display device of the first embodiment. Since it can, detailed explanation is omitted.

以上、本発明を、好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例にて説明したスペーサ、平面型表示装置、カソードパネルやアノードパネル、冷陰極電界電子放出表示装置や冷陰極電界電子放出素子の構成、構造は例示であり、適宜変更することができるし、スペーサ、カソードパネルやアノードパネル、冷陰極電界電子放出表示装置や冷陰極電界電子放出素子の製造方法も例示であり、適宜変更することができる。更には、スペーサ、カソードパネルやアノードパネルの製造において使用した各種材料も例示であり、適宜変更することができる。表示装置においては、専らカラー表示を例にとり説明したが、単色表示とすることもできる。   As mentioned above, although this invention was demonstrated based on the preferable Example, this invention is not limited to these Examples. The structure, structure of the spacer, flat display device, cathode panel or anode panel, cold cathode field emission display device or cold cathode field emission device described in the examples are examples, and can be changed as appropriate. Manufacturing methods of spacers, cathode panels and anode panels, cold cathode field emission display devices and cold cathode field emission devices are also exemplary, and can be changed as appropriate. Furthermore, various materials used in the manufacture of spacers, cathode panels, and anode panels are also examples, and can be changed as appropriate. The display device has been described by taking color display as an example, but it may also be a single color display.

スペーサの形状は板状に限定されず、例えば、柱状、あるいは、十字架状とすることができる。   The shape of the spacer is not limited to a plate shape, and may be a columnar shape or a cross shape, for example.

図14の(A)に模式的な斜視図を示すように、スペーサ40Aの形状を柱状(例えば、円柱状)とする場合、スペーサ40Aの軸線をZ軸としたとき、
スペーサ40Aは、
(A)スペーサ基材50A、及び、
(B)スペーサ基材50Aの側面部51Aに形成された帯電防止膜60A、
から成り、
帯電防止膜60Aは、分離領域62Aによって分離された複数の帯電防止領域61Aから構成されており、
帯電防止膜60AをZ軸を含む任意の仮想平面で切断したとき、帯電防止膜60Aの断面には分離領域62Aの断面が含まれる。
As shown in a schematic perspective view in FIG. 14A, when the shape of the spacer 40A is a column (for example, a column), when the axis of the spacer 40A is the Z axis,
The spacer 40A is
(A) Spacer base material 50A, and
(B) an antistatic film 60A formed on the side surface 51A of the spacer base material 50A;
Consisting of
The antistatic film 60A is composed of a plurality of antistatic regions 61A separated by a separation region 62A.
When the antistatic film 60A is cut along an arbitrary virtual plane including the Z axis, the cross section of the antistatic film 60A includes the cross section of the separation region 62A.

そして、このような柱状のスペーサにおいても、一部若しくは全ての帯電防止領域の高さは、スペーサ基材の高さの0.05倍以下であることが好ましく、また、分離領域は、スペーサ基材の側面部のアノードパネル側に位置することが望ましく、あるいは又、分離領域の延びる方向はZ軸に略直交する方向に含まれることが好ましい。また、帯電防止領域をZ軸と垂直な仮想平面で切断したとき、帯電防止領域の断面には第2の分離領域の断面が含まれる構成とすることができ、この場合、分離領域の延びる方向はZ軸と略直交する方向に含まれ、第2の分離領域の延びる方向はZ軸方向と略平行である構成とすることができる。また、スペーサ基材の側面部の面積をS0、側面部における分離領域の総面積をS1としたとき、
0<S1/S0≦0.3
を満足することが好ましい。
Even in such a columnar spacer, the height of a part or all of the antistatic region is preferably 0.05 times or less the height of the spacer base material, and the separation region has a spacer base. It is desirable to be located on the anode panel side of the side part of the material, or it is preferable that the extending direction of the separation region is included in a direction substantially perpendicular to the Z axis. Further, when the antistatic region is cut along a virtual plane perpendicular to the Z-axis, the cross section of the antistatic region can include the cross section of the second separation region. In this case, the extending direction of the separation region Is included in a direction substantially orthogonal to the Z axis, and the extending direction of the second separation region may be substantially parallel to the Z axis direction. Further, when the area of the side surface portion of the spacer base material is S 0 , and the total area of the separation regions in the side surface portion is S 1 ,
0 <S 1 / S 0 ≦ 0.3
Is preferably satisfied.

一方、図14の(B)に模式的な斜視図を示すように、スペーサ40Bの形状を十字架状とする場合、十字架の縦棒を構成するスペーサ40Bの第1の部分41Bの延びる方向をX方向、十字架の横棒を構成するスペーサ40の第2の部分42Bの延びる方向をY方向、スペーサの高さ方向をZ方向としたとき、
スペーサ40Bは、
(A)スペーサ基材50B、
(B)XZ平面に該当するスペーサ基材50Bの第1の部分51Bの側面部52Bに形成された第1の帯電防止膜60B、及び、
(C)YZ平面に該当するスペーサ基材50Bの第2の部分53Bの側面部54Bに形成された第2の帯電防止膜63B、
から成り、
第1の帯電防止膜60Bは、第1の分離領域62Bによって分離された複数の第1の帯電防止領域61Bから構成されており、
第1の帯電防止膜60Bを任意の仮想YZ平面で切断したとき、第1の帯電防止膜60Bの断面には第1の分離領域62Bの断面が含まれ、
第2の帯電防止膜63Bは、第2の分離領域65Bによって分離された複数の第2の帯電防止領域64Bから構成されており、
第2の帯電防止膜63Bを任意の仮想XZ平面で切断したとき、第2の帯電防止膜63Bの断面には第2の分離領域65Bの断面が含まれる。
On the other hand, as shown in the schematic perspective view of FIG. 14B, when the shape of the spacer 40B is a cross shape, the extending direction of the first portion 41B of the spacer 40B constituting the vertical bar of the cross is defined as X When the direction, the direction in which the second portion 42B of the spacer 40 constituting the cross bar extends is the Y direction, and the height direction of the spacer is the Z direction,
The spacer 40B
(A) Spacer base material 50B,
(B) the first antistatic film 60B formed on the side surface portion 52B of the first portion 51B of the spacer base material 50B corresponding to the XZ plane, and
(C) a second antistatic film 63B formed on the side surface portion 54B of the second portion 53B of the spacer base material 50B corresponding to the YZ plane;
Consisting of
The first antistatic film 60B is composed of a plurality of first antistatic regions 61B separated by the first separation region 62B.
When the first antistatic film 60B is cut along an arbitrary virtual YZ plane, the cross section of the first antistatic film 60B includes the cross section of the first separation region 62B.
The second antistatic film 63B is composed of a plurality of second antistatic regions 64B separated by the second separation region 65B.
When the second antistatic film 63B is cut along an arbitrary virtual XZ plane, the cross section of the second antistatic film 63B includes the cross section of the second separation region 65B.

そして、このような十字架状のスペーサにおいても、一部若しくは全ての第1及び第2の帯電防止領域の高さは、スペーサ基材の高さの0.05倍以下であることが好ましく、また、第1及び第2の分離領域は、スペーサ基材の側面部のアノードパネル側に位置することが望ましく、あるいは又、第1の分離領域の延びる方向はX方向と略平行であり、第2の分離領域の延びる方向はY方向と略平行であることが好ましい。また、第1の帯電防止領域を仮想XY平面で切断したとき、第1の帯電防止領域の断面には第3の分離領域の断面が含まれ、第2の帯電防止領域を仮想XY平面で切断したとき、第2の帯電防止領域の断面には第4の分離領域の断面が含まれる構成とすることができ、この場合、第1の分離領域の延びる方向はX方向と略平行であり、第2の分離領域の延びる方向はY方向と略平行であり、第3及び第4の分離領域の延びる方向はZ方向と略平行である構成とすることができる。また、スペーサ基材の側面部の面積をS0、第1の分離領域及び第2の分離領域の総面積をS1としたとき、
0<S1/S0≦0.3
を満足することが好ましい。
In such a cross-shaped spacer, the height of part or all of the first and second antistatic regions is preferably 0.05 times or less the height of the spacer base material. The first and second separation regions are preferably located on the anode panel side of the side surface portion of the spacer base material. Alternatively, the extending direction of the first separation region is substantially parallel to the X direction. The extending direction of the separation region is preferably substantially parallel to the Y direction. Further, when the first antistatic region is cut along the virtual XY plane, the cross section of the first antistatic region includes the cross section of the third separation region, and the second antistatic region is cut along the virtual XY plane. Then, the cross section of the second antistatic region can be configured to include the cross section of the fourth separation region. In this case, the extending direction of the first separation region is substantially parallel to the X direction, The extending direction of the second separation region may be substantially parallel to the Y direction, and the extending direction of the third and fourth separation regions may be approximately parallel to the Z direction. Further, when the area of the side surface portion of the spacer base material is S 0 and the total area of the first separation region and the second separation region is S 1 ,
0 <S 1 / S 0 ≦ 0.3
Is preferably satisfied.

電界放出素子においては、専ら1つの開口部に1つの電子放出部が対応する形態を説明したが、電界放出素子の構造に依っては、1つの開口部に複数の電子放出部が対応した形態、あるいは、複数の開口部に1つの電子放出部が対応する形態とすることもできる。あるいは又、ゲート電極に複数の第1開口部を設け、絶縁層に係る複数の第1開口部に連通した複数の第2開口部を設け、1又は複数の電子放出部を設ける形態とすることもできる。   In the field emission device, a mode in which one electron emission portion corresponds to one opening has been described. However, depending on the structure of the field emission device, a mode in which a plurality of electron emission portions correspond to one opening. Alternatively, one electron emission portion may correspond to a plurality of openings. Alternatively, a plurality of first openings are provided in the gate electrode, a plurality of second openings connected to the plurality of first openings related to the insulating layer are provided, and one or a plurality of electron emission portions are provided. You can also.

表面伝導型電子放出素子と通称される素子から電子放出領域を構成することもできる。この表面伝導型電子放出素子は、例えばガラスから成る支持体上に酸化錫(SnO2)、金(Au)、酸化インジウム(In23)/酸化錫(SnO2)、カーボン、酸化パラジウム(PdO)等の導電材料から成り、微小面積を有し、所定の間隔(ギャップ)を開けて配された一対の電極がマトリックス状に形成されて成る。それぞれの電極の上には炭素薄膜が形成されている。そして、一対の電極の内の一方の電極に行方向配線が接続され、一対の電極の内の他方の電極に列方向配線が接続された構成を有する。一対の電極に電圧を印加することによって、ギャップを挟んで向かい合った炭素薄膜に電界が加わり、炭素薄膜から電子が放出される。係る電子をアノードパネル上の蛍光体層に衝突させることによって、蛍光体層が励起されて発光し、所望の画像を得ることができる。あるいは又、金属/絶縁膜/金属型素子から電子放出領域を構成することもできる。 The electron emission region can also be composed of an element commonly called a surface conduction electron-emitting device. This surface conduction electron-emitting device is formed on a support made of glass, for example, tin oxide (SnO 2 ), gold (Au), indium oxide (In 2 O 3 ) / tin oxide (SnO 2 ), carbon, palladium oxide ( A pair of electrodes made of a conductive material such as (PdO), having a small area and arranged with a predetermined gap (gap) are formed in a matrix. A carbon thin film is formed on each electrode. The row direction wiring is connected to one electrode of the pair of electrodes, and the column direction wiring is connected to the other electrode of the pair of electrodes. By applying a voltage to the pair of electrodes, an electric field is applied to the carbon thin films facing each other across the gap, and electrons are emitted from the carbon thin film. By causing the electrons to collide with the phosphor layer on the anode panel, the phosphor layer is excited to emit light, and a desired image can be obtained. Alternatively, the electron emission region can be formed from a metal / insulating film / metal type element.

図1の(A)及び(B)は、それぞれ、実施例1のスペーサの原理図(但し、斜視図)、及び、原理図(但し、断面図)である。FIGS. 1A and 1B are a principle diagram (however, a perspective view) and a principle diagram (however, a sectional view) of the spacer according to the first embodiment. 図2は、実施例3のスペーサの原理図(但し、斜視図)である。FIG. 2 is a principle diagram (however, a perspective view) of the spacer according to the third embodiment. 図3は、実施例1の平面型表示装置(冷陰極電界電子放出表示装置)の概念的な一部端面図である。FIG. 3 is a conceptual partial end view of the flat panel display (cold cathode field emission display) according to the first embodiment. 図4の(A)及び(B)は、実施例1におけるスペーサの模式的な斜視図及び断面図である。4A and 4B are a schematic perspective view and a cross-sectional view of the spacer in the first embodiment. 図5は、実施例1の平面型表示装置における隔壁とスペーサと蛍光体層の配置状態を説明するための模式的な平面図である。FIG. 5 is a schematic plan view for explaining an arrangement state of the partition walls, the spacers, and the phosphor layers in the flat display device according to the first embodiment. 図6は、実施例1において、スペーサの近傍に位置する画素において、帯電防止膜の電気抵抗特性が変化しても、電子ビーム軌道が湾曲することを最小化することができることを説明するための模式的な図である。FIG. 6 is a diagram for explaining that in the pixel located in the vicinity of the spacer in Example 1, it is possible to minimize the bending of the electron beam trajectory even if the electric resistance characteristic of the antistatic film changes. It is a schematic diagram. 図7の(A)及び(B)は、それぞれ、実施例1及び従来例において、スペーサの近傍に位置する画素において、帯電防止膜の電気抵抗特性が変化したときの電界分布の湾曲状態を模式的に示す図である。FIGS. 7A and 7B schematically illustrate the curved state of the electric field distribution when the electric resistance characteristic of the antistatic film changes in the pixel located in the vicinity of the spacer in Example 1 and the conventional example, respectively. FIG. 図8の(A)及び(B)は、実施例2におけるスペーサの模式的な断面図及び模式的な一部側面図である。FIGS. 8A and 8B are a schematic cross-sectional view and a schematic partial side view of the spacer according to the second embodiment. 図9の(A)及び(B)は、実施例2の変形例におけるスペーサの模式的な断面図及び模式的な一部側面図である。FIGS. 9A and 9B are a schematic cross-sectional view and a schematic partial side view of a spacer according to a modification of the second embodiment. 図10は、実施例3におけるスペーサの模式的な一部側面図である。FIG. 10 is a schematic partial side view of the spacer according to the third embodiment. 図11は、実施例3の変形例におけるスペーサの模式的な一部側面図である。FIG. 11 is a schematic partial side view of a spacer in a modification of the third embodiment. 図12は、実施例3の別の変形例におけるスペーサの模式的な一部側面図である。FIG. 12 is a schematic partial side view of a spacer according to another modification of the third embodiment. 図13は、実施例3の更に別の変形例におけるスペーサの模式的な一部側面図である。FIG. 13 is a schematic partial side view of a spacer in still another modified example of the third embodiment. 図14の(A)は、柱状(より具体的には、円柱状)のスペーサの模式的な斜視図であり、図14の(B)は、十字架状のスペーサの模式的な斜視図である。14A is a schematic perspective view of a columnar (more specifically, columnar) spacer, and FIG. 14B is a schematic perspective view of a cross-shaped spacer. . 図15は、スピント型電界放出素子を有する従来の冷陰極電界電子放出表示装置の概念的な一部端面図である。FIG. 15 is a conceptual partial end view of a conventional cold cathode field emission display having a Spindt-type field emission device. 図16は、カソードパネル及びアノードパネルを分解したときのカソードパネルとアノードパネルの一部分の模式的な分解斜視図である。FIG. 16 is a schematic exploded perspective view of a part of the cathode panel and the anode panel when the cathode panel and the anode panel are disassembled. 図17の(A)及び(B)は、スペーサの近傍に位置する画素における電子ビームの軌道を模式的に示した図である。FIGS. 17A and 17B are diagrams schematically showing the trajectory of the electron beam in the pixel located in the vicinity of the spacer. 図18は、スペーサの近傍に位置する画素において、帯電防止膜の電気抵抗特性が変化することにより電界分布が変化し、電子ビーム軌道が湾曲することを説明するための模式的な図である。FIG. 18 is a schematic diagram for explaining that the electric field distribution is changed and the electron beam trajectory is bent due to the change in the electric resistance characteristic of the antistatic film in the pixel located in the vicinity of the spacer.

符号の説明Explanation of symbols

CP・・・カソードパネル、AP・・・アノードパネル、10・・・支持体、11・・・カソード電極、12・・・絶縁層、13・・・ゲート電極、14,14A,14B,14C・・・開口部、15・・・電子放出部、16・・・層間絶縁層、17・・・収束電極、18・・・剥離層、19・・・導電材料層、20・・・基板、21・・・隔壁、22,22R,22G,22B・・・蛍光体層、23・・・ブラックマトリックス、24・・・アノード電極、25・・・スペーサ保持部、26・・・接合部材、31・・・カソード電極制御回路、32・・・ゲート電極制御回路、33・・・アノード電極制御回路、40,40A,40B・・・スペーサ、50,50A,50B・・・スペーサ基材、51,51A,51B・・・スペーサ基材の側面部、60,60A,60B・・・帯電防止膜、61,61A,61B・・・帯電防止領域、62,62A,62B・・・分離領域、63・・・第2の分離領域
CP ... cathode panel, AP ... anode panel, 10 ... support, 11 ... cathode electrode, 12 ... insulating layer, 13 ... gate electrode, 14, 14A, 14B, 14C ..Opening part, 15... Electron emission part, 16... Interlayer insulating layer, 17... Converging electrode, 18. ..., partition walls, 22, 22R, 22G, 22B ... phosphor layer, 23 ... black matrix, 24 ... anode electrode, 25 ... spacer holding part, 26 ... joining member, 31 ..Cathode electrode control circuit, 32 ... Gate electrode control circuit, 33 ... Anode electrode control circuit, 40, 40A, 40B ... Spacer, 50, 50A, 50B ... Spacer base material, 51, 51A , 51B ... Spacer base material Side portion, 60, 60A, 60B ... antistatic film, 61 and 61a, 61B ... antistatic region, 62, 62A, 62B ... isolation region 63 ... second separation zone

Claims (8)

電子を放出する電子放出領域が支持体に複数、形成されて成るカソードパネルと、電子放出領域から放出された電子が衝突する蛍光体層及びアノード電極が基板に形成されて成るアノードパネルとが、それらの周縁部において接合され、板状のスペーサがカソードパネルとアノードパネルとの間に配置され、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持された平面型表示装置であって、
スペーサの長手方向をX方向、厚さ方向をY方向、高さ方向をZ方向としたとき、
スペーサは、
(A)スペーサ基材、及び、
(B)XZ平面に該当するスペーサ基材の側面部に形成された帯電防止膜、
から成り、
帯電防止膜は、分離領域によって分離された複数の帯電防止領域から構成されており、
帯電防止膜を任意の仮想YZ平面で切断したとき、帯電防止膜の断面には分離領域の断面が含まれることを特徴とする平面型表示装置。
A cathode panel in which a plurality of electron emission regions for emitting electrons are formed on a support, and an anode panel in which a phosphor layer and an anode electrode with which electrons emitted from the electron emission region collide are formed on a substrate, A flat panel display device in which a space between the cathode panel and the anode panel is held in a vacuum, and a space between the cathode panel and the anode panel is bonded between the peripheral portions, a plate-like spacer is disposed between the cathode panel and the anode panel,
When the longitudinal direction of the spacer is the X direction, the thickness direction is the Y direction, and the height direction is the Z direction,
The spacer
(A) a spacer substrate, and
(B) an antistatic film formed on the side surface of the spacer substrate corresponding to the XZ plane;
Consisting of
The antistatic film is composed of a plurality of antistatic regions separated by a separation region,
A flat display device characterized in that when the antistatic film is cut along an arbitrary virtual YZ plane, the cross section of the antistatic film includes the cross section of the separation region.
一部若しくは全ての帯電防止領域の高さは、スペーサ基材の高さの0.05倍以下であることを特徴とする請求項1に記載の平面型表示装置。   The flat display device according to claim 1, wherein the height of a part or all of the antistatic regions is 0.05 times or less the height of the spacer base material. 分離領域は、スペーサ基材の側面部のアノードパネル側に位置することを特徴とする請求項1に記載の平面型表示装置。   The flat display device according to claim 1, wherein the separation region is positioned on the anode panel side of the side surface portion of the spacer base material. 分離領域の延びる方向はX方向と略平行であることを特徴とする請求項1に記載の平面型表示装置。   2. The flat display device according to claim 1, wherein the extending direction of the separation region is substantially parallel to the X direction. 帯電防止領域を仮想XY平面で切断したとき、該帯電防止領域の断面には第2の分離領域の断面が含まれることを特徴とする請求項1に記載の平面型表示装置。   2. The flat display device according to claim 1, wherein when the antistatic region is cut along a virtual XY plane, the cross section of the antistatic region includes a cross section of the second separation region. 分離領域の延びる方向はX方向と略平行であり、第2の分離領域の延びる方向はZ方向と略平行であることを特徴とする請求項5に記載の平面型表示装置。   6. The flat display device according to claim 5, wherein the extending direction of the separation region is substantially parallel to the X direction, and the extending direction of the second separation region is substantially parallel to the Z direction. スペーサ基材の一方の側面部の面積をS0、一方の側面部における分離領域の総面積をS1としたとき、
0<S1/S0≦0.3
を満足することを特徴とする請求項1に記載の平面型表示装置。
When the area of one side surface portion of the spacer base material is S 0 and the total area of the separation regions on one side surface portion is S 1 ,
0 <S 1 / S 0 ≦ 0.3
The flat display device according to claim 1, wherein:
電子を放出する電子放出領域が支持体に複数、形成されて成るカソードパネルと、電子放出領域から放出された電子が衝突する蛍光体層及びアノード電極が基板に形成されて成るアノードパネルとが、それらの周縁部において接合され、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持される平面型表示装置において使用され、カソードパネルとアノードパネルとの間に配置される板状のスペーサであって、
スペーサの長手方向をX方向、厚さ方向をY方向、高さ方向をZ方向としたとき、
(A)スペーサ基材、及び、
(B)XZ平面に該当するスペーサ基材の側面部に形成された帯電防止膜、
から成り、
帯電防止膜は、分離領域によって分離された複数の帯電防止領域から構成されており、
帯電防止膜を任意の仮想YZ平面で切断したとき、帯電防止膜の断面には分離領域の断面が含まれることを特徴とするスペーサ。
A cathode panel in which a plurality of electron emission regions for emitting electrons are formed on a support, and an anode panel in which a phosphor layer and an anode electrode with which electrons emitted from the electron emission region collide are formed on a substrate, A plate-like spacer disposed between the cathode panel and the anode panel is used in a flat panel display device in which a space between the cathode panel and the anode panel is held in a vacuum. There,
When the longitudinal direction of the spacer is the X direction, the thickness direction is the Y direction, and the height direction is the Z direction,
(A) a spacer substrate, and
(B) an antistatic film formed on the side surface of the spacer substrate corresponding to the XZ plane;
Consisting of
The antistatic film is composed of a plurality of antistatic regions separated by a separation region,
A spacer characterized in that when the antistatic film is cut along an arbitrary virtual YZ plane, the cross section of the antistatic film includes the cross section of the separation region.
JP2006214126A 2006-08-07 2006-08-07 Flat type display apparatus and spacer Pending JP2008041422A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006214126A JP2008041422A (en) 2006-08-07 2006-08-07 Flat type display apparatus and spacer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006214126A JP2008041422A (en) 2006-08-07 2006-08-07 Flat type display apparatus and spacer

Publications (1)

Publication Number Publication Date
JP2008041422A true JP2008041422A (en) 2008-02-21

Family

ID=39176208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006214126A Pending JP2008041422A (en) 2006-08-07 2006-08-07 Flat type display apparatus and spacer

Country Status (1)

Country Link
JP (1) JP2008041422A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218142A (en) * 2008-03-12 2009-09-24 Sony Corp Method of manufacturing anode panel
JP2010073542A (en) * 2008-09-19 2010-04-02 Sony Corp Flat-surface display and spacer
JP2015084228A (en) * 2008-09-25 2015-04-30 株式会社半導体エネルギー研究所 Semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1116519A (en) * 1997-06-23 1999-01-22 Canon Inc Electron beam apparatus and image forming apparatus
JP2005019119A (en) * 2003-06-25 2005-01-20 Sony Corp Display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1116519A (en) * 1997-06-23 1999-01-22 Canon Inc Electron beam apparatus and image forming apparatus
JP2005019119A (en) * 2003-06-25 2005-01-20 Sony Corp Display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218142A (en) * 2008-03-12 2009-09-24 Sony Corp Method of manufacturing anode panel
JP2010073542A (en) * 2008-09-19 2010-04-02 Sony Corp Flat-surface display and spacer
JP2015084228A (en) * 2008-09-25 2015-04-30 株式会社半導体エネルギー研究所 Semiconductor device

Similar Documents

Publication Publication Date Title
JP2007095649A (en) Flat-panel display
US7642700B2 (en) Flat-panel type display and spacer
JP5373289B2 (en) Processing method of flat display device
JP5066859B2 (en) Flat panel display
JP5150156B2 (en) Driving method of flat display device
JP2008041422A (en) Flat type display apparatus and spacer
JP4894223B2 (en) Flat panel display
JP4844042B2 (en) Flat panel display
JP5514421B2 (en) Flat display device and spacer
JP5002950B2 (en) Flat display device, spacer, and manufacturing method thereof
JP4997202B2 (en) Flat display device and spacer
JP4857645B2 (en) Flat panel display
JP4844041B2 (en) Cathode panel for cold cathode field emission display and cold cathode field emission display
JP2007149410A (en) Flat display device
JP5355900B2 (en) Flat panel display
JP5345326B2 (en) Flat panel display
JP4725238B2 (en) Manufacturing method of display device
JP4736537B2 (en) Flat panel display
JP2007294168A (en) Flat display device and spacer
JP5097572B2 (en) Spacer mounting method and flat panel display manufacturing method
JP5373344B2 (en) Flat display device and spacer
JP2007109498A (en) Flat display device and spacer
JP2009170280A (en) Cold cathode field electron emission element manufacturing method and cold cathode field electron emission display device manufacturing method
JP5047817B2 (en) Manufacturing method of spacer
JP2007115625A (en) Flat display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120403