JP2009170280A - Cold cathode field electron emission element manufacturing method and cold cathode field electron emission display device manufacturing method - Google Patents
Cold cathode field electron emission element manufacturing method and cold cathode field electron emission display device manufacturing method Download PDFInfo
- Publication number
- JP2009170280A JP2009170280A JP2008007651A JP2008007651A JP2009170280A JP 2009170280 A JP2009170280 A JP 2009170280A JP 2008007651 A JP2008007651 A JP 2008007651A JP 2008007651 A JP2008007651 A JP 2008007651A JP 2009170280 A JP2009170280 A JP 2009170280A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- gate electrode
- electrode
- field emission
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Abstract
Description
本発明は、冷陰極電界電子放出素子の製造方法及び冷陰極電界電子放出表示装置の製造方法に関する。 The present invention relates to a method for manufacturing a cold cathode field emission device and a method for manufacturing a cold cathode field emission display.
テレビジョン受像機や情報端末機器に用いられる表示装置の分野では、従来主流の陰極線管(CRT)から、薄型化、軽量化、大画面化、高精細化の要求に応え得る平面型(フラットパネル型)の表示装置への移行が急速に進んでいる。このような平面型の表示装置として、液晶表示装置(LCD)、エレクトロルミネッセンス表示装置(ELD)、プラズマ表示装置(PDP)、冷陰極電界電子放出表示装置(FED:フィールドエミッションディスプレイ)を例示することができる。このなかでも、液晶表示装置は情報端末機器用の表示装置として広く普及しているが、据置き型のテレビジョン受像機に適用するには、高輝度化や高速応答性に未だ課題を残している。これに対して、冷陰極電界電子放出表示装置は、熱的励起によらず、量子トンネル効果に基づき固体から真空中に電子を放出することが可能な冷陰極電界電子放出素子(以下、電界放出素子と呼ぶ場合がある)を備えており、高輝度、高速応答性、低消費電力の点から注目を集めている。 In the field of display devices used in television receivers and information terminal equipment, the flat panel type (flat panel) that can meet the demands of thinner, lighter, larger screens and higher definition than the conventional mainstream cathode ray tube (CRT). Type) display devices are rapidly moving. Examples of such a flat display device include a liquid crystal display (LCD), an electroluminescence display (ELD), a plasma display (PDP), and a cold cathode field emission display (FED: field emission display). Can do. Among these, liquid crystal display devices are widely used as display devices for information terminal equipment, but for application to stationary television receivers, there are still problems with high brightness and high-speed response. Yes. On the other hand, a cold cathode field emission display is a cold cathode field emission device (hereinafter, field emission) capable of emitting electrons from a solid into a vacuum based on the quantum tunnel effect without depending on thermal excitation. In some cases, it is called an element), and is attracting attention in terms of high brightness, high-speed response, and low power consumption.
図1に、電界放出素子を備えた冷陰極電界電子放出表示装置(以下、表示装置と呼ぶ場合がある)の構成例を示す。図示した電界放出素子は、円錐形の電子放出部を有する、所謂スピント(Spindt)型電界放出素子と呼ばれるタイプの素子である。この電界放出素子は、支持体10上に形成されたカソード電極11と、支持体10及びカソード電極11上に形成された絶縁層12と、絶縁層12上に形成されたゲート電極13と、ゲート電極13及び絶縁層12に設けられた開口部114と、開口部114の底部に位置するカソード電極11上に形成された円錐形の電子放出部15から構成されている。尚、図1には、開口部を参照番号14で表示している。一般に、カソード電極11とゲート電極13とは、これらの両電極の射影像が互いに直交する方向に各々帯状に形成されており、これらの両電極の射影像が重複する領域(1画素分の領域に相当する。この領域を、以下、電子放出領域EAと呼ぶ)に、通常、複数の電界放出素子が設けられている。更に、かかる電子放出領域EAが、カソードパネルCPの有効領域(実際の表示部分として機能する領域)内に、通常、2次元マトリクス状に配列されている。
FIG. 1 shows a configuration example of a cold cathode field emission display device (hereinafter sometimes referred to as a display device) provided with a field emission device. The field emission device shown in the figure is a so-called Spindt type field emission device having a conical electron emission portion. The field emission device includes a
一方、アノードパネルAPは、基板20と、基板20上に形成され、所定のパターンを有する蛍光体層22と、その上に形成されたアノード電極23から構成されている。1画素あるいは1副画素は、カソードパネル側のカソード電極11とゲート電極13との重複領域(電子放出領域EA)に設けられた電界放出素子の一群と、これらの電界放出素子の一群に対面したアノードパネル側の蛍光体層22とによって構成されている。有効領域には、かかる画素が、例えば数十万〜数百万個ものオーダーにて配列されている。尚、蛍光体層22と蛍光体層22との間の基板20上には、ブラックマトリックス21が形成されている。
On the other hand, the anode panel AP includes a substrate 20, a
アノードパネルAPとカソードパネルCPとを、電子放出領域EAと蛍光体層22とが対向するように配置し、周縁部において接合部材24を介して接合することによって、表示装置を作製することができる。有効領域を包囲し、画素を選択するための周辺回路が形成された無効領域(図示した例では、カソードパネルCPの無効領域)には、真空排気用の貫通孔25が設けられており、この貫通孔25には真空排気後に封じ切られた排気管26が接続されている。即ち、アノードパネルAPとカソードパネルCPと接合部材24とによって囲まれた空間は真空となっている。
The display device can be manufactured by arranging the anode panel AP and the cathode panel CP so that the electron emission region EA and the
かかる表示装置を構成する従来の電界放出素子の製造方法の概要を、以下、図13及び図14を参照しながら説明する。この製造方法は、特表2000−512067に開示された製造方法であり、基本的には、円錐形の電子放出部15を金属材料の垂直蒸着により形成する方法である。即ち、開口部114に対して蒸着粒子は垂直に入射するが、開口端付近に形成されるオーバーハング状の堆積物による遮蔽効果を利用して、開口部114の底部に到達する蒸着粒子の量を漸減させ、円錐形の堆積物である電子放出部15を自己整合的に形成する。ここでは、不要なオーバーハング状の堆積物の除去を容易とするために、ゲート電極13上に剥離層16を予め形成しておく方法について説明する。
An outline of a conventional method for manufacturing a field emission device constituting such a display device will be described below with reference to FIGS. This manufacturing method is a manufacturing method disclosed in Japanese Translation of PCT International Publication No. 2000-512067. Basically, the conical
[工程−10]
先ず、例えばガラス基板から成る支持体10の上にカソード電極11を形成した後、その上に絶縁層12、ゲート電極13を形成する。そして、このゲート電極13を含む絶縁層12上にポリスチレンから成る球体118を散布する。次いで、全面にレジスト層119を形成した後(図13の(A)参照)、球体118を除去することで、レジスト層に開口を設ける(図13の(B)参照)。その後、レジスト層の開口の底部に露出したゲート電極13をエッチングし、更に、係るゲート電極13の部分の下の絶縁層12をエッチングすることで、ゲート電極13及び絶縁層12に開口部114を形成する(図13の(C)参照)。尚、これらのエッチング工程において、レジスト層は除去される。
[Step-10]
First, after forming the
このような工程の代わりに、特表2000−512067には、以下の方法も開示されている。即ち、例えばガラス基板から成る支持体の上にカソード電極を形成した後、その上に絶縁層を形成する。次いで、全面に球体を散布した後、球体を含む絶縁層上にゲート電極13及び一次層を順次形成する。そして、球体を除去することで、一次層及びゲート電極に開口部を設ける。その後、係る開口部の底部に露出した絶縁層をエッチングすることで、一次層、ゲート電極及び絶縁層に開口部を形成する。尚、一次層は、次に述べる剥離層として機能する。
Instead of such steps, the following method is also disclosed in JP 2000-512067. That is, for example, after forming a cathode electrode on a support made of a glass substrate, an insulating layer is formed thereon. Next, after the spheres are dispersed over the entire surface, the
[工程−20]
そして、図13の(C)に引き続き、図14の(A)に示すように、ゲート電極13及び絶縁層12上に斜め蒸着法に基づき剥離層16を形成する。このとき、支持体10の法線に対する蒸着粒子の入射角を十分に大きく選択することにより、開口部114の底面には剥離層16を殆ど堆積させることなく、ゲート電極13及び絶縁層12の上に剥離層16を形成することができる。この剥離層16は、開口部114の開口端から庇状に張り出しており、これにより開口部114が実質的に縮径される。
[Step-20]
Then, following FIG. 13C, as shown in FIG. 14A, a
[工程−30]
次に、全面に例えば導電材料層17を垂直蒸着する。このとき、図14の(B)に示すように、剥離層16上でオーバーハング形状を有する導電材料層17が成長するに伴い、開口部114の実質的な直径が次第に縮小されるので、開口部114の底部において堆積に寄与する蒸着粒子は、次第に開口部114の中央付近を通過するものに限られるようになる。その結果、開口部114の底部には円錐形の堆積物が形成され、この円錐形の堆積物が電子放出部15となる。
[Step-30]
Next, for example, a conductive material layer 17 is vertically deposited on the entire surface. At this time, as shown in FIG. 14B, as the conductive material layer 17 having an overhang shape grows on the
[工程−40]
その後、図14の(C)に示すように、所謂リフトオフ法に基づき、電気化学的プロセス及び湿式プロセスによって剥離層16をゲート電極13及び絶縁層12の表面から剥離し、ゲート電極13及び絶縁層12の上方の導電材料層17を選択的に除去する。
[Step-40]
Thereafter, as shown in FIG. 14C, the
ところで、図14の(B)に示した構造を有する電界放出素子の電子放出特性は、開口部114の上端部を成すゲート電極13の縁部(開口端13A)から電子放出部15の先端部までの距離に大きく依存する。そして、この距離は、開口部114の形状の加工精度に大きく依存する。云い換えれば、球体の散布の精度に大きく依存する。また、球体を散布したとき、1つ1つの球体に分離した状態が得られない場合、即ち、2個、3個、あるいはそれ以上の球体が重なり合った状態となってしまったのでは、最終的に得られる開口部114の形状が大きく変形してしまう。
By the way, the electron emission characteristic of the field emission device having the structure shown in FIG. 14B is that the edge of the gate electrode 13 (opening
従って、本発明の目的は、冷陰極電界電子放出素子を製造するときの絶縁層における開口部を出来る限り均一に形成し得る方法を含む冷陰極電界電子放出素子の製造方法、及び、係る冷陰極電界電子放出素子の製造方法を含む冷陰極電界電子放出表示装置の製造方法を提供することにある。 Accordingly, an object of the present invention is to provide a method for manufacturing a cold cathode field emission device including a method capable of forming openings in an insulating layer as uniformly as possible when manufacturing a cold cathode field emission device, and such a cold cathode. An object of the present invention is to provide a method of manufacturing a cold cathode field emission display including a method of manufacturing a field electron emission device.
上記の目的を達成するための本発明の第1の態様に係る冷陰極電界電子放出素子の製造方法は、
(A)支持体上にカソード電極を形成した後、
(B)カソード電極上を含む支持体上に絶縁層を形成し、次いで、
(C)コア部及びコア部の外面に形成されたシェル部を有する多数の球状部材を絶縁層上に配置した後、各球状部材のシェル部を除去し、次に、
(D)球状部材のコア部を含む絶縁層上にゲート電極を形成した後、コア部を除去して絶縁層の一部を露出させ、次いで、
(E)露出した絶縁層の部分を除去して開口部を形成して、開口部の底部にカソード電極を露出させた後、開口部の底部に露出したカソード電極の部分に電子放出部を形成する、
各工程から成ることを特徴とする。
In order to achieve the above object, a method for manufacturing a cold cathode field emission device according to the first aspect of the present invention comprises:
(A) After forming the cathode electrode on the support,
(B) forming an insulating layer on a support including on the cathode electrode;
(C) After disposing a plurality of spherical members having a core portion and a shell portion formed on the outer surface of the core portion on the insulating layer, removing the shell portion of each spherical member;
(D) After forming the gate electrode on the insulating layer including the core portion of the spherical member, the core portion is removed to expose a part of the insulating layer;
(E) An exposed portion of the insulating layer is removed to form an opening, the cathode electrode is exposed at the bottom of the opening, and then an electron emitting portion is formed at the portion of the cathode electrode exposed at the bottom of the opening To
It consists of each process.
また、上記の目的を達成するための本発明の第2の態様に係る冷陰極電界電子放出素子の製造方法は、
(A)支持体上にカソード電極を形成した後、
(B)カソード電極上を含む支持体上に絶縁層を形成し、絶縁層上にゲート電極を形成した後、
(C)コア部及びコア部の外面に形成されたシェル部を有する多数の球状部材をゲート電極を含む絶縁層上に配置し、その後、各球状部材のシェル部を除去し、次に、
(D)球状部材のコア部を含む絶縁層及びゲート電極上に犠牲層を形成した後、コア部を除去してゲート電極の一部を露出させ、次いで、
(E)露出したゲート電極の部分を除去し、更に、絶縁層に開口部を形成して、開口部の底部にカソード電極を露出させた後、開口部の底部に露出したカソード電極の部分に電子放出部を形成し、次いで、犠牲層を除去する、
各工程から成ることを特徴とする。
Moreover, the manufacturing method of the cold cathode field emission device according to the second aspect of the present invention for achieving the above-described object is as follows:
(A) After forming the cathode electrode on the support,
(B) After forming an insulating layer on a support including the cathode electrode and forming a gate electrode on the insulating layer,
(C) A large number of spherical members having a core part and a shell part formed on the outer surface of the core part are disposed on the insulating layer including the gate electrode, and then the shell part of each spherical member is removed;
(D) After forming the sacrificial layer on the insulating layer and the gate electrode including the core part of the spherical member, the core part is removed to expose a part of the gate electrode,
(E) The exposed portion of the gate electrode is removed, an opening is formed in the insulating layer, the cathode electrode is exposed at the bottom of the opening, and then the cathode electrode exposed at the bottom of the opening is formed. Forming an electron emitter and then removing the sacrificial layer;
It consists of each process.
上記の目的を達成するための本発明の第1の態様に係る冷陰極電界電子放出表示装置の製造方法は、支持体上に電子放出領域が設けられたカソードパネルと、蛍光体層及びアノード電極が設けられたアノードパネルとが外周部で接合されており、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持されている冷陰極電界電子放出表示装置の製造方法であって、
電子放出領域を、
(A)支持体上にカソード電極を形成した後、
(B)カソード電極上を含む支持体上に絶縁層を形成し、次いで、
(C)コア部及びコア部の外面に形成されたシェル部を有する多数の球状部材を絶縁層上に配置した後、各球状部材のシェル部を除去し、次に、
(D)球状部材のコア部を含む絶縁層上にゲート電極を形成した後、コア部を除去して絶縁層の一部を露出させ、次いで、
(E)露出した絶縁層の部分を除去して開口部を形成して、開口部の底部にカソード電極を露出させた後、開口部の底部に露出したカソード電極の部分に電子放出部を形成する、
各工程に基づき形成することを特徴とする。
In order to achieve the above object, a manufacturing method of a cold cathode field emission display device according to the first aspect of the present invention includes a cathode panel in which an electron emission region is provided on a support, a phosphor layer, and an anode electrode. And a cathode cathode electron emission display device manufacturing method in which a space sandwiched between the cathode panel and the anode panel is maintained in a vacuum.
The electron emission region,
(A) After forming the cathode electrode on the support,
(B) forming an insulating layer on a support including on the cathode electrode;
(C) After disposing a plurality of spherical members having a core portion and a shell portion formed on the outer surface of the core portion on the insulating layer, removing the shell portion of each spherical member;
(D) After forming the gate electrode on the insulating layer including the core portion of the spherical member, the core portion is removed to expose a part of the insulating layer;
(E) An exposed portion of the insulating layer is removed to form an opening, the cathode electrode is exposed at the bottom of the opening, and then an electron emitting portion is formed at the portion of the cathode electrode exposed at the bottom of the opening To
It forms based on each process, It is characterized by the above-mentioned.
また、上記の目的を達成するための本発明の第2の態様に係る冷陰極電界電子放出表示装置の製造方法は、支持体上に電子放出領域が設けられたカソードパネルと、蛍光体層及びアノード電極が設けられたアノードパネルとが外周部で接合されており、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持されている冷陰極電界電子放出表示装置の製造方法であって、
電子放出領域を、
(A)支持体上にカソード電極を形成した後、
(B)カソード電極上を含む支持体上に絶縁層を形成し、絶縁層上にゲート電極を形成した後、
(C)コア部及びコア部の外面に形成されたシェル部を有する多数の球状部材をゲート電極を含む絶縁層上に配置し、その後、各球状部材のシェル部を除去し、次に、
(D)球状部材のコア部を含む絶縁層及びゲート電極上に犠牲層を形成した後、コア部を除去してゲート電極の一部を露出させ、次いで、
(E)露出したゲート電極の部分を除去し、更に、絶縁層に開口部を形成して、開口部の底部にカソード電極を露出させた後、開口部の底部に露出したカソード電極の部分に電子放出部を形成し、次いで、犠牲層を除去する、
各工程に基づき形成することを特徴とする。
In addition, a manufacturing method of a cold cathode field emission display device according to the second aspect of the present invention for achieving the above object includes a cathode panel in which an electron emission region is provided on a support, a phosphor layer, A manufacturing method of a cold cathode field emission display device in which an anode panel provided with an anode electrode is joined at an outer periphery, and a space sandwiched between the cathode panel and the anode panel is maintained in a vacuum,
The electron emission region,
(A) After forming the cathode electrode on the support,
(B) After forming an insulating layer on a support including the cathode electrode and forming a gate electrode on the insulating layer,
(C) A large number of spherical members having a core part and a shell part formed on the outer surface of the core part are disposed on the insulating layer including the gate electrode, and then the shell part of each spherical member is removed;
(D) After forming the sacrificial layer on the insulating layer and the gate electrode including the core part of the spherical member, the core part is removed to expose a part of the gate electrode,
(E) The exposed portion of the gate electrode is removed, an opening is formed in the insulating layer, the cathode electrode is exposed at the bottom of the opening, and then the cathode electrode exposed at the bottom of the opening is formed. Forming an electron emitter and then removing the sacrificial layer;
It forms based on each process, It is characterized by the above-mentioned.
本発明の第1の態様、第2の態様に係る冷陰極電界電子放出素子の製造方法、本発明の第1の態様、第2の態様に係る冷陰極電界電子放出表示装置の製造方法(これらの製造方法を纏めて、以下、単に、『本発明』と呼ぶ場合がある)において、コア部は、セラミックス材料、金属材料又は合金材料から成り、シェル部は、有機材料から成る構成とすることができる。 A method for manufacturing a cold cathode field emission device according to the first aspect and the second aspect of the present invention, a method for manufacturing a cold cathode field emission display device according to the first aspect and the second aspect of the present invention (these methods) In the following, the core portion is made of a ceramic material, a metal material or an alloy material, and the shell portion is made of an organic material. Can do.
また、上記の好ましい構成を含む本発明において、前記工程(C)における各球状部材のシェル部の除去は燃焼に基づくことが好ましいが、これに限定するものではなく、広くは、シェル部の状態変化及び/又は化学変化によって、シェル部を除去することが好ましい。ここで、シェル部の状態変化及び/又は化学変化とは、燃焼、昇華、分解、炭化等の変化若しくはこれらの組合せを意味する。例えば、シェル部が有機材料から成る場合、上述したとおり、シェル部を燃焼させることによって除去することが好ましい。あるいは又、シェル部を、例えば、アッシング法によって除去することもできる。尚、通常、シェル部の除去によって、コア部が絶縁層やゲート電極から離脱(剥離)することはない。 Further, in the present invention including the above-described preferable configuration, the removal of the shell portion of each spherical member in the step (C) is preferably based on combustion, but is not limited thereto, and broadly the state of the shell portion. It is preferable to remove the shell part by change and / or chemical change. Here, the state change and / or chemical change of the shell portion means changes such as combustion, sublimation, decomposition, carbonization, or a combination thereof. For example, when the shell portion is made of an organic material, it is preferable to remove the shell portion by burning as described above. Alternatively, the shell portion can be removed by, for example, an ashing method. Normally, the core part does not separate (separate) from the insulating layer or the gate electrode by removing the shell part.
更には、以上に説明した好ましい構成を含む本発明において、前記工程(D)におけるコア部の除去は、ブラシを用いた機械的除去に基づくことが好ましいが、これに限定するものではなく、その他、例えば、振動による除去、高圧ジェット水流による除去、ウエットエッチングによる除去といった方法を挙げることができる。 Furthermore, in the present invention including the preferred configuration described above, the removal of the core portion in the step (D) is preferably based on mechanical removal using a brush, but is not limited to this. For example, methods such as removal by vibration, removal by high-pressure jet water flow, and removal by wet etching can be used.
更には、以上に説明した好ましい構成を含む本発明において、コア部の平均直径DCは、8×10-8m乃至2×10-7m、好ましくは、1×10-7m乃至1.5×10-7mであり、シェル部の平均直径DSは、2×10-7m乃至6×10-7m、好ましくは、3×10-7m乃至5×10-7mである形態とすることができる。あるいは又、2≦DS/DC≦6、好ましくは、3≦DS/DC≦5を満足することが望ましい。また、絶縁層の平均厚さをtIとしたとき、0.6≦tI/(DS−DC)≦1.2、好ましくは、0.7≦tI/(DS−DC)≦1.0を満足することが望ましい。 Furthermore, in the present invention including the preferred structure described above, the average diameter D C of the core portion is 8 × 10 −8 m to 2 × 10 −7 m, preferably 1 × 10 −7 m to 1. 5 × a 10 -7 m, the average diameter D S of the shell portion, 2 × 10 -7 m to 6 × 10 -7 m, preferably, is 3 × 10 -7 m to 5 × 10 -7 m It can be in the form. Alternatively, it is desirable that 2 ≦ D S / D C ≦ 6, preferably 3 ≦ D S / D C ≦ 5. When the average thickness of the insulating layer is t I , 0.6 ≦ t I / (D S −D C ) ≦ 1.2, preferably 0.7 ≦ t I / (D S −D C ) ≦ 1.0 is desirable.
更には、以上に説明した好ましい構成、形態を含む本発明において、ゲート電極の平均厚さをtG、犠牲層の平均厚さをtS、コア部の平均直径をDCとしたとき、0.2≦tG/DC≦1.0、好ましくは、0.3≦tG/DC≦0.5を満足し、また、0.1≦tS/DC≦0.6、好ましくは、0.3≦tS/DC≦0.4を満足することが望ましい。 Furthermore, preferred configuration described above, in the present invention including the embodiment, when the average thickness of the gate electrode t G, the average thickness of the sacrificial layer t S, the average diameter of the core portion was D C, 0 0.2 ≦ t G / D C ≦ 1.0, preferably 0.3 ≦ t G / D C ≦ 0.5, and 0.1 ≦ t S / D C ≦ 0.6, preferably Preferably satisfies 0.3 ≦ t S / D C ≦ 0.4.
更には、以上に説明した好ましい構成、形態を含む本発明にあっては、絶縁層あるいはゲート電極を含む絶縁層上への球状部材の平均配置密度は、1×106個/mm2乃至1×107個/mm2、好ましくは、3×106個/mm2乃至5×106個/mm2であることが望ましい。 Furthermore, in the present invention including the preferred configurations and forms described above, the average arrangement density of the spherical members on the insulating layer or the insulating layer including the gate electrode is 1 × 10 6 / mm 2 to 1 × 10 7 pieces / mm 2 , preferably 3 × 10 6 pieces / mm 2 to 5 × 10 6 pieces / mm 2 is desirable.
本発明において、コア部を構成するセラミックス材料として、ガラス、シリカ(SiO2)、ポリスチレンを挙げることができるし、金属材料や合金材料として、Ni、Zn、Fe、Au、Ag、Ti、Ptやこれらの合金、その他、TiO2、BaSO4、AgIを挙げることができる。また、シェル部を構成する有機材料は特に限定されないが、汎用の高分子材料が好適である。但し、重合度が極端に大きかったり、多重結合含有量が極端に多い高分子材料では、例えば、燃焼温度が高くなり過ぎ、燃焼による球体の除去時、カソード電極や絶縁層、ゲート電極に悪影響が及ぶ虞がある。そこで、これらに対する悪影響が生じる虞のない温度での燃焼若しくは炭化が可能な高分子材料を選択することが好ましい。より具体的には、シェル部の燃焼温度は350〜500゜C程度であることが好ましい。代表的な高分子材料として、スチレン系、ウレタン系、アクリル系、ビニル系、ジビニルベンゼン系、メラミン系、ホルムアルデヒド系、ポリメチレン系のホモポリマー又は共重合体を挙げることができる。 In the present invention, examples of the ceramic material constituting the core part include glass, silica (SiO 2 ), and polystyrene. Examples of the metal material and alloy material include Ni, Zn, Fe, Au, Ag, Ti, Pt, and the like. In addition to these alloys, TiO 2 , BaSO 4 , and AgI can be mentioned. Moreover, the organic material which comprises a shell part is although it does not specifically limit, A general purpose polymeric material is suitable. However, in the case of a polymer material having an extremely high degree of polymerization or an extremely high content of multiple bonds, for example, the combustion temperature becomes too high, and the cathode electrode, insulating layer, and gate electrode are adversely affected when the sphere is removed by combustion. There is a risk. Therefore, it is preferable to select a polymer material that can be combusted or carbonized at a temperature at which there is no risk of adverse effects on these. More specifically, the combustion temperature of the shell portion is preferably about 350 to 500 ° C. Typical polymer materials include styrene, urethane, acrylic, vinyl, divinylbenzene, melamine, formaldehyde, and polymethylene homopolymers or copolymers.
球状部材の配置方法として、適切な溶媒中に球状部材を分散させた状態の溶液を、スピンコート法;スクリーン印刷法やインクジェット印刷法といった印刷法;エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法といった各種コーティング法;スタンプ法等に基づき塗布した後、乾燥する方法を挙げることができる。あるいは又、例えば、フィルムやシートから成る担持材の上に適切な溶媒中に球状部材を分散させた状態の溶液を塗布し、乾燥した後、担持材の上の球状部材を適切な方法で(例えば、熱転写法にて)、絶縁層上あるいはゲート電極を含む絶縁層上に配置してもよい。球状部材は、理想的には、最密充填にて配置される。即ち、理想的には、最終的に得られる開口部の全てが、仮想の正三角形[一辺の長さは、DSである]の頂点に位置する。但し、現実的には、最終的に得られる開口部の10%以上が、仮想の正三角形[一辺の長さは、0.5×DS乃至DSの範囲内にある]の頂点に位置することが好ましい。 As a method for arranging the spherical members, a solution in which the spherical members are dispersed in an appropriate solvent is applied by a spin coating method; a printing method such as a screen printing method or an ink jet printing method; an air doctor coater method, a blade coater method, or a rod coater method. Various coating methods such as knife coater method, squeeze coater method, reverse roll coater method, transfer roll coater method, gravure coater method, kiss coater method, cast coater method, spray coater method, slit orifice coater method, calendar coater method, dipping method; An example is a method of drying after coating based on a stamp method or the like. Alternatively, for example, a solution in which a spherical member is dispersed in an appropriate solvent is applied onto a supporting material composed of a film or a sheet, and after drying, the spherical member on the supporting material is applied in an appropriate manner ( For example, it may be arranged on the insulating layer or on the insulating layer including the gate electrode by a thermal transfer method). The spherical members are ideally arranged with close packing. That is, ideally, all of the finally obtained opening, virtual equilateral triangle [length of one side is D S] located at the apex of the. However, in reality, 10% or more of the finally obtained opening is located at the apex of a virtual equilateral triangle [the length of one side is in the range of 0.5 × D S to D S ]. It is preferable to do.
本発明における冷陰極電界電子放出素子(以下、電界放出素子と略称する)として、スピント型電界放出素子(円錐形の電子放出部が、開口部の底部に位置するカソード電極の上に設けられた電界放出素子)を挙げることができるが、これに限定するものではなく、如何なる構成、構造の電界放出素子とすることもできる。ここで、電子放出部を構成する材料として、モリブデン、モリブデン合金、タングステン、タングステン合金、チタン、チタン合金、ニオブ、ニオブ合金、タンタル、タンタル合金、クロム、クロム合金、及び、不純物を含有するシリコン(ポリシリコンやアモルファスシリコン)から成る群から選択された少なくとも1種類の材料を挙げることができる。スピント型電界放出素子の電子放出部は、スパッタリング法や真空蒸着法といった各種物理的気相成長法(PVD法)、各種化学的気相成長法(CVD法)によって形成することができる。 As a cold cathode field emission device (hereinafter abbreviated as a field emission device) in the present invention, a Spindt-type field emission device (a conical electron emission portion is provided on a cathode electrode located at the bottom of an opening). Field emission device), but is not limited thereto, and a field emission device having any configuration and structure may be used. Here, as a material constituting the electron emission portion, molybdenum, molybdenum alloy, tungsten, tungsten alloy, titanium, titanium alloy, niobium, niobium alloy, tantalum, tantalum alloy, chromium, chromium alloy, and silicon containing impurities ( And at least one material selected from the group consisting of polysilicon and amorphous silicon. The electron emission portion of the Spindt-type field emission device can be formed by various physical vapor deposition methods (PVD method) such as sputtering method and vacuum deposition method, and various chemical vapor deposition methods (CVD method).
カソードパネルにおいて、カソード電極の射影像とゲート電極の射影像とは直交することが、冷陰極電界電子放出表示装置の構造の簡素化といった観点から好ましい。カソード電極とゲート電極とが重複する重複領域が電子放出領域に該当し、電子放出領域がカソードパネルの有効領域に2次元マトリクス状に配列されている。 In the cathode panel, the projection image of the cathode electrode and the projection image of the gate electrode are preferably orthogonal from the viewpoint of simplifying the structure of the cold cathode field emission display. The overlapping region where the cathode electrode and the gate electrode overlap corresponds to the electron emission region, and the electron emission region is arranged in a two-dimensional matrix in the effective region of the cathode panel.
冷陰極電界電子放出表示装置にあっては、カソード電極及びゲート電極に印加された電圧によって生じた強電界が電子放出部に加わる結果、量子トンネル効果により電子放出部から電子が放出される。そして、この電子は、アノードパネルに設けられたアノード電極によってアノードパネルへと引き付けられ、蛍光体層に衝突する。そして、蛍光体層への電子の衝突の結果、蛍光体層が発光し、画像として認識することができる。 In the cold cathode field emission display, a strong electric field generated by a voltage applied to the cathode electrode and the gate electrode is applied to the electron emission portion, and as a result, electrons are emitted from the electron emission portion by the quantum tunnel effect. The electrons are attracted to the anode panel by the anode electrode provided on the anode panel, and collide with the phosphor layer. As a result of the collision of electrons with the phosphor layer, the phosphor layer emits light and can be recognized as an image.
冷陰極電界電子放出表示装置において、カソード電極はカソード電極制御回路に接続され、ゲート電極はゲート電極制御回路に接続され、アノード電極はアノード電極制御回路に接続されている。尚、これらの制御回路は周知の回路から構成することができる。実動作時、アノード電極制御回路からアノード電極に印加される電圧(アノード電圧)VAは、通常、一定であり、例えば、5キロボルト〜15キロボルトとすることができる。あるいは又、アノードパネルとカソードパネルとの間の距離をd0(但し、0.5mm≦d0≦10mm)としたとき、VA/d0(単位:キロボルト/mm)の値は、0.5以上20以下、好ましくは1以上10以下、一層好ましくは4以上8以下を満足することが望ましい。冷陰極電界電子放出表示装置の実動作時、カソード電極に印加する電圧VC及びゲート電極に印加する電圧VGに関しては、階調制御方式として電圧変調方式やパルス幅変調方式を採用することができる。 In the cold cathode field emission display, the cathode electrode is connected to the cathode electrode control circuit, the gate electrode is connected to the gate electrode control circuit, and the anode electrode is connected to the anode electrode control circuit. Note that these control circuits can be constituted by known circuits. During actual operation, the voltage (anode voltage) V A applied to the anode electrode from the anode electrode control circuit is normally constant, and can be, for example, 5 to 15 kilovolts. Alternatively, when the distance between the anode panel and the cathode panel is d 0 (where 0.5 mm ≦ d 0 ≦ 10 mm), the value of V A / d 0 (unit: kilovolt / mm) is 0. It is desirable to satisfy 5 or more and 20 or less, preferably 1 or more and 10 or less, and more preferably 4 or more and 8 or less. In actual operation of the cold cathode field emission display, with respect to the voltage V C applied to the cathode electrode and the voltage V G applied to the gate electrode, a voltage modulation method or a pulse width modulation method can be adopted as a gradation control method. it can.
電界放出素子にはフォーカス電極が備えられていてもよい。即ち、例えばゲート電極及び絶縁層上には更に層間絶縁層が設けられ、層間絶縁層上にフォーカス電極が設けられている電界放出素子、あるいは又、ゲート電極の上方にフォーカス電極が設けられている電界放出素子とすることもできる。ここで、フォーカス電極とは、開口部から放出され、アノード電極へ向かう放出電子の軌道を収束させるための電極である。アノード電極とカソード電極との間の電位差が数キロボルト以上のオーダーであって、アノード電極とカソード電極との間の距離が比較的長い、所謂高電圧タイプの冷陰極電界電子放出表示装置において、フォーカス電極は特に有効である。放出電子軌道の収束性を高めることによって、画素間の光学的クロストークが低減され、画素を微細化して表示画面の高精細度化を図ることが可能となる。フォーカス電極には、フォーカス電極制御回路から相対的な負電圧(例えば、0ボルト)が印加される。フォーカス電極は、必ずしも、カソード電極とゲート電極とが重複する重複領域に設けられた電子放出部あるいは電子放出領域のそれぞれを取り囲むように個別に形成されている必要はなく、例えば、電子放出部あるいは電子放出領域の所定の配列方向に沿って延在させてもよいし、電子放出部あるいは電子放出領域の全てを1つのフォーカス電極で取り囲む構成としてもよく(即ち、フォーカス電極を、冷陰極電界電子放出表示装置としての実用上の機能を果たす中央部の表示領域である有効領域の全体を覆う薄い1枚のシート状の構造としてもよく)、これによって、複数の電子放出部あるいは電子放出領域に共通の収束効果を及ぼすことができる。 The field emission device may be provided with a focus electrode. That is, for example, a field emission element in which an interlayer insulating layer is further provided on the gate electrode and the insulating layer, and a focus electrode is provided on the interlayer insulating layer, or a focus electrode is provided above the gate electrode. It can also be a field emission device. Here, the focus electrode is an electrode for converging the trajectory of emitted electrons that are emitted from the opening and directed toward the anode electrode. In a so-called high voltage type cold cathode field emission display, the potential difference between the anode electrode and the cathode electrode is on the order of several kilovolts or more and the distance between the anode electrode and the cathode electrode is relatively long. The electrode is particularly effective. By increasing the convergence of the emitted electron trajectory, the optical crosstalk between the pixels is reduced, and the pixels can be miniaturized to increase the definition of the display screen. A relative negative voltage (for example, 0 volt) is applied to the focus electrode from the focus electrode control circuit. The focus electrode does not necessarily have to be individually formed so as to surround each of the electron emission portion or the electron emission region provided in the overlapping region where the cathode electrode and the gate electrode overlap, for example, the electron emission portion or The electron emission region may be extended along a predetermined arrangement direction, or the electron emission portion or the electron emission region may be surrounded by one focus electrode (that is, the focus electrode may be a cold cathode field electron). It may be a thin sheet-like structure covering the entire effective area, which is the central display area that performs a practical function as an emission display device), thereby providing a plurality of electron emission areas or electron emission areas. A common convergence effect can be exerted.
ゲート電極やカソード電極、フォーカス電極を構成する材料として、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、モリブデン(Mo)、クロム(Cr)、アルミニウム(Al)、チタン(Ti)、金(Au)、銅(Cu)、銀(Ag)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、鉄(Fe)、白金(Pt)、亜鉛(Zn)等の金属;これらの金属元素を含む合金(例えばMoW)あるいは化合物(例えば、TiW;TiNやWN等の窒化物;WSi2、MoSi2、TiSi2、TaSi2等のシリサイド);シリコン(Si)等の半導体;ダイヤモンド等の炭素薄膜;ITO(酸化インジウム−錫)、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。ゲート電極やカソード電極、フォーカス電極を、これらの材料の単層構造あるいは積層構造とすることができる。また、犠牲層を構成する材料として、SiO2や高分子樹脂材料を挙げることができる。 As materials constituting the gate electrode, cathode electrode, and focus electrode, tungsten (W), niobium (Nb), tantalum (Ta), molybdenum (Mo), chromium (Cr), aluminum (Al), titanium (Ti), gold (Au), copper (Cu), silver (Ag), nickel (Ni), cobalt (Co), zirconium (Zr), iron (Fe), platinum (Pt), zinc (Zn) and other metals; these metals Alloys containing elements (eg MoW) or compounds (eg TiW; nitrides such as TiN and WN; silicides such as WSi 2 , MoSi 2 , TiSi 2 and TaSi 2 ); semiconductors such as silicon (Si); diamonds etc. Carbon thin film: Examples of conductive metal oxides such as ITO (indium oxide-tin), indium oxide, and zinc oxide. The gate electrode, the cathode electrode, and the focus electrode can have a single layer structure or a stacked structure of these materials. Examples of the material constituting the sacrificial layer include SiO 2 and polymer resin materials.
以上に説明した好ましい構成を含む本発明の第1の態様に係る冷陰極電界電子放出素子の製造方法あるいは本発明の第1の態様に係る冷陰極電界電子放出表示装置の製造方法(以下、『本発明の第1の態様の製造方法』と呼ぶ)にあっては、ゲート電極を形成した後、帯状にパターニングすることで、帯状のゲート電極を得てもよいし、ゲート電極の形成時、帯状に形成することで、帯状のゲート電極を得てもよい。即ち、本発明の第1の態様の製造方法において、球状部材のコア部を含む絶縁層上にゲート電極を形成した後、コア部を除去して絶縁層の一部を露出させ、次いで、ゲート電極をパターニングして帯状のゲート電極を設けてもよいし、球状部材のコア部を含む絶縁層上に帯状のゲート電極を形成してもよい。一方、以上に説明した好ましい構成を含む本発明の第2の態様に係る冷陰極電界電子放出素子の製造方法あるいは本発明の第2の態様に係る冷陰極電界電子放出表示装置の製造方法(以下、『本発明の第2の態様の製造方法』と呼ぶ)にあっては、工程(C)において、絶縁層及びゲート電極の一部を露出させた後、ゲート電極を帯状にパターニングすることで、帯状のゲート電極を得てもよいし、工程(B)において、絶縁層上にゲート電極を形成するとき帯状のゲート電極を形成してもよいし、工程(B)において、絶縁層上にゲート電極を形成した後、ゲート電極を帯状にパターニングすることで、帯状のゲート電極を得てもよい。 The manufacturing method of the cold cathode field emission device according to the first aspect of the present invention including the preferred configuration described above or the manufacturing method of the cold cathode field emission display device according to the first aspect of the present invention (hereinafter, “ In the manufacturing method according to the first aspect of the present invention, ”a gate electrode may be obtained by forming a gate electrode and then patterning in a strip shape, or when forming the gate electrode, A band-shaped gate electrode may be obtained by forming it in a band shape. That is, in the manufacturing method of the first aspect of the present invention, after forming the gate electrode on the insulating layer including the core portion of the spherical member, the core portion is removed to expose a part of the insulating layer, and then the gate The electrode may be patterned to provide a strip-shaped gate electrode, or the strip-shaped gate electrode may be formed on the insulating layer including the core portion of the spherical member. On the other hand, the manufacturing method of the cold cathode field emission device according to the second aspect of the present invention including the preferred configuration described above or the manufacturing method of the cold cathode field emission display device according to the second aspect of the present invention (hereinafter referred to as the following) In the step (C), after exposing a part of the insulating layer and the gate electrode, the gate electrode is patterned into a strip shape in the step (C). A band-shaped gate electrode may be obtained, or when forming the gate electrode on the insulating layer in the step (B), the band-shaped gate electrode may be formed. In the step (B), the band-shaped gate electrode may be formed. After forming the gate electrode, the gate electrode may be patterned into a strip shape to obtain a strip-shaped gate electrode.
本発明の第1の態様の製造方法にあっては、球状部材のコア部を含む絶縁層上にゲート電極を形成するが、球状部材のコア部上のゲート電極の部分と絶縁層のゲート電極の部分との境界領域に位置するゲート電極の部分は、少なくとも部分的に不連続になっている状態、あるいは、少なくとも部分的に厚さが薄くなっている状態を得ることが、コア部を容易に、しかも、確実に除去するといった観点から望ましい。また、本発明の第2の態様の製造方法にあっては、球状部材のコア部を含む絶縁層及びゲート電極上に犠牲層を形成するが、球状部材のコア部上の犠牲層の部分とゲート電極上の犠牲層の部分との境界領域に位置する犠牲層の部分は、少なくとも部分的に不連続になっている状態、あるいは、少なくとも部分的に厚さが薄くなっている状態を得ることが、コア部を容易に、しかも、確実に除去するといった観点から望ましい。本発明の第1の態様の製造方法におけるゲート電極の形成方法、本発明の第2の態様の製造方法における犠牲層の形成方法として、電子ビーム蒸着法や熱フィラメント蒸着法といった真空蒸着法、スパッタリング法を挙げることができる。 In the manufacturing method according to the first aspect of the present invention, the gate electrode is formed on the insulating layer including the core portion of the spherical member, and the gate electrode portion on the core portion of the spherical member and the gate electrode of the insulating layer are formed. The portion of the gate electrode located in the boundary region with the portion of the core portion can be easily obtained at least partially discontinuous or at least partially thinned. In addition, it is desirable from the viewpoint of sure removal. In the manufacturing method according to the second aspect of the present invention, the sacrificial layer is formed on the insulating layer including the core part of the spherical member and the gate electrode. The sacrificial layer portion located in the boundary region with the sacrificial layer portion on the gate electrode should be at least partially discontinuous, or at least partially thin. However, it is desirable from the viewpoint of easily and reliably removing the core portion. As a method for forming a gate electrode in the manufacturing method of the first aspect of the present invention and a method for forming a sacrificial layer in the manufacturing method of the second aspect of the present invention, vacuum deposition methods such as electron beam deposition and hot filament deposition, sputtering The law can be mentioned.
本発明の第2の態様に係る製造方法におけるゲート電極や、本発明におけるカソード電極、フォーカス電極の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった真空蒸着法やスパッタリング法、イオンプレーティング法を含む各種PVD法、各種CVD法とエッチング法との組合せ;スクリーン印刷法やインクジェット印刷法、メタルマスク印刷法といった各種印刷法;メッキ法(電気メッキ法や無電解メッキ法);リフトオフ法;レーザアブレーション法;ゾル−ゲル法等を挙げることができる。各種印刷法やメッキ法によれば、直接、例えば帯状のカソード電極を形成することが可能である。 As a method for forming the gate electrode in the manufacturing method according to the second aspect of the present invention, the cathode electrode and the focus electrode in the present invention, for example, a vacuum deposition method such as an electron beam deposition method or a hot filament deposition method, a sputtering method, an ion plate Various PVD methods including coating methods, combinations of various CVD methods and etching methods; various printing methods such as screen printing methods, ink jet printing methods, metal mask printing methods; plating methods (electroplating methods and electroless plating methods); lift-off methods Laser ablation method; sol-gel method and the like. According to various printing methods and plating methods, for example, a strip-shaped cathode electrode can be directly formed.
絶縁層や層間絶縁層の構成材料として、SiO2、BPSG、PSG、BSG、AsSG、PbSG、SiON、SOG(スピンオングラス)、低融点ガラス、ガラスペーストといったSiO2系材料;SiN系材料;ポリイミド等の絶縁性樹脂を、単独あるいは適宜組み合わせて使用することができる。絶縁層や層間絶縁層の形成には、各種CVD法、塗布法、スパッタリング法、各種印刷法等の公知のプロセスが利用できる。 As a material for constituting the insulating layer and the interlayer insulating layer, SiO 2, BPSG, PSG, BSG, AsSG, PbSG, SiON, SOG ( spin on glass), low-melting glass, SiO 2 based materials such glass paste; SiN-based materials; polyimide These insulating resins can be used alone or in appropriate combination. Known processes such as various CVD methods, coating methods, sputtering methods, and various printing methods can be used to form the insulating layer and the interlayer insulating layer.
絶縁層に形成された開口部の平面形状(支持体表面と平行な仮想平面で開口部を切断したときの形状)は、コア部の断面形状(支持体表面と平行な仮想平面で切断したときの断面形状)と同じ形状を有し、あるいは、概ね同じ形状を有し、あるいは、相似形の形状を有し、具体的には、円形である。開口部の形成は、例えば、異方性エッチング、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができる。 The planar shape of the opening formed in the insulating layer (the shape when the opening is cut in a virtual plane parallel to the support surface) is the cross-sectional shape of the core (when cut in the virtual plane parallel to the support surface) The cross-sectional shape), or substantially the same shape, or a similar shape, specifically, a circular shape. The opening can be formed by, for example, anisotropic etching, isotropic etching, or a combination of anisotropic etching and isotropic etching.
電界放出素子において、カソード電極と電子放出部との間に抵抗体膜を設けてもよい。抵抗体膜を設けることによって、電界放出素子の動作安定化、電子放出特性の均一化、カソード電極とゲート電極との間のリーク電流の抑制を図ることができる。抵抗体膜を構成する材料として、シリコンカーバイド(SiC)やSiCNといったカーボン系材料、SiN、アモルファスシリコン等の半導体材料、酸化ルテニウム(RuO2)、酸化タンタル、窒化タンタル等の高融点金属酸化物や高融点金属窒化物を例示することができる。抵抗体膜の形成方法として、スパッタリング法や、各種CVD法、各種印刷法を例示することができる。1つの電子放出部当たりの電気抵抗値は、概ね1×105〜1×1011Ω、好ましくは数MΩ〜数十ギガΩとすればよい。 In the field emission device, a resistor film may be provided between the cathode electrode and the electron emission portion. By providing the resistor film, the operation of the field emission device can be stabilized, the electron emission characteristics can be made uniform, and the leakage current between the cathode electrode and the gate electrode can be suppressed. Examples of the material constituting the resistor film include carbon-based materials such as silicon carbide (SiC) and SiCN, semiconductor materials such as SiN and amorphous silicon, refractory metal oxides such as ruthenium oxide (RuO 2 ), tantalum oxide, and tantalum nitride, A refractory metal nitride can be exemplified. Examples of the method for forming the resistor film include a sputtering method, various CVD methods, and various printing methods. The electric resistance value per one electron emitting portion may be about 1 × 10 5 to 1 × 10 11 Ω, preferably several MΩ to several tens of gigaΩ.
カソードパネルを構成する支持体、あるいは又、アノードパネルを構成する基板は、これらの基板が相互に対向する面が絶縁性部材から構成されていればよく、ガラス基板、表面に絶縁被膜が形成されたガラス基板、石英基板、表面に絶縁被膜が形成された石英基板、表面に絶縁被膜が形成された半導体基板を挙げることができるが、製造コスト低減の観点からは、ガラス基板、あるいは、表面に絶縁被膜が形成されたガラス基板を用いることが好ましい。ガラス基板として、高歪点ガラス、低アルカリガラス、ソーダガラス(Na2O・CaO・SiO2)、硼珪酸ガラス(Na2O・B2O3・SiO2)、フォルステライト(2MgO・SiO2)、鉛ガラス(Na2O・PbO・SiO2)、無アルカリガラスを例示することができる。 The substrate that constitutes the cathode panel or the substrate that constitutes the anode panel only needs to be formed of an insulating member on the surface where these substrates oppose each other, and an insulating coating is formed on the glass substrate and the surface. Glass substrate, quartz substrate, quartz substrate having an insulating film formed on the surface, and semiconductor substrate having an insulating film formed on the surface. From the viewpoint of reducing the manufacturing cost, the glass substrate or the surface may be provided. It is preferable to use a glass substrate on which an insulating film is formed. As glass substrates, high strain point glass, low alkali glass, soda glass (Na 2 O · CaO · SiO 2 ), borosilicate glass (Na 2 O · B 2 O 3 · SiO 2 ), forsterite (2MgO · SiO 2) ), Lead glass (Na 2 O · PbO · SiO 2 ), and alkali-free glass.
冷陰極電界電子放出表示装置において、アノード電極と蛍光体層の構成例として、
(1)基板上に、アノード電極を形成し、アノード電極の上に蛍光体層を形成する構成
(2)基板上に、蛍光体層を形成し、蛍光体層上にアノード電極を形成する構成
を挙げることができる。尚、(1)の構成において、蛍光体層の上に、アノード電極と導通した所謂メタルバック膜を形成してもよい。また、(2)の構成において、アノード電極の上にメタルバック膜を形成してもよい。メタルバック膜自体にアノード電極としての機能を持たせてもよい。
In the cold cathode field emission display, as a configuration example of the anode electrode and the phosphor layer,
(1) Configuration in which an anode electrode is formed on a substrate and a phosphor layer is formed on the anode electrode (2) Configuration in which a phosphor layer is formed on the substrate and an anode electrode is formed on the phosphor layer Can be mentioned. In the configuration (1), a so-called metal back film that is electrically connected to the anode electrode may be formed on the phosphor layer. In the configuration (2), a metal back film may be formed on the anode electrode. The metal back film itself may have a function as an anode electrode.
アノード電極は、全体として1つのアノード電極から構成されていてもよいし、複数のアノード電極ユニットから構成されていてもよい。後者の場合、アノード電極ユニットとアノード電極ユニットとはアノード電極抵抗体層によって電気的に接続されていることが望ましい。アノード電極抵抗体層を構成する材料として、カーボン、シリコンカーバイド(SiC)やSiCNといったカーボン系材料;SiN系材料;酸化ルテニウム(RuO2)、酸化タンタル、窒化タンタル、酸化クロム、酸化チタン等の高融点金属酸化物や高融点金属窒化物;アモルファスシリコン等の半導体材料;ITOを挙げることができる。また、SiC抵抗膜上に抵抗値の低いカーボン薄膜を積層するといった複数の膜の組み合わせにより、安定した所望のシート抵抗値を実現することも可能である。アノード電極抵抗体層のシート抵抗値として、1×10-1Ω/□乃至1×1010Ω/□、好ましくは1×103Ω/□乃至1×108Ω/□を例示することができる。アノード電極ユニットの数(Q)は2以上であればよく、例えば、直線上に配列された蛍光体層の列の総数をq列としたとき、Q=qとし、あるいは、q=k・Q(kは2以上の整数であり、好ましくは10≦k≦100、一層好ましくは20≦k≦50)としてもよいし、一定の間隔をもって配置されたスペーサの数に1を加えた数とすることができるし、ピクセルの数あるいはサブピクセルの数と一致した数、あるいは、ピクセルの数あるいはサブピクセルの数の整数分の一とすることもできる。また、各アノード電極ユニットの大きさは、アノード電極ユニットの位置に拘わらず同じとしてもよいし、アノード電極ユニットの位置に依存して異ならせてもよい。全体として1つのアノード電極の上にアノード電極抵抗体層を形成してもよい。 The anode electrode may be composed of one anode electrode as a whole, or may be composed of a plurality of anode electrode units. In the latter case, it is desirable that the anode electrode unit and the anode electrode unit are electrically connected by an anode electrode resistor layer. As a material constituting the anode electrode resistor layer, carbon, carbon carbide (SiC), SiCN, and other carbon materials; SiN materials; ruthenium oxide (RuO 2 ), tantalum oxide, tantalum nitride, chromium oxide, titanium oxide, etc. Examples thereof include melting point metal oxides and high melting point metal nitrides; semiconductor materials such as amorphous silicon; ITO. It is also possible to achieve a stable desired sheet resistance value by combining a plurality of films such as laminating a carbon thin film having a low resistance value on the SiC resistance film. Examples of the sheet resistance value of the anode electrode resistor layer include 1 × 10 −1 Ω / □ to 1 × 10 10 Ω / □, preferably 1 × 10 3 Ω / □ to 1 × 10 8 Ω / □. it can. The number (Q) of anode electrode units may be two or more. For example, when the total number of phosphor layers arranged in a straight line is q, Q = q or q = k · Q (K is an integer of 2 or more, preferably 10 ≦ k ≦ 100, more preferably 20 ≦ k ≦ 50), or a number obtained by adding 1 to the number of spacers arranged at a constant interval. It can be a number that matches the number of pixels or subpixels, or it can be an integer fraction of the number of pixels or subpixels. The size of each anode electrode unit may be the same regardless of the position of the anode electrode unit, or may be different depending on the position of the anode electrode unit. An anode electrode resistor layer may be formed on one anode electrode as a whole.
アノード電極(アノード電極ユニットを包含する)は、導電材料層を用いて形成すればよい。導電材料層の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった真空蒸着法、スパッタリング法、イオンプレーティング法、レーザアブレーション法といった各種PVD法;各種CVD法;各種印刷法;メタルマスク印刷法;リフトオフ法;ゾル−ゲル法等を挙げることができる。即ち、導電材料から成る導電材料層を形成し、リソグラフィ技術及びエッチング技術に基づき、この導電材料層をパターニングしてアノード電極を形成することができる。あるいは又、アノード電極のパターンを有するマスクやスクリーンを介して導電材料を各種PVD法や各種印刷法に基づき形成することによって、アノード電極を得ることもできる。尚、アノード電極抵抗体層も同様の方法で形成することができる。即ち、抵抗体材料からアノード電極抵抗体層を形成し、リソグラフィ技術及びエッチング技術に基づきこのアノード電極抵抗体層をパターニングしてもよいし、あるいは、アノード電極抵抗体層のパターンを有するマスクやスクリーンを介して抵抗体材料の各種PVD法や各種印刷法に基づく形成により、アノード電極抵抗体層を得ることができる。基板上(あるいは基板上方)におけるアノード電極の平均厚さ(後述するように隔壁を設ける場合、隔壁の頂面上におけるアノード電極の平均厚さ)として、3×10-8m(30nm)乃至1×10-6m(1μm)、好ましくは5×10-8m(50nm)乃至5×10-7m(0.5μm)を例示することができる。 The anode electrode (including the anode electrode unit) may be formed using a conductive material layer. As a method for forming the conductive material layer, for example, vacuum deposition methods such as electron beam deposition method and hot filament deposition method, various PVD methods such as sputtering method, ion plating method and laser ablation method; various CVD methods; various printing methods; metal mask Examples thereof include printing methods; lift-off methods; sol-gel methods. That is, it is possible to form an anode electrode by forming a conductive material layer made of a conductive material and patterning the conductive material layer based on a lithography technique and an etching technique. Alternatively, the anode electrode can be obtained by forming a conductive material based on various PVD methods or various printing methods through a mask or screen having an anode electrode pattern. The anode electrode resistor layer can also be formed by the same method. That is, an anode electrode resistor layer may be formed from a resistor material, and the anode electrode resistor layer may be patterned based on a lithography technique and an etching technique, or a mask or a screen having an anode electrode resistor layer pattern. The anode electrode resistor layer can be obtained by forming the resistor material through various PVD methods and various printing methods. 3 × 10 −8 m (30 nm) to 1 as the average thickness of the anode electrode on the substrate (or above the substrate) (when the partition is provided as described later, the average thickness of the anode electrode on the top surface of the partition) Examples include x10 −6 m (1 μm), preferably 5 × 10 −8 m (50 nm) to 5 × 10 −7 m (0.5 μm).
アノード電極の構成材料として、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、タングステン(W)、ニオブ(Nb)、タンタル(Ta)、金(Au)、銀(Ag)、チタン(Ti)、コバルト(Co)、ジルコニウム(Zr)、鉄(Fe)、白金(Pt)、亜鉛(Zn)等の金属;これらの金属元素を含む合金あるいは化合物(例えばTiN等の窒化物や、WSi2、MoSi2、TiSi2、TaSi2等のシリサイド);シリコン(Si)等の半導体;ダイヤモンドやグラファイト等の炭素薄膜;ITO(酸化インジウム−錫)、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。尚、アノード電極抵抗体層を形成する場合、アノード電極抵抗体層の電気抵抗値を変化させない導電材料からアノード電極を構成することが好ましく、例えば、アノード電極抵抗体層をシリコンカーバイド(SiC)から構成した場合、アノード電極をモリブデン(Mo)やアルミニウム(Al)から構成することが好ましい。 As the constituent material of the anode electrode, molybdenum (Mo), aluminum (Al), chromium (Cr), tungsten (W), niobium (Nb), tantalum (Ta), gold (Au), silver (Ag), titanium (Ti) ), Cobalt (Co), zirconium (Zr), iron (Fe), platinum (Pt), zinc (Zn), etc .; alloys or compounds containing these metal elements (for example, nitrides such as TiN, WSi 2 , MoSi 2 , TiSi 2 , TaSi 2, etc.); silicon (Si), semiconductors; diamond, graphite and other carbon thin films; ITO (indium oxide-tin), indium oxide, zinc oxide, etc., conductive metal oxides Can be illustrated. When the anode electrode resistor layer is formed, the anode electrode is preferably made of a conductive material that does not change the electric resistance value of the anode electrode resistor layer. For example, the anode electrode resistor layer is made of silicon carbide (SiC). When comprised, it is preferable to comprise an anode electrode from molybdenum (Mo) or aluminum (Al).
蛍光体層は、単色の蛍光体粒子から構成されていても、3原色の蛍光体粒子から構成されていてもよい。蛍光体層の配列様式は、例えば、ドット状である。具体的には、冷陰極電界電子放出表示装置がカラー表示の場合、蛍光体層の配置、配列として、デルタ配列、ストライプ配列、ダイアゴナル配列、レクタングル配列を挙げることができる。即ち、直線上に配列された蛍光体層の1列は、全てが赤色発光蛍光体層で占められた列、緑色発光蛍光体層で占められた列、及び、青色発光蛍光体層で占められた列から構成されていてもよいし、赤色発光蛍光体層、緑色発光蛍光体層、及び、青色発光蛍光体層が順に配置された列から構成されていてもよい。ここで、蛍光体層とは、冷陰極電界電子放出表示装置において1つの輝点を生成する蛍光体領域であると定義する。また、1画素(1ピクセル)は、1つの赤色発光蛍光体層、1つの緑色発光蛍光体層、及び、1つの青色発光蛍光体層の集合から構成され、1サブピクセルは、1つの蛍光体層(1つの赤色発光蛍光体層、あるいは、1つの緑色発光蛍光体層、あるいは、1つの青色発光蛍光体層)から構成される。尚、隣り合う蛍光体層の間の隙間がコントラスト向上を目的とした光吸収層(ブラックマトリックス)で埋め込まれていてもよい。 The phosphor layer may be composed of single-color phosphor particles or may be composed of three primary color phosphor particles. The arrangement pattern of the phosphor layers is, for example, a dot shape. Specifically, when the cold cathode field emission display device performs color display, examples of the arrangement and arrangement of the phosphor layers include a delta arrangement, a stripe arrangement, a diagonal arrangement, and a rectangle arrangement. That is, one row of the phosphor layers arranged on a straight line is occupied by the row occupied by the red light emitting phosphor layer, the row occupied by the green light emitting phosphor layer, and the blue light emitting phosphor layer. It may be comprised from the row | line | column, and it may be comprised from the row | line | column in which the red light emission fluorescent substance layer, the green light emission fluorescent substance layer, and the blue light emission fluorescent substance layer were arrange | positioned in order. Here, the phosphor layer is defined as a phosphor region that generates one bright spot in the cold cathode field emission display. Further, one pixel (one pixel) is composed of a set of one red light emitting phosphor layer, one green light emitting phosphor layer, and one blue light emitting phosphor layer, and one subpixel is one phosphor. It is composed of layers (one red-emitting phosphor layer, one green-emitting phosphor layer, or one blue-emitting phosphor layer). A gap between adjacent phosphor layers may be filled with a light absorption layer (black matrix) for the purpose of improving contrast.
蛍光体層は、発光性結晶粒子から調製された発光性結晶粒子組成物を使用し、例えば、赤色の感光性の発光性結晶粒子組成物(赤色発光蛍光体スラリー)を全面に塗布し、露光、現像して、赤色発光蛍光体層を形成し、次いで、緑色の感光性の発光性結晶粒子組成物(緑色発光蛍光体スラリー)を全面に塗布し、露光、現像して、緑色発光蛍光体層を形成し、更に、青色の感光性の発光性結晶粒子組成物(青色発光蛍光体スラリー)を全面に塗布し、露光、現像して、青色発光蛍光体層を形成する方法にて形成することができる。あるいは又、スクリーン印刷法やインクジェット印刷法、フロート塗布法、沈降塗布法、蛍光体フィルム転写法等により各蛍光体層を形成してもよい。基板上における蛍光体層の平均厚さは、限定するものではないが、3μm乃至20μm、好ましくは5μm乃至10μmであることが望ましい。発光性結晶粒子を構成する蛍光体材料としては、従来公知の蛍光体材料の中から適宜選択して用いることができる。カラー表示の場合、色純度がNTSCで規定される3原色に近く、3原色を混合した際の白バランスがとれ、残光時間が短く、3原色の残光時間がほぼ等しくなる蛍光体材料を組み合わせることが好ましい。 The phosphor layer uses a luminescent crystal particle composition prepared from luminescent crystal particles. For example, a red photosensitive luminescent crystal particle composition (red luminescent phosphor slurry) is applied to the entire surface and exposed. And developing to form a red light-emitting phosphor layer, and then applying a green photosensitive light-emitting crystal particle composition (green light-emitting phosphor slurry) to the entire surface, exposing and developing the green light-emitting phosphor. Then, a blue photosensitive luminescent crystal particle composition (blue light emitting phosphor slurry) is applied to the entire surface, exposed and developed to form a blue light emitting phosphor layer. be able to. Alternatively, each phosphor layer may be formed by a screen printing method, an ink jet printing method, a float coating method, a sedimentation coating method, a phosphor film transfer method, or the like. The average thickness of the phosphor layer on the substrate is not limited, but is preferably 3 μm to 20 μm, preferably 5 μm to 10 μm. The phosphor material constituting the luminescent crystal particles can be appropriately selected from conventionally known phosphor materials. In the case of color display, a phosphor material whose color purity is close to the three primary colors specified by NTSC, white balance is achieved when the three primary colors are mixed, the afterglow time is short, and the afterglow time of the three primary colors is almost equal. It is preferable to combine them.
蛍光体層からの光を吸収する光吸収層が、隣り合う蛍光体層の間、あるいは、後述する隔壁と基板との間に形成されていることが、表示画像のコントラスト向上といった観点から好ましい。ここで、光吸収層は、所謂ブラックマトリックスとして機能する。光吸収層を構成する材料として、蛍光体層からの光を90%以上吸収する材料を選択することが好ましい。このような材料として、カーボン、金属薄膜(例えば、クロム、ニッケル、アルミニウム、モリブデン等、あるいは、これらの合金)、金属酸化物(例えば、酸化クロム)、金属窒化物(例えば、窒化クロム)、耐熱性有機樹脂、ガラスペースト、黒色顔料や銀等の導電性粒子を含有するガラスペースト等の材料を挙げることができ、具体的には、感光性ポリイミド樹脂、酸化クロムや、酸化クロム/クロム積層膜を例示することができる。尚、酸化クロム/クロム積層膜においては、クロム膜が基板と接する。光吸収層は、例えば、真空蒸着法やスパッタリング法とエッチング法との組合せ、真空蒸着法やスパッタリング法、スピンコーティング法とリフトオフ法との組合せ、各種印刷法、リソグラフィ技術等、使用する材料に依存して適宜選択された方法にて形成することができる。 The light absorption layer that absorbs light from the phosphor layer is preferably formed between adjacent phosphor layers or between a partition wall and a substrate, which will be described later, from the viewpoint of improving the contrast of the display image. Here, the light absorption layer functions as a so-called black matrix. As the material constituting the light absorption layer, it is preferable to select a material that absorbs 90% or more of light from the phosphor layer. Such materials include carbon, metal thin films (eg, chromium, nickel, aluminum, molybdenum, etc., or alloys thereof), metal oxides (eg, chromium oxide), metal nitrides (eg, chromium nitride), heat resistance Materials such as photosensitive organic resins, glass pastes, glass pastes containing conductive particles such as black pigments and silver, and specifically, photosensitive polyimide resins, chromium oxides, and chromium oxide / chromium laminated films Can be illustrated. In the chromium oxide / chromium laminated film, the chromium film is in contact with the substrate. The light absorption layer depends on the material used, for example, a combination of a vacuum deposition method, a sputtering method and an etching method, a combination of a vacuum deposition method, a sputtering method, a spin coating method and a lift-off method, various printing methods, a lithography technique, etc. Thus, it can be formed by an appropriately selected method.
蛍光体層から反跳した電子、あるいは、蛍光体層から放出された2次電子が他の蛍光体層に入射し、所謂光学的クロストーク(色濁り)が発生することを防止するために、隔壁を設けることが好ましい。隔壁の形成方法として、スクリーン印刷法、ドライフィルム法、感光法、キャスティング法、サンドブラスト形成法を例示することができる。ここで、スクリーン印刷法とは、隔壁を形成すべき部分に対応するスクリーンの部分に開口が形成されており、スクリーン上の隔壁形成用材料をスキージを用いて開口を通過させ、基板上に隔壁形成用材料層を形成した後、係る隔壁形成用材料層を焼成する方法である。ドライフィルム法とは、基板上に感光性フィルムをラミネートし、露光及び現像によって隔壁形成予定部位の感光性フィルムを除去し、除去によって生じた開口に隔壁形成用材料を埋め込み、焼成する方法である。感光性フィルムは焼成によって燃焼、除去され、開口に埋め込まれた隔壁形成用材料が残り、隔壁となる。感光法とは、基板上に感光性を有する隔壁形成用材料層を形成し、露光及び現像によってこの隔壁形成用材料層をパターニングした後、焼成(硬化)を行う方法である。キャスティング法(型押し成形法)とは、ペースト状とした有機材料あるいは無機材料から成る隔壁形成用材料層を型(キャスト)から基板上に押し出すことで隔壁形成用材料層を形成した後、係る隔壁形成用材料層を焼成する方法である。サンドブラスト形成法とは、例えば、スクリーン印刷やメタルマスク印刷法、ロールコーター、ドクターブレード、ノズル吐出式コーター等を用いて隔壁形成用材料層を基板上に形成し、乾燥させた後、隔壁を形成すべき隔壁形成用材料層の部分をマスク層で被覆し、次いで、露出した隔壁形成用材料層の部分をサンドブラスト法によって除去する方法である。隔壁を形成した後、隔壁を研磨し、隔壁頂面の平坦化を図ってもよい。 In order to prevent the electrons recoiled from the phosphor layer or the secondary electrons emitted from the phosphor layer from entering other phosphor layers, so-called optical crosstalk (color turbidity) is generated. It is preferable to provide a partition wall. Examples of the partition wall forming method include a screen printing method, a dry film method, a photosensitive method, a casting method, and a sandblast forming method. Here, in the screen printing method, an opening is formed in a portion of the screen corresponding to a portion where a partition is to be formed, and the partition forming material on the screen is passed through the opening using a squeegee, and the partition is formed on the substrate. In this method, after the formation material layer is formed, the partition wall formation material layer is fired. The dry film method is a method of laminating a photosensitive film on a substrate, removing the photosensitive film at the part where the partition wall is to be formed by exposure and development, embedding the partition wall forming material in the opening generated by the removal, and baking. . The photosensitive film is burned and removed by baking, and the partition wall-forming material embedded in the openings remains to form partition walls. The photosensitive method is a method in which a barrier rib-forming material layer having photosensitivity is formed on a substrate, the barrier rib-forming material layer is patterned by exposure and development, and then fired (cured). The casting method (embossing molding method) refers to a method for forming a partition wall forming material layer by extruding a partition wall forming material layer made of a paste-like organic material or inorganic material onto a substrate from a mold (cast). In this method, the partition wall forming material layer is fired. The sand blast forming method is, for example, forming a partition wall forming material layer on a substrate using a screen printing or metal mask printing method, a roll coater, a doctor blade, a nozzle discharge type coater, etc. In this method, the part of the partition wall forming material layer to be covered is covered with a mask layer, and then the exposed part of the partition wall forming material layer is removed by sandblasting. After the partition wall is formed, the partition wall may be polished to flatten the top surface of the partition wall.
隔壁における蛍光体層を取り囲む部分の平面形状(隔壁側面の射影像の内側輪郭線に相当し、一種の開口領域である)として、矩形形状、円形形状、楕円形状、長円形状、三角形形状、五角形以上の多角形形状、丸みを帯びた三角形形状、丸みを帯びた矩形形状、丸みを帯びた多角形等を例示することができるし、蛍光体層の二辺と平行に延びる直線状の形状(棒状の形状)を挙げることができる。これらの平面形状(開口領域の平面形状)が2次元マトリクス状に配列されることにより、格子状の隔壁が形成される。この2次元マトリクス状の配列は、例えば井桁様に配列されるものでもよいし、千鳥様に配列されるものでもよい。 As the planar shape of the part surrounding the phosphor layer in the partition wall (corresponding to the inner contour line of the projected image of the partition wall side surface, which is a kind of opening region), rectangular shape, circular shape, elliptical shape, oval shape, triangular shape, Examples include pentagonal or more polygonal shapes, rounded triangular shapes, rounded rectangular shapes, rounded polygonal shapes, etc., and linear shapes extending parallel to the two sides of the phosphor layer (Rod-like shape). By arranging these planar shapes (planar shapes of the opening regions) in a two-dimensional matrix, a lattice-like partition is formed. This two-dimensional matrix-like arrangement may be arranged, for example, like a cross or like a zigzag.
隔壁形成用材料として、例えば、感光性ポリイミド樹脂や、酸化コバルト等の金属酸化物により黒色に着色した鉛ガラス、SiO2、低融点ガラスペーストを例示することができる。隔壁の表面(頂面及び側面)には、隔壁に電子ビームが衝突して隔壁からガスが放出されることを防止するための保護層(例えば、SiO2、SiON、あるいは、AlNから成る)を形成してもよい。 Examples of the partition wall forming material include photosensitive polyimide resin, lead glass colored with a metal oxide such as cobalt oxide, SiO 2 , and a low melting point glass paste. A protective layer (for example, made of SiO 2 , SiON, or AlN) is provided on the surface (top surface and side surface) of the partition wall to prevent an electron beam from colliding with the partition wall and releasing gas from the partition wall. It may be formed.
カソードパネルとアノードパネルとによって挟まれた空間が真空状態に保持されているので、大気圧によって冷陰極電界電子放出表示装置に破損が生じないように、カソードパネルとアノードパネルとの間にスペーサを配することが好ましい。スペーサは、例えばセラミックスやガラス材料から構成することができる。スペーサをセラミックスから構成する場合、セラミックスとして、ムライト等のケイ酸アルミニウム化合物やアルミナ等の酸化アルミニウム、チタン酸バリウム、チタン酸ジルコン酸鉛、ジルコニア(酸化ジルコニウム)、コーディオライト、硼珪酸塩バリウム、珪酸鉄、ガラスセラミックス材料、これらに、酸化チタンや酸化クロム、酸化マグネシウム、酸化鉄、酸化バナジウム、酸化ニッケルを添加したもの等を例示することができるし、例えば、特表2003−524280号公報等に記載されている材料を用いることもできる。この場合、所謂グリーンシートを成形して、グリーンシートを焼成し、係るグリーンシート焼成品を切断することによってスペーサを製造することができる。また、ガラス材料として、高歪点ガラス、低アルカリガラス、無アルカリガラス、ソーダガラス(Na2O・CaO・SiO2)、硼珪酸ガラス(Na2O・B2O3・SiO2)、フォルステライト(2MgO・SiO2)、鉛ガラス(Na2O・PbO・SiO2)、結晶性ガラスを例示することができる。尚、スペーサの端部に対して面取りを行い、突起部等を除去することが好ましい。スペーサは、例えば、アノードパネルに設けられた隔壁と隔壁との間に挟み込んで固定すればよく、あるいは又、例えば、アノードパネル及び/又はカソードパネルにスペーサ保持部を形成し、スペーサ保持部によって固定すればよい。 Since the space between the cathode panel and the anode panel is maintained in a vacuum state, a spacer is provided between the cathode panel and the anode panel so that the cold cathode field emission display is not damaged by atmospheric pressure. It is preferable to arrange them. The spacer can be made of ceramics or glass material, for example. When the spacer is made of ceramics, the ceramics include aluminum silicate compounds such as mullite, aluminum oxide such as alumina, barium titanate, lead zirconate titanate, zirconia (zirconium oxide), cordiolite, barium borosilicate, silicic acid. Examples thereof include iron, glass ceramic materials, titanium oxide, chromium oxide, magnesium oxide, iron oxide, vanadium oxide, nickel oxide added thereto, and the like. For example, in Japanese translations of PCT publication No. 2003-524280 The materials described can also be used. In this case, the spacer can be manufactured by forming a so-called green sheet, firing the green sheet, and cutting the green sheet fired product. Glass materials include high strain point glass, low alkali glass, non-alkali glass, soda glass (Na 2 O · CaO · SiO 2 ), borosilicate glass (Na 2 O · B 2 O 3 · SiO 2 ), Examples thereof include stellite (2MgO · SiO 2 ), lead glass (Na 2 O · PbO · SiO 2 ), and crystalline glass. In addition, it is preferable to chamfer the end portion of the spacer to remove the protruding portion and the like. For example, the spacer may be fixed by being sandwiched between partition walls provided in the anode panel, or, for example, a spacer holding portion may be formed on the anode panel and / or the cathode panel and fixed by the spacer holding portion. do it.
スペーサの側面には帯電防止膜や抵抗体膜等が設けられていてもよい。帯電防止膜を構成する材料は、その2次電子放出係数が1に近いことが好ましく、帯電防止膜を構成する材料として、SiやGe等の半導体、グラファイト等の半金属、酸化物、ホウ化物、炭化物、硫化物、及び、窒化物等を用いることができる。例えば、グラファイト等の半金属及びMoSex等の半金属元素を含む化合物、CrOx、NdOx、CrAlxOy、酸化マンガン、LaxBa2-xCuO4、LaxY1-xCrO3等の酸化物、AlBx、TiBx等のホウ化物、SiC等の炭化物、MoSx、WSx等の硫化物、及び、窒化タングステンと窒化ゲルマニウムの化合物、BN、TiN、AlN等の窒化物等を挙げることができるし、更には、例えば、特表2004−500688号公報等に記載されている材料等を用いることもできる。また、抵抗体膜を構成する材料として、例えば、酸化ルテニウム(RuOx)やサーメットを例示することができる。帯電防止膜等のスペーサの表面に設けられる膜は、単一の種類の材料から成るものであってもよいし、複数の種類の材料から成るものであってもよい。例えば、膜は1層構造であって、複数の種類の材料からその層が構成されていてもよいし、膜は複数層が積層して成り、それぞれの層が異なる材料から成るものであってもよい。これらの膜は、スパッタリング法や真空蒸着法といった各種PVD法、各種CVD法、スクリーン印刷法等、周知の方法により形成することができる。また、これらの膜の膜厚は、必要に応じて任意に設定すればよい。 An antistatic film, a resistor film, or the like may be provided on the side surface of the spacer. The material constituting the antistatic film preferably has a secondary electron emission coefficient close to 1. As the material constituting the antistatic film, a semiconductor such as Si or Ge, a semimetal such as graphite, an oxide, or a boride , Carbides, sulfides, nitrides, and the like can be used. For example, compounds containing a metalloid element such as a semi-metal and MoSe x such as graphite, CrO x, NdO x, CrAl x O y, manganese oxide, La x Ba 2-x CuO 4, La x Y 1-x CrO 3 Oxides such as AlB x and TiB x , carbides such as SiC, sulfides such as MoS x and WS x , compounds of tungsten nitride and germanium nitride, nitrides such as BN, TiN, and AlN In addition, for example, materials described in, for example, JP-T-2004-500688 can be used. Examples of the material constituting the resistor film include ruthenium oxide (RuO x ) and cermet. The film provided on the surface of the spacer such as an antistatic film may be made of a single type of material or may be made of a plurality of types of materials. For example, the film may have a single-layer structure, and the layer may be composed of a plurality of types of materials, or the film is formed by laminating a plurality of layers, and each layer is composed of different materials. Also good. These films can be formed by well-known methods such as various PVD methods such as sputtering and vacuum deposition, various CVD methods, and screen printing methods. Moreover, what is necessary is just to set arbitrarily the film thickness of these films | membranes as needed.
カソードパネルとアノードパネルとを周縁部において接合するが、接合は接着層を接合部材として用いて行ってもよいし、あるいは、棒状あるいはフレーム状(枠状)であってガラスやセラミックス等の絶縁剛性材料から構成された枠体と接着層とから成る接合部材を用いて行ってもよい。枠体と接着層とから成る接合部材を用いる場合には、枠体の高さを、適宜、選択することにより、接着層のみから成る接合部材を使用する場合に比べ、カソードパネルとアノードパネルとの間の対向距離をより長く設定することが可能である。尚、接着層の構成材料としては、B2O3−PbO系フリットガラスやSiO2−B2O3−PbO系フリットガラスといったフリットガラスが一般的であるが、融点が120〜400゜C程度の所謂低融点金属材料を用いてもよい。係る低融点金属材料としては、In(インジウム:融点157゜C);インジウム−金系の低融点合金;Sn80Ag20(融点220〜370゜C)、Sn95Cu5(融点227〜370゜C)等の錫(Sn)系高温はんだ;Pb97.5Ag2.5(融点304゜C)、Pb94.5Ag5.5(融点304〜365゜C)、Pb97.5Ag1.5Sn1.0(融点309゜C)等の鉛(Pb)系高温はんだ;Zn95Al5(融点380゜C)等の亜鉛(Zn)系高温はんだ;Sn5Pb95(融点300〜314゜C)、Sn2Pb98(融点316〜322゜C)等の錫−鉛系標準はんだ;Au88Ga12(融点381゜C)等のろう材(以上の添字は全て原子%を表す)を例示することができる。 The cathode panel and the anode panel are joined at the peripheral part, but the joining may be performed by using an adhesive layer as a joining member, or a rod-like or frame-like (frame-like) insulating rigidity such as glass or ceramics. You may carry out using the joining member which consists of the frame body comprised from material and an adhesive layer. When using a joining member consisting of a frame and an adhesive layer, the height of the frame is appropriately selected, so that the cathode panel and the anode panel are compared with the case where a joining member consisting only of the adhesive layer is used. It is possible to set the facing distance between the longer. The material constituting the adhesive layer is generally a frit glass such as B 2 O 3 —PbO-based frit glass or SiO 2 —B 2 O 3 —PbO-based frit glass, but has a melting point of about 120 to 400 ° C. These so-called low melting point metal materials may be used. Such low melting point metal materials include In (indium: melting point 157 ° C.); indium-gold based low melting point alloy; Sn 80 Ag 20 (melting point 220 to 370 ° C.), Sn 95 Cu 5 (melting point 227 to 370 ° C.) C) tin (Sn) type high temperature solder such as Pb 97.5 Ag 2.5 (melting point 304 ° C.), Pb 94.5 Ag 5.5 (melting point 304 to 365 ° C.), Pb 97.5 Ag 1.5 Sn 1.0 (melting point 309 ° C.), etc. Lead (Pb) high temperature solder; zinc (Zn) high temperature solder such as Zn 95 Al 5 (melting point 380 ° C.); Sn 5 Pb 95 (melting point 300 to 314 ° C.), Sn 2 Pb 98 (melting point 316 to 322) Tin-lead standard solder such as ° C); brazing material such as Au 88 Ga 12 (melting point 381 ° C) (the above subscripts all represent atomic%).
カソードパネルとアノードパネルと接合部材の三者を接合する場合、三者を同時に接合してもよいし、あるいは、第1段階でカソードパネル又はアノードパネルのいずれか一方と接合部材とを接合し、第2段階でカソードパネル又はアノードパネルの他方と接合部材とを接合してもよい。三者同時接合や第2段階における接合を高真空雰囲気中で行えば、カソードパネルとアノードパネルと接合部材とにより囲まれた空間は、接合と同時に真空となる。あるいは、三者の接合終了後、カソードパネルとアノードパネルと接合部材とによって囲まれた空間を排気し、真空とすることもできる。接合後に排気を行う場合、接合時の雰囲気の圧力は常圧/減圧のいずれであってもよく、また、雰囲気を構成する気体は、大気であっても、あるいは窒素ガスや周期律表0族に属するガス(例えばArガス)を含む不活性ガスであってもよい。 When joining the three members of the cathode panel, the anode panel, and the joining member, the three members may be joined at the same time, or in the first stage, either the cathode panel or the anode panel and the joining member are joined, In the second stage, the other of the cathode panel or the anode panel and the joining member may be joined. If the three-party simultaneous bonding or the second stage bonding is performed in a high vacuum atmosphere, the space surrounded by the cathode panel, the anode panel, and the bonding member becomes a vacuum simultaneously with the bonding. Alternatively, after the three members are joined, the space surrounded by the cathode panel, the anode panel, and the joining member can be evacuated to create a vacuum. When exhausting after joining, the pressure of the atmosphere at the time of joining may be normal pressure / depressurized, and the gas constituting the atmosphere may be air, or nitrogen gas or group 0 of the periodic table An inert gas containing a gas belonging to (for example, Ar gas) may be used.
排気を行う場合、排気は、カソードパネル及び/又はアノードパネルに予め接続された排気管(チップ管)を通じて行うことができる。排気管は、典型的にはガラス管、あるいは、低熱膨張率を有する金属や合金[例えば、ニッケル(Ni)を42重量%含有した鉄(Fe)合金や、ニッケル(Ni)を42重量%、クロム(Cr)を6重量%含有した鉄(Fe)合金]から成る中空管から構成され、カソードパネル及び/又はアノードパネルの無効領域(冷陰極電界電子放出表示装置としての実用上の機能を果たす中央部の表示領域である有効領域を額縁状に包囲する領域)に設けられた貫通部の周囲に、上述のフリットガラス又は低融点金属材料を用いて接合され、空間が所定の真空度に達した後、熱融着によって封じ切られ、あるいは又、圧着することにより封じられる。尚、封じる前に、冷陰極電界電子放出表示装置全体を一旦加熱してから降温させると、空間に残留ガスを放出させることができ、この残留ガスを排気により空間外へ除去することができるので好適である。 When exhaust is performed, exhaust can be performed through an exhaust pipe (tip pipe) connected in advance to the cathode panel and / or the anode panel. The exhaust pipe is typically a glass pipe, or a metal or alloy having a low coefficient of thermal expansion [for example, an iron (Fe) alloy containing 42 wt% nickel (Ni), 42 wt% nickel (Ni), An iron (Fe) alloy containing 6% by weight of chromium (Cr)], and the ineffective region of the cathode panel and / or the anode panel (practical function as a cold cathode field emission display device). The above-mentioned frit glass or low-melting point metal material is used to join the periphery of the penetrating part provided in the frame surrounding the effective area, which is the display area of the center part, and the space is kept at a predetermined degree of vacuum. After reaching, it is sealed by thermal fusion or alternatively by crimping. Before sealing, once the entire cold cathode field emission display is heated and then cooled down, residual gas can be released into the space, and this residual gas can be removed out of the space by exhaust. Is preferred.
本発明の第1の態様の製造方法にあっては、多数の球状部材を絶縁層上に配置した後、各球状部材のシェル部を除去し、次に、球状部材のコア部を含む絶縁層上にゲート電極を形成した後、コア部を除去して絶縁層の一部を露出させ、次いで、露出した絶縁層の部分を除去して開口部を形成する。また、本発明の第2の態様の製造方法にあっては、多数の球状部材をゲート電極を含む絶縁層上に配置し、その後、各球状部材のシェル部を除去し、次に、球状部材のコア部を含む絶縁層及びゲート電極上に犠牲層を形成した後、コア部を除去してゲート電極の一部を露出させ、次いで、露出したゲート電極の部分を除去し、更に、除去されたゲート電極の部分に露出した絶縁層に開口部を形成する。このように、コア部とコア部との間の距離は、基本的には、シェル部の厚さによって規定することができるので、絶縁層に形成される開口部の配置状態を出来る限り均一化することができる。また、開口部の大きさはコア部によって規定されるので、絶縁層に形成される開口部の大きさ、形状を出来る限り均一化することができる。更には、シェル部を除去するので、コア部とコア部とが重なり合うといった状態の発生を抑制することができる。その結果、均一な電子放出部の形成が可能となり、冷陰極電界電子放出素子の電子放出特性の均一化を図ることができ、高品位の表示品質を有する冷陰極電界電子放出表示装置を提供することができる。 In the manufacturing method of the first aspect of the present invention, after arranging a large number of spherical members on the insulating layer, the shell portion of each spherical member is removed, and then the insulating layer including the core portion of the spherical member After forming the gate electrode thereon, the core portion is removed to expose a part of the insulating layer, and then the exposed portion of the insulating layer is removed to form an opening. Moreover, in the manufacturing method of the second aspect of the present invention, a large number of spherical members are arranged on the insulating layer including the gate electrode, and then the shell portion of each spherical member is removed. After forming the sacrificial layer on the insulating layer and the gate electrode including the core part, the core part is removed to expose a part of the gate electrode, and then the exposed part of the gate electrode is removed and further removed. An opening is formed in the insulating layer exposed at the gate electrode portion. As described above, the distance between the core portions can be basically defined by the thickness of the shell portion, so that the arrangement state of the openings formed in the insulating layer is made as uniform as possible. can do. Further, since the size of the opening is defined by the core, the size and shape of the opening formed in the insulating layer can be made as uniform as possible. Furthermore, since the shell portion is removed, the occurrence of a state where the core portion and the core portion overlap can be suppressed. As a result, a uniform electron emission portion can be formed, the electron emission characteristics of the cold cathode field emission device can be made uniform, and a cold cathode field emission display device having high quality display quality is provided. be able to.
以下、図面を参照して、実施例に基づき本発明を説明する。 Hereinafter, the present invention will be described based on examples with reference to the drawings.
実施例1は、本発明の第1の態様に係る冷陰極電界電子放出素子(以下、電界放出素子と略称する)の製造方法、及び、本発明の第1の態様に係る冷陰極電界電子放出表示装置(以下、表示装置と略称する)の製造方法に関する。実施例1の表示装置におけるカソードパネルCPとアノードパネルAPの模式的な一部端面図は、図1に示したと同様である。また、カソードパネルCP及びアノードパネルAPを分解したときの一部分の模式的な分解斜視図を、図2に示す。 Example 1 is a manufacturing method of a cold cathode field electron emission device (hereinafter abbreviated as a field emission device) according to the first aspect of the present invention, and a cold cathode field electron emission according to the first aspect of the present invention. The present invention relates to a method for manufacturing a display device (hereinafter abbreviated as a display device). A schematic partial end view of the cathode panel CP and the anode panel AP in the display device of Example 1 is the same as that shown in FIG. FIG. 2 shows a schematic exploded perspective view of a part when the cathode panel CP and the anode panel AP are disassembled.
実施例1の表示装置は、支持体10上に電子放出領域EAが設けられたカソードパネルCPと、蛍光体層22及びアノード電極23が設けられたアノードパネルAPとが外周部で接合されており、カソードパネルCPとアノードパネルAPとによって挟まれた空間が真空に保持されている。実施例1の表示装置にあっては、電界放出素子は、円錐形の電子放出部を有するスピント型電界放出素子から構成されている。この電界放出素子は、支持体10上に形成されたカソード電極11と、支持体10及びカソード電極11上に形成された絶縁層12と、絶縁層12上に形成されたゲート電極13と、絶縁層12に設けられた開口部14と、開口部14の底部に位置するカソード電極11上に形成された円錐形の電子放出部15から構成されている。カソード電極11とゲート電極13とは、これらの両電極11,13の射影像が互いに直交する方向に各々帯状に形成されており、これらの両電極の射影像が重複する領域(1副画素(サブピクセル)分の領域に相当し、電子放出領域EAである)に、複数の電界放出素子が設けられている。尚、図面の簡素化のため、図1では、各電子放出領域EAにおいて2つの電子放出部15を図示した。そして、係る電子放出領域EAが、カソードパネルCPの有効領域(実際の表示部分として機能する領域)内に、通常、2次元マトリクス状に配列されている。
In the display device of Example 1, the cathode panel CP provided with the electron emission area EA on the
一方、アノードパネルAPは、基板20と、基板20上に形成され、所定のパターンを有する蛍光体層22と、その上に形成されたアノード電極23から構成されている。1副画素(1サブピクセル)は、電子放出領域EAと、電子放出領域EAに対面したアノードパネル側の蛍光体層22とによって構成されている。有効領域には、かかる副画素が、例えば数十万〜数百万個ものオーダーにて配列されている。尚、蛍光体層22と蛍光体層22との間の基板20上には、ブラックマトリックス21が形成されている。尚、図1においては、隔壁やスペーサ、スペーサ保持部の図示を省略した。カラー表示の表示装置の場合には、1画素(1ピクセル)は、1つの赤色発光蛍光体層22R、1つの緑色発光蛍光体層22G、及び、1つの青色発光蛍光体層22Bの集合から構成されている。
On the other hand, the anode panel AP includes a substrate 20, a
アノードパネルAPとカソードパネルCPとを、電子放出領域EA(電界放出素子)と蛍光体層22とが対向するように配置し、周縁部において接合部材24を介して接合した後、排気し、封止することによって、表示装置を作製することができる。有効領域を包囲し、画素を選択するための周辺回路が形成された無効領域(図示した例では、カソードパネルCPの無効領域)には、真空排気用の貫通孔25が設けられており、この貫通孔25には真空排気後に封じ切られた排気管26が接続されている。即ち、アノードパネルAPとカソードパネルCPと接合部材24とによって囲まれた空間は高真空(例えば、1×10-3Pa以下)となっている。
The anode panel AP and the cathode panel CP are arranged so that the electron emission region EA (field emission element) and the
カソード電極11には相対的に負電圧がカソード電極制御回路31から印加され、ゲート電極13には相対的に正電圧がゲート電極制御回路32から印加され、アノード電極23にはゲート電極13よりも更に高い正電圧がアノード電極制御回路33から印加される。係る表示装置において線順次駆動方式により画像の表示を行う場合、カソード電極11にカソード電極制御回路31からビデオ信号を入力し、ゲート電極13にゲート電極制御回路32から走査信号を入力する。これとは逆に、カソード電極11にカソード電極制御回路31から走査信号を入力し、ゲート電極13にゲート電極制御回路32からビデオ信号を入力してもよい。カソード電極11とゲート電極13との間に電圧を印加した際に生ずる電界により、量子トンネル効果に基づき電子放出部15から電子が放出され、この電子がアノード電極23に引き付けられ、アノード電極23を通過して蛍光体層22に衝突する。その結果、蛍光体層22が励起されて発光し、所望の画像を得ることができる。つまり、この冷陰極電界電子放出表示装置の動作は、基本的に、ゲート電極13に印加される電圧、及び、カソード電極11に印加される電圧によって制御される。カソード電極11はカソード電極駆動ドライバによって駆動され、ゲート電極13はゲート電極駆動ドライバによって駆動される。カソード電極制御回路31、ゲート電極制御回路32、アノード電極制御回路33や駆動ドライバは周知の回路から構成することができる。
A relatively negative voltage is applied to the
表示装置の実動作時、アノード電極制御回路33からアノード電極23に印加されるアノード電圧VAは、通常、一定であり、例えば、5キロボルト〜15キロボルト、具体的には、例えば、9キロボルト(例えば、d0=2.0mm)とすることができる。一方、表示装置の実動作時、カソード電極11に印加する電圧VC及びゲート電極13に印加する電圧VGに関しては、
(1)カソード電極11に印加する電圧VCを一定とし、ゲート電極13に印加する電圧VGを変化させる方式
(2)カソード電極11に印加する電圧VCを変化させ、ゲート電極13に印加する電圧VGを一定とする方式
(3)カソード電極11に印加する電圧VCを変化させ、且つ、ゲート電極13に印加する電圧VGも変化させる方式
のいずれを採用してもよい。
During actual operation of the display device, the anode voltage V A applied to the
(1) A method in which the voltage V C applied to the
以下、支持体等の模式的な一部端面図である図3、図4の(A)、(B)、図5の(A)、(B)、図6の(A)、(B)、及び、図7の(A)、(B)を参照して、実施例1の製造方法を説明する。 Hereinafter, FIGS. 3 and 4 (A) and (B), FIGS. 5 (A) and (B), and FIGS. 6 (A) and (B), which are schematic partial end views of the support and the like. The manufacturing method of Example 1 will be described with reference to FIGS. 7A and 7B.
[工程−100]
先ず、支持体10上にカソード電極11を形成する。具体的には、例えば、ガラス基板から成る支持体10上に、スパッタリング法にてクロム(Cr)から成る厚さ0.5μmのカソード電極形成用導電材料層を形成し、リソグラフィ技術及びエッチング技術によってカソード電極形成用導電材料層をパターニングし、支持体10上に帯状のカソード電極11を形成する。ここで、帯状のカソード電極11は、図面の紙面水平方向に延びている。尚、カソード電極11の上に抵抗体膜を形成し、電界放出素子の動作安定化、電子放出特性の均一化、カソード電極とゲート電極との間のリーク電流の抑制を図ってもよい。
[Step-100]
First, the
[工程−110]
その後、カソード電極11上を含む支持体10上に絶縁層12を形成する。具体的には、全面に、例えば、SiO2から成る絶縁層12をプラズマCVD法にて形成する。尚、絶縁層12の形成は、CVD法に限定されず、例えば、スパッタリング法やスクリーン印刷法等に基づき行うこともできる。
[Step-110]
Thereafter, an insulating
[工程−120]
次いで、コア部41及びコア部41の外面に形成されたシェル部42を有する多数の球状部材40を絶縁層12上に配置する(図3参照)。具体的には、球状部材40を構成するコア部41はシリカ(SiO2)から成り、シェル部42はポリスチレンから成る。尚、シェル部42を、その他、ヒドロキシプロピレンセルロース(HPC)やポリメチルメタアクリレート(PMMA)から構成することもできる。ここで、コア部41の平均直径DCは1.5×10-7m(0.15μm)であり、シェル部42の平均直径DSは4.0×10-7m(0.40μm)である。従って、DS/DC=8/3 である。更には、実施例1、あるいは、後述する実施例2にあっては、絶縁層12の平均厚さtIを、tI=2×10-7m(0.20μm)としたので、
tI/(DS−DC)=0.8
である。多数の球状部材40を絶縁層12上に配置する方法として、実施例1にあっては、溶媒中に球状部材を分散させた状態の溶液に基づくスピンコート法を採用した。ここで、絶縁層12上への球状部材40の平均配置密度(平均散布密度)を、4×106個/mm2とした。また、このような配置方法を採用することで、最終的に得られる開口部の10%以上を、仮想の正三角形[一辺の長さは、0.5×DS乃至DSの範囲内にある]の頂点に位置させることができた。後述する実施例2にあっても同様である。
[Step-120]
Next, a large number of
t I / (D S −D C ) = 0.8
It is. As a method for disposing a large number of
[工程−130]
その後、各球状部材40のシェル部42を除去する。具体的には、支持体全体を加熱炉内に搬入し、加熱炉の雰囲気温度を120゜Cとすることで、シェル部42を燃焼させる。こうして、図4の(A)に示す状態を得ることができる。尚、シェル部42の焼成によって、コア部41が絶縁層12から離脱(剥離)することはない。
[Step-130]
Thereafter, the shell portion 42 of each
[工程−140]
次に、球状部材40のコア部41を含む絶縁層12上にゲート電極13を形成する(図4の(B)参照)。具体的には、スパッタリング法に基づき、全面にクロムから成り、平均厚さtG=0.05μmのゲート電極13を形成する。ゲート電極13をこのような方法で形成することによって、球状部材40のコア部41を含む絶縁層12上にゲート電極13を形成したとき、球状部材40のコア部41上のゲート電極13の部分と絶縁層12上のゲート電極13の部分との境界領域に位置するゲート電極13の部分は、少なくとも部分的に不連続になっている状態、あるいは、少なくとも部分的に厚さが薄くなっている状態を得ることができる。ここで、tG/DC=0.33である。
[Step-140]
Next, the
[工程−150]
その後、コア部41を除去して絶縁層12の一部を露出させる。具体的には、全面に、ブラシを用いた機械的除去を施すことで、即ち、ブラシ掛けを施すことで、コア部41の除去を行うことができる。こうして、図5の(A)に示す状態を得ることができる。
[Step-150]
Thereafter, the
[工程−160]
次いで、全面にレジスト層(図示せず)を形成し、リソグラフィ技術に基づき、帯状のゲート電極を形成すべき部分をレジスト層で被覆した状態とし、レジスト層で被覆されていないゲート電極の部分をエッチングすることで、帯状のゲート電極13(図面の紙面垂直方向に延びる)を形成した後、レジスト層を除去する。尚、図面においては、ゲート電極13を帯状に図示していない。
[Step-160]
Next, a resist layer (not shown) is formed on the entire surface. Based on the lithography technique, the portion where the strip-shaped gate electrode is to be formed is covered with the resist layer, and the portion of the gate electrode not covered with the resist layer is formed. Etching forms a strip-like gate electrode 13 (extending in the direction perpendicular to the paper surface of the drawing), and then the resist layer is removed. In the drawing, the
[工程−170]
その後、コア部41が除去されたことで露出した絶縁層12の部分を除去して、係る絶縁層12の部分に開口部14を形成する。具体的には、帯状のゲート電極13とゲート電極13との間に露出した絶縁層12の部分をレジスト層(図示せず)で被覆した後、コア部41が除去されたことで開口端13Aが形成されたゲート電極13をエッチング用マスクとして用いて、エッチング法にて絶縁層12をエッチングすることで開口部14を形成し、次いで、レジスト層を除去する。こうして、開口部14の底部にカソード電極11を露出させた状態を得ることができる(図5の(B)参照)。
[Step-170]
Thereafter, the portion of the insulating
[工程−180]
次いで、開口部14の底部に露出したカソード電極11の部分に電子放出部15を形成する。具体的には、支持体10を回転させながらゲート電極13上を含む絶縁層12上にニッケル(Ni)を斜め蒸着することにより、剥離層16を形成する(図6の(A)参照)。このとき、支持体10の法線に対する蒸着粒子の入射角を十分に大きく選択することにより(例えば、入射角65度〜85度)、開口部14の底部にニッケルを殆ど堆積させることなく、ゲート電極13及び絶縁層12の上に剥離層16を形成することができる。剥離層16は、ゲート電極13に設けられた開口端13Aから庇状に張り出しており、これによって開口部14が実質的に縮径される。
[Step-180]
Next, the
次に、全面に例えば導電材料としてモリブデン(Mo)を垂直蒸着する(入射角3度〜10度)。このとき、図6の(B)に示すように、剥離層16上でオーバーハング形状を有する導電材料層17が成長するに伴い、開口部14の実質的な直径が次第に縮小されるので、開口部14の底部において堆積に寄与する蒸着粒子は、次第に開口部14の中央付近を通過するものに限られるようになる。その結果、開口部14の底部には円錐形の堆積物が形成され、この円錐形の堆積物が電子放出部15となる。
Next, for example, molybdenum (Mo) is vertically deposited as an electrically conductive material on the entire surface (incident angle: 3 to 10 degrees). At this time, as shown in FIG. 6B, as the conductive material layer 17 having an overhang shape grows on the
その後、図7の(A)に示すように、リフトオフ法にて剥離層16をゲート電極13及び絶縁層12の表面から剥離し、ゲート電極13及び絶縁層12の上方の導電材料層17を除去する。そして、開口部14の側壁を等方的なエッチングによって後退させ、ゲート電極13の開口端13Aを突出させることが好ましい(図7の(B)参照)。こうして、複数のスピント型電界放出素子が形成されたカソードパネルCPを得ることができる。ここで、帯状のカソード電極11とゲート電極13の重複領域が電子放出領域EAに相当する。
After that, as shown in FIG. 7A, the
[工程−190]
次いで、図1に示す表示装置の組立を行う。具体的には、図示しないスペーサを介して、蛍光体層22と電子放出領域EAとが対向するようにアノードパネルAPとカソードパネルCPとを配置する。アノードパネルAPとカソードパネルCP(より具体的には、支持体10と基板20)とを、例えば接合部材24を介して、周縁部において接合する。接合に際しては、接合部材24とアノードパネルAPとの接合部位、及び、接合部材24とカソードパネルCPとの接合部位に接着層としてのフリットガラスを塗布し、予備焼成にてフリットガラスを乾燥した後、アノードパネルAPとカソードパネルCPと接合部材とを貼り合わせ、約450゜Cで10〜30分の本焼成を行う。その後、アノードパネルAPとカソードパネルCPと接合部材24とによって囲まれた空間を、貫通孔25及び排気管26を通じて排気し、空間の圧力が10-4Pa程度に達した時点で排気管26を加熱溶融や圧接により封じ切る。このようにして、アノードパネルAPとカソードパネルCPと接合部材24とに囲まれた空間を真空にすることができる。その後、必要な外部回路との配線を行い、実施例1の表示装置を完成させることができる。
[Step-190]
Next, the display device shown in FIG. 1 is assembled. Specifically, the anode panel AP and the cathode panel CP are arranged so that the
実施例1の製造方法にあっては、多数の球状部材40を絶縁層12上に配置した後、各球状部材40のシェル部42を除去し、次に、球状部材40のコア部41を含む絶縁層12上にゲート電極13を形成した後、コア部41を除去して絶縁層12の一部を露出させ、次いで、コア部41が除去されることによって露出した絶縁層12の部分を除去して開口部14を形成する。このように、コア部41とコア部41との間の距離は、基本的には、シェル部42の厚さによって規定することができるので、絶縁層12に形成される開口部14の配置状態を出来る限り均一化することができる。また、開口部14の大きさはコア部41によって規定されるので、絶縁層12に形成される開口部14の大きさ、形状を出来る限り均一化することができる。更には、シェル部42を除去するので、コア部41とコア部41とが重なり合うといった状態の発生を抑制することができる。その結果、均一な電子放出部15の形成が可能となり、電界放出素子の電子放出特性の均一化を図ることができ、高品位の表示品質を有する表示装置を提供することができる。
In the manufacturing method of the first embodiment, a large number of
実施例2は、本発明の第2の態様の製造方法に関する。実施例2の表示装置におけるカソードパネルCPとアノードパネルAPの構成、構造は、実施例1の表示装置におけるカソードパネルCPとアノードパネルAPの構成、構造と同じであるので、詳細な説明は省略する。 Example 2 relates to the manufacturing method of the second aspect of the present invention. Since the configurations and structures of the cathode panel CP and the anode panel AP in the display device of the second embodiment are the same as the configurations and structures of the cathode panel CP and the anode panel AP in the display device of the first embodiment, detailed description thereof is omitted. .
以下、支持体等の模式的な一部端面図である図8、図9の(A)、(B)、図10の(A)、(B)、図11の(A)、(B)、及び、図12を参照して、実施例2の製造方法を説明する。 Hereinafter, FIGS. 8 and 9 (A) and (B), FIGS. 10 (A) and (B), and FIGS. 11 (A) and (B), which are schematic partial end views of the support and the like. The manufacturing method of Example 2 will be described with reference to FIGS.
[工程−200]
先ず、実施例1の[工程−100]と同様にして、支持体10上にカソード電極11を形成し、次いで、実施例1の[工程−110]と同様にして、カソード電極11上を含む支持体10上に絶縁層12を形成する。
[Step-200]
First, the
[工程−210]
その後、絶縁層12上にゲート電極13を形成する。具体的には、スパッタリング法に基づき、全面にクロムから成るゲート電極13を形成する。次いで、全面にレジスト層(図示せず)を形成し、リソグラフィ技術に基づき、帯状のゲート電極を形成すべき部分をレジスト層で被覆した状態とし、レジスト層で被覆されていないゲート電極の部分をエッチングすることで、帯状のゲート電極13(図面の紙面垂直方向に延びる)を形成した後、レジスト層を除去する。尚、図面においては、ゲート電極13を帯状に図示していない。
[Step-210]
Thereafter, the
[工程−220]
次いで、コア部41及びコア部41の外面に形成されたシェル部42を有する多数の球状部材40をゲート電極13を含む絶縁層12上に配置する(図8参照)。具体的には、実施例1と同じ球状部材40を使用し、実施例1の[工程−120]と同様にして、多数の球状部材40をゲート電極13を含む絶縁層12上に配置する。その後、実施例1の[工程−130]と同様にして、各球状部材40のシェル部42を除去する。こうして、図9の(A)に示す状態を得ることができる。
[Step-220]
Next, a large number of
[工程−230]
次に、球状部材40のコア部41を含む絶縁層12及びゲート電極13上に犠牲層50を形成する(図9の(B)参照)。具体的には、全面に、塗布法に基づき高分子樹脂材料から成る犠牲層50を形成する。犠牲層50をこのような方法で形成することによって、球状部材40のコア部41を含む絶縁層12及びゲート電極13上に犠牲層50を形成したとき、球状部材40のコア部41上の犠牲層50の部分とゲート電極13上の犠牲層50の部分との境界領域に位置する犠牲層50の部分は、少なくとも部分的に不連続になっている状態、あるいは、少なくとも部分的に厚さが薄くなっている状態を得ることができる。ここで、実施例2にあっては、ゲート電極13の平均厚さtG、犠牲層50の平均厚さtSを以下のとおりとしている。
tG=50μm
tS=50μm
従って、tG/DC,tS/DCの値は、それぞれ、
tG/DC=1/3
tS/DC=1/3
である。
[Step-230]
Next, a
t G = 50 μm
t S = 50 μm
Therefore, the values of t G / D C and t S / D C are respectively
t G / D C = 1/3
t S / D C = 1/3
It is.
[工程−240]
その後、実施例1の[工程−150]と同様にして、コア部41を除去してゲート電極13及び絶縁層12の一部を露出させる(図10の(A)参照)。
[Step-240]
Thereafter, in the same manner as in [Step-150] in Example 1, the
[工程−250]
次いで、犠牲層50をエッチング用マスクとして、コア部41が除去されて露出したゲート電極13の部分をエッチング法にて除去し、更に、絶縁層12に開口部14を形成して、開口部14の底部にカソード電極11を露出させる(図10の(B)参照)。
[Step-250]
Next, using the
[工程−260]
その後、実施例1の[工程−180]と同様にして、開口部14の底部に露出したカソード電極11の部分に電子放出部15を形成する。具体的には、全面に例えば導電材料としてモリブデン(Mo)を垂直蒸着する(入射角3度〜10度)。このとき、図11の(A)に示すように、犠牲層50上でオーバーハング形状を有する導電材料層17が成長するに伴い、開口部14の実質的な直径が次第に縮小されるので、開口部14の底部において堆積に寄与する蒸着粒子は、次第に開口部14の中央付近を通過するものに限られるようになる。その結果、開口部14の底部には円錐形の堆積物が形成され、この円錐形の堆積物が電子放出部15となる。
[Step-260]
Thereafter, in the same manner as in [Step-180] of Example 1, the
その後、図11の(B)に示すように、リフトオフ法にて犠牲層50をゲート電極13及び絶縁層12の表面から剥離し、ゲート電極13及び絶縁層12の上方の導電材料層17を除去する。その後、開口部14の側壁を等方的なエッチングによって後退させ、ゲート電極13の開口端13Aを突出させることが好ましい(図12参照)。こうして、複数のスピント型電界放出素子が形成されたカソードパネルCPを得ることができる。
After that, as shown in FIG. 11B, the
[工程−270]
その後、実施例1の[工程−190]と同様にして図1に示す表示装置の組立を行う。
[Step-270]
Thereafter, the display device shown in FIG. 1 is assembled in the same manner as [Step-190] of the first embodiment.
実施例2の製造方法にあっては、多数の球状部材40をゲート電極13を含む絶縁層12上に配置し、その後、各球状部材40のシェル部42を除去し、次に、球状部材40のコア部41を含む絶縁層12及びゲート電極13上に犠牲層50を形成した後、コア部41を除去してゲート電極13の一部を露出させ、次いで、コア部41の除去によって露出したゲート電極13の部分を除去し、更に、除去されたゲート電極13の部分に露出した絶縁層12に開口部14を形成する。このように、実施例2にあっても、コア部41とコア部41との間の距離は、基本的には、シェル部42の厚さによって規定することができるので、絶縁層12に形成される開口部14の配置状態を出来る限り均一化することができる。また、開口部14の大きさはコア部41によって規定されるので、絶縁層12に形成される開口部14の大きさ、形状を出来る限り均一化することができる。更には、シェル部42を除去するので、コア部41とコア部41とが重なり合うといった状態の発生を抑制することができる。その結果、均一な電子放出部15の形成が可能となり、電界放出素子の電子放出特性の均一化を図ることができ、高品位の表示品質を有する表示装置を提供することができる。
In the manufacturing method of the second embodiment, a large number of
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例にて説明した平面型表示装置、カソードパネルやアノードパネル、電界放出素子の構成、構造、構成材料、加工条件、製造条件等は例示であり、適宜、変更することができる。冷陰極電界電子放出表示装置においては、専らカラー表示を例にとり説明したが、単色表示とすることもできる。 As mentioned above, although this invention was demonstrated based on the preferable Example, this invention is not limited to these Examples. The configurations, structures, constituent materials, processing conditions, manufacturing conditions, and the like of the flat display device, the cathode panel and the anode panel, and the field emission device described in the embodiments are examples, and can be changed as appropriate. In the cold cathode field emission display, the color display has been described as an example, but a single color display may be used.
10・・・支持体、11・・・カソード電極、12・・・絶縁層、13・・・ゲート電極、13A・・・ゲート電極の開口端、14・・・開口部、15・・・電子放出部、20・・・基板、21・・・光吸収層(ブラックマトリックス)、22,22R,22G,22B・・・蛍光体層、23・・・アノード電極、25・・・貫通孔、26・・・排気管(チップ管)、31・・・カソード電極制御回路、32・・・ゲート電極制御回路、33・・・アノード電極制御回路、40・・・球状部材、41・・・コア部、42・・・シェル部、50・・・犠牲層、CP・・・カソードパネル、AP・・・アノードパネル、EA・・・電子放出領域
DESCRIPTION OF
Claims (14)
(B)カソード電極上を含む支持体上に絶縁層を形成し、次いで、
(C)コア部及びコア部の外面に形成されたシェル部を有する多数の球状部材を絶縁層上に配置した後、各球状部材のシェル部を除去し、次に、
(D)球状部材のコア部を含む絶縁層上にゲート電極を形成した後、コア部を除去して絶縁層の一部を露出させ、次いで、
(E)露出した絶縁層の部分を除去して開口部を形成して、開口部の底部にカソード電極を露出させた後、開口部の底部に露出したカソード電極の部分に電子放出部を形成する、
各工程から成ることを特徴とする冷陰極電界電子放出素子の製造方法。 (A) After forming the cathode electrode on the support,
(B) forming an insulating layer on a support including on the cathode electrode;
(C) After disposing a plurality of spherical members having a core portion and a shell portion formed on the outer surface of the core portion on the insulating layer, removing the shell portion of each spherical member;
(D) After forming the gate electrode on the insulating layer including the core portion of the spherical member, the core portion is removed to expose a part of the insulating layer;
(E) An exposed portion of the insulating layer is removed to form an opening, the cathode electrode is exposed at the bottom of the opening, and then an electron emitting portion is formed at the portion of the cathode electrode exposed at the bottom of the opening To
A method of manufacturing a cold cathode field emission device comprising the steps.
シェル部は、有機材料から成ることを特徴とする請求項1に記載の冷陰極電界電子放出素子の製造方法。 The core part is made of ceramic material,
The method for manufacturing a cold cathode field emission device according to claim 1, wherein the shell portion is made of an organic material.
シェル部の平均直径は、2×10-7m乃至6×10-7mであることを特徴とする請求項1に記載の冷陰極電界電子放出素子の製造方法。 The average diameter of the core is 8 × 10 −8 m to 2 × 10 −7 m,
2. The method of manufacturing a cold cathode field emission device according to claim 1, wherein the shell has an average diameter of 2 × 10 −7 m to 6 × 10 −7 m.
(B)カソード電極上を含む支持体上に絶縁層を形成し、絶縁層上にゲート電極を形成した後、
(C)コア部及びコア部の外面に形成されたシェル部を有する多数の球状部材をゲート電極を含む絶縁層上に配置し、その後、各球状部材のシェル部を除去し、次に、
(D)球状部材のコア部を含む絶縁層及びゲート電極上に犠牲層を形成した後、コア部を除去してゲート電極の一部を露出させ、次いで、
(E)露出したゲート電極の部分を除去し、更に、絶縁層に開口部を形成して、開口部の底部にカソード電極を露出させた後、開口部の底部に露出したカソード電極の部分に電子放出部を形成し、次いで、犠牲層を除去する、
各工程から成ることを特徴とする冷陰極電界電子放出素子の製造方法。 (A) After forming the cathode electrode on the support,
(B) After forming an insulating layer on a support including the cathode electrode and forming a gate electrode on the insulating layer,
(C) A large number of spherical members having a core part and a shell part formed on the outer surface of the core part are disposed on the insulating layer including the gate electrode, and then the shell part of each spherical member is removed;
(D) After forming the sacrificial layer on the insulating layer and the gate electrode including the core part of the spherical member, the core part is removed to expose a part of the gate electrode,
(E) The exposed portion of the gate electrode is removed, an opening is formed in the insulating layer, the cathode electrode is exposed at the bottom of the opening, and then the cathode electrode exposed at the bottom of the opening is formed. Forming an electron emitter and then removing the sacrificial layer;
A method of manufacturing a cold cathode field emission device comprising the steps.
シェル部は、有機材料から成ることを特徴とする請求項7に記載の冷陰極電界電子放出素子の製造方法。 The core part is made of ceramic material,
The method of manufacturing a cold cathode field emission device according to claim 7, wherein the shell portion is made of an organic material.
シェル部の平均直径は、2×10-7m乃至6×10-7mであることを特徴とする請求項7に記載の冷陰極電界電子放出素子の製造方法。 The average diameter of the core is 8 × 10 −8 m to 2 × 10 −7 m,
8. The method of manufacturing a cold cathode field emission device according to claim 7, wherein the average diameter of the shell portion is 2 × 10 −7 m to 6 × 10 −7 m.
電子放出領域を、
(A)支持体上にカソード電極を形成した後、
(B)カソード電極上を含む支持体上に絶縁層を形成し、次いで、
(C)コア部及びコア部の外面に形成されたシェル部を有する多数の球状部材を絶縁層上に配置した後、各球状部材のシェル部を除去し、次に、
(D)球状部材のコア部を含む絶縁層上にゲート電極を形成した後、コア部を除去して絶縁層の一部を露出させ、次いで、
(E)露出した絶縁層の部分を除去して開口部を形成して、開口部の底部にカソード電極を露出させた後、開口部の底部に露出したカソード電極の部分に電子放出部を形成する、
各工程に基づき形成することを特徴とする冷陰極電界電子放出素子の製造方法。 The cathode panel provided with the electron emission region on the support and the anode panel provided with the phosphor layer and the anode electrode are joined at the outer periphery, and the space between the cathode panel and the anode panel is vacuumed. A method of manufacturing a cold cathode field emission display device,
The electron emission region,
(A) After forming the cathode electrode on the support,
(B) forming an insulating layer on a support including on the cathode electrode;
(C) After disposing a plurality of spherical members having a core portion and a shell portion formed on the outer surface of the core portion on the insulating layer, removing the shell portion of each spherical member;
(D) After forming the gate electrode on the insulating layer including the core portion of the spherical member, the core portion is removed to expose a part of the insulating layer;
(E) An exposed portion of the insulating layer is removed to form an opening, the cathode electrode is exposed at the bottom of the opening, and then an electron emitting portion is formed at the portion of the cathode electrode exposed at the bottom of the opening To
A method of manufacturing a cold cathode field emission device, wherein the method is formed based on each step.
電子放出領域を、
(A)支持体上にカソード電極を形成した後、
(B)カソード電極上を含む支持体上に絶縁層を形成し、絶縁層上にゲート電極を形成した後、
(C)コア部及びコア部の外面に形成されたシェル部を有する多数の球状部材をゲート電極を含む絶縁層上に配置し、その後、各球状部材のシェル部を除去し、次に、
(D)球状部材のコア部を含む絶縁層及びゲート電極上に犠牲層を形成した後、コア部を除去してゲート電極の一部を露出させ、次いで、
(E)露出したゲート電極の部分を除去し、更に、絶縁層に開口部を形成して、開口部の底部にカソード電極を露出させた後、開口部の底部に露出したカソード電極の部分に電子放出部を形成し、次いで、犠牲層を除去する、
各工程に基づき形成することを特徴とする冷陰極電界電子放出素子の製造方法。 The cathode panel provided with the electron emission region on the support and the anode panel provided with the phosphor layer and the anode electrode are joined at the outer periphery, and the space between the cathode panel and the anode panel is vacuumed. A method of manufacturing a cold cathode field emission display device,
The electron emission region,
(A) After forming the cathode electrode on the support,
(B) After forming an insulating layer on a support including the cathode electrode and forming a gate electrode on the insulating layer,
(C) A large number of spherical members having a core part and a shell part formed on the outer surface of the core part are disposed on the insulating layer including the gate electrode, and then the shell part of each spherical member is removed;
(D) After forming the sacrificial layer on the insulating layer and the gate electrode including the core part of the spherical member, the core part is removed to expose a part of the gate electrode,
(E) The exposed portion of the gate electrode is removed, an opening is formed in the insulating layer, the cathode electrode is exposed at the bottom of the opening, and then the cathode electrode exposed at the bottom of the opening is formed. Forming an electron emitter and then removing the sacrificial layer;
A method of manufacturing a cold cathode field emission device, wherein the method is formed based on each step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008007651A JP2009170280A (en) | 2008-01-17 | 2008-01-17 | Cold cathode field electron emission element manufacturing method and cold cathode field electron emission display device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008007651A JP2009170280A (en) | 2008-01-17 | 2008-01-17 | Cold cathode field electron emission element manufacturing method and cold cathode field electron emission display device manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009170280A true JP2009170280A (en) | 2009-07-30 |
Family
ID=40971225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008007651A Pending JP2009170280A (en) | 2008-01-17 | 2008-01-17 | Cold cathode field electron emission element manufacturing method and cold cathode field electron emission display device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009170280A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102820188A (en) * | 2012-05-31 | 2012-12-12 | 友达光电股份有限公司 | Method for manufacturing pixel structure of field emission display |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04196026A (en) * | 1990-11-28 | 1992-07-15 | Futaba Corp | Manufacture of electric field emission element |
US6051149A (en) * | 1998-03-12 | 2000-04-18 | Micron Technology, Inc. | Coated beads and process utilizing such beads for forming an etch mask having a discontinuous regular pattern |
JP2000223005A (en) * | 1999-01-25 | 2000-08-11 | Lucent Technol Inc | Manufacture of article containing carbon nanotube and device including cut-off carbon nanotube |
JP2000512067A (en) * | 1996-06-07 | 2000-09-12 | キャンデセント・テクノロジーズ・コーポレイション | Fabrication of gated electron-emitting devices that define gate openings using distributed particles |
JP2000512423A (en) * | 1996-06-07 | 2000-09-19 | キャンデセント・テクノロジーズ・コーポレイション | Method for manufacturing electron emission device |
WO2001068834A1 (en) * | 2000-03-16 | 2001-09-20 | Matsushita Electric Industrial Co., Ltd. | Nucleotide detector, process for producing the same and process for forming fine particle membrane |
JP2001256884A (en) * | 2000-03-10 | 2001-09-21 | Sony Corp | Cold cathode electric field electron emission element and its production method and display of cold cathode electric field electron emission and its production method |
JP2001522127A (en) * | 1997-11-03 | 2001-11-13 | キャンデサント テクノロジーズ コーポレイション | Spatial uniform deposition of polymer particles during gate electrode formation |
JP2006107911A (en) * | 2004-10-05 | 2006-04-20 | Mitsubishi Electric Corp | Electron emission apparatus and its manufacturing method |
JP2007087605A (en) * | 2005-09-16 | 2007-04-05 | Fujifilm Corp | Electron emission element, manufacturing method of the same, and display element |
-
2008
- 2008-01-17 JP JP2008007651A patent/JP2009170280A/en active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04196026A (en) * | 1990-11-28 | 1992-07-15 | Futaba Corp | Manufacture of electric field emission element |
JP2000512067A (en) * | 1996-06-07 | 2000-09-12 | キャンデセント・テクノロジーズ・コーポレイション | Fabrication of gated electron-emitting devices that define gate openings using distributed particles |
JP2000512423A (en) * | 1996-06-07 | 2000-09-19 | キャンデセント・テクノロジーズ・コーポレイション | Method for manufacturing electron emission device |
JP2001522127A (en) * | 1997-11-03 | 2001-11-13 | キャンデサント テクノロジーズ コーポレイション | Spatial uniform deposition of polymer particles during gate electrode formation |
US6051149A (en) * | 1998-03-12 | 2000-04-18 | Micron Technology, Inc. | Coated beads and process utilizing such beads for forming an etch mask having a discontinuous regular pattern |
JP2000223005A (en) * | 1999-01-25 | 2000-08-11 | Lucent Technol Inc | Manufacture of article containing carbon nanotube and device including cut-off carbon nanotube |
JP2001256884A (en) * | 2000-03-10 | 2001-09-21 | Sony Corp | Cold cathode electric field electron emission element and its production method and display of cold cathode electric field electron emission and its production method |
WO2001068834A1 (en) * | 2000-03-16 | 2001-09-20 | Matsushita Electric Industrial Co., Ltd. | Nucleotide detector, process for producing the same and process for forming fine particle membrane |
JP2006107911A (en) * | 2004-10-05 | 2006-04-20 | Mitsubishi Electric Corp | Electron emission apparatus and its manufacturing method |
JP2007087605A (en) * | 2005-09-16 | 2007-04-05 | Fujifilm Corp | Electron emission element, manufacturing method of the same, and display element |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102820188A (en) * | 2012-05-31 | 2012-12-12 | 友达光电股份有限公司 | Method for manufacturing pixel structure of field emission display |
CN102820188B (en) * | 2012-05-31 | 2015-06-24 | 友达光电股份有限公司 | Method for manufacturing pixel structure of field emission display |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007095649A (en) | Flat-panel display | |
JP2007311093A (en) | Flat display device and spacer | |
JP4341609B2 (en) | Flat display device and method for manufacturing anode panel in flat display device | |
JP5373289B2 (en) | Processing method of flat display device | |
JP5066859B2 (en) | Flat panel display | |
JP4894223B2 (en) | Flat panel display | |
JP2008041422A (en) | Flat type display apparatus and spacer | |
JP4844042B2 (en) | Flat panel display | |
JP2009170280A (en) | Cold cathode field electron emission element manufacturing method and cold cathode field electron emission display device manufacturing method | |
JP5173506B2 (en) | Method for manufacturing anode panel | |
JP5345326B2 (en) | Flat panel display | |
JP5345324B2 (en) | Cold cathode field emission display | |
JP5355900B2 (en) | Flat panel display | |
JP5150314B2 (en) | Method for manufacturing anode panel and method for forming phosphor region | |
JP5002950B2 (en) | Flat display device, spacer, and manufacturing method thereof | |
JP4986896B2 (en) | Method for manufacturing anode panel | |
JP5047817B2 (en) | Manufacturing method of spacer | |
JP4736537B2 (en) | Flat panel display | |
JP4844041B2 (en) | Cathode panel for cold cathode field emission display and cold cathode field emission display | |
JP2008004280A (en) | Flat panel display device | |
JP5097572B2 (en) | Spacer mounting method and flat panel display manufacturing method | |
JP4997202B2 (en) | Flat display device and spacer | |
JP2007115625A (en) | Flat display device | |
JP4857645B2 (en) | Flat panel display | |
JP2007149410A (en) | Flat display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100922 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20101007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100922 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101101 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130425 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130501 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130523 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130528 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130628 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130726 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140311 |