JP4909250B2 - イメージセンサー及びその製造方法 - Google Patents

イメージセンサー及びその製造方法 Download PDF

Info

Publication number
JP4909250B2
JP4909250B2 JP2007312264A JP2007312264A JP4909250B2 JP 4909250 B2 JP4909250 B2 JP 4909250B2 JP 2007312264 A JP2007312264 A JP 2007312264A JP 2007312264 A JP2007312264 A JP 2007312264A JP 4909250 B2 JP4909250 B2 JP 4909250B2
Authority
JP
Japan
Prior art keywords
interlayer insulating
layer
conductive
insulating film
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007312264A
Other languages
English (en)
Other versions
JP2008288550A (ja
Inventor
ヒョン リー、ミン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of JP2008288550A publication Critical patent/JP2008288550A/ja
Application granted granted Critical
Publication of JP4909250B2 publication Critical patent/JP4909250B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14632Wafer-level processed structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687Wafer level processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846Layer combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14621Colour filter arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14627Microlenses

Description

実施例では、イメージセンサー及びその製造方法が開示される。
イメージセンサーは、光学的映像(Optical Image)を電気信号に変換させる半導体素子であり、大きく電荷結合素子(charge coupled device:CCD)イメージセンサーとシーモス(Complementary Metal Oxide Silicon:CMOS)イメージセンサー(CIS)で区分される。
シーモスイメージセンサーは、単位画素内にフォトダイオードとモストランジスタを形成させることで、スイッチング方式で各単位画素の電気的信号を順次に検出して映像を具現する。
シーモスイメージセンサーは、光信号を受けて電気信号に変えてくれるフォトダイオード(Photo diode)領域とこの電気信号を処理するトランジスター領域で区分することができる。
シーモスイメージセンサーはフォトダイオードとトランジスターが半導体基板に水平に配置される構造である。
水平型シーモスイメージセンサーによってCCDイメージセンサーの短所が解決されたが、水平型シーモスイメージセンサーには相変らず問題点がある。
すなわち、水平型シーモスイメージセンサーによると、フォトダイオードとトランジスターが基板上に相互水平で隣接して形成される。これによって、フォトダイオード形成のための追加的な領域が要求されて、これによってフィルファクター(fill factor)領域を減少させてレゾリューション(Resolution)の可能性を制限する問題がある。
また、水平型シーモスイメージセンサーによるとフォトダイオードとトランジスターを同時に製造する工程に対する最適化を達成する点が非常に難しいという問題がある。すなわち、迅速なトランジスター工程では小さな面抵抗(low sheet resistance)のためにシャロージャンクション(shllow junction)が要求できるが、フォトダイオードにはこのようなシャロージャンクション(shllow junction)が適切ではないこともある。
また、水平型シーモスイメージセンサーによると追加的なオンチップ(on-chip)機能がイメージセンサーに付加されながら、単位画素の大きさがイメージセンサーのセンシティビティー(sensitivity)を維持するために増加されるか、または減少されなければならない。ところが、ピクセルサイズが増加されるとイメージセンサーのレゾリューション(Resolution)が減少するようになって、またフォトダイオードの面積がイメージセンサーのセンシティビティー(sensitivity)が減少する問題が発生する。
本発明の目的は、上述した問題を解決するため、トランジスター回路とフォトダイオードの新しい集積を有するイメージセンサー及びその製造方法を提供することにある。
本発明のある態様はイメージセンサである。当該イメージセンサーは、シーモス回路が形成された半導体基板と、該半導体基板上に形成されたビアホールを含む層間絶縁膜と、該層間絶縁膜のビアホール内部に形成された金属配線及び第1導電型伝導層と、該第1導電型伝導層及び層間絶縁膜を含む半導体基板上に形成された真性層と、及び前記真性層上に形成された第2導電型伝導層とを含む。
本発明の他の態様はイメージセンサの製造方法である。当該イメージセンサーの製造方法は、シーモス回路が形成された半導体基板上にトレンチを含む層間絶縁膜を形成する段階と、前記層間絶縁膜のトレンチ内部に金属配線及び第1導電型伝導層を形成する段階と、前記第1導電型伝導層及び層間絶縁膜を含む半導体基板上に真性層を形成する段階と、及び前記真性層上に第2導電型伝導層を形成する段階が含まれる。
図8は、実施例によるイメージセンサーの断面図である。
実施例のイメージセンサーは、シーモス回路が形成された半導体基板10と、該半導体基板10上に形成されたトレンチ23を含む層間絶縁膜20と、層間絶縁膜20のトレンチ23内部に形成された金属配線41及び伝導性バリア膜51と、トレンチ23内部の伝導性バリア膜51上に形成された第1導電型伝導層61と、該第1導電型伝導層61及び層間絶縁膜20を含む半導体基板10上に形成された真性層70と、及び真性層70上に形成された第2導電型伝導層80が含まれる。
金属配線41は銅で形成されて、最終配線であることもあり、または下部電極として使用されることもある。
金属配線41、伝導性バリア膜51及び第1導電型伝導層61は層間絶縁膜20のトレンチ23内部に形成されて、第1導電型伝導層61と層間絶縁膜20の上部表面は等しい高さで形成されて、金属配線41及び第1導電型伝導層61は単位ピクセル別に分離した状態になる。
伝導性バリア膜51はTa、TaN、TiSiN、TiW、TaW及びTaSiNのうちで少なくともいずれか一つで形成されることができる。よって、伝導性バリア膜51下部の金属配線41をなす銅が第1導電型伝導層61に拡散することを防止することができる。
以下、図1ないし図8を参照して実施例によるイメージセンサーの製造方法を説明する。
図1を参照して、回路領域(図示せず)が形成された半導体基板10上に金属配線31、41を含む層間絶縁膜20が形成されている。
図示されなかったが、半導体基板10にはアクティブ領域及びフィールド領域を定義する素子分離膜(図示せず)が形成されているし、単位画素を形成するために後述されるフォトダイオードに連結されて、受光された光電荷を電気信号を変換するトランスファートランジスター、リセットトランジスター、ドライブトランジスター及びセレクトトランジスターなどでなされたシーモス回路(図示せず)が形成されていることもある。
前記のようにトランジスター構造物でなされたシーモス回路が形成された半導体基板10上部には電源ラインまたは信号ラインとの接続のために複数の層でなされる層間絶縁膜20が形成されている。
層間絶縁膜20は、複数の層で形成されることができるし、層間絶縁膜20には複数個の金属配線31、41が形成されることができる。
金属配線31、41は単位ピクセル別に配置されてシーモス回路とフォトダイオードを連結するように形成される。
金属配線31、41は金属、合金またはシリサイドを含んだ多様な伝導性物質で形成されることができる。例えば、金属配線31、41はアルミニウム、銅、コバルトまたはタングステン等で形成することができる。
層間絶縁膜20上に最終的に形成される金属配線41は銅で形成されることができる。特に、金属配線41は下部電極で使用されることもできて、または金属配線41上に下部電極が別に形成されることもできる。
金属配線41は、電気メッキ工程を利用して銅を層間絶縁膜20のトレンチ23にギャップフィルして形成されることができる。
そうすると、金属配線41は下部に位置した金属配線31と電気的に連結される。
図示されなかったが、トレンチ23内に銅層をギャップフィルする前に銅の拡散を防止するためのバリアメタル層及び銅のギャップフィルが容易になされるように銅シード層が順次に形成されることができる。
図2を参照して、金属配線41が形成されたトレンチ23にリセス溝25が形成される。
リセス溝25はトレンチ23内部の金属配線41に対するリセス(Recess)工程によって金属配線41は層間絶縁膜20より低い高さで形成される。
すなわち、金属配線41は所定の深さで蝕刻されて、層間絶縁膜20の表面と金属配線41の表面は段差を有するようになるので、金属配線41が形成された層間絶縁膜20のトレンチ23にはリセス溝25が形成される。
金属配線41に対するリセス工程は湿式蝕刻工程で進行されることができる。例えば、金属配線41はHOとHSOが混合した蝕刻溶液によって蝕刻されて、層間絶縁膜20の上部表面との段差は500〜1,500Å程度に形成されることができる。
または金属配線41に対するリセス工程はCMP工程で進行されることができる。例えば、金属配線41に対するCMP工程進行時に蝕刻停止膜で層間絶縁膜20が使用されて、CMP工程のコントロールによってトレンチ23に形成された銅層が層間絶縁膜20より過度に研磨されて、層間絶縁膜20の上部表面との段差は500〜1,500Å程度で形成されることができる。
前記工程を通じて金属配線41が形成された層間絶縁膜20のトレンチ23内部にはリセス溝25が形成される。
図3aを参照して、リセス溝25が形成された層間絶縁膜20上に伝導性バリア膜50が形成される。
伝導性バリア膜50は、金属配線41をなす銅層が拡散することを防止するためのものであり、層間絶縁膜20の段差に沿って金属配線41をすべて覆うように形成される。例えば、伝導性バリア膜50はPVD、CVDまたはALD方法を利用してTa、TaN、TiSiN、TiW、TaW及びTaSiNグループのうちで選択されたいずれか一つの物質を50〜200Å蒸着することで形成されることができる。
層間絶縁膜20上に伝導性バリア膜50が形成されても伝導性バリア膜50は薄い厚さで形成されたから、層間絶縁膜20のトレンチ23にはリセス溝27が形成される。
図3bを参照して、伝導性バリア膜50を形成した後に層間絶縁膜20上に下部電極層65が形成されることができる。例えば、下部電極層65はCr、Ti、TiW及びTaのような金属で形成することができる。勿論、下部電極層65は形成されないこともある。
伝導性バリア膜50上に下部電極層65が形成されても伝導性バリア膜50と下部電極層5は薄い厚さで形成されたから層間絶縁膜20のトレンチ23にはリセス溝27が形成される。
以下の実施例の説明において、下部電極層65が形成されないものを例にして説明する。
図4を参照して、伝導性バリア膜50を含む層間絶縁膜20上にフォトダイオードの第1導電型伝導層60が形成される。
前記フォトダイオードは、層間絶縁膜20上部に形成されて外部から入射される光を受けて電気的形態に転換及び保管するためのものであり、実施例ではPINダイオード(PIN diode)を使用する。
前記PINダイオードは、n型非晶質シリコン層(n-type amorphous silicon)、真性非晶質シリコン層(intrinsic amorphous silicon)、p型非晶質シリコン層(p-type amorphous silicon)が接合された構造で形成されるものである。フォトダイオードの性能は外部の光を受けて電気的形態で転換する效率と総保管可能電気量(charge capacitance)によって決まるものであり、既存のフォトダイオードはP-N、N-P、N-P-N、P-N-Pなどの異種接合時に生成される空乏領域(Depletion region)に電荷を生成及び保管したが、前記PINダイオードはp型シリコン層とn型シリコン層との間に純粋な半導体である真性非晶質シリコン層が接合された構造の光ダイオードであり、前記p型とn型との間に形成される真性非晶質シリコン層がすべて空乏領域になって電荷の生成及び保管に有利になる。
このように実施例ではフォトダイオードとしてPINダイオードを使いながらPINダイオードの構造はP-I-NまたはN-I-P、I-Pなどの構造で形成されることができる。特に、実施例ではP-I-N構造のPINダイオードが使用されることを例にして、前記n型非晶質シリコン層(n-type amorphous silicon)は第1導電型伝導層、前記真性非晶質シリコン層(intrinsic amorphous silicon)は真性層、前記p型非晶質シリコン層(p-type amorphous silicon)は第2導電型伝導層と称するようにする。
前記のように伝導性バリア膜50を含む層間絶縁膜20上に第1導電型伝導層60が形成される。
第1導電型伝導層60は実施例で採用するP-I-NダイオードのN層の役割をすることができる。すなわち、第1導電型伝導層60はNタイプ導電型伝導層であることがあるが、これに限定されるものではない。
第1導電型伝導層60はNドーピングされた非晶質シリコーン(n-doped amorphous silicon)を利用して形成されることができるが、これに限定されるものではない。
すなわち、第1導電型伝導層60は非晶質シリコーンにゲルマニウム、炭素、窒素または酸素などを添加してa-Si:H、a-SiGe:H、a-SiC、a-SiN:Ha-SiO:H などで形成されることもできる。
第1導電型伝導層60は化学気相蒸着(CVD)、特に、PECVDによって形成されることができる。例えば、第1導電型伝導層60はシランガス(SiH)にPH、PH程度を混合してPECVDによって約100〜400℃で蒸着してNドーピングされた非晶質シリコーンで形成されることができる。
金属配線41を含む層間絶縁膜20の上部には伝導性バリア膜50及び第1導電型伝導層60が積層された状態になる。
図5を参照して、層間絶縁膜20のトレンチ23内部に金属配線41、伝導性バリア膜51及び第1導電型伝導層61が形成される。
層間絶縁膜20の上部に積層された伝導性バリア膜50及び第1導電型伝導層60は層間絶縁膜20の上部表面が露出するまでCMP工程によって研磨される。
そうすると、層間絶縁膜20の上部表面に形成された伝導性バリア膜50及び第1導電型伝導層60は除去されて、トレンチ23の内部に積層された伝導性バリア膜50及び第1導電型伝導層60は残っているようになる。
したがって、金属配線41上のみに伝導性バリア膜51及び第1導電型伝導層61が積層された状態になる。
特に、第1導電型伝導層61は層間絶縁膜20のトレンチ23内部の金属配線41上の伝導性バリア膜51上のみに形成されて単位ピクセル別に分離して相互絶縁された状態になる。
また、伝導性バリア膜51は金属配線41の上部表面とトレンチ23の側壁を囲んだ構造で形成されて第1導電型伝導層61は、伝導性バリア膜51上のみに形成される。よって、金属配線41の銅が第1導電型伝導層61に拡散が防止されるので、素子の信頼性を確保することができる。
そして、層間絶縁膜20のトレンチ23内部に金属配線41、伝導性バリア膜51及び第1導電型伝導層61が形成された後、洗浄工程が進行されることができる。
前記洗浄工程はプラズマガスまたは洗浄液によって洗浄されることができる。
図6を参照して、第1導電型伝導層61を含む層間絶縁膜20上に真性層(intrinsic layer)70が形成される。真性層70は実施例で採用するI層の役割をすることができる。
真性層70は非晶質シリコーン(intrinsic amorphous silicon)を利用して形成されることができる。真性層70は化学気相蒸着(CVD)、特に、PECVDなどによって形成されることができる。例えば、真性層70はシランガス(SiH)などを利用してPECVDによって非晶質シリコーンで形成されることができる。
ここで、真性層70は第1導電型伝導層61の厚さの約10〜1,000倍程度の厚さで形成されることができる。これは真性層70の厚さが厚いほどPINダイオードの空乏領域が増えて多くの量の光電荷を保管及び生成するのに有利であるためである。
図7を参照して真性層70が形成された半導体基板10上に第2導電型伝導層80が形成される。
第2導電型伝導層80は、実施例で採用するP-I-NダイオードのP層の役割をすることができる。すなわち、第2導電型伝導層80はPタイプの導電型伝導層であることができるが、これに限定されるものではない。
例えば、第2導電型伝導層80はPドーピングされた非晶質シリコーン(p-doped amorphous silicon)を利用して形成されることができるが、これに限定されるものではない。
第2導電型伝導層80は化学気相蒸着(CVD)、特に、PECVDなどによって形成されることができる。例えば、第2導電型伝導層80はシランガス(SiH)にBHまたはBH程度のガスを混合してPECVDによってPドーピングされた非晶質シリコーンで形成されることができる。
前記のように第1導電型伝導層61、真性層70及び第2導電型伝導層80でなされるフォトダイオードは第1導電型伝導層61が層間絶縁膜20のトレンチ23内部に形成されて単位ピクセル別に分離して金属配線41も単位ピクセル別にパターニングされた状態になる。
図8を参照して、前記フォトダイオードが形成された半導体基板10上部に上部電極90が形成される。
上部電極90は光の透過性が良くて、伝導性が高い透明電極で形成されることができる。例えば、上部電極90はITO(indium tin oxide)、CTO(cardium tin oxide)、ZnOのうちいずれか一つで形成されることができる。
以後、追加的にカラーフィルター工程及びマイクローレンズ工程が進行されることもできる。
したがって、実施例のようにP-I-N構造のフォトダイオードを半導体基板上に形成することでトランジスター回路とフォトダイオードの垂直型集積を提供することができる。
また、トランジスター回路とフォトダイオードの垂直型集積によってフィルファクター(fill factor)を100%に近接させることができる。
また、垂直型集積によって水平型シーモスイメージセンサーより、同じピクセルサイズで高いセンシティビティー(sensitivity)を提供することができる。
また、各単位ピクセルはセンシティビティー(sensitivity)の減少なしにより複雑な回路を具現することができる。
また、前記フォトダイオードの第1導電型伝導層が層間絶縁膜のトレンチ内部に形成されて単位ピクセル別に分離して単位ピクセルの間の絶縁性を確保することで、ピクセル間のクロストークなどを防止してイメージセンサーの信頼性を向上させることができる。
また、前記フォトダイオードを単位ピクセル別に分離するための別途の素子分離膜工程が省略されるので、工程を単純化させることができる。
以上では本発明を実施例によって詳細に説明したが、本発明は実施例によって限定されず、本発明が属する技術分野において通常の知識を有するものであると、本発明の思想と精神を離れることなく、本発明を修正または変更できる。
実施例によるイメージセンサーの製造工程を示す図面である。 実施例によるイメージセンサーの製造工程を示す図面である。 図3aは、実施例によるイメージセンサーの製造工程を示す図面である。 図3bは、実施例によるイメージセンサーの製造工程を示す図面である。 実施例によるイメージセンサーの製造工程を示す図面である。 実施例によるイメージセンサーの製造工程を示す図面である。 実施例によるイメージセンサーの製造工程を示す図面である。 実施例によるイメージセンサーの製造工程を示す図面である。 実施例によるイメージセンサーの製造工程を示す図面である。
符号の説明
10 半導体基板
20 層間絶縁膜
23 トレンチ
41 金属配線
51 伝導性バリア膜
61 第1導電型伝導層
70 真性層
80 第2導電型伝導層

Claims (11)

  1. シーモス回路が形成された半導体基板と、
    前記半導体基板上に形成されたトレンチを含む層間絶縁膜と、
    前記層間絶縁膜のトレンチ内部に前記層間絶縁膜より低い高さで形成された金属配線と、
    前記トレンチ内部で前記金属配線の上部表面と前記トレンチの側壁を囲む構造に形成された伝導性バリア膜と、
    前記トレンチ内部で前記伝導性バリア膜上に形成された第1導電型伝導層と、
    前記第1導電型伝導層及び層間絶縁膜を含む半導体基板上に形成された真性層と、
    前記真性層上に形成された第2導電型伝導層と、
    を含むイメージセンサー。
  2. 前記金属配線は、銅で形成されたことを含むことを特徴とする請求項1に記載のイメージセンサー。
  3. 前記金属配線、伝導性バリア膜及び第1導電型伝導層は、前記層間絶縁膜の内部に形成されたことを特徴とする請求項1に記載のイメージセンサー。
  4. 前記第1導電型伝導層と前記層間絶縁膜の上部表面は等しい高さで形成されたことを特徴とする請求項1またはに記載のイメージセンサー。
  5. 前記伝導性バリア膜はTa、TaN及びTiSiNのうちで少なくともいずれか一つで形成されたことを含むことを特徴とする請求項1に記載のイメージセンサー。
  6. シーモス回路が形成された半導体基板上にトレンチを含む層間絶縁膜を形成する段階と、
    前記層間絶縁膜のトレンチ内部に前記層間絶縁膜より低い高さで金属配線を形成する段階と、
    前記トレンチ内部で前記金属配線の上部表面と前記トレンチの側壁を囲む構造で伝導性バリア膜を形成する段階と、
    前記トレンチ内部で前記伝導性バリア膜上に第1導電型伝導層を形成する段階と、
    前記第1導電型伝導層及び層間絶縁膜を含む半導体基板上に真性層を形成する段階と、
    前記真性層上に第2導電型伝導層を形成する段階と、を含むイメージセンサーの製造方法。
  7. 前記金属配線を形成する段階は、
    前記層間絶縁膜のトレンチに銅層を蒸着する段階と、
    前記銅層を湿式蝕刻工程でリセスさせる段階と、
    を含むことを特徴とする請求項に記載のイメージセンサーの製造方法。
  8. 前記金属配線を形成する段階は、
    前記層間絶縁膜のトレンチに銅層を蒸着する段階と、
    前記銅層をCMP工程で研いてリセスさせる段階と、
    を含むことを特徴とする請求項に記載のイメージセンサー。
  9. 前記伝導性バリア膜及び第1導電型伝導層を形成する段階は、
    前記金属配線が形成された層間絶縁膜上に伝導性バリア膜物質を蒸着する段階と、
    前記伝導性バリア膜物質上に第1導電型伝導層物質を蒸着する段階と、
    前記層間絶縁膜の表面が露出するように前記伝導性バリア膜物質及び第1導電型伝導層物質を蝕刻する段階と、
    を含むことを特徴とする請求項またはに記載のイメージセンサーの製造方法。
  10. 前記伝導性バリア膜及び第1導電型伝導層を含む層間絶縁膜に対して洗浄する段階を含むことを特徴とする請求項に記載のイメージセンサーの製造方法。
  11. 前記層間絶縁膜の洗浄はプラズマガスまたは洗浄液によって洗浄されることを含むことを特徴とする請求項10に記載のイメージセンサーの製造方法。
JP2007312264A 2007-05-17 2007-12-03 イメージセンサー及びその製造方法 Expired - Fee Related JP4909250B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070047885A KR100868651B1 (ko) 2007-05-17 2007-05-17 이미지 센서 및 그 제조방법
KR10-2007-0047885 2007-05-17

Publications (2)

Publication Number Publication Date
JP2008288550A JP2008288550A (ja) 2008-11-27
JP4909250B2 true JP4909250B2 (ja) 2012-04-04

Family

ID=39868921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007312264A Expired - Fee Related JP4909250B2 (ja) 2007-05-17 2007-12-03 イメージセンサー及びその製造方法

Country Status (5)

Country Link
US (1) US7700401B2 (ja)
JP (1) JP4909250B2 (ja)
KR (1) KR100868651B1 (ja)
CN (1) CN101308857A (ja)
DE (1) DE102007041188B4 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100872991B1 (ko) * 2007-06-25 2008-12-08 주식회사 동부하이텍 이미지센서 및 그 제조방법
JP5194273B2 (ja) * 2007-09-20 2013-05-08 三菱電機株式会社 半導体装置
KR101327793B1 (ko) * 2007-10-08 2013-11-11 삼성전자주식회사 티오펜 유도체를 이용한 시모스 이미지 센서
FR2969821A1 (fr) * 2010-12-23 2012-06-29 St Microelectronics Sa Dispositif d'imagerie matriciel a photosites a commandes monocoup de transfert de charges
JP5942275B2 (ja) * 2011-08-02 2016-06-29 パナソニックIpマネジメント株式会社 固体撮像装置
CN104576662A (zh) * 2013-10-23 2015-04-29 豪威科技(上海)有限公司 一种高量子转换效率的堆叠式cmos传感器及其制备方法
KR20170083888A (ko) * 2016-01-11 2017-07-19 앰코 테크놀로지 코리아 주식회사 반도체 집적회로의 커패시터 및 그 제조 방법
CN112331684B (zh) * 2020-11-20 2024-02-09 联合微电子中心有限责任公司 图像传感器及其形成方法
CN112331685B (zh) * 2020-11-20 2024-02-02 联合微电子中心有限责任公司 图像传感器及其形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936261A (en) 1998-11-18 1999-08-10 Hewlett-Packard Company Elevated image sensor array which includes isolation between the image sensors and a unique interconnection
US6586812B1 (en) * 1999-04-13 2003-07-01 Agilent Technologies, Inc. Isolation of alpha silicon diode sensors through ion implantation
US6016011A (en) * 1999-04-27 2000-01-18 Hewlett-Packard Company Method and apparatus for a dual-inlaid damascene contact to sensor
US6130157A (en) * 1999-07-16 2000-10-10 Taiwan Semiconductor Manufacturing Company Method to form an encapsulation layer over copper interconnects
GB0024804D0 (en) * 2000-10-10 2000-11-22 Microemissive Displays Ltd An optoelectronic device
US6759262B2 (en) * 2001-12-18 2004-07-06 Agilent Technologies, Inc. Image sensor with pixel isolation system and manufacturing method therefor
GB0201260D0 (en) * 2002-01-21 2002-03-06 Europ Org For Nuclear Research A sensing and imaging device
KR100580474B1 (ko) 2003-12-18 2006-05-15 현대자동차주식회사 자동차의 틸트 장치
US6995411B2 (en) * 2004-02-18 2006-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with vertically integrated thin-film photodiode
US7498188B2 (en) * 2004-09-02 2009-03-03 Aptina Imaging Corporation Contacts for CMOS imagers and method of formation
US20060113675A1 (en) 2004-12-01 2006-06-01 Chung-Liang Chang Barrier material and process for Cu interconnect
KR20070008914A (ko) * 2005-07-12 2007-01-18 삼성전자주식회사 씨모스 이미지 센서
TWI306307B (en) * 2006-09-28 2009-02-11 Powerchip Semiconductor Corp Image sensor structure and method of fabricating the same

Also Published As

Publication number Publication date
CN101308857A (zh) 2008-11-19
DE102007041188A1 (de) 2008-11-20
KR100868651B1 (ko) 2008-11-12
JP2008288550A (ja) 2008-11-27
US20080283881A1 (en) 2008-11-20
DE102007041188B4 (de) 2012-05-31
US7700401B2 (en) 2010-04-20

Similar Documents

Publication Publication Date Title
JP4909250B2 (ja) イメージセンサー及びその製造方法
KR100851756B1 (ko) 이미지 센서 및 그 제조방법
KR100935771B1 (ko) 이미지 센서 및 그 제조방법
KR100872719B1 (ko) 이미지 센서 및 그의 제조방법
KR20080109134A (ko) 이미지 센서 및 그 제조방법
JP2009164585A (ja) イメージセンサー及びその製造方法
KR100872990B1 (ko) 이미지 센서 및 그의 제조 방법
US7968366B2 (en) Image sensor and method for manufacturing the same
KR100851758B1 (ko) 이미지 센서 및 그의 제조방법
KR100997312B1 (ko) 이미지 센서 및 그의 제조방법
KR100837556B1 (ko) 이미지 센서 및 그의 제조방법
KR100866255B1 (ko) 이미지 센서 및 그 제조방법
JP4897660B2 (ja) イメージセンサ及びその製造方法
KR20080101301A (ko) 이미지 센서 및 그의 제조방법
KR20090046170A (ko) 이미지센서 및 그 제조방법
US20080224138A1 (en) Image Sensor and Method of Manufacturing the Same
US7952124B2 (en) Image sensor and a method for manufacturing the same
KR100935768B1 (ko) 이미지 센서 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees