JP2009164585A - イメージセンサー及びその製造方法 - Google Patents

イメージセンサー及びその製造方法 Download PDF

Info

Publication number
JP2009164585A
JP2009164585A JP2008304752A JP2008304752A JP2009164585A JP 2009164585 A JP2009164585 A JP 2009164585A JP 2008304752 A JP2008304752 A JP 2008304752A JP 2008304752 A JP2008304752 A JP 2008304752A JP 2009164585 A JP2009164585 A JP 2009164585A
Authority
JP
Japan
Prior art keywords
transistor
substrate
image sensor
region
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008304752A
Other languages
English (en)
Inventor
Hee Sung Shim
ソン シム、ヒ
Seoung Hyun Kim
ヒョン キム、ソン
Hwang Joon
ワン、ジュン
Kwang Soo Kim
ス キム、クァン
Jin-Su Han
ス ハン、ジン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of JP2009164585A publication Critical patent/JP2009164585A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469Assemblies, i.e. hybrid integration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14634Assemblies, i.e. Hybrid structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14665Imagers using a photoconductor layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】
フィルファクターを高めながら、電荷共有現象が発生しないことと、暗電流ソースを最小化し、サチュレーション及び感度の低下を防止することができるイメージセンサー及びその製造方法を提供する。
【解決手段】
実施例によるイメージセンサーは、配線を含む回路が形成された第1基板と、前記配線と接触しながら前記第1基板上に形成されたフォトダイオードを含み、前記第1基板の回路は、前記第1基板に形成された第1トランジスタと第2トランジスタと、前記第1トランジスタと前記第2トランジスタの間に形成された電気接合領域と、前記第2トランジスタの一側に前記配線と繋がるように形成された第1導電型領域を含む。
【選択図】図5

Description

実施例は、イメージセンサー及びその製造方法に関するものである。
イメージセンサーは、光学的映像を電気信号に変換する半導体素子であり、大きくCCDイメージセンサーとCMOSイメージセンサーに分けられる。
従来の技術では、基板にフォトダイオードをイオン注入方式で形成する。ところが、チップサイズの増加なしにピクセル数を増加させることを目的として、フォトダイオードのサイズがますます減少するにつれて、受光部の面積が縮小して画像特性が低下する傾向を見せている。
また、受光部面積が縮小した分ほどの積層高さの減少が成されず、エアリーディスクと呼ばれる光の回折現象で、受光部に入射するフォトンの数も減少する傾向を見せている。
これを解決するための代案の一つとして、フォトダイオードを非晶質シリコンで蒸着したり、ウェハ対ウェハの直接接合(Wafer−to−Wafer Bonding)などの方法でリードアウト回路をシリコン基板に形成し、フォトダイオードをリードアウト回路上部に形成する試み(以下「3次元イメージセンサー」と称する)がなされている。フォトダイオードとリードアウト回路は配線を通じて繋がるようになる。
一方、従来技術によれば、トランスファトランジスタ両端のソース及びドレーン双方が高濃度のN型にドーピングされているので、電荷共有現象(Charge Sharing)が発生するような問題がある。電荷共有現象が発生すれば、出力画像の感度を低下させて、画像エラーを発生させることもある。
また、従来技術によれば、フォトダイオードとリードアウト回路の間で、フォトチャージ(Photo Charge)が円滑に移動することができず、暗電流が発生したり、サチュレーション(Saturation)及び感度の低下が発生している。
実施例は、フィルファクターを高めながら、電荷共有現象が発生しないイメージセンサー及びその製造方法を提供する。
また、実施例は、フォトダイオードとリードアウト回路の間にフォトチャージの円滑な移動通路を設けることで、暗電流ソースを最小化し、サチュレーション及び感度の低下を防止することができるイメージセンサー及びその製造方法を提供する。
実施例によるイメージセンサーは、配線を含む回路が形成された第1基板と、前記配線と接触しながら前記第1基板上に形成されたフォトダイオードを含み、前記第1基板の回路は、前記第1基板に形成された第1トランジスタと第2トランジスタと、前記第1トランジスタと前記第2トランジスタの間に形成された電気接合領域と、前記第2トランジスタの一側に前記配線と繋がるように形成された第1導電型領域を含むことを特徴とする。
また、実施例によるイメージセンサーは、配線を含む回路が形成された第1基板と、前記配線と接触しながら前記第1基板上に形成されたフォトダイオードを含み、前記第1基板の回路は、前記第1基板に形成された第1トランジスタと第2トランジスタと、前記第1トランジスタと前記第2トランジスタの間に形成された電気接合領域と、前記第2トランジスタの一側に前記配線と繋がるように形成された第1導電型領域を含み、前記第1基板の上側は第2導電型に導電されていることを特徴とする。
また、実施例によるイメージセンサーの製造方法は、第1基板に配線を含む回路を形成する段階と、前記配線上にフォトダイオードを形成する段階を含み、前記第1基板の回路を形成する段階は、前記第1基板に第1トランジスタと第2トランジスタを形成する段階と、前記第1トランジスタと前記第2トランジスタの間に電気接合領域を形成する段階と、前記第2トランジスタの一側に前記配線と繋がれる第1導電型領域を形成する段階を含むことを特徴とする。
実施例によるイメージセンサー及びその製造方法によれば、回路とフォトダイオードの垂直型集積を提供することができる。
また、実施例によれば、垂直型で3次元(3−D)イメージセンサーを製造する場合、チップ上部に形成されたフォトダイオードと回路が形成された基板を連結させるためのコンタクトエッチング工程、及び高濃度のN+ドーピング工程の中で、発生可能な暗電流を最小化しながら4−Trピクセル作動と同一のCDS(Correlated Double Sampling)が可能になって、暗電流及びノイズを最小化することができる。
また、実施例によれば、回路とフォトダイオードの垂直型集積によってフィルファクターを100%に近接させることができる。
また、実施例によれば、垂直型集積によって、同一ピクセルサイズで従来技術よりも高い感度(sensitivity)を提供することができる。
以下、実施例によるイメージセンサー及びその製造方法を添付された図面を参照して説明する。
<第1実施例>
図1は、第1実施例によるイメージセンサーの断面図である。
第1実施例によるイメージセンサーは、配線150と回路120が形成された第1基板100と、前記配線150と接触しながら前記第1基板100上に形成されたフォトダイオード210を含み、前記第1基板100の回路120は、前記第1基板100に形成された第1トランジスタ121aと第2トランジスタ121bと、前記第1トランジスタ121aと前記第2トランジスタ121bの間に形成された電気接合領域140と、及び前記第2トランジスタ121bの一側に前記配線150と繋がるように形成された高濃度の第1導電型領域131bを含み得る。
第1実施例は、前記フォトダイオード210が結晶型半導体層210a(図3参照)に形成された例である。よって、第1実施例によれば、フォトダイオードが回路の上側に位置する垂直型のフォトダイオードを採用しながら、フォトダイオードを結晶型半導体層内に形成することで、フォトダイオード内のディフェクトを防止することができる。
図1の図面符号の中で説明していない図面符号は、以下製造方法にて説明することにする。
以下、図2ないし図6を参照して、第1実施例によるイメージセンサーの製造方法を説明する。
まず、図2のように、配線150を含む回路120が形成された第1基板100を準備する。例えば、第2導電型第1基板100に素子分離膜110を形成してアクティブ領域を定義して、前記アクティブ領域にトランジスタを含む回路120を形成する。例えば、前記回路120は、トランスファトランジスタ(Tx1、Tx2)121a、121b、リセットトランジスタ(Rx)123、ドライブトランジスタ(Dx)125、セレクトトランジスタ(Sx)127を含んで形成することができる。その後、第1フローティングディフュージョン領域(FD1)131a、ソース/ドレイン領域133、135、137を含むイオン注入領域130を形成することができる。
ここで、第1実施例において、前記第1基板100に回路120を形成する段階をより具体的に説明する。
まず、前記第1基板100に第1トランジスタ121aと第2トランジスタ121bを形成する。例えば、前記第1トランジスタ121aと第2トランジスタ121bは、それぞれ第1トランスファトランジスタ121、第2トランスファトランジスタ121bであり得るが、これに限定されるものではない。前記第1トランジスタ121aと第2トランジスタ121bは、同時又は順次に形成することができる。
その後、前記第1トランジスタ121aと前記第2トランジスタ121bの間に電気接合領域140を形成する。例えば、前記電気接合領域140は、PNジャンクション140であり得るが、これに限定されるものではない。
例えば、実施例のPNジャンクション140は、第2導電型エピ層(またはウェル)141上に形成された第1導電型イオン注入層143、前記第1導電型イオン注入層143上に形成された第2導電型イオン注入層145を含み得る。
例えば、前記PNジャンクション140は、図2のように、P0(145)/N−(143)/P−(141)ジャンクションであり得が、これに限定されるものではない。
その後、前記第2トランジスタ121bの一側に前記配線150と繋がる高濃度の第1導電型領域131bを形成する。前記高濃度の第1導電型領域131bは、N+イオン注入領域(N+ Junction)であり、第2フローティングディフュージョン領域(FD2)131bの役割をすることができるが、これに限定されるのではない。
実施例において、リードアウト回路部は、チップ上部のフォトダイオード210で生成された電子を、回路120が形成された基板のN+ジャンクション131bに移動させて、N+ジャンクション131bの電子を再びN−ジャンクション143に移動させることで、4Trオペレーションをすることができる。
第1実試例において、図2のように、P0/N−/P−ジャンクション140とN+ジャンクション131bを分離して形成させた理由は、次の通りである。
例えば、P0/N−/P−エピ140のP/N/PジャンクションにN+ドーピング及びコンタクトを形成すると、N+層131b及びコンタクトエッチングのダメージによって暗電流が発生するので、これを防止するために、コンタクト形成部であるN+ジャンクション131bをP/N/Pジャンクション140部と分離させた。
即ち、P/N/Pジャンクション140の表面でN+ドーピング及びコンタクトエッチングが行われると、漏出源(Leakage Source)になるので、これを防止するために、N+/P−エピジャンクション131bにコンタクトを形成したのである。
信号読み取り(Signal Readout)の際には、第2トランジスタ(Tx2)121bのゲートがオンになるので、チップ上部のフォトダイオード210で生成された電子がP0/N−/P−エピジャンクション部140を経って、第1フローティングディフュージョン領域(FD1)131aのノードに移動するので、相関二重サンプリング(Correlated Double Sampling)(CDS)が可能になる。
その次に、前記第1基板100上に層間絶縁層160を形成して、配線150を形成することができる。前記配線150は、第1メタルコンタクト151a、第1メタル151、第2メタル152、第3メタル153、第4メタルコンタクト154aを含み得るが、これに限定されるものではない。
次に、図3のように、第2基板200上に結晶型半導体層210aを形成する。このような結晶型半導体層210aにフォトダイオードが形成されることで、フォトダイオード内のディフェクトを防止することができる。
例えば、前記第2基板200上にエピタキシャル成長法によって結晶型半導体層210aを形成する。その後、第2基板200と結晶型半導体層210aの境界に水素イオンを注入して水素イオン注入層207aを形成する。前記水素イオンの注入は、フォトダイオード210形成のためのイオン注入後に行われ得る。
次に、図4のように、結晶型半導体層210aにイオン注入によってフォトダイオード210を形成する。
例えば、前記結晶型半導体層210a上部に第2導電型伝導層216を形成する。第2導電型伝導層216は、高濃度P型伝導層であり得る。例えば、前記結晶型半導体層210a上部に、マスクなしに第2基板200全面にブランケットイオン注入して高濃度P型伝導層216を形成することができる。例えば、前記第2導電型伝導層216は、約0.5μm以内のジャンクションデプス(junction depth)に形成され得る。
その後、前記第2導電型伝導層216下部に第1導電型伝導層214を形成する。例えば、前記2導電型伝導層216の下部にマスクなしに第2基板200全面にブランケットイオン注入して第1導電型伝導層214を形成することができる。第1導電型伝導層214は、低濃度N型伝導層であり得る。例えば、前記低濃度の第1導電型伝導層214は、約1.0〜2.0μmのジャンクションデプスに形成され得る。
その後、第1実施例は、前記第1導電型伝導層214の下側に高濃度の第1導電型伝導層212を形成する段階を更に含み得る。例えば、前記1導電型伝導層214の下側にマスクなしに第2基板200全面にブランケットイオン注入して高濃度N+型伝導層212を更に形成することで、オーミックコンタクトに寄与することができる。
その次に、図5のように、前記フォトダイオード210と前記配線150が接触するように、前記第1基板100と前記第2基板200をボンディングする。例えば、前記第1基板100と第2基板200をボンディングする前に、プラズマによるアクティベーションによってボンディングされる面の表面エネルギーを高めることで、ボンディングを行うことができる。
その後、第2基板200に熱処理することで、水素イオン注入層207aが水素気体層(不図示)に変化し得る。
次に、図6のように、水素気体層を基準に第2基板200の下側をブレードなどを利用して取り除いて、フォトダイオード210が露出され得る。
その後、前記フォトダイオード210をピクセル毎に分離するエッチングを行い、ピクセル間の絶縁層(不図示)でエッチングされた部分を埋めることができる。その後、上部電極(不図示)、カラーフィルター(不図示)などを形成する工程が実施され得る。
<第2実施例>
図7は、第2実施例によるイメージセンサーの断面図である。
第2実施例は、前記第1実施例の技術的な特徴を採用することができる。
一方、第2実施例は前記第1実施例と違い、フォトダイオード220が非晶質層に形成され得る。
例えば、前記フォトダイオード220は、前記配線150と電気的に繋がる真性層(intrinsic layer)223と、前記真性層223上に形成された第2導電型伝導層225を含み得る。
第2実施例は、前記配線150と真性層223の間に形成された第1導電型伝導層221を更に含み得る。
以下、第2実施例のフォトダイオード220の形成方法を説明する。
第2実施例は、前記第1実施例と違い、基板間のボンディングによるものでなく、配線150を含む回路120が形成された第1基板100上にフォトダイオード220を蒸着などの方法で形成する。
例えば、前記配線150と接触するように前記第1基板100上に第1導電型伝導層221を形成する。一方、場合によっては、前記第1導電型伝導層221が形成されずにその後の工程が行われ得る。前記第1導電型伝導層221は、第2実施例で採用するPINダイオードのN層の役割を果たし得る。即ち、前記第1導電型伝導層221は、Nタイプの導電型伝導層であり得るが、これに限定されるものではない。
前記第1導電型伝導層221は、Nドーピングされた非晶質シリコンを用いて形成することができるが、これに限定されるものではない。
即ち、前記第1導電型伝導層221は、非晶質シリコンにゲルマニウム、炭素、窒素又は酸素などを添加して、a−Si:H、a−SiGe:H、a−SiC、a−SiN:Ha−SiO:Hなどで形成され得る。
前記第1導電型伝導層221は、化学気相蒸着法(CVD)、特に、PECVDなどによって形成することができる。例えば、前記第1導電型伝導層221は、シランガス(SiH)にPH、P等を混合して、PECVDによって非晶質シリコンで形成することができる。
次に、前記第1導電型伝導層221上に真性層223を形成する。前記真性層223は、本発明の実施例で採用するPINダイオードのI層の役割を果たし得る。
前記真性層223は、非晶質シリコンを利用して形成することができる。前記真性層223は、化学気相蒸着法(CVD)、特に、PECVDなどによって形成することができる。例えば、前記真性層223は、シランガス(SiH)などを利用してPECVDによって非晶質シリコンで形成することができる。
その後、前記真性層223上に第2導電型伝導層225を形成する。前記第2導電型伝導層225は、前記真性層223の形成と連続工程(in situ)で形成することができる。前記第2導電型伝導層225は、第2実施例で採用するPINダイオードのP層の役割を果たし得る。即ち、前記第2導電型伝導層225は、Pタイプの導電型伝導層であり得るが、これに限定されるものではない。
前記第2導電型伝導層225は、Pドーピングされた非晶質シリコンを用いて形成することができるが、これに限定されるものではない。
前記第2導電型伝導層225は、化学気相蒸着法(CVD)、特に、PECVDなどによって形成することができる。例えば、前記第2導電型伝導層225は、シランガス(SiH)にボロンなどを混合して、PECVDによって非晶質シリコンで形成することができる。
次に、前記第2導電型伝導層225上に上部電極240を形成することができる。例えば、前記上部電極240は、光透過性が高くて伝導性が高い透明電極に形成することができる。例えば、前記上部電極240は、ITO(indium tin oxide)又はCTO(cardium tin oxide)などで形成することができる。
第1実施例によるイメージセンサーの断面図。 第1実施例によるイメージセンサーの製造方法の工程断面図。 第1実施例によるイメージセンサーの製造方法の工程断面図。 第1実施例によるイメージセンサーの製造方法の工程断面図。 第1実施例によるイメージセンサーの製造方法の工程断面図。 第1実施例によるイメージセンサーの製造方法の工程断面図。 第2実施例によるイメージセンサーの断面図。
符号の説明
100 第1基板、 110 素子分離膜、 120 回路、 121a 第1トランジスタ、 121b 第2トランジスタ、 123 リセットトランジスタ、 125 ドライブトランジスタ、 127 セレクトトランジスタ、 130 イオン注入領域、 131a 第1フローティングディフュージョン領域、 131b 第1導電型領域、 133、135、137 ソース及びドレーン領域、 140 電気接合領域、 141 第2導電型エピ層、 143 第1導電型イオン注入層、 145 第2導電型イオン注入層、 150 配線、 151 第1メタル、 151a 第1メタルコンタクト、 152 第2メタル、 153 第3メタル、 154a 第4メタルコンタクト、 160 層間絶縁層、 200 第2基板、 207a 水素イオン注入層、 210、220 フォトダイオード、 210a 結晶型半導体層、 212、214、221 第1導電型伝導層、 216、225 第2導電型伝導層、 223 真性層、 240 上部電極。

Claims (12)

  1. 配線を含む回路が形成された第1基板と、前記配線と接触しながら前記第1基板上に形成されたフォトダイオードを含み、前記第1基板の回路は、前記第1基板に形成された第1トランジスタと第2トランジスタと、前記第1トランジスタと前記第2トランジスタの間に形成された電気接合領域と、前記第2トランジスタの一側に前記配線と繋がるように形成された第1導電型領域を含むことを特徴とするイメージセンサー。
  2. 前記電気接合領域は、前記第1基板に形成された第1導電型イオン注入領域と、前記第1導電型イオン注入領域上に形成された第2導電型イオン注入領域を含むことを特徴とする請求項1に記載のイメージセンサー。
  3. 前記電気接合領域は、PNジャンクションであることを特徴とする請求項2に記載のイメージセンサー。
  4. 前記第1導電型領域は、N+領域であることを特徴とする請求項1に記載のイメージセンサー。
  5. 配線を含む回路が形成された第1基板と、前記配線と接触しながら前記第1基板上に形成されたフォトダイオードを含み、前記第1基板の回路は、前記第1基板に形成された第1トランジスタと第2トランジスタと、前記第1トランジスタと前記第2トランジスタの間に形成された電気接合領域と、前記第2トランジスタの一側に前記配線と繋がるように形成された第1導電型領域を含み、前記第1基板の上側は第2導電型に導電されていることを特徴とするイメージセンサー。
  6. 前記電気接合領域は、前記第1基板の第2導電型領域上に形成された第1導電型イオン注入領域と、前記第1導電型イオン注入領域上に形成された第2導電型イオン注入領域を含むことを特徴とする請求項5に記載のイメージセンサー。
  7. 前記第1基板の上側はP型に導電されていて、前記電気接合領域はPNジャンクションであることを特徴とする請求項5に記載のイメージセンサー。
  8. 前記第1トランジスタ及び第2トランジスタは、トランスファトランジスタであることを特徴とする請求項5に記載のイメージセンサー。
  9. 第1基板に配線を含む回路を形成する段階と、前記配線上にフォトダイオードを形成する段階を含み、前記第1基板の回路を形成する段階は、前記第1基板に第1トランジスタと第2トランジスタを形成する段階と、前記第1トランジスタと前記第2トランジスタの間に電気接合領域を形成する段階と、前記第2トランジスタの一側に前記配線と繋がる第1導電型領域を形成する段階を含むことを特徴とするイメージセンサーの製造方法。
  10. 前記電気接合領域を形成する段階は、前記第1基板に第1導電型イオン注入領域を形成する段階と、前記第1導電型イオン注入領域上に第2導電型イオン注入領域を形成する段階を含むことを特徴とする請求項9に記載のイメージセンサーの製造方法。
  11. 前記電気接合領域を形成する段階は、PNジャンクションを形成する段階であることを特徴とする請求項9に記載のイメージセンサーの製造方法。
  12. 前記第1導電型領域は、N+領域に形成することを特徴とする請求項9に記載のイメージセンサーの製造方法。
JP2008304752A 2007-12-28 2008-11-28 イメージセンサー及びその製造方法 Pending JP2009164585A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070141000A KR100882469B1 (ko) 2007-12-28 2007-12-28 이미지센서 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2009164585A true JP2009164585A (ja) 2009-07-23

Family

ID=40681247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008304752A Pending JP2009164585A (ja) 2007-12-28 2008-11-28 イメージセンサー及びその製造方法

Country Status (6)

Country Link
US (1) US7880196B2 (ja)
JP (1) JP2009164585A (ja)
KR (1) KR100882469B1 (ja)
CN (1) CN101471364B (ja)
DE (1) DE102008063739A1 (ja)
TW (1) TW200935597A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012120807A1 (ja) * 2011-03-10 2012-09-13 パナソニック株式会社 固体撮像装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101002158B1 (ko) * 2008-07-29 2010-12-17 주식회사 동부하이텍 이미지센서 및 그 제조방법
KR101046060B1 (ko) * 2008-07-29 2011-07-01 주식회사 동부하이텍 이미지센서 제조방법
CN102413288B (zh) * 2011-11-02 2017-07-11 上海华虹宏力半导体制造有限公司 用于图像传感器的传输管结构以及图像传感器
KR101389790B1 (ko) * 2012-05-24 2014-04-29 한양대학교 산학협력단 이미지 센서 및 그 구동 방법
CN102685404B (zh) * 2012-05-25 2014-12-03 中国科学院上海高等研究院 图像传感器及其像素读出方法
CN102740009B (zh) * 2012-07-16 2014-10-22 中国科学院上海高等研究院 图像传感器及其像素读出方法
CN102903782B (zh) * 2012-10-17 2016-02-03 上海华虹宏力半导体制造有限公司 光电探测器及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102447A (ja) * 1991-10-04 1993-04-23 Fuji Xerox Co Ltd 半導体センサ
JP2006120773A (ja) * 2004-10-20 2006-05-11 Fuji Photo Film Co Ltd 光電変換膜積層型単板式カラー固体撮像装置
WO2007001146A1 (en) * 2005-06-28 2007-01-04 Siliconfile Technologies Inc. Separation type unit pixel of 3-dimensional image sensor and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677628B2 (en) * 1998-09-17 2004-01-13 Micron Technology, Inc. Pinned floating photoreceptor with active pixel sensor
US6168965B1 (en) * 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102447A (ja) * 1991-10-04 1993-04-23 Fuji Xerox Co Ltd 半導体センサ
JP2006120773A (ja) * 2004-10-20 2006-05-11 Fuji Photo Film Co Ltd 光電変換膜積層型単板式カラー固体撮像装置
WO2007001146A1 (en) * 2005-06-28 2007-01-04 Siliconfile Technologies Inc. Separation type unit pixel of 3-dimensional image sensor and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012120807A1 (ja) * 2011-03-10 2012-09-13 パナソニック株式会社 固体撮像装置

Also Published As

Publication number Publication date
CN101471364B (zh) 2011-04-27
TW200935597A (en) 2009-08-16
US20090166792A1 (en) 2009-07-02
DE102008063739A1 (de) 2009-07-23
CN101471364A (zh) 2009-07-01
KR100882469B1 (ko) 2009-02-09
US7880196B2 (en) 2011-02-01

Similar Documents

Publication Publication Date Title
KR100882467B1 (ko) 이미지센서 및 그 제조방법
JP2009164585A (ja) イメージセンサー及びその製造方法
JP2009158930A (ja) イメージセンサ及びその製造方法
JP2009065155A (ja) イメージセンサー
KR100898473B1 (ko) 이미지센서
JP2009164605A (ja) イメージセンサー及びその製造方法
KR100922924B1 (ko) 이미지센서 및 그 제조방법
JP2009065156A (ja) イメージセンサーの製造方法
KR20090072924A (ko) 이미지센서 및 그 제조방법
KR100882468B1 (ko) 이미지센서 및 그 제조방법
KR101053773B1 (ko) 이미지센서 및 그 제조방법
JP2010098314A (ja) イメージセンサ及びその製造方法
JP2009065167A (ja) イメージセンサ及びその製造方法
KR100922922B1 (ko) 이미지센서 및 그 제조방법
KR101046051B1 (ko) 이미지센서 및 그 제조방법
KR20090071332A (ko) 이미지센서 및 그 제조방법
KR20100077564A (ko) 이미지센서 및 그 제조방법
JP2009065158A (ja) イメージセンサ及びその製造方法
KR101038886B1 (ko) 이미지센서 및 그 제조방법
KR100898472B1 (ko) 이미지센서의 제조방법
KR101016514B1 (ko) 이미지센서 및 그 제조방법
KR101045744B1 (ko) 이미지 센서의 제조 방법
KR101033397B1 (ko) 이미지 센서의 제조 방법
KR101016505B1 (ko) 이미지센서 및 그 제조방법
KR20100077589A (ko) 이미지센서 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121009