JP4903687B2 - 半導体装置、半導体装置の製造方法および半導体装置の制御方法 - Google Patents
半導体装置、半導体装置の製造方法および半導体装置の制御方法 Download PDFInfo
- Publication number
- JP4903687B2 JP4903687B2 JP2007504592A JP2007504592A JP4903687B2 JP 4903687 B2 JP4903687 B2 JP 4903687B2 JP 2007504592 A JP2007504592 A JP 2007504592A JP 2007504592 A JP2007504592 A JP 2007504592A JP 4903687 B2 JP4903687 B2 JP 4903687B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- semiconductor device
- electrical characteristics
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 238000000034 method Methods 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000003860 storage Methods 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 26
- 238000009825 accumulation Methods 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000003892 spreading Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 41
- 238000010586 diagram Methods 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000011161 development Methods 0.000 description 7
- 230000015654 memory Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 230000001066 destructive effect Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- -1 Metal Oxide Nitride Chemical class 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
本発明は半導体装置及びその製造方法に関し、特にトランジスタの電気的特性を所望の特性に不揮発的に変更できる半導体装置及びその製造方法に関する。
近年、アナログ回路やデジタル回路を組み込んだ半導体装置（ＩＣ）は家電製品、通信製品等、あらゆるエレクトロニクス製品に使用され、エレクトロニクス産業の飛躍の中核を担っている。エレクトロニクス産業の日進月歩の中、日々、新しい回路を組み込んだＩＣが開発され製造されている。新しいＩＣの開発は、まず、回路シュミレーション等を行い所望の特性を得るべく回路設計を行う。次に、レチクル等のマスクを作製し、プロセス工場でＩＣの試作を行う。試作されたＩＣの電気的特性が所望の値に達すれば、製造を開始するといったステップで進められる。
一方、不揮発性メモリとしてフラッシュメモリが広く用いられている。ＭＯＮＯＳ（Metal Oxide Nitride Oxide Silicon）型やＳＯＮＯＳ（Silicon Oxide Nitride Oxide Silicon）型といったＯＮＯ（Oxide/Nitride/Oxide）膜を有するフラッシュメモリがある。これは、酸化シリコン膜層に挟まれたトラップ層と呼ばれる窒化シリコン膜層に電荷を蓄積するフラッシュメモリである。ＯＮＯ膜を有するフラッシュメモリとしては、例えば特許文献1に開示されている。ＯＮＯ膜を有するフラッシュメモリは、窒化シリコン膜に電荷を蓄積させることによりデータを書き込む。蓄積された電荷によりトランジスタの閾値電圧が不揮発的に変更される。データの読み取りは、閾値電圧を読み取ることにより行われる。また、データの消去は、蓄積された電荷を抜き取ることにより行う。
しかしながら、従来のＩＣの開発においては、試作したＩＣの電気的特性が所望の値に達しないことがあると、再度レチクルパターンを設計し、レチクル等を作製し、ＩＣを試作する必要がある。このようなフィードバックが必要であると、ＩＣの開発製造に費やされる時間や金銭と言った経営資源への負担は非常に大きいものである。特に、製造する生涯所要が小さな顧客向けのカスタムＩＣにおいては、開発に費やされる経営資源は無視できない。さらに、アナログ回路においては、デジタル回路ほど回路シュミレータの精度が高くない。このため、製造工程におけるゲート長といった寸法やイオン注入条件等の揺らぎを考慮して開発するために、数回の試作を行うことがある。
例えば、ウェーハやチップ上に製品を作成した後、配線等を切断することにより、回路特性を所望の値にすることは可能である。しかし、配線の切断はレーザー等を使用するため切断には時間がかかる。また、破壊的な手段であり、例えば回路特性を変更しすぎた場合、元の回路特性に戻すことはできない。
本発明は、非破壊的な手段で不揮発的に、所望の回路特性を得ることができ、ＩＣ開発のための試作回数を減らすことが可能な半導体装置を提供することである。
本発明は、半導体基板上に形成されたＯＮＯ膜と、該ＯＮＯ膜上に形成された第１のゲートと、該第１のゲートの対向する側部に形成されたソースおよびドレインと、第２のゲートとを有し、該第２のゲートは前記１ゲートの前記対向する側部以外の側部に形成されたサイドゲートである半導体装置である。本発明によれば、トランジスタの閾値電圧やドレイン電流といった電気的特性を、不揮発的に変更することができる。これにより、前記トランジスタを有する回路を、所望の回路特性とすることができる。これにより、ＩＣ開発のための試作回数を減らすことが可能な半導体装置を提供することが可能となる。
上記半導体装置において、前記第１ゲートの下であって、前記ソースと前記ドレインの間にチャネルを具備し、前記サイドゲートが前記チャネルの横部に形成された構成とすることができる。本発明によれば、サイドゲートに印加される電圧によって、チャネル幅が変更され、トランジスタの閾値電圧やドレイン電流といった電気的特性を、不揮発的に変更することができる。
また、前記サイドゲートと前記半導体基板の間に、絶縁膜を備える構成とすることができる。本発明によれば、サイドゲート電圧を印加することにより、半導体基板内に電荷蓄積領域を形成することができる。
前記サイドゲートに印加する電圧に応じて、前記ＯＮＯ膜、前記第１のゲート、前記ソース及び前記ドレインを含むトランジスタの電気的特性を電気的かつ不揮発的に変更することができる構成とすることができる。本発明によれば、前記トランジスタを有する回路を、所望の回路特性とすることができる。
前記トランジスタの電気的特性の不揮発的な変更は、前記ＯＮＯ膜中に電荷蓄積領域を形成することにより行う構成とすることができる。本発明によれば、ＯＮＯ膜に電荷蓄積領域を形成することにより、簡単に、トランジスタの電気的特性を不揮発的に変更することができる。
前記トランジスタの電気的特性は例えば、トランジスタの閾値電圧とドレイン電流の少なくも一方である。本発明によれば、所定のトランジスタの閾値電圧とドレイン電流の少なくも一方を不揮発的に変更することで、前記トランジスタを有する回路を、所望の回路特性とすることができる。
上記半導体装置は、前記ＯＮＯ膜に電荷が蓄積されている構成とすることができる。本発明によれば、ＯＮＯ膜に電荷蓄積領域を形成することにより、簡単に、トランジスタの電気的特性を不揮発的に変更することができる。
本発明は、半導体基板上にトランジスタを形成する工程と、前記トランジスタの電気的特性を不揮発的に変更し調整する工程と、を備えた半導体装置の製造方法である。本発明によれば、トランジスタを形成後、トランジスタを有する回路が所望の回路特性でなかった場合も、所定のトランジスタの電気的特性を不揮発的に変更することにより、所望の回路特性とすることができる。
本発明は、前記トランジスタの電気的特性を不揮発的に変更し調整する工程が、前記トランジスタの電気的特性を確認する工程と、前記トランジスタの電気的特性が所望の特性か判断する工程と、前記トランジスタの電気的特性が所望の特性でなければ、前記トランジスタの電気的特性の変更を行う工程と、を備えた半導体装置の製造方法である。本発明によれば、所定のトランジスタの電気的特性をより確実に所望の値とすることができる。
本発明は、前記トランジスタの電気的特性の不揮発的な変更は、前記ＯＮＯ膜中に電荷蓄積領域を形成することにより行う半導体装置の製造方法である。本発明によれば、ＯＮＯ膜に電荷蓄積領域を形成することにより、簡単に、トランジスタの電気的特性を不揮発的に変更することができる。
本発明は、前記トランジスタの電気的特性は閾値電圧とドレイン電流の少なくとも一方である半導体装置の製造方法である。本発明によれば、所定のトランジスタの閾値電圧とドレイン電流の少なくも一方を不揮発的に変更することで、前記トランジスタを有する回路を、所望の回路特性とすることができる。
前記トランジスタの電気的特性を電気的かつ不揮発的に変更する工程は、前記トランジスタのチャネルの幅を電気的に制御する工程と、前記トランジスタに含まれるＯＮＯ膜内の電荷蓄積領域をプログラム又は消去する工程とを含む構成とすることができる。この場合、前記トランジスタのチャネルの幅を電気的に制御する工程は、前記チャネルの近傍に設けられたサイドゲートに電圧を印加する工程を含む構成とすることができる。
本発明は、トランジスタの電気的特性を確認するステップと、前記トランジスタの電気的特性が所望の特性か判断するステップと、前記トランジスタの電気的特性が所望の特性でなければ、前記トランジスタの電気的特性を不揮発的に変更するステップと、を備えた半導体装置の制御方法である。本発明によれば、トランジスタを形成後、トランジスタを有する回路が所望の回路特性でなかった場合も、所定のトランジスタの電気的特性を不揮発的に変更することにより、所望の回路特性とすることができる。
前記トランジスタの電気的特性の不揮発的な変更は、ＯＮＯ膜中に電荷蓄積領域を形成することにより行う構成とすることができる。本発明によれば、ＯＮＯ膜に電荷蓄積領域を形成することにより、簡単に、トランジスタの電気的特性を不揮発的に変更することができる。
前記トランジスタの電気的特性は例えば、閾値電圧とドレイン電流の少なくとも一方である。本発明によれば、所定のトランジスタの閾値電圧とドレイン電流の少なくも一方を不揮発的に変更することで、前記トランジスタを有する回路を、所望の回路特性とすることができる。
上記制御方法において、 前記トランジスタの電気的特性を電気的かつ不揮発的に変更するステップは、前記トランジスタのチャネルの幅を電気的に制御するステップと、前記トランジスタに含まれるＯＮＯ膜内の電荷蓄積領域をプログラム又は消去するステップとを含む構成とすることができる。この場合、前記トランジスタのチャネルの幅を電気的に制御するステップは、前記チャネルの近傍に設けられたサイドゲートに電圧を印加するステップを含む構成とすることができる。
本発明によれば、トランジスタの閾値電圧やドレイン電流等の電気的特性を、非破壊的な手段で不揮発的に変更することができる。これにより、前記トランジスタを有する回路を所望の回路特性とすることができる。これにより、ＩＣ開発のための試作回数を減らすことが可能な半導体装置を提供することが可能となる。
本発明に係るトランジスタは、トランジスタの閾値電圧やドレイン電流といった特性を不揮発的に変更することができる。本明細書では、トランジスタの電気的特性を不揮発的に変更することを「プログラム」、元のトランジスタの電気的特性に戻すことを「消去」と記載する。
図１は本発明に係るトランジスタのドレイン電流を不揮発的に変更（プログラム）した例である。横軸がゲート電圧Ｖｇ、縦軸がドレイン電流Ｉｄｓである。プログラム後は、同じ閾値電圧でありながらドレイン電流が小さくなる。ゲートに同じ振幅のゲート電圧が入力された場合、プログラム後はプログラム前にくらべ、ドレイン電流出力の振幅が小さくなる。
例えば、図２に示す回路は、前述のトランジスタのソースに抵抗Ｒａが接続され接地されている。ゲートに入力電圧Ｖｉｎ、ドレインにＶｄを印加すると、出力電圧ＶｏｕｔとしてＩｄｓ×Ｒａが出力する回路である。図２の回路において、トランジスタに図１のようにドレイン電流を変更するプログラムを行うことにより、同じ入力電圧Ｖｉｎであっても、出力電圧Ｖｏｕｔを変更することができる。このように、本発明に係るトランジスタを用いれば、トランジスタの電気的特性を不揮発的に変更でき、その結果、回路特性を不揮発的に変更することができる。
実施例１は特性を不揮発的に変更できるトランジスタの例である。図３は実施例１に係るトランジスタの構造を示す。図３（ａ）は上視図（保護膜、配線、層間絶縁膜、側壁、ＯＮＯ膜は図示していない）、図３（ｂ）はＡ−Ａ´断面図（保護膜、配線、層間絶縁膜は図示していない）、図３（ｃ）はＢ−Ｂ´断面図（保護膜、配線、層間絶縁膜は図示していない）である。Ｐ型シリコン半導体基板１５（または、半導体基板に形成されたＰ型領域）上に、ＯＮＯ膜１７として、トンネル酸化膜１８、トラップ層２０、トップ酸化層２２が形成されている。ＯＮＯ膜１７上にゲート１４（第１のゲート）が形成されている。ゲート１４（第１のゲート）の対向する側部（両側）にはソース１０とドレイン１２が形成されている。ゲート１４（第１のゲート）の下であって、ソース１０とドレイン１２の間にはチャネル(図示せず)が形成される。サイドゲート１６（第２のゲート）は、ゲート１４（第１のゲート）の対向する側部以外の側部に形成されている。つまり、サイドゲート１６は、チャネルの横部に形成されている。また、サイドゲート１６のゲート１４（第１のゲート）および半導体基板１５の間には絶縁膜２４ａが形成されている。さらに、サイドゲート１６に相対する側に側壁２４が形成されている。ソース１０、ドレイン１２、ゲート１４はそれぞれコンタクトホール３０、３２、３４により上部配線に接続されている。
図４および図５を用い、実施例１の製造方法について説明する。図４は図３におけるＡ−Ａ´の断面に相当し、図５はＢ−Ｂ´の断面に相当する。図４（ａ）において、Ｐ型シリコン半導体基板１５上に、ＯＮＯ膜１７として、７ｎｍ厚の酸化シリコン膜であるトンネル酸化膜１８をＣＶＤ法または熱酸化を用い、１０ｎｍ厚の窒化シリコン膜であるトラップ層２０をＣＶＤ法を用い、１０ｎｍ厚の酸化シリコン膜であるトップ酸化膜層２２をＣＶＤ法または熱酸化により積層する。半導体基板１５中の所定領域に、例えば砒素をイオン注入し熱処理することにより、ソース１０、ドレイン１２を形成する。
図４（ｂ）において、例えば膜厚１２０ｎｍで燐をドープした多結晶シリコンを形成する。その後、所定の領域をエッチングして、ゲート１４を形成する。
図５（ａ）において、ゲート１４をマスクにＯＮＯ膜１７をエッチングする。全面に例えば２０ｎｍ厚の窒化シリコン膜、９０ｎｍ厚の酸化シリコン膜をＣＶＤ法により形成し、全面をエッチングする。これにより、ゲート１４とＯＮＯ膜１７の側部に窒化シリコンである絶縁膜２４ａおよび酸化シリコン膜２４ｂからなる側壁２４を形成する。
図５（ｂ）において、層間絶縁膜２６として、例えば１５００ｎｍ厚のＢＰＳＧ（Boro Phospho Silicated Glass）等の酸化シリコン膜を形成する。所定領域の層間絶縁膜２６をエッチングし、サイドゲート用の孔を形成する。このときのエッチングは、酸化シリコン膜と窒化シリコン膜で選択比を持たせることにより、窒化シリコン膜である絶縁膜２４ａ上で停止させることができる。さらに、ソース１０、ドレイン１２、ゲート１４と配線を接続するコンタクトホール３０、３２、３４を同時に形成することができる。コンタクトホール３０、３２、３４下には窒化シリコン膜が存在しないため、ソース１０、ドレイン１２、ゲート１４表面に達するコンタクトホールを形成することができる。
図５（ｃ）において、バリア金属として、例えば１５ｎｍ厚のＴｉＮ膜、４０ｎｍ厚のＴｉ膜をスパッタ法にて形成する。バリア金属上に、例えば４００ｎｍ厚のタングステンをＣＶＤ法により形成する。ＣＭＰ法により平坦化し、サイドゲート１６を形成する。このときコンタクトホール３０、３２、３４も同時に形成される。サイドゲート１６は窒化シリコン膜である絶縁膜２４ａを挟み、半導体基板１５上に形成される。
図５（ｄ）において、例えばアルミニウムを用い、配線２８を形成する。保護膜（図示せず）を形成し、実施例１に係るトランジスタが完成する。
次に、サイドゲートに所定電圧を印加したときに半導体基板１５内に生じる蓄積層４６、空乏層４４、チャネル（反転層）４２について説明する。図６は図３（ｃ）と同じ構成の断面図（左右は逆になっている）に蓄積層４６、空乏層４４、チャネル４２を模式的に描いた図である。ゲート１４に閾値電圧より大きい電圧Ｖｇを印加し、サイドゲート１６に所定の電圧を印加すると、サイドゲート１６直下の半導体基板１５内には蓄積層４６が形成され、ゲート１４直下にはチャネル（反転層）４２が形成される。蓄積層４６とチャネル（反転層）４２と間には空乏層４４が形成される。
図７は横軸が図６のサイドゲート１６の中心を０とし、ゲート方向の座標Ｘを示している。横軸で、サイドゲートと記載した範囲がサイドゲート１６下の座標であることを示し、ゲートと記載した範囲がゲート１４下の座標であることを示す。縦軸は、座標Ｘのシリコン表面ポテンシャルを表している。ここで、シリコン表面ポテンシャルが０より小さいと座標Ｘには蓄積層４６が形成される。シリコン表面ポテンシャルがシリコンのバンドギャップの中心値φｂ以上であると、座標Ｘには反転層が形成される。反転層に電子が誘起されるとチャネル４２となる。シリコン表面ポテンシャルが０からφｂの間であると、座標Ｘは空乏層４２となる。
ゲート１４に例えば３．３Ｖを印加し、サイドゲート１６に所定の電圧が印加された場合のシリコン表面のポテンシャルが図７中のポテンシャル曲線である。この場合、サイドゲート１６直下はほとんど蓄積層４６となっており、ゲート直下の約半分は空乏層４４、残り半分がチャネル（反転層）４２となっている。サイドゲート電圧をさらに印加した場合のポテンシャル曲線がサイドゲート電圧：高の破線である。ゲート直下の空乏層４４領域が延び、チャネル（反転層）４２が減少する。反対に、サイドゲート電圧を低くすると、ゲート１４直下の空乏層４４は小さくなり、チャネル（反転層）４２の領域が大きくなる。このように、サイドゲート電圧を変化させることにより、ゲート１４直下の空乏層４４の拡がりを制御し、チャネル４２の幅を制御することができる。
実施例１に係るトランジスタの動作につき説明する。表１はプログラム、通常動作、消去時の各端子の例を示す。プログラムはサイドゲートにＶｓｇとして、所定の電圧を印加し、ゲート、ソースにそれぞれ３．３Ｖ、１．５Ｖを印加する。通常動作時は、ゲート、ドレインにそれぞれ１．５Ｖ、０．７Ｖが印加される。消去時はゲートに−５Ｖが印加される。以下、各動作につき説明する。なお、オフとは接地されていることを示す。まず、トランジスタのドレイン電流を不揮発的に変更する場合（ケース１）のプログラムについて説明する。
図８から図１０は図３と同じ構成図に蓄積層４６a、空乏層４４ａ、チャネル４２ａ，４２ｂおよび電荷蓄積領域４０ａを模式的に描いた図である。ソース１０、ドレイン１２およびゲート１４をオフし、サイドゲート１６をオンし所定の電圧を印加する。これにより、前述したように、サイドゲート１６周辺の半導体基板１５中に蓄積層４６ａが形成される。
次に、図９において、サイドゲート１６に所定の電圧を印加した状態で、ソース１０とゲート１４をオンにし、例えば１．５Ｖと３．３Ｖをそれぞれ印加する。これにより、ゲート１４直下の半導体基板１５中には、サイドゲート１６側に空乏層４４ａ、サイドゲート１６と反対側にチャネル４２ａが形成される。チャネル４２ａ内で生じたホットエレクトロンが、ゲート１４直下のソース１０側のトラップ層２０に蓄積され、電荷蓄積領域４０ａが形成される。
次に、図１０において、ソース１０、ドレイン１２、ゲート１４、サイドゲート１６がオフされ、半導体基板１５中に形成されていた蓄積層４６ａ、空乏層４４ａ、チャネル４２ａは消滅する。トラップ層２０内に形成された電荷蓄積領域４０ａは、周囲を酸化シリコン膜であるトンネル酸化膜１８、トップ酸化膜２２で囲まれており、不揮発的に電荷を維持する。これによりケース１のプログラムが終了する。
ケース１のプログラム後のトランジスタの通常動作につき説明する。図１１０は通常動作時のトランジスタを示す図である。図１１（ａ）は上視図、図１１（ｂ）はＡ−Ａ´断面図、図１１（ｃ）はＢ−Ｂ´断面図、図１１（ｄ）はＣ−Ｃ´断面図を示し、チャネル４２ｂおよび電荷蓄積領域４０ａが模式的に描かれている。ソース１０とサイドゲート１６はオフされ、ドレイン１２およびゲート１４はオンし、例えば、０．７Ｖおよび１．５Ｖがそれぞれ印加される。このとき、図１１（ｄ）のように、ゲート１４直下のサイドゲート１６側にはソース１０とドレイン１２間にチャネル４２ｂが形成される。しかし、ゲート１４直下のサイドゲート１６と反対側は、図１１（ｂ）のようにチャネルが形成されない。これは、ソース側に電荷蓄積領域４０ａが形成されているためである。
したがって、チャネルの幅Ｗは電荷蓄積領域４０ａの分、狭くなる。ドレイン電流Ｉｄｓは（Ｗ／Ｌ）×（Ｖｇ-Ｖｔ）Ｖｄに比例する。ここで、Ｗはチャネル幅、Ｌはチャネル長、Ｖｇはゲート電圧、Ｖｄはドレイン電流、Ｖｔは閾値電圧である。ケース１のプログラム前後で、Ｗが小さくなるため、ドレイン電流Ｉｄｓは、図１のように、閾値電圧は変わらず、ゲート電圧に対する傾きが小さくなる。
以上のように、ケース１のプログラム時にサイドゲートに印加する電圧を制御することにより、電荷蓄積領域４０を所望の幅とすることができる。電荷蓄積領域４０は不揮発的に維持される。その後、トランジスタを動作させたときは、電荷蓄積領域４０の真下にはチャネル４２は形成されない。このため、チャネル幅Ｗがプログラム前より狭くなり、ドレイン電流Ｉｄｓは小さくなる。このように、ドレイン電流Ｉｄｓを不揮発的に変更することができる。
次に、トランジスタの閾値電圧を不揮発的に変更する場合（ケース２）のプログラムについて図１２から図１４を用い説明する。
図１２は図８と同様の図である。ソース１０、ドレイン１２、ゲート１４およびサイドゲート１６をオフしている。サイドゲート１６をオフしているため、図８で説明したような蓄積層４６は形成されない。
次に、図１３において、ソース１０とゲート１４をオンにし、例えば１．５Ｖと３．３Ｖをそれぞれ印加する。これにより、ゲート１４直下全面にチャネル４２ｃが形成される。チャネル４２ｃ内で生じたホットエレクトロンが、ゲート１４直下のソース１０側のトラップ層２０に蓄積され、電荷蓄積領域４０ｃが形成される。蓄積される電荷量は、時間によって制御できる。
次に、図１４において、ソース１０、ドレイン１２、ゲート１４およびサイドゲート１６がオフされ、半導体基板１５中に形成されていたチャネル４２ｃは消滅する。トラップ層２０内に形成された電荷蓄積領域４０ｃは、不揮発的に電荷を維持する。これによりケース２のプログラムが終了する。
ケース２のプログラム後の通常動作につき説明する。図１５は通常動作時のトランジスタを示す図である。図１５（ａ）は上視図、図１５（ｂ）はＡ−Ａ´断面図、図１５（ｃ）はＢ−Ｂ´断面図、図１５（ｄ）はＣ−Ｃ´断面図を示す。ソース１０とサイドゲート１６はオフされ、ドレイン１２およびゲート１４はオンし、例えば、０．７Ｖおよび１．５Ｖがそれぞれ印加される。このとき、ゲート１４直下のソース１０とドレイン１２間にチャネル４２ｄが形成される。しかし、ソース１０側に形成された電荷蓄積領域４０ｃにより、プログラム前のトランジスタに比べ、ゲート電圧を大きく印加しないとチャネル４２ｄは形成されない。すなわち、閾値電圧Ｖｔｈが大きくなる。一方、チャネル４２ｄのチャネル幅は、ケース２のプログラムによっても変わらない。よって、ドレイン電流のゲート電圧に対する傾きは変わらない。図１６はケース２プログラム前後におけるドレイン電流Ｉｄｓとゲート電圧Ｖｇ特性を示している。閾値電圧はＶｔｈからＶｔｈ´と大きくなる。一方、ドレイン電流のゲート電圧に対する傾きは変わらない。
以上のように、ケース２プログラム時に、電荷蓄積領域４０ｃをチャネル幅全体に形成することにより、トランジスタの閾値電圧を不揮発的に変更することができる。また、電荷蓄積層４０ｃに蓄積させる電荷量を調整することにより、所望の閾値電圧を得ることができる。
次に、ケース1またはケース２の消去について説明する。例えば、ソース１０、ドレイン１２およびサイドゲート１６をオフし、ゲート１４をオンにし、−５Ｖを印加する。これにより、トンネル酸化膜１８にＦ−Ｎ（Fowler-Nordheim）トンネル電流が流れ、電荷蓄積領域４０の電荷が消滅する。これにより、トランジスタはプログラム前の状態に戻る。消去は、例えばホットホール方式を用いても行うことができる。
ケース１およびケース２のプログラムにおいては、ドレイン電流と閾値電圧を独立に不揮発的に変更したが、ケース１とケース２のプログラムを組み合わせることにより、ドレイン電流と閾値電圧の両方を不揮発的に変更することもできる。
以上説明したように、実施例１に係るトランジスタは、プログラムにより、閾値電圧とドレイン電流の少なくとも一方を非破壊で不揮発的に変更することができる。さらに、消去を行うことにより、元の電気的特性に戻すことができる。これらプログラム、消去は何度でも繰り返すことができる。実施例１に係るトランジスタをＩＣ内の回路の電気的特性を律する重要なトランジスタに用いることにより、回路の電気的特性を、所定の値に不揮発的に変更することができる。
実施例２は実施例１に係るトランジスタを有するアナログ回路を備えた半導体装置の例である。図１７は実施例２の構成図である。実施例２は、アナログ回路部５０と、プログラム、消去を行う所定のトランジスタを特定する行デコーダ５２および列デコーダ５４と、行デコーダ５２および列デコーダ５４に所定のトランジスタのアドレスを供給するアドレスレジスタ５６を有する。さらに、トランジスタの電気的特性を読み出すセンスアンプ５８と、トランジスタの電気的特性を外部回路に出力するＩ／Ｏ（入出力回路）部６０を有する。外部接続回路６６は実施例２の外部に接続された回路であり、差動アンプ６２とサイドゲート電圧印加／コントロール部６４を有している。
アナログ回路部５０内の所定のトランジスタの電気的特性を所望の値に電気的かつ不揮発的に変更し調整する工程（調整工程）について、ドレイン電流をプログラムする場合を例に説明する。図１８は、調整工程のフローチャートであり、図１９は所定のトランジスの各端子電圧のタイミングチャートを示す。
まず、図１８のステップＳ７０において、所定のトランジスタのアドレスを設定する。具体的には、トランジスタのアドレスをアドレスレジスタ５６から行デコーダ５２、列デコーダ５４に供給し、行デコーダ５２、列デコーダ５４がトランジスタを特定する。このとき、図１９においては、全ての電圧はオフされている。
次に、図１８のステップＳ７２にて、トランジスタの電気的特性の確認（測定）を行う。トランジスタの各端子は図１９の領域Ａのように、ゲート電圧、ドレイン電圧が印加される。センスアンプ５８がトランジスタの電気的特性を読み取り、Ｉ／Ｏ部６０より外部接続回路６６に出力する。
次に、図１８のステップＳ７４にて、トランジスタの電気的特性が所望の特性か判断する。差動アンプ６２が参照電圧ＶｒｅｆｆとＩ／Ｏ部６０の差をサイドゲート電圧印加／コントロール部６４に出力し、サイドゲート電圧印加／コントロール部６４が所望の特性か判断する。トランジスタの全端子は図１９の領域Ｂのようにオフされる。
所望の特性の場合は、ステップＳ７６に進み、調整工程は終了する。トランジスタの電気的特性が所望の特性でない場合は、ステップＳ７８に進む。ステップＳ７８では、サイドゲート電圧印加／コントロール部６４が所定のトランジスタに電圧を印加し、所定のトランジスタの電気的特性の電気的かつ不揮発的な変更（プログラム）を行う。図１９において、所定のサイドゲート電圧が印加される。次に、領域Ｃにおいてゲート電圧およびソース電圧が印加される。すなわち、チャネルの近傍に設けられたサイドゲートに電圧を印加することにより、トランジスタのチャネル幅を電気的に制御する。これにより、トランジスタに含まれるＯＮＯ膜内の電荷蓄積領域をプログラムする。ゲート電圧およびソース電圧がオフされ、サイドゲート電圧がオフされる。その後、ステップＳ７２に戻る。
ステップＳ７２において、再びゲート電圧およびソース電圧が印加され（図１９の領域Ｄ）、ドレイン電流を確認する。ステップＳ７４にて、ドレイン電流が所望の値か判断される。全ての端子の電圧がオフされる（図１９の領域Ｅ）。所望の値であれば、ステップＳ７６に進み、調整工程が終了する。
このようにして、所定のトランジスタのドレイン電流を所望の値に調整することができる。同様に、トランジスタの閾値電圧についても所望の値に電気的かつ不揮発的に変更し調整することができる。また、ステップＳ７８はトランジスタに含まれるＯＮＯ膜内の電荷蓄積領域を消去する工程であってもよい。調整工程は、例えばウェーハ状態での試験やパッケジング後の出荷試験において行うこともできる。この場合、図１７の外部接続回路６６はＬＳＩテスタ等の試験装置で行うことができる。これにより、非常に高速に調整工程を行うことができる。
実施例２においては、半導体基板上にトランジスタを形成した後、トランジスタの電気的特性を不揮発的に変更し調整する工程（調整工程）を行う。これにより、半導体基板上に形成されたトランジスタを有する回路の回路特性が所望の特性でなかった場合も、所定のトランジスタの閾値電圧やドレイン電流といった特性を不揮発的に変更することにより、回路特性を所望の特性とすることができる。これにより、例えば、ゲート長やイオン注入の条件が揺らいだとしても、個々の半導体装置の回路特性を所望の特性にすることができる。また、アナログ回路ＩＣの開発において、所望の回路特性が得られるまで再設計を行い試作を繰り返す必要がなく、早期に新しいアナログ回路の開発を行うことができる。
以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。例えば、実施例ではアナログ回路の例であったが、デジタル回路においても、本発明が適用できる。
Claims (15)
- 半導体基板上に形成されたＯＮＯ膜と、
該ＯＮＯ膜上に形成された第１のゲートと、
該第１のゲートの対向する側部の前記半導体基板表面に形成されたソースおよびドレインと、
前記半導体基板上に形成される第２のゲートとを有し、
前記第１のゲートは、印加されるゲート電圧に応じて前記半導体基板の直下の領域に選択的に反転層を形成し、
該第２のゲートは前記１ゲートの前記対向する側部以外の側部に形成され、印加されるコントロール電圧に応じて自身の直下の半導体基板領域に蓄積状態領域を形成するとともに前記蓄積状態領域と前記反転層との間に空乏層を形成するためのサイドゲートであり、前記空乏層の広がりにより前記反転層幅が調整され、前記反転層と前記ＯＮＯ膜との間での電荷移動により前記ＯＮＯ膜の蓄積電荷量を調整する、半導体装置。 - 前記第１のゲートの下であって、前記ソースと前記ドレインの間にチャネルを具備し、
前記サイドゲートが前記チャネルの横部に形成される、請求項１記載の半導体装置。 - 前記サイドゲートと前記半導体基板の間に、絶縁膜を備える、請求項１または２記載の半導体装置。
- 前記サイドゲートに印加する電圧に応じて、前記ＯＮＯ膜、前記第１のゲート、前記ソース及び前記ドレインを含むトランジスタの電気的特性を不揮発的に変更することができる、請求項１から３のいずれか一項記載の半導体装置。
- 前記トランジスタの電気的特性の不揮発的な変更は、前記ＯＮＯ膜の窒化膜であるＮ膜中に電荷蓄積領域を形成することにより行う、請求項４記載の半導体装置。
- 前記トランジスタの電気的特性は、トランジスタの閾値電圧とドレイン電流の少なくも一方である、請求項４または５記載の半導体装置。
- 前記ＯＮＯ膜に電荷が蓄積されている、請求項１から４のいずれか一項記載の半導体装置。
- 半導体基板上にソース、ドレイン、電荷蓄積層を有する絶縁膜、前記絶縁膜上のゲート、および前記ゲートのチャネル幅方向の側部に配置されるサイドゲートを有するトランジスタを形成する工程と、
前記ゲートおよびサイドゲートに電圧を印加することにより、前記半導体基板表面の前記ゲート下に反転層を形成し、前記再度ゲート下に蓄積状態領域を形成するとともに前記蓄積状態領域と前記反転層との間に空乏層を形成して前記反転層の幅を調整し、前記反転層と前記絶縁膜との間の電荷の移動により前記絶縁膜の電荷蓄積層の電荷蓄積量を制御して前記トランジスタの電気的特性を電気的かつ不揮発的に変更し調整する工程と、を備えた半導体装置の製造方法。 - 前記トランジスタの電気的特性を電気的かつ不揮発的に変更し調整する工程が、
前記トランジスタの電気的特性を確認する工程と、
前記トランジスタの電気的特性が所望の特性か判断する工程と、
前記トランジスタの電気的特性が所望の特性でなければ、前記トランジスタの電気的特性の電気的かつ不揮発的な変更を行う工程と、を備えた請求項８記載の半導体装置の製造方法。 - 前記トランジスタの電気的特性は閾値電圧とドレイン電流の少なくとも一方である、請求項８または９に記載の半導体装置の製造方法。
- 前記トランジスタの電気的特性を電気的かつ不揮発的に変更する工程は、前記トランジスタに含まれる前記絶縁膜の電荷蓄積層内の電荷蓄積領域をプログラム又は消去する工程とを含む、請求項８記載の半導体装置の製造方法。
- トランジスタの電気的特性を確認するステップと、
前記トランジスタの電気的特性が所望の特性か判断するステップと、
前記トランジスタの電気的特性が所望の特性でなければ、前記トランジスタのチャネルの近傍に設けられたサイドゲートおよび前記チャネル上に形成されるゲートに電圧を印加することにより、前記サイドゲート下に蓄積状態領域を形成するとともに前記ゲート下に反転層を形成しかつ前記蓄積状態領域と前記反転層との間の空乏層を形成して前記反転層の幅を調整し、前記幅が調整された反転層と前記ゲート下に形成される絶縁膜の電荷蓄積層の電荷蓄積量を調整して、前記トランジスタの電気的特性を電気的かつ不揮発的に変更するステップと、
を備えた半導体装置の制御方法。 - 前記絶縁膜はＯＮＯ膜であり、前記電荷蓄積層は前記ＯＮＯ膜の窒化シリコン膜であるN膜であり、前記トランジスタの電気的特性の電気的かつ不揮発的な変更は、前記窒化膜に電荷蓄積領域を形成することにより行う、請求項１２記載の半導体装置の制御方法。
- 前記トランジスタの電気的特性は閾値電圧とドレイン電流の少なくとも一方である、請求項１２または１３記載の半導体装置の制御方法。
- 前記トランジスタの電気的特性を電気的かつ不揮発的に変更するステップは、前記ＯＮＯ膜内の電荷蓄積領域をプログラム又は消去するステップを含む、請求項１２記載の半導体装置の制御方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2005/003024 WO2006090458A1 (ja) | 2005-02-24 | 2005-02-24 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2006090458A1 JPWO2006090458A1 (ja) | 2008-07-17 |
| JP4903687B2 true JP4903687B2 (ja) | 2012-03-28 |
Family
ID=36927109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007504592A Active JP4903687B2 (ja) | 2005-02-24 | 2005-02-24 | 半導体装置、半導体装置の製造方法および半導体装置の制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7323744B2 (ja) |
| JP (1) | JP4903687B2 (ja) |
| WO (1) | WO2006090458A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090061608A1 (en) * | 2007-08-29 | 2009-03-05 | Merchant Tushar P | Method of forming a semiconductor device having a silicon dioxide layer |
| US10199385B1 (en) | 2017-08-01 | 2019-02-05 | United Microelectronics Corp. | Non-volatile memory device with reduced distance between control gate electrode and selecting gate electrode and manufacturing method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031304A (ja) * | 1998-07-13 | 2000-01-28 | Sony Corp | メモリ素子およびメモリアレイ |
| JP2004023044A (ja) * | 2002-06-20 | 2004-01-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5559735A (en) * | 1995-03-28 | 1996-09-24 | Oki Electric Industry Co., Ltd. | Flash memory having select transistors |
| US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| TW523881B (en) * | 2001-02-08 | 2003-03-11 | Samsung Electronics Co Ltd | Non-volatile memory device and method of manufacturing the same |
| US6894931B2 (en) * | 2002-06-20 | 2005-05-17 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| KR100446308B1 (ko) * | 2002-09-11 | 2004-09-01 | 삼성전자주식회사 | 선택 트랜지스터 구조와 ｓｏｎｏｓ 셀 구조를 갖는불휘발성 메모리 소자 및 그 제조 방법 |
| US7569882B2 (en) * | 2003-12-23 | 2009-08-04 | Interuniversitair Microelektronica Centrum (Imec) | Non-volatile multibit memory cell and method of manufacturing thereof |
-
2005
- 2005-02-24 WO PCT/JP2005/003024 patent/WO2006090458A1/ja not_active Application Discontinuation
- 2005-02-24 JP JP2007504592A patent/JP4903687B2/ja active Active
-
2006
- 2006-02-24 US US11/361,724 patent/US7323744B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031304A (ja) * | 1998-07-13 | 2000-01-28 | Sony Corp | メモリ素子およびメモリアレイ |
| JP2004023044A (ja) * | 2002-06-20 | 2004-01-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060237779A1 (en) | 2006-10-26 |
| US7323744B2 (en) | 2008-01-29 |
| JPWO2006090458A1 (ja) | 2008-07-17 |
| WO2006090458A1 (ja) | 2006-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8679915B2 (en) | Non-volatile semiconductor device and method of fabricating embedded non-volatile semiconductor memory device with sidewall gate | |
| US5684739A (en) | Apparatus and method for determining current or voltage of a semiconductor device | |
| US7923767B2 (en) | Non-volatile storage with substrate cut-out and process of fabricating | |
| KR20070033095A (ko) | 반도체 소자의 제조 방법 | |
| US8391068B2 (en) | Adaptive programming for flash memories | |
| US7851306B2 (en) | Method for forming a flash memory device with straight word lines | |
| JP4903687B2 (ja) | 半導体装置、半導体装置の製造方法および半導体装置の制御方法 | |
| JP6757625B2 (ja) | 不揮発性記憶素子およびそれを備えるアナログ回路 | |
| JP3531081B2 (ja) | 半導体装置およびその製造方法、ならびにそれを利用したベリファイ方法 | |
| KR102564605B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP2003282745A (ja) | 半導体記憶装置 | |
| KR101694389B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| US6330191B2 (en) | Semiconductor storage device and production method thereof | |
| JP2006210700A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR100620219B1 (ko) | 메모리 소자의 제조방법 | |
| US9653314B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20220406798A1 (en) | Neuromorphic ferroelectric field effect transistor (fefet) device with anti-ferroelectric buffer layer | |
| JP2004087818A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US7681155B2 (en) | Method of designing and manufacturing semiconductor device | |
| JP4440670B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US20070211539A1 (en) | Method for resetting threshold voltage of non-volatile memory | |
| JP2020187459A (ja) | 定電圧回路及びその動作方法、及び半導体装置 | |
| TW550762B (en) | Structure, fabrication and operation method of flash memory device | |
| CN111384058A (zh) | 三维非易失性存储器装置及其制造方法 | |
| JPH10135360A (ja) | 半導体記憶装置とその書込み電圧設定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100208 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100616 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100805 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120105 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4903687 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |