JP4903668B2

JP4903668B2 - 導電膜の製造方法及びその構造、及び該導電膜を具えたプローブカード

Info

Publication number: JP4903668B2
Application number: JP2007281546A
Authority: JP
Inventors: 東權呉; 敏傑周; 宏彝林
Original assignee: Industrial Technology Research Institute ITRI
Current assignee: Industrial Technology Research Institute ITRI
Priority date: 2007-10-05
Filing date: 2007-10-30
Publication date: 2012-03-28
Anticipated expiration: 2027-10-30
Also published as: US7710132B2; JP2009094442A; TWI360182B; TW200917366A; US20090091343A1

Description

本発明は一種の導電膜の製造方法及びその構造、及び該導電膜を具えたプローブカードに係り、特に、複数プローブが一つのボンディングパッドに対応し、任意のボンディングパッド配列のウエハに適用可能であるプローブカードに関する。

プローブカード（ｐｒｏｖｅｃａｒｄ）は集積回路（ＩＣ）のダイシング、パッケージ前の、ウエハーに対してプローブ（ｐｒｏｖｅ）で機能試験を行って、不良品を振るい落とし、更に後続工程を行うのに応用される。ナノ電子技術の発展に伴い、ＩＣの線幅はすでにナノメータレベルに達し、パッド（ｐａｄ）間のピッチもそれに伴い微小となっている。このほか、ウエハレベルプローブ試験（ｗａｆｅｒｌｅｖｅｌｐｒｏｂｉｎｇｔｅｓｔ）には、一回で複数のダイをプローブ試験できるか、更には一回に一枚のウエハ全体をプローブ試験できるようにして、試験効率をアップし、試験コストを下げることが期待されている。

現在、すでに商品化されたプローブカード技術は、サスペンション式（例えばエポキシリングプローブカード）、垂直式（例えばコブラプローブカード）、及びＤＲＡＭに常用されるハイレベルＭＥＭＳプローブカードの３種類に大別される。

そのうち、サスペンション式プローブカードはその最小ピッチ（ｍｉｎ．ｐｉｔｃｈ）を４０μｍまで小さくできるが、図１、２に示されるような、パッド１１０、２１０が辺縁に分布したウエハ１００、２００のみに適用され、そのピン数が制限され、ローレベルプローブカードに属する。垂直式プローブカード、例えば特許文献１記載のものは、図３に示されるように、パッド３１０が規則的にアレイ配列されたウエハ３００に適用可能であって、ハイレベルプローブカードに属し、ピン数が制限されないが、そのピンピッチが１００μｍ以下の時には技術的ネックがあり、このため現在はフリップチップパッケージＩＣのプローブ試験にのみ応用可能である。

上述の二種類のプローブカードは手作業でプリント回路板（ＰＣＢ）上に組み立てられ、その製造コストとピン数（ｐｉｎｃｏｕｎｔｓ）が大きく関係し、ピン数が多くなるほど製造コストが高くなる。

第３種のＤＲＡＭ用ＭＥＭＳプローブカードには、例えば特許文献２及び３に記載のものがあり、その製造工程は複雑でえ、ピンピッチが７０μｍ以下の時の技術困難度は比較的大きく、プローブカードの単価を下げず、且つその試験可能なパッド配列は図１の形態のものに限られる。

総合すると、現在のプローブカードはいずれも一つのピンが一つのパッドに対応する方式で試験を行い、パッド位置が変わると、ピンヘッドを新たに製造しなければならず、且つ往々にして微細なピンの製造工程は制限を受け、このため、極細ピッチ（Ｕｌｔｒａ
ｆｉｎｅｐｉｔｃｈ）（＜７０μｍ）、高ピン数（Ｈｉｇｈｐｉｎｃｏｕｎｔｓ）に対しては、フルウエハ試験（Ｆｕｌｌｗａｆｅｒｔｅｓｔｉｎｇ）等の技術で挑戦する。伝統的なモールディング、或いは引き抜き、フォーミング等のピン成型方式に存在する、コストが高く、ピン体積が大きく、外形が制限される等の欠点を考慮し、現在、特許文献４及び５等が提供されてるが、それらも「１ピン対１パッド」の欠点から脱却していない。このため、徹底的に小ピッチのネックを突破すると共に高ピン数、低製造コストを兼ね備えることで、将来のナノ電子装置の試験要求を満足させられる。

米国特許第４０２７９３５号米国特許第５４７６２１１号米国特許第６２６８０１５号台湾特許出願第９０１０７４４１号台湾特許出願第９３１０７０２６号

本発明は一種の導電膜の製造方法及びその構造、及び該導電膜を具えたプローブカードを提供することを目的とし、このプローブカードは任意のパッド配列のウエハに適用可能で、製造コストが低く、修理が容易で、第面積のプローブ試験を行えるものとする。

本発明は一種の導電膜の製造方法を提供し、それは、
基板上に、第１絶縁層、第１金属層、ホトレジスト層を順に形成する工程、
該ホトレジスト層上に複数の溝を形成し、該複数の溝の両端に該ホトレジスト層の対向する２つの辺縁を貫通させる工程、
該溝内に第２金属層を成長させ、該第２金属層を第１金属層と結合させて、電気的に導通させる工程、
該ホトレジスト層を除去する工程、
該第２金属層に被覆されていない該第１金属層を除去して、少なくとも一つの金属マイクロ線を形成する工程、
該金属マイクロ線上を第２絶縁層で被覆し、該第２絶縁層を該第１絶縁層と結合させて絶縁薄膜を形成し、該金属マイクロ線をその内部に被覆する工程、
該絶縁薄膜を該金属マイクロ線と一体に該基板より剥離し、金属マイクロ線アレイユニットを形成する工程、
複数層の金属マイクロ線アレイユニットを接着して所定厚さに堆積させ、導電膜を形成する工程、
を包含する。

そのうち、該絶縁薄膜は高誘電率を具備する高分子絶縁薄膜とされ、例えば、ポリジメチルシロキサン（ＰＤＭＳ）、ポリイミド（ＰＩ）とされる。

そのうち、該金属マイクロ線は高導電性と高強度を具備する材質、例えばニッケルコバルト合金（Ｎｉ−Ｃｏ）とされる。

そのうち、該金属マイクロ線は高細長比を具え、その線径は４μｍ以下とされる。

そのうち、該金属マイクロ線のピッチは１０μｍ以下とされる。

そのうち、該金属マイクロ線の断面は長方形或いは正方形とされる。

そのうち、複数層の金属マイクロ線アレイユニットは、表面処理と機械治癒（ｍｅｃｈａｎｉｃａｌｈｅａｌｉｎｇ）技術により、接着され所定厚さに堆積される。

そのうち、該機械治癒技術は真空環境下で実行される。

そのうち、相互に堆積される該金属マイクロ線アレイユニットにおいて、金属マイクロ線は相互に平行とされる。

該導電膜の製造方法は更に裁断工程を包含し、該裁断工程において導電膜が特定サイズに裁断される。

該裁断工程は、レーザー、イオンビーム或いはプラズマ等エネルギービームにより実行される。

該基板はシリコンウエハとされる。

該第１金属層と第２金属層はナノレベルのニッケル或いは銅金属薄膜とされるか、或いは高導電性と高強度を具備するニッケルコバルト合金（Ｎｉ−Ｃｏ）とされる。

前述のホトレジスト層上に複数の溝を形成する工程は、レーザー、イオンビーム或いはプラズマ等のエネルギービームを用いてマスクを通して或いは直接ドローイングする方式で形成される。

そのうち、該複数の溝は単層単方向に相互に平行に配列される。

また、上述の目的を達成するため、本発明は導電膜の構造も提供し、それは、複数層の金属マイクロ線アレイユニットが所定の厚さに接着、堆積されて形成される。該金属マイクロ線アレイユニットは絶縁薄膜により単層単方向配列された複数の金属マイクロ線を被覆して形成される。

上述の目的を達成するため、本発明はさらに導電膜式プローブカードを提供し、それは、複数の金属マイクロ線アレイユニットを所定厚さに接着、堆積して形成し、該金属マイクロ線アレイユニットは絶縁薄膜で単層単方向配列した複数の金属マイクロ線を被覆してなり、
該導電膜と結合された拡線板と、
該拡線板を駆動するための回路板と、
を包含する。

総合すると、本発明の提供する薄膜式プローブカードは、伝統的な「１ピン対１ボンディングパッド」の概念を排除し、ピンピッチとピン数のネックを突破し、その製造コストは低く、量産可能で、大幅に関係産業の競争力を向上する。

図４から図１１の本発明の導電膜製造フローの端面構造図を参照されたい。それはマイクロ／ナノ高分子薄膜技術、ＬＩＧＡ技術、高硬度マイクロエレクトロモールディング技術等、マイクロ／ナノ製造技術を結合した方法であり、以下の工程を包含する。

図４に示されるように、まず、シリコンウエハ基板４１０を用意する。該シリコンウエハ基板４１０の上に、ミクロンレベルの高分子薄膜、例えばポリジメチルシロキサン（ＰＤＭＳ）、ポリイミド（ＰＩ）をコーティングし、第１絶縁層４２０となす。更に、該第１絶縁層４２０の上にスパッタ或いはケミカルめっきの方式で、ナノメータレベルの金属薄膜、例えばニッケル或いは銅を形成し、第１金属層４３０となす。更に、該第１金属層４３０の上にコーティングによりホトレジスト層４４０を形成する。

図５に示されるように、更に、レーザー、イオンビーム或いはプラズマ等エネルギービームを使用しマスクを通すか或いは直接ドローイングして、該ホトレジスト層４４０上に複数の溝４４１を形成する。図１２も参照されたい。図１２は該ホトレジスト層４４０上に複数の溝４４１を形成した立体構造図であり、それによると該溝４４１は単層単方向に相互に平行に配列され、且つ該複数の溝４４１の両端は該ホトレジスト層４４０の対向する二つの辺縁を貫通する。

図６に示されるように、該溝４４１内に電気めっき工程で第２金属層４５０を成長させる該第２金属層４５０は高導電性と高強度の金属、例えばニッケルコバルト合金（Ｎｉ−Ｃｏ）を使用し、該第２金属層４５０は該第１金属層４３０と結合されて電気的導通を形成し得る。

図７に示されるように、ホトレジスト層４４０を除去する。

図８に示されるように、更にエッチング方式で、該第２金属層４５０で被覆されていない第１金属層４３０を除去し、複数の金属マイクロ線４６０を形成する。図示される該金属マイクロ線４６０の断面は長方形を呈するが、このほかに、該第２金属層４５０及び第１金属層４３０の厚さの組合せにより、該金属マイクロ線４６０の断面設計は正方形或いはその他の幾何形状とされ得る。

図９に示されるように、該金属マイクロ線４６０上を第２絶縁層４７０で被覆する。該第２絶縁層４７０は該第１絶縁層４２０と結合され絶縁薄膜４８０を構成可能であり、該金属マイクロ線４６０をその内部に被覆する。

図１０に示されるように、該絶縁薄膜４８０を該金属マイクロ線４６０と一体にシリコンウエハ基板４１０より剥離し（図９）、金属マイクロ線アレイユニット４９０を構成する。該金属マイクロ線４６０は高い細長比を具え、その線径は４μｍ以下であり、且つ該金属マイクロ線４６０のピッチは１０μｍ以下である。

図１１を参照されたい。上述の金属マイクロ線アレイユニット４９０の製造工程を完成した後、更に真空環境下で、表面処理と機械治癒（ｍｅｃｈａｎｉｃａｌｈｅａｌｉｎｇ）技術により、複数層の金属マイクロ線アレイユニット４９０を所定厚さに接着して堆積し、導電膜４００を形成する。図１１から図１３に示されるように、相互に堆積された金属マイクロ線アレイユニット４９０の金属マイクロ線４６０は相互に平行である。形成した導電膜４００をレーザー、イオンビーム或いはプラズマ等エネルギービームを使用し裁断し、必要な特定サイズの導電膜４００ａを獲得する。

図１４は本発明のウエハのボンディングパッド試験への応用の構造表示図である。該導電膜４００は接着方式、或いは係合、嵌合等の方式で拡線板５００の底部に結合されて、導電膜式プローブカード６００が形成される。該拡線板５００は電気的に回路板（図示せず）に接続されて、該拡線板５００を駆動して移動させるのに用いられ、これにより該導電膜４００とウエハ７００のボンディングパッド７１０が同期に駆動されて接触或いは分離する。注意すべきことは、この直形線形の平行アレイ配列された金属マイクロ線４６０は本発明の実施例に過ぎず、言い換えると、該金属マイクロ線４６０は任意の幾何形状の組合せとされ得ることである。本発明の提供する導電膜４００の特徴は、該金属マイクロ線４６０が該絶縁薄膜４８０内に被覆され、且つ該金属マイクロ線４６０の両端がそれぞれ該絶縁薄膜４８０の対向する両側辺を貫通することであり、図示される該金属マイクロ線４６０の両端は該導電膜４００外に所定長さ突出し、該ボンディングパッド７１０との接触に有利である。該絶縁薄膜４８０は一定の弾性を具備し、このため該金属マイクロ線４６０は完全に該絶縁薄膜４８０内に被覆されうるが、該拡線板５００により適宜圧縮されることにより、該ボンディングパッド７１０と順調に接触可能である。

更に該金属マイクロ線アレイユニット４９０は、マイクロ／ナノ高分子薄膜技術、ＬＩＧＡ技術、高硬度マイクロエレクトロモールディング技術等、マイクロ／ナノ製造技術を結合した方法により製造され、これにより高細長比の金属マイクロ線４６０が製造され得て、その線径は４μｍ以下であり、且つ各金属マイクロ線４６０のピッチは１０μｍ以下であり、一般のボンディングパッド７１０のサイズは約７０×７０μｍであり、図示されるように、これにより一つのボンディングパッド７１０が複数の金属マイクロ線４６０に対応可能で、将来、ボンディングパッド７１０が２５μｍ以下に縮小されても、本発明はプローブ試験の目的を完成できる。次に、試験するＩＣ素子を交換する時、ボンディングパッドの位置もそれに伴い変わるが、本発明は依然として適用可能であり、伝統的なプローブピンのように、新たに設計製造する必要がない。更に重要であることは、本発明は弾性膜の概念を採用し、組立不要で、ピン数及び面積の制限がなく、これにより十分に将来のフルウエハ試験用のプローブカードの製造に有利である。

しかし、上述の導電膜の製造フロー（図４から図１１）はわずかに一つの具体的実施例に過ぎず、例えばマイクロ／ナノ高分子薄膜技術、ＬＩＧＡ技術、高硬度マイクロエレクトロモールディング技術等、マイクロ／ナノ製造技術を結合した方法はいずれも本発明の製造方法の範疇に属し、上述の実施例は本発明を限定するものではない。

周知のボンディングパッド分布形態の表示図である。周知の別のボンディングパッド分布形態の表示図である。周知の更に別のボンディングパッド分布形態の表示図である。本発明の導電膜製造フローの端面構造図を参照されたい。本発明の導電膜製造フローの端面構造図を参照されたい。本発明の導電膜製造フローの端面構造図を参照されたい。本発明の導電膜製造フローの端面構造図を参照されたい。本発明の導電膜製造フローの端面構造図を参照されたい。本発明の導電膜製造フローの端面構造図を参照されたい。本発明の導電膜製造フローの端面構造図を参照されたい。本発明の導電膜製造フローの端面構造図を参照されたい。本発明の導電膜のホトレジスト層に形成した複数の溝の立体構造図である。本発明の導電膜の側面構造図である。本発明のウエハのボンディングパッド試験への応用の構造表示図である。

符号の説明

１１０、２１０、３１０ボンディングパッド１００、２００、３００ウエハ
４００、４００ａ導電膜４１０シリコンウエハ基板
４２０第１絶縁層４３０第１金属層
４４０ホトレジスト層４４１溝
４５０第２金属層４６０金属マイクロ線
４７０第２絶縁層４８０絶縁薄膜
４９０金属マイクロ線アレイユニット５００拡線板
６００導電膜式プローブカード７００ウエハ
７１０ボンディングパッド

Claims

導電膜の製造方法において、
基板上に、第１絶縁層、第１金属層、ホトレジスト層を順に形成する工程、
該ホトレジスト層上に複数の溝を形成する工程、
該溝内に第２金属層を成長させ、該第２金属層を第１金属層と結合させて、電気的に導通させる工程、
該ホトレジスト層を除去する工程、
該第２金属層に被覆されていない該第１金属層を除去して、少なくとも一つの金属マイクロ線を形成する工程、
該金属マイクロ線上を第２絶縁層で被覆し、該第２絶縁層を該第１絶縁層と結合させて絶縁薄膜を形成し、該金属マイクロ線をその内部に被覆する工程、
該絶縁薄膜を該金属マイクロ線と一体に該基板より剥離し、金属マイクロ線アレイユニットを形成する工程、
複数層の該金属マイクロ線アレイユニットを接着して所定厚さに堆積させ、導電膜を形成する工程、
を包含することを特徴とする、導電膜の製造方法。
請求項１記載の導電膜の製造方法において、該ホトレジスト層上に形成する溝の両端は、該ホトレジスト層の対向する２つの辺縁を貫通することを特徴とする、導電膜の製造方法。
請求項１記載の導電膜の製造方法において、該第１絶縁層と第２絶縁層は高誘電率を具備する高分子絶縁薄膜とされ、例えば、ポリジメチルシロキサン（ＰＤＭＳ）、ポリイミド（ＰＩ）とされることを特徴とする、導電膜の製造方法。
請求項１記載の導電膜の製造方法において、該金属マイクロ線は高導電性と高強度を具備する材質、例えばニッケルコバルト合金（Ｎｉ−Ｃｏ）とされることを特徴とする、導電膜の製造方法。
請求項１記載の導電膜の製造方法において、該金属マイクロ線アレイユニットが、表面処理と機械治癒（ｍｅｃｈａｎｉｃａｌｈｅａｌｉｎｇ）技術により、接着され所定厚さに堆積されることを特徴とする、導電膜の製造方法。
請求項１記載の導電膜の製造方法において、相互に堆積される該金属マイクロ線アレイユニットの該金属マイクロ線が相互に平行とされることを特徴とする、導電膜の製造方法。
請求項１記載の導電膜の製造方法において、更に裁断ステップを包含し、この裁断ステップで形成された該導電膜が所定サイズに裁断されることを特徴とする、導電膜の製造方法。
請求項７記載の導電膜の製造方法において、該裁断ステップで、レーザー、イオンビーム或いはプラズマ等エネルギービームが使用されることを特徴とする、導電膜の製造方法。
請求項１記載の導電膜の製造方法において、該基板がシリコンウエハとされることを特徴とする、導電膜の製造方法。
請求項１記載の導電膜の製造方法において、該第１金属層と第２金属層がナノメータレベルのニッケル或いは銅薄膜とされるか、或いは高導電性と高強度のＮｉ−Ｃｏ合金とされることを特徴とする、導電膜の製造方法。
請求項１記載の導電膜の製造方法において、該ホトレジスト層上に、レーザー、イオンビーム或いはプラズマ等エネルギービームを使用しマスクを通すか或いは直接ドローイングする方式で、複数の溝を形成することを特徴とする、導電膜の製造方法。
請求項１記載の導電膜の製造方法において、該複数の溝が単層単方向に相互に平行に配列されることを特徴とする、導電膜の製造方法。