JP4900758B2 - 多値論理回路 - Google Patents

Description

本発明は、Ｎ値（Ｎ≧３）の０から（Ｎ−１）の各整数が第１電位供給手段〜第Ｎ電位供給手段（例：電源線など。）の各電位（又は各電圧）と互いに順々に１対１ずつ対応すると定義された多値論理回路（又は多進法論理回路）に関する。
なお、発明者は『特定値（あらかじめ設定された整数値）』という概念を多値論理に持ち込んでいるが、「１≦特定値≦（Ｎ−２）」である。

また、請求項１記載の多値論理回路では第１電位から第Ｎ電位まで番号順に電位が高くなって行くが、請求項２記載の多値論理回路は、「２値論理回路で言えば正論理に対する負論理の論理回路の様な多値論理回路」に該当し、正反対に第１電位から第Ｎ電位まで番号順に電位が低くなって行く。

これらの多値論理回路は多値演算回路（又は多進法演算回路）や多値コンピューター（又は多進法コンピューター。特に４、８、『１０』、１６、３２、６４、「１００」、１２８進法コンピューター等）や多値制御手段（又は多進法制御手段）に利用できる。

本発明の場合『そのオフ駆動の時その出力側となるスイッチ端子とそのオン・オフ駆動部の間が双方向にオフとなる双方向性スイッチング手段』をその出力部に使っているので、ノーマリィ・オンのゲート絶縁型ＦＥＴ（例：ディプレッション・モードのＭＯＳ・ＦＥＴ等。）を使わなくても構成でき（、使っても構成できるが）、出力の仕方が入力信号の電位（又は電圧）によって制限されず自由である。
本発明では本発明者は『特定値（＝特定整数）』と『出力開放』という概念を多値論理に持ち込み、例えば、「『［入力した１つの整数］、［入力した複数の整数のすべて］、［入力した複数の整数のうち、少なくとも１つ］のいずれか１つ』が『整数１から整数（Ｎ−２）の中の１つの特定値』に対してどうなのか、『［等しいか、等しくないか］、［大きいか、大きくない］、［小さいか、小さくないか］のいずれか１つ』を判別し、『その判別結果が肯定であればその特定値に対応する特定電位（又は特定電圧）を出力し、その判別結果が否定であればその出力を開放する』か『正反対に肯定であればその出力を開放し、否定であればその特定電位を出力する』」という独自の機能に本発明者は限定している。
このため、その多値論理機能を人の言葉で簡単に表現できる様になり、本発明者が独自に名付けた多値論理回路名からその機能を容易に知ることができる。
なお、本発明は、異なる出力電位（又は出力電圧）が同時に出力されない限り複数の多値論理回路の出口手段（例：出力端子等。）同士を｛、場合によっては入口手段（例：入力端子等。）同士も｝、接続して論理機能を発展、強化させることができる。本発明はそういう自由度が有り、自由開放・発展型の多値論理回路である。
また、『出力開放』とは２値論理回路で言えば、オープン・コレクタ等と呼ばれる出力の仕方のことである。

具体的には、各回路名とその機能は以下の通りである。先ず、１つの入力整数がその判別対象の場合で、以下の判別条件が当てはまればその特定値に対応する特定電位（又は特定電圧）を出力し、そうでなければその出力を開放する。
ａ）『多値特定値ＥＱＵＡＬ（イコール）回路』は「その１つの入力整数がその特定値と等しいかどうかを判別する多値論理回路」である。
ｂ）『多値特定値ＮＯＴ回路』は「多値特定値ＥＱＵＡＬ回路と正反対の補出力を出力する多値論理回路」すなわち「その１つの入力整数がその特定値と等しくないかどうかを判別する多値論理回路」である。
ｃ）『多値特定値ＯＶＥＲ（オウバー）回路』は「その１つの入力整数がその特定値より大きいかどうかを判別する多値論理回路」である。
ｄ）『多値特定値ＮＯＶＥＲ（ノウバー）回路』は「多値特定値ＯＶＥＲ回路と正反対の補出力を出力する多値論理回路」すなわち「その１つの入力整数がその特定値より大きくないかどうか、つまり、その特定値より小さいか等しいかを判別する多値論理回路」である。
ｅ）『多値特定値ＵＮＤＥＲ（アンダー）回路』は「その１つの入力整数がその特定値より小さいかどうかを判別する多値論理回路」である。
ｆ）『多値特定値ＮＵＮＤＥＲ（ナンダー）回路』は「多値特定値ＵＮＤＥＲ回路と正反対の補出力を出力する多値論理回路」すなわち「その１つの入力整数がその特定値より小さくないかどうか、つまり、その特定値より大きいか等しいかを判別する多値論理回路」である。

次に、複数の入力整数が判別対象の場合で、以下の判別条件が当てはまればその特定値に対応する特定電位（又は特定電圧）を出力し、そうでなければその出力を開放する。
ｇ）『多値特定値ＡＮＤ回路』は「そのすべての入力整数がその特定値と等しいかどうかを判別する多値論理回路」である。
ｈ）『多値特定値ＮＡＮＤ回路』は「多値特定値ＡＮＤ回路と正反対の補出力を出力する多値論理回路」すなわち「その少なくとも１つの入力整数がその特定値と等しくないかどうかを判別する多値論理回路」である。
ｉ）『多値特定値ＡＮＤ・ＯＶＥＲ回路』は「そのすべての入力整数がその特定値より大きいかどうかを判別する多値論理回路」である。
ｊ）『多値特定値ＮＡＮＤ・ＯＶＥＲ回路』は「多値特定値ＡＮＤ・ＯＶＥＲ回路と正反対の補出力を出力する多値論理回路」すなわち「その少なくとも１つの入力整数がその特定値より大きくないかどうか、つまり、その特定値より小さいか等しいかを判別する多値論理回路」である。
ｋ）『多値特定値ＡＮＤ・ＮＯＶＥＲ回路』は「そのすべての入力整数がその特定値より大きくないかどうか、つまり、その特定値より小さいか等しいかを判別する多値論理回路」である。
ｌ）『多値特定値ＮＡＮＤ・ＮＯＶＥＲ回路』は「多値特定値ＡＮＤ・ＮＯＶＥＲ回路と正反対の補出力を出力する多値論理回路」すなわち「その少なくとも１つの入力整数がその特定値より大きいかどうかを判別する多値論理回路」である。
ｍ）『多値特定値ＡＮＤ・ＵＮＤＥＲ回路』は「そのすべての入力整数がその特定値より小さいかどうかを判別する多値論理回路」である。
ｎ）『多値特定値ＮＡＮＤ・ＵＮＤＥＲ回路』は「多値特定値ＡＮＤ・ＵＮＤＥＲ回路と正反対の補出力を出力する多値論理回路」すなわち「その少なくとも１つの入力値がその特定値より小さくないかどうか、つまり、その特定値より大きいか等しいかを判別する多値論理回路」である。
ｏ）『多値特定値ＡＮＤ・ＮＵＮＤＥＲ回路』は「そのすべての入力整数がその特定値より小さくないかどうか、つまり、その特定値より大きいか等しいかを判別する多値論理回路」である。
ｐ）『多値特定値ＮＡＮＤ・ＮＵＮＤＥＲ回路』は「多値特定値ＡＮＤ・ＮＵＮＤＥＲ回路と正反対の補出力を出力する多値論理回路」すなわち「その少なくとも１つの入力整数がその特定値より小さいかどうかを判別する多値論理回路」である。

同じく、複数の入力整数が判別対象の場合で、以下の判別条件が当てはまればその特定値に対応する特定電位（又は特定電圧）を出力し、そうでなければその出力を開放する。
ｑ）『多値特定値ＯＲ回路』は「その少なくとも１つの入力整数がその特定値と等しいかどうかを判別する多値論理回路」である。
ｒ）『多値特定値ＮＯＲ回路』は「多値特定値ＯＲ回路と正反対の補出力を出力する多値論理回路」すなわち「そのすべての入力整数がその特定値と等しくないかどうかを判別する多値論理回路」である。
ｓ）『多値特定値ＯＲ・ＯＶＥＲ回路』は「その少なくとも１つの入力整数がその特定値より大きいかどうかを判別する多値論理回路」である。
ｔ）『多値特定値ＮＯＲ・ＯＶＥＲ回路』は「多値特定値ＯＲ・ＯＶＥＲ回路と正反対の補出力を出力する多値論理回路」すなわち「そのすべての入力整数がその特定値より大きくないかどうか、つまり、その特定値より小さいか等しいかを判別する多値論理回路」である。
ｕ）『多値特定値ＯＲ・ＮＯＶＥＲ回路』は「その少なくとも１つの入力整数がその特定値より大きくないかどうか、つまり、その特定値より小さいか等しいかを判別する多値論理回路」である。
ｖ）『多値特定値ＮＯＲ・ＮＯＶＥＲ回路』は「多値特定値ＯＲ・ＮＯＶＥＲ回路と正反対の補出力を出力する多値論理回路」すなわち「そのすべての入力整数がその特定値より大きいかどうかを判別する多値論理回路」である。
ｗ）『多値特定値ＯＲ・ＵＮＤＥＲ回路』は「その少なくとも１つの入力整数がその特定値より小さいかどうかを判別する多値論理回路」である。
ｘ）『多値特定値ＮＯＲ・ＵＮＤＥＲ回路』は「多値特定値ＯＲ・ＵＮＤＥＲ回路と正反対の補出力を出力する多値論理回路」すなわち「そのすべての入力整数がその特定値より小さくないかどうか、つまり、その特定値より大きいか等しいかを判別する多値論理回路」である。
ｙ）『多値特定値ＯＲ・ＮＵＮＤＥＲ回路』は「その少なくとも１つの入力整数がその特定値より小さくないかどうか、つまり、その特定値より大きいか等しいかを判別する多値論理回路」である。
ｚ）『多値特定値ＮＯＲ・ＮＵＮＤＥＲ回路』は「多値特定値ＯＲ・ＮＵＮＤＥＲ回路と正反対の補出力を出力する多値論理回路」すなわち「そのすべての入力整数がその特定値より小さいかどうかを判別する多値論理回路」である。

そして、前述した各多値論理機能に関して、下記の通り１対１ずつ実質的な機能が同じ場合が８つ有る。
ａ）多値特定値ＡＮＤ・ＮＵＮＤＥＲ回路＝多値特定値ＮＯＲ・ＵＮＤＥＲ回路
ｂ）多値特定値ＮＡＮＤ・ＮＵＮＤＥＲ回路＝多値特定値ＯＲ・ＵＮＤＥＲ回路
ｃ）多値特定値ＯＲ・ＮＵＮＤＥＲ回路＝多値特定値ＮＡＮＤ・ＵＮＤＥＲ回路
ｄ）多値特定値ＮＯＲ・ＮＵＮＤＥＲ回路＝多値特定値ＡＮＤ・ＵＮＤＥＲ回路
ｅ）多値特定値ＡＮＤ・ＮＯＶＥＲ回路＝多値特定値ＮＯＲ・ＯＶＥＲ回路
ｆ）多値特定値ＮＡＮＤ・ＮＯＶＥＲ回路＝多値特定値ＯＲ・ＯＶＥＲ回路
ｇ）多値特定値ＯＲ・ＮＯＶＥＲ回路＝多値特定値ＮＡＮＤ・ＯＶＥＲ回路
ｈ）多値特定値ＮＯＲ・ＮＯＶＥＲ回路＝多値特定値ＡＮＤ・ＯＶＥＲ回路

特開２００３−２０４２５９の多値論理回路では基本的にスイッチング手段２つが電源の両端間に直列接続され、その上、両入力駆動部が完全に独立しているため、同時オンによる電源短絡を引き起こす入力信号、入力変数の組合せでは使用できず、特に使用方法に注意する必要が有る。しかも、整数に対応する電源電位と電源電位の間の電位差（＝電圧）が一定ではない。つまり、各電位差が等しくないので、２値論理回路でも常識なノイズ・マージン（雑音余裕）の面が考慮されておらず、論理回路としては不完全である。
例えば３値３入力（この先行特許の図１）の場合、入力変数の組合せは３の３乗＝２７通り有るにもかかわらず、その真理値表（この先行特許の図２）に４通りしか表記されておらず、多値論理処理機能としてきわめて効率が低い。また、３値に対応する電源電位が「０」、「３．０」、「３．５」ボルトで、各電位差が等しくなく、片寄っており、ノイズにより誤動作し易い。さらに、電源短絡を引き起こす入力変数の組合せは全組合せの半分近くまで占め、もし電源電位差を等しく設定する等すれば、その電源短絡の組合せの占有数は全体の過半数より大きくなる。

それに対して、多値論理の処理機能を持つと言えるものに特表２００２−５１７９３７の多値論理回路が有る。説明のため分かり易く簡単化した、この大本（おおもと）の基本回路（３値１入力）を図２９に示す。尚、特許公報の回路図は誤り（ゲート絶縁型ＦＥＴのノーマリィ・オン表示とノーマリィ・オフ表示が正反対。）なので正している。
図２９の回路では最高電位Ｖ２と最低電位Ｖ０の間の中間電位Ｖ１を出力する出力手段として、ノーマリィ・オン（ディプレッション・モード）のＰ、Ｎチャネルのゲート絶縁型ＦＥＴ（Ｑ２とＱ３）２つを直列接続した双方向性スイッチング手段が用いられている。しかも、図２９の回路は「入力電位に対応する入力整数」が「その中間電位に対応する整数」に該当するかどうかを判別する判別手段としても、「両トランジスタＱ２、Ｑ３のゲート電圧ゼロによるオン駆動」すなわち「入力電位と中間電位Ｖ１の電位差（＝電圧）がゼロなら両トランジスタＱ２、Ｑ３がオンになる特性」を利用している。
この出力手段と判別手段の兼用により、その論理機能の割には部品点数が少なく、回路構成が簡単であるという利点が有る。その動作は、入力電位がＶ０なら出力電位はＶ２、入力電位がＶ１なら出力電位はＶ１、入力電位がＶ２なら出力電位はＶ０である。

なお、Ｐ、Ｎチャネルの接合型ＦＥＴ２つをそれらゲート絶縁型ＦＥＴの代わりに使うことはできない。なぜなら、トランジスタＱ３がＰチャネルの接合型ＦＥＴの場合、入力電位がＶ０でトランジスタＱ１がオンのとき、電源短絡電流がトランジスタＱ１からトランジスタＱ３のドレイン・ゲート間ＰＮ接合を経て入力端子Ｉｎへ流れてしまう、からである。一方、トランジスタＱ２がＮチャネルの接合型ＦＥＴの場合、トランジスタＱ２のゲート・ドレイン間ＰＮ接合が入力電位の上限を電源電位Ｖ１にクランプし、やはり電源短絡電流などが流れてしまう、からである。その上、トランジスタＱ２、Ｑ３の両ゲート・ソース間が並列接続されているので、接合型ＦＥＴを使うと両ＰＮ接合が逆並列接続されることになり、それぞれに充分なゲート逆バイアス電圧を印加できない、からである。

■■ 問題点１ ■■
このため、『必ずその一部にノーマリィ・オンのゲート絶縁型ＦＥＴを使用しなければならない』すなわち『ノーマリィ・オンのゲート絶縁型ＦＥＴを使わなくても構成できることが望まれる』という第１の問題点が有る。
もし、全スイッチング手段にノーマリィ・オフ型スイッチング手段を使用できれば使用部品の選択肢が増えて便利である。同様にバイポーラ・モードのトランジスタも使用できれば使用部品の選択肢が増えて便利である。

■■ 問題点２ ■■
また、『４値以上の多値論理回路の場合、電源投入時に過渡的に電源短絡電流がそのノーマリィ・オン型の双方向性スイッチング手段に流れてしまう』という第２の問題点が有る。
なぜなら、４値以上の多値論理回路の場合、前述した中間の電源電位が２つ以上有り、その中間の各電源電位に「前述の通りノーマリィ・オンのゲート絶縁型ＦＥＴ２つを直列接続した双方向性スイッチング手段」が１つずつ接続されているために、「２電源電位間（＝電源両端間）にノーマリィ・オンの双方向性スイッチング手段２つが接続されている組合せ」が少なくとも１組以上有る、からである。その結果、例えば４値論理回路の場合、電源投入前では各ゲート電圧はゼロで両双方向性スイッチング手段はオン状態にあり、電源投入後その各電源電圧が立ち上がって少なくとも一方の双方向性スイッチング手段の各ゲートに充分なゲート逆バイアス電圧が印加されるまで電源短絡電流が流れてしまう、からである。
この電源短絡の問題は『その多値論理回路を多数使用してディジタル回路を構成する場合、電源投入時に極めて大きな電源短絡電流が流れて、電源電圧を立ち上げることができず、使い物にならなかったり、あるいは、電源投入の繰り返しで電源線が焼き切れたり、あるいは、その電源線付近の半導体に熱的ダメージや歪みによるダメージ等を与えたりする』という問題点に結び付く。

■■ 問題点３ ■■
さらに、『入力電位と出力電位の関係を制限する双方向性スイッチング手段を利用しているため、［実現できない多値論理処理機能］や［知られていない多値論理処理機能］が存在する』という第３の問題点が有る。
先ず「入力電位と出力電位の関係の制限」について説明する。いま説明のため図２９の回路においてトランジスタＱ１、Ｑ４を取り外し、入力端子Ｉｎに電源電位Ｖ０（０ボルト）を入力している場合を考える。ここで、何かの原因で出力端子Ｏｕｔの電位がＶ０になったとすると、ＰチャネルのトランジスタＱ３のドレインとゲートは「同電位である」すなわち「実質的に直結されたのと同じである」。このため、トランジスタＱ３は導通となるため、結局、トランジスタＱ３、Ｑ２の両ソース電位も電位Ｖ０になり、すなわち、トランジスタＱ３、Ｑ２の両ゲート・ソース間電圧はゼロになる。その結果、ノーマリィ・オンのトランジスタＱ３、Ｑ２は完全にターン・オンするので、両トランジスタＱ３、Ｑ２は両電源電位Ｖ１・Ｖ０間を電源短絡してしまう。
この電源短絡を防止するには、入力電位がＶ０（０ボルト）のときトランジスタＱ２のソース電位をプラス１．７５ボルト以上にして、トランジスタＱ２のゲート・ソース間電圧をそのオン・オフしきい値電圧マイナス１．７５ボルト以下にする必要がある。このときトランジスタＱ３はオン駆動されるので、出力端子Ｏｕｔの電位もプラス１．７５ボルト以上にすることになる。と言うことは、入力電位がＶ０のとき出力電位はプラス１．７５ボルト以上でなければならない。つまり、「説明のためトランジスタＱ１、Ｑ４を取り外したと仮定した図２９の回路」はそういう使い方しかできないということである。
この事は、入力電位がＶ２（５ボルト）の場合でも同様で、トランジスタＱ２、Ｑ３の立場が入れ換わり、出力電位は（Ｖ２−１．７５ボルト）＝プラス３．２５ボルト以下でなければならない。実際、元の図２９の回路では入力電位がＶ０のときトランジスタＱ１が出力電位をＶ２にプル・アップし、入力電位がＶ２のときトランジスタＱ４が出力電位をＶ０にプル・ダウンする。従って、入力電位がＶ０のとき出力電位Ｖ０を出力したり、その出力を開放したりすることもできないし、入力電位がＶ１のときその出力を開放したりすることもできないし、入力電位がＶ２のとき出力電位Ｖ２を出力したり、その出力を開放したりすることもできない。そんな訳で、図２９の回路と「図２９の回路においてトランジスタＱ１、Ｑ４を取り外した回路」では入力電位と出力電位の関係は制限される。

次に、数学的に考えられる『多値論理処理の種類の超・爆発的ぼう大さ』について説明する。２値２入力の論理回路の場合なら、入力変数の組合せは２の２乗＝４組有り、その４組の各組において出力の仕方には整数「０」と「１」の２通りが有るので、論理処理、論理関数の種類は２の４乗＝１６種類有る。
『トランジスタ回路入門講座５ ディジタル回路の考え方』、（株）オーム社が昭和５６年５月２０日発行。監修：雨宮好文・小柴典居（つねおり）。著者：清水賢資（けんすけ）・曽和将容（まさひろ）。ｐ．３４の『表３・８ ２入力変数からなる論理関数』。

同様に、３値２入力の多値論理回路の場合なら入力変数の組合せは３の２乗＝９組有り、その９組の各組において出力の仕方には整数「０」、「１」、「２」の３通りが有るので、論理処理、論理関数の種類は３の９乗＝１９，６８３種類も有る。
同様に、４値２入力の多値論理回路の場合なら４の１６乗≒４，２９４，９６８，０００種類も有り、５値２入力の多値論理回路の場合なら５の２５乗≒２．９８０２３３×（１０の１７乗）種類である。
この様に多値数（例えば、Ｎ値ならＮのこと。１０値なら１０のこと。以後こう呼ぶ。）が増えて行くと、多値論理処理の種類は超・爆発的に増加する。この事は「必要とする論理処理」に対して最適な多値論理処理機能を持つ多値論理回路を実現、選択できれば、少ない回路でも「要求される多種の論理処理」に対応できることを意味しており、これは問題処理対応能力の面でソフトウェアのプログラミングに似ていて、新しい極めて大きな可能性が多値論理、多進法論理に埋もれているかもしれないことを示唆（しさ）している。ひょっとして多進法コンピューター、特に１０進法コンピューターは２進法の量子コンピューターを軽く凌駕（りょうが）するかもしれない。なお、論理関数、論理処理には「意味の有るもの」と「意味の無いもの」が有る様で、「意味の有る論理処理」の種類数が全体の数分の１としても、やはりその種類が超・爆発的に増加することに変わりが無い。

従って、特表２００２−５１７９３７に開示された多値論理回路数が多いとは言っても、前述した『多値論理処理の種類の超・爆発的な膨大（ぼうだい）さ』からすれば、微々たるものである。であれば、「まだ実現されていない多値論理処理」や「知られていない多値論理処理」を実行できる多値論理回路を提供することに大きな意義が有る。
そんな訳で、『入力電位と出力電位の関係を制限する双方向性スイッチング手段を利用しているため、［実現できていない多値論理処理機能］や［知られていない多値論理処理機能］が存在する』という第３の問題点が有る。

■■ 問題点４ ■■
『他の多値論理回路と出口手段（例：出力端子、出力電極、ドレイン電極など。）同士を接続して、多値論理機能を発展、強化させることができない上に、機能変更もできない』すなわち『出力を開放するという多値論理出力の仕方ができることが望まれる』という第４の問題点が有る。
特表２００２−５１７９３７号の多値論理回路は「少ない部品点数」を優先して、その機能を固定化しているために、他の多値論理回路と出口手段同士を接続することができない。無理に接続すれば、電源短絡が起きてしまう。そして、例えばプル・アップ抵抗やプル・ダウン抵抗などを接続して出力電位（又は出力電圧）の変更もできない。
そこで、多値論理出力の仕方に「出力を開放する」という出力の仕方（例：２値論理回路でオープン・コレクタ等と呼ばれる出力の仕方。）が有れば、異なる出力電位（又は出力電圧）が同時に出力されない限り複数の多値論理回路の出口手段同士を自由に接続して｛、場合によっては入口手段（例：入力端子、入力電極、ゲート電極など。）同士も自由に接続して｝、互いに不足する機能を補充し合って、その多値論理機能を「要求される多値論理処理」に合わせて柔軟に発展、強化させることができる。また、例えばプル・アップ抵抗やプル・ダウン抵抗などを接続して出力電位（又は出力電圧）を自由に変更することもできる。
その柔軟な機能発展・強化能力、機能変更能力は前述した『多値論理処理の種類の超・爆発的な膨大（ぼうだい）さ』に柔軟に対応する上でとても有利な対応能力となる。
そういう訳で、『他の多値論理回路と出口手段同士を接続して、多値論理機能を発展、強化させることができない上に、機能変更もできない』すなわち『出力を開放するという多値論理出力の仕方ができることが望まれる』という第４の問題点が有る。

■■ 問題点５ ■■
『その多値論理回路名からその多値論理処理機能が分かることが望まれる』つまり『その多値論理回路名からその多値論理処理機能が分かる様にその多値論理回路名を付けることが可能な多値論理回路が望まれる』という第５の問題点が有る。
上述の通り「多値論理処理の種類が超・爆発的に膨大に増えて行く」ため、それを１つ１つ真理値表で表記していたのでは、とてもとても覚え切れないし、対応し切れない。それは全く不可能である。例えば人（ひと）にとって１番都合の良い多進法は１０進法であるが、１０値３入力の論理回路の場合、入力変数の組合せだけで１，０００通りも有る。
そこで、その多値論理回路名から直ぐにその多値論理処理機能を知ることができる様になれば、人に優しく、とても便利である。１０進法コンピューター等の実用化には不可欠である。

なお、特表２００２−５１７９３７の各実施例はこの図２９の基本回路を応用、発展させたもので、入力信号数や多値論理の処理機能に応じて複数のＰ又はＮチャネルのゲート絶縁型ＦＥＴを複雑に直列接続したり、並列接続したり等しているが、そのノーマリィ・オンの双方向性スイッチング手段部などの基本動作は同様である。
要するに、電源投入後の定常状態において段落番号［００１２］で説明した使い方をしている。１つの中間電位に複数の双方向性スイッチング手段が直列、並列的に接続されて、そのうちの少なくとも１つが前述した通りの使い方がされている。この使い方は４値以上の論理回路の場合でも電源投入後の定常状態において「互いに異なる電位の双方向性スイッチング手段同士」が同時オンしない様になっている。
ただし、入力信号の切換え時に出力信号が切り換わるとき、過度的に同時オンすることは有る。図２９の回路でも入力電位が（２．５−１．７５）＝０．７５ボルトと（５−３．２５）＝１．７５ボルトの間、トランジスタＱ１〜Ｑ３が同時オンする。それから、入力電位が３．２５ボルトと（２．５＋１．７５）＝４．２５ボルトの間でも、トランジスタＱ２〜Ｑ４が同時オンする。従って、入力電位が長くこれらの電位間にとどまらない様にする必要が有るが、入力信号の切換え時の同時オンによる電源短絡によってスイッチング電力損失が大きくなるのは避けられない。

特開２００３−２０４２５９（多値論理回路） 特表２００２−５１７９３７（多値論理回路） 特願２００３−１０９６１９（本発明者の先の出願、同一発明） 特許第３４２３７８０号（本発明者の双方向性絶縁型スイッチ）

『トランジスタ回路入門講座５ ディジタル回路の考え方』、（株）オーム社が昭和５６年５月２０日発行。監修：雨宮好文・小柴典居（つねおり）。著者：清水賢資（けんすけ）・曽和将容（まさひろ）。ｐ．３４の『表３・８ ２入力変数からなる論理関数』。 『パルスとデジタル回路』、東海大学出版会が２００１年４月５日に第１版第８刷発行（１９７６年３月２６日に第１版第１刷発行）。編集：米山正雄。執筆：大原茂之・吉川（きっかわ）澄男・篠崎寿夫・高橋史郎。 『数理科学２月号（１９８０年、Ｎｏ．２００） 特集 多値論理』、（株）サイエンス社が昭和５５年２月１日発行。 日経産業新聞（東京版）の技術記事：『ハイテク教室 多値論理回路 ＩＣ集積度増して二値も三値も行かず』、日経産業新聞が昭和６０年（１９８５年）１１月２２日（金曜日）に発行。執筆：石塚興彦。 『多値情報処理 ―ポストバイナリエレクトロニクス―』、著者：樋口龍雄・亀山充隆（みちたか）、昭晃堂（しょうこうどう）が１９８９年６月に発行。 『トランジスタ技術１９９７年９月号』、ＣＱ出版（株）が１９９７年９月１日発行。そのｐ．３７４〜ｐ．３７５に掲載の『屋根裏の資料室 多値論理』。執筆：井上秀和。

特許第２８５３０４１号（関連出願、本発明者の多値記憶手段） 特開２０００−８３３６９（同上） 特願２００１−３２９７２（同上） ＷＯ ０３／０２８２１４ Ａ１（同上） 特願２００１−４０２７８８（同上） 特願２００３−２０３３４７（同上）

従って、従来の問題点は下記の通り５つ有る。（課 題）
ａ）ノーマリィ・オンのゲート絶縁型ＦＥＴを使わなくても構成できることが望まれる。
ｂ）４値以上の多値論理回路の場合、電源投入時に過渡的に電源短絡電流がそのノーマリィ・オン型の双方向性スイッチング手段に流れてしまう。
ｃ）入力電位と出力電位の関係を制限する双方向性スイッチング手段を利用しているため、「実現できていない多値論理処理機能」や「知られていない多値論理処理機能」が存在する。
ｄ）出力を開放するという多値論理出力の仕方ができることが望まれる。
ｅ）その多値論理回路名からその多値論理処理機能が分かる様にその多値論理回路名を付けることが可能な多値論理回路が望まれる。

そこで、本発明は下記５つの効果を持つ多値論理回路を提供することを目的としている。
（ 本発明の目的 ）
ａ）ノーマリィ・オンのゲート絶縁型ＦＥＴを使わなくても構成することができる。
ｂ）その出力用の双方向性スイッチング手段にノーマリィ・オフ型を使う場合に限り、従来のノーマリィ・オン型の双方向性スイッチング手段を使う場合と違って、４値以上の多値論理回路の場合でも電源投入時に電源短絡電流はその出力用の双方向性スイッチング手段に流れない。
ｃ）従来回路では「実現できていない多値論理処理機能」又は「知られていない多値論理処理機能」を持つ回路を『単独で』実現することができる。
ｄ）出力を開放するという多値論理出力の仕方をすることができる。
ｅ）その多値論理回路名からその多値論理処理機能が分かる様にその多値論理回路名を付けることが可能な多値論理回路を実現することができる。

本発明は請求項１又は２に記載した通りの多値論理回路である。つまり、請求項１と請求項２に分散して記載してある。
なお、請求項１記載の多値論理回路は「２値論理回路で言えば正論理の論理回路の様な多値論理回路」に該当し、請求項２記載の多値論理回路は「２値論理回路で言えば負論理の論理回路の様な多値論理回路」に該当する。両・多値論理回路は電圧方向または電圧極性に関して互いに対称的な関係に有る。
→→ 最後の補足説明［段落番号００９９］の★ｃ）項。
また、本発明者は『特定値（＝特定整数）』と『出力開放』という概念を多値論理に持ち込んで、多値論理を行っており、「１≦特定値≦（Ｎ−２）」である。

■■ 請求項１の場合 ■■
即ち、３又は３以上の所定の複数をＮで表わし、所定の自然数をＳで表わしたときに、
「第１電位から第Ｎ電位まで番号順に電位が高くなって行くＮ個の電位を供給し、その各電位が０〜（Ｎ−１）の各整数と順々に１対１ずつ対応すると定義された第１電位供給手段〜第Ｎ電位供給手段」と、
「Ｓ個の入力電位信号の入口となる第１の入口手段〜第Ｓの入口手段」と、
「出力電位信号の出口となる出口手段」と、
「その第２電位供給手段〜その第（Ｎ−１）電位供給手段のうち、１つの特定電位供給手段と前記出口手段の間に接続され、オフ駆動された時に前記出口手段とそのオン・オフ駆動部の間が双方向にオフとなる双方向性スイッチング手段」と、
「『Ｓ＝１の場合は１つの前記入力電位信号に対応する整数、Ｓ≧２の場合は［Ｓ個の前記入力電位信号のそれぞれに対応するＳ個の整数のすべて］か［Ｓ個の前記入力電位信号のそれぞれに対応するＳ個の整数のうち、少なくとも１つ］』が『１〜（Ｎ−２）の整数の中で前記特定電位供給手段の特定電位に対応する特定値』に対してどうなのか、『［等しいのか等しくないのか］、［大きいのか大きくないのか］、［小さいのか小さくないのか］のいずれか１つ』について、それに適用する下記｛段落番号００２６｝の『２つ又は４つのしきい値電位』に基づいて判別する判別手段」と、
「前記判別手段によって制御され、『その判別結果が肯定であれば前記双方向性スイッチング手段をオン駆動して前記特定電位を出力させ、その判別結果が否定であれば前記双方向性スイッチング手段をオフ駆動してその出力を開放させる』か『正反対に肯定であればオフ駆動し、否定であればオン駆動する』オン・オフ駆動手段」、
を有する多値論理回路である。
ただし、１つの前記手段が複数の前記手段を兼ねることもある。

＊「等しいのか等しくないのか」の場合は「『等しいのか』では前記特定電位を基準にしてあらかじめ決められたプラス側とマイナス側の両しきい値電位」、「『等しくないのか』では前記特定電位より１つ上の電位を基準にしてあらかじめ決められたマイナス側のしきい値電位、及び、前記特定電位より１つ下の電位を基準にしてあらかじめ決められたプラス側のしきい値電位」。
＊「大きいのか大きくないのか」の場合は「『大きいのか』では前記特定電位より１つ上の電位を基準にしてあらかじめ決められたマイナス側のしきい値電位」、「『大きくないのか』では前記特定電位を基準にしてあらかじめ決められたプラス側のしきい値電位」。
＊「小さいのか小さくないのか」の場合は「『小さいのか』では前記特定電位より１つ下の電位を基準にしてあらかじめ決められたプラス側のしきい値電位」、「『小さくないのか』では前記特定電位を基準にしてあらかじめ決められたマイナス側のしきい値電位」。

なお、そのＮ（≧３）はＮ値の多値数Ｎを指しており、その使用する整数は０〜（Ｎ−１）である。その第１電位が整数０に、その第２電位が整数１に、………、その第Ｎ電位が整数（Ｎ−１）にそれぞれ対応する。
そして、論理（電位）レベルとの関係で言えば次の通りである。ある電位信号が「その第１電位を基準にしたプラス側のしきい値電位」より低ければ、その電位信号は整数０に対応する。ある電位信号が「その第２電位を基準にしたマイナス側のしきい値電位とプラス側のしきい値電位の間」にあれば、その電位信号は整数１に対応する。以下同様に、ある電位信号が順々に「第（Ｎ−１）電位までの各電位を基準にしたプラス側、マイナス側の両しきい値電位間」にあれば、その電位信号は順々に整数（Ｎ−２）までの各整数に対応する。ある電位信号が「その第Ｎ電位を基準にしたマイナス側のしきい値電位」より高ければ、その電位信号は整数（Ｎ−１）に対応する。
このため、一般的に、特定値（＝特定の整数）の論理レベルのマイナス側しきい値電位は「特定電位」と「特定電位と『特定電位より１つ下の電位』の真ん中電位」の間に設定される一方、特定値の論理レベルのプラス側しきい値電位は「『特定電位より１つ上の電位』と特定電位の真ん中電位」と「特定電位」の間に設定される。
『トランジスタ回路入門講座５ ディジタル回路の考え方』、（株）オーム社が昭和５６年５月２０日発行。監修：雨宮好文・小柴典居（つねおり）。著者：清水賢資（けんすけ）・曽和将容（まさひろ）。 『パルスとデジタル回路』、東海大学出版会が２００１年４月５日に第１版第８刷発行（１９７６年３月２６日に第１版第１刷発行）。編集：米山正雄。執筆：大原茂之・吉川（きっかわ）澄男・篠崎寿夫・高橋史郎。

■■ 請求項２の場合 ■■
即ち、「前記第１電位から前記第Ｎ電位まで番号順に電位が高くなって行く」のではなく、前記第１電位から前記第Ｎ電位まで番号順に電位が低くなって行き、
１つ又は複数の前述したプラス側のしきい値電位を全部マイナス側のしきい値電位に変更し、
１つ又は複数の前述したマイナス側のしきい値電位を全部プラス側のしきい値電位に変更し、
「前記特定電位より１つ上の電位」という記載内容が１つ又は複数有れば全部「前記特定電位より１つ下の電位」に変更し、
「前記特定電位より１つ下の電位」という記載内容が１つ又は複数有れば全部「前記特定電位より１つ上の電位」に変更した前述［段落番号００２５〜００２６］の多値論理回路である。
＊＊＊＊＊
以上の様に、請求項１記載の多値論理回路は「２値論理回路で言えば正論理の論理回路」の様な多値論理回路に該当し、請求項２記載の多値論理回路は「２値論理回路で言えば負論理の論理回路の様な多値論理回路に該当する。両・多値論理回路は電圧方向または電圧極性に関して互いに対称的な関係に有る。
→→ 最後の補足説明［段落番号００９９］の★ｃ）項。

このことによって、前記判別手段が前記双方向性スイッチング手段を必ず兼ねる必要が無くなり（、勿論、兼ねても構わないが）、前記判別手段と前記双方向性スイッチング手段それぞれにノーマリィ・オフ型スイッチング手段を使っても構成できる様になる。
つまり、『ノーマリィ・オンのゲート絶縁型ＦＥＴを使わなくても構成することができる。』 （ 本発明の効果１ ）
また、『前記双方向性スイッチング手段にノーマリィ・オフ型を使う場合に限り、従来のノーマリィ・オン型の双方向性スイッチング手段を使う場合と違って、４値以上の多値論理回路の場合でも電源投入時に電源短絡電流は前記双方向性スイッチング手段に流れない。』 （ 本発明の効果２ ）
さらに、入力電位と出力電位の関係が制限されない双方向性スイッチング手段を出力用の双方向性スイッチング手段として用いているため、『従来回路では［実現できていない多値論理処理機能］又は［知られていない多値論理処理機能］を持つ回路を《単独で》実現することができる。』 （ 本発明の効果３ ）
それから、前記双方向性スイッチング手段がオフ駆動された時、そのオン・オフ駆動部と前記出口手段の間が双方向にオフになるので、『出力を開放するという多値論理出力の仕方をすることができる。』 （ 本発明の効果４ ）
しかも、前記判別手段が判別する内容を「等しいのか等しくないのか」、「大きいのか大きくないのか」、「小さいのか小さくないのか」のいずれか１つに限定し、その出力を前記特定電位と出力開放に限定したので、その多値論理処理機能を人の言葉で簡単に表現できる様になり、前述［段落番号０００３〜０００５］の通り本発明者が独自に名付けた多値論理回路名からその多値論理処理機能を容易に知ることができる。
つまり、『その多値論理回路名からその多値論理処理機能が分かる様にその多値論理回路名を付けることが可能な多値論理回路を実現することができる。』
（ 本発明の効果５ ）

本発明をより詳細に説明するために以下添付図面に従ってこれを説明する。ただし、各図中でｎが前述したＮに相当し、ｍが前述した特定値（＝特定整数）に相当する。また、各実施例において「ｎ≧３」、「ｎ−１≧ｍ＋１」、「ｍ−１≧０」の関係に有る。

図１の多値論理回路に示す実施例１は、本発明者が「多値特定値ＥＱＵＡＬ回路」と名付けた多値論理回路で、請求項１記載の多値論理回路に対応する。図１の実施例では次の通り各構成要素が請求項１記載中の各構成手段に相当し、Ｓ＝１である。
ａ）電源線Ｖ０、……、電源線Ｖ（ｍ−１）、電源線Ｖｍ、電源線Ｖ（ｍ＋１）、……、 電源線Ｖ（ｎ−１）それぞれが請求項１記載中の第１電位供給手段〜第Ｎ電位供給手段それぞれに。
ｂ）入力端子Ｉｎが請求項１記載中の入口手段に。
ｃ）出力端子Ｏｕｔが請求項１記載中の出口手段に。
ｄ）電源線Ｖｍの電位が請求項１記載中の特定電位に。
ｅ）電源線Ｖｍが請求項１記載中の特定電位供給手段に。
ｆ）「電源線Ｖｍと出力端子Ｏｕｔの間に接続され、トランジスタ３〜６とダイオード９〜１２によって構成される双方向性スイッチング手段」が請求項１記載中の双方向性スイッチング手段に。
ｇ）「電源線Ｖ（ｍ＋１）、電源線Ｖ（ｍ−１）およびトランジスタ１〜２の接続体」が請求項１記載中の判別手段に。
ｈ）トランジスタ１、２、ツェナー・ダイオード１３、１４及び抵抗１５、１６の接続体が請求項１記載中のオン・オフ駆動手段に。

［注意１］：図１中の双方向性スイッチング手段の場合オフ駆動時にその各スイッチ端子・そのオン・オフ駆動部（ゲート、ソース部）間は双方向に完全にオフで、そのオフ状態はその各スイッチ端子の電位にまったく影響されない。（参考：特許第３，４２３，７８０号）
［注意２］：回路動作に関して特定値（＝特定整数）ｍのマイナス側オン・オフしきい値電位は電源線Ｖ（ｍ−１）の電位とトランジスタ２のオン・オフしきい値電圧の大きさで決まり、特定値ｍのプラス側オン・オフしきい値電位は電源線Ｖ（ｍ＋１）の電位とトランジスタ１のオン・オフしきい値電圧の大きさで決まる。
［注意３］：前述［段落番号００２７］した『論理（電位）レベルとの関係』を繰り返して言えば次の通りである。ある電位信号が「その第１電位を基準にしたプラス側のしきい値電位」より低ければ、その電位信号は整数０に対応する。ある電位信号が「その第２電位を基準にしたマイナス側のしきい値電位とプラス側のしきい値電位の間」にあれば、その電位信号は整数１に対応する。同様に、ある電位信号が順々に「第（Ｎ−１）電位までの各電位を基準にしたプラス側、マイナス側の両しきい値電位間」にあれば、その電位信号は順々に整数（Ｎ−２）までの各整数に対応する。ある電位信号が「その第Ｎ電位を基準にしたマイナス側のしきい値電位」より高ければ、その電位信号は整数（Ｎ−１）に対応する。
［注意４］：このため、論理動作に関して図１の実施例に限らず、一般的に、特定値ｍの論理レベルのマイナス側しきい値電位は「電源線Ｖｍの電位」と「電源線Ｖｍ・Ｖ（ｍ−１）の両電位の真ん中電位」の間に設定される一方、特定値ｍの論理レベルのプラス側しきい値電位は「電源線Ｖ（ｍ＋１）・Ｖｍの両電位の真ん中電位」と「電源線Ｖｍの電位」の間に設定される。

図１の実施例の回路動作は次の通りである。入力端子Ｉｎの電位が上記（前・段落中の［注意２］。）の「電源線Ｖｍの電位を基準にしたマイナス側オン・オフしきい値電位とプラス側オン・オフしきい値電位」の間にあれば、トランジスタ１、２が同時オンとなるため、トランジスタ３〜６がオン駆動される。その結果、出力端子Ｏｕｔは電源線Ｖｍと双方向に導通となるので、出力端子Ｏｕｔの電位は電源線Ｖｍの電位にプル・アップ又はプル・ダウンされ、出力端子Ｏｕｔは電源線Ｖｍの電位を出力する。
一方、入力端子Ｉｎの電位が「その両オン・オフしきい値電位間（★注：『特定値ｍの論理レベルの両しきい値電位間』のことではない。）」に無ければ、トランジスタ１、２の一方または両方がオフとなり、抵抗１５、１６がトランジスタ３〜６をオフ駆動するため、出力端子Ｏｕｔは開放となる。この双方向性スイッチング手段はトランジスタ１、２の一方のオンだけではトランジスタ３〜６をオン駆動できない。

一方、図１の実施例の論理動作に関して、入力整数（入力電位信号に対応する整数）が特定値ｍ（特定電位に対応する整数）と等しいとき特定値ｍを出力し、入力整数が特定値ｍと等しくないときその出力を開放する。つまり、入力整数が特定値ｍより「大きいか、小さい」とき、不等式で表わせば「入力整数≧ｍ＋１」か「ｍ−１≧入力整数」のとき、その出力を開放する。
従って、論理（電位）レベルとの関係で言えば次の通りである。入力整数が特定値ｍと等しいかを判別する場合は、入力電位信号が「特定電位を基準にしたプラス側とマイナス側の両しきい値電位間」に有るかを判別することになる。一方、入力整数が特定値ｍと等しくないかを判別する場合は、入力電位信号が「特定電位より１つ上の電位を基準にしたマイナス側しきい値電位」より高いか、又は、「特定電位より１つ下の電位を基準にしたプラス側しきい値電位」より低いかを判別することになる。

尚、「出力端子Ｏｕｔは抵抗等で『電源線Ｖｍ以外の電源線』または『電源線Ｖ０〜Ｖ（ｎ−１）以外の電源線』にプル・アップ又はプル・ダウンする」という使い方も考えられる。また、「その特定電位が互いに異なる図１の実施例を複数個用意して入力端子同士を接続し、出力端子同士を接続する」という使い方も考えられる。さらに、「電源線Ｖ０の電位≦出力端子Ｏｕｔの電位≦電源線Ｖ（ｎ−１）の電位」の関係に有れば、ダイオード７、８は無くても構わないし、ツェナー・ダイオード１３、１４も無くても構わない。
それから、抵抗１５、１６の代わりに「そのゲート・ソース間を直結した接合型ＦＥＴまたはノーマリィ・オン型ＭＯＳ・ＦＥＴ」を抵抗手段として１つずつ使用できる。そして、ダイオード９〜１２の代わりに「そのゲート、バックゲート及びソースを直結したノーマリィ・オフ型ＭＯＳ・ＦＥＴ」を１つずつ使用できる。これらの事は後述する図２〜図２６の各実施例と「図２７〜図２８に示す、実施例２７の各構成手段」についても同様に当てはまる。加えて、トランジスタ３、４それぞれの代わりにＮチャネルＩＧＢＴを１つずつ使い、トランジスタ５、６それぞれの代わりにＰチャネル型ＩＧＢＴを１つずつ使うことも可能である。この場合、各ＩＧＢＴが逆阻止型ならダイオード９〜１２は要らない。

本発明者が「多値特定値ＥＱＵＡＬ回路」と名付けた図２の実施例では請求項１記載中の双方向性スイッチング手段として「トランジスタ６、３とダイオード１２、９が形成する１方向性スイッチング手段」と「トランジスタ４、５とダイオード１０、１１が形成する１方向性スイッチング手段」を逆並列接続した双方向性スイッチング手段を使用するので、トランジスタ１ａ、１ｂとトランジスタ２ａ、２ｂという具合に２つずつ必要となる。
その論理動作に関して図２の実施例は、図１の実施例と同じで、入力整数が特定値ｍと等しいとき特定値ｍを出力し、入力整数が特定値ｍと等しくない時その出力を開放する。つまり、入力整数が特定値ｍより「大きいか、小さい」ときその出力を開放する。

本発明者が「多値特定値ＥＱＵＡＬ回路」と名付けた図３の実施例では請求項１記載中の双方向性スイッチング手段としてダイオード・ブリッジ接続型整流回路を用いた双方向性スイッチング手段が使われている。
その論理動作に関して図３の実施例は、図１、図２の実施例と同じで、入力整数が特定値ｍと等しいとき特定値ｍを出力し、等しくない時その出力を開放する。つまり、入力整数が特定値ｍより「大きいか、小さい」ときその出力を開放する。

本発明者が「多値特定値ＥＱＵＡＬ回路」と名付けた図４の実施例ではトランジスタ１、２両方がオンである時だけトランジスタ４、６をオン駆動する為に、トランジスタ１７がトランジスタ２のオン・オフを検出し、トランジスタ１８がトランジスタ１のオン・オフを検出する。そして、トランジスタ１、２両方がオンの時トランジスタ１、１７の直列回路がトランジスタ４をオン駆動し、トランジスタ１８、２の直列回路がトランジスタ６をオン駆動する。
その論理動作に関して図４の実施例は、図１〜図３の実施例と同じで、入力整数が特定値ｍと等しいとき特定値ｍを出力し、等しくない時その出力を開放する。つまり、入力整数が特定値ｍより「大きいか、小さい」ときその出力を開放する。

本発明者が「多値特定値ＥＱＵＡＬ回路」と名付けた図５の実施例では、従来の２値ＤＴＬ（ダイオード・トランジスタ論理回路）を応用した判別手段が、「入力電位に対応する整数（入力整数）」が「電源線Ｖｍの電位（特定電位）に対応する整数（特定値ｍ）」と等しいかどうかを判別する。トランジスタ２１、２４とダイオード１０、１２が双方向性スイッチング手段を構成する。
入力整数が特定値ｍと同じとき、抵抗３３の電流をダイオード２５が、抵抗３４の電流をダイオード２７が、抵抗３６の電流をダイオード２９が、抵抗３７の電流をダイオード３１が、それぞれバイパスする。その結果、トランジスタ１９、２０、２２、２３はオフで、トランジスタ２１、２４とダイオード１０、１２が出力端子Ｏｕｔを電源線Ｖｍに双方向に接続する。
なお、ダイオード２５、２６とダイオード２７、２８それぞれの代わりに「ＰＮ接合を２つ持つＮＰＮトランジスタ」を１つずつ用いても良いし、ダイオード２９、３０とダイオード３１、３２それぞれの代わりに「ＰＮ接合を２つ持つＰＮＰトランジスタ」を１つずつ用いても良い。ふつう順電圧の大きさの関係から入力側に各エミッタが来る。
その論理動作に関して図５の実施例は、図１〜図４の実施例と同じで、入力整数が特定値ｍと等しいとき特定値ｍを出力し、等しくない時その出力を開放する。つまり、入力整数が特定値ｍより「大きいか、小さい」ときその出力を開放する。

本発明者が「多値特定値ＮＯＴ回路」と名付けた図６の実施例は、図５の実施例に出力反転機能を入れたもので、請求項１記載の多値論理回路に対応する。トランジスタ２０、２１、２３、２４とダイオード１０、１２が双方向性スイッチング手段を構成する。
その論理動作に関して図６の実施例は、入力整数が特定値ｍと等しい時その出力を開放し、入力整数が特定値ｍと等しくないとき特定値ｍを出力する。つまり、入力整数が特定値ｍより「大きいか、小さい」とき、不等式で表わせば「入力整数≧ｍ＋１」か「ｍ−１≧入力整数」のとき特定値ｍを出力する。
従って、論理（電位）レベルとの関係で言えば次の通りである。入力整数が特定値ｍと等しいかを判別する場合は、入力電位信号が「特定電位を基準にしたプラス側とマイナス側の両しきい値電位間」に有るかを判別することになる。一方、入力整数が特定値ｍと等しくないかを判別する場合は、入力電位信号が「特定電位より１つ上の電位を基準にしたマイナス側しきい値電位」より高いか、又は、「特定電位より１つ下の電位を基準にしたプラス側しきい値電位」より低いかを判別することになる。

本発明者が「多値特定値ＮＯＴ回路」と名付けた図７の実施例は、別の入力電位の判別方法を用いたものである。電源線Ｖｍ以外は図示を省略している。各ダイオードの代わりに「コレクタとベースを直結したＰＮＰ又はＮＰＮトランジスタ」を１つずつ用いても構わない。また、各ＰＮＰトランジスタの代わりにＰチャネル型ＢＳＩＴ（バイポーラ・モードの静電誘導型トランジスタ）やＧＴＢＴ（接地した溝形電極を持つバイポーラ方ＦＥＴ）を１つずつ用いても良いし、各ＮＰＮトランジスタの代わりにＮチャネル型ＢＳＩＴやＧＴＢＴを１つずつ用いても良い。これらの置換えは図５、図６、後述する図９〜図１２の各実施例についても同様に言える。
その論理動作に関して図７の実施例は、図６の実施例と同じで、入力整数が特定値ｍと等しい時その出力を開放し、入力整数が特定値ｍと等しくないとき特定値ｍを出力する。つまり、入力整数が特定値ｍより「大きいか、小さい」とき特定値ｍを出力する。

本発明者が「多値特定値ＮＯＴ回路」と名付けた図８の実施例は、図７の実施例をＭＯＳ・ＦＥＴで実現したもので、電源線Ｖｍ以外は図示を省略している。なお、入力端子Ｉｎを第１の抵抗で電源線Ｖ（ｍ＋１）にプル・アップし、同時に入力端子Ｉｎを第２の抵抗で電源線Ｖ（ｍ−１）にプル・ダウンした実施例も可能である。
その論理動作に関して図８の実施例は、図６〜図７の実施例と同じで、入力整数が特定値ｍと同じ時その出力を開放し、入力整数が特定値ｍと違うとき特定値ｍを出力する。つまり、入力整数が特定値ｍより「大きいか、小さい」とき特定値ｍを出力する。

本発明者が「多値特定値ＡＮＤ回路」と名付けた図９の実施例は請求項１記載の多値論理回路に対応する。図９の実施例は、図１の実施例においてトランジスタ１の代わりに「それと同型のトランジスタ３個」が直列接続され、トランジスタ２の代わりに「それと同型のトランジスタ３個」が直列接続され、入力端子Ｉｎ１、Ｉｎ２、Ｉｎ３の３つが設けられたものである。
入力端子Ｉｎ１、Ｉｎ２、Ｉｎ３の各電位が上述（段落番号［００３２］中の［注意２］。）した「電源線Ｖｍの電位を基準にしたマイナス側オン・オフしきい値電位とプラス側オン・オフしきい値電位」の間にあれば、出力端子Ｏｕｔは電源線Ｖｍの電位を出力する一方、入力端子Ｉｎ１、Ｉｎ２、Ｉｎ３の電位が１つでも「その両オン・オフしきい値電位間（★注：『特定値ｍの論理レベルの両しきい値電位間』のことではない。）」に無ければ、出力端子Ｏｕｔは開放となる。
その論理動作に関して図９の実施例は、３つの入力整数すべてが特定値ｍと等しいとき特定値ｍを出力し、３つの入力整数のうち少なくとも１つが特定値ｍと等しくないときその出力を開放する。つまり、その少なくとも１つの入力整数が特定値ｍより「大きいか、小さい」ときその出力を開放する。

本発明者が「多値特定値ＡＮＤ回路」と名付けた図１０の実施例は、図５の実施例を応用したものである。なお、ダイオード４１〜４４とダイオード４５〜４８それぞれの代わりにマルチ・エミッタ（３エミッタ）のＮＰＮトランジスタを１つずつ使い、ダイオード４９〜５２とダイオード５３〜５６それぞれの代わりにマルチ・エミッタ（３エミッタ）のＰＮＰトランジスタを１つずつ使っても構わない。ふつう順電圧の大きさの関係から入力側に各エミッタが来る。この事は次の図１１の実施例についても言える。
また、その論理動作に関して図１０の実施例は、図９の実施例と同じで、３つの入力整数すべてが特定値ｍと等しいとき特定値ｍを出力し、３つの入力整数のうち少なくとも１つが特定値ｍと等しくないときその出力を開放する。つまり、その少なくとも１つの入力整数が特定値ｍより「大きいか、小さい」ときその出力を開放する。

本発明者が「多値特定値ＮＡＮＤ回路」と名付けた図１１の実施例は、図６の実施例を応用したもので、請求項１記載の多値論理回路に対応する。
その論理動作に関して図１１実施例は、３つの入力整数すべてが特定値ｍと等しいときその出力を開放し、３つの入力整数のうち少なくとも１つが特定値ｍと等しくないとき特定値ｍを出力する。つまり、その少なくとも１つの入力整数が特定値ｍより「大きいか、小さい」とき特定値ｍを出力する。

本発明者が「多値特定値ＮＡＮＤ回路」と名付けた図１２の実施例は、マルチ・エミッタのＰＮＰトランジスタとＮＰＮトランジスタを用いたもので、図７の実施例を応用したものである。なお、エミッタ接地のＮＰＮトランジスタのベース部は２値のダイオードＯＲ回路になっているが、この組合せの代わりに「コレクタ同士、エミッタ同士それぞれを接続した４つのＮＰＮトランジスタをエミッタ接地した２値のトランジスタＯＲ回路」を使い、エミッタ接地のＰＮＰトランジスタ側も、代わりに「同様に４つのＰＮＰトランジスタを並列接続し、エミッタ接地した２値のトランジスタＯＲ回路」を使うことができる。
また、その論理動作に関して図１２の実施例は、図１１の実施例と同じで、３つの入力整数すべてが特定値ｍと等しいときその出力を開放し、３つの入力整数のうち少なくとも１つが特定値ｍと等しくないとき特定値ｍを出力する。つまり、その少なくとも１つの入力整数が特定値ｍより「大きいか、小さい」とき特定値ｍを出力する。

本発明者が「多値特定値ＯＲ回路」と名付けた図１３の実施例は請求項１記載の多値論理回路に対応する。図１３の実施例では、入力端子Ｉｎ１、Ｉｎ２、Ｉｎ３の電位が１つでも上述（段落番号［００３２］中の［注意２］。）した「電源線Ｖｍの電位を基準にしたマイナス側オン・オフしきい値電位とプラス側オン・オフしきい値電位」の間にあれば、出力端子Ｏｕｔは電源線Ｖｍの電位を出力する一方、入力端子Ｉｎ１、Ｉｎ２、Ｉｎ３の電位すべてが「その両オン・オフしきい値電位間（★注：『特定値ｍの論理レベルの両しきい値電位間』のことではない。）」の外に有れば、出力端子Ｏｕｔは開放となる。尚、この回路では符号ａ、ｂ、ｃを付した各導線同士は接続状態に有る。
また、その論理動作に関して図１３の実施例は、３つの入力整数のうち少なくとも１つが特定値ｍと等しいとき特定値ｍを出力し、３つの入力整数すべてが特定値ｍと違うときその出力を開放する。つまり、その３つの入力整数のそれぞれが特定値ｍより「大きいか、小さい」ときその出力を開放する。

本発明者が「多値特定値ＮＯＲ回路」と名付けた図１４の実施例は請求項１記載の多値論理回路に対応する。図１４の実施例では、図１３の実施例において「トランジスタ３９と抵抗５７を直列接続した２値インバーター回路」を用いてオン・オフ駆動信号を反転させて、多値特定値ＯＲ回路の補出力を出力させる様にしたものである。従って、この回路でも符号ａ、ｂ、ｃを付した各導線同士は接続状態に有る。
その論理動作に関して図１４の実施例は、３つの入力整数のうち少なくとも１つが特定値ｍと等しい時その出力を開放し、３つの入力整数すべてが特定値ｍと違うとき特定値ｍを出力する。つまり、その３つの入力整数のそれぞれが特定値ｍより「大きいか、小さい」とき特定値ｍを出力する。

図１５の実施例は、入力オン・オフしきい値電位の高さにより本発明者が名付けた「多値特定値ＯＶＥＲ（オウバー）回路」か「多値特定値ＮＵＮＤＥＲ（ナンダー）回路｛＝多値特定値ＵＮＤＥＲ（アンダー）回路の補出力回路｝」になる。
電源線Ｖ（ｍ−１）の電位（又は電圧）とトランジスタ２のオン・オフしきい値電圧で決まる入力オン・オフしきい値電位（又は入力オン・オフしきい値電圧）より入力端子Ｉｎの電位（又は電圧）が高いとき出力端子Ｏｕｔは電源線Ｖｍの電位（又は電圧）すなわち「電源線Ｖｍの電位（又は電圧）に対応する整数（＝特定値ｍ）」を出力し、そうでないとき出力端子Ｏｕｔは開放となる。
このため、その入力オン・オフしきい値電位が、特定値ｍの論理レベルのプラス側しきい値電位より高く、数値（ｍ＋１）の論理レベルのマイナス側しきい値電位より低ければ、図１５の実施例は、本発明者が名付けた「多値特定値ＯＶＥＲ（オウバー）回路」になる。
それに対して、その入力オン・オフしきい値電位が、数値（ｍ−１）の論理レベルのプラス側しきい値電位より高く、特定値ｍの論理レベルのマイナス側しきい値電位より低ければ、図１５の実施例は、本発明者が名付けた「多値特定値ＮＵＮＤＥＲ（ナンダー）回路」になる。

その結果、その多値特定値ＯＶＥＲ回路の場合、論理動作として入力整数が特定値ｍより大きいとき特定値ｍを出力する。（つまり、電気的には電源線Ｖｍの電位を出力する。）一方、入力整数が特定値ｍより大きくないとき、すなわち、小さいか等しいとき出力端子Ｏｕｔを開放する。
従って、論理（電位）レベルとの関係で言えば次の通りである。入力整数が特定値ｍより大きいかを判別する場合は、入力電位信号が「特定電位より１つ上の電位を基準にしたマイナス側しきい値電位」より高いかを判別することになる。一方、入力整数が特定値ｍより小さいか等しいかを判別する場合は、入力電位信号が「特定電位を基準にしたプラス側のしきい値電位」より低いかを判別することになる。

また、その多値特定値ＮＵＮＤＥＲ回路の場合、論理動作として入力整数が特定値ｍより小さくないとき、すなわち、大きいか等しいとき特定値ｍを出力する。（つまり、電気的には電源線Ｖｍの電位を出力する。）一方、入力整数が特定値ｍより小さいとき出力端子Ｏｕｔを開放する。
従って、論理（電位）レベルとの関係で言えば次の通りである。入力整数が特定値ｍより大きいか等しいかを判別する場合は、入力電位信号が「特定電位を基準にしたマイナス側しきい値電位」より高いかを判別することになる。一方、入力整数が特定値ｍより小さいかを判別する場合は、入力電位信号が「特定電位より１つ下の電位を基準にしたプラス側しきい値電位」より低いかを判別することになる。

図１６の実施例は、入力オン・オフしきい値電位の高さにより本発明者が名付けた「多値特定値ＵＮＤＥＲ（アンダー）回路」か「多値特定値ＮＯＶＥＲ（ノウバー）回路（＝多値特定値ＯＶＥＲ回路の補出力回路｝」になる。
電源線Ｖ（ｍ＋１）の電位（又は電圧）とトランジスタ１のオン・オフしきい値電圧で決まる入力オン・オフしきい値電位（又は入力オン・オフしきい値電圧）より入力端子Ｉｎの電位（又は電圧）が低いとき出力端子Ｏｕｔは電源線Ｖｍの電位（又は電圧）すなわち「電源線Ｖｍの電位（又は電圧）に対応する整数（＝特定値ｍ）」を出力し、そうでないとき出力端子Ｏｕｔは開放となる。
このため、その入力オン・オフしきい値電位が、特定値ｍの論理レベルのマイナス側しきい値電位より低く、数値（ｍ−１）の論理レベルのプラス側しきい値電位より高ければ、図１６の実施例は、本発明者が名付けた「多値特定値ＵＮＤＥＲ（アンダー）回路」になる。
それに対して、その入力オン・オフしきい値電位が、数値（ｍ＋１）の論理レベルのマイナス側しきい値電位より低く、特定値ｍの論理レベルのプラス側しきい値電位より高ければ、図１６の実施例は、本発明者が名付けた「多値特定値ＮＯＶＥＲ（ノウバー）回路」になる。

その結果、その多値特定値ＵＮＤＥＲ回路の場合、論理動作として入力整数が特定値ｍより小さいとき特定値ｍを出力する。（つまり、電気的には電源線Ｖｍの電位を出力する。）一方、入力整数が特定値ｍより小さくないとき、すなわち、大きいか等しいとき出力端子Ｏｕｔを開放する。従って、論理（電位）レベルとの関係は前述［段落番号００４９］と同じである。

また、その多値特定値ＮＯＶＥＲ回路の場合、論理動作として入力整数が特定値ｍより大きくないとき、すなわち、小さいか等しいとき特定値ｍを出力する。（つまり、電気的には電源線Ｖｍの電位を出力する。）一方、入力整数が特定値ｍより大きいとき出力端子Ｏｕｔを開放する。従って、論理（電位）レベルとの関係は前述［段落番号００４８］と同じである。

図１７の実施例は、入力オン・オフしきい値電位の高さにより本発明者が名付けた「多値特定値ＮＯＶＥＲ回路」か「多値特定値ＵＮＤＥＲ回路」になる。
電源線Ｖ（ｍ−１）の電位（又は電圧）とトランジスタ２のオン・オフしきい値電圧で決まる入力オン・オフしきい値電位（又は入力オン・オフしきい値電圧）より入力端子Ｉｎの電位（又は電圧）が高いとき出力端子Ｏｕｔは開放となり、そうでないとき出力端子Ｏｕｔは電源線Ｖｍの電位（又は電圧）すなわち「電源線Ｖｍの電位（又は電圧）に対応する整数、特定値ｍ」を出力する。
このため、その入力オン・オフしきい値電位が、特定値ｍの論理レベルのプラス側しきい値電位より高く、数値（ｍ＋１）の論理レベルのマイナス側しきい値電位より低ければ、図１７の実施例は、本発明者が名付けた「多値特定値ＮＯＶＥＲ回路」になる。
それに対して、その入力オン・オフしきい値電位が、数値（ｍ−１）の論理レベルのプラス側しきい値電位より高く、特定値ｍの論理レベルのマイナス側しきい値電位より低ければ、図１７の実施例は、本発明者が名付けた「多値特定値ＵＮＤＥＲ回路」になる。

その結果、その多値特定値ＮＯＶＥＲ回路の場合、論理動作として入力整数が特定値ｍより小さいか等しいとき特定値ｍを出力する。（つまり、電気的には電源線Ｖｍの電位を出力する。）一方、入力整数が特定値ｍより大きいとき出力端子Ｏｕｔを開放する。従って、論理（電位）レベルとの関係は前述［段落番号００４８］と同じである。
また、その多値特定値ＵＮＤＥＲ回路の場合、論理動作として入力整数が特定値ｍより小さいとき特定値ｍを出力する。（つまり、電気的には電源線Ｖｍの電位を出力する。）一方、入力整数が特定値ｍより大きいか等しいとき出力端子Ｏｕｔを開放する。従って、論理（電位）レベルとの関係は前述［段落番号００４９］と同じである。

図１８の実施例は、入力オン・オフしきい値電位の高さにより本発明者が名付けた「多値特定値ＮＵＮＤＥＲ回路」か「多値特定値ＯＶＥＲ回路」になる。
電源線Ｖ（ｍ＋１）の電位（又は電圧）とトランジスタ１のオン・オフしきい値電圧で決まる入力オン・オフしきい値電位（又は入力オン・オフしきい値電圧）より入力端子Ｉｎの電位（又は電圧）が低いとき出力端子Ｏｕｔは開放となり、そうでないとき出力端子Ｏｕｔは電源線Ｖｍの電位（又は電圧）すなわち「電源線Ｖｍの電位（又は電圧）に対応する整数、特定値ｍ」を出力する。
このため、その入力オン・オフしきい値電位が、特定値ｍの論理レベルのマイナス側しきい値電位より低く、数値（ｍ−１）の論理レベルのプラス側しきい値電位より高ければ、図１８の実施例は、本発明者が名付けた「多値特定値ＮＵＮＤＥＲ回路」になる。
それに対して、その入力オン・オフしきい値電位が、数値（ｍ＋１）の論理レベルのマイナス側しきい値電位より低く、特定値ｍの論理レベルのプラス側しきい値電位より高ければ、図１８の実施例は、本発明者が名付けた「多値特定値ＯＶＥＲ回路」になる。

その結果、その多値特定値ＮＵＮＤＥＲ回路の場合、論理動作として入力整数が特定値ｍより大きいか等しいとき特定値ｍを出力する。（つまり、電気的には電源線Ｖｍの電位を出力する。）一方、入力整数が特定値ｍより小さいとき出力端子Ｏｕｔを開放する。従って、論理（電位）レベルとの関係は前述［段落番号００４９］と同じである。
また、その多値特定値ＯＶＥＲ回路の場合、論理動作として入力整数が特定値ｍより大きいとき特定値ｍを出力する。（つまり、電気的には電源線Ｖｍの電位を出力する。）一方、入力整数が特定値ｍより小さいか等しいとき出力端子Ｏｕｔを開放する。従って、論理（電位）レベルとの関係は前述［段落番号００４８］と同じである。

図１９の実施例は、図１５の実施例を応用しており、入力オン・オフしきい値電位の高さにより本発明者が名付けた「多値特定値ＡＮＤ・ＯＶＥＲ回路＝多値特定値ＮＯＲ・ＮＯＶＥＲ回路」か「多値特定値ＡＮＤ・ＮＵＮＤＥＲ回路＝多値特定値ＮＯＲ・ＵＮＤＥＲ回路」になる。
このため、その入力オン・オフしきい値電位が、特定値ｍの論理レベルのプラス側しきい値電位より高く、整数（ｍ＋１）の論理レベルのマイナス側しきい値電位より低ければ、図１９の実施例は、本発明者が名付けた「多値特定値ＡＮＤ・ＯＶＥＲ回路＝多値特定値ＮＯＲ・ＮＯＶＥＲ回路」になる。
それに対して、その入力オン・オフしきい値電位が、整数（ｍ−１）の論理レベルのプラス側しきい値電位より高く、特定値ｍの論理レベルのマイナス側しきい値電位より低ければ、図１９の実施例は、本発明者が名付けた「多値特定値ＡＮＤ・ＮＵＮＤＥＲ回路＝多値特定値ＮＯＲ・ＵＮＤＥＲ回路」になる。

その結果、その多値特定値ＡＮＤ・ＯＶＥＲ回路＝多値特定値ＮＯＲ・ＮＯＶＥＲ回路の場合、論理動作として入力整数すべてが特定値ｍより大きいとき特定値ｍを出力する。（つまり、電気的には電源線Ｖｍの電位を出力する。）一方、入力整数の少なくとも１つが特定値ｍより小さいか等しいとき出力端子Ｏｕｔを開放する。従って、論理（電位）レベルとの関係は前述［段落番号００４８］と同じである。
また、その多値特定値ＡＮＤ・ＮＵＮＤＥＲ回路＝多値特定値ＮＯＲ・ＵＮＤＥＲ回路の場合、論理動作として入力整数すべてが特定値ｍより大きいか等しいとき特定値ｍを出力する。（つまり、電気的には電源線Ｖｍの電位を出力する。）一方、入力整数の少なくとも１つが特定値ｍより小さいとき出力端子Ｏｕｔを開放する。従って、論理（電位）レベルとの関係は前述［段落番号００４９］と同じである。

図２０の実施例は、図１７、図１９の実施例を応用しており、入力オン・オフしきい値電位の高さにより本発明者が名付けた「多値特定値ＮＡＮＤ・ＯＶＥＲ回路＝多値特定値ＯＲ・ＮＯＶＥＲ回路」か「多値特定値ＮＡＮＤ・ＮＵＮＤＥＲ回路＝多値特定値ＯＲ・ＵＮＤＥＲ回路」になる。
このため、その入力オン・オフしきい値電位が、特定値ｍの論理レベルのプラス側しきい値電位より高く、整数（ｍ＋１）の論理レベルのマイナス側しきい値電位より低ければ、図２０の実施例は、本発明者が名付けた「多値特定値ＮＡＮＤ・ＯＶＥＲ回路＝多値特定値ＯＲ・ＮＯＶＥＲ回路」になる。
それに対して、その入力オン・オフしきい値電位が、整数（ｍ−１）の論理レベルのプラス側しきい値電位より高く、特定値ｍの論理レベルのマイナス側しきい値電位より低ければ、図２０の実施例は、本発明者が名付けた「多値特定値ＮＡＮＤ・ＮＵＮＤＥＲ回路＝多値特定値ＯＲ・ＵＮＤＥＲ回路」になる。

その結果、その多値特定値ＮＡＮＤ・ＯＶＥＲ回路＝多値特定値ＯＲ・ＮＯＶＥＲ回路の場合、論理動作として入力整数すべてが特定値ｍより大きいとき出力端子Ｏｕｔを開放する。一方、入力整数の少なくとも１つが特定値ｍより小さいか等しいとき特定値ｍを出力する。（つまり、電気的には電源線Ｖｍの電位を出力する。）従って、論理（電位）レベルとの関係は前述［段落番号００４８］と同じである。
また、その多値特定値ＮＡＮＤ・ＮＵＮＤＥＲ回路＝多値特定値ＯＲ・ＵＮＤＥＲ回路の場合、論理動作として入力整数すべてが特定値ｍより大きいか等しいとき出力端子Ｏｕｔを開放する。一方、入力整数の少なくとも１つが特定値ｍより小さいとき特定値ｍを出力する。（つまり、電気的には電源線Ｖｍの電位を出力する。）従って、論理（電位）レベルとの関係は前述［段落番号００４９］と同じである。

図２１の実施例は、図１６の実施例を応用しており、入力オン・オフしきい値電位の高さにより本発明者が名付けた「多値特定値ＡＮＤ・ＵＮＤＥＲ回路＝多値特定値ＮＯＲ・ＮＵＮＤＥＲ回路」か「多値特定値ＡＮＤ・ＮＯＶＥＲ回路＝多値特定値ＮＯＲ・ＯＶＥＲ回路」になる。
このため、その入力オン・オフしきい値電位が、特定値ｍの論理レベルのマイナス側しきい値電位より低く、整数（ｍ−１）の論理レベルのプラス側しきい値電位より高ければ、図２１の実施例は、本発明者が名付けた「ＡＮＤ・ＵＮＤＥＲ回路＝多値特定値ＮＯＲ・ＮＵＮＤＥＲ回路」になる。
それに対して、その入力オン・オフしきい値電位が、整数（ｍ＋１）の論理レベルのマイナス側しきい値電位より低く、特定値ｍの論理レベルのプラス側しきい値電位より高ければ、図２１の実施例は、本発明者が名付けた「多値特定値ＡＮＤ・ＮＯＶＥＲ回路＝多値特定値ＮＯＲ・ＯＶＥＲ回路」になる。

その結果、その多値特定値ＡＮＤ・ＵＮＤＥＲ回路＝多値特定値ＮＯＲ・ＮＵＮＤＥＲ回路の場合、論理動作として入力整数すべてが特定値ｍより小さいとき特定値ｍを出力する。（つまり、電気的には電源線Ｖｍの電位を出力する。）一方、入力整数の少なくとも１つが特定値ｍより大きいか等しいとき出力端子Ｏｕｔを開放する。従って、論理（電位）レベルとの関係は前述［段落番号００４９］と同じである。
また、その多値特定値ＡＮＤ・ＮＯＶＥＲ回路＝多値特定値ＮＯＲ・ＯＶＥＲ回路の場合、論理動作として入力整数すべてが特定値ｍより小さいか等しいとき特定値ｍを出力する。（つまり、電気的には電源線Ｖｍの電位を出力する。）一方、入力整数の少なくとも１つが特定値ｍより大きいとき出力端子Ｏｕｔを開放する。従って、論理（電位）レベルとの関係は前述［段落番号００４８］と同じである。

図２２の実施例は、図１８、２１の実施例を応用しており、入力オン・オフしきい値電位の高さにより本発明者が名付けた「多値特定値ＮＡＮＤ・ＵＮＤＥＲ回路＝多値特定値ＯＲ・ＮＵＮＤＥＲ回路」か「多値特定値ＮＡＮＤ・ＮＯＶＥＲ回路＝多値特定値ＯＲ・ＯＶＥＲ回路」になる。
このため、その入力オン・オフしきい値電位が、特定値ｍの論理レベルのマイナス側しきい値電位より低く、整数（ｍ−１）の論理レベルのプラス側しきい値電位より高ければ、図２２の実施例は、本発明者が名付けた「多値特定値ＮＡＮＤ・ＵＮＤＥＲ回路＝多値特定値ＯＲ・ＮＵＮＤＥＲ回路」になる。
それに対して、その入力オン・オフしきい値電位が、整数（ｍ＋１）の論理レベルのマイナス側しきい値電位より低く、特定値ｍの論理レベルのプラス側しきい値電位より高ければ、図２２の実施例は、本発明者が名付けた「多値特定値ＮＡＮＤ・ＮＯＶＥＲ回路＝多値特定値ＯＲ・ＯＶＥＲ回路」になる。

その結果、その多値特定値ＮＡＮＤ・ＵＮＤＥＲ回路＝多値特定値ＯＲ・ＮＵＮＤＥＲ回路の場合、論理動作として入力整数すべてが特定値ｍより小さいとき出力端子Ｏｕｔを開放する。一方、入力整数の少なくとも１つが特定値ｍより大きいか等しいとき特定値ｍを出力する。（つまり、電気的には電源線Ｖｍの電位を出力する。）従って、論理（電位）レベルとの関係は前述［段落番号００４９］と同じである。
また、その多値特定値ＮＡＮＤ・ＮＯＶＥＲ回路＝多値特定値ＯＲ・ＯＶＥＲ回路の場合、論理動作として入力整数すべてが特定値ｍより小さいか等しいとき出力端子Ｏｕｔを開放する。一方、入力整数の少なくとも１つが特定値ｍより大きいとき特定値ｍを出力する。（つまり、電気的には電源線Ｖｍの電位を出力する。）従って、論理（電位）レベルとの関係は前述［段落番号００４８］と同じである。

図２３の実施例は、図１５の実施例を応用しており、入力オン・オフしきい値電位の高さにより本発明者が名付けた「多値特定値ＯＲ・ＯＶＥＲ回路＝多値特定値ＮＡＮＤ・ＮＯＶＥＲ回路」か「多値特定値ＯＲ・ＮＵＮＤＥＲ回路＝多値特定値ＮＡＮＤ・ＵＮＤＥＲ回路」になる。
このため、その入力オン・オフしきい値電位が、整数（ｍ＋１）の論理レベルのマイナス側しきい値電位より低く、特定値ｍの論理レベルのプラス側しきい値電位より高ければ、図２３の実施例は、本発明者が名付けた「多値特定値ＯＲ・ＯＶＥＲ回路＝多値特定値ＮＡＮＤ・ＮＯＶＥＲ回路」になる。
それに対して、その入力オン・オフしきい値電位が、特定値ｍの論理レベルのマイナス側しきい値電位より低く、整数（ｍ−１）の論理レベルのプラス側しきい値電位より高ければ、図２３の実施例は、本発明者が名付けた「多値特定値ＯＲ・ＮＵＮＤＥＲ回路＝多値特定値ＮＡＮＤ・ＵＮＤＥＲ回路」になる。

その結果、その多値特定値ＯＲ・ＯＶＥＲ回路＝多値特定値ＮＡＮＤ・ＮＯＶＥＲ回路の場合、論理動作として入力整数の少なくとも１つが特定値ｍより大きいとき特定値ｍを出力する。（つまり、電気的には電源線Ｖｍの電位を出力する。）一方、入力整数すべてが特定値ｍより小さいか等しいとき出力端子Ｏｕｔを開放する。従って、論理（電位）レベルとの関係は前述［段落番号００４８］と同じである。
また、その多値特定値ＯＲ・ＮＵＮＤＥＲ回路＝多値特定値ＮＡＮＤ・ＵＮＤＥＲ回路の場合、論理動作として入力整数の少なくとも１つが特定値ｍより大きいか等しいとき特定値ｍを出力する。（つまり、電気的には電源線Ｖｍの電位を出力する。）一方、入力整数すべてが特定値ｍより小さいとき出力端子Ｏｕｔを開放する。従って、論理（電位）レベルとの関係は前述［段落番号００４９］と同じである。

図２４の実施例は、図１５、図２３の実施例を応用しており、入力オン・オフしきい値電位の高さにより本発明者が名付けた「多値特定値ＮＯＲ・ＯＶＥＲ回路＝多値特定値ＡＮＤ・ＮＯＶＥＲ回路」か「多値特定値ＮＯＲ・ＮＵＮＤＥＲ回路＝多値特定値ＡＮＤ・ＵＮＤＥＲ回路」になる。
このため、その入力オン・オフしきい値電位が、整数（ｍ＋１）の論理レベルのマイナス側しきい値電位より低く、特定値ｍの論理レベルのプラス側しきい値電位より高ければ、図２４の実施例は、本発明者が名付けた「多値特定値ＮＯＲ・ＯＶＥＲ回路＝多値特定値ＡＮＤ・ＮＯＶＥＲ回路」になる。
それに対して、その入力オン・オフしきい値電位が、特定値ｍの論理レベルのマイナス側しきい値電位より低く、整数（ｍ−１）の論理レベルのプラス側しきい値電位より高ければ、図２４の実施例は、本発明者が名付けた「多値特定値ＮＯＲ・ＮＵＮＤＥＲ回路＝多値特定値ＡＮＤ・ＵＮＤＥＲ回路」になる。

その結果、その多値特定値ＮＯＲ・ＯＶＥＲ回路＝多値特定値ＡＮＤ・ＮＯＶＥＲ回路の場合、論理動作として入力整数の少なくとも１つが特定値ｍより大きいとき出力端子Ｏｕｔを開放する。一方、入力整数すべてが特定値ｍより小さいか等しいとき特定値ｍを出力する。（つまり、電気的には電源線Ｖｍの電位を出力する。）従って、論理（電位）レベルとの関係は前述［段落番号００４８］と同じである。
また、その多値特定値ＮＯＲ・ＮＵＮＤＥＲ回路＝多値特定値ＡＮＤ・ＵＮＤＥＲ回路の場合、論理動作として入力整数の少なくとも１つが特定値ｍより大きいか等しいとき出力端子Ｏｕｔを開放する。一方、入力整数すべてが特定値ｍより小さいとき特定値ｍを出力する。（つまり、電気的には電源線Ｖｍの電位を出力する。）従って、論理（電位）レベルとの関係は前述［段落番号００４９］と同じである。

図２５の実施例は、図１６の実施例を応用しており、入力オン・オフしきい値電位の高さにより本発明者が名付けた「多値特定値ＯＲ・ＵＮＤＥＲ回路＝多値特定値ＮＡＮＤ・ＮＵＮＤＥＲ回路」か「多値特定値ＯＲ・ＮＯＶＥＲ回路＝多値特定値ＮＡＮＤ・ＯＶＥＲ回路」になる。
このため、その入力オン・オフしきい値電位が、整数（ｍ−１）の論理レベルのプラス側しきい値電位より高く、特定値ｍの論理レベルのマイナス側しきい値電位より低ければ、図２５の実施例は、本発明者が名付けた「多値特定値ＯＲ・ＵＮＤＥＲ回路＝多値特定値ＮＡＮＤ・ＮＵＮＤＥＲ回路」になる。
それに対して、その入力オン・オフしきい値電位が、特定値ｍの論理レベルのプラス側しきい値電位より高く、整数（ｍ＋１）の論理レベルのマイナス側しきい値電位より低ければ、図２５の実施例は、本発明者が名付けた「多値特定値ＯＲ・ＮＯＶＥＲ回路＝多値特定値ＮＡＮＤ・ＯＶＥＲ回路」になる。

その結果、その多値特定値ＯＲ・ＵＮＤＥＲ回路＝多値特定値ＮＡＮＤ・ＮＵＮＤＥＲ回路の場合、論理動作として入力整数の少なくとも１つが特定値ｍより小さいとき特定値ｍを出力する。（つまり、電気的には電源線Ｖｍの電位を出力する。）一方、入力整数すべてが特定値ｍより大きいか等しいとき出力端子Ｏｕｔを開放する。従って、論理（電位）レベルとの関係は前述［段落番号００４９］と同じである。
また、その多値特定値ＯＲ・ＮＯＶＥＲ回路＝多値特定値ＮＡＮＤ・ＯＶＥＲ回路の場合、論理動作として入力整数の少なくとも１つが特定値ｍより小さいか等しいとき特定値ｍを出力する。（つまり、電気的には電源線Ｖｍの電位を出力する。）一方、入力整数すべてが特定値ｍより大きいとき出力端子Ｏｕｔを開放する。従って、論理（電位）レベルとの関係は前述［段落番号００４８］と同じである。

図２６の実施例は、図１８、図２５の実施例を応用しており、入力オン・オフしきい値電位の高さにより本発明者が名付けた「多値特定値ＮＯＲ・ＵＮＤＥＲ回路＝多値特定値ＡＮＤ・ＮＵＮＤＥＲ回路」か「多値特定値ＮＯＲ・ＮＯＶＥＲ回路＝多値特定値ＡＮＤ・ＯＶＥＲ回路」になる。
このため、その入力オン・オフしきい値電位が、整数（ｍ−１）の論理レベルのプラス側しきい値電位より高く、特定値ｍの論理レベルのマイナス側しきい値電位より低ければ、図２６の実施例は、本発明者が名付けた「多値特定値ＮＯＲ・ＵＮＤＥＲ回路＝多値特定値ＡＮＤ・ＮＵＮＤＥＲ回路」になる。
それに対して、その入力オン・オフしきい値電位が、特定値ｍの論理レベルのプラス側しきい値電位より高く、整数（ｍ＋１）の論理レベルのマイナス側しきい値電位より低ければ、図２６の実施例は、本発明者が名付けた「多値特定値ＮＯＲ・ＮＯＶＥＲ回路＝多値特定値ＡＮＤ・ＯＶＥＲ回路」になる。

その結果、その多値特定値ＮＯＲ・ＵＮＤＥＲ回路＝多値特定値ＡＮＤ・ＮＵＮＤＥＲ回路の場合、論理動作として入力整数の少なくとも１つが特定値ｍより小さいとき出力端子Ｏｕｔを開放する。一方、入力整数すべてが特定値ｍより大きいか等しいとき特定値ｍを出力する。（つまり、電気的には電源線Ｖｍの電位を出力する。）従って、論理（電位）レベルとの関係は前述［段落番号００４９］と同じである。
また、その多値特定値ＮＯＲ・ＮＯＶＥＲ回路＝多値特定値ＡＮＤ・ＯＶＥＲ回路の場合、論理動作として入力整数の少なくとも１つが特定値ｍより小さいか等しいとき出力端子Ｏｕｔを開放する。一方、入力整数すべてが特定値ｍより大きいとき特定値ｍを出力する。（つまり、電気的には電源線Ｖｍの電位を出力する。）従って、論理（電位）レベルとの関係は前述［段落番号００４８］と同じである。

本発明者が「多値ＡＮＤ回路」と名付ける実施例２７について述べる。先ず、実施例２７そのものではなく、その構成手段である図２７、図２８の各（小）多値論理回路について説明する。
図２７の（小）多値論理回路は最高電位の電源線Ｖ（ｎ−１）用の多値特定値ＡＮＤ回路である。２値インバーター回路を途中に接続すれば、図２７の（小）多値論理回路は最高電位の電源線Ｖ（ｎ−１）用の多値特定値ＮＡＮＤ回路になる。点線で示す各ダイオードは有っても無くても構わない。
一方、図２８の（小）多値論理回路は最低電位の電源線Ｖ０用の多値特定値ＡＮＤ回路である。２値インバーター回路を途中に接続すれば、図２８の（小）多値論理回路は最低電位の電源線Ｖ０用の多値特定値ＮＡＮＤ回路になる。点線で示す各ダイオードは有っても無くても構わない。

ここから、本発明者が「多値ＡＮＤ回路」と名付ける実施例２７について述べる。例えば「ｎ＝１０で、ｍが１〜８である図９の実施例の（小）多値論理回路８つ」、「ｎ＝１０である図２７の（小）多値論理回路１つ」及び「ｎ＝１０である図２８の（小）多値論理回路１つ」を用意して、入力端子Ｉｎ１同士１０個、入力端子Ｉｎ２同士１０個、入力端子Ｉｎ３同士１０個および出力端子Ｏｕｔ同士１０個をそれぞれ接続して、新しい入力端子Ｉｎ１〜Ｉｎ３と出力端子Ｏｕｔを形成すれば、本発明者が「多値ＡＮＤ回路」と名付ける１０値３入力型の（大）多値論理回路ができる。
この場合、「入力端子Ｉｎ１〜Ｉｎ３の電位に対応する整数」全てが同じなら、「その整数に対応する電位（又は電圧）」が出力端子Ｏｕｔから出力される。つまり、その論理動作に関して実施例２７の（大）多値論理回路は、３つの入力整数が全て同じ時その同一整数を出力する一方、３つの入力整数が１つでも違う時その出力を開放する。

この様に本発明の場合「互いに異なる電位」すなわち「互いに異なる整数」を同時に出力しない限り、複数の多値論理回路の出力端子同士と入力端子同士をそれぞれ接続してその多値論理処理能力を発展、強化させることができる。他にも例えば「特定値が（ｍ＋１）である多値特定値ＮＵＮＤＥＲ回路」、「特定値がｍである多値特定値ＥＱＵＡＬ回路」および「特定値が（ｍ−１）である多値特定値ＮＯＶＥＲ回路」の入力端子同士、出力端子同士をそれぞれ接続すれば、「入力整数≧整数（ｍ＋１）なら整数（ｍ＋１）の出力」、「入力整数＝整数ｍなら整数ｍの出力」及び「入力整数≦整数（ｍ−１）なら整数（ｍ−１）の出力」という論理機能の回路を構成することができる。

後述する「最後の補足」の★ｌ）項で述べる様に、本発明者が「多値ＡＮＤ回路」と名付けた上記の実施例２７の入力端子を１つにして、入力端子と出力端子を接続すれば、１０値メモリー、１０値記憶回路を構成することができる。同様に多値数（Ｎ値のＮのこと。）を変えれば多値数の異なる多値記憶回路を構成することができる。

後述する「最後の補足」の★ｃ）項で述べる通り、各実施例には『電圧方向または電圧極性に関して対称的な関係に有る多値論理回路』が存在する。
この場合、請求項２に記載する通り、「前記第１電位から前記第Ｎ電位まで番号順に電位が高くなって行く」のではなく、正反対に前記第１電位から前記第Ｎ電位まで番号順に電位が低くなって行き、前記しきい値電位の各極性が正反対に入れ換わる等している。
その結果、本発明の各多値論理回路が請求項２記載の多値論理回路に対応する場合、それは「２値論理回路で言えば正論理の論理回路に対する負論理の論理回路」の様な多値論理回路に該当する。

＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊ 以 上 の 実 施 例 の ま と め ＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊

本発明者が『多値特定値ＥＱＵＡＬ回路』と名付けた多値論理回路は、「入力電位または入力電圧に対応する入力整数」がその回路の特定値（あらかじめ設定された整数値）と同じ時「その特定値に対応する特定電位（又は特定電圧）」を出力し、そうでない時その出力を開放する。なお、多値数（Ｎ値のＮのこと。例えば１０値なら１０。以後こう呼ぶ。）Ｎに対して（Ｎ−１）≧特定値≧０である。１０値なら９≧特定値≧０である。
★［該当する実施例］：図１〜図５。

この論理出力を否定する回路つまり「特定電位の出力と出力の開放が正反対である、補出力の回路」が、本発明者が『多値特定値ＮＯＴ回路』と名付けた多値論理回路である。
★［該当する実施例］：図６〜図８。

本発明者が『多値特定値ＡＮＤ回路』と名付けた多値論理回路は、「複数個の入力電位または入力電圧に対応する複数個の入力整数」すべてがその回路の特定値と同じ時「その特定値に対応する特定電位（又は特定電圧）」を出力し、そうでない時その出力を開放する。
★［該当する実施例］：図９〜図１０。

このＡＮＤ出力を否定する回路つまり「特定電位の出力と出力の開放が正反対である、補出力の回路」が、本発明者が『多値特定値ＮＡＮＤ回路』と名付けた多値論理回路である。
★［該当する実施例］：図１１〜図１２。

本発明者が『多値ＡＮＤ回路』と名付けた多値論理回路は、複数の『多値特定値ＡＮＤ回路』を組み合わせた回路で、その複数個の入力整数すべてが同じ時「その整数に対応する電位または電圧」を出力し、そうでない時その出力を開放する。

本発明者が『多値特定値ＯＲ回路』と名付けた多値論理回路は、「複数個の入力電位または入力電圧に対応する複数個の入力整数」のうち少なくとも１つがその回路の特定値と同じである時「その特定値に対応する特定電位（又は特定電圧）」を出力し、そうでない時その出力を開放する。
★［該当する実施例］：図１３。

このＯＲ出力を否定する回路つまり「特定電位の出力と出力の開放が正反対である、補出力の回路」が、本発明者が『多値特定値ＮＯＲ回路』と名付けた多値論理回路である。
★［該当する実施例］：図１４。

本発明者が『多値特定値ＯＶＥＲ（オウバー）回路』と名付けた多値論理回路は、「入力電位または入力電圧に対応する入力整数」がその回路の特定値より大きい時「その特定値に対応する特定電位（又は特定電圧）」を出力し、そうでない時その出力を開放する。
★［該当する実施例］：図１５｛但し、トランジスタ２のオン・オフしきい値電圧の大きさは両電源電位Ｖｍ・Ｖ（ｍ−１）差より大きく、入力整数≦特定値ｍの時トランジスタ２はオフで、その出力は開放される。｝
★［該当する実施例］：図１８｛但し、トランジスタ１のオン・オフしきい値電圧の大きさは両電源電位Ｖ（ｍ＋１）・Ｖｍ差より小さく、入力整数≦特定値ｍの時トランジスタ１はオンで、トランジスタ４０はオフで、その出力は開放される。｝

このＯＶＥＲ出力を否定する回路つまり「特定電位の出力と出力の開放が正反対である、補出力の回路」が、本発明者が『多値特定値ＮＯＶＥＲ（ノウバー）回路』と名付けた多値論理回路である。この回路は、入力整数がその回路の特定値より小さいか等しい時その特定電位を出力し、そうでない時その出力を開放する。
★［該当する実施例］：図１６｛但し、トランジスタ１のオン・オフしきい値電圧の大きさは両電源電位Ｖ（ｍ＋１）・Ｖｍ差より小さく、入力整数≦特定値ｍの時トランジスタ１はオンで、特定電位Ｖｍが出力される。｝
★［該当する実施例］：図１７｛但し、トランジスタ２のオン・オフしきい値電圧の大きさは両電源電位Ｖｍ・Ｖ（ｍ−１）差より大きく、入力整数≦特定値ｍの時トランジスタ２はオフで、トランジスタ３９はオンで、特定電位Ｖｍが出力される。｝

本発明者が『多値特定値ＡＮＤ・ＯＶＥＲ回路』と名付けた多値論理回路は、「複数個の入力電位または入力電圧に対応する複数個の入力整数」すべてがその回路の特定値より大きい時「その特定値に対応する特定電位（又は特定電圧）」を出力し、そうでない時その出力を開放する。
★［該当する実施例］：図１９｛但し、トランジスタ２ａ〜２ｄの各オン・オフしきい値電圧の大きさは両電源電位Ｖｍ・Ｖ（ｍ−１）差より大きく、その少なくとも１つの入力整数≦特定値ｍの時トランジスタ２ａ〜２ｄはオフで、その出力は開放される。｝
★［該当する実施例］：図２６｛但し、トランジスタ１ａ〜１ｄの各オン・オフしきい値電圧の大きさは両電源電位Ｖ（ｍ＋１）・Ｖｍ差より小さく、その少なくとも１つの入力整数≦特定値ｍの時その少なくとも１つがオンで、トランジスタ４０はオフで、その出力は開放される。｝

このＡＮＤ・ＯＶＥＲ出力を否定する回路つまり「特定電位の出力と出力の開放が正反対である、補出力の回路」が、本発明者が『多値特定値ＮＡＮＤ・ＯＶＥＲ回路』と名付けた多値論理回路である。この回路は、複数個の入力整数のうち少なくとも１つがその回路の特定値より小さいか等しい時その特定電位を出力し、そうでない時その出力を開放する。
★［該当する実施例］：図２０｛但し、トランジスタ２ａ〜２ｄの各オン・オフしきい値電圧の大きさは両電源電位Ｖｍ・Ｖ（ｍ−１）差より大きく、その少なくとも１つの入力整数≦特定値ｍの時トランジスタ２ａ〜２ｄはオフで、トランジスタ３９はオンで、特定電位Ｖｍが出力される。｝
★［該当する実施例］：図２５｛但し、トランジスタ１ａ〜１ｄの各オン・オフしきい値電圧の大きさは両電源電位Ｖ（ｍ＋１）・Ｖｍ差より小さく、その少なくとも１つの入力整数≦特定値ｍの時その少なくとも１つがオンで、特定電位Ｖｍが出力される。｝

本発明者が『多値特定値ＯＲ・ＯＶＥＲ回路』と名付けた多値論理回路は、「複数個の入力電位または入力電圧に対応する複数個の入力整数」のうち少なくとも１つがその回路の特定値より大きい時「その特定値に対応する特定電位（又は特定電圧）」を出力し、そうでない時その出力を開放する。
★［該当する実施例］：図２３｛但し、トランジスタ２ａ〜２ｄの各オン・オフしきい値電圧の大きさは両電源電位Ｖｍ・Ｖ（ｍ−１）差より大きく、全ての入力整数≦特定値ｍの時トランジスタ２ａ〜２ｄはオフで、その出力は開放される。｝
★［該当する実施例］：図２２｛但し、トランジスタ１ａ〜１ｄの各オン・オフしきい値電圧の大きさは両電源電位Ｖ（ｍ＋１）・Ｖｍ差より小さく、全ての入力整数≦特定値ｍの時トランジスタ１ａ〜１ｄはオン、トランジスタ４０はオフで、その出力は開放される。｝

このＯＲ・ＯＶＥＲ出力を否定する回路つまり「特定電位の出力と出力の開放が正反対である、補出力の回路」が、本発明者が『多値特定値ＮＯＲ・ＯＶＥＲ回路』と名付けた多値論理回路である。この回路は、複数個の入力整数すべてがその回路の特定値より小さいか等しい時その特定電位を出力し、そうでない時その出力を開放する。
★［該当する実施例］：図２４｛但し、トランジスタ２ａ〜２ｄの各オン・オフしきい値電圧の大きさは両電源電位Ｖｍ・Ｖ（ｍ−１）差より大きく、全ての入力整数≦特定値ｍの時トランジスタ２ａ〜２ｄはオフで、トランジスタ３９はオンで、特定電位Ｖｍが出力される。｝
★［該当する実施例］：図２１｛但し、トランジスタ１ａ〜１ｄの各オン・オフしきい値電圧の大きさは両電源電位Ｖ（ｍ＋１）・Ｖｍ差より小さく、全ての入力整数≦特定値ｍの時トランジスタ１ａ〜１ｄはオン、特定電位Ｖｍが出力される。｝

本発明者が『多値特定値ＵＮＤＥＲ（アンダー）回路』と名付けた多値論理回路は、「入力電位または入力電圧に対応する入力整数」がその回路の特定値より小さい時「その特定値に対応する特定電位（又は特定電圧）」を出力し、そうでない時その出力を開放する。
★［該当する実施例］：図１６｛但し、トランジスタ１のオン・オフしきい値電圧の大きさは両電源電位Ｖ（ｍ＋１）・Ｖｍ差より大きく、入力整数≧特定値ｍの時トランジスタ１はオフで、その出力は開放される。｝
★［該当する実施例］：図１７｛但し、トランジスタ２のオン・オフしきい値電圧の大きさは両電源電位Ｖｍ・Ｖ（ｍ−１）差より小さく、入力整数≧特定値ｍの時トランジスタ２はオンで、トランジスタ３９はオフで、その出力は開放される。

このＵＮＤＥＲ出力を否定する回路つまり「特定電位の出力と出力の開放が正反対である、補出力の回路」が、本発明者が『多値特定値ＮＵＮＤＥＲ（ナンダー）回路』と名付けた多値論理回路である。この回路は、入力整数がその回路の特定値より大きいか等しい時その特定電位を出力し、そうでない時その出力を開放する。
★［該当する実施例］：図１５｛但し、トランジスタ２のオン・オフしきい値電圧の大きさは両電源電位Ｖｍ・Ｖ（ｍ−１）差より小さく、入力整数≧特定値ｍの時トランジスタ２はオンで、特定電位Ｖｍが出力される。｝
★［該当する実施例］：図１８｛但し、トランジスタ１のオン・オフしきい値電圧の大きさは両電源電位Ｖ（ｍ＋１）・Ｖｍ差より大きく、入力整数≧特定値ｍの時トランジスタ１はオフで、トランジスタ４０はオンで、特定電位Ｖｍが出力される。｝

本発明者が『多値特定値ＡＮＤ・ＵＮＤＥＲ回路』と名付けた多値論理回路は、「複数個の入力電位または入力電圧に対応する複数個の入力整数」すべてがその回路の特定値より小さい時「その特定値に対応する特定電位（又は特定電圧）」を出力し、そうでない時その出力を開放する。
★［該当する実施例］：図２１｛但し、トランジスタ１ａ〜１ｄの各オン・オフしきい値電圧の大きさは両電源電位Ｖ（ｍ＋１）・Ｖｍ差より大きく、その少なくとも１つの入力整数≧特定値ｍの時トランジスタ１ａ〜１ｄはオフで、その出力は開放される。｝
★［該当する実施例］：図２４｛但し、トランジスタ２ａ〜２ｄの各オン・オフしきい値電圧の大きさは両電源電位Ｖｍ・Ｖ（ｍ−１）差より小さく、その少なくとも１つの入力整数≧特定値ｍの時その少なくとも１つはオンで、トランジスタ３９はオフで、その出力は開放される。｝

このＡＮＤ・ＵＮＤＥＲ出力を否定する回路つまり「特定電位の出力と出力の開放が正反対である、補出力の回路」が、本発明者が『多値特定値ＮＡＮＤ・ＵＮＤＥＲ回路』と名付けた多値論理回路である。この回路は、複数個の入力整数のうち少なくとも１つがその回路の特定値より大きいか等しい時その特定電位を出力し、そうでない時その出力を開放する。
★［該当する実施例］：図２２｛但し、トランジスタ１ａ〜１ｄの各オン・オフしきい値電圧の大きさは両電源電位Ｖ（ｍ＋１）・Ｖｍ差より大きく、その少なくとも１つの入力整数≧特定値ｍの時トランジスタ１ａ〜１ｄはオフ、トランジスタ４０はオンで、特定電位Ｖｍが出力される。｝
★［該当する実施例］：図２３｛但し、トランジスタ２ａ〜２ｄの各オン・オフしきい値電圧の大きさは両電源電位Ｖｍ・Ｖ（ｍ−１）差より小さく、その少なくとも１つの入力整数≧特定値ｍの時その少なくとも１つはオンで、特定電位Ｖｍが出力される。

本発明者が『多値特定値ＯＲ・ＵＮＤＥＲ回路』と名付けた多値論理回路は、「複数個の入力電位または入力電圧に対応する複数個の入力整数」のうち少なくとも１つがその回路の特定値より小さい時「その特定値に対応する特定電位（又は特定電圧）」を出力し、そうでない時その出力を開放する。
★［該当する実施例］：図２５｛但し、トランジスタ１ａ〜１ｄの各オン・オフしきい値電圧の大きさは両電源電位Ｖ（ｍ＋１）・Ｖｍ差より大きく、全ての入力整数≧特定値ｍの時トランジスタ１ａ〜１ｄはオフで、その出力は開放される。｝
★［該当する実施例］：図２０｛但し、トランジスタ２ａ〜２ｄの各オン・オフしきい値電圧の大きさは両電源電位Ｖｍ・Ｖ（ｍ−１）差より小さく、全ての入力整数≧特定値ｍの時トランジスタ２ａ〜２ｄはオン、トランジスタ３９はオフで、その出力は開放される。｝

このＯＲ・ＵＮＤＥＲ出力を否定する回路つまり「特定電位の出力と出力の開放が正反対である、補出力の回路」が、本発明者が『多値特定値ＮＯＲ・ＵＮＤＥＲ回路』と名付けた多値論理回路である。この回路は、複数個の入力整数すべてがその回路の特定値より大きいか等しい時その特定電位を出力し、そうでない時その出力を開放する。
★［該当する実施例］：図２６｛但し、トランジスタ１ａ〜１ｄの各オン・オフしきい値電圧の大きさは両電源電位Ｖ（ｍ＋１）・Ｖｍ差より大きく、すべての入力整数≧特定値ｍの時トランジスタ１ａ〜１ｄはオフ、トランジスタ４０はオンで、特定電位Ｖｍが出力される。｝
★［該当する実施例］：図１９｛但し、トランジスタ２ａ〜２ｄの各オン・オフしきい値電圧の大きさは両電源電位Ｖｍ・Ｖ（ｍ−１）差より小さく、すべての入力整数≧特定値ｍの時トランジスタ２ａ〜２ｄはオンで、特定電位Ｖｍが出力される。｝

＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊ 最 後 の 補 足 ＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊

最後に以下の事を補足する。
★ａ）各実施例において点線で示す各ダイオードは有っても良いし、無くても良いことを示す。
★ｂ）各実施例において各ダイオードの代わりに「そのコレクタとベースを直結したバイポーラ・トランジスタ」、「そのドレインとソースを直結した接合型ＦＥＴ」、「そのドレインとゲートを直結したバイポーラ・モードのＳＩＴ又はＧＴＢＴ」、「そのゲート、バック・ゲート及びソースを接続したノーマリィ・オフ型ＭＯＳ・ＦＥＴ」又は「そのドレイン・バックゲート間、そのソース・バックゲート間それぞれが導通しない様にそのバックゲート電位を保ち、そのドレインとゲートを接続したノーマリィ・オフ型ＭＯＳ・ＦＥＴ」を１つずつ使用できる。
★ｃ）各実施例において各電源電位の高低を正反対にして、各可制御スイッチング手段を「それと相補関係に有る可制御スイッチング手段（例：Ｎチャネル型ＭＯＳ・ＦＥＴに対するＰチャネル型ＭＯＳ・ＦＥＴ）」で１つずつ置き換え、方向性の有る各構成要素（例：ダイオード）の向きを逆にした「元の実施例に対して電圧方向または電圧極性に関して対称的な関係に有る実施例」もまた可能である。但し、その場合、その機能が元と同じ場合も有るし、違う場合も有る。

★ｄ）図３の実施例は図１の実施例において「電源線Ｖｍ・出力端子Ｏｕｔ間に接続されている双方向性スイッチング手段」を「ダイオード・ブリッジ接続型整流回路を用いた双方向性スイッチング手段」で置き換えたものである。図９、図１３〜図２６の各実施例においても同様な置換えをした実施例が可能である。その置換えは図２の実施例中の双方向性スイッチング手段についても同様である。
★ｅ）図９〜図１４、図１９〜図２６の各実施例において入力オン・オフしきい値電位を入力端子ごとに違わさせれば、さらに多値論理処理機能が発展する可能性が有る。
★ｆ）『多値特定値ＥＱＵＡＬ回路』は『多値特定値ＳＡＭＥ回路』又は『多値特定値判定回路』という呼び名でも良い。
★ｇ）本発明の場合、多値数（Ｎ値のＮのこと。）がいくつであっても、その回路構成を変更する必要が無く、５値でも１０値でも１００値でも同じ回路構成で良く、自由度、柔軟性、対応力が有る。ただ接続する電源線などの接続を変更するだけで済む。
★ｈ）本発明では出力を開放するという多値論理出力の仕方ができるので、出口手段（例：出力端子など。）を抵抗などで『電位供給手段（例：電源線。）Ｖｍ以外の電位供給手段』又は『電位供給手段Ｖ０〜Ｖ（ｎ−１）以外の電位供給手段』にプル・アップ又はプル・ダウンして出力電圧を自由に変更することができる。

★ｉ）前述（段落番号００１３〜００１４）した『多値論理処理の種類数の超・爆発的ぼう大さ』に関する数学的説明では、控え目に１桁（けた）２入力の場合で説明したが、さらに桁数や入力数の増加により『超・超・……超・爆発的ぼう大さ』になる。例えば１０値1桁３入力の場合でさえ１０の１，０００乗もの種類の多値論理処理、多値論理関数が有り、まさに天文学的数字である。
★ｊ）半導体の（基板）多層化技術（＝３次元化ＩＣ技術）や低電圧化技術は『多進法論理回路、多進法演算回路、多進法記憶回路、多進法コンピューター等』の実用化を強力にアシストする。もし半導体の多層化技術、低電圧駆動と耐電圧維持の両立技術、省エネルギー技術、冷却技術などがどんどん進歩すれば、６４進法、１００進法、１２８進法の論理回路、演算回路、記憶回路もしくはコンピューター等も可能になり、６４進法、１００進法、１２８進法の超・超・………超ウルトラ・スーパー・コンピューターが出現するかもしれない。
★ｋ）ところで１０進法コンピューター『ＤＣ』（Ｄｅｃｉｍａｌ Ｃｏｍｐｕｔｅｒ）が「現在の２進法コンピューターが引き起こす『コンピューター過剰適応症』と呼ばれる症候群」を無くしたり、予防したり、緩和（かんわ）したり、又は、治（なお）したり、することが期待される。『コンピューター過剰適応症』では「０」か「１」しかないコンピューターの２進法的な思考に同一化して、「曖昧（あいまい）な余地を残す他者」とのコミュニケーションができなくなり、人間関係が悪化する。
参考：日本経済新聞（東京版）の２００２年３月１１日付け朝刊のｐ．３４『心蝕 （むしば）むテクノストレス』。
この事は『人間ぽい、人に優しいコンピューター、ニューロ・コンピューターまたは人工知能を造るには多進法、特に１０進法の方が良い』こと、及び、『ファジィー制御にも多進法、特に１０進法の方が向いている』ことを示唆（しさ）している。
ただこれらの事は『曖昧な表現をする文化』を持つ日本などアジア系では当てはまり、『ＹＥＳ、ＮＯがはっきりした文化』を持つ欧米系では当てはまらないかもしれない。であるなら、『多進法コンピューター等は日本などアジア系が向いていて、得意分野ではないだろうか？』

★ｌ）本発明者が「多値ＡＮＤ回路」と名付けた実施例２７（参照：段落番号００７５〜００７６。）の入力端子数を１つにして、入力端子と出力端子を接続すれば、１０値メモリー、１０値記憶手段を構成することができる。同様に多値数（Ｎ値のＮのこと。）を変えれば多値数の異なる多値記憶手段を構成することができる。
★ｍ）例えば１０値以上の多値記憶手段の複数個を１０進法の多数桁で使用し、１０値以外の１１値や１２値などの部分をプラス、マイナスの符号あるいはパリティ・チェック等に使用することも可能である。このため、多値数と多進法数（Ｎ進法のＮのこと。）が一致するとは限らないから、多値論理回路、多値コンピューター等と呼ぶよりは多進法論理回路、多進法コンピューター等と呼ぶ方が正しいと本発明者は考える。現に、４値のメモリーを使った２進法の回路が実用化されている。
★ｎ）多進法論理回路、多進法コンピューター等が２進法のそれらより、たとえ消費電力が大きくなったり、部品点数が多くなったりしたとしても、これら欠点を上回る高性能や利点が有れば実用化の価値が有る。上述の『人に優しい』もその利点の1つであるが、同じデータ線の数なら送れる情報量の多さ、１０進法なら２進数・１０進数の変換誤差が無いこと、桁上りの回数が少ないこと、等もその利点である。他にも有る。
★ｏ）電力損失に関して直感的には電源電圧の大きさから１０進法回路は２進法回路の電圧１０倍の２乗＝１００倍も電力損失が大きいと思われるが……。１０進法回路の場合、１０電源電位に必要な電源数は９個で、合計電圧は９倍である。また、各信号がいつも最低電位と最高電位の間をフル・スウィングする訳ではないから、その電力損失の算出には統計処理が必要である。その上、各電源線による互いの静電遮蔽（しゃへい）効果、シールド効果が働く？から、充放電エネルギーと関係する信号線などの浮遊静電容量の影響がどうなるか？

★ｐ）本発明の効果３（段落番号００２７）について補足する。
「図２９の従来回路においてトランジスタＱ１、Ｑ４を取り外した回路」つまり「最低電位と最高電位の間にある中間電位に接続された双方向性スイッチング手段の回路」は図１〜図５の各実施例に相当するが、前述（段落番号００１２）した通り、その使い方に制限が有り、単独では使用できない。一方、本発明の図１〜図５の各実施例にはその様な使い方の制限が無く、自由に使用することができる。すなわち、これら実施例は「従来回路では実現できない多値論理処理機能」を持っていることになる。
また、「多値特定値ＮＯＴ回路」、「多値特定値ＮＡＮＤ回路」および「多値特定値ＮＯＲ回路」などの様に補出力の出力機能も「従来回路では実現できない多値論理処理機能」又は「知られていない多値論理処理機能」である。
さらに、本発明の「多値特定値ＯＶＥＲ回路」、「多値特定値ＵＮＤＥＲ回路」、「多値特定値ＮＯＶＥＲ回路」および「多値特定値ＮＵＮＤＥＲ回路」などと同じ多値論理処理機能を持つ従来回路も無い。特に、特定電位を双方向に出力する回路はそうである。
★ｑ）図２９の従来回路において、トランジスタＱ２、Ｑ３を取り外して、それらの代わりに図１〜図５の実施例のうち１つを組み合わせることもできる。その一方、実施例２７（段落番号００７５〜００７６）において、ｎ＝１０ではなくｎ＝３にした回路も可能である。この様に本発明は自由度、対応能力が高く、発展、強化または変更が自由である。この事が「本発明者が何ども指摘する超・爆発的ぼう大な多値論理処理、多値論理関数の種類数」に対応する上で大変有益な手段となる。
★ｒ）多値化によってクロック周波数などを下げることができる可能性がある。なぜなら、送れる情報量、扱う情報量が多いからである。低周波化によってＣ・ＭＯＳ・ＦＥＴのゲート・ソース間静電容量などの充放電回数が減るので、電力消費は下がる。

乃至（ないし） 各図は、本発明の各実施例を１つずつ示す回路図である。 本発明の１構成手段の回路を示す回路図である。 本発明の１構成手段の回路を示す回路図である。 先行発明の多値論理回路の大本（おおもと）の基本回路を示す回路図である。

Claims (2)

1. ３又は３以上の所定の複数をＮで表わし、所定の自然数をＳで表わしたときに、
   「第１電位から第Ｎ電位まで番号順に電位が高くなって行くＮ個の電位を供給し、その各電位が０〜（Ｎ−１）の各整数と順々に１対１ずつ対応すると定義された第１電位供給手段〜第Ｎ電位供給手段」と、
   「Ｓ個の入力電位信号の入口となる第１の入口手段〜第Ｓの入口手段」と、
   「出力電位信号の出口となる出口手段」と、
   「その第２電位供給手段〜その第（Ｎ−１）電位供給手段のうち、１つの特定電位供給手段と前記出口手段の間に接続され、オフ駆動された時に前記出口手段とそのオン・オフ駆動部の間が双方向にオフとなる双方向性スイッチング手段」と、
   「『Ｓ＝１の場合は１つの前記入力電位信号に対応する整数、Ｓ≧２の場合は［Ｓ個の前記入力電位信号のそれぞれに対応するＳ個の整数のすべて］か［Ｓ個の前記入力電位信号のそれぞれに対応するＳ個の整数のうち、少なくとも１つ］』が『１〜（Ｎ−２）の整数の中で前記特定電位供給手段の特定電位に対応する特定値』に対してどうなのか、『［等しいのか等しくないのか］、［大きいのか大きくないのか］、［小さいのか小さくないのか］のいずれか１つ』について、それに適用する下記の『２つ又は４つのしきい値電位』に基づいて判別する判別手段」と、
   「前記判別手段によって制御され、『その判別結果が肯定であれば前記双方向性スイッチング手段をオン駆動し、その判別結果が否定であれば前記双方向性スイッチング手段をオフ駆動する』か『正反対に肯定であればオフ駆動し、否定であればオン駆動する』オン・オフ駆動手段」、
   を有することを特徴とする多値論理回路。
   ＊「等しいのか等しくないのか」の場合は「『等しいのか』では前記特定電位を基準にしてあらかじめ決められたプラス側とマイナス側の両しきい値電位」、「『等しくないのか』では前記特定電位より１つ上の電位を基準にしてあらかじめ決められたマイナス側のしきい値電位、及び、前記特定電位より１つ下の電位を基準にしてあらかじめ決められたプラス側のしきい値電位」。
   ＊「大きいのか大きくないのか」の場合は「『大きいのか』では前記特定電位より１つ上の電位を基準にしてあらかじめ決められたマイナス側のしきい値電位」、「『大きくないのか』では前記特定電位を基準にしてあらかじめ決められたプラス側のしきい値電位」。
   ＊「小さいのか小さくないのか」の場合は「『小さいのか』では前記特定電位より１つ下の電位を基準にしてあらかじめ決められたプラス側のしきい値電位」、「『小さくないのか』では前記特定電位を基準にしてあらかじめ決められたマイナス側のしきい値電位」。
2. 
   
   
   「前記第１電位から前記第Ｎ電位まで番号順に電位が高くなって行く」のではなく、前記第１電位から前記第Ｎ電位まで番号順に電位が低くなって行き、
   １つ又は複数の前述したプラス側のしきい値電位を全部マイナス側のしきい値電位に変更し、
   １つ又は複数の前述したマイナス側のしきい値電位を全部プラス側のしきい値電位に変更し、
   「前記特定電位より１つ上の電位」という記載内容が１つ又は複数有れば全部「前記特定電位より１つ下の電位」に変更し、
   「前記特定電位より１つ下の電位」という記載内容が１つ又は複数有れば全部「前記特定電位より１つ上の電位」に変更したことを特徴とする請求項１記載の多値論理回路。
   
   
   
   
   
   

Images