JP4892904B2 - 集積回路装置及び電子機器 - Google Patents
集積回路装置及び電子機器 Download PDFInfo
- Publication number
- JP4892904B2 JP4892904B2 JP2005267596A JP2005267596A JP4892904B2 JP 4892904 B2 JP4892904 B2 JP 4892904B2 JP 2005267596 A JP2005267596 A JP 2005267596A JP 2005267596 A JP2005267596 A JP 2005267596A JP 4892904 B2 JP4892904 B2 JP 4892904B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- type mos
- type
- gate
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
こうすると、ワード線及びコントロールゲートの長さを半減させて信号遅延を防止し、かつ、各ドライバから最短距離で駆動できる。
本実施形態の集積回路装置10の構成例を図1に示す。本実施形態では、集積回路装置10の短辺である第1の辺SD1から対向する第3の辺SD3へと向かう方向を第1の方向D1とし、D1の反対方向を第3の方向D3としている。また集積回路装置10の長辺である第2の辺SD2から対向する第4の辺SD4へと向かう方向を第2の方向D2とし、D2の反対方向を第4の方向D4としている。なお、図1では集積回路装置10の左辺が第1の辺SD1で、右辺が第3の辺SD3になっているが、左辺が第3の辺SD3で、右辺が第1の辺SD1であってもよい。
2.1.階調電圧データ
本実施形態の集積回路装置では、プログラマブルROM20に記憶されるデータは、階調電圧を調整する調整データであってもよい。そして、階調電圧生成回路(γ補正回路)は、プログラマブルROM20に記憶された調整データに基づいて、階調電圧を生成する。以下、階調電圧生成回路(γ補正回路)の動作について説明する。
本実施形態の集積回路装置では、プログラマブルROM20に記憶されるデータは、パネル電圧を調整する調整データであってもよい。該パネル電圧を調整する調整データは、例えば、対向電極VCOMに与えられる電圧を調整するためのデータであってもよい。
本実施の形態の集積回路装置では、プログラマブルROM20に記憶されるデータはこれらに限られるものではない。例えば、プログラマブルROM20には、表示ドライバ調整データとして、所与のタイミングを調整する調整データが記憶されていてもよい。すなわち、該調整データに基づいて、メモリのリフレッシュ周期や表示タイミングを制御する各種の制御信号が生成されてもよい。あるいは、プログラマブルROM20には、表示ドライバ調整データとして、集積回路装置の起動シーケンス設定を調整する調整データが記憶されていてもよい。
3.1.プログラマブルROMの全体構成
図8は、集積回路装置10内に配置されたプログラマブルROM20を示している。プログラマブルROM20は、大別して、メモリセルアレイブロック200と、コントロール回路ブロック202とを有している。メモリセルアレイブロック200とコントロール回路ブロック202とは、集積回路装置10の長辺方向であるD1方向にて隣接している。
図10は、図8に示すメモリセルアレイブロック200に配置される単層ゲートのメモリセルMCの平面図である。図11は、単層ゲートのメモリセルMCの等価回路図である。
3.3.1.平面レイアウト
図18は、メモリセルアレイブロック200及びその一部を拡大して示す平面図である。メモリセルアレイブロック200は、集積回路装置10の短辺方向(D2方向)の中心位置に、メインワード線ドライバMWLDrv及びコントロールゲート線ドライバCGDrvの形成領域250が設けられる。この形成領域250を境に、メモリセルアレイブロック200は第1,第2の領域に2分割されている。本実施形態では、第1,第2の領域にそれぞれ8個のカラムブロックが設けられ、計16個のカラムブロック0〜カラムブロック15が設けられている。1カラムブロック内にはD2方向にて8個のメモリセルMCが配置されている。本実施形態では、図3(A)に示す集積回路装置10の短辺の長さWを800μmとし、一メモリセルMCのD2方向の長さに基づいて、長さWに納められるメモリセルMCの個数として、16カラム×8メモリセルの設計となった。プログラマブルROM20の記憶容量を増減するには、ワード線の数を増減させれば良い。また、メインワード線ドライバMWLDrv及びコントロールゲート線ドライバCGDrvは、2分割された領域毎に一つずつ、計各2つが設けられている。なお、各一つのメインワード線ドライバMWLDrv及びコントロールゲート線ドライバCGDrvを、メモリアレイブロック200の端部に設けても良い。
図18には、メモリセル領域260及びサブワード線デコーダ領域270に共通のウェルレイアウトが図示されている。メモリセル領域260内の一つのメモリセルMCを形成するために、3つのウェルが用いられている。一つは、メインワード線MWLに沿った方向(D2方向)に延びるP型ウェルPWEL(広義には第1導電型の表層ウェル)であり、他の一つはそのP型ウェルPWELを囲む環状N型ウェルNWEL1(広義には第2導電型の環状表層ウェル)であり、さらに他の一つが環状N型ウェルNWEL1の側方にてメインワード線MWLに沿った方向(D2方向)に延びる帯状N型ウェルNWEL2(広義には第2導電型の帯状表層ウェル)である。なお、環状N型ウェルNWEL1の一方の長辺領域をNWEL1−1とし、他方の長辺領域(NWEL2側)をNWEL1−2とする。
図19は、図18にて隣り合う2つのメモリセルMCの平面レイアウトである。図20は、図19のC−C’断面を示し、一つのメモリセルMCの断面図である。なお、図19のC−C’の破断線のうち、D2方向の破線で示す断面は図20では省略されている。また、図19のC−C’破断線のうちD1方向の寸法と、図20のD1方向の寸法とは、必ずしも一致していない部分がある。
次に、図8に示すコントロール回路ブロック202について説明する。図22はコントロール回路ブロック202のブロック図であり、図23はコントロール回路ブロック202のレイアウト図である。コントロール回路ブロック202は、メモリセルアレイブロック200内のメモリセルMCへのデータのプログラム(書き込み)、読み出し及び消去を制御するための回路ブロックである。このコントロール回路ブロック202には、図22に示すように、電源回路300、コントロール回路302、Xプリデコーダ304、Yプリデコーダ306、センスアンプ回路308、データ出力回路310、プログラムドライバ312、データ入力回路314及び上述したカラムドライバ316(CLDrv)を有している。なお、図23に示すインプット/アウトプットバッファ318は、図22のデータ出力回路310及びデータ入力回路314を含んでいる。電源回路300は、VPPスイッチ300−1、VCGスイッチ300−2及びERS(消去)スイッチ300−3を有している。
3.4.1.各モードでの印加電圧
図24は、スタンバイ(Stdby)、消去(Ers)、プログラム(Pgm)及びリード(Read)の各モードの時の選択メモリセルへの印加電圧を示している。図25は、非選択メインワード線に接続された選択カラム内のメモリセルへの各モード時の印加電圧を示している。図26は、選択メインワード線に接続された非選択カラム内のメモリセルへの各モード時の印加電圧を示している。
図24〜図26において、図11の第1のトランスファーゲート240の制御について説明する。P型MOSトランジスタXfer(P)とN型MOSトランジスタXfer(N)とから成る第1のトランスファーゲート240は、一般に、P型MOSトランジスタXfer(P)とN型MOSトランジスタXfer(N)の各ゲートに論理の異なる電圧を印加して、第1のトランスファーゲート240を全体としてオン、オフさせるのが通常である。例えば、図24に示す選択メモリセルのリード(Read)時と、図24〜図26に示すメモリセルの一括消去時(Ers)には(広義には第1の接続モード)、N型MOSトランジスタXfer(N)のゲートに接続されたサブワード線SWLを3Vとし、P型MOSトランジスタXfer(P)のゲートに接続された反転サブワード線XSWLを0Vとして、P型MOSトランジスタXfer(P)とN型MOSトランジスタXfer(N)を共にオンさせている。逆に、図24〜図26に示すメモリセルのスタンバイ(Stdby)時や、図25及び図26に示す非選択メモリセルのプログラム(Pgm)とリード(Read)時は、N型MOSトランジスタXfer(N)のゲートに接続されたサブワード線SWLを0Vとし、P型MOSトランジスタXfer(P)のゲートに接続された反転サブワード線XSWLを3V(プログラム時は8V)として、P型MOSトランジスタXfer(P)とN型MOSトランジスタXfer(N)を共にオフさせている。
書き込み速度として、プログラマブルROM20の記憶容量が4Kbitである場合、全記憶領域に書き込む速度として1秒程度の書き込み速度が要求される。この場合、一つのメモリセル(単セルともいう)MCへの書き込み速度は1ms/Byte程度となる。
図29は、図24〜図27に示すサブード線SWL及び反転サブワード線XSWLの電圧を生成するサブワード線デコーダSWLDecの回路図である。図29に示すサブワード線デコーダSWLDecは、図30に示す従来の8個のトランジスタから成るサブワード線デコーダSWLDecよりも、トランジスタ数を2個減らした6個のトランジスタにて構成される。
図31(A)(B)に本実施形態の集積回路装置10を含む電子機器(電気光学装置)の例を示す。なお電子機器は図31(A)(B)に示されるもの以外の構成要素(例えばカメラ、操作部又は電源等)を含んでもよい。また本実施形態の電子機器は携帯電話機には限定されず、デジタルカメラ、PDA、電子手帳、電子辞書、プロジェクタ、リアプロジェクションテレビ、或いは携帯型情報端末などであってもよい。
Claims (12)
- 複数のメインワード線と、前記複数のメインワード線の各1本と対をなす複数の反転メインワード線と、前記複数のメインワード線の少なくとも1本を選択するメインワード線ドライバと、前記複数のメインワード線が延びる方向にて複数のカラムブロックに分割され、前記複数のカラムブロックの各々にて前記複数のメインワード線の各1本に接続された複数のサブワード線デコーダと、前記複数のサブワード線の各々に接続された1本のサブワード線及び1本の反転サブワード線と、前記1本のサブワード線及び前記1本の反転サブワード線に共通接続された複数のメモリセルと、前記複数のメモリセルに接続された複数のビット線と、前記複数のカラムブロックの少なくとも一つを選択するカラムドライバと、プログラム時にアクティブ電圧となるプログラム線と、前記プログラム時にノンアクティブ電圧となる反転プログラム線と、プログラム時に消去及びリード時よりも高電圧となる電圧供給線と、を含むメモリブロックを有し、
前記複数のメモリセルの各々は、前記複数のビット線の1本に接続される第1のトランスファーゲートを有し、前記第1のトランスファーゲートは、前記サブワード線デコーダに接続されたP型及びN型MOSトランジスタを有し、前記N型MOSトランジスタのゲートに前記1本のサブワード線が接続され、前記P型MOSトランジスタのゲートに前記1本の反転サブワード線が接続され、
前記サブワード線デコーダは、
ソースに前記電圧供給線が接続された第1のP型MOSトランジスタと、
第2のP型MOSトランジスタ及び第1のN型MOSトランジスタから成り、前記第1のP型トランジスタのドレインに直列接続された第2のトランスファーゲートと、
ソースが接地され第2のN型MOSトランジスタと、
第3のP型MOSトランジスタ及び第3のN型MOSトランジスタから成り、前記第2のN型トランジスタのドレインに直列接続された第3のトランスファーゲートと、
を有し、
前記第1のP型MOSトランジスタ及び前記第1のN型MOSトランジスタの各ゲートに、前記複数のメインワード線の1本が接続され、
前記第2のP型MOSトランジスタのゲートに、前記第1のN型MOSトランジスタのゲートに接続された前記複数のメインワード線の1本と対をなす反転メインワード線が接続され、
前記第1のN型MOSトランジスタ及び前記第2のP型MOSトランジスタの共通ソースに、前記カラムドライバの出力が供給され、
前記第2のN型MOSトランジスタ及び前記第3のP型MOSトランジスタの各ゲートに、前記第1のP型MOSトランジスタの前記ドレインが共通接続され、
前記第3のN型MOSトランジスタのゲートに、前記プログラム線が接続され、
前記第3のN型MOSトランジスタ及び前記第3のP型MOSトランジスタの共通ソースに、前記反転プログラム線が接続され、
前記第2のN型MOSトランジスタのドレインが、前記1本のサブワード線に接続され、
前記前記第1のP型MOSトランジスタの前記ドレインが、前記1本の反転サブワード線と接続されていることを特徴とする集積回路装置。 - 請求項1において、
前記複数のサブワード線のいずれか1本に接続された前記複数のメモリセルを選択メモリセルとした時、リード及び消去モードでは、前記サブワード線デコーダより前記P型及びN型MOSトランジスタのゲートにそれぞれ異なる論理の電圧を印加して、前記サブワード線デコーダより前記P型MOSトランジスタと前記N型MOSトランジスタとを共にオンさせ、プログラムモードでは、前記P型及びN型MOSトランジスタのゲートに同一論理の電圧を印加して、前記P型MOSトランジスタをオンさせ、前記N型MOSトランジスタをオフさせることを特徴とする集積回路装置。 - 請求項2において、
前記プログラムモード時に、前記選択メモリセルに接続されたビット線に供給される最大電圧は、前記N型MOSトランジスタにチャネル電流が流れない時のブレークダウン電圧であるOFF耐圧より低いことを特徴とする集積回路装置。 - 請求項2または3において、
前記プログラムモード時に、前記選択メモリセルに接続されたビット線に供給される最大電圧は、前記リード及び消去モード時に前記N型MOSトランジスタのゲートに印加される電源電圧よりも高いことを特徴とする集積回路装置。 - 請求項4において、
前記プログラムモード時に、前記選択メモリセルに接続されたビット線に供給される最大電圧は、前記N型MOSトランジスタの全動作領域の中で最も低いブレークダウン電圧であるオン耐圧よりも高いことを特徴とする集積回路装置。 - 請求項2乃至5のいずれかにおいて、
前記N型MOSトランジスタのチャネル長及びチャネル幅は、前記リード時に求められる電流駆動能力を満足するように設計されていることを特徴とする集積回路装置。 - 請求項1乃至6のいずれかにおいて、
前記複数のメモリセルの各々は、
半導体基板に形成された書き込み/読み出しトランジスタ及び消去トランジスタと、
前記書き込み/読み出しトランジスタ及び前記消去トランジスタの各ゲートに共用されるフローティングゲートと、
前記半導体基板に形成されており、前記フローティングゲートが絶縁層を介して対向する位置に形成された不純物領域にて形成されるコントロールゲートと、を有し、
前記書き込み/読み出しトランジスタと前記ビット線との間に、前記第1のトランスファーゲートが接続されていることを特徴とする集積回路装置。 - 請求項7において、
前記半導体基板をP型としたとき、前記半導体基板に形成されるN型深層ウェルと、前記N型深層ウェル上に形成されたP型表層ウェルと、前記N型深層ウェル上にて前記P型表層ウェルを囲むN型環状表層ウェルと、前記P型表層ウェル及び前記N型環状表層ウェルに形成された最表層不純物領域とで形成されるトリプルウェル構造を有し、
前記コントロールゲート、前記書き込み/読み出しトランジスタ及び前記N型MOSトランジスタは前記P型表層ウェルに形成され、
前記N型環状表層ウェルは、2つの長辺領域を有し、
前記2つの長辺領域の一方に、前記消去トランジスタが形成され、
前記2つの長辺領域の他方に隣り合って、N型帯状表層ウェルが形成され、
前記N型帯状表層ウェルに、前記P型MOSトランジスタが形成されていることを特徴とする集積回路装置。 - 請求項7または8において、
前記複数のメモリセルが配列されたメモリセルアレイブロックは、中心領域を境に第1,第2領域に分割され、前記第1,第2領域に配置された前記複数のメモリセルのワード線をそれぞれ駆動する2つのワード線ドライバと、前記第1,第2領域に配置された前記複数のメモリセルの各々の前記コントロールゲートをそれぞれ駆動する2つのコントロールゲートドライバとが配置されていることを特徴とする集積回路装置。 - 請求項9において、
前記メモリセルアレイブロックは前記複数のワード線が延びる方向にて分割された複数のカラムブロックを有し、
前記1本のサブワード線が、前記複数のカラムブロック毎に配置され、
前記複数のカラムブロックの各々は、前記複数のワード線が延びる方向でさらに分割されたメモリセル領域及びサブワード線デコーダ領域を有し、
前記メモリセル領域及び前記サブワード線デコーダ領域は、前記半導体基板上に形成された共通のウェル領域に形成されていることを特徴とする集積回路装置。 - 請求項10において、
前記サブワード線デコーダ領域に配置された前記サブワード線デコーダを形成するトランジスタが、前記P型表層ウェル及び前記N型帯状表層ウェルに形成されていることを特徴とする集積回路装置。 - 請求項1乃至11のいずれかに記載の集積回路装置と、
前記集積回路装置により駆動される表示パネルと、
を含むことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005267596A JP4892904B2 (ja) | 2005-09-14 | 2005-09-14 | 集積回路装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005267596A JP4892904B2 (ja) | 2005-09-14 | 2005-09-14 | 集積回路装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007080393A JP2007080393A (ja) | 2007-03-29 |
JP4892904B2 true JP4892904B2 (ja) | 2012-03-07 |
Family
ID=37940533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005267596A Expired - Fee Related JP4892904B2 (ja) | 2005-09-14 | 2005-09-14 | 集積回路装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4892904B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008270364A (ja) * | 2007-04-17 | 2008-11-06 | Toyota Motor Corp | 不揮発性半導体記憶素子 |
JP5816407B2 (ja) | 2009-02-27 | 2015-11-18 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US8941167B2 (en) | 2012-03-08 | 2015-01-27 | Ememory Technology Inc. | Erasable programmable single-ploy nonvolatile memory |
US9147690B2 (en) | 2012-03-08 | 2015-09-29 | Ememory Technology Inc. | Erasable programmable single-ploy nonvolatile memory |
JP5690873B2 (ja) * | 2013-06-07 | 2015-03-25 | イーメモリー テクノロジー インコーポレイテッド | 消去可能プログラム可能単一ポリ不揮発性メモリ |
JP5690872B2 (ja) * | 2013-06-07 | 2015-03-25 | イーメモリー テクノロジー インコーポレイテッド | 消去可能プログラム可能単一ポリ不揮発性メモリ |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002334583A (ja) * | 2001-05-10 | 2002-11-22 | Seiko Epson Corp | 半導体装置 |
KR100387527B1 (ko) * | 2001-05-23 | 2003-06-27 | 삼성전자주식회사 | 레이아웃 사이즈가 감소된 로우 디코더를 갖는 불휘발성반도체 메모리장치 |
-
2005
- 2005-09-14 JP JP2005267596A patent/JP4892904B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007080393A (ja) | 2007-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4613761B2 (ja) | 集積回路装置及び電子機器 | |
US8339352B2 (en) | Integrated circuit device and electronic instrument | |
US8310478B2 (en) | Integrated circuit device and electronic instrument | |
KR101252435B1 (ko) | 액정 표시 구동용 반도체 집적 회로 | |
JP4892904B2 (ja) | 集積回路装置及び電子機器 | |
JP3738838B2 (ja) | 不揮発性半導体記憶装置 | |
US6785182B2 (en) | Nonvolatile semiconductor memory device | |
US6707720B2 (en) | Nonvolatile semiconductor storage device | |
US7590015B2 (en) | Integrated circuit device and electronic instrument | |
US20030034530A1 (en) | Nonvolatile semiconductor storage device | |
US6914815B2 (en) | Nonvolatile semiconductor storage device | |
JP4404032B2 (ja) | 集積回路装置及び電子機器 | |
JP4857682B2 (ja) | 半導体集積回路装置及び電子機器 | |
JP2018190477A (ja) | 不揮発性半導体記憶装置 | |
JP2007079173A (ja) | 電源回路並びにそれを用いた半導体集積回路装置及び電子機器 | |
JP4725263B2 (ja) | トランスファーゲート回路並びにそれを用いた集積回路装置及び電子機器 | |
JP2007080395A (ja) | 集積回路装置及び電子機器 | |
JP4455492B2 (ja) | 不揮発性半導体記憶装置 | |
JP4892905B2 (ja) | 集積回路装置及び電子機器 | |
JP2007127977A (ja) | 集積回路装置及び電子機器 | |
JP6836122B2 (ja) | 半導体記憶装置、集積回路装置、及び、電子機器 | |
JP2021136379A (ja) | 不揮発性記憶装置、半導体集積回路装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080627 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080819 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4892904 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |