JP4891328B2

JP4891328B2 - 無線通信システムにおいて逆方向リンクホッピングの順列を生成する方法及び装置

Info

Publication number: JP4891328B2
Application number: JP2008537971A
Authority: JP
Inventors: パランキ、ラヴィ; カンデーカル、アーモド
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2005-10-27
Filing date: 2006-10-27
Publication date: 2012-03-07
Anticipated expiration: 2026-10-27
Also published as: US7974355B2; WO2007051042A8; WO2007050840A1; CN101351973B; ES2368417T3; CN101346894A; WO2009102295A2; EP1949550B1; WO2007051053A2; WO2007050750A1; EP1949551A1; US20090147828A1; JP2012147442A; WO2007050895A2; WO2007050891A1; WO2007051028A1; WO2007050907A2; WO2007050959A8; WO2007050839A2; ES2342493T3

Description

［米国特許法第１１９条に基づく優先権の主張］
本特許出願は、２００５年１０月２７日に出願され、本願の譲受人に譲渡された「WIRELESS COMMUNICATION」と題する米国仮特許出願第６０／７３１１２８号明細書の優先権を主張し、これを明示的に参照により本明細書に援用する。

［背景］
・分野
本開示は、包括的には無線通信に関し、特に、逆方向リンクホッピングの順列(permutation)を生成する方法及び装置に関する。

・背景
無線通信システムは広く普及した手段になっており、無線通信システムによって世界中の大多数の人々が通信するようになっている。無線通信装置は、消費者のニーズを満たし、可搬性及び利便性を向上させるために、より小型且つより強力になっている。携帯電話のような移動装置の処理能力の増大は、無線ネットワーク伝送システムに対する需要の増大に繋がっている。通常、このようなシステムは、そのシステムを介して通信するセルラ装置ほど容易には更新されない。移動装置の能力が拡大するにつれて、無線装置の新規の能力及び改良された能力の十分な利用を促進するように旧式の無線ネットワークシステムを維持することが難しくなる可能性がある。

無線通信システムは、一般に、様々な手法を利用して、チャネルの形で伝送リソースを生成する。これらのシステムは、符号分割多重（ＣＤＭ）システム、周波数分割多重（ＦＤＭ）システム、及び時分割多重（ＴＤＭ）システムであり得る。ＦＤＭの一般的に利用される一変形は、システム帯域幅全体を複数の直交サブキャリアに効率的に分割する直交周波数分割多重（ＯＦＤＭ）である。これらのサブキャリアはトーン、ビン、あるいは周波数チャネルとも呼ばれ得る。各サブキャリアを変調してデータをのせることができる。時分割ベースの技法では、各サブキャリアは連続するタイムスライス又はタイムスロットの部分を含むことができる。各ユーザには、規定のバースト期間又はフレーム中に情報を送受信するために、タイムスロットとサブキャリアとの組み合わせを１つ又は複数提供することができる。ホッピング方式は、一般的にはシンボルレートホッピング方式またはブロックホッピング方式である。

符号分割ベースの技法は、通常、ある範囲内の任意の時間に利用可能ないくつかの周波数を介してデータを伝送する。一般に、データはデジタル化され、利用可能な帯域幅にわたって拡散し、複数のユーザをチャネルに重ね、各ユーザに一意のシーケンスコードを割り当てることができる。これらのユーザは、同一の広帯域スペクトルチャンクにおいて伝送することができ、各ユーザの信号は、それぞれ固有の拡散コードによって帯域幅全体にわたって拡散する。この技法は共有を規定することができ、これによって１人又は複数のユーザが同時に送受信を行うことができる。このような共有はスペクトル拡散デジタル変調を通じて実現することができ、ユーザのビットストリームは符号化され、擬似ランダム的に非常に広いチャネルにわたって拡散する。受信機は、関連する一意のシーケンスコードを認識し、ランダム化を取り消して、特定のユーザのビットをコヒーレントに収集するように設計される。

一般的な無線通信ネットワーク（例えば、周波数分割技法、時分割技法、及び／又は符号分割技法を利用するもの）は、カバレッジ領域を提供する１つ又は複数の基地局と、そのカバレッジ領域内でデータを送受信することができる１つ又は複数の移動端末（例えば無線端末）とを含む。一般的な基地局は、ブロードキャストサービス、マルチキャストサービス、及び／又はユニキャストサービスに向けて複数のデータストリームを同時に伝送することができ、データストリームは、移動端末が独立して受信することを意図するデータのストリームであることができる。その基地局のカバレッジ領域内の移動端末は、基地局から送信される１つのデータストリーム、１つ以上のデータストリーム、又はすべてのデータストリームの受信に関心を有することができる。同様に、移動端末は、データを基地局又は別の移動端末に送信することができる。これらのシステムでは、帯域幅及び他のシステムリソースが、スケジューラを利用して割り当てられる。

本明細書において開示する信号、信号フォーマット、信号交換、方法、プロセス、及び技法は、既知の手法よりも優れたいくつかの利点を提供する。これらには、例えば、シグナリングオーバーヘッドの低減、システムスループットの向上、シグナリング柔軟性の増大、情報処理の低減、伝送帯域幅の低減、ビット処理の低減、ロバスト性の増大、効率の向上、及び伝送パワーの低減が含まれる。

［概要］
以下に、１つ又は複数の実施形態の簡略化した概要を提示して、このような実施形態の基本的な理解を提供する。この概要は、意図されるすべての実施形態の広範囲に渡る全体像ではない。また、この概要は、すべての実施形態のキーとなる要素又は重要な要素を特定することを意図するものでもなければ、いずれかの又はすべての実施形態の範囲の限定を意図するものでもない。その唯一の目的は、１つ又は複数の実施形態のいくつかの概念を簡略化した形で、後述するより詳細な説明への前置きとして提示することである。

一実施形態によれば、逆方向リンクホッピングの順列(permutation)を生成する方法であって、順列定数を初期化することと、ｉ＜２^pであるようなｐの値を決定することであって、ｉは第１のカウンタの値である、決定することと、第２のカウンタｊを初期化して「０」にすることと、ｘをｉ＋ｌにセットすることであって、ｘはアレイＡの要素のインデックスである、セットすることと、擬似雑音（ＰＮ）レジスタをｎ回クロッキングすることであって、擬似乱数を生成する、クロッキングすることと、ｘを擬似乱数のｐ個の最下位ビット（ＬＳＢ）にセットすることと、ｊを１だけインクリメントすることと、ｘがｉよりも大きいか否かを判断することと、ｘがｉよりも大きい場合にｘをｘ−ｉに等しくセットすることと、アレイＡ内のｉ番目の要素とｘ番目の要素とを交換することと、カウンタｉを１だけデクリメントすることと、生成されたホップ順列に基づいてホップポートセットをサブキャリアセットにマッピングすることとを含む、方法が提供される。

別の実施形態によれば、コンピュータ可読媒体であって、順列定数を初期化するための第１の命令セットと、ｉ＜２^pであるようなｐの値を決定するための第２の命令セットであって、ｉは第１のカウンタの値である、第２の命令セットと、第２のカウンタｊを初期化して「０」にするための第３の命令セットと、ｘをｉ＋１にセットするための第４の命令セットであって、ｘはアレイＡの要素のインデックスである、第４の命令セットと、擬似雑音（ＰＮ）レジスタをｎ回クロッキングするための第５の命令セットであって、擬似乱数を生成する、第５の命令セットと、ｘを擬似乱数のｐ個の最下位ビット（ＬＳＢ）にセットするための第６の命令セットと、ｊを１だけインクリメントするための第７の命令セットと、ｘがｉよりも大きいか否かを判断するための第８の命令セットと、ｘがｉよりも大きい場合にｘをｘ−ｉに等しくセットするための第９の命令セットと、アレイＡ内のｉ番目の要素とｘ番目の要素とを交換するための第１０の命令セットと、カウンタｉを１だけデクリメントするための第１１の命令セットと、生成されたホップ順列に基づいてホップポートセットをサブキャリアセットにマッピングするための第１２の命令セットとを有する、コンピュータ可読媒体が説明される。

さらに別の実施形態によれば、無線通信システムにおいて動作可能な装置であって、順列定数を初期化する手段と、ｉ＜２^pであるようなｐの値を決定する手段であって、ｉは第１のカウンタの値である、決定する手段と、第２のカウンタｊを初期化して「０」にする手段と、ｘをｉ＋１にセットする手段であって、ｘはアレイＡの要素のインデックスである、セットする手段と、擬似雑音（ＰＮ）レジスタをｎ回クロッキングする手段であって、擬似乱数を生成する、クロッキングする手段と、ｘを擬似乱数のｐ個の最下位ビット（ＬＳＢ）にセットする手段と、ｊを１だけインクリメントする手段と、ｘがｉよりも大きいか否かを判断する手段と、ｘがｉよりも大きい場合にｘをｘ−ｉに等しくセットする手段と、アレイＡ内のｉ番目の要素とｘ番目の要素とを交換する手段と、カウンタｉを１だけデクリメントする手段と、生成されたホップ順列に基づいてホップポートセットをサブキャリアセットにマッピングする手段とを備える、装置が説明される。

上記の目的及び関連する目的の実現のために、本願の１つ又は複数の実施形態は、以下において完全に説明され、とくに特許請求の範囲において指摘される特徴を含む。以下の説明及び添付の図面は、本願の１つ又は複数の実施形態のうちの例示的な実施形態を詳細に説明する。しかし、これらの実施形態は、さまざまな実施形態の原理を利用することができる各種方法のうちの少数を示すにすぎず、説明する実施形態は、このような実施形態及びそれらの均等物をすべて包含することを意図する。

［詳細な説明］
これより、図面を参照してさまざまな実施形態を説明する。図面において、同様の参照符号は全体を通じて同様の要素を指すために使用される。以下の記載では、１つ又は複数の実施形態の完全な理解を提供するために、説明を目的として、多くの特定の詳細が述べられる。しかしながら、このような特定の詳細なしでこのような実施形態（複数可）を実施することができることは明らかである。他の場合では、周知である構造及び装置は、１つ又は複数の実施形態の説明を容易にするためにブロック図の形で示される。

図１を参照すると、一実施形態による多重接続無線通信システムが示されている。多重接続無線通信システム１００は複数のセルを含み、例えばセル１０２、１０４、及び１０６を含む。図１の実施形態では、各セル１０２、１０４、及び１０６は、複数のセクタを含むアクセスポイント１５０を含むことができる。複数のセクタは複数のアンテナ群によって形成される。アンテナ群のそれぞれは、セルの一部分においてアクセス端末との通信を担う。セル１０２では、アンテナ群１１２、１１４、及び１１６はそれぞれ異なるセクタに対応する。セル１０４では、アンテナ群１１８、１２０、及び１２２はそれぞれ異なるセクタに対応する。セル１０６では、アンテナ群１２４、１２６、及び１２８はそれぞれ異なるセクタに対応する。

各セルは、各アクセスポイントの１つ又は複数のセクタと通信するいくつかのアクセス端末を含む。例えば、アクセス端末１３０及び１３２は基地１４２と通信し、アクセス端末１３４及び１３６はアクセスポイント１４４と通信し、アクセス端末１３８及び１４０はアクセスポイント１４６と通信する。

コントローラ１３０はセル１０２、１０４、及び１０６のそれぞれに結合される。コントローラ１３０は、複数のネットワークへの１つまたは複数の接続を含むことができる。この複数のネットワークは、例えばインターネット、他のパケットベースのネットワーク、又は回線交換音声ネットワークであり、多重接続無線通信システム１００のセルと通信するアクセス端末に情報を提供すると共に、アクセス端末から情報が提供されるものである。コントローラ１３０は、アクセス端末からの送信及びアクセス端末への送信をスケジュールするスケジューラを含むか、又はこのようなスケジューラに結合される。他の実施形態では、スケジューラは、個々のセル内にあってもよく、セルの各セクタ内にあってもよく、又はこれらの組み合わせであってもよい。

本明細書において使用される場合、アクセスポイントは、端末との通信に使用される固定局とすることができる。アクセスポイントは、基地局、ノードＢ、又は他の何らかの用語で呼ばれる場合があり、またこれらの機能のうちのいくつか又はすべてを含んでもよい。アクセス端末は、ユーザ機器（ＵＥ）、無線通信装置、端末、移動局、又は他の何らかの用語で呼ばれる場合があり、またこれらの機能のいくつか又はすべてを含んでもよい。

図１は物理的なセクタ、すなわち、異なるセクタについて異なるアンテナ群を有するセクタを示すが、他の手法を利用してもよいことに留意されたい。例えば、周波数空間においてセルの異なる領域をそれぞれカバーする複数の固定「ビーム」を利用することを、物理的なセクタに代えて、又はこれと組み合わせて利用してもよい。このような手法は、「Adaptive Sectorization in Cellular System」と題する同時係属中の米国特許出願第１１／２６０８９５号明細書に図示され開示されている。

図２を参照すると、ＭＩＭＯシステム２００内の送信機システム２１０及び受信機システム２５０の一実施形態のブロック図が示されている。送信機システム２１０において、データソース２１２から送信（ＴＸ）データプロセッサ２１４へ、多数のデータストリームに対するトラフィックデータが提供される。一実施形態では、各データストリームは、それぞれの送信アンテナを経由して送信される。ＴＸデータプロセッサ２１４は、各データストリームに対して選択された特定の符号化スキームに基づいて、データストリームに対するトラフィックデータをフォーマットし、符号化し、インターリーブして、符号化されたデータを提供する。

各データストリームに対して符号化されたデータは、ＯＦＤＭ又は他の直交化技法若しくは非直交化技法を使用して、パイロットデータと多重化することができる。パイロットデータは通常、既知の方法で処理される既知のデータパターンであり、チャネル応答を推定するために受信機システムにおいて使用することができる。各データストリームに対して多重化されたパイロットデータ及び符号化されたデータは、その後、そのデータストリームに対して選択された１つ又は複数の特定の変調スキーム（例えば、ＢＰＳＫ，ＱＳＰＫ，Ｍ−ＰＳＫ，又はＭ−ＱＡＭ）に基づいて変調されて（すなわち、シンボルマッピングされて）、変調シンボルを提供する。各データストリームに対するデータレート、符号化、及び変調は、プロセッサ２３０によって提供され実施される命令によってすることができる。

その後、全てのデータストリームに対する変調シンボルが、ＴＸプロセッサ２２０に提供される。ＴＸプロセッサ２２０は、（例えば、ＯＦＤＭに対して）変調シンボルをさらに処理することができる。ＴＸプロセッサ２２０は、その後、Ｎ_T個の変調シンボルストリームをＮ_T個の送信機（ＴＭＴＲ）２２２ａ〜２２２ｔに提供する。各送信機２２２は、それぞれ１つのシンボルストリームを受信し、処理して、1つ又は複数のアナログ信号を提供し、アナログ信号をさらに調整して（例えば、増幅、フィルタリング、及びアップコンバート）、ＭＩＭＯチャネル経由の送信に適した変調信号を提供する。送信機２２２ａ〜２２２ｔからのＮ_T個の変調信号は、その後、それぞれＮ_T個のアンテナ２２４ａ〜２２４ｔから送信される。

受信機システム２５０において、送信された変調信号は、Ｎ_R個のアンテナ２５２ａ〜２５２ｒによって受信され、各アンテナ２５２から受信された信号は、それぞれの受信機（ＲＣＶＲ）２５４に提供される。各受信機２５４は、それぞれの受信された信号を調整し（例えば、フィルタリング、増幅、及びダウンコンバート）、調整された信号をデジタル化してサンプルを提供し、サンプルをさらに処理して、対応する「受信された」シンボルストリームを提供する。

ＲＸデータプロセッサ２６０は、その後、特定の受信機処理技術に基づいてＮ_R個の受信機２５４からのＮ_R個の受信されたシンボルストリームを受信し、処理して、Ｎ_T個の「検出された」シンボルストリームを提供する。ＲＸデータプロセッサ２６０による処理は、以下にさらに詳細に述べられる。検出されたシンボルストリームのそれぞれは、対応するデータストリームに対して送信された変調シンボルの推定値であるシンボルを含む。ＲＸデータプロセッサ２６０は、その後、検出されたシンボルストリームのそれぞれを復調し、デインターリーブし、復号して、そのデータストリームに対するトラフィックデータを回復する。ＲＸデータプロセッサ２１８による処理は、送信機システム２１０においてＴＸプロセッサ２２０及びＴＸデータプロセッサ２１４によって実施されたものに対して補完的である。

ＲＸデータプロセッサ２６０は、同時に復調することができるサブキャリア数が、例えば５１２個のサブキャリア又は５ＭＨｚに制限される場合があり、このような受信機は単一のキャリア上でスケジュールされるべきである。この制限は、ＦＦＴ範囲(FFT range)の関数であり得る。ＦＦＴ範囲は、例えば、プロセッサ２６０が動作することができるサンプルレート、ＦＦＴに利用可能なメモリ、又は復調に利用可能な他の機能の関数であり得る。さらに、利用されるサブキャリアの数が多いほど、アクセス端末の費用は大きくなる。

ＲＸプロセッサ２６０によって生成されるチャネル応答推定値を、受信機における空間処理、空間／時間処理の実施、電力レベルの調整、変調レート若しくは変調スキームの変更、又は他の動作のために使用することができる。ＲＸプロセッサ２６０は、検出されたシンボルストリームの信号対雑音・干渉比（ＳＮＲ）、及び場合によっては他のチャネル特性をさらに推定することができ、これらの量をプロセッサ２７０に提供することができる。ＲＸデータプロセッサ２６０又はプロセッサ２７０は、システムに対する「オペレーティング」ＳＮＲの推定値をさらに導出することができる。プロセッサ２７０は、その後、チャネル状態情報（ＣＳＩ）を提供する。チャネル状態情報は、通信リンク及び／又は受信されたデータストリームに関する様々なタイプの情報を含むことができる。例えば、ＣＳＩは、オペレーティングＳＮＲのみを含む場合がある。他の実施形態では、ＣＳＩは、チャネル品質指標（ＣＱＩ）を含んでもよく、これは、１つ又は複数のチャネル状況を示す数値とすることができる。ＣＳＩは、その後、ＴＸデータプロセッサ２７８によって処理され、変調器２８０によって変調され、送信機２５４ａ〜２５４ｒによって調整され、そして、送信機システム２１０へ返信される。

送信機システム２１０において、受信機システム２５０からの変調信号は、アンテナ２２４によって受信され、受信機２２２によって調整され、復調器２４０によって復調され、そしてＲＸデータプロセッサ２４２によって処理されて、受信機システムによって報告されたＣＳＩを回復する。報告されたＣＳＩは、その後、プロセッサ２３０に提供され、そして、（１）データストリームに対して使用されるべきデータレート、符号化スキーム、及び変調スキームを決定するために、及び、（２）ＴＸデータプロセッサ２１４及びＴＸプロセッサ２２０に対する様々な制御を生成するために使用される。代替的に、プロセッサ２７０は、ＣＳＩを利用して、送信用の変調スキーム及び／又は符号化レートを他の情報と共に決定することができる。次に、これを送信機に提供することができ、送信機は、受信機への後の送信を提供するために、この情報（量子化されてもよい）を使用する。

プロセッサ２３０及び２７０は、それぞれ送信機システム及び受信機システムにおけるオペレーションを指示する。メモリ２３２及び２７２は、それぞれプロセッサ２３０及び２７０によって使用されるプログラムコード及びデータに対するストレージを提供する。

受信機において、様々な処理技法を使用してＮ_R個の受信された信号を処理し、Ｎ_T個の送信されたシンボルストリームを検出することができる。これらの受信機処理技法は、２つの主なカテゴリー、すなわち（ｉ）空間的及び空間−時間受信機処理技法（これは、イコライゼーション技法(equalization techniques)とも呼ばれる）、及び（ｉｉ）「連続的なヌリング／イコライゼーション及び干渉除去(successive nulling/equalization and interference cancellation)」受信機処理技法（これは、「連続的な干渉除去」又は「連続的な除去」受信機処理技法とも呼ばれる）にグループ化される場合がある。

図２はＭＩＭＯシステムを説明するが、同じシステムを、複数の送信アンテナ（例えば基地局の複数の送信アンテナ）が単一のアンテナ装置（例えば移動局）に１つ又は複数のシンボルストリームを送信する、多入力単出力システムに適用することも可能である。また、単出力単入力アンテナシステムを、図２に関連して説明した様式と同じ様式で利用することが可能である。

本明細書で説明される送信技法は、様々な手段によって実施することができる。例えば、これらの技法は、ハードウェア、ファームウェア、ソフトウェア、又はこれらの組み合わせで実施することができる。ハードウェア実施に関して、送信機における処理ユニットは、１つ又は複数の、特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、デジタル信号処理装置（ＤＳＰＤ）、プログラマブルロジックデバイス（ＰＬＤ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プロセッサ、コントローラ、マイクロコントローラ、マイクロプロセッサ、電子機器、本明細書で説明した機能を実行するために設計された他の電子ユニット、又はこれらの組み合わせ内に実装することができる。受信機における処理ユニットもまた、１つ又は複数のＡＳＩＣ、ＤＳＰ、プロセッサ等の中に実装することができる。

ソフトウェア実施に関して、送信技法は、本明細書で説明された機能を実施するモジュール（例えば、プロシージャ、関数等）を使用して実施することができる。ソフトウェアコードは、メモリ（例えば、図２のメモリ２３０、２７２ｘ又は２７０ｙ）内に記憶することができ、プロセッサ（例えば、プロセッサ２３２、２７０ｘ又は２７０ｙ）によって実行することができる。メモリは、プロセッサ内に、若しくはプロセッサの外部に実装することができる。

本明細書において、チャネルの概念は、アクセスポイント又はアクセス端末によって送信することができる情報又は伝送タイプを指すことに留意されたい。サブキャリア、時間期間、又はこのような伝送専用の他のリソースの、固定の又はあらかじめ定められたブロックは、必要ではないし利用もされない。

図３Ａ及び図３Ｂを参照すると、多重接続無線通信システムのスーパーフレーム構造の実施形態が示されている。図３Ａは、周波数分割複信（ＦＤＤ）多重接続無線通信システムのスーパーフレーム構造の実施形態を示し、図３Ｂは、時分割複信（ＴＤＤ）多重接続無線通信システムのスーパーフレーム構造の実施形態を示す。スーパーフレームプリアンブルは、各キャリアで別個に送信してもよく、又はそのセクタのすべてのキャリアに跨ってもよい。

図３Ａ及び図３Ｂの両方において、順方向リンク送信はスーパーフレーム単位に分けられる。スーパーフレームは、スーパーフレームプリアンブルと、その後に続く複数の連続するフレームとからなってもよい。ＦＤＤシステムでは、逆方向リンクの伝送と順方向リンクの伝送とが異なる周波数帯域幅を占めることができるため、リンク上の伝送はいかなる周波数サブキャリア上でもオーバラップしないか、又は大部分でオーバラップしない。ＴＤＤシステムでは、Ｎ個の順方向リンクフレーム及びＭ個の逆方向リンクフレームが、逆のタイプのフレームの伝送が可能になる前にいくつの連続する順方向リンクフレーム及び逆方向リンクフレームを継続して送信することができるかを規定する。Ｎ及びＭの数は、１つのスーパーフレーム内で、又はスーパーフレーム間で異なり得ることに留意されたい。

ＦＤＤ及びＴＤＤの両システムにおいて、各スーパーフレームはスーパーフレームプリアンブルを含み得る。特定の実施形態では、スーパーフレームプリアンブルは、アクセス端末がチャネル推定に使用することができるパイロットを含むパイロットチャネルと、アクセス端末が順方向リンクフレームに含まれている情報を復調するために利用することができる構成情報を含むブロードキャストチャネルとを含む。タイミングや、アクセス端末がキャリアの１つで通信するのに十分な他の情報を、スーパーフレームプリアンブルに含めることができ、また、基本電力制御やオフセット情報等もスーパーフレームプリアンブルに含めることができる。他の場合では、上記及び／又は他の情報のいくつかのみがこのスーパーフレームプリアンプルに含められてもよい。

図３Ａ及び図３Ｂに示すように、スーパーフレームプリアンブルの後にはフレームシーケンスが続く。各フレームは、同じ数又は異なる数のＯＦＤＭシンボルから成ってもよく、この数が、或る規定の期間にわたる送信に同時に利用できるサブキャリアの数となってもよい。さらに、各フレームは、ある順方向リンク又は逆方向リンク上で１ユーザに対して１つ又は複数の連続しないＯＦＤＭシンボルが割り当てられるシンボルレートホッピングモードに従って、又は、１つのＯＦＤＭシンボルブロック内で複数のユーザがホッピングするブロックホッピングモードに従って、動作することができる。実際のブロック又はＯＦＤＭシンボルは、フレーム間でホッピングしてもしなくてもよい。

アクセス端末及びアクセスネットワークは、所定のタイミング、システム状況、又は他の判断基準に基づいて通信リンクを使用して互いに通信し、アクセス端末及びアクセスネットワークは互いに通信する。通信リンクは、通信プロトコル／規格を使用して実装することができ、たとえばＷｉＭＡＸ（World Interoperability for Microwave Access）、ＩｒＤＡ（Infrared Data Association）等の赤外線プロトコル、短距離無線プロトコル／テクノロジ、ブルートゥース（登録商標）技術、ジグビー(ZigBee)（登録商標）プロトコル、超広帯域（ＵＷＢ）プロトコル、ＨｏｍｅＲＦ（home radio frequency）、共有無線アクセスプロトコル（ＳＷＡＰ）、ＷＥＣＡ（wireless Ethernet（登録商標） compatibility alliance）等の広帯域技術、Ｗｉ−Ｆｉアライアンス（wireless fidelity alliance）、８０２．１１ネットワーク技術、公衆交換電話網技術、インターネット等の公衆異種通信ネットワーク技術、私設無線通信ネットワーク、陸上移動無線ネットワーク、符号分割多重接続（ＣＤＭＡ）、広帯域符号分割多重接続（ＷＣＤＭＡ）、汎用移動通信システム（ＵＭＴＳ）、高度移動電話サービス（ＡＭＰＳ）、時分割多重接続（ＴＤＭＡ）、周波数分割多重接続（ＦＤＭＡ）、直交周波数分割多重（ＯＦＤＭ）、直交周波数分割多重接続（ＯＦＤＭＡ）、直交周波数分割多重接続ＦＬＡＳＨ（ＯＦＤＭＡーＦＬＡＳＨ）、ＧＳＭ（global system for mobile communications)、シングルキャリア（１Ｘ）無線伝送技術（ＲＴＴ）、ＥＶ−ＤＯ（evolution data only）技術、汎用パケット無線サービス（ＧＰＲＳ）、ＥＤＧＥ（enhanced data GSM environment）、高速ダウンリンクデータパケットアクセス（ＨＳＰＤＡ）、アナログ衛星システム及びデジタル衛星システム、並びに他の任意の技術／プロトコル（無線通信ネットワーク及びデータ通信ネットワークのうちの少なくとも一方で使用することができるもの）等を使用して実装することができる。

ホッピングシーケンスは、ホップポートセットからサブキャリアセットへのマッピングとして説明される。逆方向リンクはブロックホッピングを実施する。この方式では、非ガードのホップポートのセットを、それぞれブロックとして示されるＮ_BLOCK個の連続したホップポートの群に分けることができる。ホップ順列(hop-permutation)は、ホップポートブロックを連続したインデックスを有するサブキャリア群にマッピングする。このサブキャリア群もブロックと呼ぶことができる。さらに、ホップ順列は、逆方向リンク物理層（Reverse Link Physical Layer）（ＲＬＰＨＹ）フレームの持続時間中に一定のままである。したがって、この設計では、時間における直交周波数分割多重（ＯＦＤＭ）シンボルのＲＬＰＨＹフレームワース(frame worth)にわたるホップポート群及びホップポート空間におけるＮ_BLOCK個のホップポート群は、時間−周波数グリッドにおける隣接トーンにマッピングされる。この群のＮ_BLOCKＮ_FRAME,Rホップポートは、周波数分割複信(ＦＤＤ）モードにおいてインデックス０を有するものを除くすべてのＲＬＰＨＹフレームにおいてタイルと呼ぶことができる。インデックス０を有するＲＬＰＨＹフレームは、ＦＤＤモードにおけるスーパーフレームスパン（Ｎ_FRAME,R＋Ｎ_PREAMEBLE）ＯＦＤＭシンボルに広がる。こういったＲＬＰＨＹフレームの場合、Ｎ_BLOCK（Ｎ_FRAME,R＋Ｎ_PREAMEBLE）ホップポート群はタイルと呼ぶことができる。

ＲＬホッピングに使用される順列のいくつかは、後述する共通の順列生成アルゴリズムを使用して生成することができる。順列アルゴリズムは２０ビットのシード(seed)及び順列サイズＭを入力とし、セット｛０，１，…，Ｍ−１｝である順列を出力する。このアルゴリズムは、線形フィードバックシフトレジスタを使用して擬似乱数を生成することができ、擬似乱数を使用して擬似ランダム順列が生成される。

共通順列生成アルゴリズムは、サイズＭの順列を生成することができる。このアルゴリズムの初期化ステップは、Ｍ≦２ⁿであるような整数ｎを想定することを含む。次に、サイズＭのアレイＡが数０，１，２，…，Ｍ−１を使用して初期化される。ＰＮレジスタが、２０ビットのシードを使用してさらに初期化され、カウンタｉが初期化されてＭ−１になる。このアルゴリズムは、ｉ＜２^pとなる最小のｐを見つけるステップと、カウンタｊを初期化して０にするステップと、ｘをｉ＋１にセットするステップと、ＰＮレジスタをｎ回クロッキングして擬似乱数を生成するステップと、ｘをその乱数のｐ個のＬＳＢにセットするステップと、ｊを１だけインクリメントするステップとを繰り返すことを含む。また、このアルゴリズムは、ＰＮレジスタをクロッキングするステップ及びｊの値をインクリメントするステップをｊ＝３又はｘ≦ｉであると判断されるまで繰り返すステップと、ｘ>ｉの場合、ｘ＝ｘ−ｉにセットするステップと、アレイＡ内のｉ番目の要素とｘ番目の要素とを交換するステップと、カウンタｉを１だけデクリメントするステップとをｉ＝０であると判断されるまで繰り返すことをさらに含む。結果として生成されるアレイＡは出力順列Ｐである。

図４Ａは、一実施形態によるプロセス４００の流れ図を示す。４０２において、整数ｎの値が、Ｍ≦２ⁿであるように決定される。４０４において、サイズＭのアレイＡが初期化される。４０６において、擬似雑音（ＰＮ）レジスタが２０ビットのシードを使用して初期化される。４０８において、第１のカウンタｉが初期化されてＭ−１になる。４１０において、整数ｐの値が、ｉ＜２^pであるように決定される。４１２において、第２のカウンタｊが初期化されて「０」になる。４１４において、整数ｘが値ｉ＋１にセットされる。４１６において、ＰＮレジスタがｎ回クロッキングされて、擬似乱数が生成される。４１８において、ｘが擬似乱数のｐ個のＬＳＢにセットされる。４２０において、ｊの値が１だけインクリメントされる。４１６、４１８、及び４２０におけるプロセスは、ｊ＝３またはｘ≦ｉと判断されなくなるまで繰り返される。さらに、４２６において、ｘ>ｉであるか否かが判断される。４２８において、ｘの値は、ｘがｉよりも大きい場合にｘ−ｉにセットされる。４３０において、アレイＡ内のｉ番目の要素とｘ番目の要素とが交換される。４３２において、カウンタｉが１だけデクリメントされる。４１０、４１２、４１４、４１６、４１８、４２０、４２６、４２８、４３０、及び４３２におけるプロセスは、ｉ＝「０」と判断されなくなるまで繰り返される。４３４において、ホップポートのセットが、生成されたホップ順列に基づいてサブキャリアのセットにマッピングされる。

図４Ｂは、逆方向リンクホッピングの順列を生成するプロセッサ４５０を示す。参照されるプロセッサは電子装置とすることができ、順列を生成するように構成される１つ又は複数のプロセッサを含むことができる。プロセッサ４５１は、順列定数を初期化するように構成される。プロセッサ４５１は、Ｍ≦２ⁿであるような整数ｎの値を決定するプロセッサ４５２、サイズＭのアレイＡを初期化するプロセッサ４５４、２０ビットのシードを使用して擬似雑音（ＰＮ）レジスタを初期化するプロセッサ４５６、及び第１のカウンタｉを初期化してＭ−１にするプロセッサ４５８を含むことができる。プロセッサ４６０は、ｉ＜２^pであるような整数ｐの値を決定するように構成される。プロセッサ４６２は、第２のカウンタｊを初期化して「０」にするように構成される。プロセッサ４６４は、ｘを値ｉ＋１にセットするように構成される。プロセッサ４６６は、ＰＮレジスタをｎ回クロッキングして擬似乱数を生成するように構成される。プロセッサ４６８は、ｘを擬似乱数のｐ個のＬＳＢにセットするように構成される。プロセッサ４７０は、ｊの値を１だけインクリメントするように構成される。あるプロセッサが、ＰＮレジスタをｎ回クロッキングして擬似乱数を生成すること、ｘを擬似乱数のｐ個のＬＳＢにセットすること、及びｊの値を１だけインクリメントすることを、ｊ＝３又はｘ≦ｉと判断されなくなるまで繰り返すように構成される。さらに、プロセッサ４７６は、ｘ>ｉであるか否かを判断するように構成される。プロセッサ４７８は、ｘがｉよりも大きい場合にｘの値をｘ−ｉにセットするように構成される。プロセッサ４８０は、アレイＡ内のｉ番目の要素とｘ番目の要素とを交換するように構成される。プロセッサ４８２は、カウンタｉを１だけデクリメントするように構成される。さらに、プロセッサが、ｉ＜２^pとなる整数ｐの値を決定すること、第２のカウンタｊをｊ＝０に初期化すること、ｘを値ｉ＋１にセットすること、ＰＮレジスタをｎ回クロッキングして擬似乱数を生成すること、ｘを擬似乱数のｐ個のＬＳＢにセットすること、ｊを１だけインクリメントすること、ｘ>ｉであるか否かを判断すること、ｘがｉよりも大きい場合にｘをｘ−ｉにセットすること、アレイＡ内のｉ番目の要素とｘ番目の要素とを交換すること、及びカウンタｉを１だけデクリメントすることを、ｉ＝「０」と判断されなくなるまで繰り返すように構成される。プロセッサ４８４は、生成されたホップ順列に基づいてホップポートセットをサブキャリアセットにマッピングするように構成される。図面に示される離散的なプロセッサ４５２及び４８４の機能は、単一のプロセッサ４５０に組み合わせることができる。メモリ４８６もプロセッサ４５０に結合される。

一実施形態では、順列定数を初期化する手段を備える装置が説明される。初期化する手段は、Ｍ≦２ⁿであるような整数ｎの値を決定する手段、サイズＭのアレイＡを初期化する手段、２０ビットのシードを使用して擬似雑音（ＰＮ）レジスタを初期化する手段、及び第１のカウンタｉを初期化してＭ−１にする手段をさらに含むことができる。装置は、ｉ＜２^pであるような整数ｐの値を決定する手段、第２のカウンタｊを初期化して「０」にする手段、ｘを値ｉ＋１にセットする手段、ＰＮレジスタをｎ回クロッキングして擬似乱数を生成する手段、ｘを擬似乱数のｐ個のＬＳＢにセットする手段、及びｊの値を１だけインクリメントする手段をさらに備える。ＰＮレジスタをｎ回クロッキングして擬似乱数を生成すること、ｘを擬似乱数のｐ個のＬＳＢにセットすること、及びｊの値を１だけインクリメントすることを、ｊ＝３又はｘ≦ｉと判断されなくなるまで繰り返す手段が設けられる。さらに、ｘ>ｉであるか否かを判断する手段及びｘがｉよりも大きい場合にｘの値をｘ−ｉにセットする手段が設けられる。装置は、アレイＡ内のｉ番目の要素とｘ番目の要素とを交換する手段、カウンタｉを１だけデクリメントする手段、ｉ＜２^pであるような整数ｐの値を決定すること、第２のカウンタｊを初期化してｊ＝０にすること、ｘを値ｉ＋１にセットすること、ＰＮレジスタをｎ回クロッキングして擬似乱数を生成すること、ｘを擬似乱数のｐ個のＬＳＢにセットすること、ｊを１だけインクリメントすること、ｘ>ｉであるか否かを判断すること、ｘがｉよりも大きい場合にｘをｘ−ｉにセットすること、アレイＡ内のｉ番目の要素とｘ番目の要素とを交換すること、及びカウンタｉを１だけデクリメントすることを、ｉ＝「０」と判断されなくなるまで繰り返す手段をさらに備える。生成されたホップ順列に基づいてホップポートセットをサブキャリアセットにマッピングする手段も設けられる。本明細書において説明した手段は、１つ又は複数のプロセッサを含むことができる。

さらに、実施形態は、ハードウェア、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、又はこれらの任意の組み合わせで実施することができる。ソフトウェア、ファームウェア、ミドルウェア、又はマイクロコードに実装される場合、必要なタスクを実行するプログラムコード又はコードセグメントは、図示していない別個のストレージ（複数可）等の機械可読媒体に記憶してもよい。必要なタスクはプロセッサが実行することができる。コードセグメントは、プロシージャ、関数、サブプログラム、プログラム、ルーチン、サブルーチン、モジュール、ソフトウェアパッケージ、又はクラスを表してもよく、命令、データ構造、又はプログラムステートメントの任意の組み合わせを表してもよい。コードセグメントは、情報、データ、引数、パラメータ、又はメモリ内容を渡し、且つ／又は受け取ることによって、別のコードセグメント又はハードウェア回路に結合することができる。情報、引数、パラメータ、データ等は、メモリ共有、メッセージ受け渡し、トークンパッシング、ネットワーク伝送等を含む任意の適した手段を介して受け渡し、転送し、又は伝送することができる。

当業者には、これらの実施形態に対する様々な変更が容易に明白となる。また、本明細書で規定された一般的な原理は他の実施形態にも適用することができる。それゆえ、本明細書は、本明細書に示された実施形態に限定されることを意図したものではなく、本明細書に開示された原理及び新規な特徴と整合する最も広い範囲に適用されるものである。

多重接続無線通信システムの実施形態を示す図である。多重続無線通信システム内の送信機及び受信機の実施形態を示す図である。多重接続無線通信システムのスーパーフレーム構造の実施形態を示す図である。多重接続無線通信システムのスーパーフレーム構造の実施形態を示す図である。アクセス端末が使用するプロセスの流れ図を示す図である。逆方向リンクホッピングの順列を生成するように構成される１つ又は複数のプロセッサを示す図である。

Claims

無線通信システムにおいて逆方向リンクホッピングの順列を生成する方法であって、
前記方法は、順列定数を初期化することを含み、
前記順列定数を初期化することは、
Ｍが２ⁿ以下であるような整数ｎの値を決定することと、
サイズＭのアレイＡを初期化することと、
シードを使用して擬似雑音（ＰＮ）レジスタを初期化することと、
第１のカウンタｉを初期化してＭ−１にすることと
を含み、
前記方法は、第１の動作のセットを実行することを含み、
前記第１の動作のセットは、
ｉが２^p未満であるように整数ｐの最小値を決定することと、
第２のカウンタｊを初期化して０にすることと、
整数ｘをｉ＋１にセットすることであって、ｘはアレイＡの要素のインデックスである、セットすることと、
第２の動作のセットを実行することと、
ｊが３に等しくなるか、又はｘがｉ以下になるまで前記第２の動作のセットを実行することを繰り返すことと、
ｘがｉよりも大きいか否かを判断することと、
ｘがｉよりも大きい場合にｘをｘ−ｉに等しくセットすることと、
前記アレイＡ内のｉ番目の要素とｘ番目の要素とを交換することと、
ｉを１だけデクリメントすることと、
を含み、
前記第２の動作のセットは、
前記ＰＮレジスタをｎ回クロッキングすることであって、擬似乱数を生成する、クロッキングすることと、
ｘを前記擬似乱数のｐ個の最下位ビット（ＬＳＢ）にセットすることと、
ｊを１だけインクリメントすることと、
を含み、
前記方法は、ｉが０に等しくなるまで第１の動作のセットを実行することを繰り返すことを含み、
前記方法は、前記アレイＡに基づいてホップポートセットをサブキャリアセットにマッピングすることにより、ホップ順列を生成することを含む
方法。
一時的でないコンピュータ可読媒体であって、
前記コンピュータ可読媒体は、コンピュータに処理を実行させる命令を記憶し、
前記処理は、順列定数を初期化することを含み、
前記順列定数を初期化することは、
Ｍが２ⁿ以下であるような整数ｎの値を決定することと、
サイズＭのアレイＡを初期化することと、
シードを使用して擬似雑音（ＰＮ）レジスタを初期化することと、
第１のカウンタｉを初期化してＭ−１にすることと
を含み、
前記処理は、第１の動作のセットを実行することを含み、
前記第１の動作のセットは、
ｉが２^p未満であるように整数ｐの値を決定することと、
第２のカウンタｊを初期化して０にすることと、
整数ｘをｉ＋１にセットすることであって、ｘはアレイＡの要素のインデックスである、整数ｘをｉ＋１にセットすることと、
第２の動作のセットを実行することと、
ｊが３に等しくなるか、又はｘがｉ以下になるまで前記第２の動作のセットを実行することを繰り返すことと、
ｘがｉよりも大きいか否かを判断することと、
ｘがｉよりも大きい場合にｘをｘ−ｉに等しくセットすることと、
前記アレイＡ内のｉ番目の要素とｘ番目の要素とを交換することと、
ｉを１だけデクリメントすることと、
を含み、
前記第２の動作のセットは、
前記ＰＮレジスタをｎ回クロッキングすることであって、擬似乱数を生成する、クロッキングすることと、
ｘを前記擬似乱数のｐ個の最下位ビット（ＬＳＢ）にセットすることと、
ｊを１だけインクリメントすることと、
を含み、
前記処理は、ｉが０に等しくなるまで第１の動作のセットを実行することを繰り返すことを含み、
前記処理は、前記アレイＡに基づいてホップポートセットをサブキャリアセットにマッピングすることにより、逆方向リンク（ＲＬ）ホッピングのためのホップ順列を生成することを含む
コンピュータ可読媒体。
装置であって、
前記装置は、順列定数を初期化する手段を含み、
前記順列定数は、
Ｍが２ⁿ以下であるような整数ｎと、
サイズＭのアレイＡと、
シードを使用する擬似乱数（ＰＮ）レジスタと、
Ｍ−１に初期化される第１のカウンタｉと
を含み、
前記装置は、第１の動作のセットを実行する手段を含み、
前記第１の動作のセットは、
ｉが２^p未満であるようにｐの値を決定すること、
第２のカウンタｊを初期化して０にすることと、
整数ｘをｉ＋１にセットすることであって、ｘは前記アレイＡの要素のインデックスである、整数ｘをｉ＋１にセットすることと、
第２の動作のセットを実行することと、
ｊが３に等しくなるか、又はｘがｉ以下になるまで前記第２の動作のセットを実行することを繰り返すことと、
ｘがｉよりも大きいか否かを判断することと、
ｘがｉよりも大きい場合にｘをｘ−ｉに等しくセットすることと、
前記アレイＡ内のｉ番目の要素とｘ番目の要素とを交換することと、
ｉを１だけデクリメントすることと、
を含み、
前記第２の動作のセットは、
前記ＰＮレジスタをｎ回クロッキングすることであって、擬似乱数を生成する、クロッキングすることと、
ｘを前記擬似乱数のｐ個の最下位ビット（ＬＳＢ）にセットすることと、
ｊを１だけインクリメントすることと、
を含み、
前記第１の動作のセットを実行する手段は、ｉが０に等しくなるまで第１の動作のセットを実行することを繰り返し、
前記装置は、前記アレイＡに基づいて、逆方向リンクホッピングのためにホップポートセットをサブキャリアセットにマッピングする手段を含む
装置。
前記シードは２０ビットのシードである、請求項３に記載の装置。
前記ＰＮレジスタは線形フィードバックシフトレジスタである、請求項３に記載の装置。
前記線形フィードバックシフトレジスタは擬似乱数を生成する、請求項５に記載の装置。
前記マッピングする手段は、前記ホップポートセットを前記サブキャリアセットにマッピングする、請求項３に記載の装置。
前記ホップポートセットはホップポートブロックである、請求項３に記載の装置。
前記マッピングする手段は、前記ホップポートセットを前記サブキャリアセットに連続したインデックスを用いてマッピングする、請求項３に記載の装置。
前記マッピングする手段は、前記ホップポートセットを前記サブキャリアセットにマッピングすることによりホップ順列を生成し、前記ホップ順列は、１つ以上の逆方向リンク物理層（ＲＬＰＨＹ）フレームの持続時間中に一定のままである、請求項３に記載の装置。
システムであって、
前記システムは、順列定数を初期化するよう構成される第１のプロセッサを含み、
前記順列定数は、
Ｍが２ⁿ以下であるような整数ｎと、
サイズＭのアレイＡと、
シードを使用する擬似乱数（ＰＮ）レジスタと、
Ｍ−１に初期化される第１のカウンタｉと
を含み、
前記システムは、第１の動作のセットを実行するよう構成される第２のプロセッサを含み、
前記第１の動作のセットは、
ｉが２^p未満であるようにｐの値を決定することと、
第２のカウンタｊを初期化して０にすることと、
前記アレイＡの要素のインデックスである整数ｘをｉ＋１にセットすることと、
第２の動作のセットを実行することと、
ｊが３に等しくなるか、又はｘがｉ以下になるまで前記第２の動作のセットを実行することを繰り返すことと、
ｘがｉよりも大きいか否かを判断することと、
ｘがｉよりも大きい場合にｘをｘ−ｉに等しくセットすることと、
前記アレイＡ内のｉ番目の要素とｘ番目の要素とを交換することと、
ｉを１だけデクリメントすることと、
を含み、
前記第２の動作のセットは、
前記ＰＮレジスタをｎ回クロッキングすることであって、擬似乱数を生成する、クロッキングすることと、
ｘを前記擬似乱数のｐ個の最下位ビット（ＬＳＢ）にセットすることと、
ｊを１だけインクリメントすることと、
を含み、
前記第２のプロセッサは、ｉが０に等しくなるまで第１の動作のセットを実行することを繰り返し、
前記システムは、アレイＡに基づいて、逆方向リンクホッピングのためのホップポートセットをサブキャリアセットにマッピングするよう構成される第３のプロセッサを含む
システム。