JP4889885B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4889885B2 JP4889885B2 JP2001220877A JP2001220877A JP4889885B2 JP 4889885 B2 JP4889885 B2 JP 4889885B2 JP 2001220877 A JP2001220877 A JP 2001220877A JP 2001220877 A JP2001220877 A JP 2001220877A JP 4889885 B2 JP4889885 B2 JP 4889885B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit block
- control
- analog
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1646—Circuits adapted for the reception of stereophonic signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
- H04B1/406—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路に関し、特に、複数の回路ブロックを１つのチップ上に集積し、各回路ブロックにアナログ制御ラインを接続したＣＭＯＳ構造の半導体集積回路に用いて好適なものである。
【０００２】
【従来の技術】
半導体装置を製造するための技術には、Ｓｉ（シリコン）バイポーラ技術や、化合物半導体のＧａＡｓ（ガリウムヒ素）技術、ＣＭＯＳ技術などがある。この中でＣＭＯＳ技術は、消費電力が小さいこと、低電圧でも動作すること、微細化で高速動作が可能なこと、製造コストが安くて済むことなどの特徴があり、現在、半導体装置の中でも最も多く採用されている。
【０００３】
その中にあって、高周波信号を受信して処理するＲＦ（Radio Frequency）回路（アナログ回路部）には、バイポーラ技術やＧａＡｓ技術が用いられることが多く、これまでＣＭＯＳ技術が用いられることはほとんどなかった。これは、ＣＭＯＳ技術は主にデジタル回路に適した技術であり、ＣＭＯＳ回路ではＳ／Ｎが良好な十分な高周波特性を得ることができなかったからである。
【０００４】
ところが、近年になって、近距離無線データ通信技術のブルートゥースや、５ＧＨｚ帯を使う無線ＬＡＮなどに向けた半導体チップで、ＣＭＯＳ技術を導入したものが登場してきている。これは、音声通話が最優先の携帯電話機等と異なり、ブルートゥースや無線ＬＡＮはデータ通信が主なので、ＲＦ回路に必要な特性の基準値が携帯電話機等に比べて緩いことによる。しかし、今後ＣＭＯＳ技術の改良が進めば、携帯電話機等にもＣＭＯＳ技術が導入されることが予想される。
【０００５】
一方、近年では半導体の高集積化・多機能化が進み、複数の回路ブロックを１つの半導体チップ内に集積化したＩＣも数多く提供されている。このように複数の回路ブロックを１チップに集積する場合には、消費電力の低減などを目的として、個々の回路ブロックごとに独立して電源のオン／オフを制御できるようにすることが望まれる。
【０００６】
例えば、ＡＭラジオ放送とＦＭラジオ放送の両方の受信機能を１チップ化した回路においては、ＡＭラジオ放送を受信するときにはＡＭ用の回路ブロックをオン、ＦＭ用の回路ブロックをオフとし、ＦＭラジオ放送を受信するときにはＡＭ用の回路ブロックをオフ、ＦＭ用の回路ブロックをオンとする必要がある。そのためには、チップの外部でまとめて電源をオン／オフするのではなく、チップ内部で各回路ブロックごとに電源のオン／オフを制御する仕組みが必要となる。
【０００７】
【発明が解決しようとする課題】
従来のバイポーラトランジスタを用いた集積回路であれば、小さなトランジスタでも大きな駆動能力を実現できることから、各回路ブロックの大元にスイッチング用のトランジスタを設け、このトランジスタを制御することによって電源のオン／オフを切り替えることができた。
【０００８】
しかしながら、ＣＭＯＳ技術による集積回路では、その中で用いられるＭＯＳＦＥＴ（電界効果トランジスタ）の駆動能力がそれほど高くないので、各回路ブロックの大元にだけスイッチング用のトランジスタを設けるという仕組みは採用できない。そのため、ＣＭＯＳ技術の場合は、回路ブロック内で使用している個々のトランジスタに対して電源のオン／オフを個別に制御する必要がある。必然的に、電源制御用に使用するトランジスタの数は多くなる。
【０００９】
また、個々のトランジスタに対して電源のオン／オフを制御すると、オフのときにはトランジスタのゲートがどこにもつながっていないフローティング状態になる。この状態では、トランジスタはハイインピーダンスとなり、ノイズを拾いやすい状態となる。場合によっては、ノイズによって誤回路が動作してしまうこともある。したがって、このようなノイズによる誤動作を遮断するためのスイッチングトランジスタが別に必要となり、トランジスタの数は更に増える。
【００１０】
このように、複数の回路ブロックを集積したＣＭＯＳによるＩＣチップでは、個々の回路ブロックごとに電源のオン／オフを制御するために多くのトランジスタが必要になる。そのため、これらのトランジスタに対して制御信号を供給するためのアナログ制御ラインの本数も非常に多くなる。当然、ＣＭＯＳ技術でアナログ回路を構成する場合には、電源のオン／オフ制御だけでなく、回路動作を制御するためのアナログ制御ラインの数も非常に多くなる。その結果、ＩＣチップ内の配線面積は増大する。
【００１１】
従来のＣＭＯＳプロセスでは、制御ラインの配線面積が増大することによるチップサイズの大型化を回避するために、多層配線層を用いて、回路ブロックの上層または下層に、レイアウト的には回路ブロックと重なるように制御ラインを配線していた。図６に、この場合の配線レイアウト例を示す。
【００１２】
図６に示すＩＣチップ１００は、ＡＭ特有の処理を行う回路ブロック１と、ＦＭ特有の処理を行う回路ブロック２と、ＡＭとＦＭで共通の処理を行う回路ブロック３と、制御回路４とを備えている。各回路ブロック１〜３と制御回路４との間には、アナログ制御ライン１０５-1〜１０５-3が配線されている。
【００１３】
図６の例の場合、制御回路４からＡＭ回路ブロック１に引かれるアナログ制御ライン１０５-1と、制御回路４からＦＭ回路ブロック２に引かれるアナログ制御ライン１０５-2は、配線面積の分だけチップサイズが大きくなるのを防ぐために、ＡＭ・ＦＭ共通回路ブロック３に重ねて（正確には、ＡＭ・ＦＭ共通回路ブロック３と異なる配線層に）配線される。
【００１４】
しかしながら、このように回路ブロックに重ねてアナログ制御ラインを配線すると、回路ブロック内の信号ラインとアナログ制御ラインとが絶縁層を介して等価的に寄生容量を形成し、その結果、回路ブロック内の信号ラインとアナログ制御ラインとが容量結合してしまう。
【００１５】
そのため、信号ラインとアナログ制御ラインとの間で寄生容量を介して相互に信号が伝達され、互いに干渉を起こすようになる。その結果、信号ライン上を流れるアナログ信号の品質が、アナログ制御ラインから重畳される制御信号により劣化してしまう問題があった。また、アナログ制御ライン上を流れる制御信号が、信号ラインから重畳される信号によって変動し、誤動作を引き起こすことがあるという問題もあった。
【００１６】
特に最近では、１チップ上に集積する複数の回路ブロックとしてアナログ回路ブロックとデジタル回路ブロックとを備えた、いわゆるアナログ・デジタル混載ＬＳＩも多く用いられている。このような混載ＬＳＩにおいて、デジタル回路ブロックの上層または下層にアナログ制御ラインを配線すると、寄生容量を介してクロックなどの大きな電圧のデジタル信号が微小なアナログ制御信号に重畳してしまい、誤動作を引き起こしやすくなるという問題があった。
【００１７】
本発明は、このような問題を解決するために成されたものであり、ＣＭＯＳ技術を用いて複数の回路ブロックを１チップ上に集積する場合に、各回路ブロックに対して接続されるアナログ制御ラインを通じた結合ノイズを防止し、アナログ特性の劣化や回路の誤動作を抑止できるようにすることを目的とする。
【００１８】
【課題を解決するための手段】
本発明の半導体集積回路は、
電源のオン／オフ機能を有する、ＣＭＯＳプロセスで構成された複数の回路ブロックと、前記複数の回路ブロックの電源のオン／オフを制御する制御回路と、前記複数の回路ブロックの各々と前記制御回路とを接続するアナログ制御線とを同一チップ上に備える半導体集積回路であって、
前記複数の回路ブロックは、前記制御回路の隣に横に並べて配置され、前記制御回路によって同時にオンに制御されない２つの回路ブロックと、この２つの回路ブロックの下に配置され、この２つの回路ブロックのどちらがオンに制御されても前記制御回路によって同時にオンに制御される１つの回路ブロックとを備え、
前記１つの回路ブロックと前記制御回路とを接続する前記アナログ制御線は、双方の隣接している間で直線状に配線され、
前記２つの回路ブロックで前記制御回路から近い方の回路ブロックと前記制御回路とを接続する前記アナログ制御線は、双方の隣接している間で直線状に配線され、
前記２つの回路ブロックで前記制御回路から遠い方の回路ブロックと前記制御回路とを接続する前記アナログ制御線は、前記遠い方の回路ブロックで前記近い方の回路ブロックとの隣接側と、前記制御回路で前記近い方の回路ブロックとの隣接側とを、前記近い方の回路ブロックのレイアウト上を通過して、且つ、前記近い方の回路ブロックと前記制御回路とを接続する前記アナログ制御線と平行になるように直線状に配線されていることを特徴とする。
【００２３】
本発明の特徴によれば、ある回路ブロックのレイアウト上に他の回路ブロックに対するアナログ制御線を重ねて配線することで、その分だけ集積回路の面積を小さくすることが可能となる。また、ある回路ブロック内の信号線と他の回路ブロックに対するアナログ制御線とが互いに近傍に配置されても、当該信号線とアナログ制御線とに同時に信号が流れることがないので、当該信号線とアナログ制御線との間における信号の相互干渉を抑制することも可能となる。よって、各回路ブロックに対して接続されるアナログ制御線を通じた結合ノイズを防止し、アナログ特性の劣化や回路の誤動作を抑止できる。
【００２４】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。
図１は、本実施形態による半導体集積回路の構成例を示す図である。図１に示すＩＣチップ１０は、ＡＭ特有の処理を行う回路ブロック１と、ＦＭ特有の処理を行う回路ブロック２と、ＡＭとＦＭで共通の処理を行う回路ブロック３と、制御回路４とを備えている。これらの回路１〜４は、ＣＭＯＳプロセスで構成されている。なお、制御回路４は、ＩＣチップ１０の外部に構成しても良い。
【００２５】
各回路ブロック１〜３と制御回路４との間には、アナログ制御ライン５-1〜５-3が配線されている。このアナログ制御ライン５-1〜５-3は、各回路ブロック１〜３の電源のオン／オフを個別に制御する制御信号を供給するための制御ラインを含む。また、電源のオン／オフ制御以外にも、各回路ブロック１〜３の回路動作を制御する制御信号を供給するための制御ラインを含んでいても良い。
【００２６】
図２は、ＡＭ回路ブロック１内の回路構成例を示す図である。図２に示すＡＭ回路ブロック１は、高周波増幅回路１１、混合回路１２、局部発振回路（ＯＳＣ）１３、選局回路１４、中間周波増幅回路１５、ＡＭ検波回路１６、自動利得制御（ＡＧＣ）回路１７、および低周波増幅回路１８を含んで構成されている。
【００２７】
高周波増幅回路１１は、図示しないアンテナで受信した放送波のうち特定の周波数帯域の放送波を選択的に増幅する。混合回路１２、局部発振回路１３および選局回路１４は周波数変換器を構成しており、高周波増幅回路１１から出力される周波数ｆCの搬送波信号と、局部発振回路１３から出力される周波数ｆL（選局回路１４により設定される）の局部発振信号とを混合し、変調内容を変えずに周波数変換を行ってｆL−ｆC（例えば４５０ＫＨｚ）の中間周波信号を生成して出力する。
【００２８】
中間周波増幅回路１５は、混合回路１２を通過した中間周波信号を増幅する。ＡＭ検波回路１６は、ダイオード等を用いて中間周波信号を低周波信号に変換する。ＡＧＣ回路１７は、ＡＭ検波回路１６から出力されるＡＭ放送波の振幅を一定に制御するためのものであり、ＡＭ検波回路１６の出力振幅に応じた制御電圧を中間周波増幅回路１５に帰還入力する。低周波増幅回路１８は、ＡＭ検波回路１６を通過した低周波信号を増幅し、図示しないスピーカから出力する。
【００２９】
以上のように構成されたＡＭ回路ブロック１において、例えば高周波増幅回路１１などに、制御回路４からアナログ制御ライン５-1が接続される。また、ＡＭ回路ブロック１の電源のオン／オフを制御するために各ブロック１１〜１８の必要箇所に設けられた複数のスイッチングトランジスタにも、制御回路４からアナログ制御ライン５-1が接続される。
【００３０】
なお、ここではＡＭ放送を受信して再生するのに必要な機能のほぼ全てを、ＡＭ回路ブロック１として同一のＩＣチップ１０上に集積する例を示したが、必ずしも全てを集積する必要はない。すなわち、各ブロック１１〜１８の中の一部を別チップ上に集積しても良い。
【００３１】
図３は、ＦＭ回路ブロック２内の回路構成例を示す図である。図３に示すＦＭ回路ブロック２は、高周波増幅回路２１、混合回路２２、局部発振回路（ＯＳＣ）２３、選局回路２４、中間周波増幅回路２５、ＦＭ検波回路２６、ステレオ復調回路２７、ディエンファシス回路２８Ｌ，２８Ｒ、および低周波増幅回路２９Ｌ，２９Ｒを含んで構成されている。
【００３２】
高周波増幅回路２１は、図示しないアンテナで受信した放送波のうち特定の周波数帯域の放送波を選択的に増幅する。混合回路２２、局部発振回路２３および選局回路２４は周波数変換器を構成しており、高周波増幅回路２１から出力される周波数ｆC’の搬送波信号と、局部発振回路２３から出力される周波数ｆL’（選局回路２４により設定される）の局部発振信号とを混合し、変調内容を変えずに周波数変換を行ってｆL’−ｆC’（例えば１０．７ＭＨｚ）の中間周波信号を生成して出力する。
【００３３】
中間周波増幅回路２５は、混合回路２２を通過した中間周波信号を増幅する。ＦＭ検波回路２６は、中間周波信号を変調前のステレオ複合信号に変換する。このステレオ複合信号は、Ｌ信号成分と、Ｒ信号成分と、１９ＫＨｚのパイロット信号とを合成したものである。このステレオ複合信号は、ステレオ復調回路２７に入力されてＬ信号とＲ信号とに分離再生される。
【００３４】
ディエンファシス回路２８Ｌ，２８Ｒは、ステレオ復調回路２７で分離再生されたＬ信号およびＲ信号の高域部を減衰させてＳＮ比の改善を図る。低周波増幅回路２９Ｌ，２９Ｒは、ディエンファシス回路２８Ｌ，２８Ｒを通過した低周波信号を増幅し、図示しないスピーカから出力する。
【００３５】
以上のように構成されたＦＭ回路ブロック２において、例えば高周波増幅回路２１などに、制御回路４からアナログ制御ライン５-2が接続される。また、ＦＭ回路ブロック２の電源のオン／オフを制御するために各ブロック２１〜２９の必要箇所に設けられた複数のスイッチングトランジスタにも、制御回路４からアナログ制御ライン５-2が接続される。
【００３６】
なお、ここではＦＭ放送を受信して再生するのに必要な機能のほぼ全てを、ＦＭ回路ブロック２として同一のＩＣチップ１０上に集積する例を示したが、必ずしも全てを集積する必要はない。すなわち、各ブロック２１〜２９の中の一部を別チップ上に集積しても良い。
【００３７】
ＡＭ・ＦＭ共通回路ブロック３の内部回路については図示を省略するが、例えば、ＡＭ回路ブロック１やＦＭ回路ブロック２に基準クロックを供給するクロック発生回路や、ＡＭ回路ブロック１内の中間周波増幅回路１５とＦＭ回路ブロック２内のステレオ復調回路２７に所定周波数の発振出力を供給する同調発振回路などが備えられる。
【００３８】
図１に示す本実施形態のＩＣチップ１０では、制御回路４からＡＭ回路ブロック１に引かれるアナログ制御ライン５-1と、制御回路４からＦＭ回路ブロック２に引かれるアナログ制御ライン５-2は、ＡＭ・ＦＭ共通回路ブロック３のレイアウト上（ＡＭ・ＦＭ共通回路ブロック３と同じ配線層および異なる配線層の両方）に重ならないように、当該ＡＭ・ＦＭ共通回路ブロック３のレイアウト外部に迂回するように配線している。
【００３９】
これにより、アナログ制御ライン５-1，５-2の分だけＩＣチップ１０の面積は増大するが、ＡＭ・ＦＭ共通回路ブロック３内の信号ライン（図示せず）とアナログ制御ライン５-1，５-2との距離が離れるので、これらが寄生容量を介して結合してしまう不都合をなくすことができる。したがって、信号ラインとアナログ制御ライン５-1，５-2との間で起こる信号の相互干渉を抑制することができる。この結果、信号ライン上を流れるアナログ信号の品質劣化や、アナログ制御ライン５-1，５-2上を流れる制御信号の変動による回路の誤動作を抑止することが可能となる。
【００４０】
図４は、本実施形態による半導体集積回路の他の構成例を示す図である。図４に示すＩＣチップ２０も図１に示したＩＣチップ１０と同様に、ＡＭ特有の処理を行う回路ブロック１と、ＦＭ特有の処理を行う回路ブロック２と、ＡＭとＦＭで共通の処理を行う回路ブロック３と、制御回路４とを備えている。ただし、これら各回路１〜４のレイアウトが図１の例と異なっている。
【００４１】
図１のＩＣチップ１０では、制御回路４に隣接してＡＭ・ＦＭ共通回路ブロック３が配置され、ＡＭ回路ブロック１とＦＭ回路ブロック２は共に、ＡＭ・ＦＭ共通回路ブロック３を挟んで制御回路４の反対側に縦方向に並べて配置されていた。これに対して、図４に示すＩＣチップ２０では、ＡＭ回路ブロック１とＦＭ回路ブロック２は、制御回路４の隣に横方向に並べて配置され、これらの下にＡＭ・ＦＭ共通回路ブロック３が配置されている。
【００４２】
このように配置した場合も、各回路ブロック１〜３と制御回路４との間には、アナログ制御ライン５-1〜５-3が配線される。ＦＭ回路ブロック２と制御回路４との間のアナログ制御ライン５-2およびＡＭ・ＦＭ共通回路ブロック３と制御回路４との間のアナログ制御ライン５-3は、これらの回路ブロックが互いに隣接しているために、他の回路ブロックを迂回することなく、また、他の回路ブロックのレイアウト上に重なることなく配線することが可能である。
【００４３】
一方、ＡＭ回路ブロック１と制御回路４との間のアナログ制御ライン５-1は、ＡＭ回路ブロック１と制御回路４との間にあるＦＭ回路ブロック２のレイアウト上に重ねて（ＦＭ回路ブロック２と同じ配線層または異なる配線層に）配線している。
このように、図４の例では、各回路ブロック１〜３と制御回路４とをつなぐアナログ制御ライン５-1〜５-3は何れも、他の回路ブロックを迂回することなく配線されている。
【００４４】
ＡＭ受信機能とＦＭ受信機能とを１チップ化したＩＣチップ２０においては、ＡＭラジオ放送を受信するときにはＡＭ回路ブロック１をオン、ＦＭ回路ブロック２をオフとする。また、ＦＭラジオ放送を受信するときにはＡＭ回路ブロック１をオフ、ＦＭ回路ブロック２をオンとする。したがって、ＡＭ回路ブロック１とＦＭ回路ブロック２とが同時にオンとなることはない。
【００４５】
つまり、アナログ制御ライン５-1に制御信号を送ってＡＭ回路ブロック１を制御しているときには、ＦＭ回路ブロック２は必ずオフ状態にあり、ＦＭ回路ブロック２内の信号ライン上には信号が流れていない。そのため、ＡＭ回路ブロック１に対するアナログ制御ライン５-1をＦＭ回路ブロック２のレイアウト上に重ねて配線しても、ＡＭ回路ブロック１に対するアナログ制御ライン５-1とＦＭ回路ブロック２内の信号ラインとの間で信号の相互干渉が起こることは殆どない。
【００４６】
これにより、図４のレイアウトによれば、アナログ制御ライン５−１〜５−３によりＩＣチップ２０の面積を大きくすることなく、各回路ブロック１〜３内の信号ラインとアナログ制御ライン５−１〜５−３とが寄生容量を介して結合してしまう不都合をなくすことができる。したがって、信号ラインとアナログ制御ライン５−１〜５−３との間で起こる信号の相互干渉を抑制し、信号ライン上を流れるアナログ信号の品質劣化や、アナログ制御ライン５−１〜５−３上を流れる制御信号の変動による回路の誤動作を抑止することができる。
【００４７】
なお、上記実施形態では、ＩＣチップ内に備えられる複数の回路ブロックの例としてＡＭ／ＦＭラジオの受信回路について説明したが、これは単なる例であって、本発明はこれに限定されるものではない。例えば、アナログ回路とデジタル回路とが混載されたＩＣチップにおいて、アナログ回路に対するアナログ制御線をデジタル回路のレイアウト外部に配線するようにしても良い。
【００４８】
また、上記実施形態では、複数の回路ブロックに対して電源のオン／オフを個別に制御可能に成されたＩＣチップについて説明したが、電源のオン／オフ機能を有していない回路をアナログ制御する場合にも本発明を同様に適用することが可能である。つまり、アナログ制御線は、回路ブロックの電源のオン／オフを制御するための制御線に限定されるものではない。
【００４９】
また、上記実施形態では、アナログ制御ラインの配線レイアウトについて説明したが、アナログ信号ラインの配線レイアウトについても同様に本発明を適用することが可能である。例えば、図５に示すようなフィードバックループを備えた回路について考える。図５に示す回路は、加算器５１と、加算器５１から出力されるアナログ信号の処理を行うアナログ回路５２とを備え、アナログ回路５２の出力信号をアナログ信号ライン５３を介して加算器５１にフィードバック入力している。
【００５０】
このような回路において、アナログ信号ライン５３をアナログ回路５２のレイアウト上に重ねて配線するのではなく、アナログ信号ライン５３をアナログ回路５２のレイアウト外部に配線するようにする。これにより、アナログ回路５２内の信号ラインと、フィードバック用のアナログ信号ライン５３とが寄生容量により結合するのを防ぐことができる。
【００５１】
その他、上記説明した実施形態は、本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００５２】
【発明の効果】
本発明は上述したように、ＣＭＯＳプロセスで構成された回路ブロックと、これに接続されるアナログ制御線とが重ならないように、アナログ制御線を回路ブロックのレイアウト外部に配線するようにしたので、回路ブロック内の信号線とアナログ制御線との距離をできるだけ離し、回路ブロック内の信号線とアナログ制御線とが寄生容量を介して結合してしまう不都合をなくすことができる。したがって、信号線とアナログ制御線との間で起こる信号の相互干渉を抑制し、信号線上を流れるアナログ信号の品質劣化や、アナログ制御線上を流れる制御信号の変動による回路の誤動作を抑止することができる。
【００５３】
また、本発明の他の特徴によれば、ある回路ブロックのレイアウト上に、当該ある回路ブロックの電源がオンに制御されたときにこれと同時にはオンに制御されない他の回路ブロックに対するアナログ制御線を配線するようにしたので、回路ブロックを迂回することなくアナログ制御線を配線することができ、アナログ配線によるチップ面積の増大を防ぐことができる。しかも、ある回路ブロックがオン状態のときには他の回路ブロックは必ずオフ状態にあるため、ある回路ブロックのレイアウト上に他の回路ブロックに対するアナログ制御線を重ねて配線しても、信号線とアナログ制御線との間における信号の相互干渉が発生しないようにすることもできる。
【図面の簡単な説明】
【図１】本実施形態による半導体集積回路のレイアウト例を示す図である。
【図２】ＡＭ回路ブロック内の構成例を示す図である。
【図３】ＦＭ回路ブロック内の構成例を示す図である。
【図４】本実施形態による半導体集積回路の他のレイアウト例を示す図である。
【図５】フィードバックループを備えた回路を示す図である。
【図６】従来の半導体集積回路のレイアウト例を示す図である。
【符号の説明】
１ ＡＭ回路ブロック
２ ＦＭ回路ブロック
３ ＡＭ・ＦＭ共通回路ブロック
４ 制御回路
５-1，５-2，５-3 アナログ制御ライン
１０ ＩＣチップ
２０ ＩＣチップ
１１ 高周波増幅回路
１２ 混合回路
１３ 局部発振回路（ＯＳＣ）
１４ 選局回路
１５ 中間周波増幅回路
１６ ＡＭ検波回路
１７ 自動利得制御（ＡＧＣ）回路
１８ 低周波増幅回路
２１ 高周波増幅回路
２２ 混合回路
２３ 局部発振回路（ＯＳＣ）
２４ 選局回路
２５ 中間周波増幅回路
２６ ＦＭ検波回路
２７ ステレオ復調回路
２８Ｌ，２８Ｒ ディエンファシス回路
２９Ｌ，２９Ｒ 低周波増幅回路
【発明の属する技術分野】
本発明は半導体集積回路に関し、特に、複数の回路ブロックを１つのチップ上に集積し、各回路ブロックにアナログ制御ラインを接続したＣＭＯＳ構造の半導体集積回路に用いて好適なものである。
【０００２】
【従来の技術】
半導体装置を製造するための技術には、Ｓｉ（シリコン）バイポーラ技術や、化合物半導体のＧａＡｓ（ガリウムヒ素）技術、ＣＭＯＳ技術などがある。この中でＣＭＯＳ技術は、消費電力が小さいこと、低電圧でも動作すること、微細化で高速動作が可能なこと、製造コストが安くて済むことなどの特徴があり、現在、半導体装置の中でも最も多く採用されている。
【０００３】
その中にあって、高周波信号を受信して処理するＲＦ（Radio Frequency）回路（アナログ回路部）には、バイポーラ技術やＧａＡｓ技術が用いられることが多く、これまでＣＭＯＳ技術が用いられることはほとんどなかった。これは、ＣＭＯＳ技術は主にデジタル回路に適した技術であり、ＣＭＯＳ回路ではＳ／Ｎが良好な十分な高周波特性を得ることができなかったからである。
【０００４】
ところが、近年になって、近距離無線データ通信技術のブルートゥースや、５ＧＨｚ帯を使う無線ＬＡＮなどに向けた半導体チップで、ＣＭＯＳ技術を導入したものが登場してきている。これは、音声通話が最優先の携帯電話機等と異なり、ブルートゥースや無線ＬＡＮはデータ通信が主なので、ＲＦ回路に必要な特性の基準値が携帯電話機等に比べて緩いことによる。しかし、今後ＣＭＯＳ技術の改良が進めば、携帯電話機等にもＣＭＯＳ技術が導入されることが予想される。
【０００５】
一方、近年では半導体の高集積化・多機能化が進み、複数の回路ブロックを１つの半導体チップ内に集積化したＩＣも数多く提供されている。このように複数の回路ブロックを１チップに集積する場合には、消費電力の低減などを目的として、個々の回路ブロックごとに独立して電源のオン／オフを制御できるようにすることが望まれる。
【０００６】
例えば、ＡＭラジオ放送とＦＭラジオ放送の両方の受信機能を１チップ化した回路においては、ＡＭラジオ放送を受信するときにはＡＭ用の回路ブロックをオン、ＦＭ用の回路ブロックをオフとし、ＦＭラジオ放送を受信するときにはＡＭ用の回路ブロックをオフ、ＦＭ用の回路ブロックをオンとする必要がある。そのためには、チップの外部でまとめて電源をオン／オフするのではなく、チップ内部で各回路ブロックごとに電源のオン／オフを制御する仕組みが必要となる。
【０００７】
【発明が解決しようとする課題】
従来のバイポーラトランジスタを用いた集積回路であれば、小さなトランジスタでも大きな駆動能力を実現できることから、各回路ブロックの大元にスイッチング用のトランジスタを設け、このトランジスタを制御することによって電源のオン／オフを切り替えることができた。
【０００８】
しかしながら、ＣＭＯＳ技術による集積回路では、その中で用いられるＭＯＳＦＥＴ（電界効果トランジスタ）の駆動能力がそれほど高くないので、各回路ブロックの大元にだけスイッチング用のトランジスタを設けるという仕組みは採用できない。そのため、ＣＭＯＳ技術の場合は、回路ブロック内で使用している個々のトランジスタに対して電源のオン／オフを個別に制御する必要がある。必然的に、電源制御用に使用するトランジスタの数は多くなる。
【０００９】
また、個々のトランジスタに対して電源のオン／オフを制御すると、オフのときにはトランジスタのゲートがどこにもつながっていないフローティング状態になる。この状態では、トランジスタはハイインピーダンスとなり、ノイズを拾いやすい状態となる。場合によっては、ノイズによって誤回路が動作してしまうこともある。したがって、このようなノイズによる誤動作を遮断するためのスイッチングトランジスタが別に必要となり、トランジスタの数は更に増える。
【００１０】
このように、複数の回路ブロックを集積したＣＭＯＳによるＩＣチップでは、個々の回路ブロックごとに電源のオン／オフを制御するために多くのトランジスタが必要になる。そのため、これらのトランジスタに対して制御信号を供給するためのアナログ制御ラインの本数も非常に多くなる。当然、ＣＭＯＳ技術でアナログ回路を構成する場合には、電源のオン／オフ制御だけでなく、回路動作を制御するためのアナログ制御ラインの数も非常に多くなる。その結果、ＩＣチップ内の配線面積は増大する。
【００１１】
従来のＣＭＯＳプロセスでは、制御ラインの配線面積が増大することによるチップサイズの大型化を回避するために、多層配線層を用いて、回路ブロックの上層または下層に、レイアウト的には回路ブロックと重なるように制御ラインを配線していた。図６に、この場合の配線レイアウト例を示す。
【００１２】
図６に示すＩＣチップ１００は、ＡＭ特有の処理を行う回路ブロック１と、ＦＭ特有の処理を行う回路ブロック２と、ＡＭとＦＭで共通の処理を行う回路ブロック３と、制御回路４とを備えている。各回路ブロック１〜３と制御回路４との間には、アナログ制御ライン１０５-1〜１０５-3が配線されている。
【００１３】
図６の例の場合、制御回路４からＡＭ回路ブロック１に引かれるアナログ制御ライン１０５-1と、制御回路４からＦＭ回路ブロック２に引かれるアナログ制御ライン１０５-2は、配線面積の分だけチップサイズが大きくなるのを防ぐために、ＡＭ・ＦＭ共通回路ブロック３に重ねて（正確には、ＡＭ・ＦＭ共通回路ブロック３と異なる配線層に）配線される。
【００１４】
しかしながら、このように回路ブロックに重ねてアナログ制御ラインを配線すると、回路ブロック内の信号ラインとアナログ制御ラインとが絶縁層を介して等価的に寄生容量を形成し、その結果、回路ブロック内の信号ラインとアナログ制御ラインとが容量結合してしまう。
【００１５】
そのため、信号ラインとアナログ制御ラインとの間で寄生容量を介して相互に信号が伝達され、互いに干渉を起こすようになる。その結果、信号ライン上を流れるアナログ信号の品質が、アナログ制御ラインから重畳される制御信号により劣化してしまう問題があった。また、アナログ制御ライン上を流れる制御信号が、信号ラインから重畳される信号によって変動し、誤動作を引き起こすことがあるという問題もあった。
【００１６】
特に最近では、１チップ上に集積する複数の回路ブロックとしてアナログ回路ブロックとデジタル回路ブロックとを備えた、いわゆるアナログ・デジタル混載ＬＳＩも多く用いられている。このような混載ＬＳＩにおいて、デジタル回路ブロックの上層または下層にアナログ制御ラインを配線すると、寄生容量を介してクロックなどの大きな電圧のデジタル信号が微小なアナログ制御信号に重畳してしまい、誤動作を引き起こしやすくなるという問題があった。
【００１７】
本発明は、このような問題を解決するために成されたものであり、ＣＭＯＳ技術を用いて複数の回路ブロックを１チップ上に集積する場合に、各回路ブロックに対して接続されるアナログ制御ラインを通じた結合ノイズを防止し、アナログ特性の劣化や回路の誤動作を抑止できるようにすることを目的とする。
【００１８】
【課題を解決するための手段】
本発明の半導体集積回路は、
電源のオン／オフ機能を有する、ＣＭＯＳプロセスで構成された複数の回路ブロックと、前記複数の回路ブロックの電源のオン／オフを制御する制御回路と、前記複数の回路ブロックの各々と前記制御回路とを接続するアナログ制御線とを同一チップ上に備える半導体集積回路であって、
前記複数の回路ブロックは、前記制御回路の隣に横に並べて配置され、前記制御回路によって同時にオンに制御されない２つの回路ブロックと、この２つの回路ブロックの下に配置され、この２つの回路ブロックのどちらがオンに制御されても前記制御回路によって同時にオンに制御される１つの回路ブロックとを備え、
前記１つの回路ブロックと前記制御回路とを接続する前記アナログ制御線は、双方の隣接している間で直線状に配線され、
前記２つの回路ブロックで前記制御回路から近い方の回路ブロックと前記制御回路とを接続する前記アナログ制御線は、双方の隣接している間で直線状に配線され、
前記２つの回路ブロックで前記制御回路から遠い方の回路ブロックと前記制御回路とを接続する前記アナログ制御線は、前記遠い方の回路ブロックで前記近い方の回路ブロックとの隣接側と、前記制御回路で前記近い方の回路ブロックとの隣接側とを、前記近い方の回路ブロックのレイアウト上を通過して、且つ、前記近い方の回路ブロックと前記制御回路とを接続する前記アナログ制御線と平行になるように直線状に配線されていることを特徴とする。
【００２３】
本発明の特徴によれば、ある回路ブロックのレイアウト上に他の回路ブロックに対するアナログ制御線を重ねて配線することで、その分だけ集積回路の面積を小さくすることが可能となる。また、ある回路ブロック内の信号線と他の回路ブロックに対するアナログ制御線とが互いに近傍に配置されても、当該信号線とアナログ制御線とに同時に信号が流れることがないので、当該信号線とアナログ制御線との間における信号の相互干渉を抑制することも可能となる。よって、各回路ブロックに対して接続されるアナログ制御線を通じた結合ノイズを防止し、アナログ特性の劣化や回路の誤動作を抑止できる。
【００２４】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。
図１は、本実施形態による半導体集積回路の構成例を示す図である。図１に示すＩＣチップ１０は、ＡＭ特有の処理を行う回路ブロック１と、ＦＭ特有の処理を行う回路ブロック２と、ＡＭとＦＭで共通の処理を行う回路ブロック３と、制御回路４とを備えている。これらの回路１〜４は、ＣＭＯＳプロセスで構成されている。なお、制御回路４は、ＩＣチップ１０の外部に構成しても良い。
【００２５】
各回路ブロック１〜３と制御回路４との間には、アナログ制御ライン５-1〜５-3が配線されている。このアナログ制御ライン５-1〜５-3は、各回路ブロック１〜３の電源のオン／オフを個別に制御する制御信号を供給するための制御ラインを含む。また、電源のオン／オフ制御以外にも、各回路ブロック１〜３の回路動作を制御する制御信号を供給するための制御ラインを含んでいても良い。
【００２６】
図２は、ＡＭ回路ブロック１内の回路構成例を示す図である。図２に示すＡＭ回路ブロック１は、高周波増幅回路１１、混合回路１２、局部発振回路（ＯＳＣ）１３、選局回路１４、中間周波増幅回路１５、ＡＭ検波回路１６、自動利得制御（ＡＧＣ）回路１７、および低周波増幅回路１８を含んで構成されている。
【００２７】
高周波増幅回路１１は、図示しないアンテナで受信した放送波のうち特定の周波数帯域の放送波を選択的に増幅する。混合回路１２、局部発振回路１３および選局回路１４は周波数変換器を構成しており、高周波増幅回路１１から出力される周波数ｆCの搬送波信号と、局部発振回路１３から出力される周波数ｆL（選局回路１４により設定される）の局部発振信号とを混合し、変調内容を変えずに周波数変換を行ってｆL−ｆC（例えば４５０ＫＨｚ）の中間周波信号を生成して出力する。
【００２８】
中間周波増幅回路１５は、混合回路１２を通過した中間周波信号を増幅する。ＡＭ検波回路１６は、ダイオード等を用いて中間周波信号を低周波信号に変換する。ＡＧＣ回路１７は、ＡＭ検波回路１６から出力されるＡＭ放送波の振幅を一定に制御するためのものであり、ＡＭ検波回路１６の出力振幅に応じた制御電圧を中間周波増幅回路１５に帰還入力する。低周波増幅回路１８は、ＡＭ検波回路１６を通過した低周波信号を増幅し、図示しないスピーカから出力する。
【００２９】
以上のように構成されたＡＭ回路ブロック１において、例えば高周波増幅回路１１などに、制御回路４からアナログ制御ライン５-1が接続される。また、ＡＭ回路ブロック１の電源のオン／オフを制御するために各ブロック１１〜１８の必要箇所に設けられた複数のスイッチングトランジスタにも、制御回路４からアナログ制御ライン５-1が接続される。
【００３０】
なお、ここではＡＭ放送を受信して再生するのに必要な機能のほぼ全てを、ＡＭ回路ブロック１として同一のＩＣチップ１０上に集積する例を示したが、必ずしも全てを集積する必要はない。すなわち、各ブロック１１〜１８の中の一部を別チップ上に集積しても良い。
【００３１】
図３は、ＦＭ回路ブロック２内の回路構成例を示す図である。図３に示すＦＭ回路ブロック２は、高周波増幅回路２１、混合回路２２、局部発振回路（ＯＳＣ）２３、選局回路２４、中間周波増幅回路２５、ＦＭ検波回路２６、ステレオ復調回路２７、ディエンファシス回路２８Ｌ，２８Ｒ、および低周波増幅回路２９Ｌ，２９Ｒを含んで構成されている。
【００３２】
高周波増幅回路２１は、図示しないアンテナで受信した放送波のうち特定の周波数帯域の放送波を選択的に増幅する。混合回路２２、局部発振回路２３および選局回路２４は周波数変換器を構成しており、高周波増幅回路２１から出力される周波数ｆC’の搬送波信号と、局部発振回路２３から出力される周波数ｆL’（選局回路２４により設定される）の局部発振信号とを混合し、変調内容を変えずに周波数変換を行ってｆL’−ｆC’（例えば１０．７ＭＨｚ）の中間周波信号を生成して出力する。
【００３３】
中間周波増幅回路２５は、混合回路２２を通過した中間周波信号を増幅する。ＦＭ検波回路２６は、中間周波信号を変調前のステレオ複合信号に変換する。このステレオ複合信号は、Ｌ信号成分と、Ｒ信号成分と、１９ＫＨｚのパイロット信号とを合成したものである。このステレオ複合信号は、ステレオ復調回路２７に入力されてＬ信号とＲ信号とに分離再生される。
【００３４】
ディエンファシス回路２８Ｌ，２８Ｒは、ステレオ復調回路２７で分離再生されたＬ信号およびＲ信号の高域部を減衰させてＳＮ比の改善を図る。低周波増幅回路２９Ｌ，２９Ｒは、ディエンファシス回路２８Ｌ，２８Ｒを通過した低周波信号を増幅し、図示しないスピーカから出力する。
【００３５】
以上のように構成されたＦＭ回路ブロック２において、例えば高周波増幅回路２１などに、制御回路４からアナログ制御ライン５-2が接続される。また、ＦＭ回路ブロック２の電源のオン／オフを制御するために各ブロック２１〜２９の必要箇所に設けられた複数のスイッチングトランジスタにも、制御回路４からアナログ制御ライン５-2が接続される。
【００３６】
なお、ここではＦＭ放送を受信して再生するのに必要な機能のほぼ全てを、ＦＭ回路ブロック２として同一のＩＣチップ１０上に集積する例を示したが、必ずしも全てを集積する必要はない。すなわち、各ブロック２１〜２９の中の一部を別チップ上に集積しても良い。
【００３７】
ＡＭ・ＦＭ共通回路ブロック３の内部回路については図示を省略するが、例えば、ＡＭ回路ブロック１やＦＭ回路ブロック２に基準クロックを供給するクロック発生回路や、ＡＭ回路ブロック１内の中間周波増幅回路１５とＦＭ回路ブロック２内のステレオ復調回路２７に所定周波数の発振出力を供給する同調発振回路などが備えられる。
【００３８】
図１に示す本実施形態のＩＣチップ１０では、制御回路４からＡＭ回路ブロック１に引かれるアナログ制御ライン５-1と、制御回路４からＦＭ回路ブロック２に引かれるアナログ制御ライン５-2は、ＡＭ・ＦＭ共通回路ブロック３のレイアウト上（ＡＭ・ＦＭ共通回路ブロック３と同じ配線層および異なる配線層の両方）に重ならないように、当該ＡＭ・ＦＭ共通回路ブロック３のレイアウト外部に迂回するように配線している。
【００３９】
これにより、アナログ制御ライン５-1，５-2の分だけＩＣチップ１０の面積は増大するが、ＡＭ・ＦＭ共通回路ブロック３内の信号ライン（図示せず）とアナログ制御ライン５-1，５-2との距離が離れるので、これらが寄生容量を介して結合してしまう不都合をなくすことができる。したがって、信号ラインとアナログ制御ライン５-1，５-2との間で起こる信号の相互干渉を抑制することができる。この結果、信号ライン上を流れるアナログ信号の品質劣化や、アナログ制御ライン５-1，５-2上を流れる制御信号の変動による回路の誤動作を抑止することが可能となる。
【００４０】
図４は、本実施形態による半導体集積回路の他の構成例を示す図である。図４に示すＩＣチップ２０も図１に示したＩＣチップ１０と同様に、ＡＭ特有の処理を行う回路ブロック１と、ＦＭ特有の処理を行う回路ブロック２と、ＡＭとＦＭで共通の処理を行う回路ブロック３と、制御回路４とを備えている。ただし、これら各回路１〜４のレイアウトが図１の例と異なっている。
【００４１】
図１のＩＣチップ１０では、制御回路４に隣接してＡＭ・ＦＭ共通回路ブロック３が配置され、ＡＭ回路ブロック１とＦＭ回路ブロック２は共に、ＡＭ・ＦＭ共通回路ブロック３を挟んで制御回路４の反対側に縦方向に並べて配置されていた。これに対して、図４に示すＩＣチップ２０では、ＡＭ回路ブロック１とＦＭ回路ブロック２は、制御回路４の隣に横方向に並べて配置され、これらの下にＡＭ・ＦＭ共通回路ブロック３が配置されている。
【００４２】
このように配置した場合も、各回路ブロック１〜３と制御回路４との間には、アナログ制御ライン５-1〜５-3が配線される。ＦＭ回路ブロック２と制御回路４との間のアナログ制御ライン５-2およびＡＭ・ＦＭ共通回路ブロック３と制御回路４との間のアナログ制御ライン５-3は、これらの回路ブロックが互いに隣接しているために、他の回路ブロックを迂回することなく、また、他の回路ブロックのレイアウト上に重なることなく配線することが可能である。
【００４３】
一方、ＡＭ回路ブロック１と制御回路４との間のアナログ制御ライン５-1は、ＡＭ回路ブロック１と制御回路４との間にあるＦＭ回路ブロック２のレイアウト上に重ねて（ＦＭ回路ブロック２と同じ配線層または異なる配線層に）配線している。
このように、図４の例では、各回路ブロック１〜３と制御回路４とをつなぐアナログ制御ライン５-1〜５-3は何れも、他の回路ブロックを迂回することなく配線されている。
【００４４】
ＡＭ受信機能とＦＭ受信機能とを１チップ化したＩＣチップ２０においては、ＡＭラジオ放送を受信するときにはＡＭ回路ブロック１をオン、ＦＭ回路ブロック２をオフとする。また、ＦＭラジオ放送を受信するときにはＡＭ回路ブロック１をオフ、ＦＭ回路ブロック２をオンとする。したがって、ＡＭ回路ブロック１とＦＭ回路ブロック２とが同時にオンとなることはない。
【００４５】
つまり、アナログ制御ライン５-1に制御信号を送ってＡＭ回路ブロック１を制御しているときには、ＦＭ回路ブロック２は必ずオフ状態にあり、ＦＭ回路ブロック２内の信号ライン上には信号が流れていない。そのため、ＡＭ回路ブロック１に対するアナログ制御ライン５-1をＦＭ回路ブロック２のレイアウト上に重ねて配線しても、ＡＭ回路ブロック１に対するアナログ制御ライン５-1とＦＭ回路ブロック２内の信号ラインとの間で信号の相互干渉が起こることは殆どない。
【００４６】
これにより、図４のレイアウトによれば、アナログ制御ライン５−１〜５−３によりＩＣチップ２０の面積を大きくすることなく、各回路ブロック１〜３内の信号ラインとアナログ制御ライン５−１〜５−３とが寄生容量を介して結合してしまう不都合をなくすことができる。したがって、信号ラインとアナログ制御ライン５−１〜５−３との間で起こる信号の相互干渉を抑制し、信号ライン上を流れるアナログ信号の品質劣化や、アナログ制御ライン５−１〜５−３上を流れる制御信号の変動による回路の誤動作を抑止することができる。
【００４７】
なお、上記実施形態では、ＩＣチップ内に備えられる複数の回路ブロックの例としてＡＭ／ＦＭラジオの受信回路について説明したが、これは単なる例であって、本発明はこれに限定されるものではない。例えば、アナログ回路とデジタル回路とが混載されたＩＣチップにおいて、アナログ回路に対するアナログ制御線をデジタル回路のレイアウト外部に配線するようにしても良い。
【００４８】
また、上記実施形態では、複数の回路ブロックに対して電源のオン／オフを個別に制御可能に成されたＩＣチップについて説明したが、電源のオン／オフ機能を有していない回路をアナログ制御する場合にも本発明を同様に適用することが可能である。つまり、アナログ制御線は、回路ブロックの電源のオン／オフを制御するための制御線に限定されるものではない。
【００４９】
また、上記実施形態では、アナログ制御ラインの配線レイアウトについて説明したが、アナログ信号ラインの配線レイアウトについても同様に本発明を適用することが可能である。例えば、図５に示すようなフィードバックループを備えた回路について考える。図５に示す回路は、加算器５１と、加算器５１から出力されるアナログ信号の処理を行うアナログ回路５２とを備え、アナログ回路５２の出力信号をアナログ信号ライン５３を介して加算器５１にフィードバック入力している。
【００５０】
このような回路において、アナログ信号ライン５３をアナログ回路５２のレイアウト上に重ねて配線するのではなく、アナログ信号ライン５３をアナログ回路５２のレイアウト外部に配線するようにする。これにより、アナログ回路５２内の信号ラインと、フィードバック用のアナログ信号ライン５３とが寄生容量により結合するのを防ぐことができる。
【００５１】
その他、上記説明した実施形態は、本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００５２】
【発明の効果】
本発明は上述したように、ＣＭＯＳプロセスで構成された回路ブロックと、これに接続されるアナログ制御線とが重ならないように、アナログ制御線を回路ブロックのレイアウト外部に配線するようにしたので、回路ブロック内の信号線とアナログ制御線との距離をできるだけ離し、回路ブロック内の信号線とアナログ制御線とが寄生容量を介して結合してしまう不都合をなくすことができる。したがって、信号線とアナログ制御線との間で起こる信号の相互干渉を抑制し、信号線上を流れるアナログ信号の品質劣化や、アナログ制御線上を流れる制御信号の変動による回路の誤動作を抑止することができる。
【００５３】
また、本発明の他の特徴によれば、ある回路ブロックのレイアウト上に、当該ある回路ブロックの電源がオンに制御されたときにこれと同時にはオンに制御されない他の回路ブロックに対するアナログ制御線を配線するようにしたので、回路ブロックを迂回することなくアナログ制御線を配線することができ、アナログ配線によるチップ面積の増大を防ぐことができる。しかも、ある回路ブロックがオン状態のときには他の回路ブロックは必ずオフ状態にあるため、ある回路ブロックのレイアウト上に他の回路ブロックに対するアナログ制御線を重ねて配線しても、信号線とアナログ制御線との間における信号の相互干渉が発生しないようにすることもできる。
【図面の簡単な説明】
【図１】本実施形態による半導体集積回路のレイアウト例を示す図である。
【図２】ＡＭ回路ブロック内の構成例を示す図である。
【図３】ＦＭ回路ブロック内の構成例を示す図である。
【図４】本実施形態による半導体集積回路の他のレイアウト例を示す図である。
【図５】フィードバックループを備えた回路を示す図である。
【図６】従来の半導体集積回路のレイアウト例を示す図である。
【符号の説明】
１ ＡＭ回路ブロック
２ ＦＭ回路ブロック
３ ＡＭ・ＦＭ共通回路ブロック
４ 制御回路
５-1，５-2，５-3 アナログ制御ライン
１０ ＩＣチップ
２０ ＩＣチップ
１１ 高周波増幅回路
１２ 混合回路
１３ 局部発振回路（ＯＳＣ）
１４ 選局回路
１５ 中間周波増幅回路
１６ ＡＭ検波回路
１７ 自動利得制御（ＡＧＣ）回路
１８ 低周波増幅回路
２１ 高周波増幅回路
２２ 混合回路
２３ 局部発振回路（ＯＳＣ）
２４ 選局回路
２５ 中間周波増幅回路
２６ ＦＭ検波回路
２７ ステレオ復調回路
２８Ｌ，２８Ｒ ディエンファシス回路
２９Ｌ，２９Ｒ 低周波増幅回路
Claims (1)
- 電源のオン／オフ機能を有する、ＣＭＯＳプロセスで構成された複数の回路ブロックと、前記複数の回路ブロックの電源のオン／オフを制御する制御回路と、前記複数の回路ブロックの各々と前記制御回路とを接続するアナログ制御線とを同一チップ上に備える半導体集積回路であって、
前記複数の回路ブロックは、前記制御回路の隣に横に並べて配置され、前記制御回路によって同時にオンに制御されない２つの回路ブロックと、この２つの回路ブロックの下に配置され、この２つの回路ブロックのどちらがオンに制御されても前記制御回路によって同時にオンに制御される１つの回路ブロックとを備え、
前記１つの回路ブロックと前記制御回路とを接続する前記アナログ制御線は、双方の隣接している間で直線状に配線され、
前記２つの回路ブロックで前記制御回路から近い方の回路ブロックと前記制御回路とを接続する前記アナログ制御線は、双方の隣接している間で直線状に配線され、
前記２つの回路ブロックで前記制御回路から遠い方の回路ブロックと前記制御回路とを接続する前記アナログ制御線は、前記遠い方の回路ブロックで前記近い方の回路ブロックとの隣接側と、前記制御回路で前記近い方の回路ブロックとの隣接側とを、前記近い方の回路ブロックのレイアウト上を通過して、且つ、前記近い方の回路ブロックと前記制御回路とを接続する前記アナログ制御線と平行になるように直線状に配線されていることを特徴とする半導体集積回路。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001220877A JP4889885B2 (ja) | 2001-07-23 | 2001-07-23 | 半導体集積回路 |
| KR1020037016772A KR100864639B1 (ko) | 2001-07-23 | 2002-07-10 | 반도체 집적 회로 |
| CNB028118758A CN1231974C (zh) | 2001-07-23 | 2002-07-10 | 半导体集成电路 |
| PCT/JP2002/006976 WO2003010821A1 (fr) | 2001-07-23 | 2002-07-10 | Circuit integre a semi-conducteur |
| TW091116276A TWI274416B (en) | 2001-07-23 | 2002-07-22 | Integrated circuit with reduced coupling noise |
| US10/707,546 US7084439B2 (en) | 2001-07-23 | 2003-12-20 | Integrated circuit with reduced analog coupling noise |
| US11/380,443 US7211841B2 (en) | 2001-07-23 | 2006-04-27 | Integrated circuit with reduced analog coupling noise |
| US11/383,868 US7355219B2 (en) | 2001-07-23 | 2006-05-17 | Integrated circuit with reduced coupling noise |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001220877A JP4889885B2 (ja) | 2001-07-23 | 2001-07-23 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003037171A JP2003037171A (ja) | 2003-02-07 |
| JP4889885B2 true JP4889885B2 (ja) | 2012-03-07 |
Family
ID=19054634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001220877A Expired - Fee Related JP4889885B2 (ja) | 2001-07-23 | 2001-07-23 | 半導体集積回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US7084439B2 (ja) |
| JP (1) | JP4889885B2 (ja) |
| KR (1) | KR100864639B1 (ja) |
| CN (1) | CN1231974C (ja) |
| TW (1) | TWI274416B (ja) |
| WO (1) | WO2003010821A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8285205B2 (en) * | 2005-05-26 | 2012-10-09 | Broadcom Corporation | Method and system for a single chip integrated Bluetooth and FM transceiver and baseband processor |
| US7580824B1 (en) * | 2005-12-21 | 2009-08-25 | Altera Corporation | Apparatus and methods for modeling power characteristics of electronic circuitry |
| US20080051131A1 (en) * | 2006-08-23 | 2008-02-28 | Brima Ibrahim | Method and system for transporting FM data over a Bluetooth HCI link |
| US20080125037A1 (en) * | 2006-08-23 | 2008-05-29 | Brima Ibrahim | Method and system for routing of FM data to a bluetooth A2DP link |
| US8032090B2 (en) * | 2007-06-29 | 2011-10-04 | Silicon Laboratories Inc. | Antenna for use in portable applications |
| KR102554491B1 (ko) | 2016-01-19 | 2023-07-12 | 주식회사 엘엑스세미콘 | 칩온필름 패키지용 회로 기판 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03227039A (ja) * | 1990-01-31 | 1991-10-08 | Nec Corp | 半導体集積回路 |
| JPH0480946A (ja) * | 1990-07-24 | 1992-03-13 | Toshiba Corp | アナログ・デジタル混載ｌｓｉの自動概略配線装置 |
| JPH04296918A (ja) * | 1991-01-17 | 1992-10-21 | Matsushita Electron Corp | 半導体集積回路装置 |
| JPH0547943A (ja) * | 1991-08-19 | 1993-02-26 | Seiko Epson Corp | 半導体集積装置 |
| JP2727842B2 (ja) * | 1992-01-22 | 1998-03-18 | 日本電気株式会社 | 半導体集積回路 |
| JPH07183383A (ja) * | 1993-12-22 | 1995-07-21 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPH09160684A (ja) * | 1995-12-11 | 1997-06-20 | Fuji Electric Co Ltd | 低消費電力デバイス |
| JP2821419B2 (ja) * | 1996-04-25 | 1998-11-05 | 日本電気アイシーマイコンシステム株式会社 | 論理シミュレータ |
| JP3544069B2 (ja) * | 1996-08-05 | 2004-07-21 | 株式会社東芝 | 光計測装置及びその製造方法 |
| DE19846461B4 (de) * | 1997-10-08 | 2006-05-11 | Hitachi, Ltd. | Sensoreinstellschaltung |
| JP3934261B2 (ja) * | 1998-09-18 | 2007-06-20 | 株式会社ルネサステクノロジ | 半導体集積回路 |
| JP3338803B2 (ja) * | 1999-08-27 | 2002-10-28 | エヌイーシーマイクロシステム株式会社 | 位相オフセット測定回路及び位相オフセット測定方法 |
-
2001
- 2001-07-23 JP JP2001220877A patent/JP4889885B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-10 CN CNB028118758A patent/CN1231974C/zh not_active Expired - Fee Related
- 2002-07-10 WO PCT/JP2002/006976 patent/WO2003010821A1/ja active Application Filing
- 2002-07-10 KR KR1020037016772A patent/KR100864639B1/ko not_active IP Right Cessation
- 2002-07-22 TW TW091116276A patent/TWI274416B/zh not_active IP Right Cessation
-
2003
- 2003-12-20 US US10/707,546 patent/US7084439B2/en not_active Expired - Fee Related
-
2006
- 2006-04-27 US US11/380,443 patent/US7211841B2/en not_active Expired - Fee Related
- 2006-05-17 US US11/383,868 patent/US7355219B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7355219B2 (en) | 2008-04-08 |
| US20040129951A1 (en) | 2004-07-08 |
| KR100864639B1 (ko) | 2008-10-23 |
| US20060192707A1 (en) | 2006-08-31 |
| US20060197694A1 (en) | 2006-09-07 |
| WO2003010821A1 (fr) | 2003-02-06 |
| KR20040014575A (ko) | 2004-02-14 |
| CN1231974C (zh) | 2005-12-14 |
| TWI274416B (en) | 2007-02-21 |
| US7084439B2 (en) | 2006-08-01 |
| US7211841B2 (en) | 2007-05-01 |
| CN1516899A (zh) | 2004-07-28 |
| JP2003037171A (ja) | 2003-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7877063B2 (en) | High-frequency amplifier, and transmission/reception system | |
| US8013673B2 (en) | Radio frequency power amplifier | |
| US7123094B2 (en) | High frequency power amplifier circuit and radio communication system | |
| US9819368B2 (en) | Integrated radio frequency filters for multiband transceivers | |
| US6366788B1 (en) | Mobile telephone system | |
| US7180373B2 (en) | High frequency power amplifier module and semiconductor integrated circuit device | |
| US7995972B2 (en) | Electronic component for communication device and semiconductor device for switching transmission and reception | |
| US6865399B2 (en) | Mobile telephone apparatus | |
| JP5768375B2 (ja) | 半導体装置 | |
| US7333565B2 (en) | Semiconductor integrated circuit for communication | |
| US20110217945A1 (en) | Dual carrier amplifier circuits and methods | |
| WO2003094232A1 (en) | Semiconductor device and electronic device | |
| US20040214528A1 (en) | On chip diversity antenna switch | |
| US7211841B2 (en) | Integrated circuit with reduced analog coupling noise | |
| CN113765485A (zh) | 用于包络跟踪应用的复合共源共栅功率放大器 | |
| JP4217106B2 (ja) | モノリシックマイクロ波集積回路 | |
| WO2003010820A1 (fr) | Circuit integre hybride analogique/numerique | |
| US20220302885A1 (en) | High-frequency amplifier circuit | |
| US7266388B2 (en) | Transmitting circuit and communication terminal unit therewith | |
| US20090261447A1 (en) | Semiconductor integrated circuit | |
| JPH08251089A (ja) | 移動通信用携帯端末、高周波装置、高周波モジュール、およびスパイラルインダクタ | |
| JP2003188648A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070524 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080623 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20091020 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091119 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |