JP4876729B2 - マイクロエンボス加工による電子装置の製造方法 - Google Patents
マイクロエンボス加工による電子装置の製造方法 Download PDFInfo
- Publication number
- JP4876729B2 JP4876729B2 JP2006169739A JP2006169739A JP4876729B2 JP 4876729 B2 JP4876729 B2 JP 4876729B2 JP 2006169739 A JP2006169739 A JP 2006169739A JP 2006169739 A JP2006169739 A JP 2006169739A JP 4876729 B2 JP4876729 B2 JP 4876729B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- embossing
- electronic device
- layer
- solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title description 20
- 239000000758 substrate Substances 0.000 claims description 92
- 238000000034 method Methods 0.000 claims description 61
- 239000010410 layer Substances 0.000 claims description 50
- 239000000463 material Substances 0.000 claims description 40
- 238000004049 embossing Methods 0.000 claims description 37
- 239000002094 self assembled monolayer Substances 0.000 claims description 24
- 239000013545 self-assembled monolayer Substances 0.000 claims description 24
- 239000004020 conductor Substances 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 11
- 238000007641 inkjet printing Methods 0.000 claims description 10
- 230000008018 melting Effects 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 6
- 230000009477 glass transition Effects 0.000 claims description 5
- 239000000243 solution Substances 0.000 description 25
- 239000004065 semiconductor Substances 0.000 description 12
- 230000002209 hydrophobic effect Effects 0.000 description 9
- 238000007373 indentation Methods 0.000 description 9
- 238000011084 recovery Methods 0.000 description 9
- 239000007788 liquid Substances 0.000 description 8
- 229920000642 polymer Polymers 0.000 description 7
- 238000000059 patterning Methods 0.000 description 6
- 238000004381 surface treatment Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000011112 polyethylene naphthalate Substances 0.000 description 5
- 238000007639 printing Methods 0.000 description 5
- 238000011282 treatment Methods 0.000 description 5
- 239000011247 coating layer Substances 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 4
- 239000007900 aqueous suspension Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000002508 contact lithography Methods 0.000 description 3
- 239000004205 dimethyl polysiloxane Substances 0.000 description 3
- VLKZOEOYAKHREP-UHFFFAOYSA-N n-Hexane Chemical compound CCCCCC VLKZOEOYAKHREP-UHFFFAOYSA-N 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 3
- -1 polyethylene naphthalate Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- CFAKWWQIUFSQFU-UHFFFAOYSA-N 2-hydroxy-3-methylcyclopent-2-en-1-one Chemical compound CC1=C(O)C(=O)CC1 CFAKWWQIUFSQFU-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000000084 colloidal system Substances 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 125000000524 functional group Chemical group 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920000301 poly(3-hexylthiophene-2,5-diyl) polymer Polymers 0.000 description 2
- 229920000083 poly(allylamine) Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920006254 polymer film Polymers 0.000 description 2
- 229920000306 polymethylpentene Polymers 0.000 description 2
- 239000011116 polymethylpentene Substances 0.000 description 2
- 239000005871 repellent Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000003851 corona treatment Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000007649 pad printing Methods 0.000 description 1
- 238000006552 photochemical reaction Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920000172 poly(styrenesulfonic acid) Polymers 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 229940005642 polystyrene sulfonic acid Drugs 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000033772 system development Effects 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
- H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/464—Lateral top-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/80—Constructional details
- H10K10/82—Electrodes
- H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
- H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/821—Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/10—Organic polymers or oligomers
- H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/10—Organic polymers or oligomers
- H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
- H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、基板をエンボス加工し、基板上に材料を堆積することによって形成する、電子装置の製造に関する。本発明には、薄膜トランジスタ（ＴＦＴ）の形成が含まれる。
高度な電子装置の実現に対し、簡単で低コストの高解像度パターニング技術の欠如が大きな歯止めとなっている。装置の製造には、従来の光リソグラフィ法が広く使われてきた。フォトリソグラフィ法は、高解像度パターニングができる一方、基板上にあらかじめ画定された構造へのフォトマスクのアラインメントが難しく、製造コストを著しく増加させる可能性がある。
高解像度パターニングには、ナノインプリンティング、ソフトコンタクト印刷等のその他の技術も有望であると考えられるが、積層構造を作るために必要なアラインメントは、フォトリソグラフィ法で要求されるものより更に困難である。同様に、インクジェット印刷は、電子機器を高い生産性で製造するには有望な技術であるが、印刷解像度が現在のところ数十ミクロンであるため、その適用は制限されている。
Ｓｉ、ＧａＡｓ等の無機半導体と比較し、高分子電子機器は、製造工程において材料の溶液を使用できるため、製造が簡単という利点があることが知られている。高分子電子機器産業を効果的に一層発展させるには、ロール・ツー・ロール方式の開発が不可欠である。ロール・ツー・ロール方式のマイクロエンボス加工は、サブミクロンから数十ミクロンの解像度の構造を形成可能な、比較的新しい技術である。たとえば、マイクロエンボス加工は、エンボス加工され電極としての導電層で覆われる材料層を含んでなるプラスチック基板に適用されてきた。エンボス加工された層のくぼみは、電気泳動材料で満たされる。その後、基板はさらに対極としての導電材料層で覆われ、これにより電気泳動ディスプレイ（ＥＰＤ）装置が形成される。
薄膜トランジスタを製造するプリパターニングとインクジェット印刷法との組み合わせは、Stutzman、Friend、Sirringhaus共著による「Self-Aligned, Vertical-Channel, Polymer Field-Effect Transistors（自己整列した垂直チャネルのポリマー電場効果トランジスタ）」（Science誌、vol 299、２００３年３月２１日）に記載されている。図１（Ｉ）に示すように、導電層２を基板３上に形成する。その後、図１（ＩＩ）に示すように、鋭い突出端を有するマスター１を使って基板をエンボス加工する。最上層は、ソースおよびドレイン電極を画定するよう微細に切断される。結果としてできるＴＦＴのチャネル長Ｌは、エンボス加工によってできたくぼみの片側の長さの２倍である。ステップ（ＩＩＩ）において、半導体層６、ゲート絶縁層５、およびゲート電極４を積層することにより、ＴＦＴが完成する。
Stutzman、Friend、Sirringhaus共著による「Self-Aligned, Vertical-Channel, Polymer Field-Effect Transistors（自己整列した垂直チャネルのポリマー電場効果トランジスタ）」（Science誌、vol 299、２００３年３月２１日）
この構成には、いくつもの問題がある。まず、電子集積回路の任意の形状を作ることが困難である。また、ソースおよびドレイン電極を形成するために導電層２を介してエンボス加工する工程では、再現性の問題が生じる。特に、ソースおよびドレイン電極の鋭い端部において、半導体層の十分かつ一貫した接続を確保することが困難である。さらに、導電材料の膜２を確実に正しい位置でエンボス加工するという問題点があり、アラインメントの問題が残る。また、導電層２を介して切断する工程では、残されているソースおよびドレイン電極が持ち上がったり損傷を受けたりする可能性があり、すべての導電材料２をチャネル領域から確実に取り除くことは困難であり、したがって、一貫した再現性でチャネルを製造することが困難である。
このように、プリパターニング方法とインクジェット技術による堆積方法との効果的な組み合わせを提供するにはいくつかの問題がある。この組み合わせに関する大きな問題の１つは、装置寸法を十分に小さくすることである。
基板は、ソースおよびドレイン電極を形成する前にエンボス加工されることが望ましいが、これにより図２に示すような考慮すべき問題が生じる。図２は、エンボス加工され、表面１０１にくぼみ１０２が形成された基板１００を示す。表面１０１上に導電材料の溶液を堆積したが、溶液１１０の液滴は、チャネル材料が堆積されるべきくぼみ１０２の端部に届いていない状況である。一方で、溶液１１２の液滴は、くぼみの端部を越えて流れている。このように、この方法でチャネルの再現性のあるＴＦＴを形成することは困難である。
本発明のひとつの電子装置の基板上での形成方法は、前記基板をエンボス加工する第１の工程と、前記エンボス加工によって形成された前記基板上のくぼみに第１の材料の溶液を堆積する第２の工程と、前記基板をアニールする第３の工程と、を含み、前記第１の工程は、前記基板の溶解温度よりも低い温度で行われ、前記第３の工程により、前記くぼみの幅に対する前記くぼみの深さの比率を小さくすることを特徴とする。
上記のひとつの電子装置の基板上での形成方法において、前記基板は、前記エンボス加工が行われる上層と前記上層よりもガラス転移点の温度が高い下層とが積層された基板であることが好ましい。
上記のひとつの電子装置の基板上での形成方法において、前記第２の工程の前に、さらに前記エンボス加工のされていない領域に所定の処理を行う第４の工程と、を含み、前記所定の処理は、自己組織化単分子膜を塗布する処理であることが好ましい。
上記のひとつの電子装置の基板上での形成方法において、前記所定の処理は、インク付けスタンプにより行われることが好ましい。
上記のひとつの電子装置の基板上での形成方法において、前記第１の材料の前記溶液をインクジェット印刷により堆積させることが好ましい。
上記のひとつの電子装置の基板上での形成方法において、前記第１の材料は導電材料であることが好ましい。
本発明の第１の態様に係る電子装置の基板上での形成方法は、基板をエンボス加工する工程と、エンボス加工によって形成された基板上のくぼみに第１の材料の溶液を堆積する工程と、基板をアニールする工程と、を含む電子装置の形成方法である。
上記のひとつの電子装置の基板上での形成方法において、前記基板は、前記エンボス加工が行われる上層と前記上層よりもガラス転移点の温度が高い下層とが積層された基板であることが好ましい。
上記のひとつの電子装置の基板上での形成方法において、前記第２の工程の前に、さらに前記エンボス加工のされていない領域に所定の処理を行う第４の工程と、を含み、前記所定の処理は、自己組織化単分子膜を塗布する処理であることが好ましい。
上記のひとつの電子装置の基板上での形成方法において、前記所定の処理は、インク付けスタンプにより行われることが好ましい。
上記のひとつの電子装置の基板上での形成方法において、前記第１の材料の前記溶液をインクジェット印刷により堆積させることが好ましい。
上記のひとつの電子装置の基板上での形成方法において、前記第１の材料は導電材料であることが好ましい。
本発明の第１の態様に係る電子装置の基板上での形成方法は、基板をエンボス加工する工程と、エンボス加工によって形成された基板上のくぼみに第１の材料の溶液を堆積する工程と、基板をアニールする工程と、を含む電子装置の形成方法である。
本発明の第２の態様に係る電子装置の基板上での形成方法は、基板をエンボス加工する工程と、基板を表面処理し、基板のくぼみでない部分を親水性または疎水性にする工程と、エンボス加工によって形成された基板上のくぼみに、基板の表面処理された部分によってはじかれる第１の材料の溶液を堆積する工程と、を含む電子装置の形成方法である。
詳細を例示するために、図面を参照して本発明の実施の形態を説明する。
本発明は、大面積のフレキシブル基板または硬質基板上での有機装置の製造に関する、主要な問題に対処する。
構造体の表面に、相対的に疎水性および親水性の異なる領域を設ける表面処理（ソフトコンタクト印刷法により自己組織化単分子膜（ＳＡＭ）を塗布する等）が知られている。しかし、装置層をさらに積層するために最小限の形状を維持しつつ、ＳＡＭを大量に塗布するためにアスペクト比を高くする方法は、これまでのところ知られていない。
本発明によって、本願発明者らはこの目的を達成する方法を確立した。これは、高いコントラスト比の、すなわち、くぼみの深さｈがその幅ｘと比較して高い（図２を参照）、エンボス加工を伴うことが好ましい。特に、コントラスト比が低い場合は、表面１０１のみを疎水性となるよう処理する一方、くぼみ１０２を処理しないでおくことが困難である。
スタンプを使用してＳＡＭを適切に塗布するためのコントラスト比は、そのスタンプの機械的特性によって異なる。しかし、コントラスト比は１：５０より大きいことが好ましい（すなわち、深さ１ミクロンのくぼみであれば、その長さは５０ミクロンより小さいことが好ましい）。
さらに、図１に示す装置の高いコントラスト比は、その後に堆積される半導体層および誘電体層の不均一性につながるおそれがあるという問題がある。このため、半導体の一貫した接続がより困難になり、ソースおよびドレイン電極の端部に沿った誘電体層の絶縁性が悪化するおそれがある。その結果、装置の質が実質的に低下するおそれがある。
しかし、本願発明者らは、マイクロエンボス加工によって引き起こされたフレキシブル基板の変形は、後続のアニール処理によって回復できるとさらに見出した。濡れ性のコントラストを得るための表面処理に必要な、エンボス加工した基板の高いアスペクト比は、こうして取り除くことができる。これは、後述する装置層を画定するために好適である。
マイクロエンボス加工は、所定のエンボス加工圧力にて、またガラス転移温度Ｔgに近いこともあり得る基板の溶解温度よりずっと低い、エンボス加工温度Ｔeにておこなうことが好ましい。エンボス加工圧力およびエンボス加工温度Ｔeは、基板の特性、エンボス加工に使用されるマスターの特性、および求められるコントラスト比によって決まる。結果により得られる高いコントラスト比によって、表面のエンボス加工されていない部分が処理される。好ましくは、疎水性／疎液性の自己組織化単分子膜（ＳＡＭ）を、その後に堆積される材料に使用される溶剤に応じてエンボス加工されていない部分に塗布することにより、これがおこなわれる。
こうして、ＳＡＭが塗布されていない、疎水性／疎液性の、あるいは処理されていないくぼみに、インクジェット印刷法によって他の材料を堆積することができる。インクジェット印刷の後、基板は所定の温度Ｔrでアニール処理でき、印刷された材料は硬化する。アニールまたは回復温度は、高分子基板の種類に応じて設定される。エンボス加工が固体状態の基板上でおこなわれると、構造体がアニール処理されると基板は元の平坦な形状に近づくよう回復する。この現象を利用し、エンボス加工された三次元のくぼみに、インクジェット法による材料の堆積をおこなうことで、高解像度の構造を製造することができ、これにより基板の回復後に、実質的に二次元の構造による装置を製造することができる。
本発明の基本原理を例示する実施形態を図３に示す。プラスチック基板１０（図３Ａを参照）は、好ましくはＰＥＮ（ポリエチレンナフタレート）またはＰＥＴ（ポリエチレンテレフタレート）からなり、溶解温度よりずっと低い温度Ｔeで、マスター２０を使用して機械的にエンボス加工される（図３Ｂを参照）。後続のＳＡＭ層の塗布を向上させるため、酸素プラズマ処理等により、エンボス加工の前または後に、基板の表面を処理することができる。
ＳＡＭ層３０は、エンボス加工およびプラズマ処理された表面に、インクジェット法による堆積のために濡れ性のコントラストを得るために、好ましくはＰＤＭＳ等のゴム状の平坦なブロック材であるインク付けスタンプ４０を使用し、塗布される（図３Ｃを参照）。具体的には、インク付けスタンプは、エンボス加工された基板の表面上へと押し付けられる。基板のコントラスト比が十分に高いと、ＳＡＭ３０は、表面のエンボス加工されていない部分１１のみに塗布され（図３Ｃに点線で示すＳＡＭ３０）、くぼみ１２には塗布されない。コントラスト比が低すぎると、スタンプはくぼみの底部に接触し、ＳＡＭが基板全体に塗布されてしまう。
次に、乾燥後のトランジスタのソースおよびドレイン電極６０を画定するため、インクジェット装置５０により、導電材料の溶液の液滴６１がくぼみ１２へと堆積される（図３Ｄを参照）。溶液が基板１０の表面のエンボス加工されていない部分１１に堆積されたとしても、疎水性／疎液性のＳＡＭコーティング３０によってはじかれ、くぼみ１２へと転がり落ちる。これにより、十分な量の溶液がくぼみ１２の底部表面に堆積され、これを完全に覆う一方、エンボス加工されていない表面１１は溶液で覆われない。
基板１０は、その後適切な所定温度Ｔrでアニール処理される。回復温度Ｔrは、印刷された材料の硬化および基板の回復ができるよう設定される必要がある（図３Ｅを参照）。好ましくは、アニール後、溶液の蒸発後に残された導電材料の上表面が、基板の表面のエンボス加工されていない部分１１と実質的に同一平面となるよう、基板は十分に回復する。基板の回復速度を向上させるため、回復温度Ｔrは、エンボス加工温度Ｔeよりも高く設定されるのが好ましい。次に、半導体層および誘電体層７０、８０が堆積され、最終的にゲート電極９０が印刷されて、ＴＦＴが完成する（図３Ｆ）。
このように、単独の作業によって基板上に多数のＴＦＴを形成することができる。ＴＦＴは、くぼみ１２を正確にパターニングすることにより部分的に接続することができ、よって回路を形成するために電極ができる。さらに、インクジェット法等の適切な方法によって、電極間に導電材料を堆積することにより、ＴＦＴを回路中に接続することができる。もちろん、ＴＦＴ以外の電気装置を形成することも可能である。
図４に、ロール・ツー・ロール方式において本発明を適用した、装置の大量生産が可能な方法を提案する。特に、基板はフレキシブルであり、図４の左手のロール（図示せず）上に格納されている。基板は展開され、エンボス加工温度Ｔeでコンベヤ２５上で運ばれ、本実施形態ではローラーの形で示されているエンボス加工マスター２０を通過する。続いて、コンベヤは基板１０をインクスタンドへと運び、そこでインクローラー４０を使って、基板に疎水性／疎液性のＳＡＭ溶液をインク付けする。次に、硬化およびアニールの前に、赤外線（ＩＲ）ランプ等を使って、導電材料の溶液を、くぼみ１２に堆積する。基板が図４の右手の別のローラー（図示せず）に格納される前、またはディスプレイ等の装置を形成するための加工のために切断される前に、半導体層、絶縁層、およびゲート電極層７０、８０、９０は、すべて堆積され、乾燥される。このような製造工程は、無機トランジスタ製造工程よりもはるかに高速かつ安価であることが利点である。
以上の記載は単純化した本発明の概要であり、様々な変更を加えることが可能である。たとえば、アニールの工程を２段階に分けることができる。第１段階では導電材料の溶液を蒸発させ、結果としてできるＴＦＴのソースおよびドレイン電極６０を形成する導電材料のみを残す。たとえば、その溶液はＰＥＤＯＴ水懸濁であり、蒸発後に電極は１００ｎｍの薄さとなる。この最初の硬化段階の後、基板は回復温度Ｔrまで加熱され、基板に実質的に最小限の形状を有する平坦な状態の電極を形成する。
基板は、単一の材料からなる必要はなく、２以上の異なる材料の層からなってもよい。たとえば、基板は高いガラス転移点Ｔgを有する下層と、低いガラス転移点Ｔgを有する上層とによって形成することができる。この場合、上層に必要な比較的低いエンボス加工およびアニール温度Ｔe、Ｔrの影響をそれほど受けない下層によって上層は支えられていることから、エンボス加工および回復の間の上層のそりを防ぐことができる。
ある実施形態によると、基板は、後続のＳＡＭの塗布を向上させるため、好ましくはエンボス加工等の処理の前に、基板塗布層で覆われる。基板塗布層は、使用される材料によって様々な濡れ性を有することができる。大抵の場合、構造体の表面（塗布層の表面）は、ＳＡＭを塗布する前に処理する必要がある。
基板塗布層、半導体層および誘電体層７０、８０の材料に使用される堆積技術には、他にもドクターブレード法、印刷法（スクリーン印刷法、オフセット印刷法、フレキソ印刷法、パッド印刷法、インクジェット印刷法等）、蒸着法、スパッタリング、化学真空蒸着（ＣＶＤ）、スピンコーティング、ディップコーティング、スプレーコーティング、無電解めっき法等がある。
基板の表面処理には、他にもコロナ放電処理、紫外線オゾン処理、化学反応、塗布、真空蒸着等が挙げられる。表面処理は、工程の詳細に応じて、エンボス加工前後のどちらにおこなってもよい。
エンボス加工された構造の表面処理には、他にもソフトコンタクト印刷法、プラズマまたは化学溶液法等が挙げられる。使用できる材料は、撥水性または撥油性官能基を有するフッ素オリゴマー、フッ素重合体等がある。ユニダイン（登録商標）は、官能基に疎水性および下層への粘着性の両方を与える材料の一例である。
ソース、ドレイン、およびゲート導電電極は、導電性の高分子溶液や有機および無機材料（金属Ａｇ、Ｃｕ、Ａｕ、Ｎｉ等）のコロイド懸濁液をインクジェット印刷法により堆積できる。
本発明は、とりわけ、シート・ツー・シートおよびロール・ツー・ロールの両方の製造方式に適用できる。インクジェットプールドローイング法は、あらかじめパターン化された形状を適切に設計し、また表面処理することによって、堆積されたインクを小さな構造に流し込む方法であり、サブミクロンから２０ミクロンの解像度を有する装置構造の製造に適用できる。プールドローイングに関しては、エンボス加工によって画定されるくぼみの側壁が、液体の流れを効果的に限定して上述の高解像度を提供するため、エンボス加工された表面上の濡れ性のコントラストは必要ない可能性があることが分かっている。しかし、場合によっては、インクジェット印刷の前に、ある材料に対してプラズマまたは均一表面化学処理等の表面処理をおこなう必要がある可能性がある。
溶液の堆積方法に関わらず、基板は、プラスチック層、または硬質層（ガラス製、木製、金属製等）上を覆う高分子膜を含んでいてもよい。
エンボス加工される材料は、上述したように固体・ガラス状であっても、液体状であってもよい。通常、基板上に置かれた高分子膜は、室温で固体状である。液体状でのエンボス加工であれば、高分子溶融に適する温度まで構造体を加熱し、液体状にした後にエンボス加工をする。その後、エンボス加工ツールを液体高分子に漬ける。さらに、装置を室温まで冷やし、エンボス加工ツールを構造体からはずす。この工程は、熱工程として知られている。
紫外線硬化を利用した別の方法もある。この方法は、室温でおこなわれる。具体的には、この方法によるとエンボス加工される材料は、室温で液体状態にあることが好ましい。液体状態の材料を、基板上を覆うように設け、エンボス加工ツールをその中に漬ける。その後、紫外線光を材料上に照射し、材料を固化させる。好ましい固化のメカニズムは、元の短い分子鎖が、光化学反応により重合して長鎖となることである。
液体状でのエンボス加工であれば、エンボス加工される材料が低粘度を有することが好ましい。エンボス加工は、材料の融点より３０〜５０℃高い温度でおこなわれることが好ましい。
基板の回復のためのアニール処理の有無は、少なくとも部分的には、くぼみ１２中に堆積された材料の量によって決定されることが好ましい。堆積されたソース／ドレイン材料が厚い場合、またこれによりくぼみ１２をほぼ満たしている場合、アニール処理をおこなわなくてもよい可能性がある。同様に、装置の性能要件が大変高いのでなければ、アニール処理を省いてもよい。
導電性材料の溶液が蒸発すると、体積が減ることが認識されている。しかし、本発明の回復工程では、それでもなお実質的に平坦な構造を提供できることが利点である。
図３に示す実施形態では、ソースおよびドレイン電極がくぼみに形成されている。しかし、表面のエンボス加工されていない部分１１を親水性になるよう処理し、その上に水溶液を堆積することも可能である。後続の基板の回復のためのアニールの前または後に、半導体材料をくぼみに堆積することで、また必要に応じて他の層を堆積し、チャネルを形成することも可能である。
さらに、基板は、疎水性の部分を有するよう処理される必要はない。代わりに、ＳＡＭ層が疎液性であり、有機溶剤等を使用した非水溶液中の導電性材料であってもよい。さらに、導電性材料は、溶液状である必要はない。たとえば、金または銀のコロイドを代わりに使用してもよい。これらは、基板のアニールとは別の工程においてアニール処理されることが好ましい。
２００℃を越える作用温度を有する、ポリエチレンナフタレート（ＰＥＮ）を使用した。ＳＡＭを塗布する能力を向上させるため、１００ｎｍのシクロテン膜をＰＥＮ基板上にスピンコーティングし、その膜をシクロテンの重合のため、１８０℃で２時間硬化した。エンボス加工は、フォトリソグラフィ法によって画定したＳｉ型をＰＥＮ基板上に、１５０℃、約２５バールで押圧することによっておこなわれた。その圧力は、構造体を室温まで冷やした後に解除した。
構造体は、酸素プラズマ処理（ガス流量：毎分２００ｍｌ、電力：１５０ワット）し、ＳＡＭを塗布する能力をさらに向上するために、エンボス加工された構造の上面を疎水性にする一方、構造のくぼみ部を親水性のままにした。ＳＡＭは、１Ｈ，１Ｈ，２Ｈ，２Ｈ−パーフルオロデシルートリクロロシラン溶液（ヘキサン中に〜０．１モル）でインク付けされた平坦なポリジメチルシロキサン（ＰＤＭＳ）スタンプを使用し、印刷法により構造基板上に塗布された。ポリ（３，４−エチレンジオキシチオフェン）−ポリスチレンスルホン酸（ＰＥＤＯＴ−ＰＳＳ）水懸濁をくぼみ部中にインクジェット印刷し、ソース／ドレイン電極を画定した。この工程では、印刷解像度を上げるため、高疎水性のＳＡＭ層が、印刷された液滴を効果的に分離した。
次に、基板を回復するため、構造体を１７０℃で５分間、熱アニールした。半導体層としてポリアリルアミン（ＰＡＡ）、ポリチオフェン、またはポリ３ーヘキシルチオフェン（Ｐ３ＨＴ）を、誘電体層としてポリ（４−ビニルフェノール）（ＰＶＰ）またはポリ（４−メチルー１−ペンテン）（ＰＭＰ）を使用した。標準的な膜厚は、半導体層は２０〜１００ｎｍ、誘電体層は５００〜２０００ｎｍであり、溶剤の濃度（１リットル当たり１０〜２００グラム）およびスピンコーティングの速度（毎分１０００〜５０００ｒ）によって調整された。最終的に、ＰＥＤＯＴ−ＰＳＳはゲート電極として印刷された。
図５は、この工程によって製造されたＴＦＴの伝達特性を示す。ソース／ドレイン電流（Ｉｄｓ）のゲート電圧（Ｖｇ）への依存度が、ソース／ドレイン電圧（Ｖsd）が−５Ｖの場合と−４０Ｖの場合とでそれぞれ測定された。
本発明は、信頼性が高く低コストの市販電子装置および回路を製造するための入り口を提供するものである。本発明は、ディスプレイ装置等の装置に必要な回路を形成するために、インクジェット印刷法によって接続できるＴＦＴの製造に特に好適である。本発明はまた、上述のように接続可能なその他の種類の電子装置の製造にも好適である。
たとえば、本発明は、強誘電体ランダムアクセスメモリ（ＦｅＲＡＭ）の製造に適用できる。特に、図６は図３Ｅの加工と同等の工程にある基板２００を示している。図６に示すように、基板２００には、ストリップ２１０が形成されるように長溝形状のくぼみ１２が設けられている。続いて、基板２００は、強誘電体材料の溶液でスピンコーティングされる。最後に、別の基板を最初の基板２００上に強誘電体材料を介して、それぞれの電極ストリップが互いに交差するように載せる。各基板上の電極ストリップ間の各交点には、アドレス付けでき、これにより書き込んだり読み出したりできる強誘電体メモリセルが形成される。
本明細書において、「溶液」にはコロイドや、ＰＥＤＯＴ−ＰＳＳ水懸濁等の懸濁液を含んでいる。
本書の記載はあくまで一例示であり、本発明はその範囲から逸脱することなく、当業者の知識に基づき変更を加えて実施可能である。
１０：基板、１１：エンボス加工されていない（くぼみでない）部分、１２：くぼみ、２０：マスター、３０：ＳＡＭ層、４０：インク付けスタンプ、５０：インクジェット装置、６０：第１の材料、７０：半導体層、８０：誘電体層、９０：ゲート電極。
Claims (4)
- 電子装置の基板上での形成方法であり、
前記基板をエンボス加工する第１の工程と、
前記エンボス加工によって形成された前記基板上のくぼみに第１の材料の溶液を堆積する第２の工程と、
前記基板をアニールする第３の工程と、
前記第２の工程の前に、前記エンボス加工のされていない領域にインク付けスタンプにより自己組織化単分子膜を塗布する処理を行う第４の工程と、
を含み、
前記第１の工程は、前記基板の溶解温度よりも低い温度で行われ、
前記第３の工程により、前記くぼみの幅に対する前記くぼみの深さの比率を小さくすることを特徴とする電子装置の形成方法。 - 前記基板は、前記エンボス加工が行われる上層と前記上層よりもガラス転移点の温度が高い下層とが積層された基板であることを特徴とする請求項１に記載の電子装置の形成方法。
- 前記第１の材料の前記溶液をインクジェット印刷により堆積させることを特徴とする、請求項１乃至２のいずれか一項に記載の電子装置の形成方法。
- 前記第１の材料は導電材料である、請求項１乃至３のいずれか一項に記載の電子装置の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB0512641A GB2427509A (en) | 2005-06-21 | 2005-06-21 | Organic electronic device fabrication by micro-embossing |
| GB0512641.2 | 2005-06-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007005799A JP2007005799A (ja) | 2007-01-11 |
| JP4876729B2 true JP4876729B2 (ja) | 2012-02-15 |
Family
ID=34855914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006169739A Expired - Fee Related JP4876729B2 (ja) | 2005-06-21 | 2006-06-20 | マイクロエンボス加工による電子装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7582509B2 (ja) |
| JP (1) | JP4876729B2 (ja) |
| KR (1) | KR100804544B1 (ja) |
| GB (1) | GB2427509A (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101264673B1 (ko) * | 2005-06-24 | 2013-05-20 | 엘지디스플레이 주식회사 | 소프트 몰드를 이용한 미세 패턴 형성방법 |
| US20080095988A1 (en) * | 2006-10-18 | 2008-04-24 | 3M Innovative Properties Company | Methods of patterning a deposit metal on a polymeric substrate |
| US8764996B2 (en) * | 2006-10-18 | 2014-07-01 | 3M Innovative Properties Company | Methods of patterning a material on polymeric substrates |
| US7968804B2 (en) | 2006-12-20 | 2011-06-28 | 3M Innovative Properties Company | Methods of patterning a deposit metal on a substrate |
| JP5306341B2 (ja) * | 2007-07-04 | 2013-10-02 | コーニンクレッカ フィリップス エヌ ヴェ | パターン化された層を基板上に形成する方法 |
| TWI509673B (zh) | 2007-09-05 | 2015-11-21 | 尼康股份有限公司 | A manufacturing method of a display element, a manufacturing apparatus for a display element, and a display device |
| GB2455746B (en) * | 2007-12-19 | 2011-03-09 | Cambridge Display Tech Ltd | Electronic devices and methods of making the same using solution processing techniques |
| JP5261746B2 (ja) * | 2008-02-01 | 2013-08-14 | コニカミノルタ株式会社 | 有機薄膜トランジスタの製造方法 |
| JP5459570B2 (ja) * | 2008-02-05 | 2014-04-02 | セイコーエプソン株式会社 | 半導体装置の製造方法、電気光学装置の製造方法、および電子機器の製造方法 |
| JP2009272523A (ja) * | 2008-05-09 | 2009-11-19 | Konica Minolta Holdings Inc | 薄膜トランジスタおよび薄膜トランジスタの製造方法 |
| FR2933492B1 (fr) * | 2008-07-07 | 2015-02-06 | Hemodia | Appareil et procede de fonctionnalisation de micro-capteurs |
| GB2462298B (en) * | 2008-07-31 | 2012-05-09 | Nano Eprint Ltd | Electronic device manufacturing method |
| GB2462693B (en) * | 2008-07-31 | 2013-06-19 | Pragmatic Printing Ltd | Forming electrically insulative regions |
| EP2187263A1 (en) * | 2008-11-13 | 2010-05-19 | Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO | A method for forming a multi-level surface on a substrate with areas of different wettability and a semiconductor device having the same. |
| GB201105364D0 (en) | 2011-03-30 | 2011-05-11 | Cambridge Display Tech Ltd | Surface planarisation |
| WO2019040445A1 (en) * | 2017-08-21 | 2019-02-28 | Ohio State Innovation Foundation | MEMBRANE OF GAS SEPARATION |
| CN113659076A (zh) * | 2021-07-27 | 2021-11-16 | 光华临港工程应用技术研发(上海)有限公司 | 畴壁存储器的制备方法以及畴壁存储器 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0024294D0 (en) | 2000-10-04 | 2000-11-15 | Univ Cambridge Tech | Solid state embossing of polymer devices |
| DE10061297C2 (de) * | 2000-12-08 | 2003-05-28 | Siemens Ag | Verfahren zur Sturkturierung eines OFETs |
| EP1362682A1 (en) | 2002-05-13 | 2003-11-19 | ZBD Displays Ltd, | Method and apparatus for liquid crystal alignment |
| US6764885B2 (en) * | 2002-10-17 | 2004-07-20 | Avery Dennison Corporation | Method of fabricating transistor device |
| GB0229191D0 (en) * | 2002-12-14 | 2003-01-22 | Plastic Logic Ltd | Embossing of polymer devices |
| JP2004281477A (ja) * | 2003-03-13 | 2004-10-07 | Konica Minolta Holdings Inc | 有機薄膜トランジスタおよびその製造方法 |
| JP2005013787A (ja) | 2003-06-23 | 2005-01-20 | Tokyo Electron Ltd | 塗布成膜装置及び塗布成膜方法 |
| JP2005101559A (ja) * | 2003-08-28 | 2005-04-14 | Seiko Epson Corp | 半導体装置の製造方法、電子デバイスの製造方法、電子デバイス、及び表示装置 |
| JP2005158584A (ja) * | 2003-11-27 | 2005-06-16 | Seiko Epson Corp | パターン形成方法及び表示装置の製造方法 |
| GB2413895A (en) * | 2004-05-07 | 2005-11-09 | Seiko Epson Corp | Patterning substrates by ink-jet or pad printing |
| JP2006165234A (ja) * | 2004-12-07 | 2006-06-22 | Canon Inc | 電界効果型トランジスタ |
-
2005
- 2005-06-21 GB GB0512641A patent/GB2427509A/en not_active Withdrawn
-
2006
- 2006-06-16 US US11/453,974 patent/US7582509B2/en not_active Expired - Fee Related
- 2006-06-20 KR KR1020060055431A patent/KR100804544B1/ko not_active IP Right Cessation
- 2006-06-20 JP JP2006169739A patent/JP4876729B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7582509B2 (en) | 2009-09-01 |
| KR20060135511A (ko) | 2006-12-29 |
| GB2427509A (en) | 2006-12-27 |
| GB0512641D0 (en) | 2005-07-27 |
| KR100804544B1 (ko) | 2008-02-20 |
| US20060290021A1 (en) | 2006-12-28 |
| JP2007005799A (ja) | 2007-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4876729B2 (ja) | マイクロエンボス加工による電子装置の製造方法 | |
| KR101062030B1 (ko) | 다층 구조의 전자 장치 제조 방법 | |
| US8372731B2 (en) | Device fabrication by ink-jet printing materials into bank structures, and embossing tool | |
| US20070105396A1 (en) | High resolution structures defined by brush painting fluid onto surface energy patterned substrates | |
| Pierre et al. | All‐printed flexible organic transistors enabled by surface tension‐guided blade coating | |
| KR101272769B1 (ko) | 패턴형성방법, 유기 전계 효과형 트랜지스터의 제조 방법및 플렉시블 프린트 회로기판의 제조 방법 | |
| US6736985B1 (en) | High-resolution method for patterning a substrate with micro-printing | |
| US8413576B2 (en) | Method of fabricating a structure | |
| JP4363425B2 (ja) | Ｔｆｔ、電気回路、電子デバイス、および電子機器、ならびにそれらの製造方法 | |
| JP4665545B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2008288239A (ja) | パターニング方法、およびｔｆｔの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111114 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4876729 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |