KR20060135511A - 전자 소자의 마이크로 엠보싱 제조 방법 - Google Patents

전자 소자의 마이크로 엠보싱 제조 방법 Download PDF

Info

Publication number
KR20060135511A
KR20060135511A KR1020060055431A KR20060055431A KR20060135511A KR 20060135511 A KR20060135511 A KR 20060135511A KR 1020060055431 A KR1020060055431 A KR 1020060055431A KR 20060055431 A KR20060055431 A KR 20060055431A KR 20060135511 A KR20060135511 A KR 20060135511A
Authority
KR
South Korea
Prior art keywords
substrate
solution
embossing
layer
depositing
Prior art date
Application number
KR1020060055431A
Other languages
English (en)
Other versions
KR100804544B1 (ko
Inventor
šœ푸 리
크리스토퍼 뉴섬
데이비드 러셀
토마스 쿠글러
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060135511A publication Critical patent/KR20060135511A/ko
Application granted granted Critical
Publication of KR100804544B1 publication Critical patent/KR100804544B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821—Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 기판(10)을 엠보싱하는 단계, 비홈부(unindented portion)(11)가 제 1 재료 용액(60)을 튕겨내도록 표면 처리하는 단계, 기판(10) 상에 엠보싱에 의해 형성된 홈(12) 내에 제 1 재료 용액을 증착하는 단계를 포함하는 기판(10) 상에 전자 소자의 형성 방법을 제공한다. 다음으로 제 1 재료의 레벨이 기판 표면과 같도록 기판을 어닐링한다. 다음으로 홈 내에 제 1 재료(60)는 예를 들면, TFT의 순차적인 형성에서 소스 및 드레인으로서 이용될 수 있다.
엠보싱, 어닐링, 전자 소자 형성 방법, 표면 처리, 박막 트랜지스터

Description

전자 소자의 마이크로 엠보싱 제조 방법{MICRO-EMBOSSING FABRICATION OF ELECTRONIC DEVICES}
도 1은 박막 트랜지스터의 종래 제조 방법을 나타내는 도면.
도 2는 박막 트랜지스터에 증착된 도전 재료를 갖는 엠보싱된 기판을 나타내는 도면.
도 3은 본 발명에 따른 박막 트랜지스터의 제조 방법을 나타내는 도면.
도 4는 본 발명을 이용하여 롤투롤 공정에서 소자의 대량 생산을 위한 가능한 방법의 개략도.
도 5는 본 발명에 따라 제조된 TFT의 전달특성을 나타내는 도면.
도 6은 본 발명에 따른 FeRAM을 형성하는 단계를 나타내는 도면.
도면의 주요 부분에 대한 부호의 설명
10…기판 11…비엠보싱된 부분
12…홈 25…컨베이어
30…SAM층 40…스텀프
50…잉크젯 장치 60…소스 드레인 전극
70, 80…유전체층 90…게이트 전극
본 발명은 기판을 엠보싱하고 기판 상에 재료를 증착하여 소자를 형성하는 전자 소자를 제조 방법에 관한 것이다. 본 발명은 박막 트랜지스터(TFTs)의 형성방법을 포함한다.
진보된 전자 소자를 실현하는데 있어서 중대한 한계로는 간단하고 저가의 고해상도 패터닝 기술의 결여가 있다. 종래의 광학 리소그라피는 소자 제조에 광범위하게 이용되어 왔다. 포토리소그라피가 고해상 패터닝을 고려한 것이지만, 기판 상의 미리 구획된 구조체에 포토 마스크를 배열하는 것은 어려울 수 있고 생산 비용을 급격히 증가시킬 수 있다.
나노 임프린팅(nanoimprinting)과 소프트 콘택트 프린팅(soft-contact printing) 등과 같은 다른 기술이 게재되었으며, 고해상 패터닝이 기대되고 있다. 그러나, 다층 구조를 쌓아 올리기 위해서 요구되는 배열은 포토리소그라피 기술에 요구되는 배열보다 훨씬 더 까다롭다. 마찬가지로, 잉크젯 프린팅은 매우 생산적인 수준으로 전자 소자를 제조하기 위한 유망한 기술이다. 그러나, 현재는 수십 미크론의 해상도를 프린팅함으로써 그 적용이 제한된다. Si, GaAs 등 무기 반도체에 비하여 폴리머 전자 소자의 입증된 장점으로 제조 공정 동안 재료의 용해도를 이용하는 능력으로 인해 제조가 용이하다는 것이 잘 알려져 있다. 그러나, 롤투롤(roll-to-roll) 공정 개발은 폴리머 전자 소자 산업의 더 효과적인 단계를 위해 결정적이다. 롤투롤 마이크로 엠보싱은 서브미크론에서 수십 미크론까지의 해상도 를 갖는 구조체를 제공할 수 있는 비교적 새로운 기술이다. 예를 들면, 전극으로서 도전층으로 코팅된, 엠보싱 되어진 재료층을 포함하는 플라스틱 기판에 마이크로 엠보싱이 현재까지 적용되어 왔다. 엠보싱된 층의 홈에 전기 영동 재료를 채우고 그 다음, 전기 영동 표시 장치(EPS)를 형성하기 위해서 대향전극으로서 도전 재료로 된 부가층으로 기판을 피복한다.
박막 트랜지스터를 생산하기 위한 프리 패터닝(pre-patterning)과 잉크젯 프린팅의 결합은 "Self-Aligned, Vertical-Channel, Polymer Field-Effect Transistors"(by Stutzman, Friend and Sirringhaus in Science, vol 299,21 March 2003)에 설명되어 있다. 도 1의 (a)에 나타낸 바와 같이 도전층(2)을 기판(3) 상에 형성한다. 다음으로, 도 1의 (b)에 나타낸 바와 같이 뽀족하게 돌출된 에지를 갖는 마스터(1)를 이용하여 기판을 엠보싱한다. 최상층은 마이크로 컷팅되어 구획된 소스와 드레인 전극까지 이른다. 최종 TFT의 채널 길이 L은 엠보싱에 의해 야기된 홈의 한 측의 길이의 두배가 된다. 반도체층(6), 게이트 절연층(5) 및 게이트 전극(4)을 증착함으로써 TFT가 도 1의 (c)에서 완성된다.
이 배치에는 많은 문제점이 있다. 첫째, 일체로 구성된 전자 회로를 임의의 기하학적 배열로 제작하는 것이 어렵다. 또한, 소스와 드레인 전극을 형성하기 위해 도전층(2)을 통해 엠보싱하는 단계는 재현성면에서 문제를 야기한다. 특히, 소스와 드레인 전극의 뽀족한 에지에 반도체층의 충분하고 일관된 접속을 확보하기가 곤란하다. 더 큰 문제는 도전 재료(2)의 막이 정확한 위치에 엠보싱되는 것이 확 실해야 되는데 배열의 이런 문제들이 여전히 남아있다. 또한 도전층(2)을 통한 컷팅 단계는 리프팅(lifting)을 야기하여 남아있는 소스와 드레인 전극에 다른 손상을 야기할 수 있어서, 채널층으로부터 도전 재료(2)를 모두 제거하고 일정하게 재현할 수 있는 특성을 갖는 채널을 제작하기가 곤란하다.
따라서, 프리 패터닝과 잉크젯 증착법의 효과적인 결합을 제공하는데에 몇몇 문제가 있다. 이 결합이 갖고 있는 한가지 주요한 문제는 충분히 작은 소자 치수로 설치하는데 있다.
소스와 드레인 전극을 설치하기 전에 기판에 엠보싱을 하는 것이 바람직하다. 그러나, 도 2에 나타낸 바와 같이, 이에 상당한 문제가 있다. 특히, 도 2는 그 표면(101)에 홈(102)을 갖는 엠보싱된 기판(100)을 나타낸다. 표면(101) 상에 도전 재료의 용액을 증착하려는 시도가 이루어졌다. 그러나, 용액의 물방울(110)은 채널 재료가 증착될 홈(102)의 에지에 이르지 않았다. 반면에, 용액의 물방울(112)은 홈의 에지를 넘어서 흘렸다. 따라서, 이 방법으로는 재현할 수 있는 채널 특성을 갖는 TFT를 형성하기가 곤란하다.
본 발명의 제 1 관점에 따르면,
기판을 엠보싱하는 단계와,
엠보싱에 의해 형성된 기판 상의 홈에 제 1 재료 용액을 증착하는 단계와, 기판을 어닐링 하는 단계로 이루어진, 기판 상에 전자 소자를 형성하는 방법을 제공한다.
본 발명의 제 2 관점에 따르면, 기판을 엠보싱하는 단계와,
기판에 홈이 없는 부분이 친수성 또는 소수성이 되도록 기판을 표면 처리하는 단계와,
엠보싱에 의해 형성된 기판 상의 홈에 제 1 재료 용액을 증착하는 단계로 이루어진 기판 상에 전자 소자를 형성하는 방법을 제공한다.
본 발명은 다음 도면을 참조하여 예에 의해서만 설명된다.
본 발명은 넓은 영역에 유연하거나 단단한 기판 상에 유기 소자의 제조와 관련한 주요 문제를 설명한다.
표면에 구별된 비교적 친수성이며 소수성 영역을 설치하기 위한 구조화된 샘플의 표면 처리가 알려져 있다(예를 들면, 소프트 콘택트 프린팅에 의한 자기조립 분자박막(SAM)을 적용). 그러나, 소자의 더 많은 층을 쌓아 올리기 위해 최소화된 토포그래피(topography)를 유지하는 동안 고품질의 SAM 어플리케이션을 얻도록 높은 종횡비(high aspect ratio)를 제공하는 방법은 이전에는 알려지지 않았다.
본 발명에 의하면, 발명자는 이런 목적을 달성하기 위해 하나의 방법을 확립하였다. 바람직하게는 고콘트라스트비(high contrast ratio)을 갖는 엠보싱과 관련되어 있으며, 상세하게는 홈의 깊이 h가 폭 x에 비하여 높다(도 2 참조). 특히, 명암비가 낮을 경우, 홈(102)을 처리하지 않고 남겨두는 동안 표면(101)만을 소수성이 되도록 처리하는 것은 곤란하다.
스텀프(stump)를 이용하는 SAM의 적절한 어플리케이션을 얻기 위해서 요구되는 비율은 스텀프의 기계적인 특성에 따라 다르다. 그러나, 바람직하게는, 그 비 율이 1/50보다 더 크게 한다(1미크론 깊이 홈까지, 홈 깊이는 50 미크론 이하가 바람직하다).
더 곤란한 것은 도 1의 소자에서 고콘트라스트비가 순차적으로 증착된 반도체와 유전체층에서 불균일하게 될 수 있는 것이다. 이는 반도체의 일정한 접속을 더 어렵게하고 소스와 드레인 전극의 에지를 따라 유전체층의 절연 특성을 감소시킬 수 있다. 따라서, 소자 품질은 실질적으로 감소시킬 수 있다.
그러나, 발명자는 미크론 엠보싱에 의해 유도된 가요성 기판의 변형은 순차적인 어닐링에 의해 회복될 수 있는 것을 더 알게 되었다. 따라서, 웨팅(wetting) 콘트라스트를 얻기 위해서 표면 처리가 필요한 엠보싱된 기판의 높은 종횡비는 제거될 수 있다. 이는 이후 증착된 소자층을 구획하는데 유용하다.
바람직하게, 미크론 엠보싱은 소정의 엠보싱 압력과, 기판의 용융 온도보다 훨씬 낮은 엠보싱 온도 Te 에서 실행되며, 유리 전이 온도 Tg에 가까울 수 있다. 엠보싱 압력과 엠보싱 온도 Te 는 기판의 특성과 엠보싱과 원하는 콘트라스트비로 이용된 마스터의 특성에 의해 결정된다. 결과적인 고콘트라스트비는, 바람직하게는 순차적으로 증착된 재료로 이용된 용매에 따라 소수성/소액성 자기 조립 분자 박막(SAM)을 도포하여 표면의 엠보싱 되지 않은 부분을 처리하게 한다.
그 다음, 다른 재료는 친수성/소액성 또는 SAM이 도포되지 않은 비처리된 홈에 잉크젯 프린팅에 의해 증착될 수 있다. 기판은 잉크젯 프린팅 후에 프린팅된 재료가 경화되는 동안 소정의 온도 Tr로 어닐링될 수 있다. 어닐링 또는 회복 온도 는 폴리머 기판의 형태에 따라 선택된다. 엠보싱이 고체 상태에서 기판 상에 실행됨에 따라, 샘플이 어닐링될 경우, 기판은 다시 그 원래 평편한 형태에 가깝게 회복된다. 이런 현상을 이용하여 엠보싱된 3D 홈 내에 재료의 잉크젯 증착에 의해 고해상 구조가 제조될 수 있고 그 다음 기판의 회복 후에 소자는 실질적으로 2D 구조를 갖는 소자로 제조될 수 있다.
이런 기본 이론에서 설명한 본 발명의 실시예를 도 3에서 설명한다. 바람직하게, PEN[폴리(에틸렌 나프탈레이트)], 또는 PET[폴리(에틸렌 테프탈레이트)]로 형성된 플라스틱 기판(10)(도 3의 (a) 참조)은 용융 온도보다 훨씬 낮은 온도 Te 에서 마스터(20)를 이용하여 기계적으로 엠보싱된다(도 3의 (b) 참조). 엠보싱 전 또는 후에 기판의 표면을, SAM층의 순차적인 도포를 개선하기 위해서 예를 들면, 산소(O2) 플라즈마 처리로 처리할 수 있다.
SAM층(30)은 잉크칠된 스텀프(40)를 이용하여 엠보싱되고 플라즈마 처리된 표면에 도포되고, 잉크젯 증착(도 3의 (c) 참조)을 위한 웨팅 콘트라스트를 제조하기 위해서 PDMS와 같은 러퍼와 같은 재료의 편평한 블럭이 바람직하다. 더 구체적으로, 잉크칠된 스텀프는 엠보싱된 기판의 표면 상에 가압된다. 기판의 콘트라스트비가 충분히 높다면, SAM(30)은 표면의 비엠보싱된 부분(11)(SAM은 도 3의 (c)에 점선에 의해 나타냄)에만 도포되고, 홈(12)에는 도포되지 않는다. 콘트라스트비가 매우 낮다면, 스텀프는 홈의 저면과 접촉하고 SAM은 기판 전체에 도포될 것이다.
다음으로, 도전 재료 용액의 물방울(65)은 홈(12)내에 잉크젯 장치(50)에 의 해 증착되어 건조 후에 트랜지스터의 소스와 드레인 전극(60)을 구획한다(도 3의 (d) 참조). 용액이 기판(10) 표면의 비엠보싱된 부분(11) 상에 우연히 증착된 경우라도, 친수성/소액성 SAM 코팅(30)은 용액이 튕겨져서 홈(12) 내에 떨어지도록 한다. 이는 충분한 양의 용액이 홈(12)의 저면에 증착되도록 하여 어떤 비엠보싱된 표면(11)도 커버되지 않는 일없이, 용액으로 완전히 커버될 수 있도록 한다.
다음으로, 기판(10)을 적당한 소정의 온도 Tr 로 어닐링한다. 회복 온도 Tr 은 프린팅된 기판과 기판 회복의 경화 둘 다 가능하도록 선택되어야 한다(도 3의 (e) 참조). 바람직하게는, 어닐링 한 후에 남아 있는 도전 재료의 상면이 용액의 증발 후에 기판 표면의 비엠보싱된 부분(11)와 실질적으로 동일 높이가 되도록 기판이 충분히 회복되었다. 기판 회복 속도를 개선하기 위해서, 회복 온도 Tr은 엠보싱 온도 Te 높도록 선택되는 것이 바람직하다. 다음으로, 반도체와 유전체층(70, 80)은 증착되고, 최종적으로 게이트 전극(90)은 TFT를 완성하도록 프린팅된다(도 3의 (f) 참조).
많은 TFT는 이런 방식으로 단일 조작으로 기판 상에 형성될 수 있다. 홈(11)을 정확하게 패터닝함으로써 어느 정도 TFT가 접속될 수 있어서 전극은 회로를 형성하게 된다. 게다가, 잉크젯 또는 다른 적합한 방법을 이용하여 전극 사이에 도전 재료를 증착함으로써 회로 내에 TFT가 접속될 수 있다. 물론, TFT 이외 전자 소자가 형성될 수도 있다.
도 4는 롤투롤 공정으로 본 발명에서 이용한 전자 소자의 대량 생산 방법을 제안한 것이다. 특히, 기판은 가요적이며 도 4의 좌단부 롤(도시 생략) 상에 적층된다. 기판은 롤에서 풀려지고 엠보싱 온도 Te 에서, 이 실시예에서는 롤러의 형태로 도시된 엠보싱 마스터(20)를 지나 컨베이어(25) 상에 운반된다. 이어서, 컨베이어는 기판(10)을 잉크 롤러(40)를 이용한 소수성/소액성 SAM용액으로 잉크칠된 잉크 스테이션으로 운반한다. 다음으로, 예를 들면, 적외선(IR) 램프를 이용하여 경화와 어닐링 전에 홈(12)에 도전 재료의 용액이 증착된다. 그 다음, 기판이 도 4의 우측에 다른 롤러(도시 생략) 상에 재차 장착되기 전에 반도체, 절연체 및 게이트 전극층(70, 80, 90)이 모두 증착되고 건조되거나, 처리 과정 동안 디스플레이나 다른 소자를 형성하도록 절단한다. 이런 제조 공정은 무기 트랜지스터 제조 공정보다 상당히 빠르고 비용이 적게 들어서 매우 유리하다.
상술한 바는 본 발명을 단순화한 일반적인 설명이며 다양한 변형이 가능하다. 예를 들면, 어닐링 공정은 두 단계로 나눌 수 있다. 제 1 단계는 도전 재료의 용액을 증발시키는 단계이고, 이로써 결과물인 TFT의 소스와 드레인 전극(60)을 형성하는 도전 재료만이 남는다. 예를 들면, 용액은 PEDOT 물 현탁액일 수 있고 증발후 전극은 100nm만큼 얇아진다. 이 초기 경화 단계 후에, 기판은 회복 온도 Tr 로 가열하여 실질적으로 최소화한 토모그라피를 갖는 편평한 조건에서 기판을 전극에 위치시킨다.
기판은 단일 재료로 형성될 필요는 없고 둘 이상의 상이한 재료의 층으로 형성될 수도 있다. 예를 들면, 기판은 높은 유리 전이점(high glass transition point) Tg를 갖는 하층과 더 낮은 유리 전이점 Tg를 갖는 상층으로 형성될 수 있다. 이 경우, 상층은 하층에 의해 지지되기 때문에 엠보싱과 회복 단계 중 상층의 랩핑(warping)을 피할 수 있고, 상층에 요구되는 비교적 낮은 엠보싱과 어닐링 온도 (Te 및 Tr)에 의해 영향을 덜 받는다.
바람직한 실시예에서, SAM의 순차적인 도포를 개선하기 위해 엠보싱과 다른 처리 전에 기판을 기판 코팅층으로 코팅하는 것이 바람직하다. 기판 코팅층은 선택된 재료에 따라 다양한 습윤성을 가질 수도 있다. 대부분의 경우에 샘플 표면(코팅층의 표면)은 SAM 도포 전에 처리될 필요가 있다.
기판 코팅층의 재료와, 반도체와 유전체층(70, 80)의 재료에 대한 택일적인 증착 기술로는 닥터 블레이딩, 프린팅(예를 들면, 스크린 프린팅, 오프셋(offset) 프린팅, 플렉소 프린팅, 패드 프린팅, 잉크젯 프린팅 등), 증발, 스퍼터링, 화학 기상 증착, 스핀 코팅, 딥(dip) 및 스프레이 코팅, 무전해 도금 등을 포함한다.
기판을 표면 처리하는 택일적인 방법으로는 코로나 방전 처리, 자외선(UV)-오존 처리, 화학 반응, 코팅, 진공 증착 등을 포함한다. 표면 처리는 상세한 공정에 따라 엠보싱 전 또는 후에 도포될 수 있다.
엠보싱된 구조를 표면 처리하는 택일적인 방법으로는 소프트 콘택트 프린팅, 플라즈마 또는 화학 용액 공정을 포함한다. 이용될 수 있는 재료로는 발수성 기능기 또는 발유성 기능기를 갖는 플루오러중합체, 플루오러폴리머 등을 포함한다. UnidyneTM 은 하층에 소수성과 접합 둘 다에 대한 기능기를 제공하는 재료의 일례이 다.
소스, 드레인 및 게이트 도전 전극은 도전 폴리머 용액, 유기 및 무기 재료 둘다의 콜로이드 현탁액의 잉크젯 프린팅에 의해 증착될 수 있다(금속 Ag, Cu, Au, Ni 등).
본 발명은 다른 공정 중에 시트투시트(sheet-to-sheet) 및 롤투롤 제조 공정 둘다에서 이용될 수 있다. 프리 패터닝된 기하학적 배열 및 표면 처리의 적절한 디자인을 이용함으로써 잉크 흐름을 작은 구조 내로 증착하는 잉크젯 풀 드로잉 방법이 서브미크론에서 20 미크론까지의 해상도를 갖는 소자 구조를 제조하는데 이용될 수 있다. 풀 드로잉에 있어서, 엠보싱에 의해 구획된 홈의 측벽이 상술한 고해상도를 달성하기 위한 액체 흐름을 효과적으로 한정할 수 있기 때문에, 엠보싱된 표면에 웨팅 콘트라스트가 필요하지 않을 수 있다는 것이 알려졌다. 그러나, 몇몇 경우에서, 잉트젯 프린팅 전에 몇몇 재료에 대해서 플라즈마 또는 균일한 표면 화학 처리 등과 같은 표면 처리를 적용하는 것은 필요할 수도 있다.
용액을 증착하는 방법에 상관없이, 기판은 플라스틱 층과, 단단한 층에 코팅된 폴리머막을 포함할 수도 있다(유리, 목재, 금속 등).
재료는 상술한 바와 같이 고체/유리질 상태 또는 액체 상태 중 하나의 상태에서 엠보싱될 수 있다. 일반적으로 기판에 운반된 폴리머막은 상온에서 고체 상태이다. 액체 상태 엠보싱에 있어서는, 샘플을 폴리머가 녹는 적당한 온도로 가열하여 액체 상태가 되도록 한 후 엠보싱을 행할 수 있다. 다음으로, 액체 폴리머 내에 엠보싱 기구를 침지할수 있다. 그 다음 시스템을 상온에서 냉각하여 샘플로 부터 엠보싱 기구를 해제시킬 수 있다. 이 공정은 열 공정으로 알려져 있다.
다른 방법은 자외선 경화를 포함한다. 이 방법은 상온에서 실행될 수 있다. 구체적으로는 이 방법에 있어서 엠보싱될 재료는 상온에서 액체 상태인 것이 바람직하다. 액체 상태인 재료가 기판과 그 안에 침지된 엠보싱 기구를 코팅한다. 그 다음, 자외선을 재료 상에 조사하여 고체로 변화시킨다. 응고를 위한 바람직한 메커니즘은 기본 단 분자쇄를 광반응에 의해 장 분자쇄로 중합하도록 하는 것이다.
액체 상태 엠보싱에 대해서, 엠보싱될 재료의 점도가 낮은 것이 바람직하다. 바람직하게는, 상기 재료의 용융점인 30~50℃온도에서 엠보싱을 행한다.
바람직하게는, 기판의 회복을 위한 어닐링 공정은 홈(12) 내에 증착된 재료양에 의해 적어도 어느 정도는 결정되어야 한다. 증착된 소스-드레인 재료가 두꺼워서 결과적으로 홈(12)을 거의 충전할 경우, 어닐링 단계를 실행하는 것이 필요하지 않을 수 있다. 마찬가지로, 소자의 성능 조건이 매우 높다면, 어닐링 단계는 무시될 수도 있다.
도전 재료의 용액이 증발하는 경우 부피가 줄어든다는 것을 알게 되었다. 그러나, 그럼에도 불구하고 실질적으로 편평한 토모그래피를 얻을 수 있다는 것이 본 발명의 회복 단계의 장점이다.
도 3에 나타낸 실시예에서, 소스와 드레인 전극은 홈 내에 형성된다. 그러나, 친수성이 되도록 표면의 비엠보싱 부분(11)을 처리하고 이들 상에 수용액을 증착하는 것도 가능하다. 기판의 실질적인 회복을 위한 어닐링 전 또는 후에, 필요에 따라 다른 층이 증착되어, 반도체 재료는 채널 을 형성하기 위해서 홈 내에 증 착될 수 있다.
또한, 소수성 부분을 갖도록 기판을 처리할 필요는 없다. 그 대신, SAM층은 소액성으로 할 수 있고 도전 재료는 예를 들면, 유기 용매를 이용하여 비수용액 내에 설치될 수 있다. 또한, 도전 재료가 용액 형성에 필요하지 않게 된다. 예에서와 같이, 금 또는 은 콜로이드를 대신 이용할 수 있다. 바람직하게는, 이들은 기판을 어닐링하는 별개의 단계에서 어닐링될 수 있다.
(예)
200℃(Tg~130℃)이상의 작동 온도를 갖는 폴리(에틸렌 나프탈레이트)(PEN)를 선택하였다. SAM을 도포 능력을 향상시키기 위해서, 100nm 시클로텐막을 PEN기판상에 스핀 코팅하고 이 막을 시클로텐의 중합을 위해서 2 시간 동안 180℃로 경화하였다. 엠보싱은 150℃에서 약 25Bar로 PEN 기판 상에 포토리소그래피로 구획된 Si 주형을 가압함으로써 실행되었다. 샘플을 상온에서 냉각시킨 후에 압력을 해제하였다.
구조체의 보이드가 친수성으로 남아있는 반면에, SAM의 도포 능력을 더 향상시켜서 엠보싱된 구조의 소수성인 최상면이 되도록 하기 위해서 샘플을 산소 플라즈마(가스 유량:200ml/min, 전력:150watt)로 처리하였다. SAM은 구조화된 기판 상에 1H,1H,2H,2H-퍼플루오로데실-트리클로로실란 용액(핵산내에 ~0.1mol)으로 잉크칠된 편평한 폴리 스텀프로 프린팅함으로써 도포되었다. 폴리(3,4-에틸렌디옥시티오펜)-폴리스틸렌술포닉 산(PEDOT-PSS) 물 현탁액은 소스 드레인 전극을 구획하도 록 보이드 내에 잉크젯 프린팅되었다. 이 과정에서 매우 소수성인 SAM층이 프린팅 용액을 개선하기 위해서 프린팅된 액적들을 효과적으로 분리하였다.
다음으로, 샘플은 기판을 회복시키기 위해서 170℃에서 5분 동안 열 어닐링된다. 폴리아릴아민(PAA), 폴리티오펜, 또는 폴리-헥실티오펜(P3HT)을 반도체 층으로 선택하는 반면, 폴리(4-비닐페놀)(PVP) 또는 폴리(4-메틸-1-펜틴)(PMP)를 유전체층으로 선택하였다. 일반적인 층의 두께는 반도체에 대해 20~100nm 이고 유전체에 대해 500~2000nm이며, 용매 농도(10~200gram/liter) 및 스핀 코팅 속도(1000~5000r/min)로 조절되었다. 최종적으로 PEDOT-PSS가 게이트 전극으로 프린팅되었다.
도 5는 이 공정에 의해 제조되는 TFT의 전달 특성을 나타낸다. 게이트 전압(V)에 대한 소스-드레인 전류(Ids)의 의존도는 각각 -5V 및 -40V의 소스-드레인 전압(Vsd)으로 측정되었다.
본 발명은 상업적인 전자 소자와 높은 신뢰도와 저가의 고해상 회로를 제작하기 위한 수단을 제공한다. 특히, 본 발명은 TFT의 제조에 적합하고, TFT는 잉크젯 프린팅을 이용하여 접속되어 디스플레이 소자와 같은 소자에 요구되는 회로 구성 부분을 형성할 수 있다. 그러나, 상술한 바와 같이 접속 가능한 다른 종류의 전자 소자의 제조에도 적합하다.
예를 들면, 본 발명은 강유전체 랜덤 액세스 메모리(FeRAM)을 제작하는데 이용될 수 있다. 특히, 도 6은 도 3의 (e)에서와 같이 동일한 단계에서 처리되는 기 판(200)을 나타낸다. 도 6에 나타낸 바와 같이, 기판(200)은 긴 트랜치(trench) 형태인 홈(12)이 있어서, 전극 스트립(210)이 형성된다. 다음으로, 기판(200)은 강유전성 재료의 용액으로 스핀 코팅된다. 마지막으로, 다른 기판(210)을 그들 사이에서 강유전성 재료를 갖는 제 1 기판(210) 상에 배치하여, 각각의 전극 스트립(210)은 서로에 대해 비스듬하게 된다. 각각의 기판 상에 전극 스트립 사이에의 각 교차점은 강유전성 메모리 셀로 형성되어 어드레스될 수 있고 따라서 기입되고 판독될 수 있다.
이 명세서에서 용액이란 용어는 PEDOT-PSS 물 현탁액 등과 같은 콜로이드 및 현탁 물질을 포함하는 것을 의미한다.
상술한 바는 단지 예에 의한 것이고, 본 발명의 범위를 벗어나지 않는 한 당업자에 의해 변형될 수 있음을 알 수 있다.
본 발명에 따르면, 기판을 엠보싱하는 단계와, 엠보싱에 의해 형성된 기판 상의 홈에 제 1 재료 용액을 증착하는 단계와, 기판을 어닐링 하는 단계로 이루어진, 기판 상에 전자 소자를 형성하는 방법을 제공할 수 있다.

Claims (29)

  1. 기판 상에 전자 소자를 형성하는 방법에 있어서,
    상기 기판을 엠보싱(embossing)하는 단계와,
    상기 엠보싱 단계에 의해 형성된 상기 기판 상의 홈 내에 제 1 재료 용액을 증착하는 단계와,
    상기 기판을 어닐링(anneling)하는 단계를 포함하는 전자 소자의 형성 방법.
  2. 제 1 항에 있어서,
    상기 기판을 엠보싱한 이후에, 비홈부(unindented portion)가 상기 제 1 개료 용액을 튕겨내도록 상기 기판을 표면 처리하는 단계를 더 포함하는 전자 소자의 형성 방법.
  3. 기판 상에 전자 소자를 형성하는 방법에 있어서,
    상기 기판을 엠보싱하는 단계와,
    상기 기판의 비홈부가 친수성 또는 소수성이 되도록 상기 기판을 표면 처리하는 단계와,
    상기 엠보싱 단계에 의해 형성된 상기 기판 사의 홈 내에, 상기 기판의 표면 처리된 부분에 의해 튕겨지는 제 1 재료 용액을 증착하는 단계를 포함하는 전자 소자의 형성 방법.
  4. 제 3 항에 있어서,
    상기 용액을 증착한 이후에 상기 기판을 어닐링하는 단계를 더 포함하는 전자 소자의 형성 방법.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 용액은 수성 또는 유기 용액이고, 상기 비홈부는 소수성 또는 소액성이 되도록 각각 표면 처리된 전자 소자의 형성 방법.
  6. 제 2 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 표면 처리 단계는 상기 기판의 비홈부에 자기 조립 단분자막을 도포하는 단계를 포함하는 전자 소자의 형성 방법.
  7. 제 6 항에 있어서,
    상기 자기 조립 단분자막은 1H,1H,2H,2H-퍼플루오로데실-트리클로로실란 용액을 사용하여 도포되는 전자 소자의 형성 방법.
  8. 제 2 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 표면 처리 단계는 일크칠된 실제로 편평한 스텀프를 사용하여 수행되는 전자 소자의 형성 방법.
  9. 제 2 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 기판을 엠보싱하기 이전 또는 이후에, 상기 기판을 부가로 표면 처리하는 단계를 더 포함하는 전자 소자의 형성 방법.
  10. 제 9 항에 있어서,
    상기 부가 표면 처리 단계는 산소(O2) 플라즈마 처리를 포함하는 전자 소자의 형성 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 부가 표면 처리 단계는 상기 기판 상에 박막을 설치하는 단계를 포함하는 전자 소자의 형성 방법.
  12. 선행하는 청구항 중 어느 한 항에 있어서,
    상기 기판은 다층 기판인 전자 소자의 형성 방법.
  13. 제 12 항에 있어서,
    상기 다층 기판은 폴리머층보다 높은 유리 전이점(higher glass transition point)을 갖는 제 2 층 상에 운반되어 엠보싱되는 상기 폴리머층을 포함하는 전자 소자의 형성 방법.
  14. 선행하는 청구항 중 어느 한 항에 있어서,
    상기 기판은 폴리(에틸렌 나프탈렌)[PEN], 폴리(에틸렌 테레프탈레이트)[PET], 폴리카보네이트[PC], 폴리에테르설폰[PES], 및 폴리에테르에테르케톤[PEKK] 중 적어도 하나를 포함하는 전자 소자의 형성 방법.
  15. 선행하는 청구항 중 어느 한 항에 있어서,
    상기 기판은 상기 기판의 용융점보다 낮은 소정의 온도 및 소정의 압력에서 엠보싱되는 전자 소자의 형성 방법.
  16. 제 15 항에 있어서,
    상기 기판은 제 1 재료 용액이 증착되기 이전에 냉각되는 전자 소자의 형성 방법.
  17. 선행하는 청구항 중 어느 한 항에 있어서,
    상기 제 1 재료 용액은 상기 어닐링 단계 이전에 증발됨으로써, 상기 제 1 재료를 상기 홈 내에 설치하는 전자 소자의 형성 방법.
  18. 선행하는 청구항 중 어느 한 항에 있어서,
    상기 제 1 재료 용액은 잉크젯 프린팅(ink-jet printing)에 의해 증착되는 전자 소자의 형성 방법.
  19. 선행하는 청구항 중 어느 한 항에 있어서,
    상기 제 1 재료는 도전 재료인 전자 소자의 형성 방법.
  20. 제 19 항에 있어서,
    상기 용액은 PEDOT-PSS 물 현탁액(water suspension) 또는 콜로이드인 전자 소자의 형성 방법.
  21. 제 19 항 또는 제 20 항에 있어서,
    상기 소자를 완비하도록 더 많은 재료를 증착하는 단계를 더 포함하는 전자 소자의 형성 방법.
  22. 제 21 항에 있어서,
    상기 증착 단계는 반도체층, 유전체층 및 전기 도전층을 증착하는 단계를 포함하는 전자 소자의 형성 방법.
  23. 제 22 항에 있어서,
    상기 소자는 박막 트랜지스터인 전자 소자의 형성 방법.
  24. 제 1 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 제 1 재료는 도전성 재료이고, FeRAM 소자를 형성하도록 강유전성 재료층을 증착하는 단계와 상기 강유전성 재료층의 위에 복수의 전극을 설치하는 단계를 더 포함하는 전자 소자의 형성 방법.
  25. 선행하는 청구항 중 어느 한 항에 있어서,
    상기 제 1 용액은 풀 드로잉(pool drawing)에 의해 증착되는 전자 소자의 형성 방법.
  26. 제 25 항에 있어서,
    잉크젯에 의해 상기 제 1 재료를 증착하기 이전에 상기 기판에 플라즈마 또는 균일 표면 화학 처리를 수행하는 단계를 더 포함하는 전자 소자의 형성 방법.
  27. 선행하는 청구항 중 어느 한 항에 있어서,
    상기 기판은 폴리머로 코팅된 플라스틱층 및 단단한 층 모두를 포함하는 전자 소자의 형성 방법.
  28. 제 27 항에 있어서,
    상기 재료는 액체 상태에서 엠보싱되는 전자 소자의 형성 방법.
  29. 제 28 항에 있어서,
    열 또는 UV 경화하는 단계를 더 포함하는 기판 상에 전자 소자를 형성하는 방법.
KR1020060055431A 2005-06-21 2006-06-20 전자 소자의 마이크로 엠보싱 제조 방법 KR100804544B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0512641A GB2427509A (en) 2005-06-21 2005-06-21 Organic electronic device fabrication by micro-embossing
GB0512641.2 2005-06-21

Publications (2)

Publication Number Publication Date
KR20060135511A true KR20060135511A (ko) 2006-12-29
KR100804544B1 KR100804544B1 (ko) 2008-02-20

Family

ID=34855914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060055431A KR100804544B1 (ko) 2005-06-21 2006-06-20 전자 소자의 마이크로 엠보싱 제조 방법

Country Status (4)

Country Link
US (1) US7582509B2 (ko)
JP (1) JP4876729B2 (ko)
KR (1) KR100804544B1 (ko)
GB (1) GB2427509A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101264673B1 (ko) * 2005-06-24 2013-05-20 엘지디스플레이 주식회사 소프트 몰드를 이용한 미세 패턴 형성방법
US8764996B2 (en) * 2006-10-18 2014-07-01 3M Innovative Properties Company Methods of patterning a material on polymeric substrates
US20080095988A1 (en) * 2006-10-18 2008-04-24 3M Innovative Properties Company Methods of patterning a deposit metal on a polymeric substrate
US7968804B2 (en) 2006-12-20 2011-06-28 3M Innovative Properties Company Methods of patterning a deposit metal on a substrate
EP2165366B8 (en) * 2007-07-04 2018-12-26 Beijing Xiaomi Mobile Software Co., Ltd. A method for forming a patterned layer on a substrate
TWI509673B (zh) * 2007-09-05 2015-11-21 尼康股份有限公司 A manufacturing method of a display element, a manufacturing apparatus for a display element, and a display device
GB2455746B (en) * 2007-12-19 2011-03-09 Cambridge Display Tech Ltd Electronic devices and methods of making the same using solution processing techniques
JP5261746B2 (ja) * 2008-02-01 2013-08-14 コニカミノルタ株式会社 有機薄膜トランジスタの製造方法
JP5459570B2 (ja) * 2008-02-05 2014-04-02 セイコーエプソン株式会社 半導体装置の製造方法、電気光学装置の製造方法、および電子機器の製造方法
JP2009272523A (ja) * 2008-05-09 2009-11-19 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
FR2933492B1 (fr) * 2008-07-07 2015-02-06 Hemodia Appareil et procede de fonctionnalisation de micro-capteurs
GB2462298B (en) * 2008-07-31 2012-05-09 Nano Eprint Ltd Electronic device manufacturing method
GB2462693B (en) * 2008-07-31 2013-06-19 Pragmatic Printing Ltd Forming electrically insulative regions
EP2187263A1 (en) * 2008-11-13 2010-05-19 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO A method for forming a multi-level surface on a substrate with areas of different wettability and a semiconductor device having the same.
GB201105364D0 (en) 2011-03-30 2011-05-11 Cambridge Display Tech Ltd Surface planarisation
CN111225729A (zh) * 2017-08-21 2020-06-02 俄亥俄州创新基金会 用于气体分离的膜
CN113659076A (zh) * 2021-07-27 2021-11-16 光华临港工程应用技术研发(上海)有限公司 畴壁存储器的制备方法以及畴壁存储器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0024294D0 (en) 2000-10-04 2000-11-15 Univ Cambridge Tech Solid state embossing of polymer devices
DE10061297C2 (de) * 2000-12-08 2003-05-28 Siemens Ag Verfahren zur Sturkturierung eines OFETs
EP1362682A1 (en) * 2002-05-13 2003-11-19 ZBD Displays Ltd, Method and apparatus for liquid crystal alignment
US6764885B2 (en) * 2002-10-17 2004-07-20 Avery Dennison Corporation Method of fabricating transistor device
GB0229191D0 (en) * 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
JP2004281477A (ja) * 2003-03-13 2004-10-07 Konica Minolta Holdings Inc 有機薄膜トランジスタおよびその製造方法
JP2005013787A (ja) 2003-06-23 2005-01-20 Tokyo Electron Ltd 塗布成膜装置及び塗布成膜方法
JP2005101559A (ja) * 2003-08-28 2005-04-14 Seiko Epson Corp 半導体装置の製造方法、電子デバイスの製造方法、電子デバイス、及び表示装置
JP2005158584A (ja) * 2003-11-27 2005-06-16 Seiko Epson Corp パターン形成方法及び表示装置の製造方法
GB2413895A (en) * 2004-05-07 2005-11-09 Seiko Epson Corp Patterning substrates by ink-jet or pad printing
JP2006165234A (ja) * 2004-12-07 2006-06-22 Canon Inc 電界効果型トランジスタ

Also Published As

Publication number Publication date
JP2007005799A (ja) 2007-01-11
US20060290021A1 (en) 2006-12-28
US7582509B2 (en) 2009-09-01
KR100804544B1 (ko) 2008-02-20
JP4876729B2 (ja) 2012-02-15
GB2427509A (en) 2006-12-27
GB0512641D0 (en) 2005-07-27

Similar Documents

Publication Publication Date Title
KR100804544B1 (ko) 전자 소자의 마이크로 엠보싱 제조 방법
EP1581974B1 (en) Electronic devices
US8372731B2 (en) Device fabrication by ink-jet printing materials into bank structures, and embossing tool
KR100691706B1 (ko) 전자 기능 재료를 원하는 패턴으로 제조하는 방법
KR101272769B1 (ko) 패턴형성방법, 유기 전계 효과형 트랜지스터의 제조 방법및 플렉시블 프린트 회로기판의 제조 방법
US6736985B1 (en) High-resolution method for patterning a substrate with micro-printing
US20070105396A1 (en) High resolution structures defined by brush painting fluid onto surface energy patterned substrates
US8413576B2 (en) Method of fabricating a structure
KR20060135310A (ko) 소프트 몰드를 이용한 미세 패턴 형성방법
WO2010034815A1 (en) Method for forming self-aligned electrodes
JP2008288239A (ja) パターニング方法、およびｔｆｔの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee