JP4875118B2 - 不揮発性記憶装置の製造方法 - Google Patents

不揮発性記憶装置の製造方法 Download PDF

Info

Publication number
JP4875118B2
JP4875118B2 JP2009071675A JP2009071675A JP4875118B2 JP 4875118 B2 JP4875118 B2 JP 4875118B2 JP 2009071675 A JP2009071675 A JP 2009071675A JP 2009071675 A JP2009071675 A JP 2009071675A JP 4875118 B2 JP4875118 B2 JP 4875118B2
Authority
JP
Japan
Prior art keywords
layer
wiring
interlayer insulating
insulating film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009071675A
Other languages
English (en)
Other versions
JP2010225868A (ja
Inventor
利治 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009071675A priority Critical patent/JP4875118B2/ja
Priority to US12/560,011 priority patent/US7799702B1/en
Priority to KR1020100020842A priority patent/KR101119253B1/ko
Publication of JP2010225868A publication Critical patent/JP2010225868A/ja
Application granted granted Critical
Publication of JP4875118B2 publication Critical patent/JP4875118B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
    • H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
    • H10D64/0131—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional conductive layer comprising a silicide layer formed by the silicidation reaction between the layer of silicon with a metal layer which is not formed by metal implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6548—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by forming intermediate materials, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06—Planarisation of inorganic insulating materials

Landscapes

  • Semiconductor Memories (AREA)

Description

本発明は、不揮発性記憶装置の製造方法に関する。
近年、不揮発性記憶装置として、電気的に書換え可能な抵抗変化素子の抵抗値情報、たとえば高抵抗状態と低抵抗状態と、を不揮発に記憶するＲｅＲＡＭ（Resistive Random Access Memory）が注目されている。このようなＲｅＲＡＭは、たとえば、記憶素子としての抵抗変化素子と、ダイオードなどの整流素子とが直列に接続された抵抗変化型メモリセルが、第１の方向に並行して延在する複数のビット線と、第１の方向に垂直な第２の方向に並行して延在するワード線との交差部に、アレイ状に配列して構成される（たとえば、非特許文献１参照）。この抵抗変化素子としては、たとえば、電圧値と印加時間の制御によって、高抵抗状態と低抵抗状態とを切り換えることができるＮｉＯなどの金属酸化物を挙げることができる。
このようなＲｅＲＡＭは、第１の方向に並行して延在する複数の第１の配線と、第１の方向に垂直な第２の方向に並行して延在する第２の配線との交差部に、ダイオード層と絶縁層とが直列に接続された柱状構造を有する従来のField-Programmable ROMと同様の方法で形成することができる（たとえば、非特許文献２参照）。たとえば、整流素子の基となるダイオード材、抵抗変化素子の基となる抵抗変化材および電極の基となるメタル材を順に堆積した後、メタル材上に塗布したレジストを所望のパターンとなるようにフォトリソグラフィ技術で露光、現像を行ってマスクを形成し、異方性エッチングによってメタル材、抵抗変化材およびダイオード材をエッチングすることによって形成することができる。
しかし、このようなプロセスでは、種々の堆積膜を一括で加工するので、加工に耐え得るのに十分厚いマスク材が必要となり、エッチングする溝の幅に対する深さの比（以下、アスペクト比という）が高い加工技術が要求される。また、加工後に高アスペクト比によって、柱状構造に形成した抵抗変化型メモリセルのパターンが倒壊してしまう可能性も増大する。
Myoung-Jae Lee; Youngsoo Park; Bo-Soo Kang; Seung-Eon Ahn; Changbum Lee; Kihwan Kim; Wenxu Xianyu; Stefanovich, G.; Jung-Hyun Lee; Seok-Jae Chung; Yeon-Hee Kim; Chang-Soo Lee; Jong-Bong Park; In-Kyeong Yoo, "2-stack 1D-1R Cross-point Structure with Oxide Diodes as Switch Elements for High Density Resistance RAM Applications," Electron Devices Meeting, 2007. IEDM 2007. IEEE International, vol., no., pp.771-774, 10-12 Dec. 2007 S.B. Herner, A. Bandyopadhyay, S.V. Dunton, V. Eckert, J. Gu, K.J. Hsia, S. Hu, C. Jahn, D. Kidwell, M. Konevecki, M. Mahajani, K. Park, C. Petti, S.R. Radigan, U. Raghuram, J. Vienna, M.A. Vyvoda, "Vertical p-i-n polysilicon diode with antifuse for stackable field-programmable ROM", Electron Device Letters, IEEE, vol.25, no.5, pp. 271-273, May 2004
本発明は、ダイオード材と抵抗変化材料とが積層した抵抗変化型メモリセルがマトリックス状に配置された不揮発性記憶装置において、エッチング後のパターン倒壊の虞を低減させることの可能な不揮発性記憶装置の製造方法を提供することを目的とする。
本願発明の一態様によれば、第１の配線に接続され、所定形状にパターニングされた整流作用を有する第１のシリコン層をその表面が第１の層間絶縁膜から露出した形で形成する整流層形成工程と、前記第１のシリコン層および前記第１の層間絶縁膜上に、酸化物が抵抗変化材料として機能するとともに、熱処理によってシリコンと反応して金属シリサイドを形成する金属を含む第１の金属膜を形成する金属膜形成工程と、熱処理を行って、前記第１のシリコン層の表面に自己整合的に第１のシリサイド層を形成するシリサイド層形成工程と、前記第１のシリサイド層を酸化させて、前記第１のシリコン層の上部に第１の抵抗変化層を形成する抵抗変化層形成工程と、前記第１の抵抗変化層と接続される所定形状の第２の配線を形成する第２の配線形成工程と、を含み、前記金属膜形成工程では、前記第１のシリコン層の上面を、前記第１の層間絶縁膜の上面よりも低くなるようにエッチバックしてから前記第１の金属膜を形成し、前記第２の配線形成工程では、前記第１の抵抗変化層上に、金属からなるキャップ膜を埋め込むように形成し、ＣＭＰ処理によって前記第１の層間絶縁膜の上面が露出するまで平坦化した後に前記第２の配線を形成することを特徴とする不揮発性記憶装置の製造方法が提供される。
本発明によれば、ダイオード材と抵抗変化材料とが積層した抵抗変化型メモリセルがマトリックス状に配置された不揮発性記憶装置において、エッチング後のパターン倒壊の虞を低減させることの可能な不揮発性記憶装置の製造方法を得ることができるという効果を奏する。
図１は、本発明の実施の形態による不揮発性記憶装置のメモリセルアレイ構成の一例を示す図である。 図２は、メモリセルの構造の一例を模式的に示す断面図である。 図３−１は、第１の実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す断面図である（その１）。 図３−２は、第１の実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す断面図である（その２）。 図３−３は、第１の実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す断面図である（その３）。 図４−１は、第２の実施の形態による不揮発性記憶装置の製造方法の一例を模式的に示す断面図である（その１）。 図４−２は、第２の実施の形態による不揮発性記憶装置の製造方法の一例を模式的に示す断面図である（その２）。 図５−１は、第３の実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す第２の配線に平行な方向の断面図である（その１）。 図５−２は、第３の実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す第２の配線に平行な方向の断面図である（その２）。 図５−３は、第３の実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す第２の配線に平行な方向の断面図である（その３）。 図５−４は、第３の実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す第２の配線に平行な方向の断面図である（その４）。 図５−５は、第３の実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す第２の配線に平行な方向の断面図である（その５）。 図５−６は、第３の実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す第２の配線に平行な方向の断面図である（その６）。 図５−７は、第３の実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す第２の配線に平行な方向の断面図である（その７）。 図６−１は、第３の実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す第２の配線に垂直な方向の断面図である（その１）。 図６−２は、第３の実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す第２の配線に垂直な方向の断面図である（その２）。 図６−３は、第３の実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す第２の配線に垂直な方向の断面図である（その３）。 図６−４は、第３の実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す第２の配線に垂直な方向の断面図である（その４）。 図６−５は、第３の実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す第２の配線に垂直な方向の断面図である（その５）。 図６−６は、第３の実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す第２の配線に垂直な方向の断面図である（その６）。
以下に添付図面を参照して、本発明の実施の形態にかかる不揮発性記憶装置の製造方法を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。また、以下の実施の形態で用いられる不揮発性記憶装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。さらに、以下で示す膜厚は一例であり、これに限定されるものではない。
（第１の実施の形態）
図１は、本発明の実施の形態による不揮発性記憶装置のメモリセルアレイ構成の一例を示す図である。この図において、紙面の左右方向をＸ方向とし、紙面内のＸ方向に垂直な方向をＹ方向とする。Ｘ方向（行方向）に並行して延在するワード線ＷＬｉ（ｉ＝ｎ，ｎ＋１，・・・）と、ワード線ＷＬｉとは異なる高さにＹ方向（列方向）に並行して延在するビット線ＢＬｊ（ｊ＝ｎ−１，ｎ，ｎ＋１，ｎ＋２，・・・）とが、互いに交差して配設され、これらの各交差部に抵抗変化素子ＶＲと整流素子Ｄとが直列に接続された抵抗変化型メモリセル２５が配置される。この例では、抵抗変化素子ＶＲは一端がビット線ＢＬｊに接続され、他端が整流素子Ｄを介してワード線ＷＬｉに接続されている。
図２は、メモリセルの構造の一例を模式的に示す断面図である。この図は、たとえば図１のＸ方向に沿ったあるワード線ＷＬｉ上の断面の一部の様子を示している。また、以下では、ビット線ＢＬｊは、第１の配線１１に対応し、ワード線ＷＬｉは、第２の配線３１に対応している。第１の層間絶縁膜１０にはＹ方向に延在する第１の配線１１（ビット線ＢＬｊ）が所定の間隔で複数並行して形成され、第１の層間絶縁膜１０上に形成される第２の層間絶縁膜２０には、第１の配線１１とは直交するＸ方向に延在する第２の配線３１（ワード線ＷＬｉ）が形成されている。そして、各第１の配線１１の第２の配線３１と交差する領域上には、整流素子Ｄであるダイオード層２１と抵抗変化素子ＶＲである抵抗変化層２２とが順に積層して形成され、抵抗変化層２２は導電性のキャップ膜２３を介して第２の配線３１と接続されている。
ダイオード層２１は、整流作用を有する材料からなる。ダイオード層２１として、ＰＩＮ構造を有するシリコンを例示することができ、たとえば第１の配線１１側から厚さ約２０ｎｍのＮ型ポリシリコン膜２１Ｎ、厚さ約１１０ｎｍのＩ型ポリシリコン膜２１Ｉ、厚さ約２０ｎｍのＰ型ポリシリコン膜２１Ｐを順に積層させたポリシリコン膜や、厚さ約２０ｎｍのＰ型ポリシリコン膜２１Ｐ、厚さ約１１０ｎｍのＩ型ポリシリコン膜２１Ｉ、厚さ約２０ｎｍのＮ型ポリシリコン膜２１Ｎを順に積層させたポリシリコン膜を用いることができる。
抵抗変化層２２は、電圧値と印加時間の制御により、高抵抗状態と低抵抗状態とを切り換えることができる材料からなるとともに、シリコンと反応して金属シリサイドを形成する元素を含む材料からなる。たとえば、ＮｉＯやＭｎＯ、ＴｉＯ2などの金属酸化物を例示することができる。ここでは、抵抗変化層２２として厚さ５〜１０ｎｍのＮｉＯを用いるものとする。
抵抗変化層２２上には、第２の配線３１と同じ材料からなるキャップ膜２３が形成され、さらにその上には、Ｘ方向に延在する第２の配線３１が形成されている。キャップ膜２３は、後に説明するように、抵抗変化層２２を形成後に抵抗変化層２２上に第２の配線３１を形成する際に必要な膜である。また、キャップ膜２３と各メモリセルの抵抗変化層２２とはオーミック接触されている。
つぎに、このような構造の不揮発性記憶装置の製造方法について説明する。図３−１〜図３−３は、この第１の実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す断面図である。まず、図示しないＳｉ基板などの基板上に第１の層間絶縁膜１０を形成し、この第１の層間絶縁膜１０の上面内にＹ方向に延在する第１の配線１１を、ダマシン法などの方法によって形成する。なお、この第１の層間絶縁膜１０の下層の基板には、ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）トランジスタなどの素子が形成されている。
ついで、第１の配線１１が形成された第１の層間絶縁膜１０上に、ＣＶＤ（Chemical Vapor Deposition）法などの成膜法によって、厚さ約２０ｎｍのＮ型ポリシリコン膜２１Ｎ、厚さ約１１０ｎｍのＩ型ポリシリコン膜２１Ｉおよび厚さ約１００ｎｍのＰ型ポリシリコン膜２１Ｐを順に堆積させて、ダイオード層２１Ｄを形成する（図３−１（ａ））。Ｎ型ポリシリコン膜２１Ｎは、Ｐ（リン）などのＮ型不純物を導入しながらシリコン膜を堆積することによって得られ、Ｉ型ポリシリコン膜２１Ｉは、不純物を導入しない環境でシリコン膜を堆積することによって得られ、Ｐ型ポリシリコン膜２１Ｐは、Ｂ（ホウ素）などのＰ型不純物を導入しながらシリコン膜を堆積することによって得られる。
ついで、ダイオード層２１Ｄ上にレジストを塗布し、フォトリソグラフィ技術によって所望のパターンとなるようにパターニングして、マスクを形成する。そして、ＲＩＥ（Reactive Ion Etching）などの異方性エッチングによって、ダイオード層２１Ｄを加工して、柱状のメモリセルアレイパターンのそれぞれにダイオード層２１を形成する（図３−１（ｂ））。このとき、柱状の各メモリセルアレイパターンは、第１の配線１１上に位置するようにエッチングされる。
その後、柱状に加工されたダイオード層２１間を埋め、ダイオード層２１の上面よりも高くなるように第２の層間絶縁膜２０を堆積する。ここでは、たとえばプラズマＣＶＤ法によって形成されるＨＤＰ−ＵＳＧ（High density Plasma−Undoped Silicate Glasses）膜を第２の層間絶縁膜２０として、４００〜５００ｎｍの厚さで堆積する。そして、ＣＭＰ（Chemical Mechanical Polishing）法などの方法によって、ダイオード層２１の上面が露出するまで第２の層間絶縁膜２０の上面を平坦化する（図３−１（ｃ））。これによって、第２の層間絶縁膜２０の厚さは約１５０ｎｍとなる。
ついで、第２の層間絶縁膜２０よりもダイオード層２１の方がエッチングされやすい条件で異方性エッチングを行い、ダイオード層２１の上面を、適当な深さだけ、ここではたとえば７０〜７５ｎｍだけ、エッチバックする（図３−２（ａ））。その後、酸化物が抵抗変化材料として機能するとともに、熱処理によってシリコンと反応して金属シリサイドを形成する金属（たとえば、Ｎｉ，Ｍｎ，Ｔｉなど）を含む金属膜８１を堆積する（図３−２（ｂ））。そして、熱処理を行って、ダイオード層２１の表面から適当な深さまでシリサイド（たとえば、ＮｉＳｉ2，ＭｎＳｉ，ＴｉＳｉ2など）化し、シリサイド層８２を形成する（図３−２（ｃ））。このとき、ダイオード層２１は、ポリシリコンで構成されているので、熱処理によって、金属膜８１と反応してシリサイド化するが、第２の層間絶縁膜２０は、金属膜８１とは反応しない。たとえば、金属膜８１としてＮｉ膜を使用する場合には、４００〜６００℃の温度で、６０〜１２０秒間、窒素雰囲気中で熱処理を行うことによって、ダイオード層２１の上部をＮｉＳｉ2とすることができる。ここでは、５〜１０ｎｍの範囲でシリサイド層８２が形成されるものとする。
ついで、ウエット洗浄処理などの方法によって、ダイオード層２１上の未反応の金属膜８１と、第２の層間絶縁膜２０の上面と側面に形成された金属膜８１とを除去する（図３−３（ａ））。これによって、図３−２（ａ）で第２の層間絶縁膜２０の表面に露出しているダイオード層２１（ポリシリコン）の表面部分のみが自己整合的にシリサイド化される。
その後、酸素雰囲気中での熱酸化処理などの方法によって、シリサイド層８２の表面を強制酸化して、金属酸化物（たとえば、ＮｉＯ，ＭｎＯ，ＴｉＯ2など）に変化させて、ダイオード層２１の上部に抵抗変化層２２を形成する（図３−３（ｂ））。たとえば、表面から５〜１０ｎｍの深さの範囲のシリサイド層８２を強制酸化して、抵抗変化層２２に変える。このとき、強制酸化される深さが、図３−２（ｃ）でシリサイド化した深さ以下となるように、酸化時間を調整する。これは、強制酸化される深さが図３−２（ｃ）でシリサイド化した深さよりも深くなると、金属酸化物とダイオード層２１との間に、絶縁性のシリコン酸化物が生成してしまうからである。なお、抵抗変化層２２（金属酸化物）の中にはシリコンが含まれるが、抵抗変化層２２の抵抗変化特性には影響を与えない。
ついで、抵抗変化層２２と第２の層間絶縁膜２０上に、ＴｉＮなどのバリアメタル層２３１をたとえば３〜１０ｎｍの厚さで形成した後、Ｗなどのメタル材２３２を埋め込み、キャップ膜２３を形成する。そして、第２の層間絶縁膜２０よりも上に形成されたキャップ膜２３をＣＭＰ法などによって除去し、平坦化する（図３−３（ｃ））。これによって、ダイオード層２１の上部をエッチバックして生じた段差が完全に埋め込まれて平坦化される。
ここで、キャップ膜２３を埋め込まずに平坦化を行った場合には、第２の層間絶縁膜２０の上面の後退とともに、抵抗変化層２２をＣＭＰ処理してしまう可能性がある。抵抗変化層２２をＣＭＰ処理してしまうと、特性が変化してしまう可能性があり、好ましくない。そこで、抵抗変化層２２上にキャップ膜２３を埋め込むことによって、抵抗変化層２２がＣＭＰ処理されてしまうことを防ぎ、特性の劣化を防止している。
その後、キャップ膜２３と第２の層間絶縁膜２０上に図示しない第３の層間絶縁膜を形成し、上面を平坦化させた後、レジスト材料を第３の層間絶縁膜上に塗布し、フォトリソグラフィ技術によって、第２の配線３１（ワード線ＷＬｉ）と対応した形状となるようにマスクを形成する。そして、このマスクを用いて第３の層間絶縁膜をエッチングして、第２の配線３１形成用の溝を形成し、Ｗなどのメタル材料を埋め込んで、第２の配線３１を形成することで、図２に示される不揮発性記憶装置が得られる。なお、この後、上記の工程を必要回数だけ繰り返し行ってもよい。そして、最上層にパッド配線を形成することで、不揮発性記憶装置が完成する。
この第１の実施の形態によれば、柱状に加工したシリコンからなるダイオード層２１間に第２の層間絶縁膜２０を埋め込んでから、酸化物が抵抗変化材料として機能するとともに熱処理によってシリコンと反応して金属シリサイドを形成する金属膜８１をダイオード層２１と第２の層間絶縁膜２０上に形成した後、熱処理を行うようにしたので、抵抗変化層２２の形成を自己整合的に行うことができるという効果を有する。また、シリコンからなるダイオード層２１Ｄを形成後に柱状に加工するので、従来のようにダイオード層、抵抗変化層および電極層を積層してマスクを形成してから加工する場合に比して、マスクの厚さを薄くすることができるとともに、加工時の溝の幅に対する深さのアスペクト比が低くなるので、メモリセルが倒れてしまうことを防止できる。さらに、その後の第２の層間絶縁膜２０の埋め込みに関しても埋め込みマージンを十分確保することができる。
また、ダイオード層２１の上面を第２の層間絶縁膜２０よりも低くなるようにしてから金属膜８１を形成したので、シリサイド反応によってダイオード層２１上部が膨張した場合でも、隣接するメモリセルのダイオード層２１との距離を稼ぐことができ、加工マージンを確保することが可能となる。
（第２の実施の形態）
第１の実施の形態では、ダイオード層の上面を第２の層間絶縁膜よりも低くなるようにしてから金属膜を堆積して抵抗変化層を形成するようにしたが、この第２の実施の形態では、ダイオード層の上面をエッチバックせずに抵抗変化層を形成する方法について説明する。
図４−１〜図４−２は、第２の実施の形態による不揮発性記憶装置の製造方法の一例を模式的に示す断面図である。まず、第１の実施の形態の図３−１（ａ）〜図３−１（ｃ）に示したように、上面内にＹ方向に延在する第１の配線１１が形成された第１の層間絶縁膜１０上に、Ｎ型ポリシリコン膜２１Ｎ、Ｉ型ポリシリコン膜２１ＩおよびＰ型ポリシリコン膜２１Ｐを順に積層してダイオード層２１Ｄを形成し、フォトリソグラフィ技術を用いて所望のパターンとなるようにパターニングを行って、柱状のダイオード層２１を形成した後、柱状のダイオード層２１間に第２の層間絶縁膜２０を埋め込み、柱状のダイオード層２１の表面が露出するようにＣＭＰ法などで平坦化を行う。
ついで、平坦化した柱状のダイオード層２１を含む第２の層間絶縁膜２０上に、酸化物が抵抗変化材料として機能するとともに、熱処理によってシリコンと反応して金属シリサイドを形成する金属（たとえば、Ｎｉ，Ｍｎ，Ｔｉなど）を含む金属膜８１を堆積する（図４−１（ａ））。そして、熱処理を行って、ダイオード層２１の表面から適当な深さまでシリサイド化して、ダイオード層２１の表面にシリサイド層８２を形成する（図４−１（ｂ））。このシリサイド反応によって、ダイオード層２１を構成するポリシリコン膜の上部が体積膨張し、隣接するダイオード層２１間の第２の層間絶縁膜２０上にまで広がるが、第２の層間絶縁膜２０上に形成された金属膜８１は、熱処理によっても第２の層間絶縁膜２０とは反応しない。
その後、ウエット洗浄処理などの方法によって、ダイオード層２１（シリサイド層８２）上の未反応の金属膜８１と、第２の層間絶縁膜２０上に形成された余剰の未反応の金属膜８１とを除去する。これによって、図３−１（ｃ）で第２の層間絶縁膜２０の表面に露出しているダイオード層２１（ポリシリコン）の表面部分のみが自己整合的にシリサイド化される。なお、このシリサイド反応によってダイオード層２１の上部の体積膨張した部分がデバイス動作的に不具合を生じさせる虞がある場合には、ＣＭＰ法などによって余剰分を削り取り、平坦化してもよい（図４−１（ｃ））。
ついで、酸素雰囲気中での熱酸化処理などの方法によって、シリサイド層８２の少なくとも一部、たとえば表面から５〜１０ｎｍの深さの範囲のシリサイド層８２、を強制酸化して、金属酸化物に変化させて、ダイオード層２１の上部に抵抗変化層２２を形成する（図４−２（ａ））。このとき、第１の実施の形態で説明したように、強制酸化される深さが、図４−１（ｂ）でシリサイド化した深さ以下となるように、酸化時間を調整する。
その後、抵抗変化層２２と第２の層間絶縁膜２０上に、図示しない第３の層間絶縁膜を形成し、上面を平坦化させた後、レジスト材料を第３の層間絶縁膜上に塗布し、フォトリソグラフィ技術によって、第２の配線３１と対応した形状となるように図示しないマスクを形成する。そして、このマスクを用いて第３の層間絶縁膜をエッチングして、第２の配線用の溝を形成し、Ｗなどのメタル材料を埋め込んで、上層配線である第２の配線３１を形成する（図４−２（ｂ））。そして、上記の工程を必要回数だけ繰り返し行い、最上層にパッド配線を形成することで、不揮発性記憶装置が完成する。
この第２の実施の形態によれば、ダイオード層２１の上面と第２の層間絶縁膜２０とを略同じ高さとしてから金属膜８１を形成し、シリサイド反応後に、ダイオード層２１の上部の不要な箇所を除去したので、シリサイド反応によって膨張したダイオード層２１上部の隣接するメモリセルとの距離が縮まってデバイス的な不具合を生じさせる虞を防ぐことができるという効果を第１の実施の形態に加えて得ることができる。
また、ダイオード層２１と第２の層間絶縁膜２０との上面の位置を略同じにして、シリサイド処理と強制酸化処理とを行うので、第２の配線３１形成前のダイオード層２１上へのキャップ膜の埋め込み処理が不要になり、第１の実施の形態での処理工程に比べて処理を簡略化することができるという効果も有する。
（第３の実施の形態）
第１と第２の実施の形態では、層間絶縁膜上に半導体層を積層した後に柱状のダイオード層をエッチングによって得ていたが、この第３の実施の形態では、Ｘ方向のストライプ状のパターニングと、その後のＹ方向のストライプ状のパターニングを組み合わせることで、第１の配線と第２の配線のクロスポイント部分に柱状のメモリセルを形成する方法について説明する。
図５−１〜図５−７は、この第３の実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す第２の配線に平行な方向の断面図であり、図６−１〜図６−６は、この第３の実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す第２の配線に垂直な方向の断面図である。なお、第２の配線の延在方向をＸ方向とし、Ｘ方向に垂直な方向をＹ方向とする。
まず、ＣＭＯＳトランジスタなどの素子が形成された、図示しないＳｉ基板などの基板上に第１の層間絶縁膜１０１を形成する。ついで、第１の層間絶縁膜１０１上に、第１の配線１１の基となるＷなどのメタル配線材からなる第１の配線層１１Ａをスパッタ法などの成膜法によって形成し、続けてＣＶＤ法などの成膜法によって、ＰＩＮ構造を有する第１のダイオード層２１Ｄを形成する（図５−１（ａ）、図６−１（ａ））。なお、この第１のダイオード層２１Ｄは、第１の実施の形態と同様に、第１の配線層１１Ａ上に、Ｎ型ポリシリコン膜２１Ｎ、Ｉ型ポリシリコン膜２１ＩおよびＰ型ポリシリコン膜２１Ｐを順に堆積させて形成される。
その後、第１のダイオード層２１Ｄ上にレジストを塗布し、フォトリソグラフィ技術によって、Ｙ方向に延在したストライプ状のパターンを有するマスクを形成し、このマスクを用いてＲＩＥ法などの異方性エッチングによって第１のダイオード層２１Ｄと第１の配線層１１Ａとをエッチングする（図５−１（ｂ））。これによって、Ｙ方向に延在したストレート配線状の第１の配線１１がＸ方向に所定の間隔で配置され、第１の配線１１上には同じくＹ方向に延在したストレート配線状の第１のダイオード層２１Ｄが形成される。
ついで、埋め込み特性の良好な成膜法を用いて、ストレート配線状の第１の配線１１／第１のダイオード層２１Ｄの積層体（構造物）間を埋めるように第２の層間絶縁膜１０２を堆積する。ここでは、プラズマＣＶＤ法によってＨＤＰ−ＵＳＧ膜を第２の層間絶縁膜１０２として形成するものとする。そして、ＣＭＰ法などの方法によって、第１のダイオード層２１Ｄの上面が露出するまで第２の層間絶縁膜１０２の上面を平坦化する（図５−１（ｃ））。
その後、第２の層間絶縁膜１０２よりも第１のダイオード層２１Ｄの方がエッチングされやすい条件で異方性エッチングを行い、第１のダイオード層２１Ｄの上面を、適当な深さだけエッチバックする（図５−２（ａ）、図６−１（ｂ））。その後、酸化物が抵抗変化材料として機能するとともに、熱処理によってシリコンと反応して金属シリサイドを形成する金属（たとえば、Ｎｉ，Ｍｎ，Ｔｉなど）を含む金属膜８１−１を堆積する（図５−２（ｂ）、図６−１（ｃ））。そして、熱処理を行って、第１のダイオード層２１Ｄの表面から適当な深さまでシリサイド化して、第１のダイオード層２１Ｄの表面にシリサイド層８２−１を形成する（図５−２（ｃ）、図６−２（ａ））。このとき、金属膜８１−１は、熱処理によっても第２の層間絶縁膜１０２とは反応しない。
ついで、ウエット洗浄処理などの方法によって、第１のダイオード層２１Ｄ（シリサイド層８２−１）上の未反応の金属膜８１−１と、第２の層間絶縁膜１０２の上面と側面に形成された金属膜８１−１とを除去し、また、ＣＭＰ処理によって、シリサイド化された第１のダイオード層２１Ｄと第２の層間絶縁膜１０２の上面とを平坦化させる（図５−３（ａ））。これによって、図５−２（ａ）と図６−１（ｂ）で第２の層間絶縁膜１０２の表面に露出している第１のダイオード層２１Ｄ（ポリシリコン）の表面部分のみが自己整合的にシリサイド化される。
その後、酸素雰囲気中での熱酸化処理などの方法によって、シリサイド層８２−１の表面を強制酸化して、金属酸化物に変化させて、第１のダイオード層２１Ｄの上部に第１の抵抗変化層２２を形成する（図５−３（ｂ）、図６−２（ｂ））。たとえば、表面から５〜１０ｎｍの深さの範囲のシリサイド層８２−１を強制酸化して、第１の抵抗変化層２２に変える。このとき、第１の実施の形態と同様に、強制酸化される深さが、図５−２（ｃ）と図６−２（ａ）でシリサイド化した深さ以下となるように、酸化時間を調整する。
その後、第１の抵抗変化層２２と第２の層間絶縁膜１０２上に、スパッタ法などの方法で第２の配線３１の基となるＷなどのメタル配線材からなる第２の配線層３１Ａを堆積し、さらにＣＶＤ法などの方法でＮ型ポリシリコン膜４１Ｎ、Ｉ型ポリシリコン膜４１ＩおよびＰ型ポリシリコン膜４１Ｐを順に積層させた第２のダイオード層４１Ｄを形成する（図５−３（ｃ）、図６−２（ｃ））。
ついで、第２のダイオード層４１Ｄ上にレジストを塗布し、フォトリソグラフィ技術によって、Ｘ方向に延在したストライプ状のパターンを有するマスクを形成し、このマスクを用いてＲＩＥ法などの異方性エッチングによって第２のダイオード層４１Ｄと、第２の配線層３１Ａと、第１のダイオード層２１Ｄ／第１の抵抗変化層２２の積層体と、をエッチングする（図５−４（ａ）、図６−３（ａ））。これによって、Ｘ方向に延在したストレート配線状の第２の配線３１がＹ方向に所定の間隔で配置され、第２の配線３１上には同じくＸ方向に延在したストレート配線状の第２のダイオード層４１Ｄが形成される。また、第１のダイオード層２１Ｄは、エッチングによって、第１の配線１１と第２の配線３１との交差位置のみが残され、柱状構造の第１のダイオード層２１が形成される。
その後、埋め込み特性の良好な成膜法を用いて、柱状の第１のダイオード層２１間と、ストレート配線状の第２の配線３１／第２のダイオード層４１Ｄの積層体間と、を埋めるように第３の層間絶縁膜１０３を堆積する。ここでは、プラズマＣＶＤ法によってＨＤＰ−ＵＳＧ膜を層間絶縁膜として形成するものとする。そして、ＣＭＰ法などの方法によって、第２のダイオード層４１Ｄの上面が露出するまで第３の層間絶縁膜１０３の上面を平坦化する（図６−３（ｂ））。
その後、第１の抵抗変化層２２を形成した上記の手順と同様に処理を行う。すなわち、第２のダイオード層４１Ｄの上面を、適当な深さだけエッチバックした後（図５−４（ｂ）、図６−４（ａ））、酸化物が抵抗変化材料として機能するとともに、熱処理によってシリコンと反応して金属シリサイドを形成する金属を含む金属膜８１−２を堆積する（図５−５（ａ）、図６−４（ｂ））。その後、熱処理を行って、第２のダイオード層４１Ｄの表面に適当な深さのシリサイド層８２−２を形成し、ウエット洗浄処理などの方法によって、第２のダイオード層４１Ｄ（シリサイド層８２−２）上の未反応の金属膜８１−２と、第３の層間絶縁膜１０３の上面と側面に形成された金属膜８１−２とを除去し、ＣＭＰ処理によって、シリサイド化された第３のダイオード層４１Ｄと第３の層間絶縁膜１０３の上面とを平坦化させる（図５−５（ｂ）、図６−５（ａ））。そして、酸素雰囲気中での熱酸化処理などの方法によってシリサイド層８２−２の表面を強制酸化して、金属酸化物からなる第２の抵抗変化層４２を形成する（図５−６（ａ）、図６−５（ｂ））。
その後、第２の抵抗変化層４２と第３の層間絶縁膜１０３上に、スパッタ法などの方法で第３の配線の基となるＷなどのメタル配線材からなる第３の配線層５１Ａを堆積する（図５−６（ｂ）、図６−６）。
ついで、第３の配線層５１Ａ上にレジストを塗布し、フォトリソグラフィ技術によって、Ｙ方向に延在したストライプ状のパターンを有するマスクを形成し、このマスクを用いてＲＩＥなどの異方性エッチングによって第３の配線層５１Ａと、第２のダイオード層４１Ｄ／第２の抵抗変化層４２の積層体と、をエッチングする。これによって、Ｙ方向に延在したストレート配線状の第２の配線５１がＸ方向に所定の間隔で配置される。また、第２のダイオード層４１Ｄは、エッチングによって、第２の配線３１と第３の配線５１との交差位置のみが残され、柱状構造の第２のダイオード層４１が形成される（図５−７）。
その後、ストライプ状に形成された溝内に図示しない第４の層間絶縁膜を埋め込み、第３の配線５１の上面が露出するまで平坦化する。そして、最後にパッド配線を形成することで、不揮発性記憶装置が完成する。なお、ここでは、抵抗変化型メモリセルを２層積層する場合を説明したが、上記した工程を繰り返し行うことで、３層以上の抵抗変化型メモリセルが積層された不揮発性記憶装置を得ることができる。
この第３の実施の形態によれば、第１の配線１１と第１のダイオード層２１Ｄを第１の方向に延在したパターンにした後に、第２の層間絶縁膜１０２をパターン間に埋め込んで、第１のダイオード層２１Ｄの上部をシリサイド化して強制酸化させて第１の抵抗変化層２２を形成し、その後に第２の配線３１と第２のダイオード層４１Ｄを第１の方向に直交する第２の方向に延在したパターンで形成する際に、下層の第１のダイオード層２１Ｄまでエッチングするようにした。そして、以後、上記の処理を所定の回数繰り返し行って不揮発性記憶装置を形成した。これによって、ストレート配線状のパターニングのみで抵抗変化型メモリセルを柱状構造に加工することができるので、下層配線層、ダイオード層、抵抗変化層および上層配線層を形成した後、直接柱状にエッチングする場合に危惧される柱状のメモリセルの倒壊の虞を防ぐことができるという効果を有する。
１０，１０１…第１の層間絶縁膜、１１…第１の配線、１１Ａ…第１の配線層、２０，１０２…第２の層間絶縁膜、２１，２１Ｄ…ダイオード層、第１のダイオード層、２１Ｉ，４１Ｉ…Ｉ型ポリシリコン膜、２１Ｎ，４１Ｎ…Ｎ型ポリシリコン膜、２１Ｐ，４１Ｐ…Ｐ型ポリシリコン膜、２２…抵抗変化層、第１の抵抗変化層、２３…キャップ膜、２５…抵抗変化型メモリセル、３１…第２の配線、３１Ａ…第２の配線層、４１，４１Ｄ…第２のダイオード層、４２…第２の抵抗変化層、５１…第３の配線、５１Ａ…第３の配線層、８１，８１−１，８１−２…金属膜、８２，８２−１，８２−２…シリサイド層、１０３…第３の層間絶縁膜、２３１…バリアメタル層、２３１…メタル材。

Claims (4)

  1. 第１の配線に接続され、所定形状にパターニングされた整流作用を有する第１のシリコン層をその表面が第１の層間絶縁膜から露出した形で形成する整流層形成工程と、
    前記第１のシリコン層および前記第１の層間絶縁膜上に、酸化物が抵抗変化材料として機能するとともに、熱処理によってシリコンと反応して金属シリサイドを形成する金属を含む第１の金属膜を形成する金属膜形成工程と、
    熱処理を行って、前記第１のシリコン層の表面に自己整合的に第１のシリサイド層を形成するシリサイド層形成工程と、
    前記第１のシリサイド層を酸化させて、前記第１のシリコン層の上部に第１の抵抗変化層を形成する抵抗変化層形成工程と、
    前記第１の抵抗変化層と接続される所定形状の第２の配線を形成する第２の配線形成工程と、
    を含み、
    前記金属膜形成工程では、前記第１のシリコン層の上面を、前記第１の層間絶縁膜の上面よりも低くなるようにエッチバックしてから前記第１の金属膜を形成し、
    前記第２の配線形成工程では、前記第１の抵抗変化層上に、金属からなるキャップ膜を埋め込むように形成し、ＣＭＰ処理によって前記第１の層間絶縁膜の上面が露出するまで平坦化した後に前記第２の配線を形成することを特徴とする不揮発性記憶装置の製造方法。
  2. 第１の配線に接続され、所定形状にパターニングされた整流作用を有する第１のシリコン層をその表面が第１の層間絶縁膜から露出した形で形成する整流層形成工程と、
    前記第１のシリコン層および前記第１の層間絶縁膜上に、酸化物が抵抗変化材料として機能するとともに、熱処理によってシリコンと反応して金属シリサイドを形成する金属を含む第１の金属膜を形成する金属膜形成工程と、
    熱処理を行って、前記第１のシリコン層の表面に自己整合的に第１のシリサイド層を形成するシリサイド層形成工程と、
    前記第１のシリサイド層を酸化させて、前記第１のシリコン層の上部に第１の抵抗変化層を形成する抵抗変化層形成工程と、
    前記第１の抵抗変化層と接続される所定形状の第２の配線を形成する第２の配線形成工程と、
    を含み、
    前記金属膜形成工程では、前記第１のシリコン層の上面を、前記第１の層間絶縁膜の上面の高さと略同じにした状態で、前記第１の金属膜を形成し、
    前記シリサイド層形成工程の後で前記抵抗変化層形成工程の前に、前記第１の層間絶縁膜の上面より突出して形成される前記第１のシリサイド層を除去する工程をさらに含むことを特徴とする不揮発性記憶装置の製造方法。
  3. 前記整流層形成工程では、前記第１のシリコン層を柱状にパターニングした後に、前記柱状の第１のシリコン層間に前記第１の層間絶縁膜を埋め込んで形成することを特徴とする請求項１または２に記載の不揮発性記憶装置の製造方法。
  4. 前記整流層形成工程では、前記第１の配線および第１のシリコン層を第１の方向に延在するストライプ状にパターニングし、
    前記第２の配線形成工程では、前記第１の抵抗変化層および前記第１の層間絶縁膜上に、前記第２の配線の配線材からなる第２の配線層と整流作用を有する第２のシリコン層とを順に形成し、積層方向に垂直な面内で前記第１の方向に直交する第２の方向に延在するストライプ状に前記第２のシリコン層および前記第２の配線層と前記第１の抵抗変化層と前記第１のシリコン層とをパターニングし、柱状構造の前記第１の抵抗変化層および前記第１のシリコン層と、ストライプ状の前記第２のシリコン層および前記第２の配線層とからなる第１の構造物を形成し、
    ストライプ状にパターニングされた前記第１の構造物間に第２の層間絶縁膜を埋め込み、前記第１の構造物と前記第２の層間絶縁膜上に酸化物が抵抗変化材料として機能するとともに、熱処理によってシリコンと反応して金属シリサイドを形成する金属を含む第２の金属膜を形成して、熱処理を行って、前記第２のシリコン層の表面に自己整合的に第２のシリサイド層を形成した後に、前記第２のシリサイド層を酸化させて、前記第２のシリコン層の上部に第２の抵抗変化層を形成し、前記第２の抵抗変化層および第２の層間絶縁膜上に、第３の配線層と整流作用を有する第３のシリコン層とを順に形成し、前記第１の方向に延在するストライプ状に前記第３のシリコン層および前記第３の配線層と前記第２の抵抗変化層と前記第２のシリコン層とをパターニングし、柱状構造の前記第２の抵抗変化層および前記第２のシリコン層と、ストライプ状の前記第３のシリコン層および前記第３の配線層とからなる第２の構造物を形成する工程と、
    ストライプ状にパターニングされた前記第２の構造物間に第３の層間絶縁膜を埋め込み、前記第２の構造物と前記第３の層間絶縁膜上に酸化物が抵抗変化材料として機能するとともに、熱処理によってシリコンと反応して金属シリサイドを形成する金属を含む第３の金属膜を形成して、熱処理を行って、前記第３のシリコン層の表面に自己整合的に第３のシリサイド層を形成した後に、前記第３のシリサイド層を酸化させて、前記第３のシリコン層の上部に第３の抵抗変化層を形成し、前記第３の抵抗変化層および前記第３の層間絶縁膜上に第３の配線の配線材からなる第４の配線層を形成し、前記第２の方向に延在するストライプ状に、前記第３の配線層および前記第３の抵抗変化層と前記第３のシリコン層をパターニングして、柱状構造の前記第３の抵抗変化層および前記第３のシリコン層と、前記第３の抵抗変化層と接続されるストライプ状の第４の配線とを形成する工程と、
    をさらに含むことを特徴とする請求項１または２に記載の不揮発性記憶装置の製造方法。
JP2009071675A 2009-03-24 2009-03-24 不揮発性記憶装置の製造方法 Expired - Fee Related JP4875118B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009071675A JP4875118B2 (ja) 2009-03-24 2009-03-24 不揮発性記憶装置の製造方法
US12/560,011 US7799702B1 (en) 2009-03-24 2009-09-15 Method of manufacturing nonvolatile memory device
KR1020100020842A KR101119253B1 (ko) 2009-03-24 2010-03-09 비휘발성 메모리 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009071675A JP4875118B2 (ja) 2009-03-24 2009-03-24 不揮発性記憶装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010225868A JP2010225868A (ja) 2010-10-07
JP4875118B2 true JP4875118B2 (ja) 2012-02-15

Family

ID=42733889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009071675A Expired - Fee Related JP4875118B2 (ja) 2009-03-24 2009-03-24 不揮発性記憶装置の製造方法

Country Status (3)

Country Link
US (1) US7799702B1 (ja)
JP (1) JP4875118B2 (ja)
KR (1) KR101119253B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4945609B2 (ja) * 2009-09-02 2012-06-06 株式会社東芝 半導体集積回路装置
US8466005B2 (en) * 2011-07-22 2013-06-18 Intermolecular, Inc. Method for forming metal oxides and silicides in a memory device
JP5657492B2 (ja) * 2011-09-01 2015-01-21 株式会社東芝 分子メモリ装置の製造方法
JP5564023B2 (ja) 2011-09-08 2014-07-30 株式会社東芝 不揮発性記憶装置の製造方法
JP2013089662A (ja) 2011-10-14 2013-05-13 Renesas Electronics Corp 半導体装置
US9343469B2 (en) 2012-06-27 2016-05-17 Intel Corporation Three dimensional NAND flash with self-aligned select gate
US9450022B1 (en) * 2012-09-05 2016-09-20 Hrl Laboratories, Llc Memristor devices and fabrication
US8802561B1 (en) * 2013-04-12 2014-08-12 Sandisk 3D Llc Method of inhibiting wire collapse
US9263459B1 (en) * 2014-09-26 2016-02-16 Intel Corporation Capping poly channel pillars in stacked circuits
KR102042086B1 (ko) 2018-01-03 2019-11-27 킹스정보통신(주) 암호화 통신 프로토콜 제어 모듈

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
KR100399072B1 (ko) * 2001-05-03 2003-09-26 주식회사 하이닉스반도체 강유전체 메모리 소자의 제조 방법
JP2004207681A (ja) * 2002-11-07 2004-07-22 Toshiba Corp 半導体装置及びその製造方法
JP3795882B2 (ja) * 2003-10-06 2006-07-12 株式会社東芝 半導体装置およびその製造方法
JP4783070B2 (ja) 2005-06-24 2011-09-28 シャープ株式会社 半導体記憶装置及びその製造方法
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
JP2008078404A (ja) * 2006-09-21 2008-04-03 Toshiba Corp 半導体メモリ及びその製造方法
JP5091491B2 (ja) * 2007-01-23 2012-12-05 株式会社東芝 不揮発性半導体記憶装置
KR101447176B1 (ko) * 2007-06-29 2014-10-08 쌘디스크 3디 엘엘씨 선택적으로 증착된 가역 저항-스위칭 소자를 사용하는 메모리 셀과 상기 메모리 셀을 형성하는 방법

Also Published As

Publication number Publication date
JP2010225868A (ja) 2010-10-07
US20100248422A1 (en) 2010-09-30
US7799702B1 (en) 2010-09-21
KR20100106912A (ko) 2010-10-04
KR101119253B1 (ko) 2012-03-20

Similar Documents

Publication Publication Date Title
JP4875118B2 (ja) 不揮発性記憶装置の製造方法
KR100668846B1 (ko) 상변환 기억 소자의 제조방법
JP5422237B2 (ja) 不揮発性記憶装置の製造方法
JP5422231B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US9070640B2 (en) Method of forming fine patterns of semiconductor device
US8649217B2 (en) Non-volatile memory device and manufacturing method of the same
TW201005873A (en) Method for fabricating self-aligned complimentary pillar structures and wiring
JP5135373B2 (ja) 不揮発性記憶装置
JP2006511965A (ja) 高密度不揮発性メモリを製作するための改良された方法
US8729667B2 (en) Non-volatile memory device and method of manufacturing the same
KR20090080751A (ko) 저항성 메모리 소자 및 그 제조방법
KR20150090472A (ko) 가변 저항 메모리 장치 및 그 제조 방법
KR20140073167A (ko) 반도체 소자의 미세 패턴 형성 방법
JP2013508986A (ja) ４倍ハーフピッチレリーフパターニングのための双側壁パターニングを用いたメモリ線および構造を形成する装置および方法
CN112768451A (zh) 半导体器件及其制造方法
KR20060042730A (ko) 저항 변화층을 스토리지 노드로 구비하는 메모리 소자의제조 방법
US9252192B2 (en) Methods of manufacturing semiconductor devices including a cross point cell array
CN100397615C (zh) 存储单元及其制造方法、半导体元件与存储单元阵列
KR20180003869A (ko) 반도체 소자 제조 방법
JP2011181844A (ja) 電極構造体及びその製造方法、並びに半導体装置
CN101853873B (zh) 用于存储器件的方柱形开关元件及其制造方法
CN110176471B (zh) 交叉点阵列器件及其制造方法
JP2011060896A (ja) 不揮発性記憶装置の製造方法
KR101120166B1 (ko) 상변화 기억 소자 및 그 제조방법
KR101899333B1 (ko) 상변화 메모리 장치의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees