JP4867831B2 - 無線icデバイス - Google Patents

無線icデバイス Download PDF

Info

Publication number
JP4867831B2
JP4867831B2 JP2007187060A JP2007187060A JP4867831B2 JP 4867831 B2 JP4867831 B2 JP 4867831B2 JP 2007187060 A JP2007187060 A JP 2007187060A JP 2007187060 A JP2007187060 A JP 2007187060A JP 4867831 B2 JP4867831 B2 JP 4867831B2
Authority
JP
Japan
Prior art keywords
correction circuit
wireless
circuit board
chip
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007187060A
Other languages
English (en)
Other versions
JP2009027341A (ja
Inventor
雄也 道海
伸郎 池本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2007187060A priority Critical patent/JP4867831B2/ja
Publication of JP2009027341A publication Critical patent/JP2009027341A/ja
Application granted granted Critical
Publication of JP4867831B2 publication Critical patent/JP4867831B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Details Of Aerials (AREA)
  • Support Of Aerials (AREA)

Description

本発明は、無線ICデバイス、特に、RFID(Radio Frequency Identification)システムに用いられる無線ICチップを有する無線ICデバイスに関する。
近年、物品の管理システムとして、誘導電磁界を発生するリーダライタと物品や容器などに付された所定の情報を記憶したICチップ(ICタグ、無線ICチップとも称する)とを非接触方式で通信し、情報を伝達するRFIDシステムが開発されている。
ICチップを搭載した無線ICデバイスとしては、従来、特許文献1に記載されているように、誘電体基板にダイポールアンテナ(一対の主アンテナ素子とインピーダンス整合部とからなる)を設け、ダイポールアンテナの端部にタグICを電気的に接続した無線ICタグが知られている。整合部はタグICと主アンテナ素子との間に配置され、両者をインピーダンス整合させる機能を有している。
しかしながら、この無線ICタグでは以下の問題点を有している。(1)タグICを主アンテナ素子に対して精度よく位置合わせして搭載する必要があるため、実装に時間がかかる。(2)タグICを主アンテナ素子に半田などの導電性接合材で導通状態となるように接続する必要がある。(3)主アンテナ素子とタグICとが電気的に導通状態で接続されているため、主アンテナ素子から静電気が侵入した場合、タグICが破壊される可能性がある。
特開2005−244778号公報
そこで、本発明の目的は、アンテナ素子と無線ICチップを変更することなく、放射板への実装性を高め、かつ、無線ICチップの静電気による破壊の可能性を解消した無線ICデバイスを提供することにある。
前記目的を達成するため、本発明に係る無線ICデバイスは、
入出力端子電極を有し、送受信信号を処理する無線ICチップと、
実装用電極部を備えた放射板と、
インダクタンス素子を含む第1のインピーダンス補正回路を設けた補正回路基板と、
を備え、
前記第1のインピーダンス補正回路が前記無線ICチップの入出力端子電極と電気的に導通状態で接続されているとともに、前記補正回路基板に設けた接続用電極と電気的に導通状態で接続されており、
前記接続用電極と前記放射板の実装用電極部とが電磁界結合していること、
を特徴とする。
本発明に係る無線ICデバイスにおいては、補正回路基板が放射板と無線ICチップとの間に挿入されており、放射板で受信された信号によって第1のインピーダンス補正回路を介して無線ICチップが動作され、該無線ICチップからの応答信号が第1のインピーダンス補正回路を介して放射板から外部に放射される。そして、前記インピーダンス補正回路によって補正回路基板と放射板との結合容量によるインピーダンスの変化分を補正するインピーダンス整合が行われ、無線ICチップが放射板に直接搭載されているときと同じ放射特性が得られる。また、補正回路基板は放射板に設けられた実装用電極部に、該電極部を変更することなくそのまま実装することができ、さらに、無線ICチップの端子電極の配置を変更する場合であっても、補正回路基板の電極配置などを変更することで、放射板などを設計変更する必要はない。さらに、放射板と第1のインピーダンス補正回路とは電磁界結合しており、電気的に導通してはいないので、放射板から侵入する静電気により無線ICチップが破壊されるおそれが解消される。また、結合容量が確保できる範囲で補正回路基板が実装されればよいため、放射板に対する搭載位置精度を緩和することができる。
本発明に係る無線ICデバイスにおいて、無線ICチップの入出力端子電極、補正回路基板に設けた接続用電極及び放射板の実装用電極部が平面透視で重なる部分を有することが好ましい。また、補正回路基板には共振回路及び/又は整合回路を備えていてもよい。さらに、第1のインピーダンス補正回路と放射板とは容量結合していてもよく、より具体的には、補正回路基板に設けた接続用電極と放射板の実装用電極部とが容量結合している。第1のインピーダンス補正回路は複数の共振回路を含んでいてもよい。さらに、放射板に第2のインピーダンス補正回路が設けられていてもよい。
補正回路基板はセラミックや液晶ポリマなど樹脂からなる多層基板で構成されていてもよい。多層基板で構成すれば、共振回路を構成するインダクタンス素子やキャパシタンス素子を高精度に内蔵可能であり、配線電極の形成の自由度が向上する。
なお、無線ICチップは、本無線ICデバイスが取り付けられる物品に関する各種情報がメモリされている以外に、情報が書き換え可能であってもよく、RFIDシステム以外の情報処理機能を有していてもよい。
本発明によれば、第1のインピーダンス補正回路によって補正回路基板と放射板との結合容量によるインピーダンスの変化分を補正するインピーダンス整合が行われ、無線ICチップが放射板に直接搭載されているときと同じ放射特性が得られる。特に、無線ICチップを変更する場合であっても、補正回路基板の電極配置などを変更することで、放射板などを設計変更する必要はない。さらに、放射板と第1のインピーダンス補正回路とは電磁界結合しており、電気的には導通していないので、放射板から侵入する静電気により無線ICチップが破壊されるおそれが解消される。
以下、本発明に係る無線ICデバイスの実施例について添付図面を参照して説明する。なお、各図において、共通する部品、部分は同じ符号を付し、重複する説明は省略する。
(無線ICデバイス、図1及び図2参照)
まず、本発明に係る無線ICデバイスの構成について図1及び図2を参照して説明する。この無線ICデバイスは、所定周波数の送受信信号を処理する無線ICチップ5と、該無線ICチップ5を搭載した補正回路基板10と、放射板21a,21bとから構成されている。
無線ICチップ5は、クロック回路、ロジック回路、メモリ回路などを含み、必要な情報がメモリされており、図2に示すように、裏面に入出力端子電極6a,6bが設けられている。
補正回路基板10は、インダクタンス素子を含む第1のインピーダンス補正回路を内蔵したもので、表面には第1のインピーダンス補正回路と接続された電極12a,12bが形成されている。また、補正回路基板10の裏面には第1のインピーダンス補正回路と接続された接続用外部電極19a,19bが形成されている。なお、接続用外部電極19a,19bは基板10の裏面から両側部、さらには上面にわたって形成されていてもよい。また、無線ICチップ5はエポキシ系、ポリイミド系などの樹脂製の保護膜にて覆われていてもよい。
放射板21a,21bは、一端部に実装用電極部22a,22bを備え、PETフィルムなどのフレキシブルな基板20上に、Al、Cu、Agなどの金属めっきや導電性ペーストなどによる電極膜をライン状に設けたものである。なお、基板20はPETフィルムのみならずセラミック製のプリント配線基板であってもよい。
無線ICチップ5は、入出力端子電極6a,6bが補正回路基板10の表面に設けた電極12a,12bに金属バンプ7を介して電気的に接続されている。なお、金属バンプ7の材料としては、Au、半田などを用いることができる。また、補正回路基板10は、接続用外部電極19a,19bが放射板21a,21bの実装用電極部22a,22bに接着剤23を介して接続されている。放射板21a,21b(実装用電極部22a,22b)と接続用外部電極19a,19bとは電磁界結合(本実施例では容量結合)している。従って、接着剤23は誘電性を有していることが好ましい。
図1に示されているように、無線ICチップ5の入出力端子電極6a,6b、補正回路基板10の接続用外部電極19a,19b及び放射板21a,21bの実装用電極部22a,22bが、補正回路基板10の主面から平面透視したとき重なっている部分がある。このような構造にすることにより、放射板21a,21bの実装部形状を変更することなく補正回路基板10を放射板21a,21b上に実装することができる。
補正回路基板10には、所定の共振周波数を有する共振回路を含む第1のインピーダンス補正回路(以下に図3などを参照して説明する)が内蔵されており、無線ICチップ5から発信された所定の周波数を有する送信信号を接続用外部電極19a,19bを介して放射板21a,21bに伝達し、かつ、放射板21a,21bで受けた信号から所定の周波数を有する受信信号を選択し、無線ICチップ5に供給する。それゆえ、この無線ICデバイスは、放射板21a,21bで受信された信号によって無線ICチップ5が動作され、該無線ICチップ5からの応答信号が放射板21a,21bから外部に放射される。
(第1のインピーダンス補正回路、図3及び図4参照)
図3に第1のインピーダンス補正回路の第1例を示す。このインピーダンス補正回路は、インダクタンス素子L1,L2からなる補正回路を有している。インダクタンス素子L1,L2の一端は無線ICチップ5の入出力端子電極6a,6bにそれぞれ電気的に導通状態で接続され、他端は放射板21a,21bとそれぞれ容量結合C1,C2している。容量結合C1,C2の一方の電極は接続用外部電極19a,19bであり、他方の電極は放射板21a,21bの実装用電極部22a,22bである。また、インダクタンス素子L1,L2は容量結合C1,C2によるインピーダンスの変化分を補正し、無線ICチップ5を放射板21a,21bに直接実装したときと同じ状態とする。さらに、無線ICチップ5と放射板21a,21bとのインピーダンス整合を補正する機能を有することも可能である。
図4に第1のインピーダンス補正回路の第2例を示す。このインピーダンス補正回路は、インダクタンス素子L1とキャパシタンス素子C3とからなる共振回路及びインダクタンス素子L2とキャパシタンス素子C3とからなる共振回路を有している。その他の構成、接続関係は前記第1例と同様である。
(補正回路基板の構造、図5参照)
図5に第1例である第1のインピーダンス補正回路を設けた補正回路基板10の積層構造を示す。この補正回路基板10は、誘電体からなるセラミックシート11A〜11Fを積層、圧着、焼成したもので、シート11Aには電極12a,12bとビアホール導体13a,13bが形成され、シート11B〜11Eには導体パターン15a,15bとビアホール導体13c,13dが形成されている。さらに、シート11Fには導体パターン15a,15bとビアホール導体13e,13fが形成されている。
以上のシート11A〜11Fを積層することにより、ビアホール導体13c,13dにて螺旋状に接続された導体パターン15a,15bにてインダクタンス素子L1,L2が構成される。インダクタンス素子L1,L2の一端はビアホール導体13a,13bを介して表面の電極12a,12bにそれぞれ接続される。また、インダクタンス素子L1,L2の他端はビアホール導体13e,13fを介して接続用外部電極19a,19bに接続される。そして、接続用電極12a,12bが金属バンプ7(図1参照)を介して無線ICチップ5の端子電極6a,6bと電気的に接続される。
また、補正回路基板10の裏面には接続用外部電極19a,19bが導体ペーストの塗布などで設けられている。接続用外部電極19aは放射板21aの実装用電極部22aと容量結合し(C1)、接続用外部電極19bは放射板21bの実装用電極部22bと容量結合する(C2)。なお、接続用外部電極19a,19bの下に別のシートを設け、補正回路基板10の内部に接続用外部電極19a,19bを内蔵させてもよい。
以上の構成からなる無線ICデバイスにおいては、補正回路基板10が放射板21a,21bと無線ICチップ5との間に挿入されており、補正回路基板10に設けたインピーダンス補正回路によって接続用外部電極19a,19bと放射板21a,21bとの結合容量によるインピーダンスの変化分の補正を行うインピーダンス整合が行われ、無線ICチップ5を放射板21a,21bに直接実装したときと同じ放射特性が得られる。また、補正回路基板10は放射板21a,21bの実装用電極部22a,22bに、該電極部22a,22bを変更することなくそのまま実装することができ、無線ICチップ5の端子電極の配置を変更する場合であっても、補正回路基板10の電極配置などを変更することで、放射板21a,21bなどを設計変更する必要はない。さらに、放射板21a,21bと第1のインピーダンス補正回路とは容量結合しており、電気的に導通してはいないので、放射板21a,21bから侵入する静電気により無線ICチップ5が破壊されるおそれが解消される。
また、補正回路基板10は多層基板として小型に構成されているため、無線ICチップ5はこのような小型の補正回路基板10に搭載すればよく、従来から広く使用されているIC実装機などを用いることができ、実装コストが低減する。また、共振回路を含む場合、使用周波数帯を変更するに際しては、共振回路の設計を変更するだけでよく、放射板21a,21bなどはそのまま用いてもよい。
また、第1のインピーダンス補正回路は前記第2例に示したように、複数の共振回路を含んでいれば、無線ICデバイスを広帯域化することができる。
さらに、各セラミックシート11A〜11Fは磁性体のセラミック材料からなるシートであってもよく、補正回路基板10は従来から用いられているシート積層法、厚膜印刷法などの多層基板の製作工程により容易に得ることができる。
なお、補正回路基板10はセラミック以外のポリイミドや液晶ポリマなど樹脂からなる多層基板で構成されていてもよい。多層基板で構成すれば、共振回路を構成するインダクタンス素子やキャパシタンス素子を高精度に内蔵可能であり、配線電極の形成の自由度が向上する。
(第2のインピーダンス補正回路、図6〜図8参照)
本発明に係る無線ICデバイスにおいては、放射板21a,21bに補助的なインピーダンス補正機能(第2のインピーダンス補正回路)を付加してもよい。
第2のインピーダンス補正回路は、図6及び図7に示すように、放射板21a,21bのそれぞれの端部にインダクタンス素子L4,L4を設けることにより構成できる。図6に示す第1のインピーダンス補正回路は図4に示した第2例を用いている。図7に示す第1のインピーダンス補正回路は、インダクタンス素子L1,L2,L3で共振回路を構成するとともにインピーダンスの整合を行っている。
さらに、図8(A)に示す放射板21a,21bを長くすることにより(図8(B)参照)、補助的にインピーダンスの整合を補正することができる。また、図8(C)に示すように、放射板21a,21bの一部分をミアンダ形状部21a’、21b’とすることによっても補助的にインピーダンスの整合を補正することができる。
(他の実施例)
なお、本発明に係る無線ICデバイスは前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
例えば、共振回路やインピーダンス補正回路は様々な構成のものを採用できる。また、前記実施例に示した接続用外部電極や補正回路基板の材料はあくまで例示であり、必要な特性を有する材料であれば、任意のものを使用することができる。さらに、無線ICチップを補正回路基板に実装するのに、金属バンプ以外の処理を用いてもよい。
本発明に係る無線ICデバイスの一実施例を示し、(A)は平面図、(B)は断面図である。 無線ICチップを示す斜視図である。 インピーダンス補正回路の第1例を示す等価回路図である。 インピーダンス補正回路の第2例を示す等価回路図である。 補正回路基板を示す分解斜視図である。 補助的なインピーダンス補正回路を設けた第3例を示す等価回路図である。 補助的なインピーダンス補正回路を設けた第4例を示す等価回路図である。 補助的にインピーダンスを補正する形態を示す説明図である。
符号の説明
5…無線ICチップ
6a,6b…入出力端子電極
10…補正回路基板
19a,19b…接続用外部電極
21a,21b…放射板
22a,22b…実装用電極部
L1〜L4…インダクタンス素子
C1,C2…容量結合
C3…キャパシタンス素子

Claims (9)

  1. 入出力端子電極を有し、送受信信号を処理する無線ICチップと、
    実装用電極部を備えた放射板と、
    インダクタンス素子を含む第1のインピーダンス補正回路を設けた補正回路基板と、
    を備え、
    前記第1のインピーダンス補正回路が前記無線ICチップの入出力端子電極と電気的に導通状態で接続されているとともに、前記補正回路基板に設けた接続用電極と電気的に導通状態で接続されており、
    前記接続用電極と前記放射板の実装用電極部とが電磁界結合していること、
    を特徴とする無線ICデバイス。
  2. 前記無線ICチップの入出力端子電極、前記補正回路基板に設けた接続用電極及び前記放射板の実装用電極部が平面透視で重なる部分を有することを特徴とする請求項1に記載の無線ICデバイス。
  3. 前記補正回路基板に共振回路を備えていることを特徴とする請求項1又は請求項2に記載の無線ICデバイス。
  4. 前記補正回路基板に整合回路を備えていることを特徴とする請求項1ないし請求項3のいずれかに記載の無線ICデバイス。
  5. 前記第1のインピーダンス補正回路と前記放射板とは容量結合していることを特徴とする請求項1ないし請求項4のいずれかに記載の無線ICデバイス。
  6. 前記補正回路基板に設けた接続用電極と前記放射板の実装用電極部とが容量結合していることを特徴とする請求項5に記載の無線ICデバイス。
  7. 前記第1のインピーダンス補正回路は複数の共振回路を含んでいることを特徴とする請求項1ないし請求項6のいずれかに記載の無線ICデバイス。
  8. 前記放射板に第2のインピーダンス補正回路が設けられていることを特徴とする請求項1ないし請求項7のいずれかに記載の無線ICデバイス。
  9. 前記補正回路基板は多層基板で構成されていることを特徴とする請求項1ないし請求項8のいずれかに記載の無線ICデバイス。
JP2007187060A 2007-07-18 2007-07-18 無線icデバイス Active JP4867831B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007187060A JP4867831B2 (ja) 2007-07-18 2007-07-18 無線icデバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007187060A JP4867831B2 (ja) 2007-07-18 2007-07-18 無線icデバイス

Publications (2)

Publication Number Publication Date
JP2009027341A JP2009027341A (ja) 2009-02-05
JP4867831B2 true JP4867831B2 (ja) 2012-02-01

Family

ID=40398753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007187060A Active JP4867831B2 (ja) 2007-07-18 2007-07-18 無線icデバイス

Country Status (1)

Country Link
JP (1) JP4867831B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010268023A (ja) * 2009-05-12 2010-11-25 Toppan Printing Co Ltd Icタグ
JP5310855B2 (ja) 2009-12-01 2013-10-09 株式会社村田製作所 アンテナマッチング装置、アンテナ装置及び移動体通信端末

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR9808620A (pt) * 1997-03-10 2000-05-16 Precision Dynamics Corp Elementos reativamente acoplados em circuitos sobre substratos flexìveis
JP2004336250A (ja) * 2003-05-02 2004-11-25 Taiyo Yuden Co Ltd アンテナ整合回路、アンテナ整合回路を有する移動体通信装置、アンテナ整合回路を有する誘電体アンテナ
JP4393228B2 (ja) * 2004-02-27 2010-01-06 シャープ株式会社 小型アンテナ及びそれを備えた無線タグ
JP2007150868A (ja) * 2005-11-29 2007-06-14 Renesas Technology Corp 電子装置およびその製造方法

Also Published As

Publication number Publication date
JP2009027341A (ja) 2009-02-05

Similar Documents

Publication Publication Date Title
JP5521686B2 (ja) アンテナ装置及び無線通信デバイス
US8342416B2 (en) Wireless IC device, wireless IC module and method of manufacturing wireless IC module
EP2928015B1 (en) Radio frequency ic device and electronic apparatus
US8596545B2 (en) Component of wireless IC device and wireless IC device
US7967216B2 (en) Wireless IC device
US8413907B2 (en) Wireless IC device and electronic apparatus
WO2012117843A1 (ja) 無線通信デバイス
JP2009025870A (ja) 無線icデバイス、その検査システム及び該検査システムを用いた無線icデバイスの製造方法
JP5076851B2 (ja) 無線icデバイス
JP4867831B2 (ja) 無線icデバイス
JP4840275B2 (ja) 無線icデバイス及び電子機器
JP4930236B2 (ja) 無線icデバイス
JP2012137894A (ja) 無線icデバイス
US8941552B2 (en) Composite printed wiring board and wireless communication system
JP5034736B2 (ja) 無線icデバイス
JP5098478B2 (ja) 無線icデバイス及びその製造方法
JP5162988B2 (ja) 無線icデバイス及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111031

R150 Certificate of patent or registration of utility model

Ref document number: 4867831

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3