JP4865503B2 - リーク電流低減回路 - Google Patents
リーク電流低減回路 Download PDFInfo
- Publication number
- JP4865503B2 JP4865503B2 JP2006291337A JP2006291337A JP4865503B2 JP 4865503 B2 JP4865503 B2 JP 4865503B2 JP 2006291337 A JP2006291337 A JP 2006291337A JP 2006291337 A JP2006291337 A JP 2006291337A JP 4865503 B2 JP4865503 B2 JP 4865503B2
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- potential
- power supply
- leakage current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Description
図1は、本発明のリーク電流低減回路の第1の基本構成を示す。
図1(a) は論理回路11と正の電源電位(Vdd) との間に、パワースイッチを構成するnMOSトランジスタ12とpMOSトランジスタ13がそれぞれ高電位側および低電位側になるように縦属に接続し、ゲート電位制御回路10が各トランジスタのゲート電位を制御する構成である。ゲート電位制御回路10は、論理回路11の動作停止時(オフ時)にnMOSトランジスタ12のゲート端子を接地電位(0V) とし、pMOSトランジスタ13のゲート端子を正の電源電位(Vdd) としてそれぞれ非導通とする制御を行い、論理回路11の動作時(オン時)にnMOSトランジスタ12のゲート端子を正の電源電位以上(≧Vdd)とし、pMOSトランジスタ13のゲート電位を接地電位(0V) としてそれぞれ導通させる制御を行う。本基本構成は、以下に示す図3,5,7,9の各実施形態の第1の構成例に対応する。
図2は、本発明のリーク電流低減回路の第2の基本構成を示す。
本構成は論理回路11と正の電源電位(Vdd) との間に、パワースイッチを構成するnMOSトランジスタ12を接続し、論理回路11と接地電位(0V) との間に、パワースイッチを構成するpMOSトランジスタ13を接続し、ゲート電位制御回路40が各トランジスタのゲート電位を制御する構成である。ゲート電位制御回路40は、論理回路11の動作停止時(オフ時)にnMOSトランジスタ12のゲート端子を接地電位(0V) とし、pMOSトランジスタ13のゲート端子を正の電源電位(Vdd) としてそれぞれ非導通とする制御を行う。また、論理回路11の動作時(オン時)に、nMOSトランジスタ12のゲート端子を正の電源電位以上(≧Vdd)とし、pMOSトランジスタ13のゲート電位を接地電位以下(≦0V)としてそれぞれ導通させる制御を行う。本基本構成は、以下に示す図11〜図15の各実施形態の構成例に対応する。
図3は、本発明のリーク電流低減回路の第1の実施形態の第1の構成例を示す。図3(a) は論理回路11が動作停止時(オフ時)の接続状態を示し、図3(b) は論理回路11が動作時(オン時)の接続状態を示す。
図5は、本発明のリーク電流低減回路の第2の実施形態の第1の構成例を示す。図5(a) は論理回路11が動作停止時(オフ時)の接続状態を示し、図5(b) は論理回路11が動作時(オン時)の接続状態を示す。
図7は、本発明のリーク電流低減回路の第3の実施形態の第1の構成例を示す。図7(a) は論理回路11が動作停止時(オフ時)の接続状態を示し、図7(b) は論理回路11が動作時(オン時)の接続状態を示す。
図9は、本発明のリーク電流低減回路の第4の実施形態の第1の構成例を示す。図9(a) は論理回路11が動作停止時(オフ時)の接続状態を示し、図9(b) は論理回路11が動作時(オン時)の接続状態を示す。
図11は、本発明のリーク電流低減回路の第5の実施形態を示す。図11(a) は論理回路11が動作停止時(オフ時)の接続状態を示し、図11(b) は論理回路11が動作時(オン時)の接続状態を示す。
図13は、本発明のリーク電流低減回路の第6の実施形態の第1の構成例を示す。図13(a) は論理回路11が動作停止時(オフ時)の接続状態を示し、図13(b) は論理回路11が動作時(オン時)の接続状態を示す。
11 論理回路
12 nMOSトランジスタ
13 pMOSトランジスタ
14,15,16,17 スイッチ
21,22 電圧変換器(DC/DCコンバータ)
31,32 電圧制御回路
91 論理回路
92 pMOSトランジスタ
93 nMOSトランジスタ
94,95,96,97 スイッチ
Claims (6)
- 論理回路と電源との間に接続されるパワースイッチを論理回路の間欠動作に合わせて制御し、パワースイッチを導通して論理回路への電源供給を行うとともに、パワースイッチを非導通にして論理回路への電源供給を停止したときのリーク電流を低減するリーク電流低減回路において、
前記パワースイッチは、正の電源電位と前記論理回路の電源端子との間に、高電位側からnMOSトランジスタとpMOSトランジスタの順に縦属に接続した構成とし、
前記論理回路の動作停止時に前記pMOSトランジスタのゲート端子を正の電源電位に接続して非導通とし、前記論理回路の動作時に前記pMOSトランジスタのゲート電位を接地電位に接続して導通させるスイッチを備え、
前記論理回路の動作停止時に前記nMOSトランジスタのゲート端子を前記接地電位に設定して非導通とし、前記論理回路の動作時に前記nMOSトランジスタのゲート端子を前記正の電源電位以上の電位に設定して導通させる電圧変換器を備えた
ことを特徴とするリーク電流低減回路。 - 論理回路と電源との間に接続されるパワースイッチを論理回路の間欠動作に合わせて制御し、パワースイッチを導通して論理回路への電源供給を行うとともに、パワースイッチを非導通にして論理回路への電源供給を停止したときのリーク電流を低減するリーク電流低減回路において、
前記パワースイッチは、接地電位と前記論理回路の電源端子との間に、高電位側からnMOSトランジスタとpMOSトランジスタの順に縦属に接続した構成とし、
前記論理回路の動作停止時に前記nMOSトランジスタのゲート端子を接地電位に接続して非導通とし、前記論理回路の動作時に前記nMOSトランジスタのゲート端子を正の電源電位に接続して導通させるスイッチを備え、
前記論理回路の動作停止時に前記pMOSトランジスタのゲート端子を前記正の電源電位に設定して非導通とし、前記論理回路の動作時に前記pMOSトランジスタのゲート端子を前記接地電位以下の電位に設定して導通させる電圧変換器を備えた
ことを特徴とするリーク電流低減回路。 - 論理回路と電源との間に接続されるパワースイッチを論理回路の間欠動作に合わせて制御し、パワースイッチを導通して論理回路への電源供給を行うとともに、パワースイッチを非導通にして論理回路への電源供給を停止したときのリーク電流を低減するリーク電流低減回路において、
前記パワースイッチは、正の電源電位と前記論理回路の電源端子との間に、高電位側からnMOSトランジスタとpMOSトランジスタの順に縦属に接続した構成とし、
前記論理回路の動作停止時に前記pMOSトランジスタのゲート端子を正の電源電位に接続して非導通とし、前記論理回路の動作時に前記pMOSトランジスタのゲート電位を接地電位に接続して導通させるスイッチを備え、
前記論理回路の動作停止時に前記nMOSトランジスタのゲート端子を前記接地電位に設定して非導通とし、前記論理回路の動作時に前記正の電源電位が供給され、前記nMOSトランジスタのゲート端子の電位を前記論理回路の電源端子の電位に応じて制御して導通させる電圧制御回路を備えた
ことを特徴とするリーク電流低減回路。 - 論理回路と電源との間に接続されるパワースイッチを論理回路の間欠動作に合わせて制御し、パワースイッチを導通して論理回路への電源供給を行うとともに、パワースイッチを非導通にして論理回路への電源供給を停止したときのリーク電流を低減するリーク電流低減回路において、
前記パワースイッチは、接地電位と前記論理回路の電源端子との間に、高電位側からnMOSトランジスタとpMOSトランジスタの順に縦属に接続した構成とし、
前記論理回路の動作停止時に前記nMOSトランジスタのゲート端子を接地電位に接続して非導通とし、前記論理回路の動作時に前記nMOSトランジスタのゲート端子を正の電源電位に接続して導通させるスイッチを備え、
前記論理回路の動作停止時に前記pMOSトランジスタのゲート端子を前記正の電源電位に設定して非導通とし、前記論理回路の動作時に前記接地電位が供給され、前記pMOSトランジスタのゲート端子の電位を前記論理回路の電源端子の電位に応じて制御して導通させる電圧制御回路を備えた
ことを特徴とするリーク電流低減回路。 - 論理回路と電源との間に接続されるパワースイッチを論理回路の間欠動作に合わせて制御し、パワースイッチを導通して論理回路への電源供給を行うとともに、パワースイッチを非導通にして論理回路への電源供給を停止したときのリーク電流を低減するリーク電流低減回路において、
前記パワースイッチは、正の電源電位と前記論理回路の電源端子との間に、高電位側からnMOSトランジスタとpMOSトランジスタの順に縦属に接続した構成とし、
前記論理回路の動作停止時に前記pMOSトランジスタのゲート端子を正の電源電位に接続して非導通とし、前記論理回路の動作時に前記pMOSトランジスタのゲート電位を接地電位に接続して導通させるスイッチを備え、
前記論理回路の動作停止時に前記接地電位を出力し、前記論理回路の動作時に前記正の電源電位以上の電位を出力する電圧変換器を備え、
前記論理回路の動作停止時に前記電圧変換器から前記接地電位が供給され、前記nMOSトランジスタのゲート端子を前記接地電位に設定して非導通とし、前記論理回路の動作時に前記電圧変換器から前記正の電源電位以上の電位が供給され、前記nMOSトランジスタのゲート端子の電位を前記論理回路の電源端子の電位に応じて制御して導通させる電圧制御回路を備えた
ことを特徴とするリーク電流低減回路。 - 論理回路と電源との間に接続されるパワースイッチを論理回路の間欠動作に合わせて制御し、パワースイッチを導通して論理回路への電源供給を行うとともに、パワースイッチを非導通にして論理回路への電源供給を停止したときのリーク電流を低減するリーク電流低減回路において、
前記パワースイッチは、接地電位と前記論理回路の電源端子との間に、高電位側からnMOSトランジスタとpMOSトランジスタの順に縦属に接続した構成とし、
前記論理回路の動作停止時に前記nMOSトランジスタのゲート端子を接地電位に接続して非導通とし、前記論理回路の動作時に前記nMOSトランジスタのゲート端子を正の電源電位に接続して導通させるスイッチを備え、
前記論理回路の動作停止時に前記正の電源電位を出力し、前記論理回路の動作時に前記接地電位以下の電位を出力する電圧変換器を備え、
前記論理回路の動作停止時に前記電圧変換器から前記正の電源電位が供給され、前記pMOSトランジスタのゲート端子を前記正の電源電位に設定して非導通とし、前記論理回路の動作時に前記電圧変換器から前記接地電位以下の電位が供給され、前記pMOSトランジスタのゲート端子の電位を前記論理回路の電源端子の電位に応じて制御して導通させる電圧制御回路を備えた
ことを特徴とするリーク電流低減回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006291337A JP4865503B2 (ja) | 2006-07-14 | 2006-10-26 | リーク電流低減回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006194028 | 2006-07-14 | ||
JP2006194028 | 2006-07-14 | ||
JP2006291337A JP4865503B2 (ja) | 2006-07-14 | 2006-10-26 | リーク電流低減回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011225766A Division JP5234858B2 (ja) | 2006-07-14 | 2011-10-13 | リーク電流低減回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008042870A JP2008042870A (ja) | 2008-02-21 |
JP4865503B2 true JP4865503B2 (ja) | 2012-02-01 |
Family
ID=39177343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006291337A Expired - Fee Related JP4865503B2 (ja) | 2006-07-14 | 2006-10-26 | リーク電流低減回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4865503B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4516587B2 (ja) * | 2007-08-29 | 2010-08-04 | 日本電信電話株式会社 | 蓄電回路 |
CN115549230B (zh) * | 2022-01-25 | 2023-06-23 | 荣耀终端有限公司 | 一种充电控制电路和终端 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2631335B2 (ja) * | 1991-11-26 | 1997-07-16 | 日本電信電話株式会社 | 論理回路 |
JP3314185B2 (ja) * | 1995-05-26 | 2002-08-12 | 日本電信電話株式会社 | 電力制御機能を有する論理回路 |
US6166985A (en) * | 1999-04-30 | 2000-12-26 | Intel Corporation | Integrated circuit low leakage power circuitry for use with an advanced CMOS process |
JP4580202B2 (ja) * | 2004-09-03 | 2010-11-10 | 富士通セミコンダクター株式会社 | 半導体装置の電圧供給回路 |
WO2007008579A2 (en) * | 2005-07-08 | 2007-01-18 | Zmos Technology, Inc. | Source transistor configurations and control methods |
-
2006
- 2006-10-26 JP JP2006291337A patent/JP4865503B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008042870A (ja) | 2008-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100912414B1 (ko) | 승압/강압 dc-dc 컨버터 | |
JP4689377B2 (ja) | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 | |
JP5169170B2 (ja) | 降圧型スイッチングレギュレータ | |
CN101218734A (zh) | 升压型、降压型开关调节器及其控制电路、使用了它的电子设备 | |
JP2005278378A (ja) | チャージポンプ回路 | |
JP2007043861A (ja) | 電源装置及びこれを用いた電気機器 | |
JP3036457B2 (ja) | スイッチング電源装置 | |
CN116742920B (zh) | 一种nmos功率开关管驱动电路及其控制方法 | |
JP2008061388A (ja) | 半導体装置、降圧チョッパレギュレータ、電子機器 | |
JP5234858B2 (ja) | リーク電流低減回路 | |
JP2006203747A (ja) | チャージポンプ回路 | |
JP4865503B2 (ja) | リーク電流低減回路 | |
JP4755455B2 (ja) | パワートランジスタのオンオフを制御する制御回路およびそれを用いたスイッチングレギュレータならびに電子機器 | |
EP2614588A1 (en) | Controlled switch | |
TWI710202B (zh) | 開關調節器 | |
US20130162234A1 (en) | Buck regulation of a boost regulator | |
JP7329411B2 (ja) | アナログスイッチ | |
TWI493855B (zh) | 電壓轉換電路 | |
CN102761243B (zh) | 自适应电荷泵 | |
JP4498073B2 (ja) | チャージポンプ回路 | |
JP2012223007A (ja) | Dc−dcコンバータ | |
KR20080045351A (ko) | 단일형 트랜지스터를 포함한 논리 회로 및 이를 이용한회로 | |
JPH08162934A (ja) | 昇圧回路を有するhブリッジ回路 | |
JP2005117830A (ja) | チャージポンプ回路 | |
US20230057051A1 (en) | Self clocked low power doubling charge pump |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4865503 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |