JP4856503B2 - Todクロックをステアリングするためのシステムおよび方法 - Google Patents
Todクロックをステアリングするためのシステムおよび方法 Download PDFInfo
- Publication number
- JP4856503B2 JP4856503B2 JP2006243549A JP2006243549A JP4856503B2 JP 4856503 B2 JP4856503 B2 JP 4856503B2 JP 2006243549 A JP2006243549 A JP 2006243549A JP 2006243549 A JP2006243549 A JP 2006243549A JP 4856503 B2 JP4856503 B2 JP 4856503B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- clock
- tod
- steering
- tod clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Electric Clocks (AREA)
Description
d=b+(Tr−s)・r・2−44
Tb=Tr+d
マシンが旧エピソードで動作している場合、現在開始時刻は旧エピソード開始時刻(old.s)から取得され、新エピソードの場合は新エピソード開始時刻(new.s)から取得される。現在開始時刻(s)は64ビットの符号なし2進整数であり、TODクロックのビット0〜63と位置合わせされるものとみなされる。ステアリング調整の計算では、物理クロック(Tr)の値から現在開始時刻(s)を引いて、64ビット符号なし差(Tr−s)を形成する。この減算中、ビット位置0からの借り(またはけた上げ)は無視される。
マシンが旧エピソードで動作している場合、現在基本オフセットは旧エピソード基本オフセット(old.b)から取得され、新エピソードの場合は新エピソード基本オフセット(new.b)から取得される。現在基本オフセット(b)は64ビットの符号なし2進整数であり、TODクロックのビット0〜63と位置合わせされるものとみなされる。
マシンが旧エピソードで動作している場合、現在微ステアリング・レート(f)および現在総ステアリング・レート(g)は、それぞれ旧エピソードの微ステアリング・レート(old.f)および総ステアリング・レート(old.g)から取得され、新エピソードの場合は、それぞれ新エピソードの微ステアリング・レート(new.f)および総ステアリング・レート(new.g)から取得される。現在合計ステアリング・レート(r)は、現在微ステアリング・レート(f)と現在総ステアリング・レート(g)の合計から取得される。この加算では、ビット位置0からのけた上げがあっても無視される。現在合計ステアリング・レート(r)は32ビット符号付き2進固定小数点値であり、本発明の一実施形態に従って2−44倍にスケーリングされるとみなされる。32ビットの2進符号なし数として扱われる(r)の絶対値に64ビットの符号なし差(Tr−s)を掛けて、96ビットの符号なし2進積を形成し、これが44桁だけ右にシフトされて52ビットの中間結果が形成される。その後、左側に12のゼロが付加されて、64ビットの調整値が形成される。rがゼロの場合、現在基本オフセットがTODオフセットとして直接使用され、乗算は不要である。rが正の場合、調整値を現在基本オフセット(b)に加えてTODオフセット(d)が形成され、rが負の場合、現在基本オフセット(b)から調整値を引いてTODオフセット(d)が形成される。この加算(または減算)中に発生するけた上げ(または借り)は無視される。rが負の場合、単一のエピソード内でTODオフセット更新イベントが発生するたびに、マシンは、現在TODオフセット(d)を計算した後、プログラムから見て論理TODクロックが前進するように見えることを保証するのに十分な長さだけ遅延することによって、インターロックを提供する。
TODオフセットは、TODクロックのビット0〜63と位置合わせされた64ビット値である。64ビットの符号なし2進値として扱われるTODオフセットのコンテンツが物理クロックに追加され、基本マシンTODクロックが取得される。この追加では、ビット位置0からのけた上げがあっても無視される。モデルによって、TODクロックのレゾリューションを超えたビットに対応するTODオフセットの右端のビットを実装せずに、ゼロとして扱うことができる。
システムは、汎用レジスタ内の機能コードによって指定された、いくつかのタイミング機構機能を実装する。機能の結果、すなわち、要求された機能が実行されたこと、または要求された機能が使用不可であることを示すように、状況コードが設定される。他の汎用レジスタは、ストレージ内にパラメータ・ブロックのアドレスを含む。1)パラメータ・ブロック内に情報を配置するPTFF照会機能、および2)パラメータ・ブロックから取得した情報を使用するPTFF制御機能という、2タイプのPERFORM TIMING FACILITY FUNCTION(PTFF)機能が実装される。あるビット位置、たとえば汎用レジスタのビット位置57〜63は、機能コードを含む。図4は、割り当てられた機能コードを示す。他の汎用レジスタは、ストレージ内にパラメータ・ブロックの左端バイトの論理アドレスを含む。PERFORM TIMING FACILITY FUNCTIONの機能コードは、以下のように提供される。
abs(r) rの絶対値
‖ 連結。たとえば、Tv[0:57]‖pa6は、64ビット値を形成するために、仮想マシンTODクロックの58ビットが6ビット・プロセッサ・アドレスと連結されることを示す
0b111 3つの1ビットのフィールド
0b1111 4つの1ビットのフィールド
d TODオフセット・レジスタ(各CPUで実装される)
op2 SCK、STCK、STCKE、SCKC、STCKC、SPT、またはSTPTの第2オペランド
pa6 6ビットのプロセッサ・アドレス
pax プロセッサ・アドレスを含む40ビットの非ゼロ・フィールド
pr 基本マシンTODプログラム可能レジスタの16ビットの右半分
r 現在の合計ステアリング・レートを示す32ビットの符号付き2進整数
SDB ステアリング・インターフェース・データ・ブロック。SDBのコンテンツにはold.s、old.b、old.f、old.g、new.s、new.b、new.f、およびnew.gが含まれる。
t1 擬似コード・ルーチンの始めの、物理クロックの上位ビット(0:41または0:57)を含む64ビットのタイムスタンプ
t2 擬似コード・ルーチンの終わりの、物理クロックの上位ビット(0:41または0:57)を含む64ビットのタイムスタンプ(t2>t1の場合、ルーチンが結局は完了しなかったことを示すので、擬似コードはループする)
tcs ゲストの論理クロックが開始する場合のハイパーバイザ論理時間
v41 ビット位置41における1の64ビット値。したがって、TODクロック形式ではビット位置42からのけた上がりの時間値を表す
z(n) nゼロ・ビットのフィールド。たとえばz(8)はゼロの8ビット・フィールド
この機能に使用されるパラメータ・ブロックは、直近のTODオフセット更新イベント時の物理クロックの値である64ビットの物理クロック値(pb.Tu)を含む値を戻す。戻される64ビットのTODオフセット値(pb.d)は、TODオフセット(d)の値を示す。戻される64ビットの論理TODオフセット値(pb.dl)は、Tc(現在レベルのCPU実行に関する論理TODクロック)を取得するためにTr(物理クロック)に追加される現在の値を示し、戻される64ビットのTODエポック差値(pb.ed)は、現在レベルのCPU実行に関するTODエポック差である。PTFF−QTOの擬似コード記述は以下のように提供される。
この機能に使用されるパラメータ・ブロックは、直近のTODオフセット更新イベント時の物理クロックの値である64ビットの物理クロック値(pb.Tu)を含む値を戻す。残りのフィールドは、旧エピソードおよび新エピソードのレジスタの値である。PTFF−QSIの擬似コード記述は以下のように提供される。
この機能に使用されるパラメータ・ブロックは、物理クロックの現在値である64ビットの物理クロック値(pb.Tr)を含む値を戻す。PTFF−QPTの擬似コード記述は以下のように提供される。
この機能に使用されるパラメータ・ブロックは、符号なし2進値として扱われ、次のエピソードの基本オフセットに追加される、64ビット値(pb.a)を提供する。この追加では、ビット位置0からのけた上げがあっても無視される。次のエピソードがすでにスケジューリングされており、まだアクティブになっていない場合、new.bがpb.aとnew.bとの合計に置き換えられ、他のアクションは実行されない。次のエピソードがスケジューリングされていない場合、新エピソード・レジスタは旧エピソード・レジスタ内に保存され、新エピソードがスケジューリングされる。新エピソード開始時刻(new.s)は、次のTODオフセット更新イベント時の物理クロックの値となる値に設定され、新エピソード基本オフセット(new.b)は、pb.aと、現在のステアリング・パラメータを使用して算出された、それと同じインスタント時のTODオフセットの値であったであろう値との合計に設定される。
この機能に使用されるパラメータ・ブロックは、TODオフセットを置き換える64ビット値(pb.d)を提供する。基本マシン・レベルで発行された場合、次のエピソードがすでにスケジューリングされており、まだアクティブでなければ、pb.dはnew.bを置き換え、他のアクションは実行されない。次のエピソードがスケジューリングされていない場合、新エピソード・レジスタは旧エピソード・レジスタ内に保存され、新エピソードがスケジューリングされる。新エピソード開始時刻(new.s)は、物理クロックが次のTODオフセット更新イベント時の物理クロックの値となる値に設定され、新エピソード基本オフセット(new.b)は、pb.dの値に設定される。ステアリング・レートはこの機能によって変更されず、新エピソードがスケジューリングされている場合、新エピソードの微ステアリングおよび総ステアリングのレートは現在の値と同じである。論理区画または仮想マシン・レベルで発行された場合、この機能はハイパーバイザによってシミュレート可能であり、CPU実行の現在のレベル(それぞれDpまたはDv)に関するTODエポック差で動作し、新エピソードはスケジューリングされず、変更は即時有効となる。TODオフセット設定機能の実行は、TODオフセット・レジスタのコンテンツ全体が、構成内のすべてのCPUから見て一斉かつ同時に更新されるように見えるようにインターロックされる。しかしながら、構成内のCPUによる論理TODクロックへのアクセスは人為的に遅延されないため、TODオフセットを小さな値に置き換えると、論理TODクロックが後退するように見える可能性がある。PTFF−STOの擬似コード記述は以下のように提供される。
この機能に使用されるパラメータ・ブロックは、次のエピソードの微ステアリング・レートとなる32ビット値(pb.f)を提供する。次のエピソードが既にスケジューリングされており、まだアクティブになっていない場合、pb.fはnew.fを置き換え、他のアクションは実行されない。次のエピソードがスケジューリングされていない場合、新エピソード・レジスタは旧エピソード・レジスタ内に保存され、新エピソードがスケジューリングされる。新エピソード開始時刻(new.s)は次のTODオフセット更新イベント時に物理クロックの値となる値に設定され、新エピソード基本オフセット(new.b)は、現在のステアリング・パラメータを使用して算出された、それと同じインスタント時のTODオフセットの値となる値に設定される。新エピソード微ステアリング・レート(new.f)はpb.fに設定され、新エピソード総ステアリング・レートは現在値と同じである。新エピソードが有効になると、構成内のCPUによる論理TODクロックへのアクセスは、すべてのプログラムから見て論理TODクロックが一意であり、単調に増加しているように見えることを保証するようにインターロックされる。PTFF−SFSの擬似コード記述は以下のように提供される。
この機能に使用されるパラメータ・ブロックは、次のエピソードの総ステアリング・レートとなる32ビット値(pb.g)を提供する。次のエピソードが既にスケジューリングされており、まだアクティブになっていない場合、pb.gはnew.gを置き換え、他のアクションは実行されない。
本発明の一実施形態によれば、ステアリング・パラメータは、読み取り専用オペレーションによる書き込みアクセスを必要としないインターロック・メカニズムを使用して更新しなければならない。これは特に、TODオフセット更新イベント用に実装される。このイベントは、たとえば1024マイクロ秒ごとなど定期的にあらゆるCPUで同時に発生し、各CPUが情報のロックを試みるとオーバヘッドが極端に大きくなる。
このサブルーチンは、TODオフセット更新イベントおよびTODオフセット照会機能のための擬似コードによって呼び出される。このサブルーチンは、直近のTODオフセット更新イベント(t1)の時刻および時刻t1のオフセット(dc)を算出して戻す。さらにサブルーチンは、現在のエピソード・レジスタである、現在の開始時刻(s)、現在の基本オフセット(b)、現在の微ステアリング・レート(f)、現在の総ステアリング・レート(g)、および現在の合計ステアリング・レート(r)も戻す。
このサブルーチンは、TODオフセット調整、TODオフセット設定、微ステアリング・レート設定、および総ステアリング・レート設置の、4つのPTFF制御機能すべての擬似コードによって呼び出される。サブルーチンは、新エピソードがアクティブかどうかをチェックする。現在時刻が新エピソード開始時刻(new.s)よりも前であれば、新エピソードはまだアクティブでなく(現在エピソードは旧エピソードである)、他のアクションは不要である。現在時刻がnew.sよりも後または同じであれば、新エピソードはアクティブであり(現在エピソードは新エピソードである)、現在エピソード・フィールド(new.s、new.b、new.f、およびnew.g)は旧エピソード・フィールド内に配置され、新開始時刻(new.s)および新基本オフセット(new.b)用に新しい値が算出される。サブルーチンはビット位置41における1の64ビット値である値v41を使用するので、TODクロック形式でのビット位置42からのけた上げの時間値を表す。
このサブルーチンは、TODオフセット更新イベント、基本マシンSET CLOCK COMPARATOR、および基本マシン・クロック・コンパレータ割り込みのための擬似コードによって呼び出される。ルーチンは、物理クロックおよび基本マシンTODクロックの異なるレートを補償するために、物理クロック・コンパレータを調整する。ルーチンは、現在の合計ステアリング・レート(r)が負の場合に対しても保護する。この場合、物理クロックは論理TODクロックよりも高速で実行され、物理クロック・コンパレータ割り込みが早期に発生する。ルーチンはこれを、基本マシンTODクロック値(Tb)と基本マシン・クロック・コンパレータ(CCb)とを比較することによってチェックする。Tb>CCbの場合、基本マシン・クロック・コンパレータ割り込みが実行されるはずであり、これは物理クロック・コンパレータをゼロに設定することで実施される。Tb=CCbおよび(Tb−d)=(CCb−d)の場合、折り返しはなく、物理クロック・コンパレータ値(CCr)は再計算される。Tb=CCbおよび(Tb−d)>(CCb−d)の場合、折り返しがある。物理クロック・コンパレータ値(CCr)はすべて1に設定される(擬似コード記述では−1として示される)。これによりエクスポージャ(exposure)が作成され、クロック・コンパレータ割り込みは今後も決して実行されないため、基本マシンTODクロックは基本マシン・クロック・コンパレータよりも大きくなる。
図5は、TODオフセット・レジスタを更新するための実装の詳細を示す図である。実装の一例では、物理クロックのビット位置42からビット位置41へのけた上げが伝搬されるごとに、いずれかの論理TODクロックを使用する前に、ハードウェア・ストレージ域内のステアリング・パラメータからTODオフセット・レジスタを更新しなければならない。次に、そのCPU内のTODオフセット・レジスタを更新するために構成内のあらゆるCPUで実行されるアクションを示す、擬似コード表現を提供する。
このルーチンは、基本マシン・クロック・コンパレータ割り込みを実行する直前に実行される。このルーチンは、現在の合計ステアリング・レート(r)が負である場合に対して保護する。この場合、物理クロックは論理TODクロックよりも高速で実行され、物理クロック・コンパレータ割り込みが早期に発生する。割り込みがまだであれば、基本マシン・クロック・コンパレータ更新のためのサブルーチンが呼び出される。
CPUそれ自体が理解しているように、TODクロックのステアリングはTODクロック内に観察可能な不連続性を導入するものであってはならず、特に、クロックが後退しているように見える、あるいは1行に同じ値を2回生成してはならない。論理TODクロックが単調に増加しているように見えることを保証するために、以下でより詳細に説明するように、負のデルタを印加した後、CPUはTODクロックを使用して少なくともデルタ量だけ遅延しなければならない。
15 マスタ・クロック
18 発振器
20a CPU 1
20b CPU 2
20n CPU N
25 共有ストレージ
26 主ストレージ域
27 ハードウェア・ストレージ域
28 LPAR 1構造
LPAR 2構造
LPAR N構造
29 ステアリング制御
Claims (14)
- 共通発振器に対してステップ実行される操作を実行するための時間基準を提供する、物理クロックを有するコンピュータ・システム用の時刻(TOD)クロック・ステアリング装置であって、
論理TODクロック値(Tb)を取得するために物理クロック値(Tr)値に追加されることになるTODクロック・オフセット値(d)を算出するための手段を有し、
前記TODクロック・オフセット値(d)は、
d=b+(Tr−s)・r
に従って算出され、上式で(b)は(Tr)のビットと位置合わせされた基本オフセット値であり、(s)は(Tr)のビットと位置合わせされた現在の開始時刻値であり、(r)は現在のステアリング・レート値であって、前記s、b、およびrの値がTODクロック・ステアリング調整値を定義し、
前記現在のd、s、b、およびrの値を保持するためのTODクロック・ステアリング・レジスタを有し、
前記現在のステアリング・レート値rが微ステアリング・レート値(f)および総ステアリング・レート値(g)を有し、r=(f)+(g)であり、前記TODクロック・ステアリング・レジスタは前記gおよびrの値を保持するためのものであり、前記微ステアリング・レート値は前記発振器内の不正確さを修正するために確立され、前記総ステアリング・レート値は他のイベントに応答してステアリング値を動的に修正するために確立される、装置。 - 前記現在のステアリング・レート値rが約2−44倍にスケーリングされる、請求項1に記載の装置。
- 前記コンピュータ・システムは複数の処理ユニットを有し、複数の処理ユニットそれぞれが前記共通発振器に対してステップ実行および同期化される関連する物理クロックを有し、各処理ユニットが前記TODクロック・オフセット値(d)を保持するためのTODクロック・オフセット・レジスタを含み、各処理ユニットが論理TODクロック値を算出する、請求項1に記載の装置。
- 前記ステアリング・レート値rへの変更を要求するための制御命令を発行するための制御手段をさらに有し、前記制御機能が対応するTODクロック・ステアリング・レジスタ内に新しいs、b、f、およびgの値を入力する、請求項1に記載の装置。
- さらに前記制御手段が、対応するTODクロック・ステアリング・レジスタから前記s、b、f、およびgの値を取得するための照会命令を発行する、請求項4に記載の装置。
- 更新の同期化を実行可能にする手段をさらに有し、各処理ユニットが論理TODクロック値を算出し、各処理ユニットが新しい論理TODクロック値の使用を同時に開始する、請求項5に記載の装置。
- ステアリング・レートが前記論理TODクロックの負の方向のステアリングを可能にするものであり、前記装置が、それによって論理TODクロック値の変更が単調に増加するTODオフセット・レジスタへの負の変更の適用後、処理ユニットに関する新しい論理TODクロック値の使用を遅延させるための手段をさらに有し、前記手段が、CPUに少なくとも前記負の変更の量だけTODクロックの使用を遅延させなければならないように実行可能である、請求項1に記載の装置。
- 共通発振器に対してステップ実行される操作を実行するための時間基準を提供する、物理クロックを有するコンピュータ・システム用の時刻(TOD)クロックをステアリングする方法であって、
論理TODクロック値(Tb)を取得するために物理クロック値(Tr)値に追加されることになるTODクロック・オフセット値(d)を算出するステップを有し、
前記TODクロック・オフセット値(d)は、
d=b+(Tr−s)・r
に従って算出され、上式で(b)は(Tr)のビットと位置合わせされた基本オフセット値であり、(s)は(Tr)のビットと位置合わせされた現在の開始時刻値であり、(r)は現在のステアリング・レート値であって、前記s、b、およびrの値がTODクロック・ステアリング調整値を定義し、
前記現在のd、s、b、およびrの値を保持するためのTODクロック・ステアリング・レジスタを提供するステップを有し、
前記現在のステアリング・レート値rが微ステアリング・レート値(f)および総ステアリング・レート値(g)を有し、r=(f)+(g)であり、前記TODクロック・ステアリング・レジスタは前記gおよびrの値を保持するためのものであり、前記微ステアリング・レート値は前記発振器内の不正確さを修正するために確立され、前記総ステアリング・レート値は他のイベントに応答してステアリング値を動的に修正するために確立される、方法。 - 前記現在のステアリング・レート値rが約2−44倍にスケーリングされる、請求項8に記載の方法
- 前記コンピュータ・システムは複数の処理ユニットを有し、複数の処理ユニットそれぞれが前記共通発振器に対してステップ実行および同期化される関連する物理クロックを有し、各処理ユニットが前記TODクロック・オフセット値(d)を保持するためのTODクロック・オフセット・レジスタを含み、論理TODクロック値を算出する、請求項8に記載の方法。。
- 前記ステアリング・レート値rへの変更を要求するための制御命令を発行するステップをさらに有し、前記制御機能が対応するTODクロック・ステアリング・レジスタ内に新しいs、b、f、およびgの値を入力する、請求項8に記載の方法。
- 対応するTODクロック・ステアリング・レジスタから前記s、b、f、およびgの値を取得するための照会命令を発行するステップをさらに有する、請求項11に記載の方法。
- 更新の同期化を実行可能にするステップをさらに有し、各処理ユニットが論理TODクロック値を算出し、各処理ユニットが新しい論理TODクロック値の使用を同時に開始する、請求項12に記載の方法。
- ステアリング・レートが前記論理TODクロックの負の方向のステアリングを可能にするものであり、前記方法が、それによって論理TODクロック値の変更が単調に増加するTODオフセット・レジスタへの負の変更の適用後、処理ユニットに関する新しい論理TODクロック値の使用を遅延させるステップをさらに有し、前記ステップが、CPUに少なくとも前記負の変更の量だけTODクロックの使用を遅延させなければならないように実行可能である、請求項8に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/223886 | 2005-09-09 | ||
US11/223,886 US7356725B2 (en) | 2005-09-09 | 2005-09-09 | Method and apparatus for adjusting a time of day clock without adjusting the stepping rate of an oscillator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007080264A JP2007080264A (ja) | 2007-03-29 |
JP4856503B2 true JP4856503B2 (ja) | 2012-01-18 |
Family
ID=37856700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006243549A Expired - Fee Related JP4856503B2 (ja) | 2005-09-09 | 2006-09-08 | Todクロックをステアリングするためのシステムおよび方法 |
Country Status (3)
Country | Link |
---|---|
US (4) | US7356725B2 (ja) |
JP (1) | JP4856503B2 (ja) |
CN (1) | CN100405251C (ja) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7356725B2 (en) | 2005-09-09 | 2008-04-08 | International Business Machines Corporation | Method and apparatus for adjusting a time of day clock without adjusting the stepping rate of an oscillator |
US7395448B2 (en) * | 2006-07-26 | 2008-07-01 | International Business Machines Corporation | Directly obtaining by application programs information usable in determining clock accuracy |
US20080033396A1 (en) * | 2006-08-01 | 2008-02-07 | Percutaneous Systems, Inc. | Vascular sheaths and methods for their deployment |
US7899894B2 (en) | 2006-08-30 | 2011-03-01 | International Business Machines Corporation | Coordinated timing network configuration parameter update procedure |
US7617410B2 (en) * | 2006-09-15 | 2009-11-10 | International Business Machines Corporation | Simultaneously updating logical time of day (TOD) clocks for multiple cpus in response to detecting a carry at a pre-determined bit position of a physical clock |
US7451339B2 (en) * | 2006-09-15 | 2008-11-11 | International Business Machines Corporation | Pulse-per-second attachment for STP |
US8055801B2 (en) * | 2006-09-15 | 2011-11-08 | International Business Machines Corporation | Pulse-per-second attachment for STP |
US7783913B2 (en) * | 2007-01-31 | 2010-08-24 | International Business Machines Corporation | Facilitating recovery in a coordinated timing network |
US7783736B2 (en) | 2007-01-31 | 2010-08-24 | International Business Machines Corporation | Definition of an active stratum-1 server in a coordinated timing network |
US7797414B2 (en) * | 2007-01-31 | 2010-09-14 | International Business Machines Corporation | Establishing a logical path between servers in a coordinated timing network |
US9112626B2 (en) * | 2007-01-31 | 2015-08-18 | International Business Machines Corporation | Employing configuration information to determine the role of a server in a coordinated timing network |
US7689718B2 (en) | 2007-01-31 | 2010-03-30 | International Business Machines Corporation | Channel subsystem server time protocol commands and system therefor |
US7895303B2 (en) * | 2007-01-31 | 2011-02-22 | International Business Machines Corporation | Server time protocol control messages and methods |
US20080256530A1 (en) * | 2007-04-16 | 2008-10-16 | William Joseph Armstrong | System and Method for Determining Firmware Compatibility for Migrating Logical Partitions |
US8140822B2 (en) * | 2007-04-16 | 2012-03-20 | International Business Machines Corporation | System and method for maintaining page tables used during a logical partition migration |
US8019962B2 (en) * | 2007-04-16 | 2011-09-13 | International Business Machines Corporation | System and method for tracking the memory state of a migrating logical partition |
US7849347B2 (en) * | 2007-04-16 | 2010-12-07 | International Business Machines Corporation | System and method for updating a time-related state of a migrating logical partition |
JP4861935B2 (ja) * | 2007-09-04 | 2012-01-25 | 株式会社日立製作所 | 情報処理システム及び時刻管理方法 |
US8055931B2 (en) * | 2007-10-12 | 2011-11-08 | International Business Machines Corporation | Method for switching between two redundant oscillator signals within an alignment element |
GB2455009B (en) * | 2008-01-22 | 2012-02-29 | Ibm | Time-of-day cycle count estimation |
US7925916B2 (en) | 2008-04-10 | 2011-04-12 | International Business Machines Corporation | Failsafe recovery facility in a coordinated timing network |
US8416811B2 (en) * | 2008-04-10 | 2013-04-09 | International Business Machines Corporation | Coordinated timing network having servers of different capabilities |
CN101981530B (zh) * | 2008-04-11 | 2012-12-12 | 飞思卡尔半导体公司 | 具有低功率模式和非低功率模式的微处理器,数据处理系统和计算机程序产品 |
US7873862B2 (en) * | 2008-10-21 | 2011-01-18 | International Business Machines Corporation | Maintaining a primary time server as the current time server in response to failure of time code receivers of the primary time server |
US8369186B2 (en) * | 2009-01-09 | 2013-02-05 | Primex Wireless, Inc. | System and method of increasing battery life of a timekeeping device |
US20100287402A1 (en) * | 2009-05-11 | 2010-11-11 | Electronics And Telecommunications Research Institute | Timestamping apparatus and method |
US8285915B2 (en) | 2010-01-13 | 2012-10-09 | International Business Machines Corporation | Relocating page tables and data amongst memory modules in a virtualized environment |
CN101873187A (zh) * | 2010-05-25 | 2010-10-27 | 中兴通讯股份有限公司 | 时钟同步方法及系统 |
JP5423902B2 (ja) * | 2010-11-05 | 2014-02-19 | 富士通株式会社 | 情報処理装置,情報処理装置の時刻設定方法,及び情報処理装置の時刻設定プログラム,並びに監視装置 |
US9414944B2 (en) | 2010-11-11 | 2016-08-16 | W. L. Gore & Associates, Inc. | Deployment sleeve shortening mechanism |
US9468547B2 (en) | 2010-11-11 | 2016-10-18 | W. L. Gore & Associates, Inc. | Deployment of endoluminal devices |
TW201241662A (en) * | 2010-12-21 | 2012-10-16 | Ibm | Virtual machine validation |
JP5764985B2 (ja) * | 2011-03-11 | 2015-08-19 | 富士通株式会社 | 情報処理装置および時刻制御方法 |
GB2502540A (en) | 2012-05-30 | 2013-12-04 | Ibm | Generating monotonically increasing time of day values in multiprocessors |
US9104364B2 (en) | 2012-11-15 | 2015-08-11 | International Business Machines Corporation | Generation and distribution of steered time interval pulse to a plurality of hardware components of the computing system |
CN106406974B (zh) * | 2015-07-30 | 2020-07-17 | 中兴通讯股份有限公司 | 一种用于虚拟机的高性能定时器实现方法、虚拟机 |
US9720441B1 (en) | 2016-09-30 | 2017-08-01 | International Business Machines Corporation | Generating time-of-day values without causing execution stalls |
US10423191B2 (en) * | 2017-01-19 | 2019-09-24 | International Business Machines Corporation | Clock comparator sign control |
CN110932839B (zh) | 2018-09-20 | 2023-09-22 | 中兴通讯股份有限公司 | 一种网卡、时间同步方法、设备及计算机存储介质 |
CN111007352A (zh) * | 2019-11-21 | 2020-04-14 | 国家电网有限公司 | 一种基于北斗授时技术在低压配电线路中读取准确事件时间的方法 |
US11097844B1 (en) | 2020-03-18 | 2021-08-24 | B/E Aerospace, Inc. | Mobile self-vending beverage distribution system |
US11564185B2 (en) | 2020-04-17 | 2023-01-24 | Rockwell Collins, Inc. | Precise time synchronization for 4G automatic link establishment (ALE) stations |
US11501380B1 (en) * | 2020-07-01 | 2022-11-15 | BlueOwl, LLC | Systems and methods for parallelly validating a plurality of policies |
US11461851B1 (en) | 2020-07-14 | 2022-10-04 | BlueOwl, LLC | Systems and methods for determining validation times |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59221760A (ja) | 1983-06-01 | 1984-12-13 | Toshiba Corp | 複合計算機の時刻管理装置 |
US5041798A (en) * | 1990-06-12 | 1991-08-20 | International Business Machines Corporation | Time reference with proportional steering |
US5636373A (en) * | 1991-09-04 | 1997-06-03 | International Business Machines Corporation | System for synchronizing logical clock in logical partition of host processor with external time source by combining clock adjustment value with specific value of partition |
JP3304593B2 (ja) | 1994-02-28 | 2002-07-22 | 富士通株式会社 | 分散システムにおける時刻補正方法 |
DE4408488A1 (de) * | 1994-03-14 | 1995-09-21 | Bosch Gmbh Robert | Verfahren zur zyklischen Übertragung von Daten zwischen mindestens zwei verteilt arbeitenden Steuergeräten |
US5850157A (en) * | 1996-11-07 | 1998-12-15 | Intel Corporation | Low voltage swing circuits for low power clock distribution and methods of using the same |
US5802354A (en) * | 1997-06-09 | 1998-09-01 | International Business Machines Corporation | Method and apparatus for synchronizing selected logical partitions of a partitioned information handling system to a test datesource |
US6199169B1 (en) * | 1998-03-31 | 2001-03-06 | Compaq Computer Corporation | System and method for synchronizing time across a computer cluster |
US6209106B1 (en) * | 1998-09-30 | 2001-03-27 | International Business Machines Corporation | Method and apparatus for synchronizing selected logical partitions of a partitioned information handling system to an external time reference |
SE513899C2 (sv) * | 1999-01-12 | 2000-11-20 | Ericsson Telefon Ab L M | Metod och arrangemang för synkronisering |
US6199170B1 (en) * | 1999-05-11 | 2001-03-06 | Trimble Navigation Limited | Method and apparatus for precise time synchronization |
US6591370B1 (en) * | 1999-12-23 | 2003-07-08 | International Business Machines Corporation | Multinode computer system with distributed clock synchronization system |
US6763474B1 (en) * | 2000-08-03 | 2004-07-13 | International Business Machines Corporation | System for synchronizing nodes in a heterogeneous computer system by using multistage frequency synthesizer to dynamically adjust clock frequency of the nodes |
JP4233016B2 (ja) | 2002-10-08 | 2009-03-04 | 東北パイオニア株式会社 | 発光表示パネルの駆動装置 |
US7155629B2 (en) * | 2003-04-10 | 2006-12-26 | International Business Machines Corporation | Virtual real time clock maintenance in a logically partitioned computer system |
US6826123B1 (en) * | 2003-10-14 | 2004-11-30 | International Business Machines Corporation | Global recovery for time of day synchronization |
US7356725B2 (en) * | 2005-09-09 | 2008-04-08 | International Business Machines Corporation | Method and apparatus for adjusting a time of day clock without adjusting the stepping rate of an oscillator |
US7454648B2 (en) * | 2005-09-09 | 2008-11-18 | International Business Machines Corporation | System and method for calibrating a time of day clock in a computing system node provided in a multi-node network |
US9851969B2 (en) * | 2010-06-24 | 2017-12-26 | International Business Machines Corporation | Function virtualization facility for function query of a processor |
-
2005
- 2005-09-09 US US11/223,886 patent/US7356725B2/en active Active
-
2006
- 2006-06-16 CN CNB2006100922902A patent/CN100405251C/zh active Active
- 2006-09-08 JP JP2006243549A patent/JP4856503B2/ja not_active Expired - Fee Related
-
2008
- 2008-01-03 US US11/968,733 patent/US7681064B2/en not_active Expired - Fee Related
-
2009
- 2009-08-12 US US12/540,261 patent/US8135978B2/en not_active Expired - Fee Related
-
2012
- 2012-02-22 US US13/402,554 patent/US8438415B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN1928769A (zh) | 2007-03-14 |
US8438415B2 (en) | 2013-05-07 |
US7681064B2 (en) | 2010-03-16 |
US7356725B2 (en) | 2008-04-08 |
US8135978B2 (en) | 2012-03-13 |
CN100405251C (zh) | 2008-07-23 |
US20080104440A1 (en) | 2008-05-01 |
JP2007080264A (ja) | 2007-03-29 |
US20070061605A1 (en) | 2007-03-15 |
US20120173917A1 (en) | 2012-07-05 |
US20090300401A1 (en) | 2009-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4856503B2 (ja) | Todクロックをステアリングするためのシステムおよび方法 | |
US7617410B2 (en) | Simultaneously updating logical time of day (TOD) clocks for multiple cpus in response to detecting a carry at a pre-determined bit position of a physical clock | |
JP5078274B2 (ja) | 拡大縮小可能なマルチプロセッサコンピュータの効率的な仮想タイムベースのための方法、およびプログラム | |
JP5165871B2 (ja) | Todクロックを較正するためのシステムおよび方法 | |
US6832326B2 (en) | Multiprocessor clock synchronization with adjustment based on measuring propagation delay between a processor and a plurality of processors | |
US5715438A (en) | System and method for providing time base adjustment | |
WO2020057303A1 (zh) | 网卡、时间同步方法和设备及计算机存储介质 | |
JP3888637B2 (ja) | 論理的に区分されたコンピュータ・システムにおける仮想リアルタイム・クロックの維持 | |
US7058838B2 (en) | System and method for synchronizing a plurality of processors in a multiprocessor computer platform employing a global clock counter | |
US5636373A (en) | System for synchronizing logical clock in logical partition of host processor with external time source by combining clock adjustment value with specific value of partition | |
US11907754B2 (en) | System to trigger time-dependent action | |
US9104364B2 (en) | Generation and distribution of steered time interval pulse to a plurality of hardware components of the computing system | |
Neville-Neil | Time is an illusion lunchtime doubly so | |
Okabe et al. | Avoiding year 2038 problem on 32-bit linux by rewinding time on clock synchronization | |
US9746876B2 (en) | Drift compensation for a real time clock circuit | |
US12019466B2 (en) | Virtual precision time protocol clock devices for virtual nodes | |
EP4199385A1 (en) | Clock synchronization method and device in distributed system, and system | |
CN114779883B (zh) | 系统时钟同步方法、装置、系统及存储介质 | |
KR100246546B1 (ko) | 고속 병렬 컴퓨터에서의 시간 동기화 방법 | |
Neville-Neil | Time is an Illusion. Lunchtime doubly so.-Ford Prefect to Arthur Dent in" The Hitchhiker’s Guide to the Galaxy", by Douglas Adams | |
EP4078333A1 (en) | Method and apparatus for synchronizing the time stamp counter | |
JPH02234262A (ja) | マルチプロセッサシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111028 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4856503 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |