CN1928769A - 用于tod－时钟导引的系统和方法 - Google Patents

用于tod－时钟导引的系统和方法 Download PDF

Info

Publication number
CN1928769A
CN1928769A CNA2006100922902A CN200610092290A CN1928769A CN 1928769 A CN1928769 A CN 1928769A CN A2006100922902 A CNA2006100922902 A CN A2006100922902A CN 200610092290 A CN200610092290 A CN 200610092290A CN 1928769 A CN1928769 A CN 1928769A
Authority
CN
China
Prior art keywords
tod
value
clock
tod clock
guiding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100922902A
Other languages
English (en)
Other versions
CN100405251C (zh
Inventor
老罗纳德·M·史密斯
马克·S·法雷尔
埃伯哈德·恩格勒
克劳斯·迈斯纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1928769A publication Critical patent/CN1928769A/zh
Application granted granted Critical
Publication of CN100405251C publication Critical patent/CN100405251C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock

Abstract

一种为计算机系统导引白天时间(TOD)时钟的系统、方法和计算机程序产品，该计算机系统具有为执行操作而提供时基的物理时钟，该物理时钟步进到公共振荡器。该方法包括步骤：计算TOD时钟偏移值(d)以将其相加到物理时钟值(Tr)来获得逻辑TOD时钟值(Tb)，其中逻辑TOD时钟值是可调整的并且无需调整振荡器的步进速率。

Description

用于TOD-时钟导引的系统和方法
技术领域
本发明主要涉及计算机系统中的时序信号，特别涉及用于调整计算机系统中的白天时间(TOD)时钟以求增强时序精度的系统和方法。
背景技术
为了提供计算机系统中的系统完整性和数据恢复，主机服务器设备使用了通用时间戳的概念，比如可从受让人国际商业机器公司获得的zSerieseServer。每当更新数据库记录时，也创建恢复记录。该恢复记录包括在数据库记录被锁定时而获得的时间戳。只要使用时间戳依次对来自用于所有线程的所有恢复记录数据集的恢复记录进行分类，恢复记录中的剩余信息就足以恢复数据库记录。这要求系统联合体(sysplex)中的所有TOD时钟必须具有相同时间。
以往，时序网络中的TOD时钟的同步是借助了外部时钟盒，9037系统联合体定时器。9037时序网络中的每个中央处理联合体(CPC)将它的TOD时钟步进到来自9037的信号。由9037广播的步进信号要求从9037到每个CPC的专用点对点链路(称为外部时间基准(ETR)链路)。步进信号在ETR链路上的准确传送在逻辑和物理信号层要求不同于任何其他通信协议的专用协议。为了同步在逻辑上分隔的机器逻辑分区而实施ETR偏移值的代表性系统在共有的美国专利第6,209,106中有所描述。
当前的时钟同步解决方案解决了以略有不同的速率来进行步进的时钟(通常分开相当大的距离)的同步(每个时钟具有本地振荡器)。用于时钟同步的这些解决方案要求两部分动作：1)检测时钟之间的差异(或误差)；以及2)根据该误差对振荡器频率或步进速率进行调整。
对于实施不包括步进信号的时序解决方案的系统，即时序信息是借助于具有时间戳和其他时序信息的消息来传送的，每个CPC必须通过计算偏移和采取动作调整TOD时钟来将它的TOD时钟保持为与其余的其他CPC的TOD时钟步调一致。这类似于由NTP(网络时序协议)执行的动作，其差异在于NTP通常是在时间戳能够由控制程序来生成的软件层中实施。然而，eServer zSeries体系结构对于TOD时钟具有很严格的要求；它能够被任何问题程序查看，所有时间戳必须不同，时间戳必须决不表现为向后步进，而且时间戳必须表现为增加，即使当被在CPC中的不同CPU上运行的程序查看时。为了对新的时序解决方案所要求的TOD时钟进行调整，TOD时钟的步进速率必须通过很精细的调整来加速或减缓，而且这些调整必须同时被CPC中的所有CPU观测。这一点是关键的，因为如下事实：到达TOD时钟最右比特的步进脉冲之间的时间可以与CPU之间的高速缓存到高速缓存的传送时间相比。因此，通过可能的最小值来改变正如一个CPU所查看的TOD可能造成TOD时钟不再满足对于正如CPC中的其它CPU所查看的TOD时钟的体系结构要求。
替选解决方案是调整对TOD步进脉冲进行驱动的物理振荡器的速率。然而，对此有若干问题：1)此解决方案不能翻新到较旧的机器；2)没有技术可用来提供所要求的准确度(例如优于每百万分之(ppm)2)；3)测试这样的电路很难；4)它未解决协同不连续(在误差之后重新同步时钟)的问题；以及5)它未提供对除z/OS和TPF(交易处理设施)之外的平台的良好接口。
因此将非常希望提供一种用于在包括多个CPC的紧密耦合共享存储多处理环境中调整TOD时钟的系统和方法，其中所有物理时钟已经借助于公共振荡器步进脉冲来同步。
发明内容
本发明的目的是为具有紧密耦合的共享存储多处理环境(CPC)的主机服务器体系结构提供新颖的白天时间(TOD)时钟导引方法和装置，其中所有物理时钟借助于公共振荡器步进脉冲来进行同步。
根据本发明，TOD时钟导引提供了用以改变TOD的明显步进速率而不改变使物理时钟步进的物理硬件振荡器的手段。这是借助于具有内容的TOD偏移寄存器来实现的，将这些内容相加到物理时钟以产生逻辑TOD时钟值。优选地，TOD时钟的调整借助于硬件共享存储器中的共享位置来数字地执行。
因此，根据本发明，提供了一种用于为计算机系统导引白天时间(TOD)时钟的系统、方法和计算机程序，该计算机系统具有用于为执行操作提供时基的物理时钟，将该物理时钟步进到公共振荡器。该方法包括计算TOD时钟偏移值(d)以将其相加到物理时钟值(Tr)来获得逻辑TOD时钟值(Tb)，其中TOD时钟值是可调整的并且无需调整振荡器的步进速率。
总导引速率由两个分量构成：细导引速率和粗导引速率。细导引速率用来校正本地振荡器中在相对长的时间段稳定的不准确。该值将通常小于本地振荡器的指定容差(通常为±2.0ppm)。粗导引速率用作为对于所有其他效果的动态校正，它是用以将时间同步于外部时间源以及同步于时序网络中的其他时钟的主导力量。
该新颖的装置和方法使用了所构造的数学公式，使得时钟“滴答”决不丢失，即使将特定CPU延迟了延长的时间段。提供了接口用以允许甚至在第二执行层的问题程序来确定和考虑TOD时钟导引的甚至最细微的细节。这些程序能够获得准确到百万分之零点几的时序信息，即使例如正在以百万分之40对TOD时钟进行引导。
作为对此的引申，本发明的装置和方法：1)提供了将所有物理时钟步进到公共振荡器而且进行了同步；2)提供了用以指示出现TOD偏移更新事件的由硬件生成的信号。在一个示例实施例中，这可以通过来自每个CPU中物理时钟的比特位置的“进位”来触发；3)将当前的导引参数传达到所有CPU。这优选地通过共享存储器来实现，该共享存储器能够进行互锁地更新以改变导引参数并且能够由所有处理器进行只读访问以最小化开销；以及4)它实施了数学公式用以计算数字值，以便更新该偏移并将其应用于精确的时间时刻。该数学公式使得，即使CPU长时间进入休眠也保证不丢失值。
附图说明
根据与附图相组合的如下具体描述，本发明的目的、特征和优点对于本领域技术人员将变得明显，在附图中：
图1是描绘了本发明实施于其中的系统10的图；
图2描绘了根据本发明一个实施例的TOD时钟操作的概况；
图3提供了根据本发明一个实施例而实施的TOD时钟导引寄存器的总结；
图4图示了代表在本发明中实施的硬件寄存器的符号，其子集在图1中示出；以及
图5图示了用以更新TOD偏移寄存器的实施细节。
具体实施方式
本发明致力于一种用于主机服务器体系结构的白天时间(TOD)时钟导引方法和装置，该主机服务器体系结构具有紧密耦合共享存储多处理环境(CPC)，其中所有物理时钟已经借助于公共振荡器步进脉冲进行了同步。
图1是描绘了本发明实施于其中的系统10的图。该系统包括，如图1示出的，zSerieseServer，这里称为中央处理联合体(CPC)，其具有标记为CPU_0、CPU_1、...、CPU N的多个CPU。该CPC具有主时钟15，而且每个CPU具有从物理时钟20a、20b、...、20n。借助于本领域中公知的手段将从物理时钟设置为与主时钟相同的值。主时钟15和所有从物理时钟20a、20b、...、20n通过由振荡器18生成的相同的步进信号(标记为“s”)来进行步进。在一个说明性实施例中，除从物理时钟(标记为“Tr”)之外，每个CPU也具有偏移寄存器(标记为“d”)、基本机器逻辑TOD时钟(标记为“Tb”)、指令地址寄存器(标记为“IA”)和16个通用寄存器(标记为GR0-GR15)。如图所示，CPU_0、CPU_1、...、CPU_N中的每一个共享公共存储设备25，该设备包括可为程序所用的主存储区26以及硬件存储区27，后者是分出的小部分以便在“覆盖之下”用于子通道信息、CPU到CPU通信、加密缓冲器队列、测量信息等。
众所周知，CPC适用于允许在单个CPC内建立多个系统图像的逻辑分区。逻辑分区(LPAR)结构28如图1中所示，代表了每个系统图像，该系统图像能操作为就好像它是分离的计算机系统一样，而且能够被独立地重置、加载有(对于每个逻辑分区而言不同的)操作系统、以及使用不同的I/O设备以不同的软件程序来操作。另外，每个分区具有它自身的逻辑分区时钟“Tp”，正如参照图2更详细地描述的。图1中所示的每个LPAR结构通过状态描述来逻辑地代表，该状态描述包括用以指明寄存器(PSW、GR、FPR等)、要使用的存储区和LPAR拦截控制的所有信息。随着仅LPAR的系统的出现，硬件存储区27是用于LPAR系统管理程序(hypervisor)的共享存储部分。此外，图1的系统中示出了导引控制29，该导引控制包括“TOD时钟导引寄存器”用于存储时钟导引值，包括但不限于：旧片断(episode)开始时间(old.s)、旧片断基础偏移(old.b)、旧片断细导引(old.f)、旧片断粗导引(old.g)、新片断开始时间(new.s)、新片断基础偏移(new.g)、新片断细导引(new.f)和新片断粗导引(new.g)。这些时钟导引寄存器值将结合图2在此详细地进一步加以描述。
根据本发明，TOD-时钟导引提供了用以改变TOD时钟Tb的明显步进速率而不改变对物理时钟Tr进行步进的物理硬件振荡器的手段。这借助于TOD-偏移寄存器d来实现，将该寄存器d相加到物理时钟Tr以产生逻辑TOD时钟值。
TOD偏移寄存器d名义上包括比特，即比特0-95，这些比特通过与称为当前总导引速率“r”的32比特带符号值相加而每微秒地进行更新，该带符号值与TOD偏移寄存器的比特64-95对准。来自TOD偏移寄存器比特位置0的进位(如果有的话)在此加法中被忽略。在具有更高或更低分辨率的机型中，该加法是以这样的频率而且利用适当地对准的r时来执行的，该频率使得改变TOD偏移寄存器的速率与就好像每微秒地将r相加到比特64-95那样相同。
应当理解，对于一些服务器(CPC)体系结构，TOD偏移寄存器d可以少于64比特，而且使用数学公式来定期地进行更新。该数学公式产生等效于名义速率的结果，而且被设计为使得更新决不丢失即使在长时间段中止机器操作的情况下。在正常操作中，足够频繁地执行该更新，以使得如程序所观测的效果与均匀的步进速率没有区别。
正如这里将更详细地所述，TOD时钟导引包括半特许指令执行时序设施功能(PTFF)，该半特许指令包括功能代码和参数块的规范。TOD时钟导引还包括解释性执行控制，“时序设施执行控制”，该解释性执行控制在用于逻辑分区的结构中包括控制比特。此比特当在第一层状态描述中为一时，允许该逻辑分区中的管理程序执行四个PTFF控制功能中的三个控制功能而无需拦截。
如上所述，TOD时钟导引允许时序设施控制程序调整TOD时钟的明显步进速率。该步进速率能够被调整达到约±百万分之(ppm)122，精度达到244分之一(约每天4.9纳秒)。该步进速率能够以非破坏方式来改变；也就是，应用程序可以在该改变进行时运行于该配置中，对于程序有几乎不可察觉的效果。
总导引速率由两个分量构成：细导引速率和粗导引速率。细导引速率用来校正本地振荡器中在相对长的时间段稳定的不准确。该值将通常少于本地振荡器的指定容差(通常为±2.0ppm)，其改变将很少地发生(数量级为每天一次至每周一次)，而且改变将是小的(通常小于±0.2ppm)。
粗导引速率用作为对于所有其他效果的动态校正，它是用以将时间同步于外部时间源以及同步于时序网络中的其他时钟的主导力量。其值将通常地频繁改变(数量级为每秒一次至每分钟一次)；而且其值在范围上可以达到多于±10ppm。
尽管细导引速率和粗导引速率由时序设施控制程序用于不同的目的，但是这些分量在时钟调整算法中是可交换地被处理的。将32比特细导引速率(f)相加到32比特粗导引速率(g)以形成32比特当前总导引速率(r)；来自比特位置0的进位(如果有的话)在此加法中被忽略。TOD时钟导引包括由时序设施控制程序发出的四个控制功能：1)设置细导引速率；2)设置粗导引速率；3)调整TOD偏移；以及4)设置TOD偏移。设置细导引速率和设置粗导引速率的功能分别对细导引速率寄存器和粗导引速率寄存器进行操作，而且在不造成逻辑TOD时钟的任何不连续性的情况下即可发出。这些功能仅可对时序设施控制程序可用；然而，可以由在具有特殊授权的逻辑分区中运行的测试程序使用。
当操作于基本机器层时，设置TOD偏移和调整TOD偏移的功能允许将逻辑TOD时钟Tb设置到任一任意值，但是具有不连续性。这些功能旨在仅由时序设施控制程序使用于初始化、测试以及极端误差的情形中。当操作于逻辑分区和虚拟机器层时，设置TOD偏移的功能在管理状态中发出时造成拦截，而且用以将状态描述中的TOD时点差异设置为请求值的该功能可以由系统管理程序模拟。对于具有特殊授权的在逻辑分区中运行的程序，设置TOD偏移和调整TOD偏移的功能以不同的寄存器为目标。设置TOD偏移的功能由系统管理程序模拟，而且如上所述对TOD时点差异进行操作。调整TOD偏移的功能在TOD偏移寄存器上操作，并且由该机器执行而无拦截。
TOD时钟导引也包括若干查询功能，这些查询功能不仅可由时序设施控制程序使用，而且还可由问题程序使用以便确定TOD时钟的质量。
图2描绘了包括导引的TOD时钟操作的概况。TOD时钟导引借助于三个值来实现：开始时间(s)、基础偏移(b)和导引速率(r)。这三个值用来计算TOD偏移(d)，将该TOD偏移相加到物理时钟(Tr)以形成基本机器TOD时钟(Tb)。开始时间(s)和基础偏移(b)是64比特无符号二进制整数，而且被视为与TOD时钟的比特0-63对准。根据本发明的一个实施例，导引速率是32比特带符号二进制定点值而且被视为通过因子2-44来缩放。如下公式示出了从物理时钟(Tr)、当前开始时间(s)、当前基础偏移(b)和当前总导引速率(r)导出TOD偏移(d)和基本机器TOD时钟(Tb)：
d＝b+(Tr-s)·r·2-44
Tb＝Tr+d
如图2中所示，还将导引应用到逻辑分区TOD时钟(Tp)和虚拟机器TOD时钟(Tv)。
在操作中，定期地更新TOD偏移(d)，而不是连续地计算。这里称为TOD偏移更新事件的此更新是通过来自物理时钟的比特位置的进位来触发的。该比特位置依赖于机型，但是被选择为使得对于正常的导引速率，通过相继的TOD偏移更新事件来为TOD偏移(d)计算的值之间的差异小于TOD时钟的分辨率。
三个值s、b和r定义了能够不确定地被应用的线性导引调整。在这些值在未改变的情况下被应用的持续时间称为片断。每当时序设施控制程序请求对导引速率的变化时，该机器就安排新的片断在未来时间生效。为了提供平滑的过渡，该机器将用于新片断的开始时间安排在下一TOD偏移更新事件处，而且计算新的基础偏移，使得在新值生效的瞬间在TOD偏移值中将没有不连续性。
该机器将新值置入称为新片断开始时间(new.s)、新片断基础偏移(new.b)、新片断细导引速率(new.f)和新片断粗导引速率(new.g)的专用寄存器中，而且这四个寄存器的先前内容是通过将它们分别置入称为旧片断开始时间(old.s)、旧片断基础偏移(old.b)、旧片断细导引速率(old.f)和旧片断粗导引速率(old.g)的寄存器中来保持的。该机器继续使用用于旧片断的值，直至物理时钟达到新片断开始时间(new.s)，然后自动地切换到使用用于新片断的值。在任何特定时间瞬间使用的寄存器称为当前开始时间(s)、当前基础偏移(b)和当前总导引速率(r)。这些统称为当前片断寄存器。
图3总结了TOD时钟导引寄存器及其对应的比特值。所有TOD时钟导引寄存器的内容通过开机重置来初始化到零。
当前开始时间(s)
当机器在旧片断中操作时，从旧片断开始时间(old.s)获得当前开始时间；而当在新片断中时，则从新片断开始时间(new.s)获得它。当前开始时间(s)是64比特无符号二进制整数而且被视为与TOD时钟的比特0-63对准。在导引调整的计算中，从物理时钟的值(Tr)减去当前开始时间(s)以形成64比特无符号差(Tr-s)。来自比特位置0的借位(或进位)在此减法中被忽略。
当前基本偏移(b)
当机器在旧片断中操作时，从旧片断基础偏移(old.b)获得当前基础偏移；而当在新片断中时则从新片断基础偏移(new.b)获得它。当前基础偏移(b)是64比特无符号二进制整数而且被视为与TOD时钟的比特0-63对准。
当前导引速率(f，g，r)
当机器在旧片断中操作时，分别从旧片断细导引速率(old.f)和粗导引速率(old.g)获得当前细导引速率(f)和当前粗导引速率(g)；当在新片断中时，则分别从新片断细导引速率(new.f)和粗导引速率(new.g)获得它们。从当前细导引速率(f)和当前粗导引速率(g)之和获得当前总导引速率(r)。来自比特位置0的进位，如果有的话，则在此加法中被忽略。根据本发明的一个实施例，当前总导引速率(r)是32比特带符号定点值而且被视为通过因子2-44来缩放。处理为32比特二进制无符号数的(r)的绝对值与64比特无符号差(Tr-s)相乘以形成96比特无符号二进制乘积，将该乘积向右移44比特位置以形成52比特的中间结果。十二个零然后被附加到左侧以形成64比特调整值。如果r为零，则当前基础偏移直接用作TOD偏移而且乘法是不必要的。如果r为正，则将调整值相加到当前基础偏移(b)以形成TOD偏移(d)；如果r为负，则从当前基础偏移(b)减去调整值以形成TOD偏移(d)。在此加法(或减法)期间出现的进位(或借位)被忽略。当r为负时，则每当TOD偏移更新事件在单个片断中出现时，则在计算当前TOD偏移(d)之后，该机器通过延迟足够久以保证逻辑TOD时钟如程序所查看的那样好像是向前步进来提供互锁。
应当理解，导引速率的比特0和31分别代表导引速率-2-13和2-44。因此，百万分之±122(每天10.5秒)的导引速率可以被指定具有每天4.9纳秒的精度。
TOD偏移(d)
TOD偏移是与TOD时钟的比特0-63对准的64比特值。将处理为64比特无符号二进制值的TOD偏移的内容相加到物理时钟以获得基本机器TOD时钟。来自比特位置0的进位，如果有的话，则在此加法中被忽略。依赖于机型，与超出TOD时钟分辨率的比特对应的TOD偏移的最右比特可以不被实施而且处理为零。
执行时序设施功能
该系统实施了由通用寄存器中的功能代码指定的若干时序设施功能。条件代码设置为指示功能结果，即指示已经执行了所请求的功能或者所请求的功能不可用。另一通用寄存器包含在存储器中的参数块的地址。实施两类执行时序设施功能(PTFF)功能：1)PTFF查询功能将信息放置在参数块中；以及2)PTFF控制功能使用从参数块获得的信息。通用寄存器的某些比特位置，例如比特位置57-63包含功能代码。图4示出了所分配的功能代码。另一通用寄存器包含在存储器中的参数块的最左字节的逻辑地址。用于执行时序设施功能的功能代码提供如下：
                 用于执行时序设施功能的功能代码
        代码   功能   参数块大小(字节)   动作
  Hex   Dec
  00   0   PTFF-QAF   16   P
  01   1   PTFF-QTO   32   P
  02   2   PTFF-QSI   56   P
  03   3   PTFF-QPT   8   P
  40   64   PTFF-ATO   8   Sb
  41   65   PTFF-STO   8   Sh
  42   66   PTFF-SFS   4   Sb
  43   67   PTFF-SGS   4   Sb
  说明：P  在所有CPU执行层(基本机器、逻辑分区和虚拟机器)的问题状态中可用Sb 在基本机器层的管理状态中可用。可以为在逻辑分区层的管理状态程序所用，经受特殊的测试控制。Sh 在基本机器层的管理状态中可用。可以为在逻辑分区和虚拟机器层的管理状态程序所用，经受系统管理程序的模拟。
现在提供伪代码子例程的说明性例子，这些子例程指示了用来实施本发明的功能。出于简洁的目的，将它们描述为子例程，而且用以指示调用它们的那些功能的公共部分。依赖于实施而不是通用子例程，该代码能够在要求该功能的每个例程中被复制。
在子例程的描述中，参照图4，该图图示了用于根据所发明来实施的硬件寄存器的符号，其子集在图1中示出。在图4中，下标字母r、b、p和v分别代表实际(real)、基本机器、逻辑分区和虚拟机器。逻辑TOD时钟寄存器Tb不直接在硬件中提供，而是对其进行模拟，正如这里描述的伪代码例程中所述的。时钟比较器寄存器CCb被维护于硬件存储区中而且使用CCr来模拟，正如这里描述的伪代码例程中所述的。由CPU计时器CTr和CTb实施相同的寄存器，然而为了与图4所示两列中的其他条目相一致而被指示为两个符号。TOD时钟同步控制寄存器Yb(基本机器TOD时钟同步控制)对时钟进行控制，正如由发出设置时钟(SCK)指令的程序所观测的那样。因此，Yb在LPAR系统管理程序发出SCK时适用。
下面是在描述这里所述伪代码例程中使用的其他符号的总结。
[]比特选择。例如，Tr[0:41]指示了使用物理时钟的比特0-41；abs(r)r的绝对值。
||并置。例如，将Tv[0:57]||pa6指示了虚拟机器TOD时钟的58比特与6比特处理器地址并值以形成64比特值；
0b111   3个一比特的字段；
0b1111  4个一比特的字段；
d    TOD偏移寄存器(实施于每个CPU中)；
op2  SCK、STCK、STCKE、SCKC、STCKC、SPT或STPT的第二操作数；
pa6  6比特处理器地址
pax  包含处理器地址的40比特非零字段
pr   基本机器TOD可编程寄存器的16比特右半部
r    指示当前总导引速率的32比特带符号二进制整数
SDB  导引接口数据块。SDB的内容包括old.s、old.b、old.f、old.g、new.s、new.b、new.f和new.g；
t1   64比特时间戳，包括伪代码例程开始时物理时钟的高阶比特(0:41或0:51)；
t2   64比特时间戳，包括伪代码例程结束时物理时钟的高阶比特(0:41或0:51)(如果t2＞t1，则伪代码循环，因为这指示了例程没有按时完成)；
tcs  客户逻辑时钟将开始时的系统管理程序逻辑时间；
v41  在比特位置41具有一的64比特值；因此在TOD时钟格式中代表来自比特位置42的进位值的时间；以及
z(n)n个零比特的字段；例如z(8)是8比特零字段。
PTFF-QAF(查询可用功能)
PTFF-QAF(查询可用功能)功能提供了指示其他功能的可用性的手段。PTFF-QAF的伪代码描述提供如下：
pb.w1←0b1111||z(28)
pb.w2←z(32)
pb.w3←0b1111||z(28)
pb.w4←z(32)
PTFF-QTO(查询TOD偏移)
用于该功能的参数块返回以下值，包括：64比特物理时钟值(pb.Tu)，该值是最近期TOD偏移更新事件的物理时钟的值。返回的64比特TOD偏移值(pb.d)指示TOD偏移的值(d)。返回的64比特逻辑TOD偏移值(pb.dl)指示了当前值，将该值相加到Tr(物理时钟)以获得Tc(用于当前CPU执行层的逻辑TOD时钟)；以及返回的64比特TOD时点差值(pb.ed)是用于当前CPU执行层的TOD时点差。PTFF-QTO的伪代码描述提供如下：
LoopQT1
Gall ccep
dl←dc
ed←z(64)
If sie＞0 Then
 dl←(dl+sd1.ed)[0:63]
 ed←sd1.ed
EndIf
If sie＞1 Then
 dl←(dl+sd2.ed)[0:63]
 ed←sd2.ed
EndIf
pb.Tu←t1
pb.d←dc
pb.dl←dl
pb.ed←ed
t2←Tr[0:41]||z(22)
If t2＞t1 Goto LoopQT1
PTFF-QSI(查询导引信息)
用于该功能的参数块返回以下的值，包括：64比特物理时钟值(pb.Tu)是最近期TOD偏移更新事件的物理时钟值。剩余字段是旧片断和新片断寄存器的值。PTFF-QSI的伪代码描述提供如下：
LoopQS1
t1←Tr[0:41]||z(22)
pb.Tu←t1
pb.old.s←SDB.old.s
pb.old.b ←SDB.old.b
pb.old.f←SDB.old.f
pb.old.g←SDB.old.g
pb.new.s←SDB.new.s
pb.new.b←SDB.new.b
pb.new.f←SDB.new.f
pb.new.g←SDB.new.g
t2←Tr[0:41]||z(22)
If t2＞t1 Goto LoopQS1
PTFF-QPT(查询物理时钟)
用于该功能的参数块返回以下的值，包括：64比特物理时钟值(pb.Tr)，该值是物理时钟的当前值。PTFF-QPT的伪代码描述提供如下：
pb.Tr←Tr[0:63]
PTFF-ATO(调整TOD偏移)
用于该功能的参数块提供64比特值(pb.a)，该值被处理为无符号二进制值，而且相加到下一片断的基础偏移。来自比特位置0的进位，如果有的话，则在此加法中被忽略。如果下一片断已经被安排而且尚未变为活动的，则pb.a和new.b之和取代new.b，而且不采取其他动作。如果下一片断尚未被安排，则将新片断寄存器保存于旧片断寄存器中而且安排新的片断。新片断开始时间(new.s)被设置为物理时钟将在下一TOD偏移更新事件时具有的值，而新片断基础偏移(new.b)被设置为pb.a与TOD偏移将在相同瞬间时具有的值之和，该值是使用当前导引参数来计算的。
如果安排了新的片断，新片断细导引和粗导引速率与当前值相同，则此功能不改变导引速率。调整TOD偏移功能的执行被互锁，使得TOD偏移寄存器的全部内容好像是并发地和同时地进行更新，正如配置中所有CPU所观测的那样。然而，配置中的CPU对逻辑TOD时钟的访问并不是人为地延迟的；因此，大的无符号调整值的加法可能具有负变化的效果，而且可能造成逻辑TOD时钟好像是向后步进。PTFF-ATO的伪代码描述提供如下：
LoopAT
Lock SDB
Call cnep
SDB.new.b ←(SDB.new.b+pb.a)[0:63]
Unlock SDB
PTFF-STO(设置TOD偏移)
用于该功能的参数块提供了取代TOD偏移的64比特值(pb.d)。当在基本机器层发出时，如果下一片断已经被安排而且尚未变成活动的，则pb.d取代new.b而且不采取其他动作。如果下一片断尚未被安排，则将新片断寄存器保存于旧片断寄存器中而且安排新的片断。新片断开始时间(new.s)被设置为物理时钟将在下一TOD偏移更新事件时具有的值，而新片断基础偏移(new.b)设置为pb.d的值。如果安排新的片断，新片断细导引和粗导引速率与当前值相同，则此功能不改变导引速率。当在逻辑分区或虚拟机器层发出时，该功能由系统管理程序模拟而且对用于当前CPU执行层的TOD时点差(分别是Dp或Dv)进行操作；不安排新的片断并且该改变立即生效。设置TOD偏移功能的执行被互锁，使得TOD偏移寄存器的全部内容好像是并发地和同时地进行更新，正如配置中所有CPU所观测的那样。然而，配置中的CPU对逻辑TOD时钟的访问并不是人为地延迟的；因此，由较小的值取代TOD偏移可能造成逻辑TOD时钟好像是向后步进。PTFF-STO的伪代码描述提供如下：
LoopST
Lock SDB
Call cnep
SDB.new.b←pb.d
Unlock SDB
PTFF-SFS(设置细导引速率)
用于该功能的参数块提供了变为用于下一片断的细导引速率的32比特值(pb.f)。如果下一片断已经被安排而且尚未变成活动的，则由pb.f取代new.f而且不采取其他动作。如果下一片断尚未被安排，则将新片断寄存器保存于旧片断寄存器中而且安排新的片断。新片断开始时间(new.s)被设置为物理时钟将在下一TOD偏移更新事件时具有的值，而新片断基本偏移(new.b)被设置为TOD偏移将在相同瞬间时具有的值，该值是使用当前导引参数来计算的。新片断细导引速率(new.f)被设置为pb.f，而新片断粗导引速率与当前值相同。当新的片断生效时，配置中的CPU对逻辑TOD时钟的访问被互锁，以保证逻辑TOD时钟好像是正在唯一和单调地增加，正如所有程序所观测的那样。PTFF-SFS的伪代码描述提供如下：
LoopSF
Lock SDB
Call cnep
SDB.new.f←pb.f
Unlock SDB
PTFF-SGS(设置粗导引速率)
用于该功能的参数块提供了变为用于下一片断的粗导引速率的32比特值(pb.g)。如果下一片断已经被安排而且尚未变成活动的，则由pb.g取代new.g而且不采取其他动作。
如果下一片断已经被安排，则将新片断寄存器保存于旧片断寄存器中而且安排新的片断。新片断开始时间(new.s)被设置为物理时钟将在下一TOD偏移更新事件时具有的值，而新片断基础偏移(new.b)被设置为TOD偏移将在相同瞬间时具有的值，该值是使用当前导引参数来计算的。新片断粗导引速率(new.g)被设置为pb.g，而新片断细导引速率与当前值相同。当新的片断生效时，配置中的CPU对逻辑TOD时钟的访问被互锁，以保证逻辑TOD时钟好像是正如所有程序所观测的那样唯一和单调地增加。PTFF-SGS的伪代码描述提供如下：
LoopSG
Lock SDB
Call cnep
SDB.new.g←pb.g
Unlock SDB
TOD-时钟导引
根据本发明的一个实施例，导引参数必须使用互锁机制来更新，该互锁机制不要求只读操作的写访问。这是特别为TOD偏移更新事件而实施的。此事件周期性地在每个CPU上同时出现，例如每1204微秒，而且如果每个CPU试图锁定信息则该开销将是禁止的。
概念上讲，当前总导引速率(r)的比特0:31每微秒一次地被相加到TOD偏移(d)扩展的比特64:95中(也就是，每当进位从物理时钟的比特位置52出现到比特位置51处时)。该体系结构允许一种实施，用以在对于该加法的恰当对准时通过使用来自物理时钟不同位置的进位来不那么频繁地执行此更新，只要所得效果实质上相同。具体来说，该体系结构要求比特位置依赖于机型，但是将其选择为使得对于正常的导引速率，通过相继的TOD偏移更新事件来为TOD偏移(d)计算的值之间的差异小于TOD时钟的分辨率。
例如，如果TOD时钟分辨率处于比特位置57，而且TOD偏移更新事件通过进入比特位置41中的进位来触发，则满足该体系结构的要求，只要正常的导引速率小于16ppm。如果将振荡器指定为±2ppm，则正常的导引速率应当比16ppm小得多。在此例中，假设使用来自物理时钟的比特42的进位，不过此进位输出比特位置可依赖于实施而配置。定期地将进位从物理时钟的比特位置42传播到比特位置41，例如每1024微秒，或者近似为每毫秒。大约在出现此进位时实施对导引参数的更新。
用以计算当前片断参数(ccep)的伪代码子例程：
此例程由用于TOD偏移更新事件的伪代码以及查询TOD偏移功能所调用。该子例程计算和返回最近期TOD偏移更新事件的时间(t1)和对于时间t1的偏移(dc)。该子例程也返回当前片断寄存器：当前开始时间(s)、当前基础偏移(b)、当前细导引速率(f)、当前粗导引速率(g)和当前总导引速率(r)。
LoopC1
t1←Tr[0:41]||z(22)
If t1＜SDB.new.s Then
s←SDB.old.s
b←SDB.old.b
f←SDB.old.f
g←SDB.old.g
Else
s←SDB.new.s
b←SDB.new.b
f←SDB.new.f
g←SDB.new.g
EndIf
r←(f+g)[0:31]
If r≠0Then
u←(t1-s)[0:63]
w←z(12)||u[0:41]||z(10)
m←abs(r)[0:31]
p←(w·m)[0:95]
q←p[0:63]
EndIf
If r＞0Then
dc←(b+q)[0:63]
EndIf
If r＝0Then
dc←b
EndIf
If r＜0Then
dc←(b-q)[0:63]
EndIf
Exit Sub
用以计算新片断参数(cnep)的伪代码子例程：
此子例程由用于所有四个PTFF控制功能的伪代码所调用：调整TOD偏移、设置TOD偏移、设置细导引速率和设置粗导引速率。该子例程检查新的片断是否是活动的。如果当前时间小于新片断开始时间(new.s)，则新的片断尚未活动(当前片断是旧的片断)，并且不需要采取其他动作。如果当前时间大于或等于new.s，则新的片断是活动的(当前片断是新的片断)，将当前片断字段(new.s、new.b、new.f和new.g)置于旧片断字段中，而且为新的开始时间(new.s)和新的基础偏移(new.b)计算新值。该子例程使用值v41，该值是在比特位置41为一的64比特值；因此在TOD时钟格式中代表来自比特位置42的进位的时间值。
t1←Tr[0:41]||z(22)
If t1＜SDB.new.s Then
Exit Sub
EndIf
r←(SDB.old.f+SDB.old.g)[0:31]
s←(t1+v41)[0:63]
SDB.old.s←SDB.new.s
SDB.old.b←SDB.new.b
SDB.old.f←SDB.new.f
SDB.old.g←SDB.new.g
SDB.new.s←s
If r≠0 Then
u←(SDB.new.s-SDB.old.s)[0:63]
w←z(12)||u[0:41]||z(10)
m←abs(r)[0:31]
p←(w·m)[0:95]
q←p[0:63]
EndIf
If r＞0Then
SDB.new.b←(SDB.old.b+q)[0:63]
EndIf
If r＝0Then
SDB.new.b←SDB.old.b
EndIf
If r＜0Then
SDB.new.b←(SDB.old.b-q)[0:63]
EndIf
Exit Sub
用于基本机器时钟比较器更新(bmccu)的伪代码子例程：
此例程由用于TOD偏移更新事件、基本机器设置时钟比较器和基本机器时钟比较器中断动作的伪代码所调用。该例程调整物理时钟比较器以补偿物理时钟和基本机器TOD时钟的不同速率。该例程也防止了当前总导引速率(r)为负的情况。在此情况下，物理时钟正在运行得比逻辑TOD时钟快，而且物理时钟比较器中断将提早出现。该例程通过将基本机器TOD时钟值(Tb)与基本机器时钟比较器(CCb)做比较来对此进行检查。如果Tb＞CCb，则应当采取基本机器时钟比较器中断，这是通过将物理时钟比较器设置为零来实现的。如果Tb≤CCb而且(Tb-d)≤(CCb-d)，则不存在卷绕(wrap)而且重新计算物理时钟比较器值(CCr)。如果Tb≤CCb而且(Tb-d)＞(CCb-d)，则存在卷绕。将物理时钟比较器值(CCr)设置为全一(在伪代码描述中描绘为-1)。这产生曝露(exposure)，因为将决不采取时钟比较器中断，即使在未来某一时间基本机器TOD时钟将大于基本机器时钟比较器。
Tq←Tr[0:63]
Tb←(Tq+d)[0:63]
CCq←(CCb-d)[0:63]
If Tb＞CCb Then
CCr←0
ElseIf Tq＞CCq Then
CC←(-1)
Else
CCr←CCq
EndIf
Exit Sub
用于TOD偏移更新事件的伪代码
图5图示了用以更新TOD偏移寄存器的实施细节。在示例性实施中，每当进位从物理时钟的比特位置42传播到比特位置41时，在使用任何逻辑TOD时钟之前，TOD偏移寄存器必须根据硬件存储区中的导引参数来进行更新。现在提供伪代码表示，该表示指示了在配置中的每个CPU上用来更新该CPU中的TOD偏移寄存器所采取的动作。
LoopD1
Call ccep
d←dc
Call bmccu
If sie＞0 Then
LoopD2
t3←Tr[0:57]||z(6)
Tp←(t3+d+sd1.ed)[0:63]
t4←Tr[0:57]||z(6)
Ift4＞t3 Goto LoopD2
EndIf
If sie＞1 Then
LoopD3
t5←Tp[0:57]||z(6)
Tv←(t5+sd2.ed)[0:63]
t6←Tp[0:57]||z(6)
Ift6＞t5 Goto LoopD3
EndIf
LoopD4
w1←Tr[42:57]
wr←(-r)[0:3]
Ifw1≤wr Goto LoopD4
t2←Tr[0:41]||z(22)
If t2＞t1 Goto LoopD1
用于基本机器时钟比较器中断的伪代码
此例程是刚好在采取基本机器时钟比较器中断之前执行的。该例程防止了当前总导引速率(r)为负的情况。在此情况下，物理时钟正在运行得比逻辑TOD时钟快，而且物理时钟比较器中断可能提早出现。如果中断尚未到期，则调用用于基本机器时钟比较器更新的子例程。
Tb←(Tr+d)[0:63]
If Tb＞CCb Then
Take Interruption
Else
Call bmccu
EndIf
用于时序指令的伪代码
提供如下伪代码，该伪代码代表了用于处理如下时序指令的代码：存储时钟(STCK)、存储扩展时钟(STCKE)、设置时钟(SCK)、设置时钟比较器(SCKC)、设置CPU定时器(SPT)、存储时钟比较器(STCKC)和存储CPU定时器(STPTP)。
Mnem.   基本机器(BM)(sie＝0)   逻辑分区(sie＝1)   虚拟机器(sie＝2)
  STCK   op2←(Tr+d)[0:57]||pa6   op2←Tp[0:57]||pa6   op2←Tv[0:57]||pa6
  STCKE   op2←z(8)||(Tr+d)[0:63]||pax||pr   op2←z(8)||Tp[0:63]||pax||sd1.pr   op2←z(8)||Tv[0:63]||pax||sd2.pr
SCK   LoopSCKLock SDBTr←op2[0:57]||z6)SDB.old.s←0SDB.old.b←0SDB.old.f←0SDB.old.g←0SDB.new.s←0SDB.new.b←0SDB.new.f←0SDB.new.g←0Unlock SDB   IfYp＝1Thensd1.ed←(op2-tcs)[0:57]||z(6)ψElsesd1.ed←(op2-Tb)[0:57]||z(6)ψEndIf   If Yv＝1 Thensd2.ed←(op2-tcs)[0:57]||z(6)ψElsesd2.ed←(op2-Tp)[0:57]||z(6)ψEndIf
SCKC   CCb←op2Call bmccu   CCp←op2   CCv←op2
  SPT   CTr←op2   CTp←op2   CTv←op2
  STCKC   op2←CCb   op2←CCp   op2←CCv
  STPT   op2←CTr   op2←CTp   op2←CTv
  说明：ψ在硬件层，当sie＞0时，则SCK造成强制拦截。所示动作必须由系统管理程序执行。
SIE Entry(sie＝0 to sie＝1)：
LoopSE1
t1←Tr[0:57]||z(6)
Tp←(t1+sd1.ed+d)[0:57]||z(6)
t2←Tr[0:57]||z(6)
If(t2＞t1)Goto LoopSE1
CCp←sd1.cc
CTp←sd1.ct
SIE Entry(sie＝1 to sie＝2)：
LoopSE2
t1←Tp[0:57]||z(6)
Tv←(t1+sd2.ed)[0:57]||z(6)
t2←Tr[0:57]||z(6)
If(t2＞t1)Goto LoopSE2
CCv←sd2.cc
CTv←sd2.ct
SIE Exit(sie＝2 to sie＝1)：
sd2.cc←CCv
sd2.ct←CTv
SIE Exit(sie＝1 to sie＝0)：
sd1.cc←CCp
sd1.ct←CTp
TOD时钟同步
正如CPU本身所见的，TOD时钟的导引一定不能在TOD时钟引入可观测的不连续性；特别地，该时钟一定不能好像是向后步进，或者甚至是在行中两次产生相同值。为了保证逻辑TOD时钟好像是单调地增加，在施加负的增量之后，CPU必须延迟对TOD时钟进行使用至少该增量的数量，正如这里将在下面详细说明的那样。
更具难度的要求涉及CPU之间的交互。所有CPU必须几乎同时地开始使用时钟偏移的任何改变，无论该改变是正或负。这些例子示出：仅一个时钟滴答的差异如果未在相同时刻进行施加就足以被问题程序检测到。
示为情况0的正常操作被用来定义称为最佳情况CPU到CPU时钟传送时间的值。然后，针对未在所有CPU处在相同时刻识别新值的实施，对于分别引入最小的可能正增量或负增量，示出了情况1和情况2。这些例子显示，正改变和负改变实质上造成了相同的问题，而且唯一的实际解决方案是在所有CPU上同时识别该更新。该更新的同步是通过要求每个CPU在严格相同的时间时刻开始使用新值来解决的。此时刻称为TOD偏移更新事件，而且其在从物理时钟的特定比特位置出现进位时被触发。该体系结构指定了所选比特位置依赖于机型。在一个实施例中，使用了从物理时钟的比特位置42到比特位置41的进位。
对于单个CPU的TOD偏移寄存器的负改变
下表图示了TOD偏移寄存器的负改变的例子。
  滴答编号   物理时钟比特42-57   TOD偏移寄存器比特42-57   逻辑TOD时钟比特42-57
  0123456789   11 1111 1111 1111 1100 0000 0000 0000 0000 0000 0000 0000 0100 0000 0000 0000 1000 0000 0000 0000 1100 0000 0000 0001 0000 0000 0090 0001 0100 0000 0000 0001 1000 0000 0000 0001 1100 0000 0000 0010 00   01 0000 1000 0100 0001 0000 1000 0010 0001 0000 1000 0010 0001 0000 1000 0010 0001 0000 1000 0010 0001 0000 1000 0010 0001 0000 1000 0010 0001 0000 1000 0010 0001 0000 1000 0010 0001 0000 1000 0010 00   01 0000 1000 0011 1101 0000 1000 0010 0001 0000 1000 0010 0101 0000 1000 0010 1001 0000 1000 0010 1101 0000 1000 0011 0001 0000 1000 0011 0101 0000 1000 0011 1001 0000 1000 0011 1101 0000 1000 0100 00
每行提供了物理时钟、TOD偏移寄存器和逻辑TOD时钟的比特42-57的瞬象(snapshot)。每当物理时钟在特定的比特位置(比如比特57)滴答时摄取瞬象。
在表中提供的此说明性例子中，未示出的当前总导引速率假设为具有最大负值；也就是，比特位置0中为一，其后全零。第一行(滴答编号0)示出了在从比特42发生进位之前最后的滴答处的物理时钟。此进位将在TOD偏移寄存器中引入新值，这使得逻辑TOD时钟好像是向后步进。为了避免这对于程序是可观测的，该机器决不提供任何逻辑TOD时钟值，直至滴答编号9之后。在该示例中，用于TOD偏移寄存器的新值在摄取对于滴答编号1的瞬象之时就已经被应用。在实际的实施中，用以更新TOD偏移寄存器的动作可能相当可观地占用比这更多的时间。表中提供的示例示出：如果此更新占用少于125纳秒(在优选实施例中约为167个CPU周期)，则该机器必须延迟使用该时钟，直至这么多的时间已经逝去。
用于多个CPU的TOD时钟同步
不失一般性地，能够将所有多个CPU TOD时钟同步失败简化为如下单个情况：
CPUi    CPUj
STCK A
        Fetch A(新值)
        STCK B
A＞B
例如在具有60个PCU的机器上，TOD时钟值的比特58-63由CPU编号取代；因此，TOD时钟的比特57是最右的步进比特。TOD时钟的比特57每15.625纳秒进行递增，这仅略微小于最佳情况高速缓存到高速缓存传送时间(例如22-24个机器周期)。最临界的情况是当第一CPU比第二CPU具有更大的CPU编号时。为了在示例中示出这一点，用于CPUi和CPUj的CPU编号分别选择为55和33(八进制)。在下表中，示出TOD时钟的比特58-60以指示时间推移，即使这些比特不是物理时钟的一部分。
情况0-无偏移改变-无失败：表1示出了对于当偏移未改变时的情况的TOD时钟正确操作。
  两个CPU处的TOD比特55-60         动作于  备注
  CPU55   CPU33
  100 000100 001100 010100 011100 100100 101100 110100 111101 000   STCKA LG 0，ASTCKB  A＝...100 101 101(新值)B＝...101 011 011
表1
第一CPU上STCK存储部分的执行时间、加上从第一CPU到第二CPU的最佳情况CPU到CPU高速缓存到高速缓存传送时间、加上第二CPU上LG和STCK访问时钟部分的执行时间之和称为最佳情况CPU到CPU时钟传送时间。为了保证对于情况0的正确操作，最佳情况CPU到CPU时钟传送时间必须至少为15.625纳秒。如果有必要，这可以通过人为地延迟每个CPU上的STCK执行时间来实现。在将来硬件中将可能要求的可选方案将是实现物理时钟的比特58-63，而且该机器延迟CPU上的STCK执行，直至物理时钟的比特58-63与用于此CPU的CPU编号相匹配。
情况1-负的偏移改变-失败：表2示出了当该偏移减少15.625纳秒(对于优选实施例的负导引速率而言可能的最小改变)而且未在两个CPU上同时识别此改变时的TOD时钟同步失败(由于该体系结构要求所有CPU在相同时刻开始使用新值，所以仅当未遵循该体系结构时才出现此失败)。在此示例中，当CPU33已经开始使用新值而CPU55仍使用旧值时出现失败(注意：作为使用新值的一部分，CPU33已经延迟足够久以保证如CPU33本身所观察的逻辑时钟不会好像是向后步进的)。
           TOD时钟比特55-60
  在CPU55(旧)   在CPU33(新)        动作于
CPU55 CPU33  备注
  100 000100 001100 010100 011100 100100 101100 110100 111101 000   011 000011 001011 010011 011011 100011 101011 110011 111100 000   STCKA LG 0，ASTCKB  A＝...100 101 101(新值)B＝...100 011 011
表2
为了针对情况1正确地操作，最佳情况CPU到CPU时钟传送时间必须至少为15.625纳秒加上该改变的绝对数量，而且这通常将不是优选实施例的情况。此示例示出：如果开始使用新值的两个CPU之间的时间大于最佳情况CPU到CPU时钟传送时间就可能出现失败。由于使用旧值的CPU尚未意识到该改变，所以使用新值的CPU将不得不延迟每次STCK的执行，直至所有CPU已经更新到新的偏移；除非这是已知的固定持续时间，否则这将可能证明是不切实际的。
情况2-正的偏移改变-失败：表3示出了当该偏移增加15.625纳秒(对于优选实施例的正导引速率而言可能的最小改变)而且未在两个CPU上同时识别此改变时的TOD时钟同步失败。(由于该体系结构要求所有CPU在相同时刻开始使用新值，所以仅当未遵循该体系结构时才出现此失败。)在此例中，当CPU55已经开始使用新值而CPU33仍使用旧值时出现失败。
           TOD时钟比特55-60
  在CPU55(新)   在CPU33(旧)        动作于
CPU55 CPU33  备注
  100 000100 001100 010100 011100 100100 101100 110100 111101 000   011 000011 001011 010011 011011 100011 101011 110011 111100 000   STCKA LG 0，ASTCK B  A＝...100 101 101(新值)B＝...100 011 011
表3
为了针对情况2正确地操作，最佳情况CPU到CPU时钟传送时间必须至少为15.625纳秒加上该改变的绝对数量，而且这通常将不是优选实施例的情况。此示例示出：如果开始使用新值的两个CPU之间的时间大于最佳情况CPU到CPU时钟传送时间就可能出现失败。由于使用旧值的CPU尚未意识到该改变，所以使用新值的CPU将不得不延迟每次STCK的执行，直至所有CPU已经更新到新的偏移；除非这是已知的固定持续时间，否则这将可能证明是不切实际的。
已经参照根据本发明实施例的方法、装置(系统)和计算机程序产品图描述了本发明。将理解到，每个图能够由计算机程序指令实施。可以将这些计算机程序指令提供给通用计算机、专用计算机、嵌入式处理器或其他可编程数据处理装置的处理器以产生一种机器，使得经由该计算机或其他可编程数据处理装置的处理器来执行的这些指令创建用于实施这里指出的功能的装置。
这些计算机程序指令也可以存储于计算机可读存储器中，该计算机可读存储器能够指引计算机或其他可编程数据处理装置以特定的方式来工作，使得计算机可读存储器中存储的指令产生包括有用于实施这里指出的功能的指令装置在内的制造品。
计算机程序指令也可以被加载到计算机可读或其他可编程数据处理装置上，以促使一系列操作步骤得以在该计算机或其他可编程装置上执行以便产生计算机实施的过程，使得在该计算机或其他可编程装置上执行的指令提供用于实施这里指明的功能的步骤。
尽管明显的是，这里公开的本发明被很好地考虑用来实现上述目的，但是将理解到，可以由本领域的技术人员构思许多改进和实施例，并且旨在所附权利要求涵盖如落入本发明的真正精神和范围之内的所有这样的改进和实施例。

Claims (20)

1.一种用于计算机系统的白天时间(TOD)时钟导引装置，该计算机系统具有为执行操作而提供时基的物理时钟，该物理时钟步进到公共振荡器，所述装置包括：
用于计算TOD时钟偏移值(d)的装置，该TOD时钟偏移值(d)将被相加到物理时钟值(Tr)来获得逻辑TOD时钟值(Tb)，所述逻辑TOD时钟值是可调整的而无需调整所述振荡器的步进速率。
2.如权利要求1所述的TOD时钟导引装置，其中所述TOD时钟偏移值(d)计算如下：
d＝b+(Tr-s)×r，
其中(b)是与(Tr)的比特对准的基础偏移值，(s)是与(Tr)的比特对准的当前开始时间值，以及(r)是当前导引速率值，所述s、b和r值定义TOD时钟导引调整值。
3.如权利要求2所述的TOD时钟导引装置，其中所述当前导引速率值r通过约为2-44的因子来缩放。
4.如权利要求2所述的TOD时钟导引装置，包括用于保持所述当前d、s、b和r值的TOD时钟导引寄存器。
5.如权利要求4所述的TOD时钟导引装置，其中所述计算机系统包括多个处理单元，每个处理单元具有步进到所述公共振荡器而且进行了同步的关联物理时钟，每个处理单元包括用于保持所述TOD时钟偏移值(d)的TOD时钟偏移寄存器，其中每个处理单元计算逻辑TOD时钟值。
6.如权利要求4所述的TOD时钟导引装置，其中所述当前导引速率值r包括细导引速率值(f)和粗导引速率值(g)，其中r＝(f)+(g)，所述TOD时钟导引寄存器用于保持所述g和r值，所述细导引速率值被建立以用来校正所述振荡器中的不准确，所述粗导引速率值被建立用来响应于其他事件动态地校正所述导引速率。
7.如权利要求6所述的TOD时钟导引装置，还包括：
用于发出控制指令的控制装置，该控制指令用于请求对于所述导引速率r的改变，所述控制功能输入与TOD时钟导引寄存器对应的新s、b、f和g值。
8.如权利要求7所述的TOD时钟导引装置，其中所述控制装置还发出查询指令，该查询指令用于从对应的TOD时钟导引寄存器获得所述s、b、f和g值的值。
9.如权利要求5所述的TOD时钟导引装置，其中还包括支持更新同步的装置，其中每个处理单元计算逻辑TOD时钟值，每个处理单元同时地开始使用新逻辑TOD时钟值。
10.如权利要求5所述的TOD时钟导引装置，其中导引速率使得能够在负方向上进行所述逻辑TOD时钟的导引，所述TOD时钟导引装置还包括如下装置，该装置用于在对TOD偏移寄存器施加负改变之后为处理单元对新逻辑TOD时钟值的使用进行延迟，由此该逻辑TOD时钟值的改变单调地增加，所述装置使得CPU必须延迟对该TOD时钟进行使用至少所述负改变的数量。
11.一种为计算机系统导引白天时间(TOD)时钟的方法，该计算机系统具有为执行操作而提供时基的物理时钟，该物理时钟步进到公共振荡器，所述方法包括步骤：计算TOD时钟偏移值(d)，该TOD时钟偏移值将被相加到物理时钟值(Tr)来获得逻辑TOD时钟值(Tb)，所述逻辑TOD时钟值是可调整的而无需调整所述振荡器的步进速率。
12.如权利要求11所述的方法，其中所述TOD时钟偏移值(d)计算如下：
d＝b+(Tr-s)×r，
其中(b)是与(Tr)的比特对准的基础偏移值，(s)是与(Tr)的比特对准的当前开始时间值，以及(r)是当前导引速率值，所述s、b和r值定义TOD时钟导引调整值。
13.如权利要求12所述的方法，其中所述当前导引速率值r通过约为2-44的因子来缩放。
14.如权利要求12所述的方法，还包括：提供用于保持所述当前d、s、b和r值的TOD时钟导引寄存器。
15.如权利要求14所述的方法，其中所述计算机系统包括多个处理单元，每个处理单元具有步进到所述公共振荡器而且进行了同步的关联物理时钟，其中每个处理单元包括用于保持所述TOD时钟偏移值(d)和计算逻辑TOD时钟值的TOD时钟偏移寄存器。
16.如权利要求14所述的方法，其中所述当前导引速率值r包括细导引速率值(f)和粗导引速率值(g)，其中r＝(f)+(g)，所述TOD时钟导引寄存器用于保持所述g和r值，所述细导引速率值被建立以用来校正所述振荡器中的不准确，所述粗导引速率值被建立用来响应于其他事件动态地校正所述导引速率。
17.如权利要求16所述的方法，还包括：
发出控制指令，该控制指令用于请求对于所述导引速率r的改变，所述控制功能输入与TOD时钟导引寄存器对应的新s、b、f和g值。
18.如权利要求17所述的方法，还包括发出查询指令，该查询指令用于从对应的TOD时钟导引寄存器获得所述s、b、f和g值的值。
19.如权利要求15所述的方法，还包括：支持更新同步，其中每个处理单元计算逻辑TOD时钟值，每个处理单元同时地开始使用新逻辑TOD时钟值。
20.如权利要求15所述的方法，其中导引速率使得能够在负方向上进行所述逻辑TOD时钟的导引，所述方法还包括：在对TOD偏移寄存器施加负改变之后为处理单元对新逻辑TOD时钟值的使用进行延迟，由此该逻辑TOD时钟值的改变单调地增加，所述装置使得CPU必须延迟对该TOD时钟进行使用至少所述负改变的数量。
CNB2006100922902A 2005-09-09 2006-06-16 用于tod-时钟导引的系统和方法 Active CN100405251C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/223,886 US7356725B2 (en) 2005-09-09 2005-09-09 Method and apparatus for adjusting a time of day clock without adjusting the stepping rate of an oscillator
US11/223,886 2005-09-09

Publications (2)

Publication Number Publication Date
CN1928769A true CN1928769A (zh) 2007-03-14
CN100405251C CN100405251C (zh) 2008-07-23

Family

ID=37856700

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100922902A Active CN100405251C (zh) 2005-09-09 2006-06-16 用于tod-时钟导引的系统和方法

Country Status (3)

Country Link
US (4) US7356725B2 (zh)
JP (1) JP4856503B2 (zh)
CN (1) CN100405251C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101873187A (zh) * 2010-05-25 2010-10-27 中兴通讯股份有限公司 时钟同步方法及系统
WO2016131247A1 (zh) * 2015-07-30 2016-08-25 中兴通讯股份有限公司 一种用于虚拟机的高性能定时器实现方法、虚拟机
CN110199261A (zh) * 2017-01-19 2019-09-03 国际商业机器公司 时钟比较器符号控制

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7356725B2 (en) 2005-09-09 2008-04-08 International Business Machines Corporation Method and apparatus for adjusting a time of day clock without adjusting the stepping rate of an oscillator
US7395448B2 (en) * 2006-07-26 2008-07-01 International Business Machines Corporation Directly obtaining by application programs information usable in determining clock accuracy
US20080033396A1 (en) * 2006-08-01 2008-02-07 Percutaneous Systems, Inc. Vascular sheaths and methods for their deployment
US7899894B2 (en) 2006-08-30 2011-03-01 International Business Machines Corporation Coordinated timing network configuration parameter update procedure
US7451339B2 (en) * 2006-09-15 2008-11-11 International Business Machines Corporation Pulse-per-second attachment for STP
US7617410B2 (en) * 2006-09-15 2009-11-10 International Business Machines Corporation Simultaneously updating logical time of day (TOD) clocks for multiple cpus in response to detecting a carry at a pre-determined bit position of a physical clock
US8055801B2 (en) * 2006-09-15 2011-11-08 International Business Machines Corporation Pulse-per-second attachment for STP
US7689718B2 (en) 2007-01-31 2010-03-30 International Business Machines Corporation Channel subsystem server time protocol commands and system therefor
US7797414B2 (en) * 2007-01-31 2010-09-14 International Business Machines Corporation Establishing a logical path between servers in a coordinated timing network
US7783736B2 (en) 2007-01-31 2010-08-24 International Business Machines Corporation Definition of an active stratum-1 server in a coordinated timing network
US9112626B2 (en) * 2007-01-31 2015-08-18 International Business Machines Corporation Employing configuration information to determine the role of a server in a coordinated timing network
US7895303B2 (en) * 2007-01-31 2011-02-22 International Business Machines Corporation Server time protocol control messages and methods
US7783913B2 (en) * 2007-01-31 2010-08-24 International Business Machines Corporation Facilitating recovery in a coordinated timing network
US7849347B2 (en) * 2007-04-16 2010-12-07 International Business Machines Corporation System and method for updating a time-related state of a migrating logical partition
US8140822B2 (en) * 2007-04-16 2012-03-20 International Business Machines Corporation System and method for maintaining page tables used during a logical partition migration
US20080256530A1 (en) * 2007-04-16 2008-10-16 William Joseph Armstrong System and Method for Determining Firmware Compatibility for Migrating Logical Partitions
US8019962B2 (en) * 2007-04-16 2011-09-13 International Business Machines Corporation System and method for tracking the memory state of a migrating logical partition
JP4861935B2 (ja) * 2007-09-04 2012-01-25 株式会社日立製作所 情報処理システム及び時刻管理方法
US8055931B2 (en) * 2007-10-12 2011-11-08 International Business Machines Corporation Method for switching between two redundant oscillator signals within an alignment element
GB2455009B (en) * 2008-01-22 2012-02-29 Ibm Time-of-day cycle count estimation
US8416811B2 (en) * 2008-04-10 2013-04-09 International Business Machines Corporation Coordinated timing network having servers of different capabilities
US7925916B2 (en) 2008-04-10 2011-04-12 International Business Machines Corporation Failsafe recovery facility in a coordinated timing network
CN101981530B (zh) * 2008-04-11 2012-12-12 飞思卡尔半导体公司 具有低功率模式和非低功率模式的微处理器,数据处理系统和计算机程序产品
US7873862B2 (en) * 2008-10-21 2011-01-18 International Business Machines Corporation Maintaining a primary time server as the current time server in response to failure of time code receivers of the primary time server
US8369186B2 (en) * 2009-01-09 2013-02-05 Primex Wireless, Inc. System and method of increasing battery life of a timekeeping device
US20100287402A1 (en) * 2009-05-11 2010-11-11 Electronics And Telecommunications Research Institute Timestamping apparatus and method
US8285915B2 (en) * 2010-01-13 2012-10-09 International Business Machines Corporation Relocating page tables and data amongst memory modules in a virtualized environment
JP5423902B2 (ja) * 2010-11-05 2014-02-19 富士通株式会社 情報処理装置，情報処理装置の時刻設定方法，及び情報処理装置の時刻設定プログラム，並びに監視装置
US9468547B2 (en) 2010-11-11 2016-10-18 W. L. Gore & Associates, Inc. Deployment of endoluminal devices
US9414944B2 (en) 2010-11-11 2016-08-16 W. L. Gore & Associates, Inc. Deployment sleeve shortening mechanism
TW201241662A (en) * 2010-12-21 2012-10-16 Ibm Virtual machine validation
JP5764985B2 (ja) * 2011-03-11 2015-08-19 富士通株式会社 情報処理装置および時刻制御方法
GB2502540A (en) 2012-05-30 2013-12-04 Ibm Generating monotonically increasing time of day values in multiprocessors
US9104364B2 (en) 2012-11-15 2015-08-11 International Business Machines Corporation Generation and distribution of steered time interval pulse to a plurality of hardware components of the computing system
US9720441B1 (en) 2016-09-30 2017-08-01 International Business Machines Corporation Generating time-of-day values without causing execution stalls
CN110932839B (zh) 2018-09-20 2023-09-22 中兴通讯股份有限公司 一种网卡、时间同步方法、设备及计算机存储介质
CN111007352A (zh) * 2019-11-21 2020-04-14 国家电网有限公司 一种基于北斗授时技术在低压配电线路中读取准确事件时间的方法
US11097844B1 (en) 2020-03-18 2021-08-24 B/E Aerospace, Inc. Mobile self-vending beverage distribution system
US11564185B2 (en) 2020-04-17 2023-01-24 Rockwell Collins, Inc. Precise time synchronization for 4G automatic link establishment (ALE) stations
US11501380B1 (en) * 2020-07-01 2022-11-15 BlueOwl, LLC Systems and methods for parallelly validating a plurality of policies
US11461851B1 (en) 2020-07-14 2022-10-04 BlueOwl, LLC Systems and methods for determining validation times

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59221760A (ja) 1983-06-01 1984-12-13 Toshiba Corp 複合計算機の時刻管理装置
US5041798A (en) * 1990-06-12 1991-08-20 International Business Machines Corporation Time reference with proportional steering
US5636373A (en) * 1991-09-04 1997-06-03 International Business Machines Corporation System for synchronizing logical clock in logical partition of host processor with external time source by combining clock adjustment value with specific value of partition
JP3304593B2 (ja) 1994-02-28 2002-07-22 富士通株式会社 分散システムにおける時刻補正方法
DE4408488A1 (de) * 1994-03-14 1995-09-21 Bosch Gmbh Robert Verfahren zur zyklischen Übertragung von Daten zwischen mindestens zwei verteilt arbeitenden Steuergeräten
US5850157A (en) * 1996-11-07 1998-12-15 Intel Corporation Low voltage swing circuits for low power clock distribution and methods of using the same
US5802354A (en) * 1997-06-09 1998-09-01 International Business Machines Corporation Method and apparatus for synchronizing selected logical partitions of a partitioned information handling system to a test datesource
US6199169B1 (en) * 1998-03-31 2001-03-06 Compaq Computer Corporation System and method for synchronizing time across a computer cluster
US6209106B1 (en) 1998-09-30 2001-03-27 International Business Machines Corporation Method and apparatus for synchronizing selected logical partitions of a partitioned information handling system to an external time reference
SE513899C2 (sv) 1999-01-12 2000-11-20 Ericsson Telefon Ab L M Metod och arrangemang för synkronisering
US6199170B1 (en) * 1999-05-11 2001-03-06 Trimble Navigation Limited Method and apparatus for precise time synchronization
US6591370B1 (en) * 1999-12-23 2003-07-08 International Business Machines Corporation Multinode computer system with distributed clock synchronization system
US6763474B1 (en) 2000-08-03 2004-07-13 International Business Machines Corporation System for synchronizing nodes in a heterogeneous computer system by using multistage frequency synthesizer to dynamically adjust clock frequency of the nodes
JP4233016B2 (ja) 2002-10-08 2009-03-04 東北パイオニア株式会社 発光表示パネルの駆動装置
US7155629B2 (en) * 2003-04-10 2006-12-26 International Business Machines Corporation Virtual real time clock maintenance in a logically partitioned computer system
US6826123B1 (en) 2003-10-14 2004-11-30 International Business Machines Corporation Global recovery for time of day synchronization
US7356725B2 (en) * 2005-09-09 2008-04-08 International Business Machines Corporation Method and apparatus for adjusting a time of day clock without adjusting the stepping rate of an oscillator
US7454648B2 (en) * 2005-09-09 2008-11-18 International Business Machines Corporation System and method for calibrating a time of day clock in a computing system node provided in a multi-node network
US9851969B2 (en) * 2010-06-24 2017-12-26 International Business Machines Corporation Function virtualization facility for function query of a processor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101873187A (zh) * 2010-05-25 2010-10-27 中兴通讯股份有限公司 时钟同步方法及系统
WO2016131247A1 (zh) * 2015-07-30 2016-08-25 中兴通讯股份有限公司 一种用于虚拟机的高性能定时器实现方法、虚拟机
CN110199261A (zh) * 2017-01-19 2019-09-03 国际商业机器公司 时钟比较器符号控制
CN110199261B (zh) * 2017-01-19 2023-09-29 国际商业机器公司 时钟比较器符号控制的系统、方法和计算机可读存储介质
US11934220B2 (en) 2017-01-19 2024-03-19 International Business Machines Corporation Clock comparator sign control

Also Published As

Publication number Publication date
CN100405251C (zh) 2008-07-23
US7681064B2 (en) 2010-03-16
US20090300401A1 (en) 2009-12-03
US20070061605A1 (en) 2007-03-15
US7356725B2 (en) 2008-04-08
US8135978B2 (en) 2012-03-13
US8438415B2 (en) 2013-05-07
US20120173917A1 (en) 2012-07-05
JP2007080264A (ja) 2007-03-29
JP4856503B2 (ja) 2012-01-18
US20080104440A1 (en) 2008-05-01

Similar Documents

Publication Publication Date Title
CN1928769A (zh) 用于tod－时钟导引的系统和方法
CN1225709C (zh) 分散存储型多处理机系统及故障恢复方法
CN1157960C (zh) 电信平台系统及其方法
CN1101032C (zh) 相关词抽取设备和方法
CN1707431A (zh) 信号处理装置及其方法
CN1192315C (zh) 高速缓存清理装置以及具备该装置的计算机系统
CN1149492C (zh) 遥控方法和服务器
CN1101472A (zh) 自适应时钟恢复的方法和装置
CN1190741C (zh) 用于支持数据事务的设备和方法
CN1601483A (zh) 一种基于脚本解释工具的自动化软件测试系统
CN1175034A (zh) 存储器控制器和存储器控制系统
CN1679004A (zh) 高速缓存设备、高速缓存数据管理方法和计算机程序
CN1916961A (zh) 可中断图形处理单元及其控制方法
CN1912926A (zh) 可中断图形处理单元处理多个程序的方法和图形处理单元
CN1288550C (zh) 随机数产生器的位串过滤装置与方法
CN1581091A (zh) 多点远程拷贝系统
CN1734438A (zh) 信息处理设备、信息处理方法和程序
CN1485735A (zh) 指令调度方法、指令调度设备和指令调度程序
CN1612088A (zh) 处理器系统、指令序列优化装置和指令序列优化程序
CN1862490A (zh) 信号处理装置
CN1301476C (zh) 网关卡、网关控制方法以及网关装置
CN1184387A (zh) 同步数字系列传输系统中接收指针处理装置
CN1254028C (zh) Sdh传输装置和sdh传输装置的帧定时再同步方法
CN1873625A (zh) 一种基于功能覆盖率的随机激励的自动产生方法
CN1012597B (zh) 装入和校验中央子系统控制存贮器的装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant