JP3888637B2 - 論理的に区分されたコンピュータ・システムにおける仮想リアルタイム・クロックの維持 - Google Patents
論理的に区分されたコンピュータ・システムにおける仮想リアルタイム・クロックの維持 Download PDFInfo
- Publication number
- JP3888637B2 JP3888637B2 JP2004113586A JP2004113586A JP3888637B2 JP 3888637 B2 JP3888637 B2 JP 3888637B2 JP 2004113586 A JP2004113586 A JP 2004113586A JP 2004113586 A JP2004113586 A JP 2004113586A JP 3888637 B2 JP3888637 B2 JP 3888637B2
- Authority
- JP
- Japan
- Prior art keywords
- time clock
- value
- real
- clock
- hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Debugging And Monitoring (AREA)
- Electric Clocks (AREA)
Description
図1では、論理的に区分されたコンピュータ・システム100は、1つまたは複数の論理パーティションを有する(任意の数Nの論理パーティション110をサポートできることを示すために、論理パーティション1101から110Nとして図示する)。パーティション・マネージャ120は一般に、論理パーティション110の生成および削除を制御することができる。コンピュータ・システム100は、ネットワーク・サーバ、メイフレーム・コンピュータなど、論理区分をサポートできるいずれの適切なタイプのコンピュータ・システムであってもよい。一実施形態では、コンピュータ・システム110は、ニューヨーク州アーモンクのインターナショナル・ビジネス・マシーンズ(IBM)から入手可能なeServer iSeriesコンピュータ・システムである。
図2は、本発明の一実施形態による、ハードウェア・コンポーネントおよびソフトウェア・コンポーネントの相関図である。図示するように、パーティション・マネージャ120は、ディスパッチ(データ等の発送)可能な部分122およびディスパッチ不可能な部分124を含む、2つの一般に別個のコード層として実装することができる。ディスパッチ不可能部分124は一般に、コンピュータ・システム100のシステム・ファームウェアとして実装され、転送制御の有効化(I/Oアクセスなど)やページ・テーブル管理などの低レベルのパーティション管理機能を提供し、複数の論理パーティション110を構成し、サービスし、実行するために必要なデータおよびアクセス方法を含む。ディスパッチ可能部分122は一般に、仮想サービス・プロセッサ機能やパーティションの開始/停止などの高レベルのパーティション管理機能を扱う。
ΔNEW=ΔCURRENT+(RTCNEW−RTCCURRENT)
ただし、ΔCURRENTおよびRTCCURRENTはそれぞれ、クロック・デルタ194およびRTC150の現在の値である。新しいクロック・デルタ194が計算されると、ステップ310で、RTC150をRTCNEWに設定することができ、その後、ステップ312で、処理300が終了する。論理パーティション110に対する仮想RTCを調整する際にパーティション・マネージャ120が使用できるように、RTC150に対する累積的変更をクロック・デルタ194として捕捉するために、必要に応じて処理300を繰り返すことができる。
仮想RTCに対する実際の調整は、仮想RTCが具体的にはどのように実装されているかによって異なる。図2に示すように、実施形態によっては、仮想RTCデータ192は、リモート・カウンタ152およびRTC150から導き出すことができる。リモート・カウンタ152は、フリーラン・カウンタとすることができ、そこから仮想RTC(またはTDO)値を、仮想RTCデータ192に格納されているオフセット値に基づいて導き出すことができる。ハードウェアRTC150とリモート・カウンタ152は、異なる周波数で動作することができるが、これらの値は、スケーリングおよび変換の任意の組合せによって、整合性のとれたものとすることができる。したがって、TOD値は、リモート・カウンタ152のバイナリ値を、年、月、日、時、分、秒およびコンマ何秒などの、単位についての別個のコンポーネントを含み得る任意の所望のTODフォーマットに変換することによって、導き出すことができる。
1)仮想RTCに設定される値、および
2)仮想RTC設定時のリモート・カウンタ152の値
を保存することができる。
vRTCOFFSET=TODBase−TODSnapshot
次いで、仮想RTCオフセットを使用して、次式によって、リモート・カウンタ152の現在の値(TODCURRENT)から、現在の仮想RTC値(vRTCCURRENT)を計算することができる。
vRTCCURRENT=TODCURRENT+vRTCOFFSET
TODEST=TODSNAPSHOT+SCALE(RTCCURRENT−RTCSNAPSHOT)
先に示したように、リモート・カウンタ152およびRTC150は、異なる周波数で動作していることがあるので、まずRTC値をスケーリングすることが必要になり得る。実施形態によっては、たとえば、RTC150が異なる値(年、日、時、秒など)を提供する場合、RTC値を、リモート・カウンタ152と整合性のとれたフォーマットに変換することも必要になることがある。ともかく、パーティション・マネージャ120は、たとえばIPLの後で、リモート・カウンタ152を、こうした推定値(TODEST)に設定することができ、その結果、リモート・カウンタ152は、電源が切れている間も連続して動作していたように見えるようになる。したがって、リモート・カウンタ152に基づいて仮想リアルタイム・クロックを適切に維持することができる。
TODEST=TODSNAPSHOT+SCALE(RTCCURRENT−RTCSNAPSHOT−ΔCLOCK)
言い換えれば、RTC150に対する正の変更は、現在のRTC値から減算され(または負の変更は現在のRTC値に加算され)、それによって、リモート・カウンタ152の値は、電源が切れていた間に連続して動作していた場合と同じように推定される。この手法の1つの利点は、すべての論理パーティション110について、リモート・カウンタ152に基づく仮想RTCの計算値に対して、単一の値(リモート・カウンタ152)を調整することによって、ハードウェアRTC150の変更を補償できることである。
vRTCOFFSET=TODBase−TODSnapshot−SCALE(ΔCLOCK)
別法では、クロック・デルタ194を用いて、vRTCデータ192として格納されている実際の値のうちの1つを調整することができる。たとえば、IPL時(または後)、パーティション・マネージャ120は、次式に従って図3に示した値のうちのいずれかを調整することができる。
TODBaseNEW=TODBaseOLD−SCALE(ΔCLOCK)または
TODSnapshotNEW=TODSnapshotOLD+SCALE(ΔCLOCK)
どちらの値を調整しても、計算されたオフセットに対して同じ効果をもつ。もちろん、様々な異なるタイプの仮想リアルタイム・クロック実装について、類似のタイプの調整を、クロック・デルタ194に基づいて行うことができる。
本発明の実施形態では、パーティション・マネージャが稼働していない間にハードウェアRTCに対して行われる変更を追跡することによって、論理的に区分されたシステム内の仮想RTCの保全性が、電源オン・オフのサイクルを通して維持されるようになる。こうしたハードウェアRTCに対する変更を、クロック・デルタ変数として捕捉することができ、この変数を使用して、一旦パーティション・マネージャが稼働した際に、仮想RTCを調整することができ、。それによって、パーティション・マネージャが稼働していない間に、ハードウェアRTCに対する変更がいつ行われたとしても、ユーザがそれぞれのパーティションに対する仮想RTCを手動で再設定する必要なしに、望ましいレベルの保守容易性がもたらされることになる。
1101 パーティション1
110N パーティションN
120 パーティション・マネージャ
122 ディスパッチ可能部分
124 ディスパッチ不可能部分
130 システム・プロセッサ
140 システム・メモリ
150 リアルタイム・クロック
152 リモート・カウンタ
160 サービス・プロセッサ
170 未割当てリソース
180 ハードウェア管理コンソール(HMC)
190 永続的メモリ
192 仮想RTCデータ
1920 仮想RTCデータ
1921 仮想RTCデータ
192N 仮想RTCデータ
194 クロック・デルタ
300 処理
400 処理
Claims (22)
- 論理パーティショニング・オペレーティング・システムによって管理される少なくとも1つの論理パーティションに対して、少なくとも1つの仮想リアルタイム・クロックを維持する方法であって、
前記論理パーティショニング・オペレーティング・システムが稼働していない間、サービス・プロセッサがハードウェア・リアルタイム・クロックに対する変更を追跡するステップと、
前記サービス・プロセッサが前記ハードウェア・リアルタイム・クロックに対する前記変更に準拠して、前記仮想リアルタイム・クロックが導き出される元となる1つまたは複数のデータ要素をパーティション・マネージャが稼働していない間に前記ハードウェア・リアルタイム・クロックに対して行われた変更の補償を調整するステップと、
を有する方法。 - 前記サービス・プロセッサが前記ハードウェア・リアルタイム・クロックの値を読み出すステップと、
前記サービス・プロセッサが読み出された前記ハードウェア・リアルタイム・クロックの値にオフセット値を加算することによって、前記仮想リアルタイム・クロックの値を計算するステップと、
をさらに有する、請求項1に記載の方法。 - 前記サービス・プロセッサが前記調整をするステップが、前記仮想リアルタイム・クロックに関連するオフセット値を調整するステップをさらに有する、請求項1に記載の方法。
- 前記サービス・プロセッサがフリーラン・カウンタの値を読み出すステップと、
前記サービス・プロセッサが読み出された前記フリーラン・カウンタの値に前記オフセット値を加算することによって前記仮想リアルタイム・クロックの値を計算するステップと、
をさらに有する、請求項3に記載の方法。 - 前記サービス・プロセッサが前記仮想リアルタイム・クロックに最後に設定された記憶値と、前記仮想リアルタイム・クロックに最後に設定された時のフリーラン・カウンタの示す値の記憶値とから、前記オフセット値を計算するステップ、をさらに有する、請求項3に記載の方法。
- 前記調整するステップが、前記論理パーティショニング・オペレーティング・システムの電源投入時の前記ハードウェア・リアルタイム・クロックが示す時刻に基づいて、前記仮想リアルタイム・クロックの基になるフリーラン・カウンタの値を修正するステップを有する、請求項1に記載の方法。
- 前記調整するステップが、前記フリーラン・カウンタを、前記ハードウェア・リアルタイム・クロックと、同時に取られた前記フリーラン・カウンタと前記ハードウェア・リアルタイム・クロックとの各スナップショット値とに基づいて、生成された値に設定するステップを有する、請求項6に記載の方法。
- 前記フリーラン・カウンタと前記ハードウェア・リアルタイム・クロックとをフリーラン・カウンタの示す値に基づいて前記ハードウェア・リアルタイム・クロックを周期的に同期させるステップをさらに有する、請求項6に記載の方法。
- 論理パーティショニング・オペレーティング・システムによって管理される1つまたは複数の論理パーティションをもつコンピュータ・システム内で1つまたは複数の仮想リアルタイム・クロックを維持する方法であって、
サービス・プロセッサによって、
ハードウェア・リアルタイム・クロックを新しい値に変更する要求を受け取るステップと、
前記論理パーティショニング・オペレーティング・システムが稼働しているかどうかを判断するステップと、
稼働中でない場合、前記ハードウェア・リアルタイム・クロックの現在の値を読み出し、前記新しい値と前記現在との値の間の差分に基づいて前記ハードウェア・リアルタイム・クロックに対する累積的変更を捕捉するクロック・デルタを演算し、前記ハードウェア・リアルタイム・クロックを前記新しい値に設定するステップと、
前記論理パーティショニング・オペレーティング・システムによって、前記クロック・デルタの値に基づいて、前記仮想リアルタイム・クロックが導き出される元となる1つまたは複数のデータ要素をパーティション・マネージャが稼働していない間に前記ハードウェア・リアルタイム・クロックに対して行われた変更の補償を調整するステップと、
を有する方法。 - 前記仮想リアルタイム・クロックが導き出される元となる1つまたは複数のデータ要素を調整するステップが、
前記論理パーティショニング・オペレーティング・システムの初期プログラム・ロードの開始するステップと、
前記ハードウェア・リアルタイム・クロックの現在の値を読み出すステップと、
前記クロック・デルタの値を読み出すステップと、
前記仮想リアルタイム・クロックを、読み出された前記ハードウェア・リアルタイム・クロックの現在の値と、前記クロック・デルタの値に基づき調整されるステップと、
を有する、請求項9に記載の方法。 - 前記調整するステップが、
前記論理パーティショニング・オペレーティング・システムによって、前記サービス・プロセッサからの前記クロック・デルタにアクセスするステップと、
前記論理パーティショニング・オペレーティング・システムによって、それぞれの論理パーティションに対する1つまたは複数のデータ要素を、前記クロック・デルタに基づいて調整するステップと、
を有する、請求項10に記載の方法。 - 前記論理パーティショニング・オペレーティング・システムによって前記1つまたは複数のデータ要素にパーティション・マネージャが稼働していない間に前記ハードウェア・リアルタイム・クロックに対して行われた変更の補償を調整するステップが、それぞれの論理パーティションに対するオフセット値を調整するステップを有する、請求項9に記載の方法。
- 前記論理パーティショニング・オペレーティング・システムによって前記1つまたは複数のデータ要素をパーティション・マネージャが稼働していない間に前記ハードウェア・リアルタイム・クロックに対して行われた変更の補償を調整するステップが、フリーラン・カウンタの値を調整するステップを有する、請求項9に記載の方法。
- 請求項1〜6のいずれかに記載の方法の前記各ステップをコンピュータに実行させるプログラム。
- 請求項14記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。
- 請求項7〜13のいずれかに記載の方法の前記各ステップをコンピュータに実行させるプログラム。
- 請求項16記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。
- 論理的に区分されたコンピュータ・システムであって、
ハードウェア・リアルタイム・クロックと、
パーティション・マネージャが稼働していない間の、前記ハードウェア・リアルタイム・クロックに対する変更を、クロック・デルタの値として捕捉するように構成されたサービス・プロセッサと、
相当する仮想リアルタイム・クロックをもつ少なくとも1つの論理パーティションと、
前記クロック・デルタの値に基づいて、前記仮想リアルタイム・クロックが導き出される元となる1つまたは複数のデータ要素をパーティション・マネージャが稼働していない間に前記ハードウェア・リアルタイム・クロックに対して行われた変更の補償を調整するように構成されたパーティション・マネージャと、
を有するコンピュータ・システム。 - フリーラン・カウンタをさらに有し、また、前記1つまたは複数のデータ要素が、前記フリーラン・カウンタの1つの値、および、前記仮想リアルタイム・クロックに関連する1つのオフセット値、のうちの少なくとも1つを有する、請求項18に記載の論理的に区分されたコンピュータ・システム。
- 前記パーティション・マネージャがさらに、前記オフセット値および前記フリーラン・カウンタの値に基づいて、前記仮想リアルタイム・クロックの値を計算するように構成される、請求項19に記載の論理的に区分されたコンピュータ・システム。
- 前記パーティション・マネージャが、前記フリーラン・カウンタを、前記クロック・デルタの値に基づいて、ならびに、ほぼ同時に取られた前記フリーラン・カウンタと前記ハードウェア・リアルタイム・クロックとの両スナップショット値に基づいて、生成された値に設定するように構成される、請求項20に記載の論理的に区分されたコンピュータ・システム。
- 前記サービス・プロセッサが、
前記ハードウェア・リアルタイム・クロックを新しい値に変更する要求を受け取る機能と、
前記パーティション・マネージャが稼働中であるかどうかを判断する機能と、
もし稼働中でない場合は、前記ハードウェア・リアルタイム・クロックの現在の値を読み出し、前記新しい値と前記現在の値との間の変更量に基づいて前記クロック・デルタの値を調整し、引き続いて、前記ハードウェア・リアルタイム・クロックを前記新しい値に設定する機能と、
によって、前記ハードウェア・リアルタイム・クロックに対する変更を捕捉するように構成される、請求項18に記載の論理的に区分されたコンピュータ・システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/411,455 US7155629B2 (en) | 2003-04-10 | 2003-04-10 | Virtual real time clock maintenance in a logically partitioned computer system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004318878A JP2004318878A (ja) | 2004-11-11 |
JP3888637B2 true JP3888637B2 (ja) | 2007-03-07 |
Family
ID=33130982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004113586A Expired - Fee Related JP3888637B2 (ja) | 2003-04-10 | 2004-04-07 | 論理的に区分されたコンピュータ・システムにおける仮想リアルタイム・クロックの維持 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7155629B2 (ja) |
JP (1) | JP3888637B2 (ja) |
KR (1) | KR100603118B1 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3563721B2 (ja) | 2001-09-21 | 2004-09-08 | 株式会社東芝 | 情報処理装置および同装置で使用される時計表示制御方法 |
US20040230673A1 (en) * | 2003-04-17 | 2004-11-18 | International Business Machines Corporation | Virtual counter device tolerant to hardware counter resets |
US7475002B1 (en) * | 2004-02-18 | 2009-01-06 | Vmware, Inc. | Method and apparatus for emulating multiple virtual timers in a virtual computer system when the virtual timers fall behind the real time of a physical computer system |
US8230252B2 (en) * | 2004-07-20 | 2012-07-24 | Hewlett-Packard Development Company, L.P. | Time of day response |
US8146078B2 (en) * | 2004-10-29 | 2012-03-27 | Intel Corporation | Timer offsetting mechanism in a virtual machine environment |
US7512826B2 (en) * | 2005-04-20 | 2009-03-31 | International Business Machines Corporation | Method, apparatus, and product for an efficient virtualized time base in a scaleable multi-processor computer |
US8327448B2 (en) * | 2005-06-22 | 2012-12-04 | Intel Corporation | Protected clock management based upon a non-trusted persistent time source |
JP4671796B2 (ja) * | 2005-07-27 | 2011-04-20 | 富士通テン株式会社 | マイクロコンピュータのタイマ調整機構 |
US7356725B2 (en) | 2005-09-09 | 2008-04-08 | International Business Machines Corporation | Method and apparatus for adjusting a time of day clock without adjusting the stepping rate of an oscillator |
US7779289B2 (en) * | 2006-02-15 | 2010-08-17 | Stmicroelectronics S.A. | Methods and data processing systems for sharing a clock between non-secured and secured tasks |
JP4606493B2 (ja) * | 2006-03-01 | 2011-01-05 | 富士通株式会社 | コンピュータシステムの時刻管理制御方法及びコンピュータシステム |
JP4162148B2 (ja) * | 2006-04-12 | 2008-10-08 | 株式会社ソニー・コンピュータエンタテインメント | 情報処理装置 |
EP1936503A1 (en) * | 2006-12-20 | 2008-06-25 | International Business Machines Corporation | A method and system for providing a deterministic virtual clock |
FR2915589B1 (fr) * | 2007-04-24 | 2009-07-10 | Schneider Electric Ind Sas | Systeme et methode pour gerer le temps dans un equipement d'automatisme |
US8220031B2 (en) * | 2007-05-01 | 2012-07-10 | Texas Instruments Incorporated | Secure time/date virtualization |
CN101373390B (zh) * | 2007-08-20 | 2010-04-14 | 鸿富锦精密工业(深圳)有限公司 | 即时时钟精确度验证系统及方法 |
JP4861935B2 (ja) * | 2007-09-04 | 2012-01-25 | 株式会社日立製作所 | 情報処理システム及び時刻管理方法 |
JP2009238211A (ja) * | 2008-03-07 | 2009-10-15 | Panasonic Corp | 情報処理装置、経過時間計測方法 |
CN101706748B (zh) * | 2009-11-26 | 2011-07-27 | 成都市华为赛门铁克科技有限公司 | 日志记录方法、系统和单板管理控制器 |
US20110161716A1 (en) * | 2009-12-31 | 2011-06-30 | Hyvoenen Jani | Systems, methods, and apparatuses for providing access to real time information |
JP5549733B2 (ja) * | 2010-08-18 | 2014-07-16 | 富士通株式会社 | 計算機管理装置、計算機管理システム及び計算機システム |
US8359453B2 (en) | 2010-09-13 | 2013-01-22 | International Business Machines Corporation | Real address accessing in a coprocessor executing on behalf of an unprivileged process |
WO2012060010A1 (ja) * | 2010-11-05 | 2012-05-10 | 富士通株式会社 | 情報処理装置,情報処理装置の時刻設定方法,及び情報処理装置の時刻設定プログラム,並びに監視装置 |
CN102081555B (zh) * | 2011-02-24 | 2013-02-27 | 华为技术有限公司 | 调整时钟中断周期的方法和装置 |
JP5764985B2 (ja) * | 2011-03-11 | 2015-08-19 | 富士通株式会社 | 情報処理装置および時刻制御方法 |
BRPI1101401A2 (pt) * | 2011-03-29 | 2013-06-04 | Inst Alberto Luiz Coimbra De Pos Graduacao E Pesquisas De Engenharia Coppe Ufrj | relàgio virtual estritamente crescente para temporizaÇço de alta precisço de programas em sistemas de multiprocessamento |
JP5739364B2 (ja) * | 2012-02-28 | 2015-06-24 | 株式会社日立製作所 | 時刻管理装置、方法、およびプログラム |
US9292712B2 (en) * | 2012-09-28 | 2016-03-22 | St-Ericsson Sa | Method and apparatus for maintaining secure time |
JP2014134989A (ja) * | 2013-01-11 | 2014-07-24 | Hitachi Ltd | 計算機システム及び計算機管理方法 |
GB201314938D0 (en) | 2013-08-21 | 2013-10-02 | Advanced Risc Mach Ltd | Communication between voltage domains |
WO2016194655A1 (ja) * | 2015-06-05 | 2016-12-08 | ソニーセミコンダクタソリューションズ株式会社 | 信号処理装置および方法 |
GB2541671B (en) * | 2015-08-25 | 2017-12-13 | Advanced Risc Mach Ltd | Providing count value between domains |
JP6946773B2 (ja) * | 2017-06-20 | 2021-10-06 | セイコーエプソン株式会社 | リアルタイムクロックモジュール、電子機器、移動体及び情報処理システム |
CN113157046B (zh) * | 2021-03-25 | 2023-03-28 | 山东英信计算机技术有限公司 | 一种服务器bmc时间管理方法、装置及系统 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4303850A (en) * | 1978-02-27 | 1981-12-01 | Rockwell International Corporation | Real time clock using computer and separate counting means |
JPS63201731A (ja) | 1987-02-17 | 1988-08-19 | Nec Corp | 仮想計算機システムの時刻装置仮想化方式 |
JP2570096B2 (ja) | 1993-05-26 | 1997-01-08 | 日本電気株式会社 | システム時刻一致方法及びシステム時刻一致装置 |
GB2315887B (en) * | 1996-07-27 | 2000-07-05 | Motorola Gmbh | Method and apparatus for re-programming memory device |
JP3327138B2 (ja) | 1996-09-20 | 2002-09-24 | 株式会社日立製作所 | 仮想情報処理装置の時刻設定方法 |
US6138243A (en) * | 1998-05-14 | 2000-10-24 | International Business Machines Corporation | Method and system for keeping time across a multiprocessor platform |
JP2000020158A (ja) | 1998-07-07 | 2000-01-21 | Hitachi Ltd | 論理計算機の時刻合わせの方法 |
US6968473B2 (en) * | 2001-11-15 | 2005-11-22 | International Business Machines Corporation | Method and apparatus for generating a virtual clock in a data processing system |
-
2003
- 2003-04-10 US US10/411,455 patent/US7155629B2/en not_active Expired - Fee Related
-
2004
- 2004-03-09 KR KR1020040015803A patent/KR100603118B1/ko not_active IP Right Cessation
- 2004-04-07 JP JP2004113586A patent/JP3888637B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100603118B1 (ko) | 2006-07-20 |
KR20040089472A (ko) | 2004-10-21 |
JP2004318878A (ja) | 2004-11-11 |
US7155629B2 (en) | 2006-12-26 |
US20040205368A1 (en) | 2004-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3888637B2 (ja) | 論理的に区分されたコンピュータ・システムにおける仮想リアルタイム・クロックの維持 | |
US7870411B2 (en) | Tracking current time on multiprocessor hosts and virtual machines | |
US7849347B2 (en) | System and method for updating a time-related state of a migrating logical partition | |
US10379967B2 (en) | Live rollback for a computing environment | |
US7512826B2 (en) | Method, apparatus, and product for an efficient virtualized time base in a scaleable multi-processor computer | |
US10261800B2 (en) | Intelligent boot device selection and recovery | |
JP4856503B2 (ja) | Todクロックをステアリングするためのシステムおよび方法 | |
US5960206A (en) | Method and apparatus for estimating installation time in a data processing system | |
US11886902B2 (en) | Physical-to-virtual migration method and apparatus, and storage medium | |
US9563462B2 (en) | Suspending and resuming virtual machines | |
US8479214B2 (en) | Hardware throughput saturation detection | |
US20140331220A1 (en) | Live application mobility from one operating system level to an updated operating system level | |
US9015517B2 (en) | Information processing apparatus and time-of-day control method | |
US7389410B1 (en) | Automatically deriving order of initialization for computing services across multiple computing systems | |
CN106775846B (zh) | 用于物理服务器的在线迁移的方法及装置 | |
US20040230673A1 (en) | Virtual counter device tolerant to hardware counter resets | |
US12019466B2 (en) | Virtual precision time protocol clock devices for virtual nodes | |
CN110489140B (zh) | 软件升级方法、装置、计算机设备及计算机存储介质 | |
CN113126694A (zh) | 计算机管理子系统的对时方法、系统、设备及存储介质 | |
CN118193121A (zh) | 一种云计算场景下的虚拟机vcpu挂死的检测方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060725 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20060725 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20061108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061124 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |