JP4856205B2 - 光電気配線板および光電気配線装置の製造方法 - Google Patents

光電気配線板および光電気配線装置の製造方法 Download PDF

Info

Publication number
JP4856205B2
JP4856205B2 JP2009076704A JP2009076704A JP4856205B2 JP 4856205 B2 JP4856205 B2 JP 4856205B2 JP 2009076704 A JP2009076704 A JP 2009076704A JP 2009076704 A JP2009076704 A JP 2009076704A JP 4856205 B2 JP4856205 B2 JP 4856205B2
Authority
JP
Japan
Prior art keywords
optical
dummy
light input
wiring
optical waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009076704A
Other languages
English (en)
Other versions
JP2010232319A (ja
Inventor
英人 古山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009076704A priority Critical patent/JP4856205B2/ja
Priority to US12/700,116 priority patent/US20100247030A1/en
Publication of JP2010232319A publication Critical patent/JP2010232319A/ja
Application granted granted Critical
Publication of JP4856205B2 publication Critical patent/JP4856205B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/43Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4219Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/422Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements
    • G02B6/4221Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements involving a visual detection of the position of the elements, e.g. by using a microscope or a camera
    • G02B6/4222Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements involving a visual detection of the position of the elements, e.g. by using a microscope or a camera by observing back-reflected light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0274Optical details, e.g. printed circuits comprising integral optical means
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4204Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/117Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0112Absorbing light, e.g. dielectric layer with carbon filler for laser processing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、光電気配線板及びそれを用いた光電気配線装置の製造方法に関する。
バイポーラトランジスタや電界効果トランジスタ等の電子デバイス性能向上により、大規模集積回路(LSI)の内部動作は年々高速化されている。しかし、LSIを実装するプリント基板レベルの動作速度はLSIの内部動作速度より低く抑えられ、そのプリント基板を装着したラックレベルでは更に動作速度が低く抑えられている。これらは、動作周波数の上昇に伴う電気配線の伝送損失や雑音、電磁障害の増大に起因するものである。それゆえ、信号品質を劣化させないため長い配線ほど動作速度を下げる必要がでてくる。
即ち、換言すれば電気配線においては、能動素子であるLSIの動作速度が向上しても、その実装において装置速度の低下を余儀なくされるという問題がある。そこで、LSIの動作速度よりも実装技術がシステムの動作速度を支配する傾向が、近年益々強まってきている。
このような電気配線装置の問題を鑑み、LSI間を光で接続する光配線装置がいくつか提案されている。光配線の特徴は、直流から100GHz以上の広い周波数領域で損失などの周波数依存性が殆ど無く、また、配線路の電磁障害や接地電位変動雑音が無いため数10Gbpsの配線が容易に実現できること、等である。このため、光配線装置ではプリント基板やラックレベルでも非常に高速の動作が期待でき、活発な研究開発が進められている。このため、光配線装置では、光配線と電気配線を複合化した光電気配線板に光半導体素子等を位置合せする構成の例が知られている(特許文献1参照)。
特開2008−158440号公報
本発明は、光半導体素子の実装精度を向上させる光電気配線板及びそれを用いた光電気配線装置を提供しようとするものである。
この発明の一態様に係る光電気配線板は、光導波路による光配線と導電材料による電気配線とを有する光電気配線板に光半導体素子または外部光導波路を配置して前記光導波路との光信号授受を行う光入出力部と、前記光入出力部の形成時に前記光入出力部と同一工程で形成されたダミー光入力部と、前記ダミー光入力部に接続され、前記ダミー光入力部と反対の端部に、前記ダミー光入力部に入射された光を前記光電気配線板内で吸収、または散逸させる光終端部を有するダミー光導波路と、を具備する。
また、この発明の一態様に係る光電気配線装置の製造方法は、光電気配線板の光入出力部に光半導体素子または外部光導波路を配置する工程において、ダミー光入力部に入射された光を前記光電気配線板内で吸収、または散逸させつつ、前記ダミー光入力部周辺の画像を二値化処理し、該画像における黒色部分を認識することで、前記ダミー光入力部の位置を検出し、前記検出結果を位置指標として前記光入出力部に光半導体素子または外部光導波路を配置する。
本発明によれば、光半導体素子の実装精度を向上させる光電気配線板及びそれを用いた光電気配線装置の製造方法を提供できる。
本発明の第1の実施形態に係る光電気配線板の概略構成を示す斜視図。 本発明の第1の実施形態に係る光電気配線板の概略構成を示す断面図。 本発明の第1の実施形態に係る光電気配線板の概略構成を示す断面図。 本発明の第2の実施形態に係る光電気配線装置の組立工程の概略を示す斜視図。 本発明の第2の実施形態に係る光電気配線装置の組立工程の概略を示す断面図。 本発明の第2の実施形態に係る光電気配線装置の組立工程の概略を示す上面図。 本発明の第2の実施形態に係る光電気配線装置の組立工程の概略を示す斜視図。 本発明の第3の実施形態に係るダミー光導波路形状の概略を示す上面図及びその断面図。
以下、この発明の実施形態につき図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
以下第1乃至第3の実施形態及び変形例では光電気配線板の例として光電気FPC(Flexible Printed Circuit)を例にとって説明していくが、本発明はこれに限定されるものではなく、一般のプリント基板(PWB:Printed Wiring Board)のようなリジッドボードでも同様に実施可能であり、その材料も種々材料が適用できる。例えば、一般的PWB材料である(ガラス)エポキシや一般的FPC材料であるポリイミド、また、低誘電率基板に用いられるテフロン(登録商標)、また、光導波路で用いられるアクリルやシリコーンなど、種々の材料系が適用可能であり、更に、セラミック材料などであっても構わない。更に、これらの複合材料であっても構わないものである。光および電気の配線パターンや本数は用途に応じて決めればよく、光導波路の端部構造(光入出力部構造)も任意であり、これらにより本発明の趣旨を逸脱するものではない。
[第1の実施形態]
図1は、本発明の第1の実施形態に係る光電気配線装置100を示す斜視図である。但し、図1では図示の簡単化のため、電気配線パターンは省略している。図1において、1は光電気配線板基体、2は光導波路(以下、光配線チャネル2と呼ぶことがある)、3はダミー光導波路、4は受光素子アレイ(以下、光半導体素子4と呼ぶことがある)、5は発光素子アレイ(以下、光半導体素子5と呼ぶことがある)である。発光素子アレイ5と受光素子アレイ4とは、光導波路2を介して光信号の授受を行う。
図2は、図1における光電気配装置100のA−A方向に沿った断面図である。図2において、1の光電気配線板基体は、FPC基体フィルム(例えば25μm厚ポリイミドフィルム)で形成される。2の光導波路(または光導波路コア、例えば40μm厚で40μm幅の透明エポキシ樹脂)は、光閉じ込めクラッド2a、2b(例えば15μm厚で2より屈折率の低い透明エポキシ樹脂)に囲まれてなる。そして、1の光電気配線板基体と2の光導波路2、クラッド2a、及びクラッド2bにより110の光電気配線板が形成される。
そして6は45°ミラー、7は電気配線(12μm厚Cu)、8はバンプ金属(例えば半田バンプやAuスタッドバンプなど)である。また光配線チャネル2は、光入出力部9において光導波路コア2を45°に加工し、その加工面に反射金属6(例えばAu)を設けて形成した、垂直立ち上げミラー6(45°ミラー)を備える。
光信号は図2に矢印で示したように5の発光素子から出力された後45°ミラーで水平方向に反射され、導波路2を伝播して反対の45°ミラーで垂直方向に反射され、受光素子アレイ4に入力する。
図1で示したように、ここでは複数の光配線チャネル2は、第1方向に直交する第2の方向に沿って並列に配置されている。すなわち光配線チャネル2は、光入出力部9下部の45°ミラーを第2方向に沿って所定ピッチで配置する。これにより、第2方向と直交する第1方向に光信号が入出力できるようになっている。これに対応して光半導体素子4、及び5も光能動部(発光部、または受光部)が第2方向に沿って所定ピッチで一列に並んだアレイ素子となっており、光入出力部9の光導波路光軸に合わせて光能動部位置が揃うように搭載する。
また、45°ミラー6の形成は、45°断面を有するブレードによるダイシング加工や、エキシマレーザやCOレーザを斜め方向から照射してレーザアブレーションする方法などで行えば良い。そして45°加工面には、45°加工の後でその45°面にAuを蒸着することで45°ミラー6が完成する。
このとき、光配線チャネル2の45°ミラー6を配置した直線上で光半導体素子4及び5の両側の光配線チャネル2から第2方向に沿って所定量離れた位置にも45°ミラー12を形成し、ダミー光入力部11を形成しておく。なお、ダミーミラー12は反射金属ミラー6と同一の構成をとる。すなわち、ダミーミラー12も、45°面に例えばAuが蒸着された垂直立ち上げミラーである。こうすることにより、光配線チャネル2の光入出力部9の位置を光半導体素子4及び5の搭載後でも確認することができるようになる。即ち、光配線チャネル2の仮想延長線と、両側のダミー光入力部11を結ぶ線との交点が光配線チャネル2の光入出力部9(図1中、O点)であり、その座標を光半導体素子4及び5の外形と比較して該光半導体素子4及び5のアレイ素子の搭載傾きや凡その搭載位置ずれなどを確認できるようになる。これにより、光電気配線板110上に部品搭載して光電気配線装置100を組み立てた際の良否確認や、動作不良解析などが簡単に行えるようになる。
次に、図3を用いて本実施形態に係る光電気配線装置100について説明する。図3は、図1のB−B断面図である。図示するように上記ダミー光入力部11を単なるダミーミラー12で構成するのではなく、光配線チャネル2と同一工程で形成されたダミー光導波路3を設けておき、その先端を途中で分断してクラッド2a(または2b)により埋め込んでおく。これにより、画像(パターン)認識のための照射光を効果的に吸収し、画像認識時のダミー光入力部11の黒パターン化が確実に行えるようになる。なお後述するが、ここでパターン認識とは、ダミー入出力部11周辺における撮影画像を二値化処理し、該ダミー光入力部11における画像の黒色及びその周囲の白色を認識することである。これにより、黒色とされた画像の位置(座標等)を認識する。またなお、黒色となるのはダミーミラー12である。このときダミー光入力部11に入射した光は45°ミラー12で水平方向に反射され、ダミー光導波路3の端部で該ダミー光導波路3からクラッド中2a(または2b)に放出されるため、殆どダミー光入力部11に戻らない。即ち、ダミー光入力部11が光吸収による黒パターンと同等となり、明暗コントラストの高い黒パターンが実現される。
本実施形態は、光導波路2端部に設けられる光入出力端子9で画像認識照射光を吸収し、それにより光入出力部9の形状を検出して位置基準とすることにあり、特に、光導波路2およびその端部に設けられる光入出力端子9を光素子等の搭載位置から離れた部分に独立して余分に作成し、その余分に作成した光入出力端子11の形状検出を行って光導波路2の光軸を認識するものである。
このように本実施形態に係る光電気配線板及びそれを用いた光電気配線装置の製造方法によると、機械加工の加わった光導波路光入出力部11と電気配線パターンとの位置ずれがある場合でも、光半導体素子4、5や外部光導波路(光ファイバや別の光電気配線板)と光導波路との光軸合せを正確に行え、電気配線パターンと光導波路光入出力部4、5との位置ずれにより光配線性能が低下することを抑制可能な光電気配線板およびその製造方法を提供することにある。
これに対し従来では、フォトリゾグラフィーによるパターン加工で形成する電気配線パターンに対して位置合わせすることが多く、その精度が電気配線パターンのフォトリゾグラフィーと光導波路パターンのフォトリゾグラフィーとのパターン合わせ精度のほかに45°ミラー加工のミラー形成位置精度が関与し、一般にフォトリゾグラフィーの位置合わせ誤差よりミラー形成の機械加工誤差が大きくなり易いため光導波路パターンがいくら正確に形成されても光軸ずれを起こし易いという困難さがあった。このため、特許文献1で示すように光導波路の出射光パターンを合わせマーカーとして光素子などを実装する方法が考案されているが、光導波路の反対側から光入射する必要があること、光導波路の光伝播可能波長とパターン認識に必要な光波長とが一致せず、最適な位置合せができないことがあるといった問題があった。
しかし本実施形態に係る光電気配線板及びそれを用いた光電気配線装置の製造方法によると、上述した光半導体素子4、5下部の光入出力部9の位置確認が確実に行えるようになる他、画像認識の照明に特許文献1のように光導波路を伝播し易い長い波長の光(一般的に赤色〜赤外)ではなく、画像認識精度を高め易い短い波長の光(青色など)を用いることができ、画像認識精度自体を高めることができる。即ち、ダミー光入力部11に入射した光が内部で反射して戻ってくることが少ないため、ダミー光入力部11の外形境界が明瞭に確認でき、ダミー光入力部11の外観に対する正確な位置確認ができるようになる。
このため、本実施形態に係る光電気配線板及びそれを用いた光電気配線装置の製造方法によれば、フォトリゾグラフィーによる電気配線パターンと機械加工による光導波路光入出力部との位置ずれを許容しながら、光導波路2と光半導体素子4、5または外部光導波路の光軸合せを正確に行うことが可能になり、これまでの加工手段を用いながら光配線部の光伝送品質と光電気配線装置の製造歩留まりの大幅な向上が可能になる。従って、本発明の実施形態に係る光電気配線板及びそれを用いた光電気配線装置の製造方法より、光配線の導入促進による情報通信機器などの性能向上と、それによる産業発展への寄与が可能になるという効果を奏する。
以上から、本実施形態に係る光電気配線板110及び光電気配線装置100の製造方法は、光導波路2による光配線と導電材料による電気配線7を有する光電気配線板110において、該光電気配線板110に光半導体素子4、5または外部光導波路を配置して前記光導波路2との光信号授受を行う光入出力部9と、該光入出力部9と同様に形成されたダミー光入力部11と、該ダミー光入力部11に接続され、前記ダミー光入力部11と反対の端部に前記ダミー光入力部11に入射された光を吸収または散逸させる光終端部を有するダミー光導波路3を有してなる光電気配線板110であり、前記ダミー光入力部11は、前記光入出力部9と同一線上に配置されてなること、前記ダミー光入力部11周囲のパターン認識に必要な領域内には前記電気配線7を設けないこと、前記ダミー光入力部11は、前記光入出力部9毎に2箇所以上設けられてなることが望ましいものである。また、本実施形態に係る光電気配線板110及び光電気配線装置100の製造方法は、光導波路2による光配線と導電材料による電気配線7を有する光電気配線板110において、該光電気配線板110に光半導体素子4、5または外部光導波路を配置して前記光導波路2との光信号授受を行う光入出力部9と、該光入出力部9と同様に形成されたダミー光入力部11と、該ダミー光入力部11に接続され、前記ダミー光入力部11と反対の端部に、該ダミー光入力部11に入射された光を、該ダミー光入力部11へと反射することから防止する光終端部を有するダミー光導波路3を有してなる光電気配線板110である。
[第2の実施形態]
次に本実施形態では、上記第1の実施形態で説明した光電気配線板110の光入出力部9に光半導体素子4、5または外部光導波路を配置してなる光電気配線装置100の製造過程について説明する。具体的には、前記ダミー光入力部11周辺の撮影画像を二値化処理して前記ダミー光入力部11の位置を検出し、該検出結果を位置指標として前記光入出力部9に光半導体素子4、5または外部光導波路を配置する光電気配線装置100の製造方法について説明する。
図4は、本発明の第2の実施形態に係る光電気配線装置100の製造途中工程の概略を示す斜視図である。図4の番号は図1と同じであるが、ここでは光半導体素子4が搭載される直前の状態を示している。図5に図4の途中工程を断面で示す。図5において、10は画像認識カメラであり、光電気配線板110に図示せぬ照明をあて画像認識による位置確認を行って光半導体素子4を搭載する様子を示している。このとき、光半導体素子4を搭載する側と反対の光入出力部9から入った光が、図の矢印のように伝播して画像認識カメラに入力される場合がある。すなわち、光配線路2の光入出力部9を黒パターン認識する場合にこれはコントラストを低下させる迷光となってしまう。
一方、このような場合でもダミー光入力部11は迷光の影響を受けずにコントラストの高い黒パターンとなる。これは、前述したようにダミー導波管3の端部が切断され、該ダミー導波路3の光入力部12から入射した光が該端部で散逸されるためである。すなわち、光入力部11におけるダミーミラー12に当たる光は反射するため、該ダミーミラー12は黒色となり、該ダミーミラー12では、高いコントラストで該ダミーミラー12のミラー部の黒色と、その周囲の白色とに別れる。従って、図1で示したダミー光入力部11を黒パターンとして認識し、その位置(座標)情報から光半導体素子4または5や外部光導波路などを所定の搭載位置に搭載することで電気配線7と光配線2との位置ずれや45°ミラーの加工誤差に左右されない正確な光軸割出しが可能になる。これは、ダミー光入力部11と、光入出力部9との位置関係が互いに分かっているためである。
そして本実施形態に係る光電気配線板110では、マーカーとしてのダミー光入力部11が高コントラストの黒パターンとなることから、ダミー光入力部11周辺を2値化画像で認識することが位置精度を高めるために有効である。2値化画像とは、画像の明部と暗部を所定の輝度を境に白と黒に強制的に振分けた画像であり、パターン境界の認識を高めるために有効な画像認識方法である。2値化画像認識は、輝度コントラストの高い画像でより効果を発揮するため、高いコントラストを持つ図1のダミー光入力部11の認識に適用すると非常に効果が高い。
更に、光配線路2の光入出力部9周辺には、図6に示すような光半導体素子4または5の配線電極7が存在することが一般的であり、光配線路2の光入出力部9を黒パターン認識する場合、配線電極7の反射輝度が高いことによる配線電極7以外の部分を黒とみなす誤認識が起こり易い。また、配線電極7のパターン境界が2値化画像のノイズになり易く、これを防止するため2値化しきい値を低め(暗部寄り)に設定する必要があり、光入出力部9の境界がにじんでパターン誤差を含みやすくなる。そこで、ダミー光入力部11の周囲に配線電極7を設けると同様のパターン認識誤差が生じるため、ダミー光入力部11周囲の一定領域には配線電極7を設けないことが望ましい。これにより、2値化しきい値を適正な値とすることができ、より正確なパターン認識が可能となる。
図7は、図4に示す工程で光半導体素子(受光素子アレイ4)が位置合わせ搭載された後、もう一方の光半導体素子(発光素子アレイ5)を搭載する様子を示した概略の斜視図である。このときは、図5に示したような迷光問題は生じ難いが、前述したようにパターンの検出誤差低減のため、周囲の一定領域に配線電極7を設けていないダミー光入力部11を2値化画像認識して位置合せすることが望ましい。すなわち、受光素子アレイ4だけでなく、発光素子アレイ5を光入力部9上に搭載する場合においても、該発光素子アレイ5搭載予定の両側に位置するダミー導波路3が備える光入力部11のダミーミラー12の黒パターンを認識しながら、該発光素子アレイ5の位置合わせを行う。
[第3の実施形態]
次に本発明の第3の本実施形態に係る光電気配線装置100が備えるダミー導波路3の端部の形状について図8を用いて説明する。図8(a)〜(d)は、ダミー光導波路3の端部形状(光終端部)の例を示す上面図であり、全てダミー光入力部から入射した光が反射して戻らないようにする例である。また図8(e)に、図8(a)〜(d)に示すダミー導波路3のC−C断面図を示す。
図8(a)は、ダミー光導波路3の端部を45°に切断し、端部の垂直反射を防止するものである。図8(b)は、ダミー光導波路3の端部をテーパー状に切断し、端部で徐々に光導波されなくしていくことによって光を散逸させるものである。図8(c)は、ダミー光導波路3の端部を逆テーパー状に切断し、端部で徐々に光導波モードを増やして光を散逸させるものである。図8(d)は、ダミー光導波路3の端部を曲げ、光が放射される方向を導波方向からずらさせるものである。これらの例は組合せ実施可能なものは組み合わせて実施しても構わない。
(変形例)
なお、本願発明は上記第1乃至第3実施形態に限定されるものではない。例えば、上述した本願発明の実施形態はいくつかの具体例を示しているが、これはあくまで構成例であり、本願発明の趣旨に従い個々の要素に他の手段(材料、寸法など)を用いても構わないものである。また、実施形態に示された材料、形状、配置などはあくまで一例であり、また、各実施形態を組み合わせて実施することも可能である。例えば、光導波路は基体フィルムの反対側に形成しているが、これは光導波路上に電気配線を形成して、光入出力部の極近傍に光素子が配置されるようにしても良い。また、ここでは1つの発光部と1つの受光部を1対1で接続する形式で示してきたが、これは1対複数(複数対1)、複数対複数などとしても構わないものである。その他、本発明はその要旨を逸脱しない範囲で、種々変形して実施することができるものである。
更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
1…光電気配線板基体、2…光配線チャネル(光導波路)、3…ダミー光導波路、4…光半導体素子、5…光半導体素子、6…45°ミラー、7…電気配線層、8…バンプ、9…光入出力部、10…画像認識カメラ、11…光入力部

Claims (5)

  1. 光導波路による光配線と導電材料による電気配線とを有する光電気配線板に光半導体素子または外部光導波路を配置して前記光導波路との光信号授受を行う光入出力部と、
    前記光入出力部の形成時に前記光入出力部と同一工程で形成されたダミー光入力部と、
    前記ダミー光入力部に接続され、前記ダミー光入力部と反対の端部に、前記ダミー光入力部に入射された光を前記光電気配線板内で吸収、または散逸させる光終端部を有するダミー光導波路と、
    を具備することを特徴とする光電気配線板。
  2. 前記ダミー光入力部は、前記光入出力部と同一線上に配置されてなる
    ことを特徴とする請求項1記載の光電気配線板。
  3. 前記ダミー光入力部は、前記光入出力部毎に2箇所以上設けられてなる
    ことを特徴とする請求項1または2記載の光電気配線板。
  4. 光電気配線板の光入出力部に光半導体素子または外部光導波路を配置する工程において、ダミー光入力部に入射された光を前記光電気配線板内で吸収、または散逸させつつ、前記ダミー光入力部周辺の画像を二値化処理し、該画像における黒色部分を認識することで、前記ダミー光入力部の位置を検出し、前記検出結果を位置指標として前記光入出力部に光半導体素子または外部光導波路を配置する
    ことを特徴とする光電気配線装置の製造方法。
  5. 前記ダミー光入力部周囲のパターン認識に必要な領域内には前記電気配線を配置しないことを特徴とする請求項4記載の光電気配線装置の製造方法。
JP2009076704A 2009-03-26 2009-03-26 光電気配線板および光電気配線装置の製造方法 Expired - Fee Related JP4856205B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009076704A JP4856205B2 (ja) 2009-03-26 2009-03-26 光電気配線板および光電気配線装置の製造方法
US12/700,116 US20100247030A1 (en) 2009-03-26 2010-02-04 Optoelectronic wiring board including optical wiring and electrical wiring and method of manufacturing optoelectronic wiring device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009076704A JP4856205B2 (ja) 2009-03-26 2009-03-26 光電気配線板および光電気配線装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010232319A JP2010232319A (ja) 2010-10-14
JP4856205B2 true JP4856205B2 (ja) 2012-01-18

Family

ID=42784356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009076704A Expired - Fee Related JP4856205B2 (ja) 2009-03-26 2009-03-26 光電気配線板および光電気配線装置の製造方法

Country Status (2)

Country Link
US (1) US20100247030A1 (ja)
JP (1) JP4856205B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5934932B2 (ja) * 2011-12-28 2016-06-15 パナソニックIpマネジメント株式会社 光導波路、光電気複合配線板、及び光導波路の製造方法
US9442251B2 (en) 2012-01-10 2016-09-13 Hitachi Chemical Company, Ltd. Optical waveguide with mirror, optical fiber connector, and manufacturing method thereof
US9383512B2 (en) 2012-12-31 2016-07-05 Infinera Corporation Light absorption and scattering devices in a photonic integrated circuit that minimize optical feedback and noise
CN106575015A (zh) * 2014-08-04 2017-04-19 住友电木株式会社 波导
JP5976769B2 (ja) * 2014-12-17 2016-08-24 新光電気工業株式会社 光導波路及び光導波路装置
JP6469469B2 (ja) * 2015-02-06 2019-02-13 富士通コンポーネント株式会社 光導波路モジュール
JP6492169B2 (ja) * 2015-04-27 2019-03-27 京セラ株式会社 光伝送基板および光伝送モジュール
US10168475B2 (en) * 2017-01-18 2019-01-01 Juniper Networks, Inc. Atomic layer deposition bonding for heterogeneous integration of photonics and electronics
JP7489756B2 (ja) 2018-07-25 2024-05-24 日東電工株式会社 光学素子装置およびその製造方法
WO2023074482A1 (ja) * 2021-10-26 2023-05-04 住友ベークライト株式会社 光導波路の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155786A (en) * 1991-04-29 1992-10-13 International Business Machines Corporation Apparatus and a method for an optical fiber interface
JP3124467B2 (ja) * 1995-04-21 2001-01-15 株式会社精工技研 光カプラ
GB9610621D0 (en) * 1996-05-21 1996-07-31 Hewlett Packard Co Optical isolator
JP2008158440A (ja) * 2006-12-26 2008-07-10 Toshiba Corp 光電気配線板及び光電気配線装置の製造方法
JP2009008769A (ja) * 2007-06-26 2009-01-15 Panasonic Electric Works Co Ltd 光電気変換装置の製造方法

Also Published As

Publication number Publication date
JP2010232319A (ja) 2010-10-14
US20100247030A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
JP4856205B2 (ja) 光電気配線板および光電気配線装置の製造方法
EP1359441B1 (en) Method of manufacturing an optical-electrical wiring board
US7623743B2 (en) Optoelectronic interconnection board, optoelectronic interconnection apparatus, and manufacturing method thereof
US8774576B2 (en) Optical module and method for manufacturing the same
US8078017B2 (en) Method for manufacturing optical interface module and optical interface module
US9201203B2 (en) Photoelectric composite substrate and method of manufacturing the same
US10754108B2 (en) Optical subassembly, method for manufacturing optical subassembly, and optical module
US8229256B2 (en) Opto-electric hybrid module and method of manufacturing the same
US7192199B2 (en) Optical semiconductor module and method of manufacturing the same
US20130330049A1 (en) Optical module and method for manufacturing optical module
US20120014641A1 (en) Optical-electrical wiring board and optical module
KR20100047130A (ko) 광전기 혼재 모듈의 제조 방법과 이에 의해 얻어진 광전기 혼재 모듈
CN1637450A (zh) 包括可塑连接电缆的光电模块及其制造方法
US20050019038A1 (en) Optical transceiver
JP2005292739A (ja) 光モジュール
CN103744146B (zh) 光基板、光基板的制造方法以及光模块结构
US20160349469A1 (en) Manufacturing method of printed circuit board, printed circuit board, and optical device
JP3920264B2 (ja) 光半導体モジュールの製造方法
JP2013228467A (ja) 光電気混載フレキシブルプリント配線板、及びその製造方法
JP5976769B2 (ja) 光導波路及び光導波路装置
JP6958063B2 (ja) 光導波路の製造方法
US9857544B2 (en) Carrier having ablation-susceptible and ablation-insusceptible materials
JP2019028116A (ja) 光導波路、光導波路接続体および電子機器
JP2004347811A (ja) 光結合構造及び光結合方法、光結合素子、光配線基板
CN104142543B (zh) 光布线基板、光布线基板的制造方法、以及光学模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111027

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees