JP4846836B2 - バス信号のエンコード、デコード方法及び装置 - Google Patents

バス信号のエンコード、デコード方法及び装置 Download PDF

Info

Publication number
JP4846836B2
JP4846836B2 JP2009224414A JP2009224414A JP4846836B2 JP 4846836 B2 JP4846836 B2 JP 4846836B2 JP 2009224414 A JP2009224414 A JP 2009224414A JP 2009224414 A JP2009224414 A JP 2009224414A JP 4846836 B2 JP4846836 B2 JP 4846836B2
Authority
JP
Japan
Prior art keywords
bus signal
signal
gray
bit
byte sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009224414A
Other languages
English (en)
Other versions
JP2010134913A (ja
Inventor
イ、ジェ、スン
キム、スン、ナム
キム、ソン、ウン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JP2010134913A publication Critical patent/JP2010134913A/ja
Application granted granted Critical
Publication of JP4846836B2 publication Critical patent/JP4846836B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Description

本発明は、データを伝送するための信号のエンコード／デコード方法に関し、さらに具体的には、マイクロプロセッサバスの並列信号を直列信号にエンコードする方法及び直列信号を並列信号にデコードする方法に関する。
殆どのバス（Ｂｕｓ）通信規約は、第１のバスサイクルに伝送／受信するデータのデスティネーションアドレス（ａｄｄｒｅｓｓ）情報を伝送し、その後のバスサイクルにデータを伝送／受信する通信方式を採用する。この通信方式は、レジスタパイプライン（ｐｉｐｅｌｉｎｅ）形式で進められる。
図１は、通常のマイクロプロセッサバスのデータ伝送過程を概略的に示したものである。
アドレスバスは、連続するアドレス情報を伝送する場合が殆どである。したがって、各サイクルのアドレス情報間には、相互関連が多く、図１に示すように、連続増加又は連続減少する場合が殆どである。図１におけるＡは、各アドレス情報間の共通する部分を示す。
このようにアドレスバスの信号は、変動回数が少ないが、このアドレスバス信号を伝送するために直列化すると、相互連関性がなくなってしまう。相互連関性がなくなったまま直列化されたバス信号は、信号変動（ｓｉｇｎａｌ ｔｒａｎｓｉｔｉｏｎ）が大きく増加する。
これは、データバスの場合も同様である。図１のアドレスＡに対応するデータであるＤａｔａ０、アドレスＡ＋１に対応するデータであるＤａｔａ１等、データバスの場合もアドレスバス信号のように互いに連関性を有する場合が多い。
例えば、多量のデータ伝送が必要な映像、音声又は動画などのマルチメディアデータの場合、隣接したデータは、差が小さいか、又は差がない場合が殆どである。
しかしながら、これを直ちに直列化すれば、アドレスバス信号の場合と同様に、連関性がなくなり、信号変動が増加する。
マイクロプロセッサの外部の信号伝送システムの導線や信号伝送経路は、半導体内部の導線に比べて数千〜数万倍までキャパシタンス（Ｃ）が大きいため、信号変動１回当たりの電力消耗もまた数千〜数万倍まで増加できる。
そのため、バス信号を直列化して伝送する場合、信号変動数が急激に増加しないようにすることで電力消耗が増加するのを抑制するための方法が必要である。
大韓民国特許公開 第２００５‐６４５６８号公報
本発明は、マイクロプロセッサバス信号を伝送する時に、電力消耗の増加を防止する方法を提示することを目的とする。
本発明は、直列化されたバス信号の信号変動を減らすバス信号のエンコード／デコード方法を提示することを目的とする。
本発明は、バス信号のエンコード／デコードをさらに容易にできる方法を提示することを目的とする。
本発明は、バス信号を受信するステップと、バス信号の第１番目のバイトシーケンスを除いた残りのバイトシーケンスをビット単位で（ｂｉｔｗｉｓｅ）ＸＯＲ演算するステップと、ＸＯＲ演算されたバス信号の偶数番目のバイトシーケンスをビット単位で反転するステップと、反転されたバス信号を直列化するステップと、を含むバス信号のエンコード方法を提供する。
本発明によるバス信号のエンコード方法では、ＸＯＲ演算ステップと反転ステップとの間に、バス信号の第１番目のバイトシーケンスをグレイエンコードするステップをさらに含むこともできる。
また、本発明によるバス信号のエンコード方法では、反転ステップと直列化ステップとの間に、バス信号の第１番目のバイトシーケンスをグレイエンコードするステップをさらに含むこともできる。
本発明は、また、直列バス信号を逆直列化するステップと、逆直列化された信号の偶数番目のバイトシーケンスをビット単位で反転するステップと、反転された信号の第１番目のバイトシーケンスを除いた残りのバイトシーケンスをビット単位でＸＯＲ演算するステップと、を含むバス信号のデコード方法を提供する。
本発明によるバス信号のデコード方法では、逆直列化ステップと反転ステップとの間に、信号の第１番目のバイトシーケンスをグレイデコードするステップをさらに含むこともできる。
また、本発明によるバス信号のデコード方法では、反転ステップとＸＯＲステップとの間に、信号の第１番目のバイトシーケンスをグレイデコードするステップをさらに含むこともできる。
また、本発明は、バス信号をビット単位で演算するＸＯＲ演算器と、ＸＯＲ演算器から出力されたバス信号をビット単位で反転するインバータと、インバータから出力されたバス信号を直列化する直列化器と、を備え、ＸＯＲ演算器は、バス信号の第１番目のバイトシーケンスを除いたバイトシーケンスをＸＯＲ演算し、インバータは、バス信号の偶数番目のバイトシーケンスを反転するバス信号のエンコード装置を提供する。
本発明によるバス信号のエンコード装置はまた、グレイエンコード装置をさらに備え、グレイエンコード装置が、ＸＯＲ演算器から出力されたバス信号の第１番目のバイトシーケンスをグレイエンコードしてインバータに伝達するようにしても良い。
本発明によるバス信号のエンコード装置はまた、グレイエンコード装置をさらに備え、グレイエンコード装置が、インバータから出力されたバス信号の第１番目のバイトシーケンスをグレイエンコードして直列化器に伝達するようにしても良い。
また、本発明によるバス信号のエンコード装置においてグレイエンコード装置は、第１番目のビットの演算結果は、第１番目のビット値をそのまま使用し、第２番目のビットからは、先行ビットの演算結果と現在ビットとをＸＯＲ演算して出力するＸＯＲチェーンで形成されることもできる。
また、本発明によるバス信号のエンコード装置においてグレイエンコード装置は、ルックアップテーブルで形成されることもできる。
本発明は、また、直列バス信号を逆直列化する逆直列化器と、逆直列化器から出力された信号をビット単位で反転するインバータと、インバータから出力された信号をビット単位で演算するＸＯＲ演算器とを備え、インバータは、信号の偶数番目のバイトシーケンスを反転し、ＸＯＲ演算器は、信号の第１番目のバイトシーケンスを除いたバイトシーケンスをＸＯＲ演算するバス信号のデコード装置を提供する。
本発明によるバス信号のデコード装置は、グレイデコード装置をさらに備え、グレイデコード装置は、逆直列化器から出力された信号をグレイデコードしてインバータに伝達するようにしても良い。
また、本発明によるバス信号のデコード装置は、グレイデコード装置をさらに備え、グレイデコード装置は、インバータから出力された信号をグレイデコードしてＸＯＲ演算器に伝達するようにしても良い。
本発明によるバス信号のデコード装置において、グレイデコード装置は、第１番目のビットの演算結果は、第１番目のビット値をそのまま使用し、第２番目のビットからは、先行ビットの演算結果と現在ビットとをＸＯＲ演算して出力するＸＯＲチェーンで形成されることもできる。
また、本発明によるバス信号のデコード装置においてグレイデコード装置は、ルックアップテーブルで形成されることもできる。
本発明によれば、並列式バス信号を直列化した時に、バス信号の信号変動を減少させることによって、信号変動による電力消耗の増加を防止することができる。
本発明によれば、信号変動の少ないバス信号を送信／受信することによって、高速直列化されていくチップ間の通信において、通信電力の消耗を減らすことができる。
通常のマイクロプロセッサバスのデータ伝送過程を概略的に示した図である。 本発明によるバス信号のエンコード装置を概略的に示したブロック図である。 本発明によるバス信号のエンコード方法を概略的に示したフローチャートである。 本発明によるバス信号のデコード装置を概略的に示したブロック図である。 本発明によるバス信号のデコード方法を概略的に示したフローチャートである。 従来の方法によってバス信号を直列化したことを示した図である。 本発明の一実施の形態によってバス信号を直列化したものを示した図である。 本発明のまた他の実施の形態によってバス信号を直列化したものを示した図である。
本発明は、バス信号が直列化される前に、バス信号をエンコードすることにより直列化される時に信号変動の回数が増加しない信号に変換する。これにより、通信遅延することなくデータ通信の全般にかけて電力消耗（消費電力）を減らすことができる。
以下、本発明によるバス信号のエンコード／デコード方法を添付した図面と共に具体的に説明する。
（エンコード方法及びエンコード装置）
図２は、本発明によるバス信号のエンコード装置を概略的に示したブロック図である。
図２に示すように、バス信号のエンコード装置２００は、ＸＯＲ演算器２０１、インバータ２０３及び直列化器（ｓｅｒｉａｌｉｚｅｒ）２０６を備える。
ＸＯＲ演算器２０１は、バス信号を受信して、ＸＯＲ（Ｅｘｃｌｕｓｉｖｅ ＯＲ）演算をビット単位で実行する。このとき、ＸＯＲ演算器２０１は、並列バス信号の第１番目のバイトシーケンスを除いた残りのバイトシーケンスをビット単位でＸＯＲ演算する。本発明におけるバイトシーケンス（ｂｙｔｅ ｓｅｑｕｅｎｃｅ）は、並列バス信号で一緒に伝送されるか、又は伝送されたバイトアドレス又はデータのことを意味する。
ＸＯＲ演算器２０１で第１番目のバイトシーケンスを除き、ＸＯＲ演算処理された並列バス信号は、インバータ２０３でビット単位で反転（ｉｎｖｅｒｔｉｎｇ）される。このとき、インバータ２０３は、並列バス信号の偶数番目のバイトシーケンスをビット単位で反転する。
インバータ２０３から出力された並列バス信号は、直列化器２０６で直列化（ｓｅｒｉａｌｉｚａｔｉｏｎ）される。
バス信号のエンコード装置２００は、グレイエンコード装置（ｇｒａｙ ｅｎｃｏｄｅｒ）２０５をさらに備えることができる。グレイエンコード装置２０５は、並列バス信号の第１番目のバイトシーケンスをグレイエンコードする。
グレイエンコード装置２０５は、エンコードするバイトにおいて第１番目のビットのエンコード結果で第1番目のビット値をそのまま使用し、第２番目のビットからのエンコード結果で先行ビットの演算結果と現在のビットをＸＯＲ演算して出力する。
本発明においてグレイエンコード装置２０５は、図２に示すように、インバータ２０３と直列化器２０６との間に位置しても良く、ＸＯＲ演算器２０１とインバータ２０３との間に位置しても良い。
また、本発明においてグレイエンコード装置２０５は、その結果を保存したルックアップテーブル（ＬＵＴ、Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ）を利用して形成しても良い。
また、本発明においてグレイエンコード装置２０５は、バイトシーケンスの第１番目のビットの演算結果において第１番目のビット値をそのまま使用し、その次から先行ビットの演算した結果と現在ビットとをＸＯＲ演算して出力する、いわゆるＸＯＲチェーンによって具現されることもできる。
このような、ＬＵＴ又はＸＯＲチェーンにより、さらに簡便にエンコード装置を具現することができる。
図３は、本発明によるバス信号のエンコード方法を概略的に示したフローチャートである。
並列バス信号が受信されると（Ｓ３０１ステップ）、エンコード装置は、ＸＯＲ演算器により、バス信号の第１番目のバイトシーケンスを除いた残りのバイトシーケンスをビット単位でＸＯＲ演算する（Ｓ３０２ステップ）。
ＸＯＲ演算が行われた後に、偶数番目のバイトシーケンスをビット単位で反転する（Ｓ３０３ステップ）。
その後、反転されたバス信号を直列化して（Ｓ３０４ステップ）、バス信号をエンコードする。
直列化されたバス信号は、バス信号を受信する装置に伝送される（Ｓ３０５ステップ）。
本発明は、並列バス信号の第１番目のバイトシーケンスを除いた残りのバイトシーケンスに対してビット単位でＸＯＲ演算を行うステップ（Ｓ３０２ステップ）と並列バス信号の偶数番目のバイトシーケンスをビット単位で反転するステップ（Ｓ３０３ステップ）との間に、又は並列バス信号の偶数番目のバイトシーケンスをビット単位で反転するステップ（Ｓ３０３ステップ）と並列バス信号を直列化するステップ（Ｓ３０４ステップ）との間に、並列バス信号の第１番目のバイトシーケンスをグレイエンコードするステップ（Ｓ３０６ステップ）をさらに含むことができる。
グレイエンコードは、エンコードするバイトにおいて第１番目のビットのエンコード結果で第1番目のビット値をそのまま使用し、第２番目のビットからのエンコード結果で先行ビットの演算結果と現在のビットをＸＯＲ演算して出力するものである。
第１番目のバイトシーケンスをグレイエンコードすることで、エンコードから除外された第１番目のバイトシーケンスを含んで、直列化された全体バス信号の信号変動を減らすようになる。
（デコード方法及びデコード装置）
図４は、本発明によるバス信号のデコード装置を概略的に示したブロック図である。
図４に示すように、バス信号のデコード装置４００は、逆直列化器(ｄｅｓｅｒｉａｌｉｚｅｒ)４０１、インバータ４０３、及びＸＯＲ演算器４０５を備える。
受信された直列バス信号は、逆直列化器４０１で逆直列化(ｄｅｓｅｒｉａｌｉｚａｔｉｏｎ)されて、並列信号に切替わる。
逆直列化器４０１から出力された並列信号は、インバータ４０３でビット単位で反転される。このとき、インバータ４０３は、並列信号の偶数番目のバイトシーケンスをビット単位で反転する。
ＸＯＲ演算器４０５は、インバータ４０３から出力された信号を、ビット単位でＸＯＲ演算する。ＸＯＲ演算器４０５は、並列信号の第１番目のバイトシーケンスを除いた残りのバイトシーケンスをビット単位でＸＯＲ演算して、並列信号をバス信号に復元する。
本発明のバス信号のデコード装置４００は、エンコード装置でバス信号がグレイエンコードされた場合に、グレイデコード装置(ｇｒａｙ ｄｅｃｏｄｅｒ)４０２をさらに備える。グレイデコード装置は、並列信号の第１番目のバイトシーケンスをグレイデコードする。
グレイデコード装置４０２は、デンコードするバイトにおいて第１番目のビットのデコード結果で第1番目のビット値をそのまま使用し、第２番目のビットからのデコード結果で先行ビットの演算結果と現在のビットをＸＯＲ演算して出力する。
本発明においてグレイデコード装置４０２は、図４に示すように、逆直列化器４０１とインバータ４０３との間に位置しても良く、インバータ４０３とＸＯＲ演算器４０５との間に位置しても良い。
また、本発明においてグレイデコード装置４０２は、ＸＯＲチェーン（ｃｈａｉｎ）やルックアップテーブルで形成されても良い。これにより、さらに簡便にデコード装置を具現することができる。
図５は、本発明によるバス信号のデコード方法を概略的に示したフローチャートである。
直列バス信号が受信されると（Ｓ５０１ステップ）、デコード装置は、逆直列化器を介して、直列バス信号を並列信号に変換する（Ｓ５０２ステップ）。
逆直列化された並列信号に対し、偶数番目のバイトシーケンスをビット単位で（ｂｉｔｗｉｓｅ）反転する（Ｓ５０３ステップ）。
トランザクション（ｔｒａｎｓａｃｔｉｏｎ）間にパイプライン形式で引き続き行われるバス通信の場合でも、バースト（ｂｕｒｓｔ）伝送又はパケット（ｐａｃｋｅｔ）単位で伝送するため、一定の長さ単位で伝送するようになる。したがって、受信回路は、連続するトランザクションの間でも個別トランザクションの節を把握することができるので、各トランザクションの第１番目のベース信号値、すなわち第１番目のバイトシーケンスを認識することができる。
したがって、受信したデータがベース信号値であるか否かを認知して、偶数番目のバイトシーケンスをビット単位で反転する。
反転された並列信号に対して、ＸＯＲ演算器により、第１番目のバイトシーケンスを除いた残りのバイトシーケンスをビット単位でＸＯＲ演算して（Ｓ５０４ステップ）、バス信号を復元する。
本発明のデコード方法は、受信した直列バス信号がグレイエンコードされた場合に、直列バス信号を逆直列化するステップ（Ｓ５０２ステップ）と並列信号の偶数番目のバイトシーケンスをビット単位で反転するステップ（Ｓ５０３ステップ）との間に、又は並列信号の偶数番目のバイトシーケンスをビット単位で反転するステップ（Ｓ５０３ステップ）と並列信号の第１番目のバイトシーケンスを除いた残りのバイトシーケンスに対してビット単位でＸＯＲ演算をするステップ（Ｓ５０４ステップ）との間に、並列信号の第１番目のバイトシーケンスをグレイデコードするステップ（Ｓ５０５ステップ）をさらに含むこともできる。
グレイデコード装置は、デンコードするバイトにおいて第１番目のビットのデコード結果で第1番目のビット値をそのまま使用し、第２番目のビットからのデコード結果で先行ビットの演算結果と現在のビットをＸＯＲ演算して出力するものである。
逆直列化ステップ（Ｓ５０２ステップ）の以後にグレイデコードを行う場合には、上述した通り、受信したデータがベース信号値であるか否かを認知して、グレイデコードすれば良い。
（比較例）
図６は、従来の直列化方法によってバス信号を直列化したものを示した図である。ｔ〜ｔ＋４は、引き続き伝送される５個のバイトアドレス又はデータを表すバイトシーケンスである。
Ｄ０〜Ｄ７は、各バイトのビットポジション（「Ｄ」以後の数字が各ビットの位置を表示している）を表示したものである。
ｔを先頭として５１ｈ、５２ｈ、５３ｈ、５４ｈ、５５ｈの１６進数の情報が２進数で表現されて、８ビットのバスを介して順次伝送されている。
図６に示すように、直列化を行わずにバス信号を伝送する場合には、信号変動の回数がＤ０で４回、Ｄ１で２回、Ｄ２で１回で総７回であるが、直列化した場合には、総３１回の信号変動があることが分かる。
図７は、本発明の一実施の形態によって、並列バス信号の第１番目のバイトシーケンスを除いた残りのバイトシーケンスをビット単位でＸＯＲ演算し、偶数番目のバイトシーケンスをビット単位で反転した後、直列化した結果を示したものである。
図７に示すように、第１番目のバイトシーケンスｔを除いた残りのバイトシーケンスｔ＋１、ｔ＋２、ｔ＋３、ｔ＋４をビット単位でＸＯＲ演算し、偶数番目のバイトシーケンスｔ＋１、ｔ＋３をビット単位で反転すると、信号変動の回数は、９回に大きく減少する。
図８は、本発明のまた他の実施の形態によって、並列バス信号の第１番目のバイトシーケンスに対してグレイエンコードをさらに実施した後、直列化した結果を示したものである。
図７の直列化過程から分かるように、バス信号のエンコードによりｔの信号変動は、図６の場合と同様に維持されている。
バス信号の伝送は、トランザクションの開始と終了に明確に区分されるため、直列化された信号値を受信する回路は、その伝送単位の第１番目のベース信号値（第１番目のバイトシーケンス）の時間帯（又は伝送位置）を把握することができる。したがって、ベース信号値、すなわち並列バス信号の第１番目のバイトシーケンスのみを別にエンコードしてもデコードが可能である。
言い換えれば、デコードが可能なので、第１番目のバイトシーケンスのみをグレイエンコードすることで、信号変動をさらに減少することができる。
グレイデコードは、デンコードするバイトにおいて第１番目のビットのデコード結果で第1番目のビット値をそのまま使用し、第２番目のビットからのデコード結果で先行ビットの演算結果と現在のビットをＸＯＲ演算して出力するものである。
第１番目のバイトシーケンスｔをグレイエンコードした結果、図８に示すように、第１番目のバイトシーケンスｔの信号変動の回数は３回に減少し、全体信号変動の回数も７回に減少する。
以上、図面を参照して本発明の具体的な実施の形態を説明したが、これは、本発明が属する技術分野における通常の知識を有する者が容易に理解できるようにするためのもので、発明の技術的範囲を制限するためのものではない。図面を参照とした以上のような説明は、本発明の技術的思想の範囲内で十分に変形又は修正され得る。
例えば、本実施の形態では、偶数番目のバイトシーケンスの反転後に第１番目のバイトシーケンスをグレイエンコードしたが、第１番目のバイトシーケンスは、反転演算を行わないので、偶数番目のバイトシーケンスを反転する前に、第１番目のバイトシーケンスをグレイエンコードしても良い。
また、本実施の形態では、連続して５個のバス信号が伝送される場合を説明したが、本発明は、これに限定されず、バス信号が増えるほど、従来の直列化に比べて信号変動の回数が大きく減少することが分かる。
また、グレイエンコードを行うか否かを判断して、グレイエンコードを行う必要がない信号である場合には、これを知らせる１ビットのガード信号や１伝送サイクルを追加することもできる。

Claims (16)

  1. バス信号を受信するステップと、
    前記バス信号の第１番目のバイトシーケンスを除いた残りのバイトシーケンスをビット単位で（ｂｉｔｗｉｓｅ）ＸＯＲ演算するステップと、
    前記ＸＯＲ演算されたバス信号の偶数番目のバイトシーケンスをビット単位で反転するステップと、
    前記反転されたバス信号を直列化するステップと、
    を含むバス信号のエンコード方法。
  2. 前記ＸＯＲ演算ステップと前記反転ステップとの間に、前記バス信号の第１番目のバイトシーケンスをグレイエンコードするステップをさらに含む請求項１に記載のバス信号のエンコード方法。
  3. 前記反転ステップと前記直列化ステップとの間に、前記バス信号の第１番目のバイトシーケンスをグレイエンコードするステップをさらに含む請求項１に記載のバス信号のエンコード方法。
  4. 直列バス信号を逆直列化するステップと、
    前記逆直列化された信号の偶数番目のバイトシーケンスをビット単位で反転するステップと、
    前記反転された信号の第１番目のバイトシーケンスを除いた残りのバイトシーケンスをビット単位でＸＯＲ演算するステップと、
    を含むバス信号のデコード方法。
  5. 前記逆直列化ステップと前記反転ステップとの間に、前記信号の第１番目のバイトシーケンスをグレイデコードするステップをさらに含む請求項４に記載のバス信号のデコード方法。
  6. 前記反転ステップと前記ＸＯＲステップとの間に、前記信号の第１番目のバイトシーケンスをグレイデコードするステップをさらに含む請求項４に記載のバス信号のデコード方法。
  7. バス信号をビット単位で(ｂｉｔｗｉｓｅ)演算するＸＯＲ演算器と、
    前記ＸＯＲ演算器から出力されたバス信号をビット単位で反転するインバータと、
    前記インバータから出力されたバス信号を直列化する直列化器と、を備え、
    前記ＸＯＲ演算器は、バス信号の第１番目のバイトシーケンスを除いたバイトシーケンスをＸＯＲ演算し、
    前記インバータは、バス信号の偶数番目のバイトシーケンスを反転するバス信号のエンコード装置。
  8. 前記バス信号のエンコード装置は、グレイエンコード装置をさらに備え、
    前記グレイエンコード装置は、前記ＸＯＲ演算器から出力されたバス信号の第１番目のバイトシーケンスをグレイエンコードして前記インバータに伝達する請求項７に記載のバス信号のエンコード装置。
  9. 前記バス信号のエンコード装置は、グレイエンコード装置をさらに備え、
    前記グレイエンコード装置は、前記インバータから出力されたバス信号の第１番目のバイトシーケンスをグレイエンコードして前記直列化器に伝達する請求項７に記載のバス信号のエンコード装置。
  10. 前記グレイエンコード装置は、第１番目のビットの演算結果は、第１番目のビット値をそのまま使用し、第２番目のビットからは、先行ビットの演算結果と現在ビットとをＸＯＲ演算して出力するＸＯＲチェーンで形成されている請求項８又は９に記載のバス信号のエンコード装置。
  11. 前記グレイエンコード装置は、ルックアップテーブルで形成されている請求項８又は９に記載のバス信号のエンコード装置。
  12. 直列バス信号を逆直列化する逆直列化器と、
    前記逆直列化器から出力された信号をビット単位で反転するインバータと、
    前記インバータから出力された信号をビット単位で演算するＸＯＲ演算器とを備え、
    前記インバータは、信号の偶数番目のバイトシーケンスを反転し、
    前記ＸＯＲ演算器は、信号の第１番目のバイトシーケンスを除いたバイトシーケンスをＸＯＲ演算するバス信号のデコード装置。
  13. 前記バス信号のデコード装置は、グレイデコード装置をさらに備え、
    前記グレイデコード装置は、前記逆直列化器から出力された信号をグレイデコードして前記インバータに伝達する請求項１２に記載のバス信号のデコード装置。
  14. 前記バス信号のデコード装置は、グレイデコード装置をさらに備え、
    前記グレイデコード装置は、前記インバータから出力された信号をグレイデコードして前記ＸＯＲ演算器に伝達する請求項１２に記載のバス信号のデコード装置。
  15. 前記グレイデコード装置は、第１番目のビットの演算結果は、第１番目のビット値をそのまま使用し、第２番目のビットからは、先行ビットの演算結果と現在ビットとをＸＯＲ演算して出力するＸＯＲチェーンで形成されている請求項１３又は１４に記載のバス信号のデコード装置。
  16. 前記グレイデコード装置は、ルックアップテーブルで形成されている請求項１３又は１４に記載のバス信号のデコード装置。
JP2009224414A 2008-12-05 2009-09-29 バス信号のエンコード、デコード方法及び装置 Expired - Fee Related JP4846836B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080122876A KR20100064442A (ko) 2008-12-05 2008-12-05 버스 신호의 인코딩, 디코딩 방법 및 장치
KR10-2008-0122876 2008-12-05

Publications (2)

Publication Number Publication Date
JP2010134913A JP2010134913A (ja) 2010-06-17
JP4846836B2 true JP4846836B2 (ja) 2011-12-28

Family

ID=42232438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009224414A Expired - Fee Related JP4846836B2 (ja) 2008-12-05 2009-09-29 バス信号のエンコード、デコード方法及び装置

Country Status (3)

Country Link
US (1) US8166219B2 (ja)
JP (1) JP4846836B2 (ja)
KR (1) KR20100064442A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9599645B2 (en) * 2013-05-28 2017-03-21 Oracle International Corporation High speed clock cycle rate digital voltage monitor with triggered tracing for integrated circuits
GB201314938D0 (en) * 2013-08-21 2013-10-02 Advanced Risc Mach Ltd Communication between voltage domains

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4125219A1 (de) * 1991-07-30 1993-02-04 Pep Modular Computers Ag Hochgeschwindigkeits-bussystem und verfahren zum betreiben desselben
US5825824A (en) * 1995-10-05 1998-10-20 Silicon Image, Inc. DC-balanced and transition-controlled encoding method and apparatus
JPH1049271A (ja) 1996-08-06 1998-02-20 Mitsubishi Electric Corp バス転送回路
KR100248379B1 (ko) * 1997-06-16 2000-03-15 정선종 단일 콘케티네이티드 부호기를 이용한 통신 장치 및 이를 이용한 통신 방법
JPH11308281A (ja) 1998-04-22 1999-11-05 Sony Corp デジタル信号伝送装置およびその方法、デジタル信号送信装置およびデジタル信号受信装置
JPH11317773A (ja) 1998-05-01 1999-11-16 Sony Corp デジタル信号伝送装置およびその方法、デジタル信号送信装置およびデジタル信号受信装置
KR100435215B1 (ko) * 1999-12-30 2004-06-09 삼성전자주식회사 버스 인코딩/디코딩 장치 및 그 방법
US6934730B2 (en) * 2000-10-13 2005-08-23 Xpriori, Llc Method and system for generating a transform
US6583735B2 (en) * 2001-02-01 2003-06-24 Nec Corporation Method and apparatus for adaptive bus coding for low power deep sub-micron designs
JP4034172B2 (ja) 2002-11-20 2008-01-16 Ｎｅｃエレクトロニクス株式会社 エンコーダ、デコーダおよびデータ転送装置
JP4311095B2 (ja) 2003-06-26 2009-08-12 ソニー株式会社 固体撮像装置およびその駆動方法
JP4322063B2 (ja) 2003-07-23 2009-08-26 株式会社ルネサステクノロジ 送信装置
KR100591243B1 (ko) 2003-12-24 2006-06-19 한국전자통신연구원 온-칩 직렬 주변장치 버스 시스템 및 그 운용방법
US7817068B2 (en) * 2006-06-30 2010-10-19 Intel Corporation Low power serial link bus architecture
KR100969748B1 (ko) * 2007-01-29 2010-07-13 삼성전자주식회사 직렬 통신 시스템에서 직렬 데이터의 송수신 방법 및 장치와 이를 위한 직렬 통신 시스템
KR20090059838A (ko) * 2007-12-07 2009-06-11 삼성전자주식회사 반도체 장치에서 데이터를 전송하는 방법, 장치 및 시스템
US7881089B2 (en) * 2009-02-24 2011-02-01 International Business Machines Corporation Coding techniques for improving the sense margin in content addressable memories

Also Published As

Publication number Publication date
US20100146364A1 (en) 2010-06-10
US8166219B2 (en) 2012-04-24
JP2010134913A (ja) 2010-06-17
KR20100064442A (ko) 2010-06-15

Similar Documents

Publication Publication Date Title
US8780932B2 (en) Video signal transmission device, video signal reception device, and video signal transmission system
EP2629472A1 (en) Transmission circuit, reception circuit, transmission method, reception method, communication system and communication method therefor
JP2007028645A5 (ja)
US9036081B2 (en) Video signal transmission device, video signal reception device, and video signal transmission system
EP2127097B1 (en) Method and system for transmitting/receiving serial data in serial communication system and serial communication system for the same
JP4815559B2 (ja) 同期受信機
JP4846836B2 (ja) バス信号のエンコード、デコード方法及び装置
KR20160068690A (ko) 송신 스트림에서 에러 정정 코드들을 전송하는 방법 및 송신 스트림으로부터 데이터 스트림을 추출하는 방법
WO2015159615A1 (ja) 送信装置、受信装置および送受信システム
JP5384210B2 (ja) データ送信装置、データ受信装置、及びデータ伝送システム
CN216119513U (zh) 发光二极管驱动器以及发光二极管驱动设备
JP4956295B2 (ja) 半導体記憶装置
US8248279B2 (en) History buffer apparatus and method for adaptive lossless data compression
JP2009009289A5 (ja)
US20060007026A1 (en) Data transmitting circuit and method based on differential value data encoding
WO2010146714A1 (ja) データ転送方法、コード変換回路及び装置
JP6694284B2 (ja) 画像データ伝送システム、送信回路及び受信回路
KR101605619B1 (ko) 자동 데이터 속도 추적을 위한 장치 및 시스템
JP5348184B2 (ja) 符号化装置及び符号化方法
KR100574359B1 (ko) 직렬데이터의 송수신 장치 및 그 방법
WO2008027217A3 (en) A method for reducing temporal artifacts in digital video systems
JP2004096424A (ja) データ伝送装置及び方法
JP2009033641A (ja) 信号遅延回路

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees