JP2004096424A - データ伝送装置及び方法 - Google Patents

データ伝送装置及び方法 Download PDF

Info

Publication number
JP2004096424A
JP2004096424A JP2002254755A JP2002254755A JP2004096424A JP 2004096424 A JP2004096424 A JP 2004096424A JP 2002254755 A JP2002254755 A JP 2002254755A JP 2002254755 A JP2002254755 A JP 2002254755A JP 2004096424 A JP2004096424 A JP 2004096424A
Authority
JP
Japan
Prior art keywords
data
transmission
timing signal
circuit
scrambling code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002254755A
Other languages
English (en)
Inventor
Shintaro Samejima
鮫島 慎太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Kyushu Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Kyushu Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd, Kyushu Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP2002254755A priority Critical patent/JP2004096424A/ja
Publication of JP2004096424A publication Critical patent/JP2004096424A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】データの多ビット並列伝送において同時状態変化に起因する送信誤りを防止する。
【解決手段】並列伝送するデータに所定のスクランブル用符号を論理演算することにより伝送用データを生成して受信側に送信すると共に、当該論理演算のタイミングを示すタイミング信号を生成して受信側に送信する送信回路Sと、該送信回路Sから受信したタイミング信号に基づいてスクランブル用符号を生成し、当該スクランブル用符号とタイミング信号とに基づいて伝送用データに逆論理演算を施すことによりデータを再生する受信回路Rとを具備する。
【選択図】   図1

Description

【0001】
【発明の属する技術分野】
本発明は、データ伝送装置及び方法に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】
例えば特開平10−333795号公報には、データの多ビット並列伝送において、同時に状態変化するビットが多い場合に電源ラインやGNDラインに発生するノイズに起因して送信誤りが発生する点を技術課題とし、この技術課題を効果的に解決する技術が開示されている。この技術は、送信側においては、並列伝送しようとするデータの全ビットが同時に状態変化する場合にフリップフロップの出力を固定化して変化させない状態とする一方、上記フリップフロップの出力を固定化したことを受信側に論理反転通知信号として通知することにより、受信データを論理反転させるものである。なお、特開平11−167447号公報には、伝送線路の電磁誘導に起因する受信誤りを防止する技術が開示されて。
【0003】
本発明は、上述する問題点に鑑みてなされたもので、従来とは異なる解決手段を用いることにより、データの多ビット並列伝送において同時状態変化に起因する送信誤りを効果的に防止することを目的とする。
【0004】
【課題を解決するための手段】
上記目的を達成するために、本発明では、データ伝送装置に係わる第1の手段として、並列伝送するデータに所定のスクランブル用符号を論理演算することにより伝送用データを生成して受信側に送信すると共に、当該論理演算のタイミングを示すタイミング信号を生成して受信側に送信する送信手段(S)と、該送信手段(S)から受信したタイミング信号に基づいて前記スクランブル用符号を生成し、当該スクランブル用符号と前記タイミング信号とに基づいて伝送用データに逆論理演算を施すことにより前記データを再生する受信手段(R)とを具備する構成を採用する。
【0005】
また、データ伝送装置に係わる第2の手段として、上記第1の手段において、論理演算は排他的論理和であるという構成を採用する。
【0006】
データ伝送装置に係わる第3の手段として、上記第1または第2の手段において、スクランブル用符号は疑似ランダム符号であるという構成を採用する。
【0007】
データ伝送装置に係わる第4の手段として、上記第1または第2の手段において、スクランブル用符号はグレイコードであるという構成を採用する。
【0008】
一方、本発明では、データ伝送方法に係わる第1の手段として、送信側では、並列伝送するデータに所定のスクランブル用符号を論理演算することにより伝送用データを生成して受信側に送信すると共に、当該論理演算のタイミングを示すタイミング信号を生成して受信側に送信し、受信側では、送信側から受信したタイミング信号に基づいて前記スクランブル用符号を生成し、当該スクランブル用符号と前記タイミング信号とに基づいて伝送用データに逆論理演算を施すことにより前記データを再生するという構成を採用する。
【0009】
また、データ伝送方法に係わる第2の手段として、上記第1の手段において、論理演算は、排他的論理和であるという構成を採用する。
【0010】
データ伝送方法に係わる第3の手段として、上記第1または第2の手段において、スクランブル用符号は疑似ランダム符号であるという構成を採用する。
【0011】
データ伝送方法に係わる第4の手段として、上記第1または第2の手段において、スクランブル用符号はグレイコードであるという構成を採用する。
【0012】
【発明の実施の形態】
以下、図面を参照して、本発明に係わるデータ伝送装置及び方法の一実施形態について説明する。
【0013】
図1は、本実施形態に係わるデータ伝送装置の機能構成を示すブロック図である。この図において、符号Sは送信回路(送信手段)、Rは受信回路(受信手段)である。送信回路Sはデータ発生回路1と共に送信側に備えられ、PNパターン発生回路2、スクランブルタイミング発生回路3及びスクランブル回路4から構成されている。一方、受信回路Rは、PNパターン発生回路5とデスクランブル回路6とから構成されており、データ受信回路7と共に受信側に備えられている。なお、本実施形態におけるデータ伝送装置は、送信回路S及び受信回路Rから構成されるものである。
【0014】
送信側において、データ発生回路1は、nビットから成るデータD10を基準クロックCLKに同期して生成しスクランブル回路4に出力する。このデータD10は、受信側に送信すべき情報を示すものである。PNパターン発生回路2は、スクランブルタイミング発生回路3から供給されるタイミング信号T10に同期すると共にnビットから成る疑似ランダム符号(PNパターン)D50をスクランブル用符号として生成してスクランブル回路4に出力する。このPNパターン発生回路2は、k段構成、つまり周期長が2k−1であるPNパターンD50をパラレル符号として出力するものである。すなわち、PNパターン発生回路2は、PNパターンD50を構成する各ビットのうち、状態が「1」であるビットの個数が2k−1個、状態が「0」であるビットの個数が2k−1−1個となる。なお、本実施形態では、PNパターン発生回路2として7段(k=7)を採用している。
【0015】
スクランブルタイミング発生回路3は、PNパターン発生回路2及びスクランブル回路4並びに受信側の動作タイミングを規定するタイミング信号T10を生成してPNパターン発生回路2及びスクランブル回路4並びに受信側に供給する。スクランブル回路4は、上記データD10にPNパターンD50を論理演算することにより伝送用データD20を生成して受信側に出力するものであり、例えば論理演算としてデータD10とPNパターンD50との排他的論理和を取ることによって伝送用データD20を生成する。なお、このスクランブル回路4は、伝送用データD20を伝送路の負荷に抗して確実に受信側に送信するための出力バッファを備えている。
【0016】
図2は、このようなスクランブル回路4の詳細構成を示す回路図である。この図に示すように、本スクランブル回路4は、PNパターンD50の各ビットとタイミング信号T10との論理積をそれぞれ取るn個のANDゲートaと、各ANDゲートaの出力とデータD10との排他的論理和をそれぞれ取るn個のEX−ORゲートbと、各EX−ORゲートbの出力をそれぞれラッチし、伝送用データD20の各ビットとして送信側にそれぞれ出力するn個のラッチcとから構成されている。
【0017】
続いて受信側において、PNパターン発生回路5は、スクランブルタイミング発生回路3から受信したタイミング信号T20(受信側タイミング信号)に同期すると共にnビットから成る疑似ランダム符号D60(受信側PNパターン)を生成してデスクランブル回路6に出力する。ここで、上記受信側タイミング信号T20は、送信側と受信側との間に介在する伝送路を伝搬することによって、送信側のタイミング信号T10に対して所定の遅延量だけ遅延した信号である。PNパターン発生回路5は、このような受信側タイミング信号T20に同期する、つまり送信側のPNパターンD50に対して上記遅延量だけ遅延すると共に、送信側のPNパターンD50と同一内容の受信側PNパターンD60を生成する。
【0018】
デスクランブル回路6は、スクランブル回路4から受信した伝送用データD30(受信側伝送用データ)に上記受信側PNパターンD60を受信側タイミング信号T20に同期して論理演算することにより受信側データD40を再生しデータ受信回路7に出力するものである。このようなデスクランブル回路6は、例えば論理演算として受信側伝送用データ30と受信側PNパターンD60との排他的論理和を取ることによって受信側データD40を生成する。
【0019】
図3は、このようなデスクランブル回路6の詳細構成を示す回路図である。この図に示すように、本デスクランブル回路6は、受信側PNパターンD60の各ビットと受信側タイミング信号T20との論理積をそれぞれ取るn個のANDゲートdと、各ANDゲートdの出力と受信側伝送用データ30との排他的論理和をそれぞれ取るn個のEX−ORゲートeと、各EX−ORゲートeの出力をそれぞれラッチし、受信側データD40の各ビットとしてデータ受信回路7にそれぞれ出力するn個のラッチfとから構成されている。なお、データ受信回路7は、このようなデスクランブル回路6から入力された受信側データD40を受信し、図示しない処理回路に供給するものである。
【0020】
次に、このように構成された本データ伝送装置の詳細動作について、図4及び図5をも参照して説明する。
【0021】
図4のタイミングチャートに示すように、送信側のデータ発生回路1は、基準クロックCLKの立ち上がりエッジに同期してデータD10を生成してスクランブル回路4に出力する。そして、スクランブル回路4は、タイミング信号T10が立ち上がると、基準クロックCLKに同期してデータD10とPNパターンD50との排他的論理和を取ることによって伝送用データD20を生成、つまりデータD10をPNパターンD50によってスクランブルして受信側のデスクランブル回路6に向けて送信する。また、送信側のスクランブルタイミング発生回路3は、このようなスクランブルの有無を示すタイミング信号T10を受信側のPNパターン発生回路5及びデスクランブル回路6に向けて送信する。
【0022】
ここで、図5の各符号表に示すように、例えば64ビット(n=64)のうち全ビットが「0」あるいは「1」の状態にあるデータD10の各ビットについて、同じく64ビットから成るPNパターンD50の各ビットと排他的論理和を取ることによって生成される伝送用データD20は、PNパターンD50が64ビットのうち約半数が「0」(すなわち残りの約半数が「1」)であるために、このようなPNパターンD50の性質によって約半数が「0」(すなわち残りの約半数が「1」)の符号となる。
【0023】
すなわち、全ビットが「0」あるいは「1」の状態にあるデータD10は、スクランブル回路4において約半数が「0」(すなわち約半数が「1」)の符号に変換されるので、大多数のビットの状態が「0」から「1」に、あるいは「1」から「0」に同時に変化する状態を解消することができる。したがって、スクランブル回路4内の出力バッファに同時に流れる電流の電流量が大幅に抑制されるので、電源ラインやGNDラインにノイズが生じることを抑制することが可能であり、よって送信側で送信誤りが発生することを防止することができる。
【0024】
このような伝送用データD20とタイミング信号T10とは、伝送路を介して受信側に伝送されて処理されるが、伝送路を伝送することによって所定の遅延量だけ遅延した信号、つまり受信側伝送用データ30と受信側タイミング信号T20として受信側に入力される。伝送用データD20とタイミング信号T10とは、同一伝送路を伝送するので同一の遅延量だけ遅延される、つまり受信側における受信側伝送用データ30と受信側タイミング信号T20とのタイミング関係は、送信側における伝送用データD20とタイミング信号T10とのタイミング関係と同一である。
【0025】
受信側のデスクランブル回路6は、受信側タイミング信号T20が立ち上がると、これ以降の受信側伝送用データ30と受信側PNパターンD60との排他的論理和を取ることによって受信側データD40(=データD10)を再生、つまり伝送用データD20を受信側PNパターンD60によってスクランブルする。そして、このようにして再生された受信側データD40は、データ受信回路7に入力され、図示しない処理回路に供給される。
【0026】
なお、本発明は、上記実施形態に限定されるものではなく、例えば以下のような変形が考えられる。
(1)上記実施形態ではスクランブル用符号としてPNパターンD50(疑似ランダム符号)を採用したが、本発明はこれに限定されるものではない。状態としての「0」と「1」との発生比率が全ビット数に対して約1/2になるという点でPNパターンD50を採用することが好ましいが、スクランブル用符号として他の符号、例えばグレイコードを用いても良い。
【0027】
(2)上記実施形態では論理演算として排他的論理和を取るスクランブル回路4を、また逆論理演算としても排他的論理和を取るデスクランブル回路6を採用したが、論理演算としては排他的論理和に限定されるものではなく、他の論理演算及びこれに対応した他の逆論理演算を採用しても良い。
【0028】
(3)上記上記実施形態では、タイミング信号T10が立ち上がるとデータD10をPNパターンD50でスクランブルするようにしたが、データD10の状態と状態変化を検出することにより、所定のしきい値を越える多数のビットが同時に状態変化する場合にのみ、データD10をPNパターンD50でスクランブルするようにしても良い。なお、この場合には、データD10の状態と状態変化を検出するビット検出回路が必要となるので、全体的な構成が複雑になる。
【0029】
【発明の効果】
以上説明したように、本発明によれば、並列伝送するデータに所定のスクランブル用符号を論理演算することにより伝送用データを生成して受信側に送信すると共に、当該論理演算のタイミングを示すタイミング信号を生成して受信側に送信する送信手段と、該送信手段から受信したタイミング信号に基づいて前記スクランブル用符号を生成し、当該スクランブル用符号と前記タイミング信号とに基づいて伝送用データに逆論理演算を施すことにより前記データを再生する受信手段とを具備するので、電源ラインやGNDラインにノイズが生じることを抑制することが可能であり、よってデータの同時状態変化に起因する送信誤りを防止することが可能であると共に、受信側においてデータを確実に再生することが可能である。
【図面の簡単な説明】
【図1】本発明の一実施形態に係わるデータ伝送装置の機能構成を示すブロック図である。
【図2】本発明の一実施形態におけるスクランブル回路4の詳細構成を示す回路図である。
【図3】本発明の一実施形態におけるデスクランブル回路6の詳細構成を示す回路図である。
【図4】本発明の一実施形態に係わるデータ伝送装置の動作を示すタイミングチャートである。
【図5】本発明の一実施形態における各部における符号を示す符号表である。
【符号の説明】
S……送信回路(送信手段)
R……受信回路(受信手段)
1……データ発生回路
2……PNパターン発生回路
3……スクランブルタイミング発生回路
4……スクランブル回路
5……PNパターン発生回路
6……デスクランブル回路
7……データ受信回路

Claims (8)

  1. 並列伝送するデータに所定のスクランブル用符号を論理演算することにより伝送用データを生成して受信側に送信すると共に、当該論理演算のタイミングを示すタイミング信号を生成して受信側に送信する送信手段(S)と、
    該送信手段(S)から受信したタイミング信号に基づいて前記スクランブル用符号を生成し、当該スクランブル用符号と前記タイミング信号とに基づいて伝送用データに逆論理演算を施すことにより前記データを再生する受信手段(R)と
    を具備することを特徴とするデータ伝送装置。
  2. 論理演算は、排他的論理和であることをを特徴とする請求項1記載のデータ伝送装置。
  3. スクランブル用符号は疑似ランダム符号であることを特徴とする請求項1または2記載のデータ伝送装置。
  4. スクランブル用符号はグレイコードであることを特徴とする請求項1または2記載のデータ伝送装置。
  5. 送信側では、並列伝送するデータに所定のスクランブル用符号を論理演算することにより伝送用データを生成して受信側に送信すると共に、当該論理演算のタイミングを示すタイミング信号を生成して受信側に送信し、
    受信側では、送信側から受信したタイミング信号に基づいて前記スクランブル用符号を生成し、当該スクランブル用符号と前記タイミング信号とに基づいて伝送用データに逆論理演算を施すことにより前記データを再生する
    ことを特徴とするデータ伝送方法。
  6. 論理演算は、排他的論理和であることを特徴とする請求項5記載のデータ伝送方法。
  7. スクランブル用符号は疑似ランダム符号であることを特徴とする請求項5または6記載のデータ伝送方法。
  8. スクランブル用符号はグレイコードであることを特徴とする請求項5または6記載のデータ伝送方法。
JP2002254755A 2002-08-30 2002-08-30 データ伝送装置及び方法 Pending JP2004096424A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002254755A JP2004096424A (ja) 2002-08-30 2002-08-30 データ伝送装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002254755A JP2004096424A (ja) 2002-08-30 2002-08-30 データ伝送装置及び方法

Publications (1)

Publication Number Publication Date
JP2004096424A true JP2004096424A (ja) 2004-03-25

Family

ID=32060449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002254755A Pending JP2004096424A (ja) 2002-08-30 2002-08-30 データ伝送装置及び方法

Country Status (1)

Country Link
JP (1) JP2004096424A (ja)

Similar Documents

Publication Publication Date Title
US7616133B2 (en) Data bus inversion apparatus, systems, and methods
JP5042484B2 (ja) 受信機におけるビット誤りを最小限に抑えるように通信システムや通信方法で使用する選択的スクランブラ
US20070230687A1 (en) Method and apparatus to reduce the effect of crosstalk in a communications interface
JP4902665B2 (ja) データ伝送装置および伝送符号の生成方法
EP1935130B1 (en) Interference suppression in bit-serial data streams
KR20040012677A (ko) 동적 버스 반전을 사용한 동시 스위칭 출력 노이즈 감소장치 및 방법
JP2011049635A (ja) データ受信装置、データ受信方法及びプログラム
JP2003198535A (ja) データ転送システム
US9565014B2 (en) Initializing a descrambler
JP2008191792A (ja) データ送信装置及びデータ転送装置
JP2004096424A (ja) データ伝送装置及び方法
US5636248A (en) Method and system for regenerating amplitude and timing characteristics of an analog signal
US9548857B2 (en) Initializing a descrambler
US7660364B2 (en) Method of transmitting serial bit-stream and electronic transmitter for transmitting a serial bit-stream
JP2005286662A (ja) データ送信装置、データ送受信システム、データ伝送方法
KR20110004801A (ko) 디스플레이 포트의 디지털 엔코더 및 디지털 디코더
JP2752654B2 (ja) スクランブル化符号のデータ伝送方式
CN115441984B (zh) 用于抑制信号线中电磁辐射的装置、方法和电子设备
JPH07245630A (ja) 高速データ伝送方式
Maragkoudaki et al. Energy-efficient encoding for high-speed serial interfaces
TWI412238B (zh) 用以減少在通訊介面中之串音效應的方法及裝置
JP2001144620A (ja) バスシステム
US7424075B2 (en) Pseudorandom data pattern verifier with automatic synchronization
JP2010134913A (ja) バス信号のエンコード、デコード方法及び装置
US20030156720A1 (en) Scrambler with scramble process bypass capability and descrambler with descramble process bypass capability

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041001