JP4836606B2 - 化合物半導体発光素子および化合物半導体発光装置 - Google Patents

Description

本発明は、高い発光強度が得られるとともに、連続通電発光によって発光強度が時間とともに低下する現象を抑制し、信頼性を高めた化合物半導体発光素子および装置に関する。

近年、発光ダイオード（以下、ＬＥＤという）用に様々な化合物半導体材料が開発され適用されるようになり、ＬＥＤの応用分野も、各種の表示部品、ディスプレイ、交通信号、照明装置、短距離通信、プリンタ用記録光源（ＬＥＤプリントヘッド）などへと拡大している。

それらＬＥＤの中でも、ＧａＡｓ基板を用いたＬＥＤは、可視光から赤外光までの波長範囲をカバーすることができ、電子デバイス用としても有用なＧａＡｓ材料が長年研究され、基板の量産技術が進歩してきたこともあって多方面に普及している。

ＧａＡｓ基板の製造方法には、水平ブリッジマン（ＨＧＦ）法、垂直ブリッジマン（ＶＧＦ）法、液体封止チョクラルスキー（ＣＺ）法など各種あるが、製造方法によって基板の特性が異なり、基板上に形成するデバイスの要求特性に応じて使い分けられている。

例えば、ＧａＡｓ基板上に複数の素子や回路を形成するようなデバイスの場合、素子間の電気的な分離を行うために基板は半絶縁性である必要があり、このような特性はＣＺ法によって得られる。しかしながらこの方法で製造された基板はその製法上、固液界面の温度勾配が高いことに起因して結晶欠陥が誘発されやすく、品質の最良のものでも転位密度が5000／cm²程度である。

一方、ＨＧＦ法やＶＧＦ法で製造された基板は原料を充填した容器を石英管に封入し、容器を移動させて一方側から徐冷させて結晶化させる方法で製造するが、周囲の不純物がドーパントとして取り込まれやすく、ノンドープでｎ型導電性を示す。

しかしながらこの方法で製造された基板は、温度勾配を小さく設定することができるため熱応力が小さく、転位密度を低減することができ、5000／cm²以下、最良のもので500／cm²以下のものが得られる。このような基板は主に基板の裏面側と表面側に正負の電極を有する半導体レーザやＬＥＤなどの単一発光素子に用いられる。

次に、ＬＥＤ素子の形成については、表面が鏡面研磨され清浄化されたＧａＡｓ基板に液層エピタキシー（ＬＰＥ）法、有機金属化学気相成長（ＭＯＣＶＤ）法、分視線エピタキシー（ＭＢＥ）法などの成膜手段により所望の積層構造を有する単結晶薄膜を形成したエピタキシャル基板を準備した後、フォトリソグラフィーにより素子パターン形成、電極形成などの素子形成プロセスを経て達成される（以上、特許文献１、特許文献２参照）。
特開平４−２８０４８１号公報 特開平１０−２４２５１０号公報

このように形成されたＬＥＤの重要な要求特性として、発光強度と信頼性がある。発光強度の面では、例えば、プリンタ記録光源として用いられるＬＥＤアレイは、プリンタの出力速度の向上要求に伴い発光強度を高めることが求められ、そのためには活性層（発光層）をそれよりバンドギャップの大きなクラッド層で上下に挟んだダブルへテロ構造の採用が有効である。図７に、ダブルへテロ構造のＬＥＤ素子の一般的な層構成を示す。

ここでは、例えばn型導電性基板２７上に、ＭＯＣＶＤ法等によりｎ型クラッド層２８、活性層２９、ｐ型クラッド層３０の順に形成した後、ｐ側表面電極３１、ｎ側裏面電極３２、透光性保護膜３３を形成することによりＬＥＤ素子が構成されている。

このように基板表面と裏面の電極間で通電する構造のＬＥＤ素子は、単一素子を形成する場合には特に問題ない構造であるが、プリンタ用ＬＥＤアレイのように同一基板上に独立駆動される複数素子を形成しようとする場合、隣接素子への電流リークという問題が生じる。

また、信頼性の面ではいくつかの評価項目があるが、それらの中でも通電時間の経過とともに一定電流を流していても発光強度が低下する通電劣化の問題が特に重大である。この通電劣化は、通電によって注入されるキャリアが活性層中に存在する欠陥準位にトラップされて非発光再結合を生じ、それによって生じたエネルギーが更に周囲に結晶欠陥を誘起してダークスポットやダークラインと呼ばれる欠陥像に成長することによって生じる。

このメカニズムによる通電劣化は化合物半導体の中でも比較的バンドギャップが小さく結合エネルギーの小さいＧａＡｓ系において顕著であり、マクロ的に観察した場合、通電初期に比較的大きな発光強度低下を示すが、その後の発光強度低下は緩慢になるという特徴がある。

このような通電劣化は当然基板の結晶欠陥密度にも依存するので、転位密度の小さな基板を用いれば通電劣化の程度も小さいという傾向がある。

一方、別の従来例として同一基板上の複数の発光素子の独立駆動を容易にするために電極を両方とも基板の表面側に持ってくる構造があり、それを図８に示す。

ここでは、基板３４上に、ＭＯＣＶＤ法等により例えばｎ型クラッド層３５、活性層３６、ｐ型クラッド層３７の順に形成した後、フォトプロセスにより、まず２段階のエッチングを行い、図のようにn型クラッド層３５のn電極コンタクト部及び基板３４表面を露出させた形状となし、その後絶縁層３８を形成し、電極のコンタクトホールを形成した後、蒸着、リフトオフなどのプロセスを経てｐ側電極３９、n側電極４０を形成し、最後に再び絶縁性表面保護層４１を形成した構造となっている。

この場合、素子間の分離を完全に行うために基板３４には半絶縁性基板を用いる必要があるが、前述のように半絶縁性基板は転位密度の低減に限度があり、それを用いて素子を形成しても十分な信頼性が得られないものとなる。

また、LED素子の組成・構造によってはＧａＡｓ基板とエピタキシャル層の格子定数の差により活性層に圧縮応力が加わることがあり、このような応力も通電劣化を加速する要因になる。

発光強度が高く信頼性の高いＬＥＤ素子を得るために、特開平４−２８０４８１号公報では、基板裏面側と表面側に設けた電極間に電流を印加して発光させるタイプのＬＥＤ素子において、発光領域に基板からクラッド層に達する局所的なリング状や円柱状の隆起を形成し、それ以外のクラッド層に接触する領域には逆バイアスが印加されるように電流阻止層を形成して電流を隆起部に集中させるとともに、活性層に圧縮応力が加わらないように層厚を調整する構造が提案されている。

しかしながら、この提案のＬＥＤ素子は複雑な断面構造を必要とするため、素子形成プロセスにおいて工程数が増加するうえ、基板裏面には単一の共通電極しか設けられないため、ＬＥＤアレイのように同一基板内で複数のＬＥＤ素子を独立に駆動する装置の場合、駆動方法に制約を受けるという欠点がある。また圧縮応力を低減させたとしても通電劣化による初期変動を完全に抑制することは困難である。

また、特開平１０−２４２５１０公報では、同じく基板裏面側と表面側に設けた電極間に電流を印加して発光させるタイプのＬＥＤ素子において、基板上に第１クラッド層、活性層、第２クラッド層を順次形成した後に、更に第２クラッド層と同じ導電型のＧａ_1-xＩｎ_xＰからなる電流拡散層を設け、更には表面側の電極に対向するように電流阻止層を第2クラッド層と電流拡散層の間に設けることにより電流集中による発光強度の増大をはかるとともに、結晶格子の不整合を低減し活性層の欠陥を低減して、信頼性を高める構造が提案されている
しかしながら、この提案のＬＥＤ素子も基板の裏面側と表面側から電極を取り出す構造であり、前記と同様ＬＥＤアレイのような構造に適用する場合駆動方法に制約を受ける上、第２クラッド層と電流拡散層の間に特定形状の電流阻止層を設けるためには連続したエピタキシャル成膜ができないため、プロセスが複雑になる。またこのような構造であっても通電劣化による初期変動を完全に抑制することは困難である。

以上のような状況により、通常、ＬＥＤ製品は完成品を製品として出荷する前に一定時間通電することによって発光強度を安定化させ、その後の発光強度低下を抑制するエージング処理が行われている。

しかしながら、エージング処理はその工程に時間を要するうえ、多数のＬＥＤ製品を通電処理するための専用の設備が必要で、生産を効率的に行いコストダウン化を図るという目的に対して阻害要因となっているという問題がある。

特にＬＥＤプリントヘッドに適用する場合、１ヘッド当たり数千ドットある全ての発光素子にエージング処理が必要であり、ヘッドを組み立てた後にエージング処理を行う必要があるが、通常ＬＥＤヘッドの各発光素子は時分割駆動されるため、エージングの所要時間が一層長くなるという問題がある。

本発明の目的は、発光強度が高いことに加えて通電劣化が生じにくく、エージングを必要としないＬＥＤ素子を提供することにある。

また、本発明の目的は、ＬＥＤアレイのような同一基板内で複数のＬＥＤ素子を独立に駆動する装置において、駆動方法に制約を受けない構造を提供するとともに、発光強度が高くエージングを必要としないＬＥＤ装置を提供することにある。

上記に鑑みて本発明は、第１導電型を有する基板の一主面側に少なくとも第１導電型と異なる第２導電型の第１エピタキシャル層、真性の第２エピタキシャル層、第１導電型の第３エピタキシャル層を順次積層した電流阻止層と、第１導電型の第１クラッド層と、第２導電型の活性層と、第２導電型の第２クラッド層とを順次積層した化合物半導体発光素子を一つ以上有し、前記第１クラッド層に接続した第１クラッド層側電極と、前記第２クラ
ッド層に接続した第２クラッド層側電極との正負電極を一対に備え、該正負電極に電流を流すことにより前記一主面側から光を出射させることを特徴とする。

さらに前記第３エピタキシャル層と第１クラッド層との間に第３エピタキシャル層よりもバンドギャップの低い光吸収層を形成したことを特徴とする。

また前記基板が少なくともＧａ、Ａｓからなる単結晶であり、転位密度5000／ｃｍ^２以下であることを特徴とする。

また前記第２導電型の第１エピタキシャル層または／および第１導電型の第３エピタキシャル層が少なくともＩｎ、Ｇａ、Ｐからなることを特徴とする。

また前記化合物半導体発光素子が、少なくとも電流阻止層に達する溝部によって複数に分離され、各化合物半導体発光素子が独立に発光可能であることを特徴とする。

以上の通り、本発明の構成により高い発光強度が得られるとともに、連続通電発光によって発光強度が時間とともに低下する現象を著しく抑制し、エージングを必要としない信頼性に優れた化合物半導体発光素子および装置が得られる。

なお、本発明は、同一基板上に複数の発光素子を並べる場合に特に有利に適用できるが、単一発光素子にも適用でき、発光強度を高められるとともにエージングを不要にして歩留まりと生産効率を高める効果が得られる。

以下に本発明の実施形態を、基板、第1導電型エピタキシャル層（ｐ型エピタキシャル層またはｎ型エピタキシャル層）、真性エピタキシャル層、第２導電型エピタキシャル層（ｐ型エピタキシャル層またはｎ型エピタキシャル層）、第１導電型クラッド層（ｎ型クラッド層またはｐ型クラッド層）、活性層、第２導電型クラッド層（ｎ型クラッド層またはｐ型クラッド層）、表面保護層の順に積層した化合物半導体発光素子であり、第一導電型クラッド層電極に接続した第一導電型クラッド層電極、第二導電型クラッド層電極に接続した第二導電型クラッド層電極を備えた化合物半導体発光素子として説明する。

本発明は、ｎ型を有する基板１の一主面側に少なくともｐ型エピタキシャル層２、ｎ型エピタキシャル層３を順次積層した電流阻止層４と、ｎ型クラッド層５と、ｐ型活性層６と、ｐ型クラッド層７とを順次積層した化合物半導体発光素子を一つ以上有し、前記ｎ型クラッド層５に接続したｎ型クラッド層側電極９と、前記ｐ型クラッド層７に接続したｐ型クラッド層側電極１０との一対の正負電極を備え、該正負電極に電流を流すことにより前記一主面側から光を出射させることを特徴とするものである。

またｐ型を有する基板１の一主面側に少なくともｎ型エピタキシャル層２、ｐ型エピタキシャル層３を順次積層した電流阻止層４と、ｐ型クラッド層５と、ｎ型活性層６と、ｎ型クラッド層７とを順次積層した化合物半導体発光素子を一つ以上有し、前記ｐ型クラッド層５に接続したｐ型クラッド層側電極９と、前記ｎ型クラッド層７に接続したｎ型クラッド層側電極１０との一対の正負電極とを備え、前記正負電極に電流を流すことにより前記一主面側から光を出射させることを特徴とするものである。

ここで、基板１をｎ型にすることにより、各エピタキシャル層においては第1導電型をｎ型、第2導電型をｐ型とすることになるが、導電型制御のためのドーパントとして、例えば現在工業的に広く普及しているＭＯＣＶＤ法においては、ドーピング材料はガス状態の化合物として反応室に導入する必要がありｎ型ドーパントとしてＳｉ元素、ｐ型ドーパントとしてＣ元素、Ｚｎ元素等が好適に採用される。

また、発光素子を形成する際の電極材料は各々の導電型に対してオーミックコンタクトを取れる導体材料である必要があり、ｎ型コンタクトにはＡｕＧｅ／Ｎｉ、Ｐ型コンタクトにはＡｕＺｎなどが採用される。

ここで各電極は必ずしもクラッド層上に配置される必要はなく、基板１側のクラッド層と電流阻止層４の間には、別途バッファ層（不図示）や光吸収層（不図示）が設けられていて良く、また第２導電型クラッド層の上にも各電極とのコンタクト層（不図示）などが設けられてもよい。

要は、１対の各電極が基板１の一主面（表面）側からのみ取り出され、それは発光領域１２を挟んでｐｎ接合が取れるように設けられればよい。

また前記第２導電型のエピタキシャル層と第１導電型クラッド層との間に第２導電型のエピタキシャル層よりもバンドギャップの低い光吸収層を形成したことを特徴とする。

これによって光吸収層よりも基板側であるエピタキシャル層において発生する不要波長の発光（サブピーク）を阻止することができる。

また前記電流阻止層４が、第１導電型エピタキシャル層２、第２導電型エピタキシャル層３の間に真性エピタキシャル層（不図示）を介したものであることを特徴とする。

また前記基板１が少なくともＧａ、Ａｓからなる単結晶であり、転位密度5000／ｃｍ^２以下であることを特徴とする。

基板１として転位密度5000／ｃｍ^２以下、好ましくは1000／ｃｍ^２以下のｎ型ＧａＡｓ基板を用いて前記構成とすることにより、また、それに加えて電流阻止層４の第1導電型エピタキシャル層２をＩｎＧａＰ材料とすることにより信頼性向上が一層有効に達成される。

また前記各エピタキシャル層が少なくともＩｎ、Ｇａ、Ｐからなることを特徴とする。

電流阻止層の第1導電型エピタキシャル層２をＩｎＧａＰ材料とすることにより、本発明の目的である信頼性向上が一層有効に達成される。ＩｎＧａＰ材料はＩｎＰとＧａＰの混晶であるが、InとＧａの比率を調整することによりＧａＡｓと格子定数を一致させることができるため、格子不整合による転位欠陥の発生を抑制する。

また、ＩｎＧａＰ材料はフォトプロセス工程においてＧａＡｓ系材料の主要なエッチング液である（H₂SO₄＋H₂O₂＋H₂O）を用いた場合、ＧａＡｓ系に対して２桁エッチング速度が小さいため、エッチングストッパーとしての作用があり、プロセスを精度良く行うことができる。

また前記化合物半導体発光素子が、少なくとも電流阻止層４に達する溝部（不図示）によって複数に分離され、各化合物半導体発光素子が独立に発光可能であることを特徴とする。

ここで前記溝部は真性エピタキシャル層までに達していればよい。

以下本願の実施例について説明する。

（実施例１）
図1（ａ）に、本発明の実施例の化合物半導体発光素子の断面図を示す。

ＨＧＦ法によって作製され、その表面を鏡面研磨して得られた、例えば転位密度1000／ｃｍ^２のｎ型ＧａＡＳ基板１上に、ＭＯＣＶＤ法によりｐ型ＧａＡｓエピタキシャル層（第１導電型２エピタキシャル層）（例えば、膜厚；２００ｎｍ、ドーパント；Ｃ，キャリア密度；５×１０¹⁸ｃｍ⁻³ ）、ｎ型Ｉｎ_xＧａ_1-xＰエピタキシャル層（第２導電型２エピタキシャル層）（（例えば、ｘ＝０．５、膜厚；２００ｎｍ、ドーパント；Ｓｉ、キャリア密度；５×１０¹⁸ｃｍ⁻³ ）を順次積層してなる電流阻止層４を形成したのち、ｎ型Al_xGa_1-xAsクラッド層５（例えば、X＝０．５、膜厚６００ｎｍ；ドーパント；Ｓｉ、キャリア密度；５×１０¹⁸ｃｍ⁻³ ）、ｐ型Al_xGa_1-xAs活性層６（例えば、X＝０．１５、膜厚；２００ｎｍ、ドーパント；Ｃ、キャリア密度；５×１０¹⁷ｃｍ⁻³ ）、ｐ型ＡｌＧａＡｓクラッド層７（例えば、X＝０．５、膜厚；６００ｎｍ、ドーパント；Ｃ、キャリア密度；５×１０¹⁸ｃｍ⁻³ ）の順に形成する。

ここで、電流阻止層の層構成として、第１導電型エピタキシャル層と第２導電型エピタキシャル層（例えばｐ型エピタキシャル層２とｎ型エピタキシャル層３）の間に真性エピタキシャル層（例えば、ノンドープＧａＡｓ、膜厚２００ｎｍ）を設けた３層構成とすることにより基板１からの絶縁効果を一層高めることができる。

また、それに加え第２導電型エピタキシャル層と第１導電型クラッド層との間に光吸収層（例えば、ｎ型ＧａＡｓ層、膜厚１０００ｎｍ、ドーパントＳｉ、キャリア密度５×１０¹⁸ｃｍ⁻³ ）を設けると、下地層からの発光による発光スペクトルのサブピークを抑制することができる。

このクラッド層の下にはバッファ層（例えば、Ｉｎ_xＧａ_1-xＡｓ、ｘ＝０．１、膜厚；５０ｎｍ、ドーパント；Ｓｉ、キャリア密度；５×１０¹⁸ｃｍ⁻³ ）、更に、活性層６を挟むｎ型クラッド層５およびｐ型クラッド層７はそれぞれ活性層６に対してキャリア密度が連続的あるいは段階的に変化するようにドーパントの濃度勾配を設けるとともに、Ａｌ比率がそれぞれ活性層６側で大きく基板側と表面側に向かって連続的あるいは段階的に小さくなるようにすれば、キャリア注入効率が向上するとともにキャリア閉じ込め効果が高くなり発光強度を高めるのに好適である。

このようにして得られたエピタキシャル基板をその後フォトプロセスにより、まず２段階のエッチングを行い断面図のようにクラッド層４のn電極コンタクト部及び基板１表面を露出させた形状となし、その後プラズマCVD法などの手法でＳｉＮ膜による絶縁層８を形成し、電極のコンタクトホールを形成した後、蒸着、リフトオフなどのプロセスを経てp側電極９、n側電極１０を形成し、最後に再びＳｉＮで被覆することにより表面保護層１１を形成する。

図１（ｂ）はこの素子を上面からから見た図である。Ｃ−Ｃ‘断面が図１（a）になる。

この図でｐ側電極９とn側電極１０の間に直流電流を印加することにより、発光領域１２が発光する。この実施例において、LEDプリントヘッドの発光素子を想定して発光領域のサイズを２０μｍ×３５μｍとしたとき、５ｍAの直流印加において２００μWという高い発光強度が得られた。

なお、前記のエッチング工程において、基板結晶方位を選び、エッチング液として（H₂SO₄＋H₂O₂＋H₂O）系エッチング液を用いてその組成比を調整することにより、図１（ａ）と直角方向の素子部断面が逆台形の形状となるいわゆる逆メサ形状とすることができ、このようにすることによって逆メサ部での反射光が表面方向に強くなるような分布を持ち、発光強度を一層高めることができる。

前記のようにして同一条件で得られた６個の発光素子を任意に選択し、７ｍAの直流を連続的に通電し、信頼性試験を行った。その結果を図３のグラフに示す。この図で横軸は通電時間で対数表示しており、縦軸は初期に対する発光強度の変化率を示す。このグラフに示す通り、１０００分間の通電後でもすべての発光素子において発光強度は初期の値に対して２％以内とほとんど変わらず、優れた信頼性を示した。

（実施例２）
実施例１と同様に作製したエピタキシャル基板に実施例１と同様のフォトプロセスの手順により、２０μｍ×３５μｍの発光領域を有する発光素子を６００ｄｐｉ相当のピッチで一列に配列した構造のプリントヘッド用ＬＥＤアレイを作製した。

図２（ａ）に、この実施例のＬＥＤアレイを長辺方向に見た発光素子Ａおよび発光素子Ｂの２素子分の断面図を示す。

発光素子同士を分離する溝部２４は、電流阻止層１６のうちのｎ型エピタキシャル層１５とｐ型エピタキシャル層１４との境界面よりも深く掘り込まれて形成されている。これによって、両発光素子間の電気的分離が完全になされている。

図２（ｂ）はこのアレイを上面からから見た部分図である。Ｄ−Ｄ‘断面が図２（ａ）になる。ここで、p側電極２１Ａとn側電極２２Ａの間に直流電流を印加することにより、発光領域２５が発光し、p側電極２１Ｂとn側電極２２Ｂの間に直流電流を印加することにより、発光領域２６が発光するという具合に、隣接素子に影響を与えることなく任意の発光素子を独立して駆動することができる。

前記のようにして作製したＬＥＤアレイチップを実装し、ロッドレンズアレイを搭載することによりＡ３サイズのＬＥＤプリントヘッドを作製し、このＬＥＤプリントヘッドについて全素子点灯による連続通電試験を行った。６００ｄｐｉでＡ３サイズの印画を行うため、１ヘッド中の全発光素子数は７６８０個となる。

このＬＥＤプリントヘッドは、ＲＯＭにあらかじめ書き込まれたデータにより各素子の発光強度が均一になるよう各素子への電流値を調整しているが、その初期状態から１時間後、２４時間後、３２０時間後での発光強度のライン方向（主走査方向）の発光素子単位の分布をそれぞれ図４（a）乃至（c）に示す。

このＬＥＤプリントヘッドの例においては１ライン相当を時分割駆動する構造となっているが、素子当たり１０００分の連続通電に相当する３２０時間経過後においても、熱的影響に起因するＬＥＤアレイ単位での周期的な発光強度分布を除き発光強度の劣化はほとんど無く、信頼性に優れたＬＥＤプリントヘッドが得られた。

（比較例１）
基板としてＣＺ法による転位密度5000／ｃｍ^２の半絶縁性ＧａＡＳ基板を用いたことと、電流阻止層を設けなかったこと以外は実施例１と同様の構造のＬＥＤ素子を作製した。この素子について実施例１と同様に６個の発光素子を任意に選択し、７ｍAの直流を連続的に通電し、信頼性試験を行った。その結果、図５に示す通り、１０００分間の通電後において素子間で変化率が大きくばらつくとともに、１０％を越える発光強度の低下を示すものが見られ、明らかに実施例１の発光素子に比較して劣る結果となった。

（比較例２）
比較例１と同じ構造のＬＥＤ素子を用い、実施例２と同様の工程でＬＥＤプリントヘッドを作製し、全素子点灯による連続通電試験を行った。その初期状態から１時間後、２４時間後、３２０時間後での発光強度のライン方向（主走査方向）の分布をそれぞれ図６（a）乃至（c）のグラフに示す。これらのグラフにおいて横軸は各々の発光素子の座標、縦軸は発光強度変化率を示す。この試験結果から解る通り、通電開始から２４時間で強度低下の目立つ発光素子が部分的に見られ、３２０時間では１０％近くの発光強度低下を示す素子が局所的に発生した。

このように連続通電により発光強度が低下する素子は１ヘッド当たりの全発光素子数の１％内外であるが、このような状態のヘッドを用いて印画を行うと発光強度低下の素子に対応して筋状の印画ムラが発生するため、実用に耐えないものとなる。

このようなＬＥＤプリントヘッドを実用に供するためには、少なくとも２４時間の連続通電によるエージングを行い、その後各素子の発光強度が均一になるように電流値を指定するためのＲＯＭデータを作成する作業が必要になる。

以上のごとく本発明の構成において信頼性が著しく改善された理由は、転位密度の低いＧａＡｓ基板を用いたことだけでは説明がつかず、本発明の構成とすることにより、特にＩｎＧａＰエピタキシャル層の成長過程において基板側からの転位が活性層に侵入するのを阻止するメカニズムが働いていると考えられる。

なお、本発明の構成において基板転位密度は5000／ｃｍ²以下であることが好ましく、1000／ｃｍ²以下であることが更に好ましい。

また、ＧａＡｓ材料を基板に用いる化合物半導体発光素子および装置において特に効果があるが、本発明は結晶格子定数の近似したエピタキシャル層同士によるダブルヘテロ構造の素子においてＧａＡｓ系以外の材料にも適用することができる。

本発明の化合物半導体発光素子の（ａ）は断面図および（ｂ）は平面図である。 本発明の化合物半導体発光装置の（ａ）は部分断面図および（ｂ）は平面図である。 本発明の化合物半導体発光素子の通電信頼性を示すグラフ例である。 （ａ）〜（ｃ）は本発明の化合物半導体発光装置を用いたＬＥＤプリントヘッドの信頼性を示すグラフ例である。 比較例の化合物半導体発光素子の通電信頼性を示すグラフ例である。 （ａ）〜（ｃ）は比較例の化合物半導体発光装置を用いたＬＥＤプリントヘッドの信頼性を示すグラフ例である。 一般的なダブルへテロ構造の化合物半導体発光素子の断面図である。 従来例の化合物半導体発光素子の断面図である。

符号の説明

１， １３、２７、３４；基板
２；第１導電型エピタキシャル層（ｐ型エピタキシャル層またはｎ型エピタキシャル層）
３；第２導電型エピタキシャル層（ｐ型エピタキシャル層またはｎ型エピタキシャル層）
４、１６；電流阻止層
５、１７、２８、３５；第１導電型クラッド層（ｎ型クラッド層またはｐ型クラッド層）
６、１８、２９、３６；活性層
７、１９、３０、３７；第２導電型クラッド層（ｎ型クラッド層またはｐ型クラッド層）
８、２０、３８；絶縁層
９、２１、３１、３９；第２導電型クラッド層側電極（ｎ型クラッド層電極またはｐ型クラッド層側電極）
１０、２２、３２、４０；第1導電型クラッド層側電極（ｎ型クラッド層電極またはｐ型クラッド層側電極）
１１、２３、３３、４１；表面保護層
１２、２５；発光領域

Claims (5)

1. 第１導電型を有する基板の一主面側に少なくとも第１導電型と異なる第２導電型の第１エピタキシャル層、真性の第２エピタキシャル層、第１導電型の第３エピタキシャル層を順次積層した電流阻止層と、第１導電型の第１クラッド層と、第２導電型の活性層と、第２導電型の第２クラッド層とを順次積層した化合物半導体発光素子を一つ以上有し、前記第１クラッド層に接続した第１クラッド層側電極と、前記第２クラッド層に接続した第２クラッド層側電極との正負電極を一対に備え、該正負電極に電流を流すことにより前記一主面側から光を出射させることを特徴とする化合物半導体発光素子。
2. 前記第３エピタキシャル層と第１クラッド層との間に第３エピタキシャル層よりもバンドギャップの低い光吸収層を形成したことを特徴とする請求項１に記載の化合物半導体発光素子。
3. 前記基板が少なくともＧａ、Ａｓからなる単結晶であり、転位密度5000／ｃｍ^２以下であることを特徴とする請求項１または２に記載の化合物半導体発光素子。
4. 前記第１導電型の第３エピタキシャル層が少なくともＩｎ、Ｇａ、Ｐからなることを特徴とする請求項１〜３のいずれか１項に記載の化合物半導体発光素子
5. 請求項１〜４のいずれか１項に記載の化合物半導体発光素子が、少なくとも電流阻止層に達する溝部によって複数に分離され、各化合物半導体発光素子が独立に発光可能であることを特徴とする化合物半導体発光装置。

Images