JP4828998B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP4828998B2
JP4828998B2 JP2006119478A JP2006119478A JP4828998B2 JP 4828998 B2 JP4828998 B2 JP 4828998B2 JP 2006119478 A JP2006119478 A JP 2006119478A JP 2006119478 A JP2006119478 A JP 2006119478A JP 4828998 B2 JP4828998 B2 JP 4828998B2
Authority
JP
Japan
Prior art keywords
circuit
circuit conductor
component
conductor
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006119478A
Other languages
English (en)
Other versions
JP2007294601A (ja
Inventor
昭 若崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006119478A priority Critical patent/JP4828998B2/ja
Publication of JP2007294601A publication Critical patent/JP2007294601A/ja
Application granted granted Critical
Publication of JP4828998B2 publication Critical patent/JP4828998B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、半導体素子を収容するための半導体素子収納用パッケージや回路基板、電子回路モジュール等に使用される、入出力端子用のリードピンが立設されたいわゆるピングリッドアレイ(Pin Grid Array:PGA)用の配線基板に関する。
従来から、IC(Integrated Circuit),LSI(Large Scale Integration)等の半導体素子を収容するための半導体素子収納用パッケージは、一般的に、セラミック配線基板の表面に形成された回路導体にリードピン等の金属からなる端子部材が、ろう材を介して接合された、いわゆるリードピン付き配線基板の形態で用いられている。
近年の半導体素子の駆動の高速化にともない、誘電率の低いガラスセラミックスを絶縁基体に電気抵抗の小さいCu系やAg系の材料で回路導体を形成したセラミック配線基板が用いられるようになっており、回路導体の中で絶縁基体の表面に形成された電極パッドにAg−Cu合金ろう材を用いてリードピン等がろう付けされる。このようなガラスセラミックスは、用いられるガラスの種類によっては磁器強度が極めて小さいものもあり、ガラスセラミックスから成る絶縁基体と電極パッドとの界面において破壊してしまう場合もある。
このような場合は、リードピンを接合する回路導体にリードピン接合用の電極パッドを絶縁基体の表面に形成せずに絶縁基体表面に貫通導体を露出させた形態とし、この部位を含む絶縁基体の表面に、Ti,ZrおよびHfの少なくとも1種から成る活性金属を含有するAg−Cu合金ろう材(活性ろう材)を用いてリードピンを直接ろう付けする、いわゆる活性ろう付け法によりリードピンを接合した構成が提案されている。この構成では、リードピンは活性ろう材を介して回路導体(貫通導体)と電気的に接続され、リードピンの機械的接続は活性ろう材を介して主として絶縁基体に直接接合されることにより行なわれている。このため、電極パッドと絶縁基体との接合強度に依存することなくリードピンを接合することができ、絶縁基体と電極パッドとの間の界面における破壊を防止することができる(例えば、特許文献1を参照。)。
また、このようなセラミック配線基板においては、ガラスセラミックスとCu系やAg系の材料との間で焼結挙動が異なることにより回路導体と絶縁基体との間に空隙などの欠陥が発生してしまうことから、Cu系やAg系の材料の焼結挙動をガラスセラミックスの焼結挙動に近づけ、また絶縁基体との密着を良くするために、回路導体は導電性材料であるCu系やAg系の材料を第1の成分とし、第2の成分として焼結挙動を調節するガラス成分が添加されている。
特開平2004−140249号公報
しかしながら、従来の配線基板にリードピンを接合すると、ろう材に接した回路導体内にボイドが発生してしまう場合があり、特にろう付け温度が高く、ろう付け時間が長い場合には、配線基板のさらに内部に位置する回路導体内にまでボイドが発生してしまうこともあった。
このように回路導体内にボイドが発生した場合、導通抵抗の増加や断線などの不良が発生してしまう場合があった。特に、近年の配線基板に対する小型化や高密度化の要求に対応するために回路導体を微細なものとした場合には、回路導体の内部に発生したボイドが小さいあるいは少ないものであってもその影響は大きく、導通抵抗の増加や断線を顕著に誘発し、リードピン付き配線基板の電気的特性や機械的信頼性を十分に確保できないという問題があった。
このような不具合について研究した結果、本発明者は、ろう付け時に回路導体のCuやAgがろう材に取り込まれることに起因して上記の不具合が誘発されるということを見出した。すなわち、ろう付け温度では、溶融したAg−Cu合金を主成分とするろう材とCuやAgを主成分とする回路導体とが接しており、この界面では回路導体のCuやAgが溶融したろう材に溶解されるので、溶融したAg−Cu合金(液相)が回路導体内に浸入していく。このとき、ろう材に溶解された回路導体のCuやAgの跡が空隙となるため、ろう付け後には回路導体内に浸入したAg−Cu合金と回路導体のCuやAgとの界面にこの空隙がボイドとして残留してしまう。
本発明は、上記の問題点を解決するために案出されたものであり、その目的は、ろう付けの際の回路導体内への溶融したAg−Cu合金ろう材の浸入を抑制することにより、ボイドによる回路導体の導通抵抗の増加や断線を抑えることのできる、狭ピンピッチで高信頼性を有するリードピン付き配線基板用の配線基板を提供することにある。
ガラスセラミックスから成る絶縁基体と、部分的に該絶縁基体から露出されるように前記絶縁基体の内部おいて上下方向に形成されているとともに、第1の成分であるCuまたはAgと第2の成分であるガラスとを含んでおり、Ti,ZrおよびHfのうちの少なくとも一種を含むAg−Cu合金ろう材を介してリードピンが電気的に接続される回路導体と、該回路導体の前記絶縁基体から露出された表面に形成されたNi層とを備えており、前記回路導体は、回路部と該回路部およびNi層の間に形成され接合部とからなり、該接合部におけるガラスの含有量が前記回路部におけるガラスの含有量に比較して少なく、前記回路部と前記接合部とが同様の径を有していることを特徴とするものである。
また、本発明の配線基板は、前記回路部における前記第2の成分の含有量が前記第1の成分に対して8質量%乃至30質量%、前記接合部における前記第2の成分の含有量が前記第1の成分に対して5質量%未満であり、且つ前記Ni層の厚みが1μm乃至15μmであることを特徴とするものである。
本発明の配線基板によれば、回路導体は、第1の成分であるCuまたはAgと、第2の成分であるガラスとを含み、回路部と、前記回路導体における前記リードピンが接続される側に形成される接合部とからなり、該接合部におけるガラスの含有量が前記回路部におけるガラスの含有量に比較して少なくしてあることから、接合部の表面に露出したガラスが少ないので、めっき法にて接合部の表面に形成されたNiから成る層を、ピンホールなどの欠陥が少なく、且つ十分に被覆されたものとなすことができる。また接合部の表面にNi層が形成されていることから、Ti,ZrおよびHfのうちの少なくとも一種を含むAg−Cu合金ろう材(以下、活性金属含有Ag−Cu合金ろう材ともいう)によりリードピンを接合する際に、回路導体のCuまたはAgと溶融した活性金属含有Ag−Cu合金ろう材とが接することがないので、溶融した活性金属含有Ag−Cu合金ろう材に回路導体のCuまたはAgが溶解されることにより回路導体内にボイドが発生することを抑制することができる。これにより導通抵抗の増加や断線などの不良がないリードピン付配線基板を作製することができる。
また、本発明の配線基板によれば、前記回路部における前記第2の成分の含有量が前記第1の成分に対して8質量%乃至30質量%であることから回路導体の導通抵抗を大きく上げることなく回路導体の材料の焼結挙動(焼結挙動とは回路導体やガラスセラミックスの焼結時の収縮の挙動を意味する。)を、絶縁基体の材料であるガラスセラミックスの焼結挙動に近づけることことにより、回路導体内のみならず回路導体と絶縁基体との間にも空隙などの欠陥のない配線基板を作成する事ができる。また、前記接合部における前記第2の成分の含有量が前記第1の成分に対して5質量%未満であることから接合部の表面に露出したガラスが十分に少ないのでめっき法にてNi層を形成する場合に1μmという薄い厚みでピンホールなどの欠陥なく接合部の表面を十分に被覆することができる。さらに前記Ni層の厚みが1μm乃至15μmであることから、活性金属含有Ag−Cu合金ろう材によりリードピンを接合する際に、活性金属含有Ag−Cu合金ろう材へ拡散するNiの量が少ないので、Niの拡散により形成される脆弱な合金層の厚みを薄くすることができ、リードピンをより強固に接合することが可能な配線基板を作成する事ができる。
本発明の配線基板について以下に詳細に説明する。図1は本発明の配線基板の実施の形態の一例を示す断面図である。図2および図3は図1におけるA部拡大の一例を示す断面図である。図1乃至図3において1は絶縁基体、2は回路導体、3はNi層、4は配線基板、5はろう材、6はリードピン、7は電極、8は半導体素子、9は金属細線であり、本発明の配線基板4の下面にろう材5を介してリードピン6を接合し、上面に半導体素子8を搭載して、配線基板4の電極7と半導体素子8とをAu等からなる金属細線9を用いたワイヤーボンディングにより電気的に接続した例である。
絶縁基体1はガラスセラミックスから成るものであり、ガラス粉末とフィラー粉末との焼結体である。ガラス粉末やフィラー粉末は従来のガラスセラミックスに用いられているものを用いればよく、例えばガラス粉末はSiO−B系、SiO−B−Al系、SiO−B−Al−MO系(但し、MはCa,Sr,Mg,BaまたはZnを示す)、SiO−Al−MO−MO系(但し、MおよびMは同じまたは異なっていて、Ca,Sr,Mg,BaまたはZnを示す)、SiO−B−Al−MO−MO系(但し、MおよびMは上記と同じである)、SiO−B−M O系(但し、MはLi,NaまたはKを示す)、SiO−B−Al−M O系(但し、Mは上記と同じである)、Pb系、Bi系等のガラスの粉末が挙げられる。またフィラー粉末は、Al,SiO,ZrOとアルカリ土類金属酸化物との複合酸化物、TiOとアルカリ土類金属酸化物との複合酸化物、AlおよびSiOから選ばれる少なくとも1種を含む複合酸化物(スピネル,ムライト,コージェライト等)等のセラミックスの粉末が挙げられる。ガラス粉末とフィラー粉末の割合は、質量比で10:90乃至99:1であり、好ましくは40:60乃至80:20である。
回路導体2は、第1の成分であるCuまたはAgと第2の成分であるガラスとを含むものであり、これらの成分を含む焼結体である。第2の成分のガラスの粉末としては、絶縁基体1に用いられるガラス粉末として挙げられたものを用いることができる。回路導体のガラス粉末は、回路導体2の成分の焼結挙動を絶縁基体1のガラスセラミックスの焼結挙動に近づけるために含むものであるので、軟化点等の焼結挙動に関係する特性が絶縁基体1に用いられるガラス粉末に近いものが用いられ、好ましくは絶縁基体1に用いられるガラス粉末と同じものが用いられる。
回路導体2は、回路部2aと、回路導体2におけるリードピン6が接続される側に形成される接合部2bとからなる。接合部2bは、図2に示すように貫通孔内に形成され、貫通導体である回路導体2の一部として形成される場合や、図3に示すように貫通孔の上に形成される場合、すなわち貫通導体である回路部2aの配線基板4の表面に露出した部分を覆うように形成される場合がある。接合部2bが貫通孔内に形成され、貫通導体である回路導体2の一部として形成された場合は、活性金属含有Ag−Cu合金ろう材5と絶縁基体1が貫通孔を除く部分で直接接合できるために、リードピン6の接合強度を高いものとすることができる点で好ましい。接合部2bが貫通孔(貫通導体)の上に形成される場合は、回路部2aを覆うために貫通孔(貫通導体)の径以上に形成されるが、活性金属含有Ag−Cu合金ろう材5によるリードピン6の接合強度を高いものとするためには、活性金属含有Ag−Cu合金ろう材5と絶縁基体1とが接合される面積が大きい方がよいので、接合部2bの径は、好ましくは貫通孔(貫通導体)と同程度の径であるのがよい。
また、接合部2bにおけるガラスの含有量は、回路部2のガラスの含有量に比較して少なく成してあるとともに、接合部2bの表面にはNi層3が形成されている。接合部2bの表面に露出したガラスが少ないので、めっき法にて接合部2bの表面に形成されたNiから成る層3はピンホールなどの欠陥が少なく十分に被覆されたものとなすことができる。また接合部2bの表面にNi層3が形成されていることから、活性金属含有Ag−Cu合金ろう材5によりリードピン6を接合する際に、回路導体2のCuまたはAgと溶融した活性金属含有Ag−Cu合金ろう材5とが接することがないので、溶融した活性金属含有Ag−Cu合金ろう材5に回路導体2のCuまたはAgが溶解されることにより回路導体2内にボイドが発生することを抑制することができ、導通抵抗の増加や断線などの不良がないリードピン付配線基板を作製することができる配線基板4となる。
また、本発明の配線基板4は、接合部2bの第2の成分であるガラスの含有量が第1の成分に対して5質量%未満、回路部2aの第2の成分であるガラスの含有量が第1の成分に対して8質量%乃至30質量%になしてあり、且つNi層3の厚みが1μm乃至15μmであることが好ましい。回路部2aの第2の成分であるガラスの含有量が第1の成分に対して8質量%乃至30質量%になしてあることから、回路導体2の導通抵抗を大きく上げることなく回路導体2の材料の焼結挙動を絶縁基体1の材料であるガラスセラミックスの焼結挙動に近づけることができるので、回路導体2内のみならず回路導体2と絶縁基体との間にも空隙などの欠陥の少ない配線基板4となるとともに、接合部2bの第2の成分であるガラスの含有量が第1の成分に対して5質量%未満であることから、接合部2bの表面に露出したガラスが十分に少なく、これによりめっき法にてNi層3を形成する場合に1μmという薄い厚みでピンホールなどの欠陥が少なく且つ接合部の表面を十分に被覆することができる。また、Ni層3の厚みが1μm乃至15μmであることから、活性金属含有Ag−Cu合金ろう材5によりリードピン6を接合する際に、活性金属含有Ag−Cu合金ろう材5へ拡散するNiの量が少ないので、Niの拡散により形成される脆弱な合金層の厚みを薄くすることができ、リードピン6をより強固に接合することが可能な配線基板4となる。
このような配線基板4におけるガラスセラミックスより成る絶縁基体1は、例えば以下のような従来周知のセラミックグリーンシート積層法を用いて製作することができる。すなわち、上記割合のガラス粉末とフィラー粉末に適当な有機バインダや溶剤、必要に応じて分散剤や可塑剤等を添加し、ボールミル法等の混合方法により混合して作製したスラリーをドクターブレード法やカレンダーロール法等の成形方法を採用してシート状に成形してセラミックグリーンシートを得て、このセラミックグリーンシートを上下に積層し、この積層体を100〜800℃の温度で加熱して脱バインダした後、800〜1100℃の温度で焼成することによって製作される。焼成は、回路導体2の第1の成分がCuである場合は窒素雰囲気中で行なわれ、Agである場合は大気中で行なわれる。なお、窒素雰囲気の場合は、加湿することにより脱バインダ性を高めることが行なわれる。
このときの、回路導体2は、たとえば銅(Cu)・銀(Ag)からなる。これらの金属粉末に適当な有機バインダや溶剤、必要に応じて分散剤等を添加混合し、ボールミル・三本ロールミル・プラネタリーミキサー等の混練手段により混練して得た金属ペーストを上記にセラミックグリーンシートに所定のパターンに印刷塗布し、これをセラミックグリーンシートの積層体とともに焼成することによって形成することができる。
次に、このセラミックグリーンシートに、導体材料の粉末をペースト化した導体ペーストをスクリーン印刷法やグラビア印刷法等により印刷するか、または所定パターン形状の金属箔を転写する等の方法を用いて、回路導体2を形成する。導体ペーストの導体材料としては、ガラスセラミックス焼結体に対しては、CuまたはAgが好適に用いられる。
なお、この回路導体2には、絶縁基体1の上面と下面とにそれぞれ配置された導体パターン同士を絶縁基体1の内部で接続するためのビア導体やスルーホール導体等といった回路部2aも含まれる。この回路部2aは、例えば、パンチング加工等によりセラミックグリーンシートに形成した貫通孔に導体ペーストを充填することによって形成される。
ここで、回路部2aの導体ペーストには焼成時にセラミックとの密着を良くする為に導体成分のCuまたはAgを第1の成分とし、セラミックグリーンシートと同じガラス粉末を第2の成分として、第1の成分のCuまたはAgに対して8乃至30質量%のガラス粉末が添加される。ガラスの含有量が8質量%未満だと回路部2a内では焼成時に回路導体の成分のCuまたはAgとグリーンシートの収縮挙動が合わずに、回路導体とグリーンシートとの剥離が生じる場合がある。また、ガラスの含有量が30質量%を越えると回路導体の抵抗値が高くなり、配線基板としての機能を充分に発揮できなくなる。
更に本発明の配線基板によれば、貫通孔に導体ペーストを充填後に、導体の成分のCuまたはAgを第1の成分とし、セラミックグリーンシートと同じガラス粉末を第2の成分として、第1の成分のCuまたはAgに対して5質量%未満のガラス粉末が添加された導体ペーストを貫通孔の表縁側の一端面に充填したり、印刷することにより接合部2bとなる層が形成される。また、回路導体2は、主に絶縁基体1の表面に形成され、その一部が半導体素子8の電極を電気的に接続させるための電極7として機能する。
次に、図2に断面図で示すように、接合部2bの露出する表面にNi層3を形成するために、めっき法、蒸着法およびスパッタリング等によって1μm乃至15μmNi層を形成する。Ni層3は、CuやAgに対して密着性が良く、拡散しにくいためにバリア層として有効に機能する。
また、Ni層3の厚みが1μm未満の場合、回路導体2を形成する導体にガラス成分を含んでいるために、十分に回路導体をカバーできずにピンホール部などの欠陥が生じる場合がある。このため、リードピン6取付けの加熱処理が行なわれる場合、回路導体のCuまたはAgと活性金属含有Ag−Cu合金ろう材(ろう材5)が互いに接する部分が生じ、この互いに接触した界面より回路導体のCuまたはAgが溶解されることにより回路導体内やさらに内部に位置する回路導体と接続された配線導体内にボイドが発生する場合がある。その結果、回路導体内で断線が生じる恐れがある。
また、Ni層3を構成するNiはろう付けの際にろう材側へ拡散し、ろう材内で活性金属と合金層を形成する。この合金層の引っ張り等の外力に対する強度は脆弱である為に、ピンピッチが狭く、リードピン6とろう材5との接合面積が小さくなると外力により破壊され易くなる。Ni層3の厚みが厚いほどその傾向は大きくなり15μmを超える場合、比較的小さな外力でも容易にNi層3が破壊されるやすくなるという問題点が発生する。
Ni層3をめっき法で形成する際の一例を以下に示す。Niめっき層は、Pを4乃至12質量%含有する無電解Ni−Pめっき層から成る。このようなNiめっき層は、まず、配線導体6および回路導体7が形成された絶縁基体1を界面活性剤と塩酸水溶液とから成る温度が25乃至50℃の酸性の洗浄液に1乃至5分間浸漬して、回路導体2の表面に露出する面を清浄し、次にこれを純水で洗浄した後、塩化パラジウム,水酸化カリウム,エチレンジアミンテトラアセティクアシッドから成る温度が25乃至40℃のパラジウム活性液中に1乃至5分間程度浸漬して、回路導体7の表面に露出する面にパラジウム触媒を付着させ、次にこれを純水で洗浄した後、硫酸ニッケル,クエン酸ナトリウム,酢酸ナトリウム,次亜リン酸ナトリウム,塩化アンモニウムから成る温度が50乃至90℃の無電解Niめっき液中に、2乃至60分間浸漬することによって、回路導体2の表面に露出する面に被着される。
そして、配線基板4の下面の回路導体2が絶縁基体1表面に露出した部位を含む領域に、活性金属含有Ag−Cu合金ろう材を含む導体ペーストを、スクリーン印刷法やグラビア印刷法等により印刷し、リードピン6と、配線基板4の回路導体2の表面に露出する面とその面を含む絶縁基体1とを、活性金属含有Ag−Cu合金ろう材からなるろう材を介してろう付けする。この活性金属含有Ag−Cu合金ろう材は、BAg−8(JIS Z−3261:72質量%Ag−28質量%Cu)ろう材を始めとして、Agが60乃至80質量%でCuが20乃至40質量%の組成から成るAg−Cu合金ろう材に、活性金属であるTi,ZrおよびHfのうち少なくとも1種を、金属または水素化物の状態で外添加で2乃至10質量%添加したものが好適に用いられる。なお、外添加とはあらかじめ出来上がったAg−Cu合金ろう材100質量%に対して活性金属を別に添加することをいう。
このろう材5を介してリードピン6を絶縁基体1に接合するには、活性金属含有Ag−Cu合金ろう材の粉末に有機溶剤、樹脂バインダおよび溶剤(有機溶剤,水等)を合わせて5乃至15質量%を外添加で混合して得たろう材ペーストを、回路導体2が露出した端面を含む絶縁基体1の表面に、スクリーン印刷法等によりリードピン1を立設する部位に対応した所定パターンで印刷し、これにリードピン6のヘッド部を載置して、真空中、中性雰囲気中または還元雰囲気中で活性金属含有Ag−Cu合金ろう材の溶融温度に合わせた所定温度(例えば約800℃)で加熱処理し、活性金属含有Ag−Cu合金ろう材を溶融させて、配線導体4および絶縁基体1とリードピン6とをろう付け接合する。
このとき、活性金属含有Ag−Cu合金ろう材の融点およびろう付け後の接合部の外観や反応層および合金層の厚み等を考慮して、ろう材5における活性金属の含有量、ボリューム(体積)、ブレージング最高到達温度(ブレージング最高到達温度とはろう材が溶融するための温度以上の所望の温度をいう。)、ろう材5の融点以上の温度の保持時間等を決める必要がある。また、加熱処理時にリードピン6に加重を掛けると、ろう材5がリードピン6のヘッド部にメニスカスをきれいに形成し、より強固にろう材5とリードピン6を接合できる。
その一例として、72質量%Ag−28質量%CuのいわゆるBAg−8と呼ばれるろう材に活性金属としてTiHを3質量%添加したろう材を用いて、絶縁基体1の表面にろう付け後に直径0.90mmの接続パッドを形成する場合、ピン径が0.20mm、ヘッド部の厚みが0.15mm、ヘッド部の直径が0.45mmのネイルヘッド型(ネイルヘッド型とは、図1に示すようにリードピン6の片側の先端の型がリードピン6の径より大きい型をいう。)のリードピン6を絶縁基体1の所定部位に当接した状態で、真空炉中で最高温度795℃乃至850℃で5分乃至1時間保持すれば、高い接合強度を有する良好な接合状態が得られる。
なお、本発明の配線基板4に用いられるリードピン6の材質、ピン部の長さ、ヘッド部の厚み等は、外部電気回路のソケットの形状や接続方法等に応じて選択が可能である。例えば、半導体素子収納用パッケージに適用するリードピンであれば、Fe−Ni−Co合金やCu合金製のものが使用され、ピン部の長さとしては1乃至6mm程度の範囲のものが使用される。
以上のようにしてリードピン6と絶縁基体1とを接合することにより、リードピン6がろう材5を介して回路導体2に接合され、回路導体2とリードピン6の導通抵抗の増大を抑制し、回路導体2とリードピン6が絶縁することを防止することが可能な配線基板4を得ることができる。
本発明の配線基板の実施例について以下に説明する。
まず、ガラス粉末として平均粒径が2μmであるSiOを用い、フィラー粉末として平均粒径が1乃至2μmであるコーディライトを用い、質量比で40:60の割合で混合し、さらに適当な有機溶剤,溶媒を添加混合して泥漿状となし、これをドクターブレード法やカレンダーロール法によりシート状に成形してセラミックグリーンシート(セラミック生シート)を作製した。
次に、このセラミックグリーンシートにパンチング加工により貫通孔を形成し、表1に示すようにCu粉末を第1の成分とし、第2の成分として平均粒径が2μmであるSiOのガラス粉末を第1の成分のCu粉末に対して5乃至34質量%とを混合してペースト化した導体ペーストを充填することによって回路導体(回路導体となる導体ペースト層)を形成した。
Figure 0004828998
また、最表層のリードピンを接合する部分のグリーンシートには更に、Cu粉末を第1の成分とし、第2の成分として平均粒径が2μmであるSiOのガラス粉末を第1の成分のCu粉末に対して0乃至7質量%とをペースト化した導体ペーストをスクリーン印刷法より回路導体上に貫通孔径と同じサイズで印刷して接合部2bを形成したサンプルを作成した。
次に、これらの回路導体を形成したセラミックグリーンシートを複数枚積層し、950℃の温度で焼成することによって、回路導体7にガラス粉末を5乃至34質量%含み、かつ回路導体7の直上にガラス粉末を0乃至7質量%含む接合部2bを有するガラスセラミックスから成る絶縁基体を製作した。
焼成後の絶縁基体において、貫通孔部の凹みや凸が見られたサンプルは、リードピン付けを行う際の活性ろう材の印刷工程において貫通孔部の凹みによるろう材の気泡の巻き込みや、貫通孔部の凸によるろう材の欠けが出やすく、外観上の歩留まりを低下させるために実使用上問題は無いが表1中の外観に△で示す。
また、焼成後に回路導体部の導通抵抗を電気テスターによりチェックを行い、導通抵抗が500mΩ未満の物は使用上問題無し(表1中の電気チェックに○で示す)、500乃至1000mΩの物は使用上問題無し(表1中の電気チェックに△で示す)、1000mΩを越えるもの使用に耐えないとした(表1中の電気チェックに×で示す)。
表1より、回路導体中のガラスの含有量が7質量%以下のサンプルにおいて貫通孔部に凹みが見られた。また、33質量%以上のサンプルにおいて貫通孔部に凸が見られた。また、31質量%以上のサンプルにおいて電気チェックで500乃至1000mΩの物が見られた。
次に、表2に示すように回路部2aのガラスの含有量が15質量%、接合部2bのガラスの含有量が0乃至7質量%の絶縁基体を用いて、回路導体7の絶縁基体5の表面に露出する面にめっき法によってNi層3の厚みが0.5乃至17μmの評価用サンプルを製作した。
Figure 0004828998
次に、絶縁基体1の表面に、Ag72質量%とCu28質量%とから成るAg−Cu合金ろう材(BAg−8)に活性金属としてのTiHを3質量%および樹脂バインダを10質量%の割合で外添加した活性金属含有Ag−Cu合金ろう材のペーストを、リードピン1と絶縁基体5との接合用のろう材2としてスクリーン印刷し、ろう付け後の直径が0.90mmとなるろう材5を形成した。
次に、このろう材5を介して、リードピン6の全長が2.0mm、ピン部の直径が0.20mm、ヘッド部1aの厚みが0.15mm、ヘッド部1aの直径が0.45mmであるFe−Ni−Co合金製のリードピン6を、真空炉中で最高温度800℃を15分保持することにより接合した。
以上のようにして、リードピン6がろう材5を介して配線基板4に接合され、回路導体2とリードピン6の導通抵抗の増大を抑制し、回路導体2とリードピン6とが絶縁することを防止することが可能なリードピン付き配線基板を得た。
これらのリードピン付き配線基板の回路導体部の導通抵抗を電気テスターにより測定し、回路導体の電気チェックを行った。また、電気チェック後に回路導体部分の断面観察を行う事で回路導体内へのAg−Cu合金の侵入具合を確認した。
なお、リードピン接合後の電気チェックにおいて、導通抵抗が500mΩ未満の物は使用上問題無し(表2中の電気チェックに○で示す)、500乃至1000mΩの物は実使用上問題無し(表2中の電気チェックに△で示す)、1000mΩを越えるもの使用に耐えないとした(表2中の電気チェックに×で示す)。
本発明の配線基板において接合部2bのガラスの含有量がを5質量%未満であり、且つNi層の厚みが1μmのサンプルは電気チェックによる導通抵抗の大きい部分は見られなかったが、接合部2bのガラスの含有量が5質量%を越えるサンプルとNi層3の厚みが0.5μmのサンプルにおいて、実使用上問題無いレベルであるが電気チェックによる導通抵抗の大きい部分がみられた。また、電気チェックによる導通抵抗の大きい回路導体部の断面を観察すると回路部2aにAg−Cu合金が見られた。また、電気チェックによる導通抵抗の大きい部分では回路部2aにボイドが生じている場所もあった。
さらに、リードピンの接合強度(45°引っ張り強度)を、45°上方に10mm/分の速度でリードピンを引っ張る引っ張り試験によりリードピン50ピンを引っ張ることによって測定し、破壊強度と破壊モードを評価した。なお、引張り試験の判断基準として、破壊モードのピン切れ率が100%であれば問題ないとした(表中に○印で示す)。また、破壊モードが磁器破壊やろう材内の破壊であっても破壊強度が10N以上有れば実用上問題ないとした(表中に△印で示す)。
接合部2bのガラスの含有量によらず、Ni層3の厚みが15μm未満のサンプルはリードピンで破壊し、充分な強度であったが、接合部2bのガラスの含有量によらず、Ni層3の厚みが15μmを越えたサンプルにおいて、実使用上問題ない破壊強度であるが、ろう材内での破壊モードが見られた。
なお、本発明は以上の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を施すことは何ら差し支えない。例えば、上記の実施の形態では、本発明の配線基板を半導体素子収納用パッケージに適用した例を示したが、混成集積回路基板等の他の用途に適用してもよい。
本発明の配線基板の実施の形態の例を示す断面図である。 図1に示す配線基板の要部拡大断面図である。 図1に示す配線基板の要部拡大断面図である。
符号の説明
1・・・絶縁基体
2・・・回路導体
2a・・・回路部
2b・・・接合部
3・・・Ni層
4・・・配線基板
5・・・ろう材
6・・・リードピン
7・・・電極
8・・・半導体素子
9・・・金属配線

Claims (3)

  1. ガラスセラミックスから成る絶縁基体と、
    部分的に該絶縁基体から露出されるように前記絶縁基体の内部おいて上下方向に形成されているとともに、第1の成分であるCuまたはAgと第2の成分であるガラスとを含んでおり、Ti,ZrおよびHfのうちの少なくとも一種を含むAg−Cu合金ろう材を介してリードピンが電気的に接続される回路導体と
    該回路導体の前記絶縁基体から露出された表面に形成されたNi層とを備えており、
    前記回路導体は、回路部と該回路部およびNi層の間に形成され接合部とからなり、該接合部におけるガラスの含有量が前記回路部におけるガラスの含有量に比較して少なく、前記回路部と前記接合部とが同様の径を有していることを特徴とする配線基板。
  2. 前記回路部における前記第2の成分の含有量が前記第1の成分に対して8質量%乃至30質量%、前記接合部における前記第2の成分の含有量が前記第1の成分に対して5質量%未満であり、且つ前記Ni層の厚みが1μm乃至15μmであることを特徴とする請求項1に記載の配線基板。
  3. 前記接合部および前記回路部の両方が前記絶縁基体の内部に設けられていることを特徴とする請求項1記載の配線基板。
JP2006119478A 2006-04-24 2006-04-24 配線基板 Expired - Fee Related JP4828998B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006119478A JP4828998B2 (ja) 2006-04-24 2006-04-24 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006119478A JP4828998B2 (ja) 2006-04-24 2006-04-24 配線基板

Publications (2)

Publication Number Publication Date
JP2007294601A JP2007294601A (ja) 2007-11-08
JP4828998B2 true JP4828998B2 (ja) 2011-11-30

Family

ID=38764938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006119478A Expired - Fee Related JP4828998B2 (ja) 2006-04-24 2006-04-24 配線基板

Country Status (1)

Country Link
JP (1) JP4828998B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9491803B2 (en) 2011-11-30 2016-11-08 Kyocera Corporation Ceramic structure, ceramic heater, and glow plug including the ceramic heater
KR102463392B1 (ko) * 2018-12-26 2022-11-04 교세라 가부시키가이샤 배선 기체, 전자부품 수납용 패키지 및 전자장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274218A (ja) * 1995-03-30 1996-10-18 Ngk Spark Plug Co Ltd セラミック回路基板
JP2003258412A (ja) * 2001-12-26 2003-09-12 Kyocera Corp 配線基板
JP2004006623A (ja) * 2002-04-16 2004-01-08 Kyocera Corp 配線基板
JP2004059375A (ja) * 2002-07-29 2004-02-26 Kyocera Corp セラミックス−金属部材接合体
JP4105928B2 (ja) * 2002-10-18 2008-06-25 京セラ株式会社 リードピン付き配線基板
JP2006093571A (ja) * 2004-08-23 2006-04-06 Kyocera Corp リードピン付き配線基板
JP2006100447A (ja) * 2004-09-28 2006-04-13 Kyocera Corp リードピン付き配線基板

Also Published As

Publication number Publication date
JP2007294601A (ja) 2007-11-08

Similar Documents

Publication Publication Date Title
JP6297082B2 (ja) セラミック基板およびその製造方法
TWI536877B (zh) 陶瓷通孔基板、金屬化陶瓷通孔基板、此等之製造方法
US5184399A (en) Method of manufacturing circuit board
WO2007094221A1 (ja) リード内蔵メタライズドセラミックス基板およびパッケージ
JP4828998B2 (ja) 配線基板
JP3652196B2 (ja) セラミック配線基板の製造方法
JP3610247B2 (ja) 配線基板
JP2009224651A (ja) 配線基板およびその製造方法
JP2004059375A (ja) セラミックス−金属部材接合体
JP2006121034A (ja) リードピン付き配線基板
JPH11103141A (ja) 配線基板
JP5265256B2 (ja) セラミック配線基板
JP5248941B2 (ja) セラミック部品及びその製造方法
JP2006100447A (ja) リードピン付き配線基板
JP2004327945A (ja) セラミック電子回路部品
JPH11284296A (ja) 配線基板
JP4105928B2 (ja) リードピン付き配線基板
JP2002084051A (ja) 銅メタライズ組成物、低温焼結セラミック配線基板、及びその製造方法
JP2008112786A (ja) 多層セラミックス基板及びその製造方法
JP3830296B2 (ja) 高熱膨張ガラスセラミック焼結体の製造方法
JP3934811B2 (ja) 高熱膨張ガラスセラミック焼結体およびその製造方法、配線基板ならびにその実装構造
JP5334814B2 (ja) 配線基板および電子部品実装基板
JPH11103169A (ja) ガラスセラミック配線基板
JP2006121018A (ja) リードピン付き配線基板
JP2004296788A (ja) 半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees